JP2005294156A - 画像表示装置 - Google Patents

Abstract

【課題】耐圧特性に優れ、表示性能及び信頼性を向上できる画像表示装置を提供することを目的とする。
【解決手段】 画像表示装置を構成する前面基板１１は、蛍光体スクリーン１５に重ねて設けられているとともに島状に分割された複数の分割電極によって構成されたメタルバック層２０を有している。背面基板１２は、蛍光体スクリーン１５に向けて電子を放出する電子放出素子１８を有している。この画像表示装置は、前面基板１１と背面基板１２との間で発生した放電による放電電流を検出する検出素子１９を備えている。
【選択図】 図２

Description

この発明は、画像表示装置に係り、特に、耐圧特性を改善可能な構造を有する画像表示装置に関する。

近年、次世代の画像表示装置として、多数の電子放出素子を画像表示面と対向配置させた平面型の画像表示装置の開発が進められている。電子放出素子には様々な種類があるが、いずれも基本的には電界による電子放出を利用したもので、これらの電子放出素子を用いた画像表示装置は、一般に、フィールド・エミッション・ディスプレイ（以下、ＦＥＤと称する）と呼ばれている。このようなＦＥＤの内、表面伝導型電子放出素子を用いた画像表示装置は、表面伝導型電子放出ディスプレイ（以下、ＳＥＤと称する）とも呼ばれているが、ＳＥＤも含む総称としてＦＥＤという用語を用いる。

ＦＥＤは、一般に、所定の隙間を置いて対向配置された前面基板及び背面基板を有している。これらの基板は、矩形枠状の側壁を介してそれぞれの周縁部同士を互いに接合され、真空外囲器を構成している。真空外囲器の内部は、真空度が１０^−４Ｐａ程度以下の高真空に維持されている。また、背面基板及び前面基板に加わる大気圧荷重を支えるために、これらの基板の間には複数の支持部材が配設されている。

前面基板の内面には、赤、青、緑にそれぞれ発光する蛍光体層を含む蛍光体スクリーンが形成されている。また、実用的な表示特性を得るために、蛍光体スクリーン上にメタルバック層と呼ばれるアルミ薄膜が形成されている。

背面基板の内面には、蛍光体層を励起して発光させるための電子を放出する多数の電子放出素子が設けられている。また、多数の走査線及び信号線がマトリックス状に形成され、各電子放出素子に接続されている。

このようなＦＥＤでは、蛍光体スクリーン及びメタルバック層を含む画像表示面にはアノード電圧が印加され、電子放出素子から放出された電子ビームがアノード電圧により加速されて蛍光体層に衝突することにより、蛍光体層が発光する。これにより、画像表示面に画像が表示される。この場合、アノード電圧は、最低でも数ｋＶ、できれば１０ｋＶ以上にすることが望まれる。

このようなＦＥＤでは、前面基板と背面基板との隙間を１〜３ｍｍ程度に設定することができ、現在のテレビやコンピュータのディスプレイとして使用されている陰極線管（ＣＲＴ）と比較して、大幅な軽量化、薄型化を達成することができる。

しかしながら、前面基板と背面基板との間の隙間は、解像度や電子放出効率の特性、支持部材の特性などの観点からあまり大きくすることはできず、１〜２ｍｍ程度に設定する必要がある。したがって、ＦＥＤでは、前面基板と背面基板との小さい隙間に強電界が形成されることを避けられず、両基板間の放電（絶縁破壊）が大きな問題となる。

両基板間で放電が起こると、瞬間的に１００Ａ以上の電流が流れることがあり、数多くの電子放出素子や画像表示面の破壊あるいは劣化を招くことになる。また、このような放電によって駆動回路の破壊を引き起こす可能性もある。これらをまとめて放電によるダメージと呼ぶことにする。このようなダメージは、画像品位の低下を招くため、不良発生につながる放電の発生は製品として許容されない。したがって、ＦＥＤを実用化するためには、長期間にわたって放電によるダメージが発生しないように構成しなければならない。しかしながら、小さい隙間に強電界が形成される構造において、長期間にわたって放電を完全に抑制することは非常に困難である。

一般に、放電が生じる電圧にはばらつきがある。また、長期間経過した後に放電が起こることもある。放電を抑制するということは、アノード電圧印加時に放電が全く起こらないようにするか、放電確率を実用上許容できる程度まで小さくすることを意味する。放電を抑制しつつ印加可能なアノード−カソード間の電位差を、以後、耐圧と称することとする。

一方、放電が発生しないようにするのではなく、放電が起きても電子放出素子や画像表示面、駆動回路などヘの影響を無視（軽減）できるよう、放電の規模を縮小するという対策がある。このような考え方に関連する技術として、例えば、特許文献１には、画像表示面に設けられたメタルバック層に切り欠きを入れてジグザグなどのパターンを形成し、画像表示面の実効的なインダクタンス・抵抗を高める技術が開示されている。また、特許文献２には、メタルバックを分割し、抵抗部材を介して共通電極と接続することで高電圧を印加する技術が開示されている。
特開２０００−３１１６４２号公報 特開平１０−３２６５８３号公報

しかしながら、これらの技術によっても画像表示面及び電子放出素子への放電ダメージを充分に抑制することは困難である。

この発明は、上述した問題点に鑑みなされたものであって、その目的は、耐圧特性に優れ、表示性能及び信頼性を向上できる画像表示装置を提供することにある。

この発明の様態による画像表示装置は、
蛍光体層及び遮光層を含む蛍光体スクリーンと、前記蛍光体スクリーンに重ねて設けられたメタルバック層と、を有する前面基板と、
前記前面基板に対向して配置されているとともに、前記蛍光体スクリーンに向けて電子を放出する電子放出素子が配置された背面基板と、を備えた画像表示装置であって、
前記前面基板と前記背面基板との間で発生した放電による放電電流を検出する検出素子を備えたことを特徴とする。

このように構成された画像表示装置によれば、放電による放電電流を検出する検出素子を備えている。すなわち、放電が発生した時に検出素子に放電電流が流れるため、放電が発生したことを確実に検出できる。これにより、耐圧特性に優れ信頼性を向上した画像表示装置を得ることができる。また、高いアノード電圧を印加することができるとともに、前面基板と背面基板との間のギャップを小さくすることが可能となり、輝度や解像度などの表示性能を向上した画像表示装置を得ることができる。また、アノード電圧が低いほど蛍光体層の劣化が問題となるが、この画像表示装置によれば、アノード電圧を高く設定することが可能であることから、蛍光体層の劣化を緩和し、製品の寿命を延ばすことが可能となる。

この発明によれば、耐圧特性に優れ、表示性能及び信頼性を向上できる画像表示装置を提供することができる。

以下、この発明の一実施の形態に係る画像表示装置について図面を参照して説明する。なお、ここでは、画像表示装置として、表面伝導型の電子放出素子を備えたＦＥＤを例にとって説明する。

図１及び図２に示すように、ＦＥＤは、１〜２ｍｍの隙間を置いて対向配置された前面基板１１及び背面基板１２を備えている。これら前面基板１１及び背面基板１２は、絶縁基板としてそれぞれ板厚が１〜３ｍｍ程度の矩形状のガラス板を用いて構成されている。これらの前面基板１１及び背面基板１２は、矩形枠状の側壁１３を介して周縁部同士が接合され、内部が１０^−４Ｐａ程度以下の高真空に維持された偏平な矩形状の真空外囲器１０を構成している。

真空外囲器１０は、その内部に設けられ、前面基板１１及び背面基板１２に作用する大気圧荷重を支持するための複数のスペーサ１４を備えている。このスペーサ１４としては、板状あるいは柱状等の形状を採用可能である。

前面基板１１は、その内面に画像表示面を備えている。すなわち、画像表示面は、蛍光体スクリーン１５、蛍光体スクリーン１５上に配置されたメタルバック層２０などで構成されている。また、画像表示面は、必要に応じて、メタルバック層２０上に配置されたゲッタ膜２２を備えても良い。

蛍光体スクリーン１５は、赤、緑、青にそれぞれ発光する蛍光体層１６と、マトリクス状に配置された黒色遮光層１７とを有している。メタルバック層２０は、アルミニウム膜等で形成され、アノード電極として機能する。ゲッタ膜２２は、ガス吸着特性を持った金属膜によって形成され、真空外囲器１０の内部に残留したガス及び各基板からの放出ガスを吸着する。

背面基板１２は、その内面に表面伝導型の電子放出素子１８を備えている。この電子放出素子１８は、蛍光体スクリーン１５の蛍光体層１６を励起するための電子ビームを放出し、電子源として機能する。すなわち、複数の電子放出素子１８は、背面基板１２上において、画素毎に対応して複数列及び複数行に配列され、それぞれ蛍光体層１６に向けて電子ビームを放出する。各電子放出素子１８は、図示しない電子放出部、この電子放出部に電圧を印加する一対の素子電極等で構成されている。また、電子放出素子１８に電位を供給するための多数本の配線２１は、背面基板１２の内面にマトリック状に設けられ、その端部は真空外囲器１０の外部に引出されている。すなわち、配線２１は、複数の走査線２１Ａ及び複数の信号線２１Ｂを含んでいる。

このようなＦＥＤでは、画像を表示する動作時においては、メタルバック層２０を介して画像表示面にアノード電圧を印加する。そして、電子放出素子１８から放出された電子ビームをアノード電圧により加速して蛍光体スクリーン１５へ衝突させる。これにより、蛍光体スクリーン１５の蛍光体層１６が励起され、それぞれ対応する色に発光する。このようにして、画像表示面にカラー画像が表示される。

次に、上述したような構成のＦＥＤにおけるメタルバック層２０の詳細な構造について説明する。なお、ここではメタルバック層という用語を用いているが、この層は、金属（メタル）に限定されるものではなく、種々の材料を使うことが可能であるが、便宜上、メタルバック層という用語を用いる。

図３及び図４に示すように、蛍光体スクリーン１５は、実質的に画像を表示する有効部４０Ａにおいて、それぞれ赤、青、緑に発光する多数のストライプ状の蛍光体層１６を有している。これら蛍光体層１６は、所定の隙間を置いて平行に並んで配列されている。また、蛍光体スクリーン１５は、有効部４０Ａにおいて、多数のストライプ状の黒色遮光層１７を有している。これらの黒色遮光層１７は、それぞれ蛍光体層１６の間に配置されている。

蛍光体スクリーン１５に重ねて設けられたメタルバック層２０は、島状に分割された複数の分割電極３０によって構成されている。これらの分割電極３０は、主に蛍光体層１６上に配置され、蛍光体層１６に対応して細長い短冊状に形成されている。このように配置することで、メタルバック層２０は、蛍光体層１６上には必ず形成され、蛍光体の輝度特性及び劣化に対して影響を与えない構造となっている。

メタルバック層２０を分割するためには、蛍光体スクリーン１５上にメタルバック層２０を形成する際、予め黒色遮光層１７上に薄膜を電気的に分割する特性を有した分割部材を配置しておくことで、メタルバック層２０を形成すると同時に分割する手法がある。この手法は、メタルバック層２０を真空蒸着法などの薄膜形成法で形成する場合に有効である。また、メタルバック層２０を分割する他の手法としては、分割されていないメタルバック層２０を形成した後に、レーザなどの熱処理や、化学的な処理、物理的な圧力の印加などにより分割しても良い。このように分割されたメタルバック層２０は、図３に示すように、蛍光体層１６が延出する方向と平行な一方向に細長い短冊状の分割電極３０となって配置されることになる。

このような構成とすることで、分割されたメタルバック層２０により、画像表示面のコンデンサ容量の分割が可能となり、前面基板１１と背面基板１２との放電時に流れる電流を小さくすることができる。これにより、蛍光体スクリーン１５を含む画像表示面、電子放出素子１８、駆動回路などへの放電ダメージを軽減することができる。

分割電極３０は、島状に独立していることから、そのままでは外部からアノード電圧を供給することができない。そのため、すべての分割電極３０にアノード電圧を供給するための共通電極４１が設けられている。また、共通電極４１の一部には、高圧供給部４２が設けられ、適当な手段により高電圧が印加可能に構成されている。なお、高圧供給部４２を別途設けるのではなく、共通電極４１の一部を高圧供給部とすることも可能である。

この共通電極４１は、有効部４０の外側つまり周辺部４０Ｂに配置され、各分割電極３０の延出方向に対して直交する方向に延出されている。すなわち、共通電極４１は、ストライプ状の分割電極３０の一端部側に、各分割電極３０と所定の間隔をおいてストライプ状に形成されている。共通電極４１は、高い導電性を有する材料によって構成されている。

この共通電極４１と分割電極３０とを直接接続してしまうと、隣接する分割電極３０が共通電極４１を介して電気的に接続された状態となってしまうため、放電規模の抑制効果が無効になってしまう。そのため、各分割電極３０は、接続抵抗４３を介して共通電極４１と電気的に接続されている。この接続抵抗４３の抵抗値は、０．２ＭΩ以上５ＭΩの範囲に設定されることが望ましい。電気回路シミュレータを用いた検討によると、抵抗値が０．２ＭΩより小さい場合、放電が生じた際に放電電流が急増してしまい、抵抗値が５ＭΩより大きい場合、アノード電流を必要以上に抑制してしまい、輝度の低下が許容できなくなる。この抵抗値は、後述する電極間抵抗や輝度低下の許容量についての要求などを総合して決定される。

このような構造にすることで、分割電極３０によるコンデンサ容量を分割した状態を保つ構成となっている。このため、前面基板１１と背面基板１２との間で発生する放電によるダメージは抑制される。

次に、背面基板１２の構造についてより詳細に説明する。
すなわち、図２及び図５に示すように、背面基板１２は、実質的に画像を表示する有効部４０Ａにおいて、画素の行方向に沿って延出された複数の走査線２１Ａ、及び、画素の列方向に沿って延出された複数の信号線２１Ｂを備えている。有効部４０Ａを構成する各画素は、電子放出素子１８を備えている。各画素の電子放出素子１８は、走査線２１Ａ及び信号線２１Ｂにより駆動される。

また、背面基板１２は、前面基板１１と背面基板１２との間で発生した放電による放電電流を検出する検出素子１９Ａ及び１９Ｂを備えている。検出素子１９Ａ及び１９Ｂは、この実施の形態では、有効部４０Ａの外側すなわち周辺部４０Ｂに配置されている。すなわち、検出素子１９Ａは、周辺部４０Ｂにおいて、走査線２１Ａと検出配線３０Ｂとの交差部近傍に配置されている。これら検出素子１９Ａは、信号線２１Ｂと平行に配列されている。また、検出素子１９Ｂは、周辺部４０Ｂにおいて、信号線２１Ｂと検出配線３０Ａとの交差部近傍に配置されている。これら検出素子１９Ｂは、走査線２１Ａと平行に配列されている。前面基板１１は、これらの検出素子１９Ａ及び１９Ｂに対向する領域に所定の薄膜５０を備えている。この薄膜５０を形成する材料は、必要な特性に合わせて適宜選択可能である。

なお、検出素子１９Ａ及び１９Ｂは、必ずしも両方を設ける必要はなく、放電は走査線２１Ａ上に落ちることが多いことが実験結果から分かっているため、少なくとも検出素子１９Ａを配置すれば良いが、放電は信号線２１Ｂ上に落ちることもあるので両方の検出素子１９Ａ及び１９Ｂを配置することがより望ましい。

また、検出素子１９Ａ及び１９Ｂは、放電電流を検出可能であれば特にその構造が限定されるものではなく、電子放出素子１８と同一構造を有するように構成されても良い。この場合、電子放出素子１８及び検出素子１９Ａ及び１９Ｂを同一工程にて同時に形成することができ、製造コストを削減することが可能となるとともに、製造効率を向上することが可能となる。

ここでは、電子放出素子１８と検出素子１９Ａとが同一構造を有する場合に、検出素子１９Ａにより放電を検出する方法について説明する。電子放出素子１８は、１０Ｖ付近の電位差から急激に電流が増加する特性を持っている。このような電子放出素子１８の特性を考慮して、検出素子１９Ａに印加する電圧を設定することが望ましい。

すなわち、放電が落ちた時の走査線２１Ａの電位は、＋電位へ数Ｖから数十Ｖへ急峻に上昇する。選択された走査線２１上に放電が落ちる可能性は、圧倒的に少なく、ほとんどは非選択の走査線２１Ａに放電が落ちる。放電が落ちる直前の走査線２１Ａの電位は０Ｖであるから、放電が落ちた時は、必ず１Ｖ以上の電位上昇が起こる。

このことから、信号線２１Ｂと平行に配置されている検出素子１９Ａに接続された検出配線３０Ｂの電位を−１０Ｖに設定しておけば、放電が起きた時、放電が落ちた走査線２１Ａと検出配線３０Ｂとが交差している検出素子１９には、１１Ｖ以上の電位差が発生し、検出配線３０Ｂに電流が流れることになる。この検出配線３０Ｂに流れた電流は、放電が発生したことを知らせる信号となる（つまり検出素子１９Ａに放電電流が流れたこととなる）。

すなわち、検出配線３０Ｂの端部は、電流検出器３３に接続されている。この電流検出器３３の出力をモニタすることにより、放電電流の検出つまり放電の発生を確実に検出することが可能となる。

放電は、必ず走査線２１Ａ上に落ちるとは限らず、信号線２１Ｂ上に落ちることも有り得る。ここでは、電子放出素子１８と検出素子１９Ｂとが同一構造を有する場合に、検出素子１９Ｂにより放電を検出する方法について説明する。検出素子１９Ａと同様に、電子放出素子１８の特性を考慮して、検出素子１９Ｂに印加する電圧を設定することが望ましい。

すなわち、走査線２１Ａと平行に配置されている検出素子１９Ｂに接続された検出配線３０Ａに印加する電圧は、信号線２１Ｂの印加電圧が＋５Ｖとなっているので、通常駆動時に１０Ｖ以上の電位差をかけない為に−５Ｖ程度までの印加となる。したがって、信号線２１Ｂに放電が落ちた場合は、５Ｖ以上の電位上昇が起これば、放電が落ちた信号線２１Ｂと検出配線３０Ａとが交差している検出素子１９Ｂには、１１Ｖ以上の電位差が発生し、検出配線３０Ａに電流が流れることになる。この検出配線３０Ａに流れた電流は、放電が発生したことを知らせる信号となる（つまり検出素子１９Ｂに放電電流が流れたこととなる）。

すなわち、検出配線３０Ａの端部は、電流検出器３３に接続されている。この電流検出器３３の出力をモニタすることにより、放電電流の検出つまり放電の発生を確実に検出することが可能となる。

図３に示したように、メタルバック層２０を分割して、接続抵抗４３を介して共通電極４１と接続し、高電圧を印加する技術においては、メタルバック層２０と共通電極４１との間の放電が問題となっている。これは、検出素子１９を利用することで解決することができる。

すなわち、メタルバック層２０と共通電極４１との間の放電は、トリガとなる前面基板１１と背面基板１２との間の放電が起きてから早くても数百ｎｓ経過した後に起きている。このため、メタルバック層２０と共通電極４１との間の放電が起こる前に共通電極４１の電位を降下させれば、放電を抑制することができる。

つまり、共通電極４１には高電圧が印加されているのに対して、メタルバック層２０と走査線２１Ａまたは信号線２１Ｂとの間で放電が発生すると、メタルバック層２０の電位は瞬間的に０Ｖとなり、共通電極４１との間に大きな電位差が形成されてしまう。このため、共通電極４１とメタルバック層２０との間で放電が起こりやすい状態となる。

そこで、共通電極４１の電位降下を起こさせるタイミングを決めるために検出素子１９Ａ及び１９Ｂによる放電電流検出機能を利用する。つまり、電圧制御部６０は、通常、高圧供給部４２を介して共通電極４１に比較的高電圧である第１電圧を供給する。電圧制御部６０は、電流検出器３３の出力をモニタし、検出素子１９Ａまたは１９Ｂにより放電電流を検出したのに基づいて、走査線２１Ａ上または信号線２１Ｂ上に放電が落ちたことを検知する。電圧制御部６０は、メタルバック層２０と走査線２１Ａまたは信号線２１Ｂとの間で放電が発生したタイミングで、共通電極４１への印加電圧を降下させる（つまり第１電圧より低い第２電圧を共通電極４１に印加する）。これにより、メタルバック層２０と共通電極４1との間の電位差拡大を抑制することができ、これらの間の放電を抑制することができる。なお、検出素子１９Ａ及び１９Ｂは、メタルバック層２０と共通電極４１との間の放電抑制に用いられるだけでなく、ほかにも用途はたくさんあると思われる。

なお、激しい放電が起きた時は、各検出配線上に配置された検出素子１９Ａ及び１９Ｂは、過電圧によって破壊される可能性も有り得る。図５に示した例では、周辺部４０ｂにおいて各走査線２１Ａ及び信号線２１Ｂのそれぞれの端部に１個ずつの検出素子１９を配列したが、スペースの許される限りつまり狭額縁化を妨げない範囲で同一配線上（同一検出配線上）のそれぞれの端部に複数個ずつ検出素子１９を配列しても良い。これにより、１個の検出素子が破壊されたとしても同一配線上に接続された他の検出素子により確実に放電を検出することが可能となる。

上述した実施の形態では、これらの検出素子１９Ａ及び１９Ｂは、前面基板１１の高電圧が印加された領域（有効部４０Ａ内）に配置すると放電を検出した際、前面基板１１への電流も発生してしまうことから、周辺部４０Ｂに配置することが望ましいが、逆に前面基板１１への電流を利用する用途がある場合は、有効部４０Ａ内に配置しても良い。

以上説明したように、この実施の形態に係る画像表示装置によれば、前面基板と背面基板との間で放電が生じた場合でもその際の放電規模を十分に抑制することができ、放電によるダメージを大幅に低減することができる。これにより、電子放出素子や画像表示面の破壊及び劣化、さらには、駆動回路系の破壊を防止することができ、信頼性を向上することが可能となる。

また、高いアノード電圧を印加することができるとともに、前面基板と背面基板との間のギャップを小さくすることが可能となり、輝度や解像度などの表示性能を向上することが可能となる。また、アノード電圧を高く設定することが可能であることから、蛍光体層の劣化を緩和し、製品の寿命を延ばすことが可能となる。さらに、追加の抵抗層を形成する必要がなく、コスト、量産性等の点で有利となる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

図１は、この発明の実施の形態に係る画像表示装置すなわちＦＥＤの一例を概略的に示す斜視図である。 図２は、図１に示したＦＥＤのＡ−Ａ線に沿った断面構造を概略的に示す図である。 図３は、図２に示した画像表示装置の前面基板の構造を概略的に示す平面図である。 図４は、図３に示した前面基板の構造を概略的に示す断面図である。 図５は、図２に示した画像表示装置の背面基板の構造を概略的に示す平面図である。

符号の説明

１０…真空外囲器、１１…前面基板、１２…背面基板、１５…蛍光体スクリーン、１６…蛍光体層、１７…黒色遮光層、１８…電子放出素子、１９Ａ…検出素子、１９Ｂ…検出素子、２０…メタルバック層、２１Ａ…走査線、２１Ｂ…信号線、３０…分割電極、３１Ａ…検出配線、３１Ｂ…検出配線、３３…電流検出器、４０Ａ…有効部、４０Ｂ…周辺部、６０…電圧制御部

Claims (6)

1. 蛍光体層及び遮光層を含む蛍光体スクリーンと、前記蛍光体スクリーンに重ねて設けられたメタルバック層と、を有する前面基板と、
   前記前面基板に対向して配置されているとともに、前記蛍光体スクリーンに向けて電子を放出する電子放出素子が配置された背面基板と、を備えた画像表示装置であって、
   前記前面基板と前記背面基板との間で発生した放電による放電電流を検出する検出素子を備えたことを特徴とする画像表示装置。
2. 前記検出素子は、実質的に画像を表示する有効部の外側に配置されたことを特徴とする請求項１に記載の画像表示装置。
3. 前記検出素子は、前記電子放出素子と同一構造を有することを特徴とする請求項１に記載の画像表示装置。
4. 前記検出素子は、前記電子放出素子に電位を供給するための配線に接続されたことを特徴とする請求項１に記載の画像表示装置。
5. 同一配線上に複数の前記検出素子が接続されたことを特徴とする請求項４に記載の画像表示装置。
6. 前記前面基板は、さらに、前記メタルバック層に電圧を印加するための共通電極を有し、
   前記共通電極に第１電圧を供給するとともに、前記検出素子により放電電流を検出したのに基づいて前記第１電圧より低い第２電圧を前記共通電極に供給する電圧供給部を備えたことを特徴とする請求項１に記載の画像表示装置。

Images