JP2005286924A - 温度補償型水晶発振器 - Google Patents

Abstract

【課題】広い温度範囲にわたって水晶振動子の温度特性を精度よく補償すること。
【解決手段】高温側補正関数発生回路３３および低温側補正関数発生回路３４により、近似２次関数で表される温度特性を有する複数の信号を適当な加算率で合成してゲート側補正信号Ｓ９とウェル側補正信号Ｓ１０を生成する。第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極およびウェル電極に、それぞれゲート側補正信号Ｓ９およびウェル側補正信号Ｓ１０を供給し、ＡＴカット水晶振動子５１の３次関数的な温度特性を補償するための近似３次関数で表される温度カーブに合う温度特性を有する補正電圧を得ることによって、広い温度範囲にわたってＡＴカット水晶振動子５１の３次関数的な温度特性を精度よく補償する。
【選択図】 図１

Description

この発明は、水晶振動子を用いた水晶発振器の温度特性を補償した温度補償型水晶発振器に関する。

水晶振動子を用いた水晶発振器は、周波数安定度は他の発振器に比べてより勝れているが、近年の移動体無線の基準発振器として使用する場合は、水晶振動子の温度特性に起因する発振周波数の変動が問題となる。この問題を解決するために、水晶振動子の温度特性を補償する、いわゆる温度補償型発振器が広く用いられている。水晶振動子の温度補償方式には、直接補償方式と間接補償方式がある。このうち、間接補償方式の温度補償型水晶発振器は、温度補償範囲の拡大が可能であり、また、近年の集積回路技術の発展に伴い、部品点数の削減と性能の向上が可能であるという利点を有する。

間接補償方式の温度補償型水晶発振器は、なんらかの回路を用いて温度補償信号を発生し、その信号で可変容量回路などを制御して、ＡＴカット水晶振動子の温度補償を行うものである。その温度補償信号を発生する回路として、以前はディスクリート部品で構成する抵抗回路網などが採用されていたが、最近では半導体集積回路が使用されることが多くなってきている。

そして、その温度補償信号は電圧信号として発生することがほとんどである。そのため、可変容量回路には、電圧制御型の回路が採用されることが多い。また、携帯電話機に搭載する温度補償型水晶発振器の駆動電圧は、５Ｖから３Ｖに移行し、さらなる低電圧化が要求されている。これに伴って、可変容量回路に印加される信号の電圧幅は次第に狭まってきている。

そこで、間接補償方式の温度補償型水晶発振器において温度補償範囲を拡大するためには、狭い電圧範囲で容量変化率が大きい可変容量回路が必要である。また、温度補償と、外部信号によって発振周波数を制御する外部周波数制御との相互干渉を排除するために、温度補償信号と外部周波数制御信号とを合成し、この合成信号によって可変容量回路を制御するという方式も提案されている。

このような提案も、可変容量回路の容量変化率が大きく、少しの電圧変化によって水晶発振回路の発振周波数を大幅に変化させることができることが前提となっている。このようなことから、間接補償方式の温度補償型水晶発振器においては、可変容量回路が特に重要な構成要素となっている。可変容量回路は、少なくとも一つの可変容量素子を使用して構成される。本出願人は、先に、可変容量素子としてＭＩＳ（金属−絶縁膜−半導体）型可変容量コンデンサを用いた間接補償方式による温度補償型水晶発振器について出願している（例えば、特許文献１、特許文献２参照。）。

図２０は、特許文献１に開示された温度補償型水晶発振器の概略構成を示すブロック図である。図２０に示す温度補償型水晶発振器では、温度センサー１１は、ＡＴカット水晶振動子２１、オシレータ２２、帰還抵抗２３および抵抗素子２４よりなるオシレータ回路の温度を検出して、温度に依存した電圧の信号を出力する。温度に対する温度センサー１１の出力電圧の関係は、１次関数に近似される。以下、１次関数に近似される関係を近似１次関数と呼ぶ。２次関数および３次関数についても同様に、各関数に近似される関係をそれぞれ近似２次関数および近似３次関数と呼ぶ。

温度センサー１１の出力信号は、第１の近似２次関数発生回路１３および第２の近似２次関数発生回路１４に供給される。第１の近似２次関数発生回路１３は、ＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタとする）よりなるソース接地アンプで構成されており、そのＰＭＯＳトランジスタのゲート電極に温度センサー１１の出力電圧が印加される。第２の近似２次関数発生回路１４は、ＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタとする）よりなるソース接地アンプで構成されており、そのＮＭＯＳトランジスタのゲート電極に温度センサー１１の出力電圧が印加される。

１次関数補正回路１５は、複数のパターンの温度傾斜を有する近似１次関数を発生し、ＡＴカット水晶振動子２１の温度特性に最も近い近似１次関数に基づく信号を選択する。加算回路１７は、第１の近似２次関数発生回路１３、第２の近似２次関数発生回路１４および１次関数補正回路１５のそれぞれで発生した信号を合成して出力する。温度に対する加算回路１７の出力電圧の関係は、第１の近似２次関数発生回路１３で発生した近似２次関数の一部と第２の近似２次関数発生回路１４で発生した近似２次関数の一部とを合成した近似３次関数と、１次関数補正回路１５で発生した近似１次関数とを合成した関数となる。

レギュレータ回路１２は、外部から供給される電源電圧の変動を抑制し、第１の近似２次関数発生回路１３、第２の近似２次関数発生回路１４および１次関数補正回路１５に基準電圧を供給する。一方、周波数調整回路１６は、外部から入力された周波数調整用の電圧に基づいて、温度補償型水晶発振器の発振周波数の調整および標準周波数合わせを行うための直流バイアス信号を発生する。

ＡＴカット水晶振動子２１には、固定コンデンサ２６ａと第１のＭＩＳ型可変容量コンデンサ２７ａと第２のＭＩＳ型可変容量コンデンサ２７ｂと固定コンデンサ２６ｂとが直列に接続されてなる直列接続体が、並列に接続されている。第１および第２のＭＩＳ型可変容量コンデンサ２７ａ，２７ｂの接続ノードは、固定コンデンサ２６ｃを介して交流的に接地されている。

前記加算回路１７の出力信号は、バイアス抵抗２８ａ，２８ｂを介して第１および第２のＭＩＳ型可変容量コンデンサ２７ａ，２７ｂの各ゲート電極に供給される。また、周波数調整回路１６の出力信号は、バイアス抵抗２８ｃを介して第１および第２のＭＩＳ型可変容量コンデンサ２７ａ，２７ｂの各ウェル電極に供給される。それによって、第１および第２のＭＩＳ型可変容量コンデンサ２７ａ，２７ｂの両極に印加される電圧が温度変化に対して近似３次関数的に変化し、ＡＴカット水晶振動子２１の３次関数的な温度特性が打ち消され、温度変化に対して安定した周波数の発振信号が出力用バッファ回路２５を介して出力される。

図２１は、特許文献２に開示された温度補償型水晶発振器の概略構成を示すブロック図である。図２１に示す温度補償型水晶発振器では、ＡＴカット水晶振動子２１として、１５〜４５℃付近での周波数に温度による変化がない、いわゆるフラット水晶と呼ばれる水晶振動子を用いている。また、第１の近似２次関数発生回路１３および第２の近似２次関数発生回路１４は、ともにＮＭＯＳトランジスタよりなるソース接地アンプで構成されている。

そして、第１の近似２次関数発生回路１３の出力信号は、第１の加算回路１８において１次関数補正回路１５の出力信号と合成されて、第１および第２のＭＩＳ型可変容量コンデンサ２７ａ，２７ｂの各ゲート電極に供給される。一方、第２の近似２次関数発生回路１４の出力信号は、第２の加算回路１９において周波数調整回路１６の出力信号と合成されて、第１および第２のＭＩＳ型可変容量コンデンサ２７ａ，２７ｂの各ウェル電極に供給される。

第１の加算回路１８の出力電圧は、１５℃よりも低温側の温度域において温度が下がるにつれて近似２次関数的に下がる。一方、第２の加算回路１９の出力電圧は、４５℃よりも高温側の温度域において温度が上がるにつれて近似２次関数的に下がる。従って、低温域では、第１および第２のＭＩＳ型可変容量コンデンサ２７ａ，２７ｂのゲート電極の電位がウェル電極の電位よりも低くなり、高温域ではその逆になる。つまり、１５℃よりも低温域および４５℃よりも高温域において、第１および第２のＭＩＳ型可変容量コンデンサ２７ａ，２７ｂの両極に印加される電圧が温度変化に対して近似３次関数的に変化し、ＡＴカットのフラット水晶振動子２１の温度特性が打ち消される。

国際公開第０２／１９５１４号パンフレット（第１図） 特開平１１−８８０５２号公報（図３、図１２）

しかしながら、上記特許文献１または特許文献２に開示された温度補償型水晶発振器では、次のような問題点がある。すなわち、図２２に、ＭＯＳトランジスタの低温時のＩ−Ｖカーブ１と高温時のＩ−Ｖカーブ２を模式的に示すように、ＭＯＳトランジスタでは、一般に、しきい値電圧Ｖｔｈは、低温時に高くなり、高温時に低くなる。一方、キャリアの移動度は、低温時に下がり、高温時に上がる。

従って、ＭＩＳ型可変容量コンデンサのゲート電極電位Ｖｇおよびウェル電極電位Ｖｗをそれぞれ単一のＭＯＳトランジスタで生成することによって、ＡＴカット水晶振動子の３次関数的な温度特性を補償するための補正信号［Ｖｇ−Ｖｗ］を生成したのでは、図２３に示すように、その補正信号の近似３次関数で表される曲線３の形状が、３次関数の曲線４の形状から大きくずれてしまう。そのため、広い温度範囲にわたってＡＴカット水晶振動子の温度特性を精度よく補償するのは困難である。

換言すれば、ＡＴカット水晶振動子の温度特性を精度よく補償することができる温度範囲が制限されてしまう。この問題点は、ＡＴカット水晶振動子に限らず、ＢＴやＣＴやＤＴなどの他のカット角の水晶振動子においても同様である。

この発明は、上述した従来技術による問題点を解消するため、広い温度範囲にわたって水晶振動子の温度特性を精度よく補償することができる温度補償型水晶発振器を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる温度補償型水晶発振器は、水晶振動子と、複数のバイアス電位を発生するバイアス電位発生回路と、前記バイアス電位発生回路で発生した複数のバイアス電位のそれぞれに基づいて、温度変化に対して電位が２次関数的に変化する信号をそれぞれ発生する複数のＭＯＳトランジスタを有し、各ＭＯＳトランジスタで発生した信号を合成して、温度変化に対して電位が２次関数的に変化する第１の補正信号を発生する第１の補正関数発生回路と、前記バイアス電位発生回路で発生した複数のバイアス電位のそれぞれに基づいて、温度変化に対して電位が２次関数的に変化する信号をそれぞれ発生する複数のＭＯＳトランジスタを有し、各ＭＯＳトランジスタで発生した信号を合成して、温度変化に対して電位が２次関数的に変化する第２の補正信号を発生する第２の補正関数発生回路と、前記水晶振動子に接続され、前記第１の補正信号と前記第２の補正信号との電位差に基づいて容量が変化する発振周波数調整用の可変容量素子と、を備えることを特徴とする。

また、請求項２の発明にかかる温度補償型水晶発振器は、温度変化に対して発振周波数が３次関数的に変化する温度特性を有する水晶振動子と、温度変化に対して電位が１次関数的に変化する第１の入力信号を、前記水晶振動子の３次関数的な温度特性の偏曲点を中心に反転して、温度変化に対して電位が１次関数的に変化する第２の入力信号を生成する反転回路と、複数のバイアス電位を発生するバイアス電位発生回路と、前記第１の入力信号と、前記バイアス電位発生回路で発生した複数のバイアス電位のそれぞれとに基づいて、温度変化に対して電位が２次関数的に変化する信号をそれぞれ発生する複数のＭＯＳトランジスタを有し、各ＭＯＳトランジスタで発生した信号を合成して、温度変化に対して電位が２次関数的に変化する第１の補正信号を発生する第１の補正関数発生回路と、前記第２の入力信号と、前記バイアス電位発生回路で発生した複数のバイアス電位のそれぞれとに基づいて、温度変化に対して電位が２次関数的に変化する信号をそれぞれ発生する複数のＭＯＳトランジスタを有し、各ＭＯＳトランジスタで発生した信号を合成して、温度変化に対して電位が２次関数的に変化する第２の補正信号を発生する第２の補正関数発生回路と、前記水晶振動子に接続され、前記第１の補正信号と前記第２の補正信号との電位差に基づいて容量が変化する発振周波数調整用の可変容量素子と、を備えることを特徴とする。

また、請求項３の発明にかかる温度補償型水晶発振器は、請求項１または２に記載の発明において、前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各ソースに抵抗素子が接続されており、複数の該抵抗素子のうち、少なくとも一つは抵抗値が他と異なり、かつ前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各ソースに抵抗素子が接続されており、複数の該抵抗素子のうち、少なくとも一つは抵抗値が他と異なることを特徴とする。

また、請求項４の発明にかかる温度補償型水晶発振器は、請求項１または２に記載の発明において、前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各バックゲート電位のうち、少なくとも一つは他と異なり、かつ前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各バックゲート電位のうち、少なくとも一つは他と異なることを特徴とする。

また、請求項５の発明にかかる温度補償型水晶発振器は、請求項１または２に記載の発明において、前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各ドレインに抵抗素子が接続されており、複数の該抵抗素子のうち、少なくとも一つは抵抗値が他と異なり、かつ前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各ドレインに抵抗素子が接続されており、複数の該抵抗素子のうち、少なくとも一つは抵抗値が他と異なることを特徴とする。

また、請求項６の発明にかかる温度補償型水晶発振器は、請求項１または２に記載の発明において、前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各しきい値電圧のうち、少なくとも一つは他と異なり、かつ前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各しきい値電圧のうち、少なくとも一つは他と異なることを特徴とする。

また、請求項７の発明にかかる温度補償型水晶発振器は、請求項１〜６のいずれか一つに記載の発明において、前記バイアス電位発生回路は、抵抗分割により複数のバイアス電位を発生することを特徴とする。

また、請求項８の発明にかかる温度補償型水晶発振器は、請求項１〜６のいずれか一つに記載の発明において、前記バイアス電位発生回路は、ダイオード接続された複数のＭＯＳトランジスタを有し、複数の該ＭＯＳトランジスタのバンドギャップ電位をバイアス電位として発生することを特徴とする。

また、請求項９の発明にかかる温度補償型水晶発振器は、請求項１〜８のいずれか一つに記載の発明において、前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタおよび前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタであることを特徴とする。

また、請求項１０の発明にかかる温度補償型水晶発振器は、請求項１〜９のいずれか一つに記載の発明において、前記可変容量素子は、前記第１の補正信号および前記第２の補正信号のいずれか一方の信号に基づいてゲート電極電位が印加され、かつ他方の信号に基づいてウェル電極電位が印加されるＭＩＳ型可変容量コンデンサであることを特徴とする。

本発明にかかる温度補償型水晶発振器によれば、第１の補正関数発生回路および第２の補正関数発生回路により、近似２次関数で表される温度特性を有する複数の信号を適当な加算率で合成して第１の補正信号と第２の補正信号を生成し、それら第１および第２の補正信号を可変容量素子に供給するので、水晶振動子の温度特性を補償するための温度カーブに合う温度特性を有する補正電圧が得られる。従って、広い温度範囲にわたって水晶振動子の温度特性を精度よく補償することができる温度補償型水晶発振器が得られる。また、ＭＯＳトランジスタのダイオード接続によるバンドギャップ電位に基づいて水晶振動子の温度特性を補償するための補正電圧を生成することによって、ＭＯＳトランジスタのしきい値電圧の製造ばらつきを補正することができるという効果が得られる。

以下に添付図面を参照して、この発明にかかる温度補償型水晶発振器の好適な実施の形態を詳細に説明する。なお、本発明は、ＡＴカット水晶振動子を用いた発振器に限るものではないが、実施の形態では、ＡＴカット水晶振動子を用いた場合を例にして説明する。

実施の形態１．
図１は、本発明の実施の形態１にかかる温度補償型水晶発振器の要部の構成を示す回路図である。図１に示すように、温度補償型水晶発振器は、ＡＴカット水晶振動子５１に、例えばＣＭＯＳインバータ回路よりなるオシレータ５２と帰還抵抗５３とが並列に接続され、かつオシレータ５２の出力端子とＡＴカット水晶振動子５１との間に抵抗素子５４が接続されたオシレータ回路を有する。このオシレータ回路は、出力用バッファ回路５５を介して出力端子５０に接続されている。

そして、固定コンデンサ５６ａと可変容量素子である例えば第１のＭＩＳ型可変容量コンデンサ５７ａと固定コンデンサ５６ｃとを直列に接続してなる直列接続体が、オシレータ５２の入力側と接地点との間に接続されている。第１のＭＩＳ型可変容量コンデンサ５７ａは、固定コンデンサ５６ａによりオシレータ回路の直流成分から切り離されているとともに、固定コンデンサ５６ｃにより接地点の直流成分から切り離されている。

また、固定コンデンサ５６ｂと可変容量素子である例えば第２のＭＩＳ型可変容量コンデンサ５７ｂと固定コンデンサ５６ｄとを直列に接続してなる直列接続体が、オシレータ５２の出力側と接地点との間に接続されている。第２のＭＩＳ型可変容量コンデンサ５７ｂは、固定コンデンサ５６ｂによりオシレータ回路の直流成分から切り離されているとともに、固定コンデンサ５６ｄにより接地点の直流成分から切り離されている。

第１のＭＩＳ型可変容量コンデンサ５７ａおよび第２のＭＩＳ型可変容量コンデンサ５７ｂの各容量は、それぞれのゲート電極に印加する電位Ｖｇとウェル電極に印加する電位Ｖｗとの電位差（Ｖｇ−Ｖｗ）に依存する。第１のＭＩＳ型可変容量コンデンサ５７ａのゲート電極は、バイアス抵抗５８ａを介して、第１の補正関数発生回路としての機能を有する高温側補正関数発生回路３３に接続されている。第１のＭＩＳ型可変容量コンデンサ５７ａのウェル電極は、バイアス抵抗５８ｃを介して、第２の補正関数発生回路としての機能を有する低温側補正関数発生回路３４に接続されている。

同様に、第２のＭＩＳ型可変容量コンデンサ５７ｂのゲート電極およびウェル電極は、それぞれバイアス抵抗５８ｂおよびバイアス抵抗５８ｄを介して、高温側補正関数発生回路３３および低温側補正関数発生回路３４に接続されている。高温側補正関数発生回路３３を制御する信号と、低温側補正関数発生回路３４を制御する信号は、対称な関係を有するアナログ電位である。高温側補正関数発生回路３３および低温側補正関数発生回路３４の構成と、これらを制御する信号については、後述する。

図２は、本発明の実施の形態１にかかる温度補償型水晶発振器の概略構成を示すブロック図である。図２に示すように、温度補償型水晶発振器は、温度センサー３１、周波数調整回路３６、レギュレータ回路３２、バイアス電位発生回路としての機能を有するゲートバイアス制御回路３５、反転回路４０、第１のインピーダンス変換回路３８、第２のインピーダンス変換回路３９、前記高温側補正関数発生回路３３および前記低温側補正関数発生回路３４を備えている。

温度センサー３１は、ＡＴカット水晶振動子５１、オシレータ５２、帰還抵抗５３および抵抗素子５４よりなるオシレータ回路の温度を検出し、その検出した温度に依存する電圧の信号（以下、温度検出信号Ｓ１とする）を発生する。温度センサー３１は、例えば拡散抵抗とポリシリコン抵抗などの温度特性の異なる異種抵抗素子が直列に接続された構成となっており、抵抗分割により温度検出信号Ｓ１を発生する。温度に対する温度センサー３１の出力電圧の関係は、近似１次関数で表される。温度検出信号Ｓ１は、反転回路４０、ゲートバイアス制御回路３５および第２のインピーダンス変換回路３９に供給される。

反転回路４０は、温度検出信号Ｓ１を、ＡＴカット水晶振動子５１の３次関数で表される温度特性の偏曲点を中心にして反転し、その偏曲点を中心として温度検出信号Ｓ１と対称な信号（以下、反転信号Ｓ２とする）を発生する。反転回路４０は、例えば反転増幅器により構成される。反転信号Ｓ２は、ゲートバイアス制御回路３５および第１のインピーダンス変換回路３８に供給される。

周波数調整回路３６は、外部から入力された周波数調整用の電圧に基づいて、温度補償型水晶発振器の発振周波数の調整および標準周波数合わせを行うための直流バイアス信号（以下、周波数調整信号Ｓ３とする）を発生する。周波数調整信号Ｓ３は、第１のインピーダンス変換回路３８および第２のインピーダンス変換回路３９に供給される。周波数調整回路３６としては、従来と同様の構成のものを用いることができる。

第１のインピーダンス変換回路３８は、反転信号Ｓ２と周波数調整信号Ｓ３を合成し、インピーダンス変換する。第１のインピーダンス変換回路３８でインピーダンス変換された信号（以下、高温側ドレイン信号Ｓ４とする）は、高温側補正関数発生回路３３に供給される。第２のインピーダンス変換回路３９は、温度検出信号Ｓ１と周波数調整信号Ｓ３を合成し、インピーダンス変換する。第２のインピーダンス変換回路３９でインピーダンス変換された信号（以下、低温側ドレイン信号Ｓ５とする）は、低温側補正関数発生回路３４に供給される。第１のインピーダンス変換回路３８および第２のインピーダンス変換回路３９としては、一般的に知られているインピーダンス変換回路を用いることができる。

レギュレータ回路３２は、３次関数を補正するための補正量を調整する制御信号（以下、ソース信号Ｓ６とする）を発生する。ソース信号Ｓ６は、高温側補正関数発生回路３３および低温側補正関数発生回路３４に供給される。レギュレータ回路３２としては、一般的な電圧発生回路を用いることができる。

ゲートバイアス制御回路３５は、温度検出信号Ｓ１および反転信号Ｓ２に基づいて、温度変化に対して勾配を有する複数の線形信号（以下、ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎとする）を発生する。ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎは、高温側補正関数発生回路３３および低温側補正関数発生回路３４に供給される。ゲートバイアス制御回路３５の詳細な構成については、後述する。

高温側補正関数発生回路３３は、ソース信号Ｓ６、高温側ドレイン信号Ｓ４および複数のゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎに基づいてゲート側補正信号Ｓ９を出力する。このゲート側補正信号Ｓ９は、前記バイアス抵抗５８ａ，５８ｂを介して第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極に供給される。高温側補正関数発生回路３３の詳細な構成については、後述する。

低温側補正関数発生回路３４は、ソース信号Ｓ６、低温側ドレイン信号Ｓ５および複数のゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎに基づいてウェル側補正信号Ｓ１０を出力する。このウェル側補正信号Ｓ１０は、前記バイアス抵抗５８ｃ，５８ｄを介して第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのウェル電極に供給される。低温側補正関数発生回路３４の詳細な構成については、後述する。

次に、ゲートバイアス制御回路３５、高温側補正関数発生回路３３および低温側補正関数発生回路３４の詳細な構成について説明する。図３は、ゲートバイアス制御回路３５の一例を示す回路図である。図３に示すように、ゲートバイアス制御回路３５は、特に限定しないが、例えば５個の抵抗素子３５１ａ，３５１ｂ，３５１ｃ，３５１ｄ，３５１ｅが直列に接続された、複数の直列接続体３５２ａ，３５２ｂ，・・・，３５２ｎを有する。

各直列接続体３５２ａ，３５２ｂ，・・・，３５２ｎにおいて、抵抗素子３５１ａ，３５１ｂ，３５１ｃ，３５１ｄ，３５１ｅ同士の接続ノードには、それぞれ一つずつトランスファーゲート３５３ａ，３５３ｂ，３５３ｃ，３５３ｄが接続されている。一つの直列接続体にトランスファーゲートが接続された構成を単位構成体として、ゲートバイアス制御回路３５には、後述する高温側補正関数発生回路３３の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎ（または、低温側補正関数発生回路３４の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎ）の数だけ単位構成体が設けられている。

各直列接続体３５２ａ，３５２ｂ，・・・，３５２ｎの一端には、温度センサー３１から温度検出信号Ｓ１が供給され、他端には、反転回路４０から反転信号Ｓ２が供給される。各直列接続体３５２ａ，３５２ｂ，・・・，３５２ｎからは、それぞれ、温度検出信号Ｓ１と反転信号Ｓ２との電位差を、導通（オープン）状態となったトランスファーゲートが接続されている接続ノードで抵抗分割したゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが出力される。

高温側補正関数発生回路３３は、図１に示すように、２以上の抵抗値を有する複数の抵抗素子３３１ａ，３３１ｂ，・・・，３３１ｎ、複数のＰＭＯＳトランジスタ（以下、高温側ＰＭＯＳトランジスタとする）３３２ａ，３３２ｂ，・・・，３３２ｎおよび定電流源３３３を備えている。複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのサイズやしきい値電圧Ｖｔｈは、全て同じであってもよいし、一部または全部が異なっていてもよい。複数の抵抗素子３３１ａ，３３１ｂ，・・・，３３１ｎは、複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのソース電極とレギュレータ回路３２との間に一つずつ接続されている。

定電流源３３３は、複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎの各ドレイン電極と第１のインピーダンス変換回路３８との間に接続されている。定電流源３３３は、複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎを流れるドレイン電流を合成し、電圧変換してゲート側補正信号Ｓ９として出力するものであり、例えば抵抗素子で構成されていてもよい。

複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎの各ソース電位および各バックゲート電位は、ソース信号Ｓ６により制御される。また、それらの各ドレイン電位は、高温側ドレイン信号Ｓ４により制御される。そして、それらの各ゲート電極には、図３に示すゲートバイアス制御回路３５から出力された複数のゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが一つずつ供給される。

例えば、第１の高温側ＰＭＯＳトランジスタ３３２ａのゲート電位は、ゲートバイアス制御回路３５の第１の直列接続体３５２ａから出力された第１のゲート信号Ｓ８ａにより制御される。同様に、第ｎの高温側ＰＭＯＳトランジスタ３３２ｎのゲート電位は、ゲートバイアス制御回路３５の第ｎの直列接続体３５２ｎから出力された第ｎのゲート信号Ｓ８ｎにより制御される。

また、低温側補正関数発生回路３４は、図１に示すように、高温側補正関数発生回路３３と同じ構成となっており、２以上の抵抗値を有する複数の抵抗素子３４１ａ，３４１ｂ，・・・，３４１ｎ、複数のＰＭＯＳトランジスタ（以下、低温側ＰＭＯＳトランジスタとする）３４２ａ，３４２ｂ，・・・，３４２ｎおよび定電流源３４３を備えている。複数の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのサイズやしきい値電圧Ｖｔｈは、全て同じであってもよいし、一部または全部が異なっていてもよい。複数の抵抗素子３４１ａ，３４１ｂ，・・・，３４１ｎは、複数の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのソース電極とレギュレータ回路３２との間に一つずつ接続されている。

定電流源３４３は、複数の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎの各ドレイン電極と第２のインピーダンス変換回路３９との間に接続されている。定電流源３４３は、複数の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎを流れるドレイン電流を合成し、電圧変換してウェル側補正信号Ｓ１０として出力するものであり、例えば抵抗素子で構成されていてもよい。

複数の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎの各ソース電位および各バックゲート電位は、ソース信号Ｓ６により制御される。また、それらの各ドレイン電位は、低温側ドレイン信号Ｓ５により制御される。そして、それらの各ゲート電極には、図３に示すゲートバイアス制御回路３５から出力された複数のゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが一つずつ供給される。例えば、第１の低温側ＰＭＯＳトランジスタ３４２ａのゲート電位は、第１のゲート信号Ｓ８ａにより制御される。同様に、第ｎの低温側ＰＭＯＳトランジスタ３４２ｎのゲート電位は、第ｎのゲート信号Ｓ８ｎにより制御される。

図４は、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの一例の概略を示す断面図である。図４に示すＭＩＳ型可変容量コンデンサは、ＭＯＳ（金属−酸化物−半導体）型可変容量コンデンサ６０であり、Ｐ型半導体基板６１の表面層にＮ型ウェル領域６２を形成し、そのＮ型ウェル領域６２の表面上にゲート酸化膜６３を介してゲート電極６４を形成した構成となっている。Ｎ型ウェル領域６２の電位は、Ｎ型ウェル領域６２に設けられた高不純物濃度のＮ型ソース・ドレイン領域６５より与えられる。図４において、符号６６は、素子分離用のＬＯＣＯＳ酸化膜である。

ＭＯＳ型可変容量コンデンサ６０において、ゲート電極６４の電位が正側に変位していく過程で、Ｎ型ウェル領域６２は蓄積状態から空乏状態となり、やがて表面反転層が形成された状態となる。蓄積状態から表面反転層が形成されるまでの間、ＭＯＳ型可変容量コンデンサ６０の容量が変化する。その際、ゲート電極６４の電位が高周波で制御されると、発生−再結合プロセスでは、小数キャリアが表面反転層に十分に供給されないため、一定の極小値に保たれ、図５に示すようなＣ−Ｖカーブ６７を示す。実施の形態では、このＣ−Ｖカーブ６７において、容量Ｃが変化する領域を利用する。なお、図５において、縦軸は、ＭＯＳ型可変容量コンデンサ６０の容量Ｃであり、横軸は、ＭＯＳ型可変容量コンデンサ６０のゲート電極電位Ｖｇとウェル電極電位Ｖｗとの差である、いわゆるゲート電圧である。

次に、実施の形態１にかかる温度補償型発振器の作用とともに、ＡＴカット水晶振動子の温度補償方法について説明する。ゲートバイアス制御回路３５の各直列接続体３５２ａ，３５２ｂ，・・・，３５２ｎに対して、それぞれに接続されたトランスファーゲート３５３ａ，３５３ｂ，３５３ｃ，３５３ｄが、適宜、導通（オープン）状態となる。それによって、ゲートバイアス制御回路３５から、複数のゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが出力される。

上述したように、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎは、近似１次関数で表される温度特性を有する温度検出信号Ｓ１と、これを反転した反転信号Ｓ２との電位差を抵抗分割した信号である。従って、図６に示す温度特性図のように、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎの電位は、いずれも温度変化に対して異なる勾配で１次関数的に変化する。

いずれのトランスファーゲート３５３ａ，３５３ｂ，３５３ｃ，３５３ｄが導通（オープン）状態となるかということは、補正電圧の波形が所望の温度カーブに合うように、予め設定されている。ここで、補正電圧とは、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極とウェル電極との電位差（Ｖｇ−Ｖｗ）、すなわちゲート側補正信号Ｓ９とウェル側補正信号Ｓ１０との電位差のことである。また、所望の温度カーブとは、ＡＴカット水晶振動子５１の３次関数的な温度特性を補償するための近似３次関数で表される温度カーブのことである。

高温側補正関数発生回路３３の各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのソース電極、ドレイン電極およびゲート電極には、ソース信号Ｓ６、高温側ドレイン信号Ｓ４およびそれぞれに対応したゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが供給される。それによって、各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎに、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎおよび各抵抗素子３３１ａ，３３１ｂ，・・・，３３１ｎに応じたドレイン電流が流れる。

各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎに流れるドレイン電流は、図７にそれぞれのＩ−Ｖカーブ７１ａ，７１ｂ，・・・，７１ｎを示すように、いずれもゲート電圧に対して近似２次関数的に変化する。ただし、各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのしきい値電圧Ｖｔｈは異なる。上述したように、このゲート電圧は、ゲートバイアス制御回路３５により温度検出信号Ｓ１に基づいて生成されている。

従って、各ドレイン電流を電圧変換すると、図８に示すように、各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのドレイン電位は、温度に対して近似２次関数的に変化することになる。しかも、各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎで、近似２次関数的な曲線７２ａ，７２ｂ，・・・，７２ｎ（および７２ｃ，７２ｄ，７２ｅ）の形状が異なる。そして、図６に示すように、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが温度に対して異なる勾配を有しているので、高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎの各ドレイン電位の加算比率が変わり、その加算比率に応じて各ドレイン電位を合成したゲート側補正信号Ｓ９が得られる。

図８に示すように、このゲート側補正信号Ｓ９の温度特性を示す曲線７３の形状は、各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのドレイン電位の温度特性を示す曲線７２ａ，７２ｂ，・・・，７２ｎ（および７２ｃ，７２ｄ，７２ｅ）を前記加算比率に応じて合成した近似２次関数的な形状となる。従って、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇと温度との関係も、近似２次関数で表される。

低温側補正関数発生回路３４についても同様であり、各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのソース電極、ドレイン電極およびゲート電極には、ソース信号Ｓ６、低温側ドレイン信号Ｓ５およびそれぞれに対応したゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが供給される。それによって、各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎに、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎおよび各抵抗素子３４１ａ，３４１ｂ，・・・，３４１ｎに応じたドレイン電流が流れる。

高温側補正関数発生回路３３と同様に、各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎに流れるドレイン電流の特性は、図７に示す通りとなり、また、それを電圧変換したドレイン電位の温度特性は、図８に示す通りとなる。そして、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎの温度勾配に応じた加算比率でもって、各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのドレイン電位を合成したウェル側補正信号Ｓ１０が得られる。従って、ウェル側補正信号Ｓ１０の温度特性を示す曲線も、図８に示す曲線７３と同じ形状となる。つまり、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのウェル電極電位Ｖｗと温度との関係も、近似２次関数で表される。

なお、特に限定するものではないが、図８では、高温側補正関数発生回路３３および低温側補正関数発生回路３４にそれぞれ６個のＰＭＯＳトランジスタが設けられている場合を想定しているため、６個のＰＭＯＳトランジスタの温度に対するドレイン電位の変化を示す曲線７２ａ，７２ｂ，７２ｃ，７２ｄ，７２ｅ，・・・，７２ｎが示されている。

ところで、上述したように、反転信号Ｓ２は、ＡＴカット水晶振動子５１の３次関数で表される温度特性の偏曲点を中心にして、温度検出信号Ｓ１を反転した信号であるから、温度検出信号Ｓ１と反転信号Ｓ２は、その偏曲点となる温度（以下、偏曲点温度とする）で交差する。従って、図６に示すように、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎも偏曲点温度で交わることになるので、偏曲点温度では、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎの電位は等しくなる。

そのような場合でも、高温側補正関数発生回路３３では、複数の抵抗素子３３１ａ，３３１ｂ，・・・，３３１ｎが２以上の抵抗値を有するため、複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎは、仮想的に２以上のしきい値電圧Ｖｔｈを有することになる。それによって、高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎから複数の異なるドレイン電位が得られるので、それらを前記加算比率に応じて合成したゲート側補正信号Ｓ９が得られる。低温側補正関数発生回路３４についても同様であり、偏曲点温度においても、各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎの異なるドレイン電位を前記加算比率に応じて合成したウェル電極電位Ｖｗが得られる。

そして、上述した温度検出信号Ｓ１と反転信号Ｓ２の関係から、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇとウェル電極電位Ｖｗは、ＡＴカット水晶振動子５１の３次関数で表される温度特性の偏曲点を中心にして反転した関係となる。従って、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの容量を決めるゲート電圧、すなわちゲート電極電位Ｖｇとウェル電極電位Ｖｗとの電位差（Ｖｇ−Ｖｗ）は、図９〜図１１に示すように、温度に対して近似３次関数で表されることになる。

図９には、ＡＴカット水晶振動子５１の温度特性の１次成分の係数、すなわち温度勾配が正である場合のゲート電圧（Ｖｇ−Ｖｗ）の温度特性を示す曲線７８ａが示されている。図１０には、温度勾配がゼロである場合のゲート電圧（Ｖｇ−Ｖｗ）の温度特性を示す曲線７８ｂが示されている。図１１には、温度勾配が負である場合のゲート電圧（Ｖｇ−Ｖｗ）の温度特性を示す曲線７８ｃが示されている。

図９〜図１１のいずれにおいても、ゲート電極電位Ｖｇは、係数が負である初期勾配７５を有する。一方、ウェル電極電位Ｖｗは、係数が正である初期勾配７４を有する。係数が負である初期勾配７５は、高温側ドレイン信号Ｓ４により生じる。係数が正である初期勾配７４は、係数が負である初期勾配７５を、ＡＴカット水晶振動子５１の３次関数で表される温度特性の偏曲点を中心にして反転したものであり、低温側ドレイン信号Ｓ５により生じる。

そして、ゲート電極電位Ｖｇを示す曲線７７とウェル電極電位Ｖｗを示す曲線７６は、偏曲点温度で交差する。これは、上述したように、偏曲点温度において、各ゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎの電位が等しいからである（図６参照）。これによって、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電圧（Ｖｇ−Ｖｗ）が大きくても小さくても、偏曲点温度での第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの容量値は変動しない。

第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの容量は、図５に示すＣ−Ｖカーブ６７の容量Ｃが変化する領域において、印加されるゲート電圧（Ｖｇ−Ｖｗ）が高くなるのに伴って増大する。従って、温度勾配が正またはゼロである場合には、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの容量は、高温になると大きくなり、低温になると小さくなる。温度勾配が負である場合には、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの容量は、高温になると一旦小さくなってから大きくなり、低温になると一旦大きくなってから小さくなる。

図１に示す構成において、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの容量が大きくなると、ＡＴカット水晶振動子５１の発振周波数を下げるような作用が生じる。逆に、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの容量が小さくなると、ＡＴカット水晶振動子５１の発振周波数を上げるような作用が生じる。従って、温度勾配が正またはゼロである場合には、温度の上昇に対してＡＴカット水晶振動子５１の発振周波数を下げるような作用が生じ、温度の下降に対してＡＴカット水晶振動子５１の発振周波数を上げるような作用が生じる。

温度勾配が負である場合には、温度の上昇に対してＡＴカット水晶振動子５１の発振周波数を一旦上げた後に下げるような作用が生じ、温度の下降に対してＡＴカット水晶振動子５１の発振周波数を一旦下げた後に上げるような作用が生じる。これらの作用は、ＡＴカット水晶振動子５１の発振周波数の３次関数的な温度特性を打ち消すものである。従って、本実施の形態によって、ＡＴカット水晶振動子５１の発振周波数の３次関数的な温度特性を打ち消すことができる。

次に、ＡＴカット水晶振動子５１の温度特性の１次成分を補正する方法の原理について説明する。図１２に、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇとウェル電極電位Ｖｗとの関係を示す。図１２の各図において、縦軸および横軸は、それぞれ電位および温度である。

また、符号８１および符号８２は、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇおよびウェル電極電位Ｖｗをそれぞれ示す曲線であり、符号８３および符号８４を付した各矢印は、それぞれゲート電極電位Ｖｇを示す曲線８１およびウェル電極電位Ｖｗを示す曲線８２の非線形スプラインの開始点を示している。符号８５は、ウェル電極電位Ｖｗを示す曲線８２の極性を反転した電位、すなわち−Ｖｗを示す曲線である。符号８６は、ＡＴカット水晶振動子５１の温度特性の１次補正分（温度勾配）を示す直線である。

図１２（ａ）、（ｂ）および（ｃ）は、ＡＴカット水晶振動子５１の温度特性の１次成分の係数、すなわち温度勾配がそれぞれ正の場合、ゼロの場合および負の場合である。また、図１２（ａ）、（ｂ）および（ｃ）において、左側の各図は、ゲート電極電位Ｖｇを示す曲線８１とウェル電極電位Ｖｗを示す曲線８２を、判別しやすいように、別々の温度−電位軸に表したものである。そして、右側の各図は、ゲート電極電位Ｖｇを示す曲線８１とウェル電極電位Ｖｗの反転電位−Ｖｗを示す曲線８５を同一の温度−電位軸に表したものである。

図１２（ａ）に示すように、温度勾配が正である場合には、ゲート電極電位Ｖｇを示す曲線の非線形スプラインの開始点８３とウェル電極電位Ｖｗを示す曲線の非線形スプラインの開始点８４とが近づく向き（矢印８７で示す）に、ゲート電極電位Ｖｇを示す曲線８１とウェル電極電位Ｖｗを示す曲線８２を温度軸方向に対称に移動させた曲線が生成されるようにする。逆に、図１２（ｃ）に示すように、温度勾配が負である場合には、ゲート電極電位Ｖｇを示す曲線８１とウェル電極電位Ｖｗを示す曲線８２を、それらの非線形スプラインの開始点８３，８４が遠ざかる向き（矢印８８で示す）に対称に移動させた曲線が生成されるようにする。図１２（ｂ）に示すように、温度勾配がゼロである場合には、ゲート電極電位Ｖｇを示す曲線８１とウェル電極電位Ｖｗを示す曲線８２は移動させなくてよい。

そして、偏曲点温度においてゲート電極電位Ｖｇを示す曲線８１およびウェル電極電位Ｖｗの反転電位−Ｖｗを示す曲線８５に接する接線が、ＡＴカット水晶振動子５１の温度特性の１次補正分を示す直線８６となる。このように、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇおよびウェル電極電位Ｖｗの非線形スプラインの開始点８３，８４と、３次関数の偏曲点との相対関係により、ＡＴカット水晶振動子５１の温度特性の１次成分を補正することができる。

次に、ＡＴカット水晶振動子５１の標準周波数を調整する方法の原理について説明する。図１３に、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇとウェル電極電位Ｖｗとの関係を示す。図１２と同様に、図１３の各図において、縦軸および横軸は、それぞれ電位および温度である。また、符号９１および符号９２は、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇおよびウェル電極電位Ｖｗをそれぞれ示す曲線である。符号９３は、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電圧（Ｖｇ−Ｖｗ）を示す曲線である。

周波数調整等により第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂの容量値を変える場合には、ゲート電極電位Ｖｇを示す曲線９１とウェル電極電位Ｖｗを示す曲線９２を電位軸方向に移動させた曲線が生成されるようにする。例えば、図１３（ｂ）に示すように、ゲート電極電位Ｖｇを示す曲線９１を、矢印９５で示すように低電位側に移動させた曲線と、ウェル電極電位Ｖｗを示す曲線９２を、矢印９６で示すように高電位側に移動させた曲線を生成させる。この場合には、ゲート電圧（Ｖｇ−Ｖｗ）を示す曲線９３は、図１３（ａ）に示す曲線９３よりも低電位側へ移動する。従って、Ｖｇ−Ｖｗ＝０となる基準線９４から見て、容量値が全体的に低くなる。

一方、例えば、図１３(ｃ）に示すように、ゲート電極電位Ｖｇを示す曲線９１を、矢印９７で示すように高電位側に移動させた曲線と、ウェル電極電位Ｖｗを示す曲線９２を、矢印９８で示すように低電位側に移動させた曲線を生成させる。この場合には、ゲート電圧（Ｖｇ−Ｖｗ）を示す曲線９３は、図１３（ａ）に示す曲線９３よりも高電位側へ移動する。つまり、Ｖｇ−Ｖｗ＝０となる基準線９４から見て、容量値が全体的に高くなる。このようにして、ＡＴカット水晶振動子５１の標準周波数を調整することができる。

図１４は、実施の形態１にかかる温度補償型水晶発振器における補正電圧（Ｖｇ−Ｖｗ）の波形と３次関数との比較をシミュレーションした結果を示す特性図である。図１４より、−３０℃付近から８０℃までの全温度範囲で、補正信号の近似３次関数で表される曲線５が、３次関数の曲線６に一致していることがわかる。

ところで、高温側補正関数発生回路３３および低温側補正関数発生回路３４を次のような構成としてもよい。例えば図１５に示すように、抵抗素子３３１ａ，３３１ｂ，・・・，３３１ｎ，３４１ａ，３４１ｂ，・・・，３４１ｎを設ける代わりに、各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎおよび各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのバックゲートに、異なるバックゲート電位を供給するようにしてもよい。

この場合には、図示しないＰＭＯＳバックゲート電位発生回路を設け、このＰＭＯＳバックゲート電位発生回路により複数の異なるバックゲート電位を発生させる。このようにしても、各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎおよび各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのしきい値電圧Ｖｔｈを異ならせることができるので、同様の効果が得られる。

また、ゲートバイアス制御回路３５を次のような構成としてもよい。例えば図１６に示すように、複数、特に限定しないが、例えば５個の抵抗素子３５１ａ，３５１ｂ，３５１ｃ，３５１ｄ，３５１ｅが直列に接続された直列接続体３５２ａを一つ設け、抵抗素子３５１ａ，３５１ｂ，３５１ｃ，３５１ｄ，３５１ｅ同士の接続ノードに、それぞれ高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎ（または、低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎ）の数だけトランスファーゲート３５４ａ，３５４ｂ，・・・，３５４ｎを並列に接続した構成としてもよい。

この場合には、直列接続体３５２ａの両端に、温度検出信号Ｓ１と反転信号Ｓ２とが供給され、その電位差を、抵抗素子３５１ａ，３５１ｂ，３５１ｃ，３５１ｄ，３５１ｅ同士の各接続ノードで抵抗分割して複数のゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが生成される。生成されたゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎは、導通（オープン）状態となったトランスファーゲートを介して出力される。このようにしても、複数の異なる電位のゲート信号Ｓ８ａ，Ｓ８ｂ，・・・，Ｓ８ｎが得られる。また、この構成では、電流経路、すなわち抵抗素子の直列接続体３５２ａが一つであるので、消費電流の低減を図ることができる。

実施の形態２．
図１７は、本発明の実施の形態２にかかる温度補償型水晶発振器の概略構成を示すブロック図である。図１７に示すように、実施の形態２は、実施の形態１において、ゲートバイアス制御回路３５に代えて、複数のＭＯＳトランジスタをダイオード接続して複数の異なるバンドギャップ電位をゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎ，Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎとして出力するゲートバイアス制御回路４５を設けたものである。ゲートバイアス制御回路４５は、バイアス電位発生回路としての機能を有する。

実施の形態２では、ゲートバイアス制御回路４５から出力される第１群のゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎは、図１または図１５に示す回路において高温側補正関数発生回路３３の各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのゲート電極に供給される。そして、ゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎに基づいて、複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎの各出力が適当な加算率でもって合成されて、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇが得られる。

また、ゲートバイアス制御回路４５から出力される第２群のゲート信号Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎは、図１または図１５に示す回路において低温側補正関数発生回路３４の各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのゲート電極に供給される。そして、ゲート信号Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎに基づいて、複数の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎの各出力が適当な加算率でもって合成されて、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのウェル電極電位Ｖｗが得られる。

また、実施の形態２では、実施の形態１のレギュレータ回路３２に代えて、第１のレギュレータ回路４２ａと第２のレギュレータ回路４２ｂが設けられている。第１のレギュレータ回路４２ａは、温度検出信号Ｓ１に基づいて、３次関数を補正するための補正量を調整する第１のレギュレータ電圧信号Ｓ６０を発生し、高温側補正関数発生回路３３内の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのソース電極およびゲートバイアス制御回路４５に供給する。第２のレギュレータ回路４２ｂは、反転信号Ｓ２に基づいて、３次関数を補正するための補正量を調整する第２のレギュレータ電圧信号Ｓ７０を発生し、低温側補正関数発生回路３４内の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのソース電極およびゲートバイアス制御回路４５に供給する。

図１８は、ゲートバイアス制御回路４５の一例を示す回路図である。図１８に示すように、ゲートバイアス制御回路４５は、低温側ゲートバイアス制御回路４５０と高温側ゲートバイアス制御回路４６０を有する。低温側ゲートバイアス制御回路４５０は、複数のＰＭＯＳトランジスタ４５１ａ，４５１ｂ，・・・，４５１ｎを有する。これらＰＭＯＳトランジスタ４５１ａ，４５１ｂ，・・・，４５１ｎの各ドレイン電極は、それぞれ、少なくとも一つは抵抗値が異なる抵抗素子４５２ａ，４５２ｂ，・・・，４５２ｎを介して、電流源４５３ａ，４５３ｂ，・・・，４５３ｎに接続されている。各電流源４５３ａ，４５３ｂ，・・・，４５３ｎは、接地されている。

また、ＰＭＯＳトランジスタ４５１ａ，４５１ｂ，・・・，４５１ｎの各ゲート電極は、それぞれ抵抗素子４５２ａ，４５２ｂ，・・・，４５２ｎを介して自己のドレイン電極に接続されている。このようにダイオード接続された一つのＰＭＯＳトランジスタに重み付け回路の抵抗素子と電流源が接続された構成を単位構成として、低温側ゲートバイアス制御回路４５０には、低温側補正関数発生回路３４の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎの数だけ単位構成が設けられている。

ＰＭＯＳトランジスタ４５１ａ，４５１ｂ，・・・，４５１ｎの各ソース電位および各バックゲート電位は、第１のレギュレータ電圧信号Ｓ６０で与えられる。抵抗素子４５２ａ，４５２ｂ，・・・，４５２ｎと電流源４５３ａ，４５３ｂ，・・・，４５３ｎとの各接続ノードからは、前記第２群に含まれる複数のゲート信号Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎとして、ＭＯＳトランジスタのダイオード接続によるバンドギャップ電位が出力される。

高温側ゲートバイアス制御回路４６０は、低温側ゲートバイアス制御回路４５０と同じ回路構成であり、複数のＰＭＯＳトランジスタ４６１ａ，４６１ｂ，・・・，４６１ｎを有する。これらＰＭＯＳトランジスタ４６１ａ，４６１ｂ，・・・，４６１ｎの各ドレイン電極は、それぞれ、少なくとも一つは抵抗値が異なる抵抗素子４６２ａ，４６２ｂ，・・・，４６２ｎを介して、電流源４６３ａ，４６３ｂ，・・・，４６３ｎに接続されている。各電流源４６３ａ，４６３ｂ，・・・，４６３ｎは、接地されている。

また、ＰＭＯＳトランジスタ４６１ａ，４６１ｂ，・・・，４６１ｎの各ゲート電極は、それぞれ抵抗素子４６２ａ，４６２ｂ，・・・，４６２ｎを介して自己のドレイン電極に接続されている。このようにダイオード接続された一つのＰＭＯＳトランジスタに重み付け回路の抵抗素子と電流源が接続された構成を単位構成として、高温側ゲートバイアス制御回路４６０には、高温側補正関数発生回路３３の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎの数だけ単位構成が設けられている。

ＰＭＯＳトランジスタ４６１ａ，４６１ｂ，・・・，４６１ｎの各ソース電位および各バックゲート電位は、第２のレギュレータ電圧信号Ｓ７０で与えられる。抵抗素子４６２ａ，４６２ｂ，・・・，４６２ｎと電流源４６３ａ，４６３ｂ，・・・，４６３ｎとの各接続ノードからは、前記第１群に含まれる複数のゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎとして、ＭＯＳトランジスタのダイオード接続によるバンドギャップ電位が出力される。

上述したように、低温側ゲートバイアス制御回路４５０の各ＰＭＯＳトランジスタ４５１ａ，４５１ｂ，・・・，４５１ｎのソース電位と、高温側補正関数発生回路３３の各高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎのソース電位は、ともに第１のレギュレータ電圧信号Ｓ６０により与えられる。また、高温側ゲートバイアス制御回路４６０の各ＰＭＯＳトランジスタ４６１ａ，４６１ｂ，・・・，４６１ｎのソース電位と、低温側補正関数発生回路３４の各低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎのソース電位は、ともに第２のレギュレータ電圧信号Ｓ７０により与えられる。

従って、実施の形態２では、高温側補正関数発生回路３３から出力されるゲート側補正信号Ｓ９を調整すると、それに応じて低温側補正関数発生回路３４から出力されるウェル側補正信号Ｓ１０も調整される。逆に、低温側補正関数発生回路３４から出力されるウェル側補正信号Ｓ１０を調整すると、それに応じて高温側補正関数発生回路３３から出力されるゲート側補正信号Ｓ９も調整される。つまり、実施の形態２には、ＡＴカット水晶振動子５１の３次関数で表される温度特性を補正するための補正電圧（Ｖｇ−Ｖｗ）の高温側と低温側の調整を同時に行うことができるという利点がある。

しかし、高温側の調整と低温側の調整を個別に行う必要がある場合、あるいは高温側の調整と低温側の調整を個別に行えた方が好ましい場合には、第２のレギュレータ回路４２ｂから出力される第２のレギュレータ電圧信号Ｓ７０を変えることができる構成とするか、ゲートバイアス制御回路４５から出力されるゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎ，Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎを変えることができる構成とすればよい。

第２のレギュレータ電圧信号Ｓ７０を変えるには、例えば、反転回路４０において、反転の基準となる電位に温度勾配を付加する構成とすればよい。あるいは、特に図示しないが、第２のレギュレータ回路４２ｂは、差動回路に、その出力信号である第２のレギュレータ電圧信号Ｓ７０を抵抗分割したフィードバック信号を供給することにより、第２のレギュレータ電圧信号Ｓ７０の電位を制御する構成となっている。この構成において、第２のレギュレータ電圧信号Ｓ７０を抵抗分割する２以上の抵抗素子を２種以上の異種抵抗素子で構成することによって、その抵抗分割比が温度特性を有するようにすることもできる。

また、ゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎ，Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎを変えるには、ゲートバイアス制御回路４５内の電流源４５３ａ，４５３ｂ，・・・，４５３ｎ，４６３ａ，４６３ｂ，・・・，４６３ｎをＮＭＯＳトランジスタで構成し、そのドレイン電流を調整することによって、ゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎ，Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎの電位を制御すればよい。

実施の形態２の変形例として、低温側ゲートバイアス制御回路４５０の抵抗素子４５２ａ，４５２ｂ，・・・，４５２ｎおよび高温側ゲートバイアス制御回路４６０の抵抗素子４６２ａ，４６２ｂ，・・・，４６２ｎの抵抗値を変える代わりに、ＰＭＯＳトランジスタ４５１ａ，４５１ｂ，・・・，４５１ｎ，４６１ａ，４６１ｂ，・・・，４６１ｎを作製する際にチャネルドープ時の不純物濃度を調整し、それによってＰＭＯＳトランジスタ４５１ａ，４５１ｂ，・・・，４５１ｎ，４６１ａ，４６１ｂ，・・・，４６１ｎのしきい値電圧Ｖｔｈを異ならせるようにしてもよい。実施の形態２のその他の構成および作用等は、おおよそ実施の形態１と同じであるので、説明を省略する。

なお、上述したように、ゲートバイアス制御回路４５から、温度変化に対する勾配が等しく、かつ電位が異なる複数のゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎ，Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎが出力される。従って、高温側補正関数発生回路３３および低温側補正関数発生回路３４において、必ずしも、抵抗素子３３１ａ，３３１ｂ，・・・，３３１ｎ，３４１ａ，３４１ｂ，・・・，３４１ｎの抵抗値や各ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎ，３４２ａ，３４２ｂ，・・・，３４２ｎのバックゲート電位が異なるようにする必要はない。

実施の形態３．
図１９は、本発明の実施の形態３にかかる温度補償型水晶発振器の要部の構成を示す回路図である。図１９に示すように、実施の形態３は、高温側補正関数発生回路３３および低温側補正関数発生回路３４において、各ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎ，３４２ａ，３４２ｂ，・・・，３４２ｎの電流経路に重み付け回路を設けて、各ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎ，３４２ａ，３４２ｂ，・・・，３４２ｎを流れる電流量を制御するようにしたものである。

高温側補正関数発生回路３３の重み付け回路は、少なくとも一つは抵抗値が異なる複数の抵抗素子３３４ａ，３３４ｂ，・・・，３３４ｎにより構成されている。各抵抗素子３３４ａ，３３４ｂ，・・・，３３４ｎは、複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎの各ドレイン電極と定電流源３３３との間に一つずつ接続されている。低温側補正関数発生回路３４の重み付け回路は、少なくとも一つは抵抗値が異なる複数の抵抗素子３４４ａ，３４４ｂ，・・・，３４４ｎにより構成されている。各抵抗素子３４４ａ，３４４ｂ，・・・，３４４ｎは、複数の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎの各ドレイン電極と定電流源３４３との間に一つずつ接続されている。

実施の形態３では、複数の高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎの各出力が、重み付け回路により決まる適当な加算率でもって合成されて、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極電位Ｖｇが得られる。また、複数の低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎの各出力が、重み付け回路により決まる適当な加算率でもって合成されて、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのウェル電極電位Ｖｗが得られる。

以上説明したように、実施の形態１にかかる温度補償型水晶発振器によれば、高温側補正関数発生回路３３および低温側補正関数発生回路３４により、近似２次関数で表される温度特性を有する複数の信号を適当な加算率で合成してゲート側補正信号Ｓ９とウェル側補正信号Ｓ１０を生成し、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極およびウェル電極にそれぞれゲート側補正信号Ｓ９およびウェル側補正信号Ｓ１０を供給するので、ＡＴカット水晶振動子５１の３次関数的な温度特性を補償するための近似３次関数で表される温度カーブに合う温度特性を有する補正電圧が得られる。従って、広い温度範囲にわたってＡＴカット水晶振動子５１の３次関数的な温度特性を精度よく補償することができる温度補償型水晶発振器が得られる。

また、実施の形態２のように、ＭＯＳトランジスタのダイオード接続によるバンドギャップ電位をゲート信号Ｓ８０ａ，Ｓ８０ｂ，・・・，Ｓ８０ｎ，Ｓ８１ａ，Ｓ８１ｂ，・・・，Ｓ８１ｎとして用いる構成にすれば、ＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造ばらつきを補正することができる。さらに、高温側補正関数発生回路３３と低温側補正関数発生回路３４が同じ回路構成であり、また、高温側補正関数発生回路３３への入力信号と低温側補正関数発生回路３４への入力信号が偏曲点温度を中心にして対称であるので、全温度域にわたって線形領域を含まない３次関数的な温度特性を有するＡＴカット水晶振動子５１の高温側および低温側の両方の温度特性を完全に補償することができる。また、高温側補正関数発生回路３３と低温側補正関数発生回路３４の構成が同じであることによって、高温側補正関数発生回路３３および低温側補正関数発生回路３４の温度補正を同様に行うことができる。また、高温側の調整と低温側の調整を個別に行うことができる構成とすれば、高温側と低温側を個別に微調整することができるので、ＡＴカット水晶振動子５１の高温側および低温側の両方の温度特性をより完全に補償することができる。

以上において、本発明は、上述した各実施の形態に限らず、種々変更可能である。例えば、添付図面では、高温側補正関数発生回路３３および低温側補正関数発生回路３４を構成するＰＭＯＳトランジスタを３個ずつ示したが、高温側補正関数発生回路３３および低温側補正関数発生回路３４のＰＭＯＳトランジスタの数は２個ずつでもよいし、４個以上ずつでもよい。そして、高温側補正関数発生回路３３および低温側補正関数発生回路３４のＰＭＯＳトランジスタの数に合わせて、ゲートバイアス制御回路３５，４５における単位構成の数も増減する。

また、可変容量素子として、半導体基板にｎウェルを形成し、さらにそのｎウェルの中にｐウェルを形成することによって、バルク側の電位を任意に設定することができるようにしたバリキャップダイオードを用いることもできる。また、高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎおよび低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎに代えて、ＮＭＯＳトランジスタを用いて高温側補正関数発生回路３３および低温側補正関数発生回路３４を構成することもできる。その場合には、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのゲート電極に、低温側補正関数発生回路３４のＮＭＯＳトランジスタのドレイン電位を印加し、第１および第２のＭＩＳ型可変容量コンデンサ５７ａ，５７ｂのウェル電極に、高温側補正関数発生回路３３のＮＭＯＳトランジスタのドレイン電位を印加するようにすればよい。

また、高温側補正関数発生回路３３および低温側補正関数発生回路３４において、高温側ＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎおよび低温側ＰＭＯＳトランジスタ３４２ａ，３４２ｂ，・・・，３４２ｎを作製する際にチャネルドープ時の不純物濃度を調整することによって、それらＰＭＯＳトランジスタ３３２ａ，３３２ｂ，・・・，３３２ｎ，３４２ａ，３４２ｂ，・・・，３４２ｎのしきい値電圧Ｖｔｈを異ならせるようにしてもよい。さらに、このようなチャネルドープによるしきい値電圧の調整法、上述した実施の形態１、実施の形態２および実施の形態３を適宜、組み合わせてもよい。また、本発明は、ＡＴカット水晶振動子に限らず、ＢＴやＣＴやＤＴなどの他のカット角の水晶振動子を用いた温度補償型水晶発振器にも適用することができる。

以上のように、本発明にかかる温度補償型水晶発振器は、通信機器に搭載する発振器に有用であり、特に、携帯電話機に搭載する発振器に適している。

本発明の実施の形態１にかかる温度補償型水晶発振器の要部の構成を示す回路図である。 本発明の実施の形態１にかかる温度補償型水晶発振器の概略構成を示すブロック図である。 本発明の実施の形態１にかかる温度補償型水晶発振器を構成するゲートバイアス制御回路の一例を示す回路図である。 本発明の実施の形態１にかかる温度補償型水晶発振器を構成するＭＩＳ型可変容量コンデンサの一例の概略を示す断面図である。 図４に示すＭＩＳ型可変容量コンデンサのＣ−Ｖカーブを示す特性図である。 本発明の実施の形態１にかかる温度補償型水晶発振器を構成するゲートバイアス制御回路から出力されるゲート信号の温度特性を示す特性図である。 本発明の実施の形態１にかかる温度補償型水晶発振器を構成する複数のＭＯＳトランジスタのドレイン電流−ゲート電圧の関係を模式的に示す特性図である。 本発明の実施の形態１にかかる温度補償型水晶発振器を構成する複数のＭＯＳトランジスタのドレイン電位とそれらを合成した補正電位の温度特性を示す特性図である。 本発明の実施の形態１にかかる温度補償型水晶発振器を構成するＭＩＳ型可変容量コンデンサのゲート電圧の温度特性を示す特性図である。 本発明の実施の形態１にかかる温度補償型水晶発振器を構成するＭＩＳ型可変容量コンデンサのゲート電圧の温度特性を示す特性図である。 本発明の実施の形態１にかかる温度補償型水晶発振器を構成するＭＩＳ型可変容量コンデンサのゲート電圧の温度特性を示す特性図である。 本発明の実施の形態１にかかる温度補償型水晶発振器における１次成分の補正方法の原理を説明するための説明図である。 本発明の実施の形態１にかかる温度補償型水晶発振器における標準周波数の調整方法の原理を説明するための説明図である。 本発明の実施の形態１にかかる温度補償型水晶発振器における補正電圧の波形と３次関数との比較を示す特性図である。 本発明の実施の形態１にかかる温度補償型水晶発振器の変形例の要部構成を示す回路図である。 本発明の実施の形態１にかかる温度補償型水晶発振器の変形例の要部構成を示す回路図である。 本発明の実施の形態２にかかる温度補償型水晶発振器の概略構成を示すブロック図である。 本発明の実施の形態２にかかる温度補償型水晶発振器を構成するゲートバイアス制御回路の一例を示す回路図である。 本発明の実施の形態３にかかる温度補償型水晶発振器の要部の構成を示す回路図である。 従来の温度補償型水晶発振器の概略構成を示すブロック図である。 従来の温度補償型水晶発振器の概略構成を示すブロック図である。 ＭＯＳトランジスタのドレイン電流−ゲート電圧の関係を模式的に示す特性図である。 従来の温度補償型水晶発振器における補正電圧の波形と３次関数との比較を示す特性図である。

符号の説明

３３ 第１の補正関数発生回路（高温側補正関数発生回路）
３４ 第２の補正関数発生回路（低温側補正関数発生回路）
３５，４５ バイアス電位発生回路（ゲートバイアス制御回路）
４０ 反転回路
５１ 水晶振動子
５７ａ，５７ｂ 可変容量素子
３３１ａ〜３３１ｎ，３４１ａ〜３４１ｎ，３３４ａ〜３３４ｎ，３４４ａ〜３４４ｎ 抵抗素子
３３２ａ〜３３２ｎ，３４２ａ〜３４２ｎ，４５１ａ〜４５１ｎ，４６１ａ〜４６１ｎ ＭＯＳトランジスタ

Claims (10)

1. 水晶振動子と、
   複数のバイアス電位を発生するバイアス電位発生回路と、
   前記バイアス電位発生回路で発生した複数のバイアス電位のそれぞれに基づいて、温度変化に対して電位が２次関数的に変化する信号をそれぞれ発生する複数のＭＯＳトランジスタを有し、各ＭＯＳトランジスタで発生した信号を合成して、温度変化に対して電位が２次関数的に変化する第１の補正信号を発生する第１の補正関数発生回路と、
   前記バイアス電位発生回路で発生した複数のバイアス電位のそれぞれに基づいて、温度変化に対して電位が２次関数的に変化する信号をそれぞれ発生する複数のＭＯＳトランジスタを有し、各ＭＯＳトランジスタで発生した信号を合成して、温度変化に対して電位が２次関数的に変化する第２の補正信号を発生する第２の補正関数発生回路と、
   前記水晶振動子に接続され、前記第１の補正信号と前記第２の補正信号との電位差に基づいて容量が変化する発振周波数調整用の可変容量素子と、
   を備えることを特徴とする温度補償型水晶発振器。
2. 温度変化に対して発振周波数が３次関数的に変化する温度特性を有する水晶振動子と、
   温度変化に対して電位が１次関数的に変化する第１の入力信号を、前記水晶振動子の３次関数的な温度特性の偏曲点を中心に反転して、温度変化に対して電位が１次関数的に変化する第２の入力信号を生成する反転回路と、
   複数のバイアス電位を発生するバイアス電位発生回路と、
   前記第１の入力信号と、前記バイアス電位発生回路で発生した複数のバイアス電位のそれぞれとに基づいて、温度変化に対して電位が２次関数的に変化する信号をそれぞれ発生する複数のＭＯＳトランジスタを有し、各ＭＯＳトランジスタで発生した信号を合成して、温度変化に対して電位が２次関数的に変化する第１の補正信号を発生する第１の補正関数発生回路と、
   前記第２の入力信号と、前記バイアス電位発生回路で発生した複数のバイアス電位のそれぞれとに基づいて、温度変化に対して電位が２次関数的に変化する信号をそれぞれ発生する複数のＭＯＳトランジスタを有し、各ＭＯＳトランジスタで発生した信号を合成して、温度変化に対して電位が２次関数的に変化する第２の補正信号を発生する第２の補正関数発生回路と、
   前記水晶振動子に接続され、前記第１の補正信号と前記第２の補正信号との電位差に基づいて容量が変化する発振周波数調整用の可変容量素子と、
   を備えることを特徴とする温度補償型水晶発振器。
3. 前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各ソースに抵抗素子が接続されており、複数の該抵抗素子のうち、少なくとも一つは抵抗値が他と異なり、かつ前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各ソースに抵抗素子が接続されており、複数の該抵抗素子のうち、少なくとも一つは抵抗値が他と異なることを特徴とする請求項１または２に記載の温度補償型水晶発振器。
4. 前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各バックゲート電位のうち、少なくとも一つは他と異なり、かつ前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各バックゲート電位のうち、少なくとも一つは他と異なることを特徴とする請求項１または２に記載の温度補償型水晶発振器。
5. 前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各ドレインに抵抗素子が接続されており、複数の該抵抗素子のうち、少なくとも一つは抵抗値が他と異なり、かつ前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各ドレインに抵抗素子が接続されており、複数の該抵抗素子のうち、少なくとも一つは抵抗値が他と異なることを特徴とする請求項１または２に記載の温度補償型水晶発振器。
6. 前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各しきい値電圧のうち、少なくとも一つは他と異なり、かつ前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタの各しきい値電圧のうち、少なくとも一つは他と異なることを特徴とする請求項１または２に記載の温度補償型水晶発振器。
7. 前記バイアス電位発生回路は、抵抗分割により複数のバイアス電位を発生することを特徴とする請求項１〜６のいずれか一つに記載の温度補償型水晶発振器。
8. 前記バイアス電位発生回路は、ダイオード接続された複数のＭＯＳトランジスタを有し、複数の該ＭＯＳトランジスタのバンドギャップ電位をバイアス電位として発生することを特徴とする請求項１〜６のいずれか一つに記載の温度補償型水晶発振器。
9. 前記第１の補正関数発生回路内の複数の前記ＭＯＳトランジスタおよび前記第２の補正関数発生回路内の複数の前記ＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタであることを特徴とする請求項１〜８のいずれか一つに記載の温度補償型水晶発振器。
10. 前記可変容量素子は、前記第１の補正信号および前記第２の補正信号のいずれか一方の信号に基づいてゲート電極電位が印加され、かつ他方の信号に基づいてウェル電極電位が印加されるＭＩＳ型可変容量コンデンサであることを特徴とする請求項１〜９のいずれか一つに記載の温度補償型水晶発振器。
    
    

Images