JP2005286853A - Impedance automatic matching method, impedance matching apparatus adopting the same, and high frequency generator or receiver with built-in impedance matching circuit - Google Patents
Impedance automatic matching method, impedance matching apparatus adopting the same, and high frequency generator or receiver with built-in impedance matching circuit Download PDFInfo
- Publication number
- JP2005286853A JP2005286853A JP2004100162A JP2004100162A JP2005286853A JP 2005286853 A JP2005286853 A JP 2005286853A JP 2004100162 A JP2004100162 A JP 2004100162A JP 2004100162 A JP2004100162 A JP 2004100162A JP 2005286853 A JP2005286853 A JP 2005286853A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- matching circuit
- transmission line
- reactance
- impedance matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000005540 biological transmission Effects 0.000 claims description 29
- 230000002238 attenuated effect Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 abstract description 25
- 239000011159 matrix material Substances 0.000 abstract description 9
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
この発明は、高周波信号送信ラインと負荷との間に挿入するインピーダンス自動整合方法、これを有するインピーダンス整合器、およびインピーダンス整合回路を内蔵する高周波発生器もしくは受信機に関する。 The present invention relates to an automatic impedance matching method that is inserted between a high-frequency signal transmission line and a load, an impedance matching device having the same, and a high-frequency generator or receiver that incorporates an impedance matching circuit.
高周波信号を送信ライン上で反射することなく効率よく伝搬するために、送信ラインの特性インピーダンスと負荷の持つインピーダンスとを一致させる必要がある。インピーダンス整合装置は、送信ラインと負荷とのインピーダンスを自動的に整合して損失を最小にするために設けられているものであり、自身のインピーダンスを電力伝送状態に合わせて自動調整する機能を有している。 In order to efficiently propagate a high-frequency signal without reflection on the transmission line, it is necessary to match the characteristic impedance of the transmission line with the impedance of the load. The impedance matching device is provided to automatically match the impedance between the transmission line and the load to minimize loss, and has a function to automatically adjust its own impedance according to the power transmission state. doing.
負荷としては、例えば送信ラインから電力を供給してもらう送信アンテナ、プラズマチャンバー、受信機などがあり、また送信ラインに電力を送り出す高周波電源、受信アンテナなどがある。一般的には、インピーダンス整合を実現する整合回路は、負荷の持つインピーダンスによって異なり、主として負荷インピーダンスの実部が送信ラインの特性インピーダンスより小さいときには、図1に示すいわゆる逆L形整合回路が使用され、負荷インピーダンスの実部が送信ラインの特性インピーダンスより大きいときには、図2に示すいわゆるL形整合回路が使用される。 Examples of the load include a transmission antenna that receives power from a transmission line, a plasma chamber, and a receiver, and a high-frequency power source that sends power to the transmission line and a reception antenna. In general, the matching circuit that realizes impedance matching differs depending on the impedance of the load. When the real part of the load impedance is smaller than the characteristic impedance of the transmission line, a so-called inverted L-type matching circuit shown in FIG. 1 is used. When the real part of the load impedance is larger than the characteristic impedance of the transmission line, a so-called L-shaped matching circuit shown in FIG. 2 is used.
特開2003−046359号公報(特許文献1)には、逆L形インピーダンス整合装置の一例が示されており、振幅を調整するための第1可変リアクタンスと、位相を調整するための第2可変リアクタンスを有し、それらのリアクタンスをそれぞれ振幅検出および位相検出部の検出値に応じて制御することにより、負荷インピーダンスを整合させる整合装置について示されている。
従来の自動制御方式の整合装置では、送信ラインと整合回路との間に設けた検出回路でインピーダンス目標値に対する振幅と位相のずれを検出し、それに対して、2つの可変リアクタンスを個別に動作させて振幅と位相のずれ検出値をゼロに収束するようにするのは一般的に行われている方法である。 In a conventional automatic control type matching device, a detection circuit provided between a transmission line and a matching circuit detects a deviation in amplitude and phase with respect to an impedance target value, and operates two variable reactances separately. Thus, it is a common practice to converge the detected amplitude and phase deviation values to zero.
しかし、例えば上記インピーダンス整合装置において、振幅と位相の検出値は送信される電力によって異なり、出力側のインピーダンスが異なると、検出感度も違ってくる。また、振幅を調整するための第1可変リアクタンスと、位相を調整するための第2可変リアクタンスは個別に制御している。このため、位相及び振幅の2つの検出値がともに第1及び第2の可変リアクタンスのいずれの変動にも影響されるため、2つの検出値を独立に制御することができず、互いに干渉することもある。そのため、収束速度を決めるためのゲイン調整を定量的に扱うことができず、現場の状況に合わせて調整を行わなければならない。 However, for example, in the above impedance matching device, the detected values of the amplitude and phase differ depending on the transmitted power, and the detection sensitivity differs if the impedance on the output side differs. Further, the first variable reactance for adjusting the amplitude and the second variable reactance for adjusting the phase are individually controlled. For this reason, since the two detected values of phase and amplitude are both affected by fluctuations in both the first and second variable reactances, the two detected values cannot be controlled independently and interfere with each other. There is also. Therefore, the gain adjustment for determining the convergence speed cannot be handled quantitatively, and the adjustment must be performed according to the situation in the field.
また、2つの可動部がお互いに干渉するために、収束点に収束するまでに、その前後で行ったり来たりし、発散してしまう場合もある。さらに、例えば伝搬電力の反射電力を抑えることが目的である場合、収束点に収束するまでに、反射電力がかえって大きくなることもある。 Further, since the two movable parts interfere with each other, they may come and go before and after the convergence to the convergence point and may diverge. Furthermore, for example, when the purpose is to suppress the reflected power of the propagating power, the reflected power may become larger before it converges to the convergence point.
それゆえに、この発明の目的は、収束速度を決めるためのゲイン調整を定量的に扱うことができ、高周波信号の送信ラインと負荷との同調またはインピーダンス調整の収束速度を最適にすることが容易なインピーダンス自動整合方法、これを有するインピーダンス整合器、及びインピーダンス整合回路を内蔵する高周波発生器もしくは受信機を提供することである。 Therefore, an object of the present invention is to quantitatively handle the gain adjustment for determining the convergence speed, and it is easy to optimize the convergence speed of the tuning of the high-frequency signal transmission line and the load or the impedance adjustment. To provide an automatic impedance matching method, an impedance matching device having the same, and a high-frequency generator or receiver incorporating an impedance matching circuit.
この発明は、送信ラインと、負荷との間に整合回路が挿入され、送信ラインと負荷側とのインピーダンスを整合するインピーダンス自動整合方法であって、少なくとも整合回路の、送信ラインからの電力入力部もしくは送信ラインへの電力出力部におけるインピーダンスまたはアドミタンスのいずれかを検出し、そのインピーダンスまたはアドミタンスの実数部と虚数部の目標値に対する誤差収束度を、指数的に減衰させる形で指定して自動追尾させる。 The present invention relates to an automatic impedance matching method in which a matching circuit is inserted between a transmission line and a load to match impedance between the transmission line and the load side, and at least a power input unit from the transmission line of the matching circuit Alternatively, either the impedance or admittance at the power output section to the transmission line is detected, and automatic tracking is performed by specifying the degree of error convergence with respect to the target value of the real part and imaginary part of the impedance or admittance in an exponential manner Let
好ましくは、整合回路は送信ラインと接地電位との間に、分路接続される第1のリアクタンスと、送信ラインと負荷との間に直列接続される第2のリアクタンスとを含む逆L形整合回路であって、第1および第2のリアクタンスは、それぞれ可変容量素子または可変インダクタンス素子を含む。 Preferably, the matching circuit includes a first reactance shunt connected between the transmission line and the ground potential, and an inverted L-shaped matching including a second reactance connected in series between the transmission line and the load. In the circuit, the first and second reactances each include a variable capacitance element or a variable inductance element.
好ましくは、整合回路は送信ラインと負荷との間に、直列接続される第3のリアクタンスと、その第3のリアクタンスの直後と接地電位との間に分路接続される第4のリアクタンスとを含むL形整合回路であって、第3および第4のリアクタンスは、それぞれ可変容量素子または可変インダクタンス素子を含む。 Preferably, the matching circuit includes a third reactance connected in series between the transmission line and the load, and a fourth reactance connected in shunt immediately after the third reactance and between the ground potential. In the L-type matching circuit, the third and fourth reactances each include a variable capacitance element or a variable inductance element.
好ましくは、インピーダンスまたはアドミタンスの実数部と虚数部とを独立して、目標値に対して指数的に減衰させ、かつその減衰度を定量的に指定する。 Preferably, the real part and the imaginary part of the impedance or admittance are independently attenuated exponentially with respect to the target value, and the degree of attenuation is designated quantitatively.
好ましくは、この発明はインピーダンス整合方法を有するインピーダンス整合器、またはインピーダンス整合回路を内蔵する高周波発生器もしくは受信機に向けられる。 Preferably, the present invention is directed to an impedance matching device having an impedance matching method, or a high-frequency generator or receiver incorporating an impedance matching circuit.
この発明によれば、インピーダンスまたはアドミタンスの実数部と虚数部との目標値に対する誤差収束度を、指数的に減衰させる形で指定して自動追尾させることにより、収束速度を決めるためのゲイン調整を定量的に扱うことができ、高周波信号の送信ラインと負荷との同調またはインピーダンス調整の収束速度を最適にすることが可能になる。 According to this invention, the gain adjustment for determining the convergence speed is performed by automatically specifying the error convergence degree with respect to the target value of the real part and the imaginary part of the impedance or admittance in an exponentially attenuated manner. It can be handled quantitatively, and it becomes possible to optimize the convergence speed of the tuning or impedance adjustment of the transmission line of the high-frequency signal and the load.
この発明は、状態変数を用いた現代制御理論に基づいてシステム解析を行い、アドミタンス又はインピーダンスの実数部と虚数部とを独立した形で、目標値に対して指数的に減衰し、かつその減衰度は定量的に指定できるようにするものである
まず、実施形態について説明する前に、図1を参照して、この発明の原理について説明する。なお、以下の説明では、インピーダンス整合を行わせる整合器の送信ラインを入力側とし、エンドターミナル(負荷)を出力側として説明する。ここで、エンドターミナルは発振器,受信機,アンテナ又はプラズマチャンバーなどを意味するものとする。また、この発明は、入力側と出力側ともに上述の送信ライン又はエンドターミナルのうちのいずれかと入れ替わっても適用できる。
The present invention performs system analysis based on modern control theory using state variables, and attenuates exponentially with respect to a target value in an independent form of the real part and imaginary part of admittance or impedance. The degree can be designated quantitatively. First, before describing the embodiment, the principle of the present invention will be described with reference to FIG. In the following description, the transmission line of the matching device that performs impedance matching is described as the input side, and the end terminal (load) is described as the output side. Here, the end terminal means an oscillator, a receiver, an antenna, a plasma chamber, or the like. Further, the present invention can be applied even when the input side and the output side are replaced with either the transmission line or the end terminal described above.
図1は逆L形整合回路であって、センサユニット1には高周波電力(RF)が供給されている。センサユニット1は高周波電力の振幅と位相とを検出し、インピーダンスとして出力する。センサユニット1の出力側の端子Aと接地電位との間には、固定インダクタンス(コイルL1)と可変容量(コンデンサC1)との直列回路からなる第1のリアクタンスX10が分路接続されており、端子Aとエンドターミナル2との間には、固定インダクタンス(コイルL2)と可変容量(コンデンサC2)との直列回路からなる第2のリアクタンスX20が接続されている。可変容量C1,C2は図示しない駆動用サーボモータによってその容量が可変される。
FIG. 1 shows an inverted L-type matching circuit, and high frequency power (RF) is supplied to the sensor unit 1. The sensor unit 1 detects the amplitude and phase of the high frequency power and outputs it as impedance. Between the terminals A and the ground potential of the output side of the sensor unit 1, the first reactance X 10 is shunt-connected to a series circuit of a fixed inductance (coil L 1) and a variable capacitance (capacitor C 1) and, between the terminal a and the
なお、第1および第2のリアクタンスX10,X20の可変素子を可変インダクタンスとし、これに固定容量を接続する構成であってもよい。 Note that the variable element of the first and second reactances X 10 and X 20 may be a variable inductance, and a fixed capacitor may be connected to the variable inductance.
図1において、センサユニット1のインピーダンス検出値はZ=(R+jX)で表され、エンドターミナル2のインピーダンスはZ0=R0+jX0で表されるものとする。また、可変容量C1,C2の変化量は駆動用サーボモータの回転角に比例するものとすると、可変容量C1,C2は第(1)式で表される。
In FIG. 1, the impedance detection value of the sensor unit 1 is represented by Z = (R + jX), and the impedance of the
第(1)式においてr1(t)、r2(t)はそれぞれ可変容量C1,C2のモータ回転速度指令値を表す。図1のA点のアドミタンスは第(2)式が成り立つ。 In the expression (1), r 1 (t) and r 2 (t) represent motor rotation speed command values of the variable capacitors C 1 and C 2 , respectively. The admittance at point A in FIG.
第(2)式の左辺の実数部と虚数部をそれぞれReとImと定義すると、第(2)式は第(3)式のように書き直すことができる。 If the real part and the imaginary part on the left side of the expression (2) are defined as Re and Im, respectively, the expression (2) can be rewritten as the expression (3).
ただし、X1=ωL1,X2=ωL2である。第(3)式におけるRe,Imについて微分を求めると、第(4)式が得られる。 However, X 1 = ωL 1 and X 2 = ωL 2 . When the derivative is obtained for Re and Im in the expression (3), the expression (4) is obtained.
ここでは、第(5)式のように誤差関数を定義し、行列展開を行う。 Here, an error function is defined as in equation (5), and matrix expansion is performed.
Reref,Imrefはそれぞれ目標値の実数部と虚数部を表す。ここでは、次の第(6)式に示す対角ゲイン行列を導入する。 Re ref and Im ref represent a real part and an imaginary part of the target value, respectively. Here, a diagonal gain matrix shown in the following equation (6) is introduced.
この場合、モータ回転速度指令値を次の第(7)式のように求めておけば、誤差関数e(t)はゲイン行列Kに従って指数的に減衰し、すなわち In this case, if the motor rotation speed command value is obtained as in the following equation (7), the error function e (t) is exponentially attenuated according to the gain matrix K, that is,
としておけば、誤差関数は第(8)式となる。 In this case, the error function is expressed by the following equation (8).
第(8)式において、k1,k2はそれぞれゲインパラメータである。 In the expression (8), k 1 and k 2 are gain parameters, respectively.
なお、インダクタンス素子L1,L2を可変インダクタンス素子として整合回路を構成する場合、上記モータ回転速度指令値を第(9)式のようにしておけば、同じ誤差収束特性を得ることができる。 In the case where the matching circuit is configured by using the inductance elements L 1 and L 2 as variable inductance elements, the same error convergence characteristic can be obtained by setting the motor rotation speed command value as shown in Equation (9).
ここでは、ReとImはセンサユニット1の検出値であり、またIm1は容量C1とインダクタンスL1の値から計算でき、従ってIm2も計算できる状態量である。 Here, Re and Im are detection values of the sensor unit 1, and Im 1 is a state quantity that can be calculated from the values of the capacitance C 1 and the inductance L 1 , and thus Im 2 can also be calculated.
図1は逆L形整合回路の例について説明したが、図2はL形整合回路の例を示す図である。図2において、端子Aと接地電位との間には、図1と同様にして固定インダクタンス(コイルL1)と可変容量(コンデンサC1)との直列回路からなる第3のリアクタンスX30が接続されているが、可変容量(コンデンサC2)と固定インダクタンス(コイルL2)との直列回路からなる第4のリアクタンスX40はセンサユニット1の出力と端子Aとの間に接続されている。 1 illustrates an example of an inverted L-type matching circuit, FIG. 2 illustrates an example of an L-type matching circuit. 2, between the terminal A and the ground potential, the third reactance X 30 is connected comprising a series circuit of a fixed inductance in the same manner as in FIG. 1 (a coil L 1) and a variable capacitance (capacitor C 1) However, a fourth reactance X 40 comprising a series circuit of a variable capacitor (capacitor C 2 ) and a fixed inductance (coil L 2 ) is connected between the output of the sensor unit 1 and the terminal A.
図2の場合、センサユニット1のインピーダンスZは、第(10)式が成り立つ。 In the case of FIG. 2, the equation (10) holds for the impedance Z of the sensor unit 1.
抵抗RとリアクタンスXについて微分を求めると、第(11)式が得られる。 When the derivative is obtained for the resistance R and the reactance X, the expression (11) is obtained.
ただし、X1はコンデンサC1を含む部分のリアクタンスであり、X2はコンデンサC2を含む部分のリアクタンスである。 However, X 1 is a reactive part including a capacitor C 1, X 2 is a reactance of a portion including a capacitor C 2.
図1の例と同様にして、誤差関数とゲイン行列を第(12)及び第(13)式のように代入する。 As in the example of FIG. 1, the error function and the gain matrix are substituted as shown in equations (12) and (13).
この場合、モータ回転速度指令値を第(14)式のように決めておけば、誤差関数e(t)はゲイン行列Kに従って指数的に減衰し、すなわち In this case, if the motor rotation speed command value is determined as shown in Equation (14), the error function e (t) is exponentially attenuated according to the gain matrix K, that is,
としておけば、誤差関数は第(15)式で表される。 In this case, the error function is expressed by equation (15).
同じように、RとXはセンサユニット1の検出値であり、また、リアクタンスX2はコンデンサC2とコイルL2の値から計算でき、従ってリアクタンスX1も計算できる状態量である。 Similarly, R and X are the detected value of the sensor unit 1, also the reactance X 2 can be calculated from the values of the capacitor C 2 and the coil L 2, hence the state quantity reactance X 1 can also be calculated.
図1の例と同様にして、可変インダクタンスを可変素子として整合回路を構成する場合、上記モータ回転速度指令値を次の第(16)式のようにしておけば、同じ誤差収束特性を得ることができる。 In the same way as in the example of FIG. 1, when a matching circuit is configured with a variable inductance as a variable element, the same error convergence characteristic can be obtained by setting the motor rotation speed command value as the following equation (16). Can do.
図3は図1に示した逆L形整合回路でインピーダンス整合する回路を示す図である。図3において、制御部3はセンサユニット1のインピーダンスを検出するとともにコンデンサC1,C2の容量を可変してインピーダンス整合を収束させるための制御を行う。コンデンサC1はモータM1によって駆動され、モータM1の回転角、すなわちポジションはポテンショメータVRxによって検出されて制御部3に与えられる。コンデンサC2はモータM2によって駆動され、モータM2の回転角はポテンショメータVRyによって検出されて制御部3に与えられる。なお、コイルL1,L2の固定インダクタンスは既知になっている。
FIG. 3 is a diagram showing a circuit for impedance matching by the inverted L-type matching circuit shown in FIG. In FIG. 3, the
図4は図3に示したインピーダンス整合回路の動作を説明するためのフローチャートである。図4において、制御部3はステップ(図示ではSPと略称する)SP1において、第(6)式に示したゲイン行列におけるゲインパラメータk1,k2を設定する。第(8)式に示す誤差関数は、ゲインパラメータk1,k2にしたがって指数的に収束し、その速さは数学上では時定数で表される。時定数はゲインパラメータk1,k2の逆数であり、例えば、k1=5の場合は0.2秒となり、k1=1の場合は1秒となる。よって、e2(t)の収束時定数はそれぞれ0.5秒、1秒となる。
FIG. 4 is a flowchart for explaining the operation of the impedance matching circuit shown in FIG. In FIG. 4, the
ステップSP2において、センサユニット1のインピーダンスZ=(R+jX)が検出されるとともに、ポテンショメータVRxの値によってコンデンサC1のポジションが検出される。 In step SP2, along with the impedance of the sensor unit 1 Z = (R + jX) is detected, the position of the capacitor C 1 is detected by the value of the potentiometer VRx.
ステップSP3において、インピーダンスZが検出されると、その逆数から第(3)式に示す実数部Reと虚数部Imとが算出される。コンデンサC1のポジションからその容量が判別されて、第(3)式のIm1が算出される。L1,L2はそれぞれ既知であるため、その数値が代入される。また、Im=Im1+Im2であり、Im1が算出されるとIm2が計算される。したがって、コンデンサC2のポジションの検出は不要となる。さらに、第(5)式で定義された、誤差ベクトルe(t)が計算される。
In step SP3, when the impedance Z is detected, the real part Re and the imaginary part Im shown in the expression (3) are calculated from the reciprocal thereof. Its capacity from position of the capacitor C 1 is determined, Im 1 of the equation (3) is calculated. Since L 1 and L 2 are known, their numerical values are substituted. Further, a Im = Im 1 + Im 2,
ステップSP4において、第(7)式に基づいてモータ入力指令値r1(t),r2(t)のベクトルr(t)を計算し、ステップSP5において計算した入力指令値r1(t)とr2(t)にしたがって、モータM1およびM2を動作させる。これにより、誤差関数e(t)は第(6)式に示すゲイン行列Kにしたがって第(8)式により指数的に減衰する。 In step SP4, the (7) the motor input command value based on equation r 1 (t), r 2 the vector r (t) calculated in (t), the input command value calculated in step SP5 r 1 (t) And r 2 (t), the motors M 1 and M 2 are operated. Thereby, the error function e (t) is exponentially attenuated by the expression (8) according to the gain matrix K shown in the expression (6).
したがって、この実施形態によれば、センサユニット1とエンドターミナル2との間に逆L形整合回路を接続し、逆L形整合回路に含まれるインピーダンスの実数部と虚数部を独立した形で目標値に対して指数的に減衰させ、かつその減衰度を定量的に指定できるようにしたので、高周波信号の送信ラインとエンドターミナル2との同調またはインピーダンス調整の収束速度を最適にすることが容易にできる。
Therefore, according to this embodiment, an inverse L-type matching circuit is connected between the sensor unit 1 and the
図5は図2に示したL形整合回路でインピーダンス整合する回路を示す図である。図5において、図3と同様にして、制御部3はセンサユニット1とエンドターミナル2のインピーダンスを検出するとともにコンデンサC1,C2の容量を可変してインピーダンス整合を収束させるための制御を行う。コンデンサC1,C2はモータM1,M2によって駆動され、モータM1の回転角、すなわちポジションはポテンショメータVRxによって検出されて制御部3に与えられる。コンデンサC2はモータM2によって駆動され、モータM2の回転角はポテンショメータVRyによって検出されて制御部3に与えられる。
FIG. 5 is a diagram showing a circuit for impedance matching by the L-type matching circuit shown in FIG. In FIG. 5, as in FIG. 3, the
図6は図5に示したL形整合回路でインピーダンス整合する動作を説明するためのフローチャートである。図6においてステップSP11〜SP15は、図4のステップSP1〜5に対応しており、ステップSP12,13はステップSP2,3の計算内容のみが異なる。 FIG. 6 is a flowchart for explaining the operation of impedance matching by the L-type matching circuit shown in FIG. In FIG. 6, steps SP11 to SP15 correspond to steps SP1 to SP5 of FIG. 4, and steps SP12 and 13 differ only in the calculation contents of steps SP2 and SP3.
ステップSP11においてゲインパラメータk1、k2を設定し、ステップSP12において、センサユニット1のインピーダンスZ=(R+jX)が検出されるとともに、ポテンショメータVRyの値によってコンデンサC2のポジションが検出される。ステップSP13において、センサユニット1の検出値であるRとXが第(10)式に代入され、X2がコンデンサC2のポテンショメータVRyの値によって求められ、コンデンサC2とコイルL2の直列結合リアクタンスとして計算される。第(12)式に基づいて誤差関数を定された誤差ベクトルe(t)が計算される。 Set the gain parameter k 1, k 2 in step SP11, in step SP 12, along with the impedance of the sensor unit 1 Z = (R + jX) is detected, the position of the capacitor C 2 is detected by the value of the potentiometer Vry. In step SP13, the detection value of the sensor unit 1 R and X is substituted to the equation (10), X 2 is determined by the value of the potentiometer VRy capacitor C 2, the series combination of capacitor C 2 and the coil L 2 Calculated as reactance. An error vector e (t) with an error function determined based on the expression (12) is calculated.
ステップSP14において、第(14)式に基づいてモータ入力指令値のベクトルr(t)を計算し、ステップSP15において計算した入力指令値r1(t)とr2(t)にしたがって、モータM1およびM2を動作させる。これにより、誤差関数e(t)は第(13)式に示すゲイン行列Kにしたがって第(15)式により指数的に減衰する。 In step SP14, a motor input command value vector r (t) is calculated based on the expression (14), and the motor M is calculated according to the input command values r 1 (t) and r 2 (t) calculated in step SP15. operating the first and M 2. As a result, the error function e (t) is exponentially attenuated by the expression (15) according to the gain matrix K shown in the expression (13).
したがって、この実施形態によれば、センサユニット1とエンドターミナル2との間にL形整合回路を接続し、L形整合回路に含まれるインピーダンスの実数部と虚数部を独立した形で目標値に対して指数的に減衰させ、かつその減衰度を定量的に指定できるようにしたので、高周波信号の送信ラインとエンドターミナルとの同調またはインピーダンス調整の収束速度を最適にすることが容易にできる。
Therefore, according to this embodiment, an L-type matching circuit is connected between the sensor unit 1 and the
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。 As mentioned above, although embodiment of this invention was described with reference to drawings, this invention is not limited to the thing of embodiment shown in figure. Various modifications and variations can be made to the illustrated embodiment within the same range or equivalent range as the present invention.
この発明は、状態変数を用いた現代制御理論に基づいてシステム解析を行い、アドミタンス又はインピーダンスの実数部と虚数部とを独立した形で、目標値に対して指数的に減衰し、かつその減衰度は定量的に指定できるので、高周波プラズマ装置のインピーダンス整合装置などに利用できる。 The present invention performs system analysis based on modern control theory using state variables, and attenuates exponentially with respect to a target value in an independent form of the real part and imaginary part of admittance or impedance. Since the degree can be specified quantitatively, it can be used for an impedance matching device of a high-frequency plasma apparatus.
1 センサユニット、2 エンドターミナル、3 制御部、C1,C2 コンデンサ、L1,L2 コイル、M1,M2 モータ、VRx,Vry ポテンショメータ、X10 第1のリアクタンス、X20 第2のリアクタンス、X30 第3のリアクタンス、X40 第4のリアクタンス。
1 sensor unit, second end terminal, 3 control unit, C 1, C 2 capacitors, L 1, L 2 coils, M 1, M 2 motors, VRx, Vry potentiometer, X 10 first reactance, X 20 second Reactance, X 30 third reactance, X 40 fourth reactance.
Claims (5)
少なくとも前記整合回路の、前記送信ラインからの電力入力部もしくは前記送信ラインへの電力出力部におけるインピーダンスまたはアドミタンスのいずれかを検出し、そのインピーダンスまたはアドミタンスの実数部と虚数部の目標値に対する誤差収束度を、指数的に減衰させる形で指定して自動追尾させる、インピーダンス自動整合方法。 An automatic impedance matching method in which a matching circuit is inserted between a transmission line and a load, and impedance between the transmission line and the load side is matched,
At least either the impedance or admittance of the power input unit from the transmission line or the power output unit to the transmission line of the matching circuit is detected, and error convergence with respect to the target values of the real part and imaginary part of the impedance or admittance is detected. Automatic impedance matching method that automatically tracks the degree specified in an exponentially decaying manner.
前記第1および第2のリアクタンスは、それぞれ可変容量素子または可変インダクタンス素子を含む、請求項1に記載のインピーダンス自動整合方法。 The matching circuit includes a first reactance shunt-connected between the transmission line and a ground potential, and an inverse L including a second reactance connected in series between the transmission line and the load. A shape matching circuit,
The automatic impedance matching method according to claim 1, wherein the first and second reactances each include a variable capacitance element or a variable inductance element.
前記第3および第4のリアクタンスは、それぞれ可変容量素子または可変インダクタンス素子を含む、請求項1に記載のインピーダンス自動整合方法。 The matching circuit includes a third reactance connected in series between the transmission line and the load, and a fourth reactance shunted immediately after the third reactance and between the ground potential and the third reactance. An L-shaped matching circuit including:
The automatic impedance matching method according to claim 1, wherein the third and fourth reactances each include a variable capacitance element or a variable inductance element.
An impedance matching device having the impedance matching method according to any one of claims 1 to 4, or a high-frequency generator or receiver incorporating the impedance matching circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004100162A JP4824285B2 (en) | 2004-03-30 | 2004-03-30 | Impedance automatic matching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004100162A JP4824285B2 (en) | 2004-03-30 | 2004-03-30 | Impedance automatic matching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005286853A true JP2005286853A (en) | 2005-10-13 |
JP4824285B2 JP4824285B2 (en) | 2011-11-30 |
Family
ID=35184750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004100162A Expired - Fee Related JP4824285B2 (en) | 2004-03-30 | 2004-03-30 | Impedance automatic matching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4824285B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100895689B1 (en) | 2007-11-14 | 2009-04-30 | 주식회사 플라즈마트 | Impedance matching methods and electric apparatus performing the same |
US8053991B2 (en) | 2007-04-19 | 2011-11-08 | Plasmart Co., Ltd. | Impedance matching methods and systems performing the same |
US8120259B2 (en) | 2007-04-19 | 2012-02-21 | Plasmart Co., Ltd. | Impedance matching methods and systems performing the same |
KR101194213B1 (en) | 2007-11-27 | 2012-10-25 | 퀄컴 인코포레이티드 | Methods and apparatuses for inductor tuning in radio frequency integrated circuits |
CN108028626A (en) * | 2015-08-26 | 2018-05-11 | 三星电子株式会社 | For automatically adjusting the method for tuned cell and the automatic tuning system using this method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0686464A (en) * | 1992-01-23 | 1994-03-25 | Applied Materials Inc | Method and apparatus for matching of impedance of generator to unknown load impedance |
JP2001507181A (en) * | 1996-12-19 | 2001-05-29 | ラム リサーチ コーポレーション | Method and apparatus for independently controlling electrical parameters of an impedance matching network |
-
2004
- 2004-03-30 JP JP2004100162A patent/JP4824285B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0686464A (en) * | 1992-01-23 | 1994-03-25 | Applied Materials Inc | Method and apparatus for matching of impedance of generator to unknown load impedance |
JP2001507181A (en) * | 1996-12-19 | 2001-05-29 | ラム リサーチ コーポレーション | Method and apparatus for independently controlling electrical parameters of an impedance matching network |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8053991B2 (en) | 2007-04-19 | 2011-11-08 | Plasmart Co., Ltd. | Impedance matching methods and systems performing the same |
US8120259B2 (en) | 2007-04-19 | 2012-02-21 | Plasmart Co., Ltd. | Impedance matching methods and systems performing the same |
US8466623B2 (en) | 2007-04-19 | 2013-06-18 | Plasmart, Inc. | Impedance matching methods and systems performing the same |
KR100895689B1 (en) | 2007-11-14 | 2009-04-30 | 주식회사 플라즈마트 | Impedance matching methods and electric apparatus performing the same |
KR101194213B1 (en) | 2007-11-27 | 2012-10-25 | 퀄컴 인코포레이티드 | Methods and apparatuses for inductor tuning in radio frequency integrated circuits |
US8405467B2 (en) | 2007-11-27 | 2013-03-26 | Qualcomm Incorporated | Methods and apparatuses for inductor tuning in radio frequency integrated circuits |
CN108028626A (en) * | 2015-08-26 | 2018-05-11 | 三星电子株式会社 | For automatically adjusting the method for tuned cell and the automatic tuning system using this method |
CN108028626B (en) * | 2015-08-26 | 2021-08-24 | 三星电子株式会社 | Method for automatically adjusting tuning unit and automatic tuning system using the same |
Also Published As
Publication number | Publication date |
---|---|
JP4824285B2 (en) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE39051E1 (en) | Fuzzy logic tuning of RF matching network | |
CN108012401B (en) | Radio frequency impedance matching method, matcher and semiconductor processing device | |
JP2521399B2 (en) | Method and apparatus for matching generator impedance to unknown load impedance | |
US5629653A (en) | RF match detector circuit with dual directional coupler | |
CN110808724A (en) | Impedance matching device and method | |
KR100490033B1 (en) | Method of and Apparatus for independently controlling electric parameters of an impedance matching network | |
US10270418B2 (en) | Impedance matching method and impedance matching system | |
JP4887197B2 (en) | High frequency equipment | |
JP4975291B2 (en) | Impedance matching device | |
KR100513614B1 (en) | Method and apparatus for regulating the invalid impedance of a matching network connected between an RF source and an RF plasma processor | |
CN101437353B (en) | Matcher and matching method thereof | |
JP5685361B2 (en) | Impedance matching method and matching system for the method | |
WO1997044812B1 (en) | Method of and apparatus for controlling reactive impedances of a matching network connected between an rf source and an rf plasma processor | |
JP5327785B2 (en) | Impedance matching device and impedance matching method | |
JP4824285B2 (en) | Impedance automatic matching method | |
US4485360A (en) | Apparatus for and method of impedance matching | |
EP2498407B1 (en) | Mobile wireless communications device with adjustable impedance matching network and associated methods | |
JP6386531B2 (en) | Matching device and matching method | |
US6903530B2 (en) | Electric motor controller resonance frequency detection apparatus | |
JP2001274651A (en) | Impedance matching device, conductance detection circuit for impedance matching, and impedance matching method | |
CN101478856B (en) | Radio frequency automatic impedance matcher and implementing method thereof | |
JP2581842B2 (en) | Microwave heating equipment | |
KR102003942B1 (en) | Plasma generator having matching apparatus and matching impedance method | |
JP2009065376A (en) | Antenna device | |
JPS61139111A (en) | Automatic load matching circuit of high frequency sputtering device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |