JP5327785B2 - Impedance matching device and impedance matching method - Google Patents

Impedance matching device and impedance matching method Download PDF

Info

Publication number
JP5327785B2
JP5327785B2 JP2008204124A JP2008204124A JP5327785B2 JP 5327785 B2 JP5327785 B2 JP 5327785B2 JP 2008204124 A JP2008204124 A JP 2008204124A JP 2008204124 A JP2008204124 A JP 2008204124A JP 5327785 B2 JP5327785 B2 JP 5327785B2
Authority
JP
Japan
Prior art keywords
impedance
value
control
absolute value
impedance matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008204124A
Other languages
Japanese (ja)
Other versions
JP2010041558A (en
Inventor
篤男 河村
裕己 広瀬
敦 高柳
浩一 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyosan Electric Manufacturing Co Ltd
Original Assignee
Kyosan Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyosan Electric Manufacturing Co Ltd filed Critical Kyosan Electric Manufacturing Co Ltd
Priority to JP2008204124A priority Critical patent/JP5327785B2/en
Publication of JP2010041558A publication Critical patent/JP2010041558A/en
Application granted granted Critical
Publication of JP5327785B2 publication Critical patent/JP5327785B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the loss of control in impedance matching. <P>SOLUTION: In an impedance matching device for adjusting the impedance of a high-frequency power supply and a load, the impedance matching device includes: an impedance matching circuit in which the impedance variable element between the high-frequency power supply and the load is provided; and an impedance control section for performing impedance matching by controlling the phase difference of voltage and current and the absolute value of the input impedance of the impedance matching circuit so as to conform with each target value, by changing the impedance value of the impedance variable element of the impedance matching circuit. By carrying out the impedance matching for combining a seek control and a following control, the loss of control in the impedance matching is prevented. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、高周波電源と負荷との間に設け、高周波電源のインピーダンスと負荷のインピーダンスとを整合させるインピーダンス整合装置およびインピーダンス整合方法に関する。   The present invention relates to an impedance matching apparatus and an impedance matching method that are provided between a high-frequency power source and a load and match the impedance of the high-frequency power source and the load.

液晶パネルや半導体集積回路などの製造工程ではプラズマ処理が用いられている。その際に用いるプラズマを安定に発生させる上で高周波電源システムに欠かせない技術としてインピーダンス整合(マッチング制御)がある。インピーダンス整合は、電力の送信側と受信側のインピーダンスを伝送ラインの特性インピーダンスに等しくすることによって、伝送効率を最大化する。   Plasma processing is used in manufacturing processes of liquid crystal panels and semiconductor integrated circuits. Impedance matching (matching control) is a technique indispensable for a high-frequency power supply system in order to stably generate plasma used at that time. Impedance matching maximizes transmission efficiency by making the power transmitter and receiver impedances equal to the characteristic impedance of the transmission line.

マッチングをとるための機器として、トランスやコンデンサとインダクタンスで構成されるLC回路等が知られている。高周波電源システムは、高周波電源とマッチング機器(Matcher)とから成り、マッチング機器は負荷とのインピーダンス整合をとるためのLC回路を含むマッチングボックス(Matching Box)と、コントローラから構成される。   As a device for matching, an LC circuit including a transformer, a capacitor, and an inductance is known. The high-frequency power supply system includes a high-frequency power supply and a matching device (Matcher), and the matching device includes a matching box including an LC circuit for impedance matching with a load, and a controller.

プラズマ処理に用いるプラズマチャンバーには、プラズマを生成するエネルギー源として、直流電圧やマイクロ波電圧を印加するものの他、無線周波数帯域の高周波電圧を印加するものが知られている。無線周波数帯域の高周波電圧を用いるプラズマチャンバーには、高周波電源のインピーダンスとプラズマチャンバー側のプラズマによる負荷のインピーダンスとを整合させるために、インピーダンス整合装置を設け、これによって負荷から高周波電源への反射電力を最小にして、負荷に供給する電力が最大となるように制御している。   As a plasma chamber used for plasma processing, as an energy source for generating plasma, a device that applies a high-frequency voltage in a radio frequency band in addition to a device that applies a DC voltage or a microwave voltage is known. In the plasma chamber using the radio frequency voltage in the radio frequency band, an impedance matching device is provided to match the impedance of the high frequency power source with the impedance of the plasma chamber load, thereby reflecting the reflected power from the load to the high frequency power source. Is controlled so as to maximize the power supplied to the load.

インピーダンス整合装置の制御として、フォローイング制御(特許文献1参照)とシーク制御(特許文献2,3参照)が知られている。   As control of the impedance matching device, following control (see Patent Document 1) and seek control (see Patent Documents 2 and 3) are known.

フォローイング制御は、入力インピーダンスの絶対値と位相差とセンサで検出し、この検出値をインピーダンス整合回路にフィードバックして、コンデンサやインダクタンスのインピーダンス素子を制御するものであり、入力インピーダンスの絶対値を制御する絶対値制御と、入力インピーダンスの位相差を制御する位相制御とを行う。   In the following control, the absolute value, phase difference, and sensor of the input impedance are detected by the sensor, and the detected value is fed back to the impedance matching circuit to control the impedance element of the capacitor and the inductance. Absolute value control to be controlled and phase control to control the phase difference of the input impedance are performed.

特許文献1には、高周波電源からの高周波電圧と高周波電流の位相差を検出する位相差検出器と、整合インピーダンスと負荷回路インピーダンスとのインピーダンス差を検出するインピーダンス差検出器と、位相差を零にする容量可変の第2の可変コンデンサと、インピーダンス差を零にする容量可変の第1の可変コンデンサとを含む整合回路とを備える構成が示されている。   Patent Document 1 discloses a phase difference detector that detects a phase difference between a high-frequency voltage and a high-frequency current from a high-frequency power source, an impedance difference detector that detects an impedance difference between a matching impedance and a load circuit impedance, and a phase difference of zero. A configuration including a matching variable circuit including a second variable capacitor having a variable capacitance and a first variable capacitor having a variable capacitance that sets an impedance difference to zero is shown.

また、シーク制御は、インピーダンス整合がされた状態でのインピーダンス素子の最終的な目標値を算出し、その目標値に向かってインピーダンス素子を変化させる制御である。   The seek control is control for calculating a final target value of the impedance element in a state where impedance matching is performed and changing the impedance element toward the target value.

特許文献2には、インピーダンス整合回路の入力インピーダンスを演算する入力インピーダンス演算手段と、入力インピーダンスと可変インピーダンス素子のインピーダンスとその他の回路定数を用いて負荷側のインピーダンスを演算する負荷回路側インピーダンス演算手段と、インピーダンス整合回路の入力インピーダンスを電源側インピーダンスに等しくするために必要な可変インピーダンス素子の調整部の目標位置を演算する調整部目標位置演算手段を備える構成が記載されています。   Patent Document 2 discloses input impedance calculation means for calculating the input impedance of an impedance matching circuit, and load circuit side impedance calculation means for calculating load side impedance using the input impedance, the impedance of a variable impedance element, and other circuit constants. And a configuration with adjustment unit target position calculation means for calculating the target position of the adjustment unit of the variable impedance element necessary to make the input impedance of the impedance matching circuit equal to the power supply side impedance.

特許文献3には、高周波電源側に進行する進行波の関する情報を検出する高周波情報検出手段と、インピーダンス可変素子の可変値に関する情報を検出する可変素子情報検出手段と、インピーダンス整合装置の特性パラメータを記憶する第1記憶手段と、特性パラメータを用いて進行波および反射波を算出する第1算出手段と、特性パラメータを用いて入力反射係数を算出する第2算出手段と、算出した入力反射係数を記憶する第2記憶手段と、第2記憶手段に記憶した入力反射係数から目標入力反射係数に近い入力反射係数を選定し、選定した入力反射係数に対応するインピーダンス可変素子の可変値情報を特定する特定手段と、特定した可変値に基づいてインピーダンス可変素子のインピーダンスを調整する調整手段が記載されています。   Patent Document 3 discloses high frequency information detection means for detecting information on a traveling wave traveling to a high frequency power supply side, variable element information detection means for detecting information on a variable value of an impedance variable element, and characteristic parameters of the impedance matching device. A first storage means for storing, a first calculation means for calculating the traveling wave and the reflected wave using the characteristic parameter, a second calculation means for calculating the input reflection coefficient using the characteristic parameter, and the calculated input reflection coefficient The second storage means for storing and the input reflection coefficient close to the target input reflection coefficient from the input reflection coefficients stored in the second storage means, and the variable value information of the impedance variable element corresponding to the selected input reflection coefficient is specified. And the adjustment means to adjust the impedance of the variable impedance element based on the specified variable value

また、対象物を目標位置に位置制御する位置決め制御として、シーク制御を行った後、フォローイング制御に切り替えるシーク制御方法が知られている(特許文献4参照)。この特許文献4は、例えば、磁気ディスク装置や光ディスク装置等の媒体記憶装置の位置決めにおいて、ヘッドを目標トラックに移動させるシーク制御に適用されている。このシーク制御では、目標位置の近傍でファイン制御(フォローイング制御)に切り替えることにより、高速の目標位置への移動と高精度の位置決めの両立を実現している。   Also, as a positioning control for controlling the position of the object to a target position, a seek control method is known in which seek control is performed and then switching to following control (see Patent Document 4). This Patent Document 4 is applied to seek control for moving a head to a target track in positioning of a medium storage device such as a magnetic disk device or an optical disk device. In this seek control, by switching to fine control (following control) in the vicinity of the target position, both movement to a high-speed target position and high-accuracy positioning are realized.

特公平7−10041号公報(第3頁左欄30行〜50行)Japanese Examined Patent Publication No. 7-10041 (page 3, left column, lines 30 to 50) 特許第3183914号公報(段落0017,0018)Japanese Patent No. 3183914 (paragraphs 0017, 0018) 特開2006−166412号公報(段落0016)JP 2006-166212 A (paragraph 0016) 特開2008−84103号公報(段落0002〜0006)JP 2008-84103 A (paragraphs 0002 to 0006)

前記した特許文献1に示すフォローイング制御は、制御不能状態となる場合があるという点で課題を有している。フォローイング制御で行う絶対値制御および位相制御において、絶対値制御は、コンデンサの容量調整に対して入力インピーダンスの絶対値に極大値が生じる。目標とする絶対値がこの極大値、あるいは超える場合には、インピーダンス整合回路のコンデンサの容量を変化させても、目標とする入力インピーダンスの絶対値に調整することはできない。   The following control disclosed in Patent Document 1 has a problem in that it may be in an uncontrollable state. In the absolute value control and phase control performed by the following control, the absolute value control generates a maximum value in the absolute value of the input impedance with respect to the capacitance adjustment of the capacitor. When the target absolute value exceeds or exceeds this maximum value, even if the capacitance of the capacitor of the impedance matching circuit is changed, it cannot be adjusted to the target absolute value of input impedance.

図12は、コンデンサの容量変化に対する入力インピーダンスの絶対値の変化を示している。なお、ここでは、高周波電源としてプラズマ負荷に用いられる13.56MHzを用い、特性インピーダンスとして絶対値|Zin|が50Ω、位相差θが0[rad](又は[deg])を目標値とする場合を示している。   FIG. 12 shows the change in the absolute value of the input impedance with respect to the change in the capacitance of the capacitor. In this case, 13.56 MHz used for the plasma load is used as the high-frequency power source, the absolute value | Zin | is 50Ω, and the phase difference θ is 0 [rad] (or [deg]) as the target value as the characteristic impedance. Is shown.

図12に示すように、コンデンサの容量Cに対する入力インピーダンスの絶対値|Zin|の極大値は50Ωとなり、この場合には、50Ωとの交点があるため50Ωの制御は可能である。この特性は、負荷の抵抗分Rの大きさにかかわらず同様となる。   As shown in FIG. 12, the maximum value of the absolute value | Zin | of the input impedance with respect to the capacitance C of the capacitor is 50Ω. In this case, since there is an intersection with 50Ω, the control of 50Ω is possible. This characteristic is the same regardless of the magnitude of the load resistance R.

インピーダンス整合回路を入力側に並列接続したコンデンサCと出力側に直列接続したインダクタンスL(図3中のLmとCmの合成によって得られるインダクタンス)のLC回路として考えた場合(図示していない)、入力インピーダンスの絶対値制御はコンデンサCの容量調整で行われ、入力インピーダンスの位相制御はインダクタンスLの調整で行われる。その過程で、反射電力が規定値以下となったところで整合(マッチング)が完了したものとみなし、制御動作を一旦停止させる。また、負荷変動によって、反射電力が規定値を超えた場合には、再度インピーダンスの制御を行って整合(マッチング)を行う。   When an impedance matching circuit is considered as an LC circuit (not shown) of a capacitor C connected in parallel on the input side and an inductance L (inductance obtained by combining Lm and Cm in FIG. 3) connected in series on the output side, The absolute value control of the input impedance is performed by adjusting the capacitance of the capacitor C, and the phase control of the input impedance is performed by adjusting the inductance L. In the process, when the reflected power becomes a specified value or less, it is considered that matching is completed, and the control operation is temporarily stopped. Further, when the reflected power exceeds a specified value due to load fluctuations, impedance is controlled again to perform matching (matching).

また、入力インピーダンスの絶対値|Zin|はCの変化に対して極値を持ち、入力インピーダンスZinの極大値Zin-maxは純抵抗となる。   The absolute value | Zin | of the input impedance has an extreme value with respect to the change of C, and the maximum value Zin-max of the input impedance Zin is a pure resistance.

一方、位相制御において、θ=0 の制御を行うと、入力インピーダンスZinのθ=0のときの値も極大値Zin-maxとなり、整合がとれている場合には、入力インピーダンスZinは必ず極大値Zin-maxとなる。図12は、極大値Zin-maxが50Ωとなる事例を示している。この状態でωLを大きくすると、Zin-maxの極大値は50Ωから大きくなる方向に変化する。逆に、ωLを小さくするとZin-maxの極大値は50Ωから小さくなる方向に変化する。このとき、負荷の変動などで制御を再開する場合、ωLのレベル次第では、制御不能になることがある。図13において、例えば、R=5Ωの場合には、C=1200pFの付近で極値Zin(θ=0)=2R=10Ωを有した“フの字”特性を示している。マッチング点|Zinθ=0|<50より、負荷変動によって|Zinθ=0|<10Ω=2Rとなった場合、図13中のB点で示す制御不能領域に飛び込んでしまうことになるため、制御不能となる。 On the other hand, in the phase control, when θ = 0 is controlled, the value of the input impedance Zin when θ = 0 is also the maximum value Zin-max, and the input impedance Zin is always the maximum value when matching is achieved. Zin-max. FIG. 12 shows an example in which the maximum value Zin-max is 50Ω. When ωL is increased in this state, the maximum value of Zin-max changes in a direction increasing from 50Ω. On the other hand, when ωL is decreased, the maximum value of Zin-max changes in a direction of decreasing from 50Ω. At this time, when the control is resumed due to a change in load or the like, the control may become impossible depending on the level of ωL. In FIG. 13, for example, in the case of R = 5Ω, “F-shaped” characteristics having an extreme value Zin (θ = 0) = 2R = 10Ω in the vicinity of C = 1200 pF are shown. From the matching point | Zin θ = 0 | <50, if | Zin θ = 0 | <10Ω = 2R due to load fluctuations, it will jump into the uncontrollable region indicated by point B in FIG. It becomes out of control.

また、入力インピーダンス|Zin|の値が|Zinθ=0|<2Rとなる小さい時点から位相制御を行った場合、“フの字”特性によって、コンデンサの容量を変化させても絶対値|Zin|を所望の値に制御することができない制御不能状態となる。 Further, when the phase control is performed from the time when the value of the input impedance | Zin | is as small as | Zin θ = 0 | <2R, the absolute value | Zin even if the capacitance of the capacitor is changed due to the “f character” characteristic. It becomes an uncontrollable state in which | cannot be controlled to a desired value.

インピーダンス整合回路において、位相制御によってθ=0の制御を行うと入力インピーダンスZinの虚数部は0となる。   In the impedance matching circuit, when θ = 0 is controlled by phase control, the imaginary part of the input impedance Zin becomes zero.

このとき、θ=0における入力インピーダンスZin(θ=0)は、コンデンサCの変化に対してZin(θ=0)=2Rの極値を持つ。なお、Rは負荷の抵抗分である。図13は、θ=0における入力インピーダンスZin(θ=0)のコンデンサCに対する変化の一例を示している。図13において、例えば、R=5Ωの場合には、C=1200pFの付近で極値Zin(θ=0)=2R=10Ωを有した“フの字”特性を示している。この“フの字”特性において、コンデンサCの値が例えば図13中のA点(|Zinθ=0|<10Ω=2R)で示す値から位相制御を開始すると、図13中のB点で示す極値でインピーダンスの絶対値は変化しなくなり、制御不能となる。 At this time, the input impedance Zin (θ = 0) at θ = 0 has an extreme value of Zin (θ = 0) = 2R with respect to the change of the capacitor C. R is the load resistance. FIG. 13 shows an example of the change of the input impedance Zin (θ = 0) with respect to the capacitor C at θ = 0. In FIG. 13, for example, in the case of R = 5Ω, “F-shaped” characteristics having an extreme value Zin (θ = 0) = 2R = 10Ω in the vicinity of C = 1200 pF are shown. In this “F” characteristic, when the phase control is started from the value indicated by the capacitor C at the point A in FIG. 13 (| Zin θ = 0 | <10Ω = 2R), for example, at the point B in FIG. The absolute value of the impedance does not change at the extreme value shown and becomes uncontrollable.

このように、インピーダンス整合回路における絶対値制御と位相制御ではコンデンサの容量変化に対して極値を持つことから、絶対値制御では整合状態から負荷変動によって整合を再開する場合に制御不能となる場合があり、また、位相制御では“フの字”特性によって制御不能となる場合がある。   In this way, the absolute value control and phase control in the impedance matching circuit have an extreme value with respect to the capacitance change of the capacitor, and in the absolute value control, when matching is resumed due to load fluctuation from the matching state, it becomes impossible to control In addition, in phase control, control may be impossible due to the “f” character characteristic.

従来、制御不能となった場合には、インピーダンス整合装置が備える可変素子をリセットして制御を再度行う処置をとっている。   Conventionally, when the control becomes impossible, a variable element included in the impedance matching device is reset and control is performed again.

また、特許文献2,3に示したシーク制御では、目標値に収束するまでの収束時間がフォローイング制御よりも長くなるという課題がある。また、特許文献3では、インピーダンス可変素子の可変値情報を取得するために、SパラメータやTパラメータ等のインピーダンス整合装置の特性パラメータを用いる必要があり、演算が複雑になるという課題がある。   In addition, the seek control disclosed in Patent Documents 2 and 3 has a problem that the convergence time until convergence to the target value is longer than in the following control. In Patent Document 3, in order to acquire variable value information of an impedance variable element, it is necessary to use characteristic parameters of an impedance matching device such as an S parameter and a T parameter.

したがって、本発明は上記課題を解決して、インピーダンス整合における制御不能を防ぐことを目的とする。   Accordingly, an object of the present invention is to solve the above-described problems and prevent control failure in impedance matching.

より詳細には、フォローイング制御における絶対値制御において、整合後の再整合時において入力インピーダンスが極値となり、極値以上の値をとることができないことによって生じる制御不能を防ぐことを目的とする。   More specifically, in the absolute value control in following control, the purpose is to prevent control failure caused by the input impedance becoming an extreme value at the time of re-matching after matching and being unable to take a value exceeding the extreme value. .

また、フォローイング制御における位相制御において、入力インピーダンスが純抵抗の極値を持つことで生じるフの字特性による制御不能を防ぐことを目的とする。   It is another object of the present invention to prevent inability to control due to the U-shaped characteristics caused by the input impedance having an extreme value of pure resistance in phase control in following control.

なお、特許文献4では、対象物を目標位置に位置制御する位置決め制御において、シーク制御とフォローイング制御を組み合わせることによって高速化を図ることが示されているが、この文献はヘッドを目標トラックに移動させる際に、高速の目標位置への移動と高精度の位置決めを目的とするものであり、インピーダンス整合装置による絶対値制御や位相制御において、極値を持つことにより制御不能状態が生じるという、インピーダンス整合装置が固有に有する課題を解決するものではない。   Note that Patent Document 4 shows that in positioning control for controlling the position of an object to a target position, speeding up is achieved by combining seek control and following control. When moving, the purpose is to move to a high-speed target position and positioning with high accuracy, and in the absolute value control and phase control by the impedance matching device, an uncontrollable state occurs due to having an extreme value. It does not solve the problems inherent in the impedance matching device.

本発明のインピーダンス整合装置およびインピーダンス整合方法は、インピーダンス整合において、シーク制御とフォローイング制御とを組み合わせることで、インピーダンス整合における制御不能の課題を解決するものである。   The impedance matching apparatus and the impedance matching method of the present invention solve the problem of uncontrollable impedance matching by combining seek control and following control in impedance matching.

シーク制御をフォローイング制御に優先して行うことで、整合後の再整合時においてシーク制御を行うことによって、整合後の再整合時において入力インピーダンスが極値となることよる制御不能を防ぐ。   By performing seek control prior to following control, seek control is performed at the time of re-matching after matching, thereby preventing an inability to control due to the input impedance becoming an extreme value at the time of re-matching after matching.

また、シーク制御からフォローイング制御に切り替わる際の条件を設定することによって、フォローイング制御における位相制御において、入力インピーダンスが純抵抗の極値を持つことで生じるフの字特性による制御不能を防ぐ。   In addition, by setting a condition for switching from seek control to following control, it is possible to prevent control failure due to the U-shaped characteristic caused by the input impedance having the extreme value of the pure resistance in the phase control in the following control.

本発明のインピーダンス整合装置は、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合装置において、高周波電源と負荷との間にインピーダンス可変素子を設けたインピーダンス整合回路と、このインピーダンス整合回路のインピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流の位相差とをそれぞれの目標値に制御することによってインピーダンス整合を行うインピーダンス制御部と備える。   An impedance matching device according to the present invention is an impedance matching device for matching impedance between a high frequency power source and a load, an impedance matching circuit in which an impedance variable element is provided between the high frequency power source and the load, and an impedance variable element of the impedance matching circuit. The impedance control unit performs impedance matching by controlling the absolute value of the input impedance of the impedance matching circuit and the phase difference between the voltage and the current to the respective target values by changing the impedance value.

インピーダンス制御部は、インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンス値に変更するシーク制御を行うシーク制御手段と、入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御を行うフォローイング制御手段と、シーク制御手段とフォローイング制御手段との制御を切り替える制御切替手段とを備える。   The impedance control unit includes seek control means for performing seek control to change the impedance value of the variable impedance element to a target impedance value at the time of impedance matching, and a deviation between each measured value of the absolute value of the input impedance, the phase difference, and each target value Is provided with following control means for performing following control to increase or decrease the impedance value of the variable impedance element, and control switching means for switching control between the seek control means and the following control means.

本発明の制御切替手段は、シーク制御手段をフォローイング制御手段よりも優先させ、シーク制御手段のシーク制御によりインピーダンス値を目標値近傍に近づけた後、シーク制御手段からフォローイング制御手段に切り替え、目標値近傍においてフォローイング制御手段のフォローイング制御によりインピーダンス整合する。この制御切替手段によってシーク制御をフォローイング制御に優先させる。   The control switching means of the present invention prioritizes the seek control means over the following control means, and after the impedance value is brought close to the target value by seek control of the seek control means, the seek control means is switched to the following control means, Impedance matching is performed in the vicinity of the target value by following control of the following control means. This control switching means gives priority to seek control over following control.

さらに、本発明の制御切替手段は、目標値近傍として、入力インピーダンスの絶対値と位相差の各目標値に対してそれぞれ定めた所定のしきい値により設定した切替範囲を有する。制御切替手段は、入力インピーダンスの絶対値と位相差の各測定値を切替範囲と比較し、測定値が目標値を含まない切替範囲外にあるときにはシーク制御手段を選択し、測定値が目標値を含む切替範囲内にあるときにはフォローイング制御を選択する。   Further, the control switching means of the present invention has a switching range set by a predetermined threshold value determined for each of the target value of the absolute value of the input impedance and the target value of the phase difference in the vicinity of the target value. The control switching means compares each measured value of the input impedance absolute value and phase difference with the switching range, selects the seek control means when the measured value is outside the switching range not including the target value, and the measured value is the target value. If it is within the switching range including, the following control is selected.

この切替範囲は、シーク制御からフォローイング制御に切り替わる際の条件を設定する。制御切替手段の切替範囲において、入力インピーダンスの絶対値に対する切替範囲は、少なくとも、入力インピーダンスの絶対値が、位相差を零としたときの入力インピーダンスの純抵抗値よりも大きくなる範囲とする。この切替範囲とすることによって、フォローイング制御における位相制御において、入力インピーダンスが純抵抗の極値を持つことで生じるフの字特性による制御不能を防ぐことができる。   This switching range sets conditions when switching from seek control to following control. In the switching range of the control switching means, the switching range with respect to the absolute value of the input impedance is at least a range in which the absolute value of the input impedance is larger than the pure resistance value of the input impedance when the phase difference is zero. By adopting this switching range, it is possible to prevent control failure due to the U-shaped characteristics caused by the input impedance having the extreme value of the pure resistance in the phase control in the following control.

本発明のシーク制御手段は、入力インピーダンスの絶対値と位相差の各測定値を用いてインピーダンス整合時の目標インピーダンス値を演算により算出し、算出した目標インピーダンス値に向ってインピーダンス可変素子のインピーダンス値を変化させる。   The seek control means of the present invention calculates the target impedance value at the time of impedance matching by using the measured values of the absolute value and the phase difference of the input impedance, and the impedance value of the impedance variable element toward the calculated target impedance value To change.

インピーダンス整合回路において、インピーダンス可変素子として、入力側に並列接続された第1の可変コンデンサと、出力側に直列接続された第2の可変コンデンサとを備える構成において、本発明のシーク制御手段は、入力インピーダンスの絶対値と位相差の各測定値とインピーダンス整合回路の第1の可変コンデンサの容量(Ct)と、第2の可変コンデンサの容量(Cm)と、インピーダンス整合回路のインダクタンス分(Lm)に基づいて、負荷のリアクタンス分(Xo)と負荷の抵抗分(Ro)を算出し、算出した負荷のリアクタンス分(Xo)と負荷の抵抗分(Ro)を用いて、入力インピーダンスの絶対値および位相差が各目標値となるときの、インピーダンス整合回路の第1のコンデンサの容量(Ctref)と第2のコンデンサの容量(Cmref)を算出する。   In the impedance matching circuit, in the configuration including the first variable capacitor connected in parallel on the input side and the second variable capacitor connected in series on the output side as the impedance variable element, the seek control means of the present invention includes: The measured values of the absolute value and phase difference of the input impedance, the capacitance (Ct) of the first variable capacitor of the impedance matching circuit, the capacitance (Cm) of the second variable capacitor, and the inductance (Lm) of the impedance matching circuit The load reactance component (Xo) and the load resistance component (Ro) are calculated based on the following equation, and the absolute value of the input impedance and the load resistance component (Ro) are calculated using the calculated load reactance component (Xo) and the load resistance component (Ro). The capacitance (Ctref) of the first capacitor and the capacitance of the second capacitor of the impedance matching circuit when the phase difference reaches each target value Cmref) is calculated.

また、インピーダンス整合回路において、インピーダンス可変素子として、入力側に並列接続された第1の可変コンデンサと、出力側に直列接続された第2の可変コンデンサとを備える構成において、本発明のフォローイング制御手段は、位相差の符号に応じて第2の可変コンデンサを増減させて位相差を零に制御する位相制御手段と、入力インピーダンスの絶対値の大きさに応じて前記第1の可変コンデンサを増減させて入力インピーダンスの絶対値を電源側の特性インピーダンスの絶対値に一致させる絶対値制御手段とを備え、位相制御手段および絶対値制御手段は、シーク制御手段によって制御された目標値近傍を初期値として制御を開始する。   In the impedance matching circuit, in the configuration including the first variable capacitor connected in parallel on the input side as the impedance variable element and the second variable capacitor connected in series on the output side, the following control according to the present invention. The means controls the phase difference to zero by increasing or decreasing the second variable capacitor according to the sign of the phase difference, and increases or decreases the first variable capacitor according to the absolute value of the input impedance. And an absolute value control means for matching the absolute value of the input impedance to the absolute value of the characteristic impedance on the power supply side, and the phase control means and the absolute value control means have an initial value near the target value controlled by the seek control means. Control starts as

本発明のインピーダンス整合方法は、高周波電源と負荷との間に、インピーダンス可変素子を設けたインピーダンス整合回路を設け、当該インピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流との位相差とをそれぞれ目標値に一致させるインピーダンス制御によって、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合方法であって、インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンスに変更するシーク制御する工程と、入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御とを切り替え制御する工程とを有し、シーク制御をフォローイング制御よりも優先させ、シーク制御によりインピーダンス値を目標値近傍に近づけ、シーク制御からフォローイング制御に切り替え、この目標値近傍においてフォローイング制御により目標値にインピーダンス値を合わせる。   According to the impedance matching method of the present invention, an impedance matching circuit provided with an impedance variable element is provided between a high-frequency power supply and a load, and the impedance value of the impedance variable element is changed to thereby obtain an absolute impedance of the impedance matching circuit. Impedance matching method for matching the impedance of the high-frequency power supply and the load by impedance control that matches the value and the phase difference between the voltage and current to the target value, respectively, and the impedance value of the variable impedance element is Seek control to change to target impedance, and following control to increase / decrease impedance value of variable impedance element so that deviation between absolute value of input impedance and each measured value of phase difference and each target value becomes zero Turn off And switching control to give priority to the seek control over the following control, the impedance value is brought close to the target value by the seek control, and the seek control is switched to the following control. Adjust the impedance value to the target value.

本発明のインピーダンス整合装置および整合方法において、入力インピーダンスの絶対値の目標値は電源側の特性インピーダンスとし、位相差の目標値は零とすることができる。   In the impedance matching apparatus and matching method of the present invention, the target value of the absolute value of the input impedance can be the characteristic impedance on the power supply side, and the target value of the phase difference can be zero.

本発明のインピーダンス整合装置および整合の態様によれば、シーク制御とフォローイング制御を組み合わせ、シーク制御をフォローイング制御に優先させることによって、従来行っていた制御不能時に可変素子をリセットした整合制御を再度行うという処置を不要とすることができるため、制御時間を短縮することができる。   According to the impedance matching device and the matching mode of the present invention, combining the seek control and the following control, and prioritizing the seek control over the following control, the conventional matching control in which the variable element is reset when the control is impossible is performed. Since it is not necessary to perform the treatment again, the control time can be shortened.

また、シーク制御によって目標値近傍に早く到達させることができ、また、目標値近傍ではシーク制御からフォローイング制御に切り替えることによって、目標値への収束時間を短縮することができる。これは、目標値の近傍では、フォローイング制御はシーク制御よりも高速とすることができるためである。   In addition, the vicinity of the target value can be quickly reached by seek control, and the convergence time to the target value can be shortened by switching from seek control to following control in the vicinity of the target value. This is because the following control can be performed faster than the seek control near the target value.

本発明のインピーダンス整合装置および整合の態様によれば、シーク制御からフォローイング制御への切替条件として、入力インピーダンスの絶対値の大きさが、位相差を零としたときの入力インピーダンスの純抵抗値よりも大きくなる範囲に設定することによって、フォローイング制御の位相制御におけるフの字特性による制御不能を避けることができる。   According to the impedance matching device and matching mode of the present invention, as a switching condition from seek control to following control, the absolute value of the input impedance is a pure resistance value of the input impedance when the phase difference is zero. By setting the range larger than the above, it is possible to avoid the inability to control due to the U-shaped characteristic in the phase control of the following control.

また、本発明のシーク制御は、インピーダンス整合回路のコンデンサの容量等の集中定数を用い、この集中定数によって目標値に向かって制御するため、SパラメータやTパラメータ等の特性パラメータを用いた演算と比較して簡易な処理で行うことができる。   The seek control according to the present invention uses a lumped constant such as the capacitance of the capacitor of the impedance matching circuit and controls toward the target value by this lumped constant. In comparison, the processing can be performed with simple processing.

さらに、本発明のシーク制御は、SパラメータやTパラメータ等の特性パラメータを用いた演算を必要とせず、精度が粗なキャリブレーションであっても、シーク制御からフォローイング制御に切り替える機能を有することによって、整合点への追い込み制御が可能となる。   Furthermore, the seek control according to the present invention does not require calculation using characteristic parameters such as S parameter and T parameter, and has a function of switching from seek control to following control even when calibration is rough. Thus, it is possible to control the driving to the matching point.

言い換えれば、本発明のシーク制御は、シーク制御におけるインピーダンス整合回路の第1のコンデンサの容量(Ctref)と第2のコンデンサの容量(Cmref)の算出に使用するインピーダンス整合回路の第1のコンデンサの容量(Ct)と、第2のコンデンサの容量(Cm)と、インピーダンス整合回路のインダクタンス分(Lm)の各値の誤差による入力インピーダンスの絶対値および位相差が各目標値の偏差をフォローイング制御に切り替えることにより小さくすることができる。   In other words, the seek control of the present invention is performed by the first capacitor of the impedance matching circuit used for calculating the capacitance (Ctref) of the first capacitor of the impedance matching circuit and the capacitance (Cmref) of the second capacitor in the seek control. The absolute value and phase difference of the input impedance due to the error of each value of the capacitance (Ct), the capacitance (Cm) of the second capacitor, and the inductance (Lm) of the impedance matching circuit follow the deviation control of each target value. It can be reduced by switching to.

また、本発明は、集中定数による目標値への制御を行うことによって、シーク制御からフォローイング制御への切り替え動作を高速で行うことができる。   Further, according to the present invention, the switching operation from the seek control to the following control can be performed at a high speed by performing the control to the target value by the concentrated constant.

以上説明したように、本発明のインピーダンス整合装置および整合方法によれば、インピーダンス整合における制御不能を防ぐことができる。   As described above, according to the impedance matching device and the matching method of the present invention, it is possible to prevent control failure in impedance matching.

また、本発明によれば、フォローイング制御における絶対値制御において、整合後の再整合時において入力インピーダンスが極値となり、極値以上の値をとることができないことによって生じる制御不能を防ぐことができる。   Further, according to the present invention, in the absolute value control in the following control, the input impedance becomes an extreme value at the time of re-matching after matching, and it is possible to prevent control failure caused by being unable to take a value higher than the extreme value. it can.

また、フォローイング制御における位相制御において、入力インピーダンスが純抵抗の極値を持つことで生じるフの字特性による制御不能を防ぐことができる。   Further, in the phase control in the following control, it is possible to prevent control failure due to the U-shaped characteristic caused by the input impedance having the extreme value of the pure resistance.

以下、本発明の実施の形態について、図を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は高周波電源システムの系統図である。インピーダンス整合(インピーダンスマッチング)は、高周波伝送技術に関し、電力送信(高周波電源)側のインピーダンスと受信(負荷)側のインピーダンスを伝送ラインの特性インピーダンスに等しくすることにより、伝送効率を最大化することである。整合(マッチング)をとるための機器としては、トランスやLC回路(コンデンサとインダクタンスで構成)などがある。以下では、整合(マッチング)制御は、高周波電源システム中のマッチングボックス(Matching Box)内のLC回路による例を示す。   FIG. 1 is a system diagram of a high-frequency power supply system. Impedance matching (impedance matching) relates to high-frequency transmission technology by maximizing transmission efficiency by making the impedance on the power transmission (high frequency power supply) side and the impedance on the reception (load) side equal to the characteristic impedance of the transmission line. is there. Examples of equipment for matching include a transformer and an LC circuit (consisting of a capacitor and an inductance). Below, matching (matching) control shows the example by LC circuit in the matching box (Matching Box) in a high frequency power supply system.

ここでは、高周波電源としてRF(Radio Frequency)電源の例を示している。RF電源システムの構成は、図1に示されるように、RF電力発生源であるRF電源(RF Generator)100とマッチング機器のマッチャー(Matcher)101からなる。また、マッチャー(Matcher)101は、負荷とインピーダンス整合をとるためのLC 回路を含むマッチングボックス(Matching Box)、およびそのコントローラー(Controller)からなる。負荷として、例えば、プラズマ発生装置のプロセスチャンバー(Process Chamber)102とすることができる。   Here, an example of an RF (Radio Frequency) power source is shown as the high frequency power source. As shown in FIG. 1, the configuration of the RF power source system includes an RF power source (RF Generator) 100 that is an RF power generation source and a matcher 101 of a matching device. The matcher 101 includes a matching box including an LC circuit for impedance matching with a load, and a controller thereof. As the load, for example, a process chamber 102 of a plasma generator can be used.

マッチングボックス(Matching Box)101の入力側から見たインピーダンスが、基準となる特性インピーダンスに対してどれだけ離れているかは、「電圧定在波比」すなわち「VSWR」(Voltage Standing Wave Ratio)によって表現することができる。VSWR を使ってインピーダンスマッチングを表すと、VSWR = 1 となる。このとき、反射波電力= 0 となるのでRF電源(RF Generator)100からの進行波電力は、最大の伝送効率でプロセスチャンバー(Process Chamber)102に伝送される。   How far the impedance viewed from the input side of the matching box (Matching Box) 101 is with respect to the reference characteristic impedance is expressed by “voltage standing wave ratio”, that is, “VSWR” (Voltage Standing Wave Ratio). can do. When impedance matching is expressed using VSWR, VSWR = 1. At this time, since the reflected wave power = 0, the traveling wave power from the RF power source (RF Generator) 100 is transmitted to the process chamber 102 with the maximum transmission efficiency.

RF電源システムの制御を図2のフローチャートに示す。図2において、RF電源から電力供給を開始した後(S1)、負荷から電源側に戻る反射波電力を監視する。反射波電力が許容されるリミット値よりも小さい場合には(S2)、進行波電力制御を行う(S3)。一方、反射波電力がリミット値よりも大きい場合には(S2)、反射波電力制御を行う(S4)。   The control of the RF power supply system is shown in the flowchart of FIG. In FIG. 2, after the power supply from the RF power supply is started (S1), the reflected wave power returning from the load to the power supply side is monitored. When the reflected wave power is smaller than the allowable limit value (S2), traveling wave power control is performed (S3). On the other hand, when the reflected wave power is larger than the limit value (S2), reflected wave power control is performed (S4).

進行波電力制御によって反射波電力を0に制御することによって(S4)、電源と負荷との間は整合状態となる(S5)。進行波電力制御によって反射波電力が0に制御されない場合、および前記の反射波電力制御を行う場合(S6)には、マッチングボックス(Matching Box)でインピーダンス整合を行う(S7)。RF電源システムは、上記したS2〜S7の工程を繰り返して整合状態を維持するように制御する。   By controlling the reflected wave power to 0 by the traveling wave power control (S4), the power supply and the load are matched (S5). When the reflected wave power is not controlled to 0 by the traveling wave power control and when the reflected wave power control is performed (S6), impedance matching is performed using a matching box (S7). The RF power supply system performs control so as to maintain the matching state by repeating the above steps S2 to S7.

以下、整合制御(マッチング制御)について説明する。マッチングボックス(Matching Box)を入力側から見たときの入力インピーダンスZinを極座標によれば、
Zin=|Zin|∠θin …(1)
で表される。
Hereinafter, matching control (matching control) will be described. According to polar coordinates, the input impedance Zin when looking at the matching box from the input side
Zin = | Zin | ∠θin (1)
It is represented by

RF電源のインピーダンスの値は、高周波回路に一般的に用いられる50[Ω] であり、RF電源とマッチングボックス(Matching Box)とをつなぐ伝送線路の特性インピーダンスは50Ωとすると、入力インピーダンスの絶対値|Zin|および位相差θinを、それぞれ|Zin|= 50[Ω]、θin= 0[deg]([rad])になるように制御することでインピーダンス整合が行われる。   The impedance value of the RF power supply is 50 [Ω], which is generally used for high-frequency circuits. If the characteristic impedance of the transmission line connecting the RF power supply and the matching box (Matching Box) is 50Ω, the absolute value of the input impedance Impedance matching is performed by controlling | Zin | and the phase difference θin so that | Zin | = 50 [Ω] and θin = 0 [deg] ([rad]), respectively.

マッチングボックス(Matching Box)が負荷に対して整合した場合には、入力インピーダンスZinは、
Zin=|50Ω|∠0rad …(2)
で表される。
When the matching box matches the load, the input impedance Zin is
Zin = | 50Ω | ∠0rad (2)
It is represented by

また、入力インピーダンスZinを
Zin=R+jX …(3)
で表すとき、絶対値|Zin|と、電圧、電流間の位相差θinは、それぞれ
|Zin|=√(R2+X2) …(4)
θin=tan-1X/R …(5)
で表される。この絶対値|Zin|と位相差θinによりインピーダンス整合を行うことができる。
Also, the input impedance Zin is set to Zin = R + jX (3)
When the absolute value | Zin | and the phase difference θin between the voltage and the current are represented by | Zin | = √ (R 2 + X 2 ) (4)
θin = tan −1 X / R (5)
It is represented by Impedance matching can be performed by the absolute value | Zin | and the phase difference θin.

図3は、マッチングボックス(Matching Box)内のLC回路の等価回路例を示している。図3に示す等価回路では、マッチングボックス(Matching Box)の入力側に並列に容量可変型コンデンサ(以下、可変コンデンサという)Ctを備え、受信側(負荷)に直列に可変コンデンサCmおよびインダクタンスLmを備える。LC回路内の可変コンデンサCtの容量を変化させることにより入力インピーダンスZinの絶対値を変化させ、LC回路内の可変コンデンサCmの容量あるいはインダクタンスLmのインダクタンスを変化させることにより入力インピーダンスZinの位相を変化させて、入力インピーダンスの絶対値|Zin|、位相差θinをそれぞれ|Zin|=50[Ω],θin=0[deg]とする。   FIG. 3 shows an equivalent circuit example of the LC circuit in the matching box. In the equivalent circuit shown in FIG. 3, a variable capacitance capacitor (hereinafter referred to as a variable capacitor) Ct is provided in parallel on the input side of the matching box (Matching Box), and a variable capacitor Cm and an inductance Lm are provided in series on the reception side (load). Prepare. The absolute value of the input impedance Zin is changed by changing the capacitance of the variable capacitor Ct in the LC circuit, and the phase of the input impedance Zin is changed by changing the capacitance of the variable capacitor Cm or the inductance Lm in the LC circuit. Thus, the absolute value | Zin | and the phase difference θin of the input impedance are set to | Zin | = 50 [Ω] and θin = 0 [deg], respectively.

なお、Cm,Lm,およびCtに付されたサフィックスの内、“m”は位相制御を意味するMatchの頭文字を表し、“t”は絶対値制御を意味するTuneの頭文字を表している。   Of the suffixes attached to Cm, Lm, and Ct, “m” represents the first letter of Match, which means phase control, and “t” represents the first letter of Tune, which means absolute value control. .

フォローイング制御では、入力インピーダンスの絶対値|Zin|と位相差θinセンサによって検出し、この値をフィードバックして、|Zin|=50[Ω]、θin=0[deg]となるように可変コンデンサCt,CmあるいはインダクタンスLmを制御することによってインピーダンス整合を実現する。   In the following control, the absolute value | Zin | of the input impedance and the phase difference θin sensor are detected, and this value is fed back so that | Zin | = 50 [Ω] and θin = 0 [deg]. Impedance matching is realized by controlling Ct, Cm or inductance Lm.

次に、本発明のインピーダンス整合処理について説明する。本発明によるインピーダンス整合は、インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンス値に変更するシーク制御と、入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、前記インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御とによって行う制御であり、シーク制御をフォローイング制御に優先させて行う。   Next, the impedance matching process of the present invention will be described. In the impedance matching according to the present invention, seek control for changing the impedance value of the variable impedance element to the target impedance value at the time of impedance matching, and the deviation between each measured value of the absolute value of the input impedance, the phase difference, and each target value is zero. As described above, the control is performed by following control that increases or decreases the impedance value of the impedance variable element, and seek control is performed with priority over following control.

始めに、シーク制御を行うことによって整合点に近い入力インピーダンスの絶対値と位相差の目標値に向けて制御し、この目標値点からフォローイング制御を行うことによってインピーダンス整合を行うことで、制御不能点を避けると共に、整合点に対して高速で制御することができる。   First, control is performed toward the target value of the absolute value and phase difference of the input impedance close to the matching point by performing seek control, and impedance matching is performed by performing following control from this target value point. In addition to avoiding impossible points, the matching points can be controlled at high speed.

シーク制御からフォローイング制御への切り替え制御について、図4のフローチャート、図5のスミスチャート、図6の入力インピーダンスの絶対値|Zin|の特性図を用いて説明する。   Switching control from seek control to following control will be described with reference to the flowchart of FIG. 4, the Smith chart of FIG. 5, and the characteristic diagram of the absolute value | Zin | of the input impedance of FIG.

本発明による整合制御は、測定で得られた入力インピーダンスの絶対値|Zin|と位相差θinに基づいて、これらの値が予め設定しておいた切替範囲内にあるいか、あるいは切替範囲外であるかによって、シーク制御を行うかあるいはフォローイング制御を行うかを選択する。シーク制御を行う場合には、はじめにシーク制御によって予測した目標値に向かって可変素子を調整して制御を行って、入力インピーダンスを目標値の近傍とした後、シーク制御からフォローイング制御に切り替え、フォローイング制御によって位相と絶対値を変化させてインピーダンスを整合させる。   In the matching control according to the present invention, based on the absolute value | Zin | of the input impedance obtained by measurement and the phase difference θin, whether these values are within the preset switching range or outside the switching range. Whether to perform seek control or following control is selected depending on whether there is any. When performing seek control, first adjust the variable element toward the target value predicted by seek control and perform control to make the input impedance close to the target value, then switch from seek control to following control. The impedance is matched by changing the phase and the absolute value by following control.

図4のフローチャートにおいて、高周波電源から負荷に電力供給を開始した後(S11)、はじめにシーク制御を行う(S12)。このシーク制御によって得られた入力インピーダンスが、予め定めておいた切替範囲外である場合には、シーク制御を再度行う(S13,S14)。切替範囲内にあるか否かの判定は、位相差θinが切替範囲内にあるか否かの判定(S13)と、絶対値|Zin|が切替範囲内にあるか否かの判定(S14)で行う。   In the flowchart of FIG. 4, after the power supply from the high frequency power source to the load is started (S11), seek control is first performed (S12). If the input impedance obtained by this seek control is outside the predetermined switching range, seek control is performed again (S13, S14). Whether the phase difference θin is within the switching range is determined (S13) and whether the absolute value | Zin | is within the switching range (S14). To do.

ここでは、位相差θinの切替範囲として-θ1≦θin≦θ2の範囲、絶対値|Zin|の切替範囲としてZ1≦|Zin|≦Z2の範囲を定めている。この切替範囲は、一例として、-22.5°≦θin≦22.5°、33.3Ω≦|Zin|≦75Ωに設定することができる。この切替範囲の閾値については、図5を用いて後述する。   Here, a range of −θ1 ≦ θin ≦ θ2 is defined as the switching range of the phase difference θin, and a range of Z1 ≦ | Zin | ≦ Z2 is defined as the switching range of the absolute value | Zin |. As an example, this switching range can be set to −22.5 ° ≦ θin ≦ 22.5 ° and 33.3Ω ≦ | Zin | ≦ 75Ω. The threshold value of this switching range will be described later with reference to FIG.

シーク制御によって至った入力インピーダンスの絶対値|Zin|と位相差θinとが、S13,S14の切替範囲内となった後、シーク制御からフォローイング制御に切り替え、その後フォローイング制御によってインピーダンス制御を行う(S15)。   After the absolute value | Zin | of the input impedance reached by seek control and the phase difference θin are within the switching range of S13 and S14, switch from seek control to following control, and then perform impedance control by following control (S15).

なお、このフォローイング制御によって得られた入力インピーダンスが、予め定めた切替範囲外となった場合には、シーク制御に戻る(S16,S17)。切替範囲内にあるか否かの定は、位相差θinが切替範囲内にあるか否かの判定(S16)と、絶対値|Zin|が切替範囲内にあるか否かの判定(S17)で行う。   If the input impedance obtained by the following control is outside the predetermined switching range, the process returns to seek control (S16, S17). Whether the phase difference θin is within the switching range is determined by determining whether the phase difference θin is within the switching range (S16) and whether the absolute value | Zin | is within the switching range (S17). To do.

ここでは、フォローイング制御からシーク制御に戻す切替え制御を行う切替範囲として、位相差θinの切替範囲はθin<-θ1あるいはθ2<θinの範囲、絶対値|Zin|の切替範囲は|Zin|<Z1あるいはZ2<|Zin|としている。この切替範囲は、例えば、|Zinθ=0|>2Rの条件を満たすように考慮しながら、|Zin|<33.3Ωあるいは75Ω<|Zin|、θin<-22.5°あるいは22.5°<θinに設定する。 Here, as a switching range for performing switching control to return from following control to seek control, the switching range of the phase difference θin is a range of θin <−θ1 or θ2 <θin, and the switching range of the absolute value | Zin | is | Zin | < Z1 or Z2 <| Zin |. This switching range is, for example, | Zin | <33.3Ω or 75Ω <| Zin |, θin <−22.5 ° or 22.5 while considering so as to satisfy the condition of | Zin θ = 0 |> 2R. Set ° <θin.

フォローイング制御によって至った入力インピーダンスの絶対値|Zin|と位相差θinとが、S16,S17の切替範囲内となった場合には、フォローイング制御からシーク制御に戻し、S16,S17の切替範囲外となった場合には、フォローイング制御を続ける(S15)。   When the absolute value | Zin | of the input impedance reached by following control and the phase difference θin are within the switching range of S16 and S17, return to seek control from following control, and the switching range of S16 and S17. If it is outside, the following control is continued (S15).

なお、S13とS16の切替範囲、およびS14とS17の切替範囲は、同じ閾値により定められる切替範囲である。   The switching range of S13 and S16 and the switching range of S14 and S17 are switching ranges determined by the same threshold value.

図5は、インピーダンスZinの絶対値と位相との関係を示すスミスチャートであり、このスミスチャートを用いてシーク制御からフォローイング制御への切り替えを説明する。   FIG. 5 is a Smith chart showing the relationship between the absolute value of the impedance Zin and the phase, and switching from seek control to following control will be described using this Smith chart.

図5に示すスミスチャートにおいて、円20aは|Zin|=50Ωを示し、円20a上の点32は位相角θin=0°を示し、インピーダンス整合点を表している。本発明は、負荷変動に応じて、入力インピーダンスの絶対値|Zin|が50Ω、位相差θinが0°となるようにインピーダンス制御を行う。このインピーダンス制御は、スミスチャート上においてインピーダンスZinをインピーダンス整合点32に制御することに対応している。   In the Smith chart shown in FIG. 5, a circle 20a indicates | Zin | = 50Ω, and a point 32 on the circle 20a indicates a phase angle θin = 0 °, which represents an impedance matching point. In the present invention, impedance control is performed so that the absolute value | Zin | of the input impedance is 50Ω and the phase difference θin is 0 ° in accordance with the load variation. This impedance control corresponds to controlling the impedance Zin to the impedance matching point 32 on the Smith chart.

図5のスミスチャートでは、Zinの抵抗成分(実数)が50Ωである円20aを太い実線で示し、Zin抵抗成分(実数)が|Z1|の円20cと、Zin抵抗成分(実数)が|Z2|の円20bとを破線で示している。なお、図では|Z1|<|Z2|としている。   In the Smith chart of FIG. 5, a circle 20a whose resistance component (real number) of Zin is 50Ω is indicated by a thick solid line, a circle 20c whose Zin resistance component (real number) is | Z1 |, and a Zin resistance component (real number) of | Z2 The circle | round | yen 20b of | is shown with the broken line. In the figure, | Z1 | <| Z2 |.

シーク制御からフォローイング制御に切り替える切替範囲22は、インピーダンスZinの絶対値|Zin|と位相θinで定めることができる。例えば、絶対値|Zin|の範囲としてZ1≦|Zin|≦Z2を設定し、位相差θinの範囲として-θ1≦θin≦θ2を設定した場合、切替範囲22は図5のスミスチャート上において|Z1|∠θ2, |Z2|∠θ2, |Z2|∠θ1, |Z1|∠θ1の各点で囲まれる斜線範囲で表すことができる。   The switching range 22 for switching from seek control to following control can be determined by the absolute value | Zin | of the impedance Zin and the phase θin. For example, when Z1 ≦ | Zin | ≦ Z2 is set as the range of the absolute value | Zin | and −θ1 ≦ θin ≦ θ2 is set as the range of the phase difference θin, the switching range 22 is set on the Smith chart of FIG. Z1 | ∠θ2, | Z2 | ∠θ2, | Z2 | ∠θ1, | Z1 | ∠θ1 can be represented by a hatched area surrounded by each point.

図5では、θ1とθ2とは同じ大きさとした例を示している。この場合には、Z22(=|Z2|∠θ2)とZ11(=|Z1|∠θ1)はスミスチャートの中心(|Zin|=50Ω、∠θ=0°)を対照の中心として対照の位置関係となる。このとき、∠θ2は、点0とZ11とを結ぶライン(電流I=n・|1−Γ|に相当)と点0とZ22とを結ぶ一点鎖線で示すライン(電圧V=m・|1+Γ|に相当)とが成す角度に相当し、各ラインが水平線と成す∠θ21および∠θ22の和(∠θ21+∠θ22)となる。なお、Γは反射係数であり、Z22は以下の式で表される。 FIG. 5 shows an example in which θ1 and θ2 are the same size. In this case, Z 22 (= | Z2 | ∠θ2) and Z 11 (= | Z1 | ∠θ1) are contrasted with the Smith chart center (| Zin | = 50Ω, ∠θ = 0 °) as the center of the control. The positional relationship is as follows. At this time, ∠θ2 is a line (voltage V = m ·) indicating a line connecting point 0 and Z 11 (corresponding to current I = n · | 1-Γ |) and a dot-dash line connecting point 0 and Z 22. | 1 + Γ |), and each line is the sum of ∠θ 21 and ∠θ 22 (∠θ 21 + ∠θ 22 ) formed by the horizontal line. Note that Γ is a reflection coefficient, and Z 22 is expressed by the following equation.

22=V/I=[m・|1+Γ|εjθ22]/[n・|1−Γ|εjθ21
=A[|1+Γ|/|1−Γ|]×εj(θ21+θ22)
=|Z2|εjθ2
Z 22 = V / I = [m · | 1 + Γ | ε jθ22 ] / [n · | 1-Γ | ε jθ21 ]
= A [| 1 + Γ | / | 1-Γ |] × ε j (θ21 + θ22)
= | Z2 | ε jθ2

切替範囲22内では、シーク制御からフォローイング制御に切り替えて制御を行う。   In the switching range 22, control is performed by switching from seek control to following control.

本発明は、シーク制御によって絶対値|Zin|と位相差θinを切替範囲22内に移動し、この切替範囲22ではフォローイング制御によって位相θと|Zin|の制御を同時に行うことで、点31から点32にベクトル的に制御する。なお、位相θと|Zin|の同時制御によるベクトル的な制御は、位相θの制御と|Zin|の制御を微小時間で交互に切り替えて繰り返すことで行うことができる。   In the present invention, the absolute value | Zin | and the phase difference θin are moved into the switching range 22 by seek control, and the phase θ and | Zin | To point 32 in a vector fashion. The vector control by simultaneous control of the phase θ and | Zin | can be performed by alternately switching the control of the phase θ and the control of | Zin |

切替範囲22を定める位相差θinの範囲と、絶対値|Zin|の範囲は任意に定めることができるが、絶対値|Zin|の範囲は、入力インピーダンスの絶対値が、位相差を0°としたときの入力インピーダンスの純抵抗値よりも大きくなる範囲に設定することによって、シーク制御による目標値を、可変素子(可変コンデンサ)のインピーダンスを変えることで整合位置に向かう範囲とし、これによってフの字特性による制御不能を防ぐことができる。   The range of the phase difference θin that defines the switching range 22 and the range of the absolute value | Zin | can be arbitrarily determined, but the absolute value | Zin | range is such that the absolute value of the input impedance is 0 ° and the phase difference is 0 °. By setting the input impedance to a range that is larger than the pure resistance value of the input impedance, the target value by seek control is changed to the range toward the matching position by changing the impedance of the variable element (variable capacitor). Inability to control due to character characteristics can be prevented.

ここで、インピーダンスの絶対値|Zin|の一例として設定している、33.3Ω≦|Zin|≦75Ωの範囲は、複素反射係数Γ、電圧定在波比(VSWR)、反射電力Prおよび進行電力Pfとの関係等に基づいて定めることができる。   Here, the range of 33.3Ω ≦ | Zin | ≦ 75Ω, which is set as an example of the absolute value of impedance | Zin |, is a complex reflection coefficient Γ, voltage standing wave ratio (VSWR), reflected power Pr, and travel. It can be determined based on the relationship with the power Pf.

複素反射係数Γ、反射電力Pr、および進行電力Pfの間にはPr=Γ2×Pfの関係があり、進行電力Pfに対して反射電力PrはPr/Pf=Γ2によって表される。インピーダンス制御では、入力インピーダンスを整合することによって反射電力Prを抑制することが求められる。したがって、シーク制御したインピーダンス整合の目標値に制御した場合には、反射電力Prは進行電力Pfに対して充分に小さいことが期待される。そこで、シーク制御からフォローイング制御に切り替える切替範囲を、進行電力Pfに対して反射電力Prが充分に小さくなるような複素反射係数Γで定めることができる。 There is a relationship Pr = Γ 2 × Pf among the complex reflection coefficient Γ, the reflected power Pr, and the traveling power Pf, and the reflected power Pr is expressed by Pr / Pf = Γ 2 with respect to the traveling power Pf. In the impedance control, it is required to suppress the reflected power Pr by matching the input impedance. Accordingly, when the seek-controlled impedance matching target value is controlled, the reflected power Pr is expected to be sufficiently smaller than the traveling power Pf. Therefore, the switching range for switching from seek control to following control can be determined by a complex reflection coefficient Γ so that the reflected power Pr is sufficiently small with respect to the traveling power Pf.

そこで、例えば進行電力Pfに対する反射電力Prの大きさの比を例えば0.04としたとき、複素反射係数Γの大きさはPr/Pf=Γ2の関係から0.2となり、電圧定在波比(VSWR:Voltage Standing Wave Ratio)は1.5となる。   Therefore, for example, when the ratio of the magnitude of the reflected power Pr to the traveling power Pf is 0.04, for example, the magnitude of the complex reflection coefficient Γ is 0.2 from the relationship Pr / Pf = Γ2, and the voltage standing wave ratio (VSWR: Voltage Standing Wave Ratio) is 1.5.

ここで、複素反射係数Γは、Γ=(Zin−Zo)/(Zin+Zo)で表され、電圧定在波比は(1+|Γ|)/(1−|Γ|)で表される。複素反射係数Γの大きさをmとしたとき、インピーダンスの絶対値|Zin|は、{(1+m)/(1−m)}Zin、あるいは{(1−m)/(1+m)}Zinで表わすことができる。   Here, the complex reflection coefficient Γ is represented by Γ = (Zin−Zo) / (Zin + Zo), and the voltage standing wave ratio is represented by (1+ | Γ |) / (1− | Γ |). When the magnitude of the complex reflection coefficient Γ is m, the absolute value | Zin | of the impedance is represented by {(1 + m) / (1-m)} Zin or {(1-m) / (1 + m)} Zin. be able to.

進行電力Pfに対する反射電力Prの大きさの比が0.04であるときには、前記したように、複素反射係数の大きさmは0.2、電圧定在波比(VSWR)は1.5となり、インピーダンスの絶対値|Zin|は1.5Zo、0.66Zoとなる。ここで、Zo=50Ωとしたとき、インピーダンスの絶対値|Zin|は75Ωおよび33.3Ωとなる。   When the ratio of the magnitude of the reflected power Pr to the traveling power Pf is 0.04, as described above, the magnitude m of the complex reflection coefficient is 0.2 and the voltage standing wave ratio (VSWR) is 1.5. The absolute value | Zin | of the impedance is 1.5Zo and 0.66Zo. Here, when Zo = 50Ω, the absolute value | Zin | of the impedance is 75Ω and 33.3Ω.

したがって、インピーダンスの絶対値|Zin|の範囲を33.3Ω≦|Zin|≦75Ωとした場合には、進行電力Pfに対する反射電力Prの大きさの比を0.04以内とすることができる。   Therefore, when the range of the absolute value | Zin | of the impedance is 33.3Ω ≦ | Zin | ≦ 75Ω, the ratio of the magnitude of the reflected power Pr to the traveling power Pf can be within 0.04.

また、インピーダンスの位相差θinの一例として設定している、-22.5°≦θin≦22.5°の範囲についても複素反射係数Γ、電圧定在波比(VSWR)、反射電力Prおよび進行電力Pfとの関係等に基づいて定めることができ、進行電力Pfに対する反射電力Prの大きさの比を例えば0.04とした場合の電圧定在波比(VSWR)=1.5の対応する位相差θinは-22.5°および22.5°となり、-22.5°≦θin≦22.5°の範囲が得られる。   Further, the complex reflection coefficient Γ, the voltage standing wave ratio (VSWR), the reflected power Pr, and the travel are also set in the range of −22.5 ° ≦ θin ≦ 22.5 ° set as an example of the impedance phase difference θin. The voltage standing wave ratio (VSWR) = 1.5 when the ratio of the magnitude of the reflected power Pr to the traveling power Pf is 0.04, for example, can be determined based on the relationship with the power Pf. The phase difference θin is −22.5 ° and 22.5 °, and a range of −22.5 ° ≦ θin ≦ 22.5 ° is obtained.

一般に、進行電力Pfに対する反射電力Prの割合は10%以下であることが望ましく、前記した例のように、インピーダンスの絶対値|Zin|および位相差の範囲を、反射電力Prを4%として求めた場合には、反射電力Prを充分に10%以下とすることができる。   In general, the ratio of the reflected power Pr to the traveling power Pf is desirably 10% or less. As in the above example, the absolute value of impedance | Zin | and the range of the phase difference are obtained with the reflected power Pr being 4%. In this case, the reflected power Pr can be sufficiently reduced to 10% or less.

また、絶対値|Zin|および位相差について、同じ値の電圧定在波比(VSWR)を用いて求めた場合には、スミスチャート上の切替範囲は正方形の形状となる。   When the absolute value | Zin | and the phase difference are obtained using the same value of the voltage standing wave ratio (VSWR), the switching range on the Smith chart is a square shape.

図6は、このフの字特性とシーク制御による目標値との関係を説明するための図である。図6は、位相差θin=0で同相運転しているときにおける、可変コンデンサCの変化に対する入力インピーダンスZin(θin=0)の絶対値の変化を示している。この入力インピーダンスZinは、前記したように、Zin(θin=0)は2Rで極値を持つため、図中のDで示すZinの範囲にシーク制御の目標値として点Aを設定した場合には、可変コンデンサの容量Cを増加させた場合には極値Bで止まり制御が困難となる。また、点Aから可変コンデンサの容量Cを減少させた場合においても、|Zin|=50Ωの整合状態に達することは困難となる。   FIG. 6 is a diagram for explaining the relationship between the character characteristics and the target value by seek control. FIG. 6 shows the change in the absolute value of the input impedance Zin (θin = 0) with respect to the change in the variable capacitor C when the in-phase operation is performed with the phase difference θin = 0. As described above, since this input impedance Zin is 2R and Zin (θin = 0) has an extreme value, when point A is set as a target value for seek control in the range of Zin indicated by D in the figure. When the capacitance C of the variable capacitor is increased, it stops at the extreme value B, making control difficult. Even when the capacitance C of the variable capacitor is decreased from the point A, it is difficult to reach a matching state of | Zin | = 50Ω.

一方、図中のEで示すZinの範囲に目標値を設定した場合には、可変コンデンサの容量Cを増加あるいは減少させることによって|Zin|=50Ωの整合状態に達することが可能となる。   On the other hand, when the target value is set in the range of Zin indicated by E in the figure, it is possible to reach a matching state of | Zin | = 50Ω by increasing or decreasing the capacitance C of the variable capacitor.

ωLを大きくすると、|Zinθ=0|レベルは増大し、50Ωラインを超える。また、ωLを小さくすると、|Zinθ=0|レベルは減少し、50Ωラインを下回り、ついにはフの字特性の制御不能領域にいたる。一旦制御不能領域に入ると制御が不能となる。そこで、本発明では、反射波電力が規定値以下となるように、インピーダンス可変素子のインピーダンス値(例えば、ωL、C)を増減させ、そのインピーダンス値を増減させるスピードを反射波電力の大きさによって変える。また、複数のインピーダンス可変素子(例えば、ωLおよびC)の可変動作のスピード比を任意に可変とし、これら複数のインピーダンス可変素子を変えるスピード比を最適な比率に設定することにより、インピーダンス可変素子(ωLおよびC)の制御がフの字特性の制御不能領域に入ることを回避し、制御可能領域に留まるようし、安定した制御を実現する。 As ωL is increased, the | Zin θ = 0 | level increases and exceeds the 50Ω line. When ωL is reduced, the | Zin θ = 0 | level decreases, falls below the 50Ω line, and finally reaches the uncontrollable region of the U-shaped characteristic. Once entering the uncontrollable area, control is disabled. Therefore, in the present invention, the impedance value (for example, ωL, C) of the variable impedance element is increased / decreased so that the reflected wave power becomes a specified value or less, and the speed at which the impedance value is increased / decreased depends on the magnitude of the reflected wave power. Change. Further, the variable speed speed of the variable operation of the plurality of impedance variable elements (for example, ωL and C) is arbitrarily variable, and the speed ratio for changing the plurality of impedance variable elements is set to an optimum ratio, thereby changing the impedance variable element ( The control of ωL and C) is prevented from entering the uncontrollable region of the F-characteristic, and remains in the controllable region, thereby realizing stable control.

例えば、反射波電力が大である場合には、インピーダンス値を増減させるスピードを速く設定して、制御不能領域への移行をいち早く回避し、また、反射波電力が小である場合には、インピーダンス値を増減させるスピードを遅く設定して、整合近傍での追い込み制御を確実に行う。   For example, when the reflected wave power is large, the speed of increasing or decreasing the impedance value is set fast to avoid the transition to the uncontrollable area, and when the reflected wave power is small, the impedance is The speed of increasing / decreasing the value is set to be slow, and the driving control near the matching is surely performed.

なお、複数のインピーダンス可変素子を変えるスピード比の比率は、各インピーダンス可変素子が請け負う絶対値制御あるいは位相制御に変化特性に応じて設定される。なお、この変化特性は、インピーダンス整合回路の回路構成や、その回路を形成する各インピーダンス可変素子の大きさや特性に依存するため、実際のスピード比の比率はこれら回路パラメータに応じて設定する。   Note that the ratio of the speed ratios for changing the plurality of impedance variable elements is set in accordance with the change characteristics in absolute value control or phase control undertaken by each impedance variable element. Since this change characteristic depends on the circuit configuration of the impedance matching circuit and the size and characteristics of each impedance variable element forming the circuit, the actual ratio of the speed ratio is set according to these circuit parameters.

図9(c)の絶対値特性において、絶対値特性を示す曲線が整合点の絶対値である50Ωと交差する状態は、図6において絶対値特性が整合点の50Ωを通過する範囲に対応している。なお、図6は、位相差θin=0で同相運転する場合の絶対値特性を示している。   In the absolute value characteristic of FIG. 9C, the state where the curve indicating the absolute value characteristic intersects with 50Ω which is the absolute value of the matching point corresponds to the range where the absolute value characteristic passes 50Ω of the matching point in FIG. ing. FIG. 6 shows an absolute value characteristic when the in-phase operation is performed with the phase difference θin = 0.

このように、|Zinθ=0|>2Rを得る比較的大きめなωLから制御を開始することによって、図6に示す絶対値特性において、フ特性の極値Bを通過することなく、また、|Zinθ=0|=50Ωの整合状態に達しないという制御不能状態をなることなく、整合点の|Zinθ=0|=50Ωに向けてフォローイング制御を行うことができる。 Thus, by starting control from a relatively large ωL to obtain | Zin θ = 0 |> 2R, the absolute value characteristic shown in FIG. 6 does not pass the extreme value B of the characteristic, The following control can be performed toward | Zin θ = 0 | = 50Ω of the matching point without causing the uncontrollable state that the matching state of | Zin θ = 0 | = 50Ω is not reached.

逆に、|Zinθ=0|<2Rとなる比較的小さなωLから制御を開始した場合には、制御不能となる。この状態は、例えば、図9(c)では、図中の破線で示す絶対値特性が整合点の絶対値である50Ωと交差しない状態に対応し、図6では、図中のDで示す範囲に対応する。 Conversely, when control is started from a relatively small ωL that satisfies | Zin θ = 0 | <2R, control becomes impossible. This state corresponds to, for example, a state in which the absolute value characteristic indicated by the broken line in FIG. 9C does not cross 50Ω that is the absolute value of the matching point in FIG. 9C, and in FIG. 6, the range indicated by D in the figure. Corresponding to

次に、図7を用いてシーク制御について説明する。図7はシーク制御を説明するためのフローチャートである。   Next, seek control will be described with reference to FIG. FIG. 7 is a flowchart for explaining seek control.

シーク制御は、整合回路の可変素子(可変コンデンサ)の最終的な目標インピーダンス値を算出し、その値に向かって、可変素子(可変コンデンサ)のインピーダンスを変化させる制御である。   The seek control is control for calculating the final target impedance value of the variable element (variable capacitor) of the matching circuit and changing the impedance of the variable element (variable capacitor) toward the value.

ここでは、以下の初期条件
(1)図3に示す等価回路のコンデンサCt、Cm、およびインダクタンスLmが既知である。
(2)入力インピーダンス|Zin|=|1/Yin|はセンサで検出可能である。
(3)位相差θinはセンサで検出可能である。
(4)図3に示す等価回路において、Cm、Lm、XoをまとめてXmとする。
に基づいてシーク制御を行う。
Here, the following initial conditions (1) The capacitors Ct and Cm and the inductance Lm of the equivalent circuit shown in FIG. 3 are known.
(2) The input impedance | Zin | = | 1 / Yin | can be detected by a sensor.
(3) The phase difference θin can be detected by a sensor.
(4) In the equivalent circuit shown in FIG. 3, Cm, Lm, and Xo are collectively referred to as Xm.
Perform seek control based on

シーク制御は、はじめに未知のXmとRoを求め、次にXoを求め、求めたXm、Ro、Xoと既知の値を用いて、|Zin|=50Ω、θin=0[deg]を満たすXmref、Ctref、Cmrefを求め、Ctref、Cmrefの値を目標インピーダンス値としてコンデンサCtとCmの容量を制御する。   In seek control, unknown Xm and Ro are first obtained, then Xo is obtained, Xmref, which satisfies | Zin | = 50Ω and θin = 0 [deg] using the obtained Xm, Ro, Xo and known values. Ctref and Cmref are obtained, and the capacitances of the capacitors Ct and Cm are controlled using the values of Ctref and Cmref as target impedance values.

より詳細には、図7のフローチャートにおいて、高周波電源から負荷に電力供給が開始された後(S21)、位相差θinが0でない場合(S22)、あるいは入力インピーダンスの絶対値|Zin|が50Ωでない場合には(S23)、センサによって検出した入力インピーダンスの絶対値|Zin|、位相差θinを用いて現在の負荷のインピーダンス(Ro+jXo)を計算により求める(S24)。   More specifically, in the flowchart of FIG. 7, after the power supply from the high frequency power source to the load is started (S21), when the phase difference θin is not 0 (S22), or the absolute value | Zin | of the input impedance is not 50Ω. In this case (S23), the current load impedance (Ro + jXo) is obtained by calculation using the absolute value | Zin | of the input impedance detected by the sensor and the phase difference θin (S24).

このRoおよびXoは以下の式で表すことができる。
Ro=Ao/(Ao2+So2) …(6)
Xo=So/(Ao2+So2) …(7)
Ro and Xo can be expressed by the following formula.
Ro = Ao / (Ao 2 + So 2 ) (6)
Xo = So / (Ao 2 + So 2) ... (7)

ここで、AoおよびSoは以下の式で表される。
Ao=|Yin|cosθin …(8)
So=|Yin|sinθin+ωCt …(9)
Here, Ao and So are expressed by the following equations.
Ao = | Yin | cosθin (8)
So = | Yin | sinθin + ωCt (9)

次に、
jXm=(jωLm+1/jωCm+Xo) …(10)
と置くことにより、未知のXoは以下の式で表される。
Xo=Xm−ωLm+1/ωCm …(11)
next,
jXm = (jωLm + 1 / jωCm + Xo) (10)
The unknown Xo is expressed by the following equation.
Xo = Xm-ωLm + 1 / ωCm (11)

Xm、Lm、およびCmは既知の値であるため、Xoは式(11)から求めることができる。   Since Xm, Lm, and Cm are known values, Xo can be obtained from equation (11).

次に、
Xm/ω=Xmref …(12)
とする。
next,
Xm / ω = Xmref (12)
And

Xmref、Ctrefは、図3において|Zin|=50Ω、θin=0[deg]とすることによって以下の式で表すことができる。   Xmref and Ctref can be expressed by the following equations by setting | Zin | = 50Ω and θin = 0 [deg] in FIG.

Xmref=√{(50Ro−Ro2)/ω2} …(13)
Ctref=Xmref/{Ro2+(ωXmref)2} …(14)
Cmref=1/{ω2(Lm−Xmref)+ωXo} …(15)
これによって、Ctref、Cmrefを求めることができる(S25)。
Xmref = √ {(50 Ro−Ro 2 ) / ω 2 } (13)
Ctref = Xmref / {Ro 2 + (ωXmref) 2 } (14)
Cmref = 1 / {ω 2 (Lm−Xmref) + ωXo} (15)
As a result, Ctref and Cmref can be obtained (S25).

ここで、式(14)で求められるCtref、式(15)で求められるCmrefは目標インピーダンス値であり、この値に向けて可変素子CtとCmの値を変化させ、これによって整合を行う(S26)。   Here, Ctref obtained by the equation (14) and Cmref obtained by the equation (15) are target impedance values, and the values of the variable elements Ct and Cm are changed toward this value, thereby performing matching (S26). ).

ここで、前記したシーク制御において初期条件として用いる既知のCt、およびCmは以下のように求めることができる。   Here, the known Ct and Cm used as initial conditions in the seek control described above can be obtained as follows.

可変コンデンサCt、およびCmの容量は、可変コンデンサ(バリコン)の素子の設置位置から求めることができる。可変コンデンサの容量は、バリコン素子が変更し得る全可変領域の中において、そのときバリコン素子が定めている位置(%)と比例関係にあり、以下の式で表すことができ、位置θxから換算して求めることができる。   The capacitances of the variable capacitors Ct and Cm can be obtained from the installation position of the elements of the variable capacitor (variable capacitor). The capacity of the variable capacitor is proportional to the position (%) determined by the variable capacitor element in the entire variable region that can be changed by the variable capacitor element, and can be expressed by the following formula and converted from the position θx. Can be obtained.

Cx={(Cmax−Cmin)/100%}・θx+Cmin …(16)     Cx = {(Cmax−Cmin) / 100%} · θx + Cmin (16)

ここで、Cmaxはバリコン素子の位置をパーセント表示した位置θx(%)が100%のときの容量値であり、Cminはバリコン素子の位置を同じくパーセント表示した位置θx(%)が0%のときの容量値である。なお、Cxにおいて、xがtの場合にはCtを表し、xがmの場合にはCmを表している。   Here, Cmax is a capacitance value when the position θx (%) where the position of the variable capacitor element is displayed in percentage is 100%, and Cmin is when the position θx (%) where the position of the variable capacitor element is also displayed as a percentage is 0%. Capacity value. In Cx, when x is t, Ct is represented, and when x is m, Cm is represented.

Lmについても、コイル素子が固定素子である場合にはその固定インダクタンス値、可変素子である場合には、前記した可変コンデンサと同様に、全可変領域の中の設定位置から換算することができる。   Lm can also be converted from its fixed inductance value when the coil element is a fixed element, and from the set position in the entire variable region, as with the variable capacitor described above, when it is a variable element.

次に、フォローイング制御について図8のフローチャートを用いて説明する。   Next, the following control will be described with reference to the flowchart of FIG.

反射波電力が0で無い場合には、整合処理によってインピーダンス整合が行われる (S31)。フォローイング制御によるインピーダンス整合は、位相制御(S32〜S35)と絶対値制御(S36〜S39)によって行われる。   If the reflected wave power is not 0, impedance matching is performed by matching processing (S31). Impedance matching by following control is performed by phase control (S32 to S35) and absolute value control (S36 to S39).

位相制御では、位相差θinが0[deg]でない場合には(S32)、可変コンデンサCmあるいは可変インダクタンスLmを調整することに位相制御を行う。ここでは、可変コンデンサCmの調整によって位相制御を行う場合を示している。   In the phase control, when the phase difference θin is not 0 [deg] (S32), the phase control is performed by adjusting the variable capacitor Cm or the variable inductance Lm. Here, a case where phase control is performed by adjusting the variable capacitor Cm is shown.

位相差θinが負である場合には(S33)、可変コンデンサCm の容量を増加させ(S34)、位相差θinが正である場合には(S33)、可変コンデンサCm の容量を減少させる(S35)。   When the phase difference θin is negative (S33), the capacity of the variable capacitor Cm is increased (S34), and when the phase difference θin is positive (S33), the capacity of the variable capacitor Cm is decreased (S35). ).

位相差θinが0[deg]である場合には位相制御の動作は行なわず(S32)、S36〜S39によって絶対値制御を行う。   When the phase difference θin is 0 [deg], the phase control operation is not performed (S32), and the absolute value control is performed by S36 to S39.

インピーダンス制御では、絶対値|Zin|が50[Ω]でない場合には(S36)、可変コンデンサCtを調整することに絶対値制御を行う(S37〜S39)。絶対値|Zin|が50[Ω]よりも大きい場合には(S37)、可変コンデンサCt の容量を増加させ(S38)、絶対値|Zin|が50[Ω]よりも小さい場合には(S37)、可変コンデンサCtの容量を減少させる(S39)。なお、絶対値|Zin|が50[Ω]である場合には絶対値制御の動作は行わない(S36)。   In the impedance control, when the absolute value | Zin | is not 50 [Ω] (S36), the absolute value control is performed by adjusting the variable capacitor Ct (S37 to S39). When the absolute value | Zin | is larger than 50 [Ω] (S37), the capacitance of the variable capacitor Ct is increased (S38), and when the absolute value | Zin | is smaller than 50 [Ω] (S37). ) Decrease the capacitance of the variable capacitor Ct (S39). If the absolute value | Zin | is 50 [Ω], the absolute value control operation is not performed (S36).

また、観測する反射波電力が規定値以下に達した時点で、整合(マッチング)されたと見なし制御動作を一旦停止する。負荷変動などにより、反射波電力が規定値以上に達した場合には、上述した制御動作を再開する。   Further, when the reflected wave power to be observed reaches a specified value or less, the control operation is temporarily stopped by assuming that matching is made. When the reflected wave power reaches a specified value or more due to load fluctuation or the like, the above-described control operation is resumed.

図9は、位相制御の位相特性と絶対値制御の絶対値特性を説明するための図である。なお、図9(a)はωLをパラメータとしたときの位相差θinの変化を示し、図9(b)はCをパラメータとしたときの位相差θinの変化を示している。また、図9(c)はCをパラメータとしたときの絶対値|Zin|の変化を示している。   FIG. 9 is a diagram for explaining phase characteristics of phase control and absolute value characteristics of absolute value control. 9A shows the change in the phase difference θin when ωL is used as a parameter, and FIG. 9B shows the change in the phase difference θin when C is used as a parameter. FIG. 9C shows a change in absolute value | Zin | when C is a parameter.

図9(a)において、実線はパラメータωLを変化させたときの位相差θinの変化を示している。位相制御では、位相差θinが“0”となるようにパラメータωLを変化させる。シーク制御によって位相範囲(-θ1≦θ≦θ2)とし、この点からフォローイング制御の位相制御を行う。この位相制御において、位相差θinが正の場合には進み電流であるためパラメータωLを減少させ(S31に対応)、位相差θinが負の場合には遅れ電流であるためパラメータωLを増加させる(S32に対応)。   In FIG. 9A, the solid line shows the change in the phase difference θin when the parameter ωL is changed. In the phase control, the parameter ωL is changed so that the phase difference θin becomes “0”. The phase range (−θ1 ≦ θ ≦ θ2) is set by seek control, and phase control of following control is performed from this point. In this phase control, when the phase difference θin is positive, the parameter ωL is decreased because it is a leading current (corresponding to S31), and when the phase difference θin is negative, the parameter ωL is increased because it is a lagging current ( Compatible with S32.)

図9(b)において、実線はパラメータCを変化させたときの位相差θinの変化を示している。位相制御では、位相差θinが“0”となるようにパラメータCを変化させる。シーク制御によって位相範囲(-θ1≦θ≦θ2)とし、この点からフォローイング制御の位相制御を行う。この位相制御において、位相差θinが正の場合には進み電流であるためパラメータCを減少させ(S31に対応)、位相差θinが負の場合には遅れ電流であるためパラメータCを増加させる(S32に対応)。   In FIG. 9B, the solid line indicates the change in the phase difference θin when the parameter C is changed. In the phase control, the parameter C is changed so that the phase difference θin becomes “0”. The phase range (−θ1 ≦ θ ≦ θ2) is set by seek control, and phase control of following control is performed from this point. In this phase control, when the phase difference θin is positive, the parameter C is decreased because it is a leading current (corresponding to S31), and when the phase difference θin is negative, the parameter C is increased because it is a lagging current ( Compatible with S32.)

図9(c)において、実線はパラメータCを変化させたときの絶対値|Zin|の変化を示している。絶対値制御では、絶対値|Zin|が“50Ω”となるようにパラメータCを変化させる。シーク制御によって絶対値範囲(|Z1|≦|Zin|≦|Z2|)とし、この点からフォローイング制御の絶対値制御を行う。この絶対値制御において、絶対値|Zin|が“50Ω”より大である場合にはパラメータCを減少させ(S38に対応)、絶対値|Zin|が“50Ω”より小である場合にはパラメータCを増加させる(S39に対応)。   In FIG. 9C, the solid line indicates the change of the absolute value | Zin | when the parameter C is changed. In the absolute value control, the parameter C is changed so that the absolute value | Zin | becomes “50Ω”. The absolute value range (| Z1 | ≦ | Zin | ≦ | Z2 |) is set by seek control, and the absolute value control of the following control is performed from this point. In the absolute value control, when the absolute value | Zin | is larger than “50Ω”, the parameter C is decreased (corresponding to S38), and when the absolute value | Zin | is smaller than “50Ω”, the parameter C is decreased. Increase C (corresponding to S39).

図9(c)において、絶対値|Zin|が“50Ω”と交差しない場合には(図中の破線で示す特性)、位相差制御によって絶対値|Zin|が“50Ω”と交差するように制御する。   In FIG. 9C, when the absolute value | Zin | does not intersect with “50Ω” (characteristic indicated by a broken line in the figure), the absolute value | Zin | intersects with “50Ω” by phase difference control. Control.

以下の表1は、上記したフォローイング制御の位相差θinに対する可変コンデンサCm の容量の制御動作を示し、表2は、上記したフォローイング制御の絶対値|Zin|に対する可変コンデンサCtの容量の制御動作を示している。   Table 1 below shows the control operation of the capacity of the variable capacitor Cm with respect to the phase difference θin of the following control, and Table 2 shows the control of the capacity of the variable capacitor Ct with respect to the absolute value | Zin | of the following control. The operation is shown.

以下、本発明のインピーダンス整合装置の一構成例について図10を用いて説明する。   Hereinafter, one configuration example of the impedance matching apparatus of the present invention will be described with reference to FIG.

インピーダンス整合装置1は、高周波電源10と負荷11と、これらの間をつないでインピーダンス整合を行うインピーダンス整合回路2と備える。インピーダンス整合回路2は、入力側(電源側)において並列接続される可変コンデンサCtと、入力側と出力側(負荷側)との間で直列接続される可変コンデンサCmおよびインダクタンスLmとを備え、逆L字型整合回路を構成している。可変コンデンサCtは絶対値制御を行う可変素子であり、可変コンデンサCmおよびインダクタンスLmは位相制御を行う可変素子である。なお、位相制御は、可変コンデンサCmのみあるいはインダクタンスLmを可変素子としてもよい。また、CmとLmを入れ替えた構成としてもよい。   The impedance matching apparatus 1 includes a high-frequency power source 10 and a load 11 and an impedance matching circuit 2 that performs impedance matching by connecting them. The impedance matching circuit 2 includes a variable capacitor Ct connected in parallel on the input side (power supply side), a variable capacitor Cm connected in series between the input side and the output side (load side), and an inductance Lm. An L-shaped matching circuit is configured. The variable capacitor Ct is a variable element that performs absolute value control, and the variable capacitor Cm and the inductance Lm are variable elements that perform phase control. In the phase control, only the variable capacitor Cm or the inductance Lm may be used as a variable element. Moreover, it is good also as a structure which replaced Cm and Lm.

以下では、位相制御は、可変コンデンサCmを可変素子とする例について説明する。   Hereinafter, an example in which the phase control uses the variable capacitor Cm as a variable element will be described.

このインピーダンス整合回路2の可変コンデンサCtは、この可変領域の%位置θx(t)を検出する検出器2aと、可変コンデンサCtの容量を変える駆動機構2cを備える。また、可変コンデンサCmは、この可変領域の%位置θx(t)を検出する検出器2bと、可変コンデンサCmの容量を変える駆動機構2dを備える。   The variable capacitor Ct of the impedance matching circuit 2 includes a detector 2a that detects the% position θx (t) of the variable region, and a drive mechanism 2c that changes the capacitance of the variable capacitor Ct. The variable capacitor Cm includes a detector 2b that detects the% position θx (t) of the variable region and a drive mechanism 2d that changes the capacity of the variable capacitor Cm.

可変コンデンサCtおよび可変コンデンサCmがバリコン素子で構成される場合には、可変領域の%位置θxはバリコン素子の電極位置であり、駆動機構は電極を駆動するモータ機構とすることができる。   When the variable capacitor Ct and the variable capacitor Cm are composed of variable capacitor elements, the% position θx of the variable region is the electrode position of the variable capacitor element, and the drive mechanism can be a motor mechanism that drives the electrodes.

高周波電源10とインピーダンス整合回路2との間の伝送線路上には、インピーダンス検出手段3a、位相検出手段3b、および反射電力検出手段3cの検出手段3を設け、インピーダンス整合回路2の入力インピーダンスの絶対値|Zin|、および位相差θinを検出する。なお、インピーダンス検出手段3a、位相検出手段3bは、電圧検出器、電流検出器、電圧値と電流値とから絶対値|Zin|と位相差θinを算出する演算手段によって構成することができる。また、反射電力検出手段3cは、電圧検出器、電流検出器、電圧値と電流値とから反射電力を算出する演算手段によって構成することができる。   On the transmission line between the high-frequency power supply 10 and the impedance matching circuit 2, the detection means 3 of the impedance detection means 3a, the phase detection means 3b, and the reflected power detection means 3c are provided, and the absolute impedance of the input impedance of the impedance matching circuit 2 is provided. The value | Zin | and the phase difference θin are detected. The impedance detection means 3a and the phase detection means 3b can be constituted by a voltage detector, a current detector, and a calculation means for calculating the absolute value | Zin | and the phase difference θin from the voltage value and the current value. The reflected power detection means 3c can be configured by a voltage detector, a current detector, and a calculation means for calculating the reflected power from the voltage value and the current value.

インピーダンス整合回路2のインピーダンス調整は、インピーダンス整合回路2が備える可変コンデンサCtおよび可変コンデンサCmの容量を制御することによって行う。可変コンデンサCtおよび可変コンデンサCmの容量の制御は、フォローイング制御あるいはシーク制御を切り替えて行う。フォローイング制御はフォローイング制御手段6により行われ、シーク制御はシーク制御手段7によって行われる。   The impedance adjustment of the impedance matching circuit 2 is performed by controlling the capacitances of the variable capacitor Ct and the variable capacitor Cm included in the impedance matching circuit 2. The capacitances of the variable capacitor Ct and the variable capacitor Cm are controlled by switching between following control or seek control. Following control is performed by the following control means 6, and seek control is performed by the seek control means 7.

フォローイング制御とシーク制御の切り替えは、制御切替手段8によって行う。制御切替手段8は、入力インピーダンスの絶対値|Zin|および位相差θinについて、何れの制御を選択して切り替えるか定めるための切替範囲を定める設定値を備え、インピーダンス検出手段3aで検出した入力インピーダンスの絶対値|Zin|と、位相検出手段3bで検出した位相差θinとを切替範囲と比較することで行う。   Switching between following control and seek control is performed by the control switching means 8. The control switching means 8 has a set value for determining a switching range for determining which control is selected and switched for the absolute value | Zin | of the input impedance and the phase difference θin, and the input impedance detected by the impedance detection means 3a. The absolute value | Zin | and the phase difference θin detected by the phase detection means 3b are compared with the switching range.

フォローイング制御手段6は、可変コンデンサCmの容量を制御して位相制御を行う位相制御手段6aと、可変コンデンサCtの容量を制御して絶対値制御を行う絶対値制御手段6bと、これらを切り替えるための制御選択手段6cを備える。   The following control means 6 switches between a phase control means 6a for controlling the capacity of the variable capacitor Cm to perform phase control, and an absolute value control means 6b for controlling the capacity of the variable capacitor Ct to perform absolute value control. Control selection means 6c is provided.

制御選択手段6cは、インピーダンス検出手段3aで検出した入力インピーダンスの絶対値|Zin|と、位相検出手段3bで検出した位相差θinとを入力し、絶対値|Zin|と特性インピーダンス(例えば、50Ω)との比較、および、位相差θinと0[deg](あるいは[rad])との比較を行い、位相制御手段6aによる位相制御あるいは絶対値制御手段6bによる絶対値制御を選択する。   The control selection means 6c receives the absolute value | Zin | of the input impedance detected by the impedance detection means 3a and the phase difference θin detected by the phase detection means 3b, and receives the absolute value | Zin | and a characteristic impedance (for example, 50Ω). ) And the phase difference θin and 0 [deg] (or [rad]), and the phase control by the phase control means 6a or the absolute value control by the absolute value control means 6b is selected.

また、フォローイング制御手段6は反射電力検出手段3cで検出した反射電力を監視し、入力インピーダンス制御の過程で、反射電力が規定値以下となったところで整合(マッチング)が完了したものとみなし、制御動作を一旦停止させ、また、負荷変動によって、反射電力が規定値を超えた場合には、再度インピーダンスの制御を行って整合(マッチング)を行う。   Further, the following control means 6 monitors the reflected power detected by the reflected power detection means 3c, and in the course of the input impedance control, it is considered that the matching is completed when the reflected power becomes a specified value or less, When the control operation is temporarily stopped and the reflected power exceeds a specified value due to load fluctuation, the impedance is controlled again to perform matching.

シーク制御手段7は、換算手段5で換算した可変コンデンサCm、Ct、インダクタンスLmを入力すると共に、インピーダンス検出手段3aで検出した入力インピーダンスの絶対値|Zin|と、位相検出手段3bで検出した位相差θinとを入力して、可変素子の目標インピーダンス値であるCtref、Cmref、Lmrefを算出し、この算出したCtrefによって可変コンデンサCtの駆動機構2cを駆動してCtの容量を制御し、また、算出したCmrefによって可変コンデンサCmの駆動機構2dを駆動してCmの容量を制御する。   The seek control means 7 inputs the variable capacitors Cm and Ct converted by the conversion means 5 and the inductance Lm, and the absolute value | Zin | of the input impedance detected by the impedance detection means 3a and the position detected by the phase detection means 3b. By inputting the phase difference θin, Ctref, Cmref, and Lmref which are target impedance values of the variable element are calculated, and the drive mechanism 2c of the variable capacitor Ct is driven by the calculated Ctref to control the capacitance of Ct. The drive mechanism 2d of the variable capacitor Cm is driven by the calculated Cmref to control the capacitance of Cm.

なお、シーク制御手段7によって可変素子の目標インピーダンス値であるLmrefによって可変インダクタンスのLmを制御してもよい。なお、図10に示すインダクタンスにはインダクタンス値を制御する機構については示していない。   The seek control means 7 may control Lm of the variable inductance by Lmref which is the target impedance value of the variable element. The inductance shown in FIG. 10 does not show a mechanism for controlling the inductance value.

換算手段5は、検出器2aで検出した可変コンデンサCtの可変領域の%位置θx(t)から可変コンデンサCtの容量を換算し、検出器2bで検出した可変コンデンサCmの可変領域の%位置θx(m)から可変コンデンサCmの容量を換算する。また、インダクタンスのLmは、既知の値を格納しておく他、可変インダクタンスの場合には、検出器から検出した値から前記したコンデンサと同様に換算することができる。   The conversion means 5 converts the capacity of the variable capacitor Ct from the% position θx (t) of the variable region of the variable capacitor Ct detected by the detector 2a, and% position θx of the variable region of the variable capacitor Cm detected by the detector 2b. The capacity of the variable capacitor Cm is converted from (m). In addition to storing a known value, the inductance Lm can be converted in the same way as the capacitor described above from the value detected by the detector in the case of a variable inductance.

ここで、換算手段5、フォローイング制御手段6,シーク制御手段7,制御切替手段8は、インピーダンス制御部4を構成し、インピーダンス整合回路2のインピーダンス調整を制御する。   Here, the conversion means 5, the following control means 6, the seek control means 7, and the control switching means 8 constitute the impedance control unit 4 and control the impedance adjustment of the impedance matching circuit 2.

本発明のインピーダンス整合装置に適用することができるインピーダンス整合回路は、前記図3に示す回路に限らず種々の構成とすることができる。図11を用いて、本発明のインピーダンス整合装置に適用することができるインピーダンス整合回路の構成例について説明する。なお、図11に示す構成例は一例であってこの構成例に限られるものではなく、また、構成に用いる可変素子の個数も任意に定めることができる。   The impedance matching circuit applicable to the impedance matching device of the present invention is not limited to the circuit shown in FIG. A configuration example of an impedance matching circuit that can be applied to the impedance matching device of the present invention will be described with reference to FIG. Note that the configuration example illustrated in FIG. 11 is an example and is not limited to this configuration example, and the number of variable elements used in the configuration can be arbitrarily determined.

図11(a)に示すインピーダンス整合回路の構成例は、可変コンデンサC1と可変コンデンサC2とを直列接続し、両可変コンデンサの接続端にインダクタンスLの一端を接続し、インダクタンスLの他端を接地したT型回路を構成した例である。   In the configuration example of the impedance matching circuit shown in FIG. 11A, a variable capacitor C1 and a variable capacitor C2 are connected in series, one end of an inductance L is connected to the connection end of both variable capacitors, and the other end of the inductance L is grounded. This is an example in which a T-type circuit is configured.

また、図11(b)に示すインピーダンス整合回路の構成例は、可変インダクタンスLと可変コンデンサCとを直列接続したものに、一端を接地した可変コンデンサCを並列接続したL型回路を構成した例である。   The configuration example of the impedance matching circuit shown in FIG. 11B is an example in which an L-type circuit in which a variable inductance L and a variable capacitor C are connected in series to a variable capacitor C whose one end is grounded is connected in parallel. It is.

上記の説明では、高周波電源として13.56MHz、特性インピーダンスとして50Ωの例を示しているが、本発明のインピーダンス整合装置および整合方法は、これに限らず他の高周波電源や特性インピーダンスの場合にも適用することができる。   In the above description, an example of 13.56 MHz as a high frequency power source and 50Ω as a characteristic impedance is shown. However, the impedance matching device and the matching method of the present invention are not limited to this, and can be applied to other high frequency power sources and characteristic impedances Can be applied.

なお、本発明は前記各実施の形態に限定されるものではない。本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。   The present invention is not limited to the embodiments described above. Various modifications can be made based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

本発明のインピーダンス整合装置および整合方法は、プラズマ負荷に限らずインピーダンスが変動する負荷に対して電力供給する際に適用することができる。   The impedance matching apparatus and matching method of the present invention can be applied when supplying power to a load whose impedance varies, not limited to a plasma load.

高周波電源システムの系統図である。It is a systematic diagram of a high frequency power supply system. RF電源システムの制御を説明するためのフローチャートである。It is a flowchart for demonstrating control of RF power supply system. マッチングボックス(Matching Box)内のLC回路の等価回路例を示す図である。It is a figure which shows the equivalent circuit example of LC circuit in a matching box (Matching Box). 本発明のシーク制御およびフォローイング制御を説明するためのフローチャートである。It is a flowchart for demonstrating the seek control and following control of this invention. シーク制御からフォローイング制御への切り替え制御を説明するためのスミスチャートである。It is a Smith chart for demonstrating switching control from seek control to following control. シーク制御からフォローイング制御への切り替え制御を説明するための入力インピーダンスの絶対値|Zin|の特性図である。It is a characteristic diagram of absolute value | Zin | of input impedance for explaining switching control from seek control to following control. 本発明のシーク制御を説明するためのフローチャートである。It is a flowchart for demonstrating the seek control of this invention. 本発明のフォローイング制御を説明するためのフローチャートである。It is a flowchart for demonstrating following control of this invention. 位相制御の位相特性と絶対値制御の絶対値特性を説明するための図である。It is a figure for demonstrating the phase characteristic of phase control, and the absolute value characteristic of absolute value control. 本発明のインピーダンス整合装置の一構成例を説明するための図である。It is a figure for demonstrating the example of 1 structure of the impedance matching apparatus of this invention. 本発明のインピーダンス整合装置で適用することができるインピーダンス整合回路の構成例を説明するための図である。It is a figure for demonstrating the structural example of the impedance matching circuit which can be applied with the impedance matching apparatus of this invention. コンデンサの容量変化に対する入力インピーダンスの絶対値の変化を示す図である。It is a figure which shows the change of the absolute value of input impedance with respect to the capacitance change of a capacitor | condenser. θ=0における入力インピーダンスZin(θ=0)のコンデンサCに対する変化の一例を示す図である。It is a figure which shows an example of the change with respect to the capacitor | condenser C of input impedance Zin ((theta) = 0) in (theta) = 0.

符号の説明Explanation of symbols

1 インピーダンス整合装置
2 インピーダンス整合回路
2a,2b 検出器
2c,2d 駆動機構
3 検出手段
3a インピーダンス検出手段
3b 位相検出手段
4 インピーダンス制御部
5 換算手段
6 フォローイング制御手段
6a 位相制御手段
6b 絶対値制御手段
6c 制御選択手段
7 シーク制御手段
8 制御切替手段
10 高周波電源
11 負荷
100 RF電源
101 マッチャー(Matcher)
102 プロセスチャンバー(Process Chamber)
DESCRIPTION OF SYMBOLS 1 Impedance matching apparatus 2 Impedance matching circuit 2a, 2b Detector 2c, 2d Drive mechanism 3 Detection means 3a Impedance detection means 3b Phase detection means 4 Impedance control part 5 Conversion means 6 Following control means 6a Phase control means 6b Absolute value control means 6c Control selection means 7 Seek control means 8 Control switching means 10 High frequency power supply 11 Load 100 RF power supply 101 Matcher
102 Process Chamber

Claims (6)

高周波電源と負荷とのインピーダンスを整合するインピーダンス整合装置において、
高周波電源と負荷との間にインピーダンス可変素子を設けたインピーダンス整合回路と、前記インピーダンス整合回路のインピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流の位相差とをそれぞれの目標値に制御することによってインピーダンス整合を行うインピーダンス制御部と備え、
前記インピーダンス制御部は、
前記インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンス値に変更するシーク制御を行うシーク制御手段と、
入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、
前記インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御を行うフォローイング制御手段と、
前記シーク制御手段から前記フォローイング制御手段制御を切り替える制御切替手段とを有し、
前記制御切替手段は、
入力インピーダンスの絶対値と位相差の各目標値に対してそれぞれ定めた所定のしきい値により設定した切替範囲を有し、
前記制御切替手段の切替範囲において、入力インピーダンスの絶対値の切替範囲は、位相差を0としインピーダンス可変素子を変動させたときに極値を示す入力インピーダンスのフの字特性において、前記極値における入力インピーダンスの絶対値よりも大きい範囲であり、
前記シーク制御手段を前記フォローイング制御手段よりも優先させ、前記シーク制御手段のシーク制御によりインピーダンス値を目標値近傍に近づけた後、前記制御切替手段により入力インピーダンスの絶対値と位相差の各測定値を前記切替範囲と比較し、測定値が前記目標値を含まない切替範囲外にあるときにはシーク制御手段を選択し、測定値が前記目標値を含む切替範囲内にあるときにはフォローイング制御手段を選択して、前記シーク制御手段から前記フォローイング制御手段に切り替え、前記目標値近傍において前記フォローイング制御手段のフォローイング制御によりインピーダンス整合することを特徴とする、インピーダンス整合装置。
In an impedance matching device that matches the impedance of a high-frequency power supply and a load,
An impedance matching circuit in which an impedance variable element is provided between a high-frequency power source and a load, and by changing the impedance value of the impedance variable element of the impedance matching circuit, the absolute value of the input impedance of the impedance matching circuit, voltage and current And an impedance control unit that performs impedance matching by controlling the phase difference of each to a target value,
The impedance controller is
Seek control means for performing seek control to change the impedance value of the impedance variable element to a target impedance value at the time of impedance matching;
The deviation between the absolute value of input impedance and each measured value of phase difference and each target value is zero.
Following control means for performing following control to increase or decrease the impedance value of the impedance variable element;
And a control switching means for switching control from the seek control unit to the following control unit,
The control switching means is
It has a switching range set by a predetermined threshold value determined for each target value of the absolute value of the input impedance and the phase difference,
In the switching range of the control switching means, the switching range of the absolute value of the input impedance is such that the phase difference is 0 and the impedance value of the input impedance indicates the extreme value when the impedance variable element is changed. It is a range larger than the absolute value of input impedance,
Prioritizing the seek control means over the following control means, and making the impedance value close to the target value by seek control of the seek control means, then measuring each of the absolute value and phase difference of the input impedance by the control switching means When the measured value is outside the switching range that does not include the target value, the seek control means is selected, and when the measured value is within the switching range that includes the target value, the following control means is selected. An impedance matching apparatus that selects and switches from the seek control means to the following control means and performs impedance matching by following control of the following control means in the vicinity of the target value.
前記シーク制御手段は、前記入力インピーダンスの絶対値と位相差の各測定値を用いてインピーダンス整合時の目標インピーダンス値を演算により算出し、算出した目標インピーダンス値に向って前記インピーダンス可変素子のインピーダンス値を変化させることを特徴とする、請求項1に記載のインピーダンス整合装置。   The seek control means calculates a target impedance value at the time of impedance matching by using each measurement value of the absolute value and phase difference of the input impedance, and the impedance value of the impedance variable element toward the calculated target impedance value The impedance matching device according to claim 1, wherein the impedance matching device is changed. 前記インピーダンス整合回路のインピーダンス可変素子は、入力側に並列接続された第1の可変コンデンサと、出力側に直列接続された第2の可変コンデンサとを備え、
前記シーク制御手段は、
入力インピーダンスの絶対値と位相差の各測定値とインピーダンス整合回路の第1の可変コンデンサの容量(Ct)と、第2の可変コンデンサの容量(Cm)と、インピーダンス整合回路のインダクタンス分(Lm)に基づいて、負荷のリアクタンス分(Xo)と負荷の抵抗分(Ro)を算出し、
算出した負荷のリアクタンス分(Xo)と負荷の抵抗分(Ro)を用いて、入力インピーダンスの絶対値および位相差が各目標値となるときの、インピーダンス整合回路の第1のコンデンサの容量(Ctref)と第2のコンデンサの容量(Cmref)を算出することを特徴とする、請求項に記載のインピーダンス整合装置。
The impedance variable element of the impedance matching circuit includes a first variable capacitor connected in parallel on the input side, and a second variable capacitor connected in series on the output side,
The seek control means includes
The measured values of the absolute value and phase difference of the input impedance, the capacitance (Ct) of the first variable capacitor of the impedance matching circuit, the capacitance (Cm) of the second variable capacitor, and the inductance (Lm) of the impedance matching circuit Based on the above, the reactance component (Xo) of the load and the resistance component (Ro) of the load are calculated,
Using the calculated load reactance (Xo) and load resistance (Ro), the capacitance (Ctref) of the first capacitor of the impedance matching circuit when the absolute value and the phase difference of the input impedance are the target values. ) And the capacitance (Cmref) of the second capacitor, the impedance matching device according to claim 2 .
前記インピーダンス整合回路のインピーダンス可変素子は、入力側に並列接続された第1の可変コンデンサと、出力側に直列接続された第2の可変コンデンサとを備え、
前記フォローイング制御手段は、
位相差の符号に応じて前記第2の可変コンデンサを増減させて位相差を零に制御する位相制御手段と、
入力インピーダンスの絶対値の大きさに応じて前記第1の可変コンデンサを増減させて入力インピーダンスの絶対値を電源側の特性インピーダンスの絶対値に一致させる絶対値制御手段とを備え、
前記位相制御手段および前記絶対値制御手段は、前記シーク制御手段によって制御された目標値近傍を初期値として制御を開始することを特徴とする、請求項に記載のインピーダンス整合装置。
The impedance variable element of the impedance matching circuit includes a first variable capacitor connected in parallel on the input side, and a second variable capacitor connected in series on the output side,
The following control means includes
Phase control means for controlling the phase difference to zero by increasing or decreasing the second variable capacitor according to the sign of the phase difference;
Absolute value control means for adjusting the absolute value of the input impedance to the absolute value of the characteristic impedance on the power supply side by increasing or decreasing the first variable capacitor according to the magnitude of the absolute value of the input impedance;
2. The impedance matching apparatus according to claim 1 , wherein the phase control unit and the absolute value control unit start control with an initial value in the vicinity of the target value controlled by the seek control unit.
前記入力インピーダンスの絶対値の目標値は電源側の特性インピーダンスであり、前記位相差の目標値は0であることを特徴とする、請求項1からのいずれか一つに記載のインピーダンス整合装置。 Target value of the absolute value of the input impedance is the characteristic impedance of the power supply side, and wherein the target value of the phase difference is 0, the impedance matching device according to any one of claims 1 to 4 . 高周波電源と負荷との間に、インピーダンス可変素子を設けたインピーダンス整合回路を設け、当該インピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流との位相差とをそれぞれ目標値に一致させるインピーダンス制御によって、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合方法において、
前記インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンスに変更するシーク制御と、
入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、前記インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御と、
前記シーク制御から前記フォローイング制御に切り替える制御切替とを有し、
前記制御切替は、
入力インピーダンスの絶対値と位相差の各目標値に対してそれぞれ定めた所定のしきい値により設定した切替範囲を有し、
前記制御切替の切替範囲において、入力インピーダンスの絶対値の切替範囲は、位相差を0としインピーダンス可変素子を変動させたときに極値を示す入力インピーダンスのフの字特性において、前記極値における入力インピーダンスの絶対値よりも大きい範囲であり、
前記シーク制御を前記フォローイング制御よりも優先させ、前記シーク制御によりインピーダンス値を目標値近傍に近づけた後、前記制御切替により入力インピーダンスの絶対値と位相差の各測定値を前記切替範囲と比較し、測定値が前記目標値を含まない切替範囲外にあるときにはシーク制御を選択し、測定値が前記目標値を含む切替範囲内にあるときにはフォローイング制御を選択して、前記シーク制御から前記フォローイング制御に切り替え、前記目標値近傍において前記フォローイング制御によりインピーダンス整合することを特徴とする、インピーダンス整合方法。


By providing an impedance matching circuit with an impedance variable element between the high-frequency power source and the load, and changing the impedance value of the impedance variable element, the absolute value of the input impedance of the impedance matching circuit and the voltage and current In the impedance matching method for matching the impedance of the high-frequency power supply and the load by impedance control that matches the phase difference to the target value,
Seek control to change the impedance value of the variable impedance element to a target impedance at the time of impedance matching;
Following control to increase or decrease the impedance value of the impedance variable element so that the deviation between each measured value and each target value of the absolute value and phase difference of the input impedance becomes zero,
Control switching to switch from the seek control to the following control,
The control switching is
It has a switching range set by a predetermined threshold value determined for each target value of the absolute value of the input impedance and the phase difference,
In the switching range of the control switching, the switching range of the absolute value of the input impedance is an input at the extreme value in the F-characteristic of the input impedance indicating the extreme value when the phase difference is 0 and the impedance variable element is changed. It is a range larger than the absolute value of impedance,
The seek control is prioritized over the following control, and after the impedance value is brought close to the target value by the seek control, the absolute value of the input impedance and each measured value of the phase difference are compared with the switching range by the control switching. When the measured value is outside the switching range not including the target value, the seek control is selected, and when the measured value is within the switching range including the target value, the following control is selected, Switching to following control, impedance matching is performed by the following control in the vicinity of the target value.


JP2008204124A 2008-08-07 2008-08-07 Impedance matching device and impedance matching method Active JP5327785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008204124A JP5327785B2 (en) 2008-08-07 2008-08-07 Impedance matching device and impedance matching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008204124A JP5327785B2 (en) 2008-08-07 2008-08-07 Impedance matching device and impedance matching method

Publications (2)

Publication Number Publication Date
JP2010041558A JP2010041558A (en) 2010-02-18
JP5327785B2 true JP5327785B2 (en) 2013-10-30

Family

ID=42013597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008204124A Active JP5327785B2 (en) 2008-08-07 2008-08-07 Impedance matching device and impedance matching method

Country Status (1)

Country Link
JP (1) JP5327785B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2722966A4 (en) * 2011-06-17 2015-09-09 Toyota Jidoshokki Kk Resonance-type non-contact power supply system
JP5751326B2 (en) * 2011-06-17 2015-07-22 株式会社豊田自動織機 Resonant contactless power supply system
US9520905B2 (en) 2012-09-04 2016-12-13 Pioneer Corporation Impedance matching apparatus and method, and computer program
WO2015129678A1 (en) 2014-02-28 2015-09-03 株式会社日立国際電気 Matcher and matching method
KR101777762B1 (en) * 2015-09-03 2017-09-12 에이피시스템 주식회사 Device for feeding high-frequency power and apparatus for processing substrate having the same
DE102015220847A1 (en) * 2015-10-26 2017-04-27 TRUMPF Hüttinger GmbH + Co. KG A method of impedance matching a load to the output impedance of a power generator and impedance matching arrangement
KR20210070709A (en) * 2019-12-05 2021-06-15 에스케이하이닉스 주식회사 Device for power characteristic measurement, image system including the device, and operating method of the image system
CN113098425A (en) * 2021-03-30 2021-07-09 徐显坤 Impedance matching network, adaptive impedance matching device and method thereof
CN114448376B (en) * 2021-12-27 2023-03-24 深圳市恒运昌真空技术有限公司 Impedance matching adjusting method and device, radio frequency power supply system and storage medium

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183914B2 (en) * 1991-08-29 2001-07-09 株式会社ダイヘン Automatic impedance matching device
JPH09134800A (en) * 1995-11-08 1997-05-20 Jeol Ltd High frequency device
JP4041223B2 (en) * 1997-09-30 2008-01-30 株式会社ダイヘン Plasma monitoring device

Also Published As

Publication number Publication date
JP2010041558A (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5327785B2 (en) Impedance matching device and impedance matching method
JP4887197B2 (en) High frequency equipment
US10090711B2 (en) Power transmission apparatus and power transmission method
JP4975291B2 (en) Impedance matching device
JP2008181846A5 (en)
US7863996B2 (en) Tune range limiter
US6259334B1 (en) Methods for controlling an RF matching network
JP5710759B2 (en) Impedance matching device and control method
US8203859B2 (en) High frequency device with variable frequency and variable load impedance matching
KR101899006B1 (en) Power distortion based servo control systems for frequency tuning rf power sources
US10475624B2 (en) High-frequency power supply device, and control method for high-frequency power supply device
EP0947047B1 (en) Method of and apparatus for matching a load to a source
JP4755566B2 (en) Method for open-loop control and / or closed-loop control of output energy of high-frequency plasma supply device, and high-frequency plasma supply device for supplying plasma energy to plasma load
JP2015122955A (en) Impedance matching device, power reception side device and control method
US5053725A (en) Circuit configuration for the automatic tuning of a matching network
JP3183914B2 (en) Automatic impedance matching device
TW201505366A (en) Radio frequency power supply system, and method for performing impedance matching by using radio frequency power supply system
KR20230127362A (en) Method for adjusting the impedance of a load to the output impedance of a power generator and impedance adjustment assembly
CN107749673B (en) Resonance type magnetic coupling wireless energy transfer system capable of correcting inductance-capacitance resonance frequency
JP6045118B2 (en) High frequency power supply device and matching method thereof
WO2020083340A1 (en) Power transmission method for radio frequency power supply
KR102194601B1 (en) Plasma power supply system having a electronic variable impedance matching box
JP4652499B2 (en) Impedance automatic matching method and matching device
JP2001274651A (en) Impedance matching device, conductance detection circuit for impedance matching, and impedance matching method
WO2017002196A1 (en) Matching box and matching method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5327785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250