JP2005286215A - 表面実装型半導体装置及びその製造方法 - Google Patents

表面実装型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005286215A
JP2005286215A JP2004100401A JP2004100401A JP2005286215A JP 2005286215 A JP2005286215 A JP 2005286215A JP 2004100401 A JP2004100401 A JP 2004100401A JP 2004100401 A JP2004100401 A JP 2004100401A JP 2005286215 A JP2005286215 A JP 2005286215A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
sealing
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004100401A
Other languages
English (en)
Inventor
Tomoshi Jin
知史 神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical Co Ltd filed Critical Nippon Steel Chemical Co Ltd
Priority to JP2004100401A priority Critical patent/JP2005286215A/ja
Publication of JP2005286215A publication Critical patent/JP2005286215A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 半導体チップをフレキシブルプリント基板などの表面に実装し樹脂で封止したあとの、そり、ひけ、未充填などのない薄型半導体装置の製造方法を提供する。
【解決手段】 フレキシブルプリント基板2上に搭載され、電気接続手段により基板と接続された半導体チップ3を樹脂で封止することにより半導体搭載部品とする方法において、加熱手段を有するステージ5上に配置された半導体チップの上にフィルム状封止用樹脂6を配置し、加熱手段と凹部を有する金型7を凹部を下向きに下降させて半導体チップ上に配置させたフィルム状封止用樹脂を溶融させると同時に半導体チップ周辺に充填させ、引き続き加熱、金型を下向きに微動して半導体封止用樹脂を硬化せしめることからなる表面実装型半導体装置の製造方法。
【選択図】 図1

Description

本発明は、電子部品をフレキシブルプリント基板上に実装する方法に関し、更に詳しくは薄型パッケージを樹脂で封止した場合に発生するそり、ひけ、未充填などの成型不良を抑制する半導体装置の製造方法に関する。
一般的に、半導体部品等の電子部品は、以下のようにして基板に実装される。すなわち、電子部品の電極と基板の電極とが電気的に接続され、且つ電子部品の電極と基板の電極との電気的接続部分が封止される。電気的接続部分の封止は、電気的接続部分を湿気や酸素等から保護するために行われる。
電子部品の電極と基板の電極とを電気的に接続する方法としてワイヤーボンディングは広く用いられている。特に、安価な製造工程でインターポーザーや電子回路上に直接半導体チップを搭載する表面実装方法においては、コスト面から現在も多用されている。このような安価な表面実装においては、樹脂封止手段として液状封止剤が用いられていた。液状封止剤は流動性に優れるため年々密になるワイヤーボンディング間にも充填が可能であり、金型を必要としないことからコスト面に優れるという特長を有していた。
特開平6―112369号公報 特開2003―289123号公報
特許文献1には、フィルム状封止樹脂を用いた金型成型手段で樹脂封止する方法が開示されているが、TAB封止の分野に係る。特許文献2には、フィラーを配合した液状のエポキシ樹脂系封止剤による封止方法が開示されている。
しかしながら昨今、小型軽量化、薄型化の進行により、チップサイズパッケージの成型、封止工程においてより、精密なチップサイズの寸法制御技術の要求が高まり、従来の液状封止剤による封止方法では対応できなくなってきている。そこで、特許文献1において従来技術として紹介されているような金型を用いたインジェクション封止方法や、特許文献1に記載されたフイルム状封止樹脂を表面実装に利用する方法が考えられるが、この方法では以下のような問題点が生じることがわかってきた。
1) 金型を用いた封止方法の場合では型締め後のチップ上クリアランスが約0.15mm以下からは樹脂の流入が困難となり、未充填が発生する。
2) 封止樹脂の反応熱により、金型内樹脂温度が所定温度以上に上昇し、且つ所定以上の保持圧力を必要とする。
3) 室温冷却後にそり、ひけなどの成形不良、及び不均一なチップ上樹脂厚みが発生する。
本発明はかかる問題点を解決することを目的とする。
本発明はかかる問題点に鑑みてなされたもので、従来多用されていた液状封止樹脂の代りにフィルム状封止樹脂を用い、更に凹部を有する型を用い、適度な圧力を加えることで上記問題が解決されることを見出しなされたものである。
すなわち本発明は、フレキシブルプリント基板上に搭載され、電気接続手段により基板と接続された半導体チップを樹脂で封止することにより半導体搭載部品とする方法において、加熱手段を有するステージ上に配置された半導体チップの上にフィルム状封止用樹脂を配置し、加熱手段と凹部を有する金型を凹部を下向きに下降させて半導体チップ上に配置させたフィルム状封止用樹脂を溶融させると同時に半導体チップ周辺に充填させ、引き続き加熱及び凹部を有する金型を下向きに微動して半導体封止用樹脂を硬化せしめることを特徴とする表面実装型半導体装置の製造方法である。また、本発明は、半導体チップ上に配置されるフィルム状封止用樹脂の容積が、ステージ、フレキシブルプリント基板、半導体チップ及び凹部を有する金型より形成される充填用空間の容積の1.01〜1.2倍であることを特徴とする前記の表面実装型半導体装置の製造方法である。
更に、本発明は、前記の製造方法で製造された半導体装置であって、封止樹脂の全体厚みが1.1mm以下であって、半導体チップ上面の封止用樹脂の厚みが0.15mm以下であることを特徴とする半導体装置である。
以下本発明を詳細に説明する。
先ず、本発明において表面に直接半導体チップを実装して封止するフレキシブルプリント回路基板としては、いわゆるポリイミド樹脂、ポリアミドイミド樹脂、アラミド樹脂、ポリエステル系樹脂などの耐熱性絶縁樹脂層上に、銅、銅合金、アルミ、ニッケルなどの金属をエッチィングなどにより回路加工した配線が形成された基板であり、その用途としてCOF、インターポーザ、多層配線基板などで使用されるフレキシブルプリント回路基板である。半導体チップは電気接続手段により上記フレキシブルプリント回路基板と接続されている。
本発明は、この半導体チップの周囲を封止樹脂により封止する方法に関する。封止する範囲は半導体チップの上部(下部に隙間がある場合は、下部も)、側面及び半導体チップフレキシブルプリント回路基板とを接続するワイヤーを含む範囲であり、半導体チップ及びワイヤーが露出しないようにする。
本発明で使用する封止用樹脂はフィルム状である必要がある。かかるフィルム状封止用樹脂としては、フィルム状接着剤として知られているものが使用可能であるが、封止条件において、溶融し、ワイヤー付近の間隙にも入り込むような低粘度性が要求される。かかる樹脂としては、ポリイミド系樹脂、エポキシ系樹脂、ポリエステル系樹脂等が挙げられ、これらから所定の特性を有するものが選択される。また、これらの樹脂は複数の樹脂からなる樹脂組成物であっても、フィラーを含有する樹脂組成物であってもよい。また、フィルム状封止用樹脂の厚みは0.05mm以上1mm以下であることが好ましい。
本発明の半導体装置は、上記の方法により製造された装置であり、基板表面から封止樹脂層の上部表面までの全体厚み(取付け高さ)が1.1mm以下であって、半導体チップ上面の封止用樹脂の厚みが0.15mm以下である装置である。また、封止樹脂の全体厚みの下限は、基板表面から半導体チップ上面までの厚みより0.05mm以上大きい厚みであり、半導体チップ上面の封止用樹脂の下限は、0.05mm以上である。
本発明によれば、半導体チップをフレキシブルプリント基板などの表面に実装し樹脂で封止したあとの、そり、ひけ、未充填などのない薄型半導体装置を与えることができる。
以下、本発明の実施の一例を図面により説明する。
図1は、本発明の製造方法の工程図であり、(a)〜(d)の順に封止が工程が進行する。図中、1はワイヤーボンディング済みのインターポーザ基板であり、インターポーザ基板はフレキシブル回路基板2と半導体チップ3とがワイヤー4により電気接続がなされている。5はインターポーザ基板を支持する平板状のステージであり、図示されない加熱手段を有し、所定温度に保持する機能を有する。6はフィルム状封止用樹脂であり、所定温度において溶融し、冷却することにより固化する樹脂であっても、加熱溶融後、硬化する樹脂であってもよい。7は上下に移動可能な金型であり、フレキシブル回路基板2上の半導体チップ3とワイヤー4が収まる大きさの凹部を下部に有する。この凹部の大きさは平面的には半導体チップ3とワイヤー4が収まる大きさよりやや大きく、好ましくは0.5mm以上1.5mm以下大きく、高さ的には半導体チップ3の高さよりやや大きく、好ましくは0.05mm以上0.15mm以下大きい。金型7も独自の図示されない加熱手段を有し、所定温度に保持する機能を有する。
まず、図(a)に示すように、インターポーザ1をステージ5上に配置する。次に、所定厚みのフィルム状封止用樹脂6をその上に配置する。次に、半導体チップ3とワイヤー4が収まる大きさの凹部を下部に有する金型7を、半導体チップ3とワイヤー4が封止される位置に配置する。そして、金型7の温度をフィルム状封止用樹脂6の溶融開始温度より10〜80℃高めに設定し、ステージ5の温度を金型7の温度より5〜60℃低い温度に設定する。ここで、ステージ5と金型7の凹部にはさまれるフィルム状封止用樹脂6の容積は、金型7の凹部の容積の1.01〜1.2倍の範囲となるようにする。
次に、図(b)に示すように、金型7を下方向に移動し、フィルム状封止用樹脂6を軟化、溶融し、型内に充填すると同時に、半導体チップ3とワイヤー4及び間隙を溶融樹脂で完全に被覆し、充填する。
次に、図(c)に示すように、金型7を更に下方向に移動し、金型7とステージ5をフレキシブル回路基板2をはさんで密着させる。所定の圧力で型締を行い、5〜10秒保持する。更に金型7を下方向に0.005〜0.05mm移動し5秒〜60秒間保持する。
次に、図(d)に示すように、金型7を上方向に移動し、冷却して、成形物8を取り出す。この成形物8は本発明の半導体装置である。
半導体装置の製造方法を説明するための工程図
符号の説明
1:インターポーザ基板、2:フレキシブル回路基板、3:半導体チップ、4:ワイヤー、5:ステージ、6:フィルム状封止用樹脂、7:金型、8:半導体装置

Claims (3)

  1. フレキシブルプリント基板などを用いた積層基板上に搭載され、電気接続手段により基板と接続された半導体チップを樹脂で封止することにより半導体搭載部品とする方法において、加熱手段を有するステージ上に配置された半導体チップの上にフィルム状封止用樹脂を配置し、加熱手段と凹部を有する金型を凹部を下向きに下降させて半導体チップ上に配置させたフィルム状封止用樹脂を溶融させると同時に半導体チップ周辺に充填させ、引き続き加熱及び金型を下向きに微動して半導体封止用樹脂を硬化せしめることを特徴とする表面実装型半導体装置の製造方法。
  2. 半導体チップ上に配置されるフィルム状封止用樹脂の容積が、ステージ、フレキシブルプリント基板、半導体チップ及び凹部を有する金型より形成される充填用空間の容積の1.01〜1.2倍であることを特徴とする請求項1記載の表面実装型半導体装置の製造方法。
  3. 請求項1又は2の方法で製造された半導体装置であって、封止樹脂の全体厚みが1.1mm以下であって、半導体チップ上面の封止用樹脂の厚みが0.15mm以下であることを特徴とする半導体装置。
JP2004100401A 2004-03-30 2004-03-30 表面実装型半導体装置及びその製造方法 Withdrawn JP2005286215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004100401A JP2005286215A (ja) 2004-03-30 2004-03-30 表面実装型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004100401A JP2005286215A (ja) 2004-03-30 2004-03-30 表面実装型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005286215A true JP2005286215A (ja) 2005-10-13

Family

ID=35184225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004100401A Withdrawn JP2005286215A (ja) 2004-03-30 2004-03-30 表面実装型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005286215A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008285655A (ja) * 2007-04-18 2008-11-27 Hitachi Chem Co Ltd 封止用フィルム及びそれを用いた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008285655A (ja) * 2007-04-18 2008-11-27 Hitachi Chem Co Ltd 封止用フィルム及びそれを用いた半導体装置

Similar Documents

Publication Publication Date Title
US8193644B2 (en) Pop precursor with interposer for top package bond pad pitch compensation
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
EP2487710B1 (en) Semiconductor device manufacturing method
US7119426B2 (en) Semiconductor device and manufacturing method of same
JP2000200859A (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
US8481367B2 (en) Method of manufacturing circuit device
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20150318228A1 (en) Module and method for producing module
CN100485895C (zh) 内埋式晶片封装结构及其工艺
JP5200037B2 (ja) パワーモジュール
CN101989581B (zh) 封装结构与封装方法
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
US7435624B2 (en) Method of reducing mechanical stress on a semiconductor die during fabrication
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP3205686B2 (ja) 実装用半導体装置とその実装方法
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2006278520A (ja) 積層型電子部品の製造方法
JP2005286215A (ja) 表面実装型半導体装置及びその製造方法
JP2003124401A (ja) モジュールおよびその製造方法
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP2002270627A (ja) 半導体装置の製造方法
JP2008235615A (ja) 配線基板、それを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605