JP2005284079A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2005284079A JP2005284079A JP2004099533A JP2004099533A JP2005284079A JP 2005284079 A JP2005284079 A JP 2005284079A JP 2004099533 A JP2004099533 A JP 2004099533A JP 2004099533 A JP2004099533 A JP 2004099533A JP 2005284079 A JP2005284079 A JP 2005284079A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- panel
- liquid crystal
- area
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】1F反転駆動方式の欠点であるシェーディング不良を改善する表示装置を提供する。
【解決手段】パネル面に画素回路が行列状に配置され、水平駆動回路57は、1F反転された映像信号を信号線へ送出し、垂直駆動回路56は、パネルの上部と下部の走査線を交互に駆動する(走査する)ことにより、映像信号を画素回路の液晶セルに書き込む。
【選択図】図2
【解決手段】パネル面に画素回路が行列状に配置され、水平駆動回路57は、1F反転された映像信号を信号線へ送出し、垂直駆動回路56は、パネルの上部と下部の走査線を交互に駆動する(走査する)ことにより、映像信号を画素回路の液晶セルに書き込む。
【選択図】図2
Description
本発明は、交流駆動化されたアナログ映像信号によって表示部を駆動する液晶表示装置(LCD)などの表示装置に関し、特に、映像信号が1フィールド(1F)周期で反転する1F反転駆動を行う表示装置に関するものである。
画素がマトリクス状に配列されて構成される表示装置、たとえば、液晶表示装置(液晶ドライバ)の駆動方式として、画素のそれぞれに対して個々の独立した画素電極を配列し、これらの画素電極のそれぞれに薄膜トランジスタ(TFT:Thin Film Transistor)等のスイッチング素子を接続して、画素を選択的に駆動する、いわゆるアクティブマトリクス駆動方式が知られている。
アクティブマトリクス型液晶表示装置では、スイッチング素子として例えば薄膜トランジスタが形成されたTFT基板と、カラーフィルタや対向電極等が形成された対向基板とを重ね合わせ、これら基板間に液晶を封入することによって液晶パネルが構成されている。そして、この液晶パネルにおいて、薄膜トランジスタによるスイッチング制御と映像信号に基づく電位印加によって、液晶の配向を制御し、光の透過率を変えることで映像表示を行っている。
アクティブマトリクス型液晶パネルの駆動系では、一般的に、映像信号と水平、垂直同期信号をタイミングジェネレータおよび液晶ドライバが受け、タイミングジェネレータからは各種のタイミング信号を、液晶ドライバからは交流駆動化されたアナログ映像信号をそれぞれ液晶パネルに供給することによって表示駆動が行われる。
ここで、交流駆動化されたアナログ映像信号とは、液晶に同極性の直流電位が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等が劣化することを防ぐために、コモン電位Vcomを中心に、所定の周期により極性が反転するアナログ映像信号のことをいう。
ここで、交流駆動化されたアナログ映像信号とは、液晶に同極性の直流電位が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等が劣化することを防ぐために、コモン電位Vcomを中心に、所定の周期により極性が反転するアナログ映像信号のことをいう。
上記交流駆動化されたアナログ映像信号による駆動方法として、1F反転駆動(1Fは1フィールド期間)が知られている。1F反転駆動は、1フィールド毎にアナログ映像信号の極性を反転させる駆動方法である。
1F反転駆動によれば、各フィールドにおいて映像信号が同極性となるので、各画素間に縦方向の電界がかからず、液晶配向の乱れが発生しない。したがって、黒表示時の光漏れがないため、高コントラストが達成できる。
1F反転駆動によれば、各フィールドにおいて映像信号が同極性となるので、各画素間に縦方向の電界がかからず、液晶配向の乱れが発生しない。したがって、黒表示時の光漏れがないため、高コントラストが達成できる。
ところで、上述した1F反転駆動方式では、1フィールド期間中の画素電位のリーク量がパネルの位置によって異なるために、シェーディング不良が発生する。
この点について、添付図面に関連付けて説明する。
図7は、1F反転駆動方式における信号線電位と画素電位との関係を示すタイミングチャートであり、(A)は、コモン電位を7.5Vとして、一定の中間色調を表す信号線電位の波形であり、(B)〜(G)は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスVG1〜6と、画素電位VP1〜6とを、それぞれ示す。
通常、1F反転駆動方式では、1フィールド期間中、パネルの上から下に向けて順次走査線を駆動していくので、図7に示すように、ゲートパルスVG1からゲートパルスVG6に向けて順次に立ち上がり、それに応じて、順次信号線電位が各パネル位置の画素に書き込まれていく。
この点について、添付図面に関連付けて説明する。
図7は、1F反転駆動方式における信号線電位と画素電位との関係を示すタイミングチャートであり、(A)は、コモン電位を7.5Vとして、一定の中間色調を表す信号線電位の波形であり、(B)〜(G)は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスVG1〜6と、画素電位VP1〜6とを、それぞれ示す。
通常、1F反転駆動方式では、1フィールド期間中、パネルの上から下に向けて順次走査線を駆動していくので、図7に示すように、ゲートパルスVG1からゲートパルスVG6に向けて順次に立ち上がり、それに応じて、順次信号線電位が各パネル位置の画素に書き込まれていく。
図8は、1F反転駆動方式において、各パネル位置に応じて画素電位のリーク量を示した図である。図中、各パネル位置において画素電位がリークしている期間をLPと付している。
画素電位のリークは、画素トランジスタのソース電位、すなわち、信号線電位と、画素トランジスタのドレイン電位、すなわち、画素電位との差が大きい場合に発生するので、図中点線で示したように、ゲートパルスの立ち上がりタイミングに応じて、パネル位置によりリーク期間LPが異なる。これに起因して、図9に示すように、パネルの上から下にかけて、徐々に色が白方向(ノーマリーホワイトモードの場合)となるシェーディング不良が発生することになる。
画素電位のリークは、画素トランジスタのソース電位、すなわち、信号線電位と、画素トランジスタのドレイン電位、すなわち、画素電位との差が大きい場合に発生するので、図中点線で示したように、ゲートパルスの立ち上がりタイミングに応じて、パネル位置によりリーク期間LPが異なる。これに起因して、図9に示すように、パネルの上から下にかけて、徐々に色が白方向(ノーマリーホワイトモードの場合)となるシェーディング不良が発生することになる。
本発明はかかる事情に鑑みてなされたものであり、その目的は、1F反転駆動方式の欠点であるシェーディング不良を改善する表示装置を提供することにある。
上記目的を達成するために本発明の観点は、画素回路が行列状に配置され、各列毎に信号線が配線され、各行に走査線が配線される画素部と、前記画素部の有効画素領域を構成する第1の領域および第2の領域に対し、交互に走査パルスを与える第1の駆動手段と、前記第1の駆動手段から前記走査パルスを与えられた走査線に接続された画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を供給する第2の駆動手段とを有する表示装置である。
好適には、前記第1の領域は、前記有効画素領域の上部領域であり、前記第2の領域は、前記有効画素領域の下部領域である。
好適には、前記第1の駆動手段は、前記第1の領域および前記第2の領域に対し、交互に前記有効画素領域の中央に向けて走査パルスを与える。
本発明によれば、第2の駆動手段が、フィールド毎に極性が反転した映像信号を、画素部の信号線に印加する、いわゆる1F反転駆動方式において、第1の駆動手段が、有効画素領域を構成する上部の第1の領域および下部の第2の領域を交互に走査するので、画素回路に供給される映像信号のリーク量がパネル面の上部から下部へ向けて徐々に増加するということがなくなり、シェーディング不良が改善される。
本発明によれば、1F反転駆動方式の欠点であるシェーディング不良を改善することが可能とするので、表示装置の画質が向上する。
以下、本発明の実施の形態について添付図面に関連付けて説明する。
図1は、本発明の一実施形態に係るアクティブマトリックス型の液晶表示装置1の構成例を示すブロック図である。同図から明らかなように、液晶表示装置1は、映像信号処理部2、タイミングジェネレータ(TG)3、液晶ドライバ4、およびLCDパネルモジュール5を有し、電界を印加しない状態で光が通過するノーマリーホワイトモードのパネル構成となっている。
以下、上記構成の液晶表示装置1の各構成要素について説明する。
図1は、本発明の一実施形態に係るアクティブマトリックス型の液晶表示装置1の構成例を示すブロック図である。同図から明らかなように、液晶表示装置1は、映像信号処理部2、タイミングジェネレータ(TG)3、液晶ドライバ4、およびLCDパネルモジュール5を有し、電界を印加しない状態で光が通過するノーマリーホワイトモードのパネル構成となっている。
以下、上記構成の液晶表示装置1の各構成要素について説明する。
映像信号処理部2は、RGBのディジタル映像信号を入力し、ホワイトバランス調整やガンマ調整などの画質調整を行う信号処理を実行する。
一般に、映像表示デバイスの入力信号に対する表示出力は、人間の目にとって線形に変化しているように見えないので、これを調整するためガンマ補正をおこなっている。すなわち、外部から入力されたRGBの映像信号は、LCDパネルモジュール5に実装される液晶の電位−透過率特性(V−T特性)に合ったガンマ補正が行われて出力される。
一般に、映像表示デバイスの入力信号に対する表示出力は、人間の目にとって線形に変化しているように見えないので、これを調整するためガンマ補正をおこなっている。すなわち、外部から入力されたRGBの映像信号は、LCDパネルモジュール5に実装される液晶の電位−透過率特性(V−T特性)に合ったガンマ補正が行われて出力される。
タイミングジェネレータ3は、水平同期信号HSYNCおよび垂直同期信号VSYNCに基づいて、1F反転のための制御信号(CLK)を生成して液晶ドライバ4へ出力するとともに、垂直スタートパルスVST、垂直クロックパルスVCK、水平スタートパルスHSTおよび水平クロックパルスHCKなどの各種のタイミング信号を生成してLCDパネルモジュール5へ出力する。
液晶ドライバ4は、タイミングジェネレータ3より供給される1F反転の制御信号(CLK)に基づいて、映像信号処理部2から出力されるRGBの映像信号に対して、1F反転のための制御を行う。これにより、液晶ドライバ4からは、1F周期により交流駆動化されたアナログ映像信号が出力される。
液晶ドライバ4は、D/A変換回路およびサンプルホールド回路を内蔵し、映像信号処理部2からのディジタル映像信号をアナログ信号に変換し、タイミングジェネレータ3から供給されるサンプルホールドパルス(SHP)に基づいて、一定間隔でサンプリングした信号を生成し、上述のような交流化処理を行う。
LCDパネルモジュール5は、液晶ドライバ4から供給されるアナログ映像信号により、タイミングジェネレータ3からの所定のタイミング信号に同期して、映像表示のために駆動される。
図2に、LCDパネルモジュール5の回路構成の一例を示す。
ここでは、図面の簡略化のため、3行(n−1行〜n+1行)4列(m−1列〜m+2列)の画素配列の場合を例として示している。
図2に、LCDパネルモジュール5の回路構成の一例を示す。
ここでは、図面の簡略化のため、3行(n−1行〜n+1行)4列(m−1列〜m+2列)の画素配列の場合を例として示している。
図2において、表示エリア(有効画素領域)51には、画素トランジスタである薄膜トランジスタTFT、液晶セルLCおよび保持容量Csを有する単位画素52がマトリクス状に配列されている。ここで、液晶セルLCは、薄膜トランジスタTFTで形成される画素電極とこれに対向して形成される対向電極との間で発生する容量を意味する。
上述の画素構造において、薄膜トランジスタTFTは、ゲート電極が走査線53n−1,53n,53n+1に接続され、ソース電極が信号線54m−1,54m,54m+1,54m+2に接続されている。
液晶セルLCは、画素電極が薄膜トランジスタTFTのドレイン電極に接続され、対向電極がコモン線55に接続されている。保持容量Csは、薄膜トランジスタTFTのドレイン電極とコモン線55との間に接続されている。コモン線55には、基準電位であるコモン電位Vcomが印加されている。
液晶セルLCは、画素電極が薄膜トランジスタTFTのドレイン電極に接続され、対向電極がコモン線55に接続されている。保持容量Csは、薄膜トランジスタTFTのドレイン電極とコモン線55との間に接続されている。コモン線55には、基準電位であるコモン電位Vcomが印加されている。
走査線53n−1,53n,53n+1の各一端は、垂直駆動回路56の対応する行の各出力端にそれぞれ接続されている。信号線54m−1,54m,54m+1,54m+2の各一端は、水平駆動回路57の対応する行の各出力端にそれぞれ接続されている。
第2の駆動手段としての水平駆動回路57には、図1に示す液晶ドライバ4からのアナログ映像信号が供給されるとともに、タイミングジェネレータ3からタイミング信号として、水平スタートパルスHSTおよび水平クロックパルスHCKが与えられる。
水平駆動回路57は、水平スタートパルスHSTに応答して水平駆動を開始し、水平クロックパルスHCKに同期してアナログ映像信号を1H毎に順次サンプリングする。
水平駆動回路57は、水平スタートパルスHSTに応答して水平駆動を開始し、水平クロックパルスHCKに同期してアナログ映像信号を1H毎に順次サンプリングする。
水平駆動回路57の駆動方式として、たとえば、点順次駆動方式の場合、1H分のアナログ映像信号を順次サンプリングしてそのまま順に信号線54m−1,54m,54m+1,54m+2に出力する。これにより、垂直駆動回路56により選択されているライン(行)の画素52に対して、順番に映像信号が書き込まれる。
第1の駆動手段としての垂直駆動回路56には、図1に示すタイミングジェネレータ3からタイミング信号として、垂直スタートパルスVSTおよび垂直クロックパルスVCKが与えられる。
垂直駆動回路56は、垂直スタートパルスVSTに応答して垂直駆動(垂直走査)を開始し、走査線にゲートパルスを送出することによりTFTをオン状態として走査線を選択し、選択された走査線に対して、上述した水平駆動回路57からの映像信号が書き込まれる。
垂直駆動回路56は、垂直スタートパルスVSTに応答して垂直駆動(垂直走査)を開始し、走査線にゲートパルスを送出することによりTFTをオン状態として走査線を選択し、選択された走査線に対して、上述した水平駆動回路57からの映像信号が書き込まれる。
次に、垂直駆動回路56による駆動方法(走査方法)について、図3に関連付けて述べる。
図3は、垂直駆動回路56の駆動による信号線電位と画素電位との関係を示すタイミングチャートであり、(A)は、コモン電位を7.5Vとして、一定の中間色調を表す信号線電位の波形であり、(B)〜(G)は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスVG1〜6と、画素電位VP1〜6とを、それぞれ示す。
図3において、パネル位置1〜3は、パネルの中央から上部の位置を、パネル位置4〜6は、パネルの中央から下部の位置を、それぞれ例示し、パネル位置3および4は、パネルのほぼ中央位置を示す。
図3は、垂直駆動回路56の駆動による信号線電位と画素電位との関係を示すタイミングチャートであり、(A)は、コモン電位を7.5Vとして、一定の中間色調を表す信号線電位の波形であり、(B)〜(G)は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスVG1〜6と、画素電位VP1〜6とを、それぞれ示す。
図3において、パネル位置1〜3は、パネルの中央から上部の位置を、パネル位置4〜6は、パネルの中央から下部の位置を、それぞれ例示し、パネル位置3および4は、パネルのほぼ中央位置を示す。
図3に示す垂直駆動回路56は、パネルの上部と下部の走査線を交互に駆動する。
たとえば、図3においては、パネル位置1(最上部)の走査線にゲートパルスVG1を送出した後、パネル位置6(最下部)の走査線にゲートパルスVG6を送出し、以後、パネル中央方向に、パネルの上部および下部の走査線に対して交互にゲートパルスを交互に送出する。すなわち、パネル位置1→パネル位置6→パネル位置2→パネル位置5→パネル位置3→パネル位置4の順に駆動する。
これにより、図示したタイミングで映像信号が各パネル位置の画素に書き込まれる。
たとえば、図3においては、パネル位置1(最上部)の走査線にゲートパルスVG1を送出した後、パネル位置6(最下部)の走査線にゲートパルスVG6を送出し、以後、パネル中央方向に、パネルの上部および下部の走査線に対して交互にゲートパルスを交互に送出する。すなわち、パネル位置1→パネル位置6→パネル位置2→パネル位置5→パネル位置3→パネル位置4の順に駆動する。
これにより、図示したタイミングで映像信号が各パネル位置の画素に書き込まれる。
図4は、上述した駆動方法において、各パネル位置に応じて画素電位のリーク量を示した図である。図中、各パネル位置におけて画素電位がリークしている期間をLPと付している。
画素電位のリークは、画素トランジスタのソース電位、すなわち、信号線電位と、画素トランジスタのドレイン電位、すなわち、画素電位との差が大きい場合に発生するので、図中点線で示したように、ゲートパルスの立ち上がりタイミングに応じて、パネル位置によりリーク期間LPが異なるが、パネルの最上部および最下部から交互にパネル中央部に向けて駆動するので、パネル中央部のリーク量が大きく、パネル上下部のリーク量が小さくなる。
画素電位のリークは、画素トランジスタのソース電位、すなわち、信号線電位と、画素トランジスタのドレイン電位、すなわち、画素電位との差が大きい場合に発生するので、図中点線で示したように、ゲートパルスの立ち上がりタイミングに応じて、パネル位置によりリーク期間LPが異なるが、パネルの最上部および最下部から交互にパネル中央部に向けて駆動するので、パネル中央部のリーク量が大きく、パネル上下部のリーク量が小さくなる。
これにより、図5に示すように、リークが発生する場合であっても、中央部のみが白方向になる(ノーマリーホワイトモードの場合)のみであり、図9で示したようなパネル面全体が一様に変化するシェーディング不良は発生しない。
なお、図3に関連付けて述べた駆動方法によれば、走査線を駆動する順序は、パネル位置の最上部(図3(B)のパネル位置1)から開始する必要はなく、パネル位置の最下部から開始してもよい。
たとえば、図6は、パネル位置の最下部((G)のパネル位置6)から走査線を駆動する場合を例示する。図6のように、パネル位置6→パネル位置1→パネル位置5→パネル位置2→パネル位置4→パネル位置3の順に駆動した場合でも、同様に、パネル中央部のリーク量が大きく、パネル上下部のリーク量が小さくなるので、1F反転駆動のシェーディング不良が改善される。
たとえば、図6は、パネル位置の最下部((G)のパネル位置6)から走査線を駆動する場合を例示する。図6のように、パネル位置6→パネル位置1→パネル位置5→パネル位置2→パネル位置4→パネル位置3の順に駆動した場合でも、同様に、パネル中央部のリーク量が大きく、パネル上下部のリーク量が小さくなるので、1F反転駆動のシェーディング不良が改善される。
以上説明したように、本発明の実施形態に係る液晶表示装置1によれば、パネル面に画素回路が行列状に配置され、水平駆動回路57は、1F反転された映像信号を信号線へ送出し、垂直駆動回路56は、パネルの上部と下部の走査線を交互に駆動する(走査する)ことにより、映像信号が画素回路の液晶セルに書き込まれるので、画面位置毎のリーク量(画素電位〜映像信号電位)が調節される。
その際、垂直駆動回路56は、パネル位置の最上部または最下部から走査を開始し、パネルの上面側および下面側を交互に、パネル中央方向に向かって走査するので、リーク量は、パネル中央部が大きくなり、パネル上部および下部が小さくなるため、走査線を順次上から下に向けて駆動する通常の1F反転駆動に見られるシェーディング不良が改善される。
1…液晶表示装置、2…映像信号処理部、3…タイミングジェネレータ、4…液晶ドライバ、5…LCDパネルモジュール。
Claims (4)
- 画素回路が行列状に配置され、各列毎に信号線が配線され、各行に走査線が配線される画素部と、
前記画素部の有効画素領域を構成する第1の領域および第2の領域に対し、交互に走査パルスを与える第1の駆動手段と、
前記第1の駆動手段から前記走査パルスを与えられた走査線に接続された画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を供給する第2の駆動手段と
を有する表示装置。 - 前記第1の領域は、前記有効画素領域の上部領域であり、前記第2の領域は、前記有効画素領域の下部領域である
請求項1記載の表示装置。 - 前記第1の駆動手段は、
前記第1の領域および前記第2の領域に対し、交互に前記有効画素領域の中央に向けて走査パルスを与える
請求項2記載の表示装置。 - 前記画素回路は、液晶セルを含む
請求項1記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099533A JP2005284079A (ja) | 2004-03-30 | 2004-03-30 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099533A JP2005284079A (ja) | 2004-03-30 | 2004-03-30 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005284079A true JP2005284079A (ja) | 2005-10-13 |
Family
ID=35182500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004099533A Pending JP2005284079A (ja) | 2004-03-30 | 2004-03-30 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005284079A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7658503B2 (en) | 2005-10-26 | 2010-02-09 | Lg Display Co., Ltd. | Backlight unit for liquid crystal display device |
-
2004
- 2004-03-30 JP JP2004099533A patent/JP2005284079A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7658503B2 (en) | 2005-10-26 | 2010-02-09 | Lg Display Co., Ltd. | Backlight unit for liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI308737B (en) | Display apparatus and drive control method thereof | |
US7808472B2 (en) | Liquid crystal display and driving method thereof | |
KR100895303B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR101351373B1 (ko) | 액정표시장치 및 그 구동방법 | |
JP2005018066A (ja) | 液晶表示装置及びその駆動方法 | |
US8487851B2 (en) | Liquid crystal display | |
JP2000310767A (ja) | 液晶表示装置及びその駆動方法 | |
US20100066708A1 (en) | Display apparatus and method of driving the same | |
KR100389027B1 (ko) | 액정표시장치 및 그 구동방법 | |
US7002563B2 (en) | Driving method for flat-panel display device | |
US8300034B2 (en) | Drive circuit and liquid crystal display apparatus including the same | |
JP4775407B2 (ja) | 表示装置 | |
TWI398849B (zh) | 顯示面板的驅動方法 | |
KR101493526B1 (ko) | 액정표시장치 | |
WO2010125716A1 (ja) | 表示装置および表示装置の駆動方法 | |
JP5370264B2 (ja) | 表示装置 | |
JP2005284079A (ja) | 表示装置 | |
KR100853215B1 (ko) | 액정 표시 장치 | |
JPH06266313A (ja) | 液晶マトリクス表示装置 | |
JP2005309282A (ja) | 表示装置 | |
JP2002132227A (ja) | 表示装置およびその駆動方法 | |
JP2009128414A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
JP2005309049A (ja) | 表示装置 | |
KR101507162B1 (ko) | 수평 전계형 액정표시장치 | |
JP2007121934A (ja) | 液晶表示装置及びその駆動方法 |