JP2005283821A - Memory display - Google Patents

Memory display Download PDF

Info

Publication number
JP2005283821A
JP2005283821A JP2004095609A JP2004095609A JP2005283821A JP 2005283821 A JP2005283821 A JP 2005283821A JP 2004095609 A JP2004095609 A JP 2004095609A JP 2004095609 A JP2004095609 A JP 2004095609A JP 2005283821 A JP2005283821 A JP 2005283821A
Authority
JP
Japan
Prior art keywords
voltage
power supply
image data
display
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004095609A
Other languages
Japanese (ja)
Other versions
JP4581451B2 (en
Inventor
Kazunori Hiramatsu
和憲 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004095609A priority Critical patent/JP4581451B2/en
Publication of JP2005283821A publication Critical patent/JP2005283821A/en
Application granted granted Critical
Publication of JP4581451B2 publication Critical patent/JP4581451B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that in a conventional memory display, electric power is wasted since a smoothing condenser is left after image data are written and an electric charge charged in the smoothing condenser is discharged. <P>SOLUTION: A memory display includes a plurality of memory display elements in which image data representing images are written by a first voltage and which hold the image data, a first power source circuit generating the first voltage from power source voltage, the smoothing condenser for smoothing the first voltage, a second power source circuit generating a second voltage lower than the first voltage and a switching circuit selectively performing switching between a first application applying power source voltage to the second power source circuit when the image data are written and a second application applying the first voltage from the smoothing condenser to the second power source circuit when the image data are held. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電子ペーパー等に用いられる、複数の電気泳動素子の駆動により画像を表示する電気泳動表示装置等の記憶性表示装置に関する。   The present invention relates to a memory-type display device such as an electrophoretic display device that is used for electronic paper and displays an image by driving a plurality of electrophoretic elements.

従来、下記の特許文献１に記載されたような、記憶性を有する表示素子を用いた記憶性表示装置では、当該複数の記憶性表示素子に、前記画像を表す画像データが、当該画像データの書き込みのための電圧を用いて書き込まれると、当該画像データは、保持され続け、他方で、前記電圧を平滑化するための平滑コンデンサに、前記電圧に対応する電荷が充電される。   Conventionally, in a memory display device using a display element having a memory property as described in Patent Document 1 below, image data representing the image is displayed on the plurality of memory display elements. When written using a voltage for writing, the image data continues to be held, and on the other hand, a charge corresponding to the voltage is charged in a smoothing capacitor for smoothing the voltage.

特開２００２−７２９７６号JP 2002-72976

しかしながら、上記した従来の記憶性表示装置では、前記書き込みの後、つまり前記電圧の印加が終了する度に、当該平滑コンデンサに充電された前記電荷が放電する、即ち、電力が浪費されるという問題があった。   However, in the above-described conventional memory display device, after the writing, that is, every time the application of the voltage is finished, the charge charged in the smoothing capacitor is discharged, that is, power is wasted. was there.

上記した課題を解決するために、本発明に係る記憶性表示装置は、画像を表示すべく、当該画像を表す画像データを第１の電圧により書き込まれ、当該書き込まれた画像データを保持する複数の記憶性表示素子と、電源装置により印加される電源電圧から前記第１の電圧を生成する第１の電源回路と、前記第１の電圧を平滑化するための平滑コンデンサと、前記第１の電圧より低い第２の電圧を生成する第２の電源回路と、前記画像データの書き込みのとき前記第２の電源回路に前記電源装置から前記電源電圧を印加する第１の印加、及び前記画像データの保持のとき前記第２の電源回路に前記平滑コンデンサから前記第１の電圧を印加する第２の印加間での切り換えを選択的に行う切換回路とを含む。   In order to solve the above-described problem, a memory-type display device according to the present invention writes a plurality of image data representing an image with a first voltage and holds the written image data in order to display the image. A memory display element, a first power supply circuit that generates the first voltage from a power supply voltage applied by a power supply device, a smoothing capacitor for smoothing the first voltage, and the first power supply circuit A second power supply circuit that generates a second voltage lower than a voltage; a first application that applies the power supply voltage from the power supply device to the second power supply circuit when writing the image data; and the image data A switching circuit that selectively switches between the second application for applying the first voltage from the smoothing capacitor to the second power supply circuit.

本発明に係る記憶性表示装置によれば、前記切換回路が、前記画像データの書き込みのとき前記第１の印加を選択し、前記画像データの保持のとき前記第２の印加を選択することから、前記第２の印加のとき、従来利用されていなかった前記平滑コンデンサに蓄積された電力を有効に活用することができ、これにより、記憶性表示装置全体として消費電力を従来に比して低減することが可能となる。   According to the memory display device of the present invention, the switching circuit selects the first application when writing the image data, and selects the second application when holding the image data. In the second application, the power stored in the smoothing capacitor, which has not been used in the past, can be used effectively, thereby reducing the power consumption of the entire memory display device as compared with the conventional case. It becomes possible to do.

上記した本発明に係る記憶性表示装置では、前記画像データを保持する場合であって、前記平滑コンデンサでの前記第１の電圧が、前記第２の電源回路が前記第２の電圧を生成するために必要な電圧より小さくなったとき、前記切換回路は、前記第２の印加から前記第１の印加へ切り換える。   In the memory-type display device according to the present invention described above, the image data is held, and the first voltage in the smoothing capacitor is generated, and the second power supply circuit generates the second voltage. Therefore, when the voltage becomes lower than necessary, the switching circuit switches from the second application to the first application.

上記した本発明に係る記憶性表示装置では、前記第２の電圧で動作する処理回路であって前記複数の記憶性表示素子の駆動に関連する処理を行う前記処理回路を更に含む。   The memory display device according to the present invention described above further includes a processing circuit that operates at the second voltage and that performs processing related to driving of the plurality of memory display elements.

本発明に係る記憶性表示装置の実施例について電気泳動表示装置を例に図面を参照して説明する。   Embodiments of a memory display device according to the present invention will be described with reference to the drawings, taking an electrophoretic display device as an example.

図１は、実施例の電気泳動表示装置の構成を示す。実施例の電気泳動表示装置Ｄは、当該装置の外部に設けられた電源装置ＰＳから供給される電力で表示動作を行うべく、図１に示されるように、表示ユニット１と、当該表示ユニットの表示動作を制御する表示制御ユニット２と、当該表示制御ユニット２の制御動作を助成し又電気泳動表示装置Ｄの全体動作を制御する装置制御ユニット３と、表示制御ユニット２及び装置制御ユニット３に当該両ユニットの動作に必要な電力を供給する電源ユニット４とを含む。   FIG. 1 shows a configuration of an electrophoretic display device according to an embodiment. As shown in FIG. 1, the electrophoretic display device D of the embodiment performs a display operation with power supplied from a power supply device PS provided outside the device. A display control unit 2 that controls the display operation, a device control unit 3 that assists the control operation of the display control unit 2 and controls the overall operation of the electrophoretic display device D, and the display control unit 2 and the device control unit 3 And a power supply unit 4 that supplies electric power necessary for the operation of both the units.

図２は、表示ユニット、表示制御ユニット及び装置制御ユニットの構成を示す。表示ユニット１は、図２に示されるように、前記複数の電気泳動素子を有する表示部１０と、表示制御ユニット２の制御下で表示部１０のオン／オフを制御するためのゲートドライバ１１と、表示制御ユニット２の制御下で表示部１０に前記画像データを書き込むためのソースドライバ１２とからなる。   FIG. 2 shows the configuration of the display unit, the display control unit, and the device control unit. As shown in FIG. 2, the display unit 1 includes a display unit 10 having the plurality of electrophoretic elements, and a gate driver 11 for controlling on / off of the display unit 10 under the control of the display control unit 2. And a source driver 12 for writing the image data to the display unit 10 under the control of the display control unit 2.

図３は、表示部の構成を示す。表示部１０は、図３に示されるように、複数のソース線（ソース電極）Ｓ１〜Ｓｍ（ｍは、２以上の任意の整数）と複数のゲート線（ゲート電極）Ｇ１〜Ｇｎ（ｎは、２以上の任意の整数）とがマトリックス状に交差する位置に、電気泳動素子Ｐ１１〜Ｐｍｎと、保持容量ＨＣ１１〜ＨＣｍｎと、薄膜トランジスタＴＲ１１〜ＴＲｍｎとを有する。より詳細には、例えば、交差位置ＣＰ１１では、電気泳動素子Ｐ１１及び保持容量ＨＣ１１は、並列接続されており、電気泳動素子Ｐ１１の画素電極ＰＥ１１は、薄膜トランジスタＴＲ１１のドレイン電極に接続されており、電気泳動素子Ｐ１１〜Ｐｍｎに共用される共通電極ＣＥは、接地電位に接続されており、薄膜トランジスタＴＲ１１のゲート電極は、ゲート線Ｇ１に接続されており、薄膜トランジスタＴＲ１１のソース電極は、ソース線Ｓ１に接続されている。   FIG. 3 shows the configuration of the display unit. As shown in FIG. 3, the display unit 10 includes a plurality of source lines (source electrodes) S1 to Sm (m is an arbitrary integer of 2 or more) and a plurality of gate lines (gate electrodes) G1 to Gn (n is Electrophoretic elements P11 to Pmn, holding capacitors HC11 to HCmn, and thin film transistors TR11 to TRmn. More specifically, for example, at the intersection position CP11, the electrophoretic element P11 and the storage capacitor HC11 are connected in parallel, and the pixel electrode PE11 of the electrophoretic element P11 is connected to the drain electrode of the thin film transistor TR11. The common electrode CE shared by the electrophoretic elements P11 to Pmn is connected to the ground potential, the gate electrode of the thin film transistor TR11 is connected to the gate line G1, and the source electrode of the thin film transistor TR11 is connected to the source line S1. Has been.

表示部１０は、例えば、従来知られた点順次駆動方式又は線順次駆動方式に基づき駆動され、例えば、電気泳動素子Ｐ１１については、図２に図示のゲートドライバ１１によりゲート線Ｇ１から印加されるゲート信号により、薄膜トランジスタＴＲ１１がオンに起動されると共に、図２に図示のソースドライバ１２によりソース線Ｓ１から印加される前記画像データの信号により、当該画像データが保持容量ＨＣ１１に蓄積され、保持容量ＨＣ１１に規定される画像データの電圧の大きさに従って、電気泳動素子Ｐ１１の状態が、前記画像データに対応する”白”又は”黒”に遷移する。   The display unit 10 is driven based on, for example, a conventionally known dot sequential driving method or line sequential driving method. For example, the electrophoretic element P11 is applied from the gate line G1 by the gate driver 11 illustrated in FIG. The thin film transistor TR11 is turned on by the gate signal, and the image data is stored in the storage capacitor HC11 by the signal of the image data applied from the source line S1 by the source driver 12 illustrated in FIG. The state of the electrophoretic element P11 transitions to “white” or “black” corresponding to the image data in accordance with the voltage level of the image data defined in the HC11.

図４は、表示部の構造を示す。表示部１０は、図４に示されるような従来知られた構造を有しており、その裏面側（ユーザが視認することができない側）に設けられたＴＦＴ(Thin Film Transistor)基板１００上に、例えば、ゲート線Ｇ１に対応する画素電極ＰＥ１１、ＰＥ２１、ＰＥ３１．．．、ＰＥｍ１が一列に配置されいる。当該画素電極ＰＥ１１、ＰＥ２１、ＰＥ３１、、、ＰＥｍ１、及び他の画素電極ＰＥ１２〜ＰＥｍｎに対向する表面側（ユーザが視認することができる側）には、保護膜１０２により保護された共通電極ＣＥが形成されている。画素電極ＰＥ１１、ＰＥ２１、ＰＥ３１．．．、ＰＥｍ１及び共通電極ＣＥ間には、電気泳動素子Ｐ１１、Ｐ２１、Ｐ３１、、、Ｐｍ１が、充填剤であるバインダ１０１により固定されて状態で設けられている。   FIG. 4 shows the structure of the display unit. The display unit 10 has a conventionally known structure as shown in FIG. 4, and is provided on a TFT (Thin Film Transistor) substrate 100 provided on the back side (side that cannot be visually recognized by the user). For example, the pixel electrodes PE11, PE21, PE31. . . , PEm1 are arranged in a line. The common electrode CE protected by the protective film 102 is provided on the surface side (side that can be visually recognized by the user) facing the pixel electrodes PE11, PE21, PE31, PEm1, and the other pixel electrodes PE12 to PEmn. Is formed. Pixel electrodes PE11, PE21, PE31. . . The electrophoretic elements P11, P21, P31, and Pm1 are fixed between the PEm1 and the common electrode CE by a binder 101 that is a filler.

図５は、電気泳動素子の構造及び状態を示し、詳細には、図５（Ａ）は、”黒”を表示する電気泳動素子の状態を示し、図５（Ｂ）は、”白”を表示する電気泳動素子の状態を示す。電気泳動素子Ｐ１１〜Ｐｍｎは、図５（Ａ）、（Ｂ）に示されるように、マイクロカプセル化されている。電気泳動素子Ｐ１１〜Ｐｍｎは、より詳しくは、カプセル壁ＣＷとしてのポリマー膜内に、芯物質として、プラス（＋）に帯電した黒顔料粒子ＢＧ及びマイナス（−）に帯電した白顔料粒子ＷＧを有し、黒顔料粒子ＢＧ及び白顔料粒子ＷＧは、外部から与えられる電界により規定されるカプセル壁ＣＷ内での位置状態を、分散媒ＤＭにより安定的に維持される。   FIG. 5 shows the structure and state of the electrophoretic element. Specifically, FIG. 5 (A) shows the state of the electrophoretic element displaying “black”, and FIG. 5 (B) shows “white”. The state of the electrophoretic element to be displayed is shown. As shown in FIGS. 5A and 5B, the electrophoretic elements P11 to Pmn are microencapsulated. More specifically, the electrophoretic elements P11 to Pmn include positive (+) charged black pigment particles BG and negative (−) charged white pigment particles WG as core materials in a polymer film as the capsule wall CW. The black pigment particles BG and the white pigment particles WG are stably maintained by the dispersion medium DM in the position state in the capsule wall CW defined by the electric field applied from the outside.

電気泳動素子Ｐ１１〜Ｐｍｎは、”黒”を表示しようとするときには、図５（Ａ）に示されるように、共通電極ＣＥに駆動電圧−Ｖdispを印加されかつ画素電極ＰＥ１１〜ＰＥｍｎに零電圧を印加され、即ち書き込まれ、換言すれば、裏面側から表面側への電界Ｅ１を与えられ、これを契機に、プラス（＋）に帯電している黒顔料粒子ＢＧは、カプセル壁ＣＷ内において表面側に近付くように移動すると共に、マイナス（−）に帯電している白顔料粒子ＷＧは、カプセル壁ＣＷ内において裏面側に近付くように移動し、当該移動後の状態を維持する。このようにして、電気泳動素子Ｐ１１〜Ｐｍｎは、表面側に”黒”を表示することから、ユーザは、”黒”を認識することができる。 When the electrophoretic elements P11 to Pmn are to display “black”, as shown in FIG. 5A, the drive voltage −V disp is applied to the common electrode CE and the pixel electrodes PE11 to PEmn are set to zero voltage. Is applied, that is, written, in other words, an electric field E1 is applied from the back surface side to the front surface side, and this causes the black pigment particles BG that are positively charged (+) in the capsule wall CW. The white pigment particles WG that move so as to approach the front surface side and are negatively charged (−) move so as to approach the back surface side in the capsule wall CW, and maintain the state after the movement. In this way, since the electrophoretic elements P11 to Pmn display “black” on the front surface side, the user can recognize “black”.

他方で、電気泳動素子Ｐ１１〜Ｐｍｎは、”白を”表示しようとするときには、図５（Ｂ）に示されるように、共通電極ＣＥに駆動電圧Ｖdispを印加されかつ画素電極ＰＥ１１〜ＰＥｍｎに零電圧を印加され、即ち書き込まれ、換言すれば、表面側から裏面側への電界Ｅ２を与えられ、これを契機として、白顔料粒子ＷＧは、表面側に近付くように移動すると共に、黒顔料粒子ＢＧは、裏面側に近付くように移動し、当該移動後の状態を維持する。このようにして、電気泳動素子Ｐ１１〜Ｐｍｎは、表面側に”白”を表示することから、ユーザは、表面側に現れる”白”を認識することができる。 On the other hand, when the electrophoretic elements P11 to Pmn are to display “white”, as shown in FIG. 5B, the drive voltage V disp is applied to the common electrode CE and the pixel electrodes PE11 to PEmn are applied to the pixel electrodes PE11 to PEmn. A zero voltage is applied, that is, written, in other words, an electric field E2 is applied from the front surface side to the back surface side. With this as an opportunity, the white pigment particles WG move closer to the front surface side and move to the black pigment. The particles BG move so as to approach the back side, and maintain the state after the movement. Thus, since the electrophoretic elements P11 to Pmn display “white” on the surface side, the user can recognize “white” appearing on the surface side.

図２に戻り、表示制御ユニット２は、表示ユニット１の動作を制御すべく、図２に示されるように、信号処理回路２０と、階調制御回路２１と、共通電極駆動回路２２とを有する。   Returning to FIG. 2, the display control unit 2 includes a signal processing circuit 20, a gradation control circuit 21, and a common electrode drive circuit 22 as shown in FIG. 2 in order to control the operation of the display unit 1. .

信号処理回路２０は、装置制御ユニット３から受け取る画像信号、クロック信号、周期信号等の各種の信号に基づき、表示ユニット１内のゲートドライバ１１及びソースドライバ１２が表示部１０に画像を表示させるために必要なゲート信号及び画像データについての処理を行い、当該ゲート信号をゲートドライバ１１へ出力すると共に、当該処理後の画像データをソースドライバ１２へ出力する。   The signal processing circuit 20 causes the gate driver 11 and the source driver 12 in the display unit 1 to display an image on the display unit 10 based on various signals such as an image signal, a clock signal, and a periodic signal received from the device control unit 3. The gate signal and the image data necessary for the processing are performed, the gate signal is output to the gate driver 11, and the processed image data is output to the source driver 12.

階調制御回路２１は、装置制御ユニット３から受け取る画像データから、当該画像データの階調を修正又は変更するための階調信号を生成し、当該階調信号をソースドライバ１２へ出力する。   The gradation control circuit 21 generates a gradation signal for correcting or changing the gradation of the image data from the image data received from the apparatus control unit 3, and outputs the gradation signal to the source driver 12.

共通電極駆動回路２２は、図３に図示の共通電極ＣＥに印加すべき電圧の大きさを制御し、より詳細には、電気泳動素子Ｐ１１〜Ｐｍｎを駆動する駆動方式の種類に応じて、例えば、接地電位に固定すること、又は任意の電位を印加することを行う。   The common electrode drive circuit 22 controls the magnitude of the voltage to be applied to the common electrode CE shown in FIG. 3, and more specifically, according to the type of drive method for driving the electrophoretic elements P11 to Pmn, for example, Then, it is fixed to the ground potential or an arbitrary potential is applied.

装置制御ユニット３は、表示制御ユニット２による表示ユニット１の動作の制御のために必要な信号及びデータ、例えば、画像データを表示制御ユニット２に供給すべく、画像メモリ３０と、装置制御回路３１とを有する。画像メモリ３０は、表示ユニット１内の表示部１０に表示させるべき画像データを記憶する。装置制御回路３１は、電気泳動表示装置Ｄの動作を全体的に制御する機能を有し、具体的には、画像メモリ３０から当該画像メモリ３０に記憶されている画像データを読み出し、当該読み出した画像データを表示制御ユニット２内の信号処理回路２０及び階調制御回路２１に出力し、また、電気泳動素子Ｐ１１〜Ｐｍｎの駆動方式の種類に対応する制御信号を表示制御ユニット２内の共通電極駆動回路２２に出力し、共通電極駆動回路２２は、当該制御信号に従って、共通電極ＣＥに印加すべき電圧を規定する。   The device control unit 3 includes an image memory 30 and a device control circuit 31 in order to supply signals and data necessary for controlling the operation of the display unit 1 by the display control unit 2, for example, image data, to the display control unit 2. And have. The image memory 30 stores image data to be displayed on the display unit 10 in the display unit 1. The device control circuit 31 has a function of generally controlling the operation of the electrophoretic display device D. Specifically, the device control circuit 31 reads out the image data stored in the image memory 30 from the image memory 30, and reads the read-out data. The image data is output to the signal processing circuit 20 and the gradation control circuit 21 in the display control unit 2, and a control signal corresponding to the type of driving method of the electrophoretic elements P11 to Pmn is sent to the common electrode in the display control unit 2. The common electrode drive circuit 22 defines the voltage to be applied to the common electrode CE according to the control signal.

図６は、電源ユニットの構成を示す。電源ユニット４は、外部の電源装置ＰＳ又は内部の回路（高電圧レギュレータ４０、平滑コンデンサ４２）から供給される電源電圧Ｖpsの電力を元に、表示制御ユニット２が表示ユニット１を駆動するために用いる駆動電圧Ｖdisp、−Ｖdisp、及び装置制御ユニット３が用いる論理電圧Ｖlogを生成すべく、図６に示されるように、高電圧レギュレータ４０と、切換制御回路４１と、平滑コンデンサ４２と、切換回路４３と、低電圧レギュレータ４４とを有する。 FIG. 6 shows the configuration of the power supply unit. The power supply unit 4 is for the display control unit 2 to drive the display unit 1 based on the power of the power supply voltage V ps supplied from the external power supply device PS or an internal circuit (high voltage regulator 40, smoothing capacitor 42). As shown in FIG. 6, a high voltage regulator 40, a switching control circuit 41, and a smoothing capacitor 42 are used to generate the drive voltages V disp and −V disp used in the above and the logical voltage V log used by the device control unit 3. And a switching circuit 43 and a low voltage regulator 44.

高電圧レギュレータ４０は、電源装置ＰＳから供給される電源電圧Ｖps（例えば、３Ｖ）の電力から、駆動電圧Ｖdisp、−Ｖdisp（例えば、４０Ｖ、−４０Ｖ）を生成すべく、従来知られた昇圧型の直流／直流変換回路からなる。 The high voltage regulator 40 is conventionally known to generate drive voltages V disp and −V disp (for example, 40V and −40V) from the power of the power supply voltage V ps (for example, 3V) supplied from the power supply device PS. And a step-up DC / DC converter circuit.

切換制御回路４１は、表示制御ユニット２から受け取る書込開始信号ＷＳ及び書込終了信号ＷＥに従って、高電圧レギュレータ４０の直流／直流変換の動作を継続させ又は停止させる制御、及び切換回路４３の選択的な切り換えの制御を行う。切換回路４３の切り換えについてより詳しくは、表示部１０に画像データを書き込むとき、電源装置ＰＳと低電圧レギュレータ４４を導通させる共に、高電圧レギュレータ４０と低電圧レギュレータ４４とを遮断し、対照的に、表示部１０に画像データを保持させるとき、高電圧レギュレータ４０と低電圧レギュレータ４４とを導通させると共に、電源装置ＰＳと低電圧レギュレータ４４とを遮断させる。   The switching control circuit 41 controls the DC voltage / DC conversion operation of the high voltage regulator 40 to be continued or stopped according to the writing start signal WS and the writing end signal WE received from the display control unit 2, and the selection of the switching circuit 43. Control of general switching. In more detail about the switching of the switching circuit 43, when the image data is written in the display unit 10, the power supply device PS and the low voltage regulator 44 are turned on, and the high voltage regulator 40 and the low voltage regulator 44 are cut off. When the display unit 10 holds the image data, the high voltage regulator 40 and the low voltage regulator 44 are made conductive, and the power supply device PS and the low voltage regulator 44 are cut off.

切換制御回路４１は、また、低電圧レギュレータ４４が論理電圧Ｖlogを生成するために必要な、低電圧レギュレータ４４への入力電圧である閾値電圧Ｖthを与えられており、切換制御回路４１は、表示部１０が画像データを保持しているときである、平滑コンデンサ４２から低電圧レギュレータ４４へ駆動電圧Ｖdispの電力を供給しているとき、駆動電圧Ｖdispを閾値電圧Ｖthと比較し、駆動電圧Ｖdispが閾値電圧Ｖthを下回ったと判断すると、高電圧レギュレータ４０からの電力の供給を停止しかつ電源装置ＰＳからの電力を開始するように、スイッチＳＷ１及びスイッチＳＷ２を切り換える。 The switching control circuit 41 is also provided with a threshold voltage V th that is an input voltage to the low voltage regulator 44 that is necessary for the low voltage regulator 44 to generate the logic voltage V log. When the power of the driving voltage V disp is supplied from the smoothing capacitor 42 to the low voltage regulator 44 when the display unit 10 holds the image data, the driving voltage V disp is compared with the threshold voltage V th. When it is determined that the drive voltage V disp has fallen below the threshold voltage V th , the switch SW1 and the switch SW2 are switched so that the supply of power from the high voltage regulator 40 is stopped and the power from the power supply device PS is started.

平滑コンデンサ４２は、高電圧レギュレータ４０の出力端に設けられており、高電圧レギュレータ４０から出力される駆動電圧Ｖdispを平滑化させる機能を有し、駆動電圧Ｖdispにより規定される電荷を蓄積する。 The smoothing capacitor 42 is provided at the output terminal of the high voltage regulator 40, has a function of smoothing the drive voltage V disp output from the high voltage regulator 40, and accumulates charges defined by the drive voltage V disp. To do.

切換回路４３は、スイッチＳＷ１及びスイッチＳＷ２を有する。スイッチＳＷ１の入力端は、高電圧レギュレータ４０に接続されており、スイッチＳＷ２の入力端は、電源装置ＰＳに接続されており、両スイッチＳＷ１、ＳＷ２の出力端は、相互に接続されておりかつ低電圧レギュレータ４４に接続されている。スイッチＳＷ１、ＳＷ２は、切換制御回路４１の制御下で、導通及び遮断を交互に逆相関係で設定され、より詳しくは、スイッチＳＷ１が導通状態であるとき、スイッチＳＷ２は遮断状態であり、他方、スイッチＳＷ１が遮断状態であるとき、スイッチＳＷ２は導通状態である。これにより、切換回路４３は、高電圧レギュレータ４０、即ち、平滑コンデンサ４２から供給される駆動電圧Ｖdispの電力及び電源装置ＰＳから供給される電源電圧Ｖpsの電力の一方を選択的に低電圧レギュレータ４４に出力する。 The switching circuit 43 includes a switch SW1 and a switch SW2. The input end of the switch SW1 is connected to the high voltage regulator 40, the input end of the switch SW2 is connected to the power supply device PS, and the output ends of both the switches SW1 and SW2 are connected to each other and The low voltage regulator 44 is connected. The switches SW1, SW2 are alternately set in a reverse-phase relationship under the control of the switching control circuit 41. More specifically, when the switch SW1 is in the conductive state, the switch SW2 is in the cutoff state, When the switch SW1 is in the cut-off state, the switch SW2 is in the conductive state. Thereby, the switching circuit 43 selectively selects one of the power of the drive voltage V disp supplied from the high voltage regulator 40, that is, the smoothing capacitor 42, and the power of the power supply voltage V ps supplied from the power supply device PS. Output to the regulator 44.

低電圧レギュレータ４４は、切換回路４３経由で供給される電源電圧Ｖps又は駆動電圧Ｖdispの電力を元に、装置制御ユニット３内で用いられる比較的低い電圧である論理電圧Ｖlog（例えば、１．５Ｖ）を生成し、生成した論理電圧Ｖlogを装置制御ユニット３に出力する。 The low voltage regulator 44 is based on the power of the power supply voltage V ps or the driving voltage V disp supplied via the switching circuit 43, and is a logic voltage V log (for example, a relatively low voltage used in the device control unit 3). 1.5V), and the generated logic voltage V log is output to the device control unit 3.

図７、図８は、実施例の電気泳動表示装置の動作を示すフローチャート及びタイミングチャートである。実施例の電気泳動表示装置の動作を図７のフローチャート及び図８のタイミングチャートに沿って説明する。説明及び理解を容易にすべく、電源装置ＰＳ及び電気泳動表示装置Ｄの動作が停止状態にあることを想定する。   7 and 8 are a flowchart and timing chart showing the operation of the electrophoretic display device of the embodiment. The operation of the electrophoretic display device of the embodiment will be described with reference to the flowchart of FIG. 7 and the timing chart of FIG. In order to facilitate explanation and understanding, it is assumed that the operations of the power supply device PS and the electrophoretic display device D are stopped.

工程Ｓ１：図８に図示の時刻Ｔ１のとき、電源装置ＰＳのスイッチ（図示せず）がオンに切り換えられると、電源装置ＰＳは、電源電圧Ｖpsの生成を開始する。 Step S1: At time T1 shown in FIG. 8, when a switch (not shown) of the power supply device PS is turned on, the power supply device PS starts generating the power supply voltage V ps .

工程Ｓ２：時刻Ｔ２のとき、電気泳動表示装置Ｄ自身のスイッチ（図示せず）がオンに切り換えられると、切換制御回路４１は、切換回路４３内のスイッチＳＷ１を遮断し、他方で、切換回路４３内のスイッチＳＷ２を導通にする。   Step S2: At time T2, when a switch (not shown) of the electrophoretic display device D itself is turned on, the switching control circuit 41 shuts off the switch SW1 in the switching circuit 43, and on the other hand, The switch SW2 in 43 is made conductive.

工程Ｓ３：スイッチＳＷ１の遮断及びスイッチＳＷ２の導通により、低電圧レギュレータ４４は、電源装置ＰＳから電源電圧Ｖpsの電力の供給を受けることを開始する。 Step S3: The low voltage regulator 44 starts to receive the supply of the power supply voltage V ps from the power supply device PS by the interruption of the switch SW1 and the conduction of the switch SW2.

工程Ｓ４：時刻Ｔ３のとき、切換制御回路４１は、表示部１０への画像データの書込みＷ１に先立ち、表示制御ユニット２内の信号処理回路２０から書込開始信号ＷＳ１を受けることにより、書込みＷ１が開始されることを予知する。   Step S4: At time T3, the switching control circuit 41 receives the write start signal WS1 from the signal processing circuit 20 in the display control unit 2 prior to the image data write W1 to the display unit 10, thereby writing W1. Predict that will start.

工程Ｓ５：切換制御回路４１は、書込開始信号ＷＳ１に応答して、スイッチＳＷ１を遮断し、また、スイッチＳＷ２を導通にし、即ち、スイッチＳＷ１、ＳＷ２を時刻Ｔ３以前の状態に維持する。   Step S5: In response to the write start signal WS1, the switching control circuit 41 cuts off the switch SW1 and turns on the switch SW2, that is, maintains the switches SW1 and SW2 in the state before time T3.

工程Ｓ６：スイッチＳＷ１の遮断及びスイッチＳＷ２の導通の両状態の持続により、低電圧レギュレータ４４は、電源装置ＰＳから電源電圧Ｖpsの電力の供給を受け続ける。 Step S6: The low voltage regulator 44 continues to receive the power of the power supply voltage V ps from the power supply device PS due to both the interruption of the switch SW1 and the continuity of the switch SW2.

工程Ｓ７：時刻Ｔ３から時刻Ｔ４の間の期間に亘って信号処理回路２０による表示部１０の書込Ｗ１が行われた後、時刻Ｔ４のとき、切換制御回路４１は、信号処理回路２０から、表示部１０への画像データの書き込みＷ１の終了を示す書込終了信号ＷＥ１を受けると、書込みＷ１が終了したと判断する。   Step S7: After the writing W1 of the display unit 10 is performed by the signal processing circuit 20 over a period between time T3 and time T4, at time T4, the switching control circuit 41 starts from the signal processing circuit 20; When the writing end signal WE1 indicating the end of the writing of image data W1 to the display unit 10 is received, it is determined that the writing W1 has ended.

工程Ｓ８：切換制御回路４１は、書込みＷ１の終了を認識すると、スイッチＳＷ１を導通にし、また、スイッチＳＷ２を遮断する。   Step S8: When the switching control circuit 41 recognizes the end of the write W1, the switch SW1 is turned on and the switch SW2 is turned off.

工程Ｓ９：スイッチＳＷ１の導通への切り換え及びスイッチＳＷ２の遮断への切り換えにより、低電圧レギュレータ４４は、切換回路４３を介して平滑コンデンサ４２から、駆動電圧Ｖdispの電力の供給を受け始める。ここで、平滑コンデンサ４２から与えられる駆動電圧Ｖdispは、図６に示されるように、平滑コンデンサ４２に蓄積された電荷の減少に従って時間とともに漸減する。 Step S9: The low voltage regulator 44 starts to receive the power of the drive voltage V disp from the smoothing capacitor 42 via the switching circuit 43 by switching the switch SW1 to conduction and switching the switch SW2 to cutoff. Here, the drive voltage V disp supplied from the smoothing capacitor 42 gradually decreases with time as the charge accumulated in the smoothing capacitor 42 decreases, as shown in FIG.

工程Ｓ１０：工程Ｓ２での電気泳動表示装置Ｄとは対照的にそのスイッチがオフに切り換えられると、即ち、表示の停止の旨が指示されると、電気泳動表示装置Ｄは、表示動作を終了する。   Step S10: In contrast to the electrophoretic display device D in step S2, the electrophoretic display device D ends the display operation when the switch is turned off, that is, when the display stop is instructed. To do.

以下、工程Ｓ１０で表示動作を終了することなく、工程Ｓ４に相当する工程Ｓ２４、工程Ｓ３４に戻る場合について説明する。   Hereinafter, the case where the display operation is returned to step S24 and step S34 corresponding to step S4 without ending the display operation in step S10 will be described.

工程Ｓ２４：工程Ｓ１０で表示動作の終了が指示されることなく、工程Ｓ４に相当する工程Ｓ２４に戻った後、時刻Ｔ５のとき、切換制御回路４１は、信号処理回路２０から、表示部１０への２回めの画像データの書き込みＷ２の開始に先立つ書込開始信号ＷＳ２を受けることにより、書き込みＷ２が開始されることを予知する。以後、工程Ｓ５以下の工程と同様な動作を行う。   Step S24: After returning to Step S24 corresponding to Step S4 without instructing the end of the display operation in Step S10, the switching control circuit 41 moves from the signal processing circuit 20 to the display unit 10 at time T5. By receiving the writing start signal WS2 prior to the start of the second writing of image data W2, the writing W2 is predicted to start. Thereafter, the same operation as the steps after step S5 is performed.

工程Ｓ３４：書き込みＷ２の処理を終えた後工程Ｓ１０で表示動作を終了することなく、工程Ｓ４に相当する工程Ｓ３４に戻った後、書き込みＷ３に引き続く新たな書込みが発生することなく、平滑コンデンサ４２からの駆動電圧Ｖdispが漸減し続ける。 Step S34: After finishing the processing of the writing W2, the smoothing capacitor 42 is returned without returning to the step S34 corresponding to the step S4 without completing the display operation in the step S10 and without generating new writing following the writing W3. The driving voltage V disp from is kept decreasing gradually.

工程Ｓ３５：駆動電圧Ｖdispが漸減し続ける結果、時刻Ｔ９のとき、切換制御回路４１は、駆動電圧Ｖdispが閾値電圧Ｖth以下に減少したことを認識する。 Step S35: As a result of the drive voltage V disp decreasing gradually, at time T9, the switching control circuit 41 recognizes that the drive voltage V disp has decreased below the threshold voltage V th .

工程Ｓ３６：切換制御回路４１は、電圧Ｖdispが閾値電圧Ｖth以下であることを認識した結果として、スイッチＳＷ１を遮断し、また、スイッチＳＷ２を導通にする。 Step S36: As a result of recognizing that the voltage V disp is equal to or lower than the threshold voltage V th , the switching control circuit 41 turns off the switch SW1 and turns on the switch SW2.

工程Ｓ３７：スイッチＳＷ１の遮断への切り換え及びスイッチＳＷ２の導通への切り換えにより、低電圧レギュレータ４４は、切換回路４３経由で電源装置ＰＳから電源電圧Ｖpsの電力を受けることを開始する。以後、工程Ｓ１０を経由して工程Ｓ４に復帰する。 Step S37: The low voltage regulator 44 starts receiving the power of the power supply voltage V ps from the power supply device PS via the switching circuit 43 by switching the switch SW1 to the cutoff state and switching the switch SW2 to the conductive state. Thereafter, the process returns to step S4 via step S10.

上記したように、実施例の電気泳動表示装置Ｄでは、低電圧レギュレータ４４は、切換回路４３の切換動作により、表示部１０に画像データを書き込むときには、電源装置ＰＳから電源電圧Ｖpsの電力の供給を受け、他方で、表示部１０が画像データを保持するときには、平滑コンデンサ４２から駆動電圧Ｖdispの電力の供給を受けることから、換言すれば、表示部１０が画像データを保持するときには、電源装置ＰＳから電源電圧Ｖpsの電力の供給を受けることなく、書込みのときに平滑コンデンサ４２に蓄積された電力の供給を受けることから、平滑コンデンサ４２に蓄積された電力が何ら利用されていなかった従来の電気泳動表示装置に比して、消費電力を低減することが可能となる。 As described above, in the electrophoretic display device D of the embodiment, when the low voltage regulator 44 writes image data to the display unit 10 by the switching operation of the switching circuit 43, the power of the power source voltage V ps is supplied from the power source device PS. On the other hand, when the display unit 10 holds the image data, the power of the driving voltage V disp is received from the smoothing capacitor 42. In other words, when the display unit 10 holds the image data, The power stored in the smoothing capacitor 42 is received at the time of writing without receiving the power of the power supply voltage V ps from the power supply device PS, so that the power stored in the smoothing capacitor 42 is not used at all. Compared with the conventional electrophoretic display device, power consumption can be reduced.

上記した効果に加えて、切換制御回路４１は、高電圧レギュレータ４０からの駆動電圧Ｖdispが上記した閾値電圧Ｖthより小さくなったとき、低電圧レギュレータ４４が、平滑コンデンサ４２から駆動電圧Ｖdispの電力の供給を受けることに代えて、電源装置ＰＳから電源電圧Ｖpsの電力の供給を受けるようにスイッチＳＷ１、ＳＷ２の切り換えを行う。これにより、低電圧レギュレータ４４が論理電圧Ｖlogの生成を安定的に行うことを保証することが可能となる。 In addition to the effects described above, the switching control circuit 41 allows the low voltage regulator 44 to change the driving voltage V disp from the smoothing capacitor 42 when the driving voltage V disp from the high voltage regulator 40 becomes smaller than the threshold voltage V th described above. The switches SW1 and SW2 are switched so as to receive the supply of power of the power supply voltage V ps from the power supply device PS instead of receiving the supply of power. As a result, it is possible to ensure that the low voltage regulator 44 stably generates the logic voltage V log .

〈変形例〉
上記した電気泳動表示装置に代えて、コレステリック液晶を用いた記憶性液晶表示装置及びトナーを用いたトナー表示装置のような、他の記憶性を有する表示装置でも同様な効果を得ることができる。 <Modification>
In place of the above-described electrophoretic display device, a similar effect can be obtained with other display devices having storage properties such as a storage liquid crystal display device using cholesteric liquid crystal and a toner display device using toner.

実施例の電気泳動表示装置の構成を示すブロック図。1 is a block diagram illustrating a configuration of an electrophoretic display device according to an embodiment. 実施例の表示ユニット、表示制御ユニット及び装置制御ユニットの構成を示すブロック図。The block diagram which shows the structure of the display unit of an Example, a display control unit, and an apparatus control unit. 実施例の表示部の構成を示す回路図。The circuit diagram which shows the structure of the display part of an Example. 実施例の表示部の構造を示す断面図。Sectional drawing which shows the structure of the display part of an Example. 実施例の電気泳動素子の構造及び状態を示す断面図。Sectional drawing which shows the structure and state of the electrophoretic element of an Example. 実施例の電源ユニットの構成を示す回路ブロック図。The circuit block diagram which shows the structure of the power supply unit of an Example. 実施例の電気泳動表示装置の動作を示すフローチャート。The flowchart which shows operation | movement of the electrophoretic display apparatus of an Example. 実施例の電気泳動表示装置の動作を示すタイミングチャート。6 is a timing chart showing the operation of the electrophoretic display device of the example.

符号の説明Explanation of symbols

４ 電源ユニット ４０ 高電圧レギュレータ ４１ 切換制御回路 ４２ 平滑コンデンサ ４３ 切換回路 ４４ 低電圧レギュレータ ＳＷ１、ＳＷ２ スイッチ。

4 power supply unit 40 high voltage regulator 41 switching control circuit 42 smoothing capacitor 43 switching circuit 44 low voltage regulator SW1, SW2 switch.

Claims (3)

画像を表示すべく、当該画像を表す画像データを第１の電圧により書き込まれ、当該書き込まれた画像データを保持する複数の記憶性表示素子と、
電源装置により印加される電源電圧から前記第１の電圧を生成する第１の電源回路と、
前記第１の電圧を平滑化するための平滑コンデンサと、
前記第１の電圧より低い第２の電圧を生成する第２の電源回路と、
前記画像データの書き込みのとき前記第２の電源回路に前記電源装置から前記電源電圧を印加する第１の印加、及び前記画像データの保持のとき前記第２の電源回路に前記平滑コンデンサから前記第１の電圧を印加する第２の印加間での切り換えを選択的に行う切換回路とを含むことを特徴とする記憶性表示装置。 In order to display an image, image data representing the image is written by a first voltage, and a plurality of memory display elements that hold the written image data;
A first power supply circuit for generating the first voltage from a power supply voltage applied by a power supply device;
A smoothing capacitor for smoothing the first voltage;
A second power supply circuit for generating a second voltage lower than the first voltage;
When the image data is written, the first power supply voltage is applied from the power supply device to the second power supply circuit, and when the image data is held, the second power supply circuit is supplied from the smoothing capacitor to the second power supply circuit. And a switching circuit that selectively switches between the second application to which the voltage of 1 is applied. 前記画像データを保持する場合であって、前記平滑コンデンサでの前記第１の電圧が、前記第２の電源回路が前記第２の電圧を生成するために必要な電圧より小さくなったとき、前記切換回路は、前記第２の印加から前記第１の印加へ切り換えることを特徴とする請求項１記載の記憶性表示装置。   In the case of holding the image data, when the first voltage at the smoothing capacitor becomes smaller than the voltage required for the second power supply circuit to generate the second voltage, The memory-type display device according to claim 1, wherein the switching circuit switches from the second application to the first application. 前記第２の電圧で動作する処理回路であって前記複数の記憶性表示素子の駆動に関連する処理を行う前記処理回路を更に含むことを特徴とする請求項１記載の記憶性表示装置。


2. The memory-type display device according to claim 1, further comprising a processing circuit that operates at the second voltage and performs processing related to driving of the plurality of memory-type display elements. 3.


JP2004095609A 2004-03-29 2004-03-29 Memory display device Expired - Fee Related JP4581451B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095609A JP4581451B2 (en) 2004-03-29 2004-03-29 Memory display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095609A JP4581451B2 (en) 2004-03-29 2004-03-29 Memory display device

Publications (2)

Publication Number Publication Date
JP2005283821A true JP2005283821A (en) 2005-10-13
JP4581451B2 JP4581451B2 (en) 2010-11-17

Family

ID=35182287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095609A Expired - Fee Related JP4581451B2 (en) 2004-03-29 2004-03-29 Memory display device

Country Status (1)

Country Link
JP (1) JP4581451B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273956A (en) * 2006-03-31 2007-10-18 Genta Kagi Kogyo Kofun Yugenkoshi Thin film transistor array substrate and electronic ink display device
WO2011092750A1 (en) * 2010-01-29 2011-08-04 富士通フロンテック株式会社 Memory-type liquid crystal driving circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002865A1 (en) * 1994-07-14 1996-02-01 Seiko Epson Corporation Power source circuit, liquid crystal display device, and electronic device
WO1996021880A1 (en) * 1995-01-11 1996-07-18 Seiko Epson Corporation Power source circuit, liquid crystal display, and electronic device
JP2002072976A (en) * 2000-08-30 2002-03-12 Minolta Co Ltd Controller for liquid crystal display element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002865A1 (en) * 1994-07-14 1996-02-01 Seiko Epson Corporation Power source circuit, liquid crystal display device, and electronic device
WO1996021880A1 (en) * 1995-01-11 1996-07-18 Seiko Epson Corporation Power source circuit, liquid crystal display, and electronic device
JP2002072976A (en) * 2000-08-30 2002-03-12 Minolta Co Ltd Controller for liquid crystal display element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273956A (en) * 2006-03-31 2007-10-18 Genta Kagi Kogyo Kofun Yugenkoshi Thin film transistor array substrate and electronic ink display device
WO2011092750A1 (en) * 2010-01-29 2011-08-04 富士通フロンテック株式会社 Memory-type liquid crystal driving circuit
JPWO2011092750A1 (en) * 2010-01-29 2013-05-23 富士通フロンテック株式会社 Memory circuit drive circuit
US8482553B2 (en) 2010-01-29 2013-07-09 Fujitsu Frontech Limited Drive circuit for driving memory-type liquid crystal

Also Published As

Publication number Publication date
JP4581451B2 (en) 2010-11-17

Similar Documents

Publication Publication Date Title
US8300009B2 (en) Electrophoretic display, method for driving electrophoretic display, and storage display
JP5125378B2 (en) Control method, control device, display body, and information display device
JP6582435B2 (en) Integrated circuit device and electronic apparatus
JP2008033241A (en) Electrophoretic device, driving method for electrophoretic device, and electronic apparatus
JP5454238B2 (en) Electro-optic device
JP5151547B2 (en) Image rewriting control device and information display device
JP2016027365A (en) Integrated circuit device, electronic device, and electrooptical panel control method
JP2008180974A (en) Electrophoretic device, driving method of electrophoretic device, and electronic apparatus
JP2007286237A (en) Display device
JP5577930B2 (en) Integrated circuit device and electronic apparatus
JP2009204812A (en) Image redrawing control device and information display device
JP4944497B2 (en) Display device
JP4581451B2 (en) Memory display device
JP5459592B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2006215293A (en) Memory type liquid crystal panel
JP5472124B2 (en) Electrophoretic display device, driving method thereof, and control device for electrophoretic display device
CN116758871A (en) Driving method and driving circuit thereof
JP2006133332A (en) Particle moving type display apparatus
WO2017077953A1 (en) Display device and control method therefor
JP5804093B2 (en) Driving method of electrophoretic display device
JP2017021274A (en) Electrophoretic display control device, electrophoretic display device, electronic apparatus and control method
JP6424350B2 (en) Electrophoresis apparatus and electronic device
JP2005274868A (en) Liquid crystal display device and driving device for liquid crystal display device
JP2005173245A (en) Power unit and liquid crystal display device
KR20120063768A (en) Electrophoresis display device and power control method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees