JP2005276412A5

JP2005276412A5 -

Info

Publication number: JP2005276412A5
Application number: JP2005046625A
Authority: JP
Filing date: 2005-02-23
Publication date: 2008-04-10

Claims

デジタル信号を等化して、等化された再生信号を提供するように構成された等化器と、
前記等化された再生信号を受信し、その受信信号を記録媒体に保存されたデータを示すデジタル出力信号に変換することができるビタビ検出装置とを有し、
前記等化器が余弦関数に基づいて当該等化器の係数を適応的に更新する係数学習回路を用いて実装され、前記係数学習回路がマグニチュード応答を修正するための第１のパラメータｋを含むタップ係数更新式を用いて係数を調整し、前記第１のパラメータｋが、ｋをマグニチュード応答を修正するための余弦等化器パラメータ、ｇを更新減衰ゲイン、f()を余弦関数、ａ _ｋ＋１が時間ｋ＋１で検出されるビットを表し、ａ _ｋ−１が時間ｋ−１で検出されるビットを表し、そしてｅ _ｋをノイズ的に等化された信号と望ましい無ノイズ信号との間の差に基づく誤差信号として、ｋ＝ｋ−ｇ ^＊（ｆ（ａ _ｋ＋１）+ｆ（ａ _ｋ−１））* ｅ _ｋの式により調整されることを特徴とする読み取りチャネル。
前記係数学習回路が位相応答を修正するための第２のパラメータjを含むタップ係数更新式を用いて係数を調整することを特徴とする請求項１記載の読み取りチャネル。
前記第２のパラメータｊが、ｊを位相応答を修正するための余弦等化器パラメータ、gを更新減衰ゲイン、f()を余弦関数、ａ _ｋ＋２が時間ｋ＋２で検出されるビットを表し、ａ _ｋ−２が時間ｋ−２で検出されるビットを表し、そしてｅ _ｋをノイズ的に等化された信号と望ましい無ノイズ信号との間の差に基づく誤差信号として、ｊ＝ｊ−ｇ ^＊（ｆ（ａ _ｋ＋２）+ｆ（ａ _ｋ−２））* ｅ _ｋの式で調整されることを特徴とする請求項２記載の読み取りチャネル。
デジタル信号を等化して、等化された再生信号を提供するように構成された等化器と、
前記等化された再生信号を受信し、その受信信号を記録媒体に保存されたデータを示すデジタル出力信号に変換することができるビタビ検出装置とを有し、
前記等化器が余弦関数に基づいて当該等化器の係数を適応的に更新する係数学習回路を用いて実装され、前記係数学習回路が、ｇを与えられた更新減衰ゲイン、f()を余弦関数、そしてａ _ｋ−ｉが時間ｋ−ｉで検出されるビットを表すものとして、ｗ _ｉ＝ｗ _ｉ −ｇ ^＊ｆ（ａ _ｋ−ｉ） ^＊ｅ _ｋに従って係数ｗ _ｉを調整することを特徴とする読み取りチャネル。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉ −ａ _{ｋ−ｉ−２} であるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてＰＲ４応答が付加されることを特徴とする請求項４記載の読み取りチャネル。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉ＋ａ _{ｋ−ｉ−１} −ａ _{ｋ−ｉ−２} −ａ _{ｋ−ｉ−３} であるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてＥＰＲ４応答が付加されることを特徴とする請求項４記載の読み取りチャネル。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉｔ _ｋであるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてｔ _ｋが付加されることを特徴とする請求項４記載の読み取りチャネル。
ｆ（ａ_ｋ−ｉ）がａ_ｋ−ｉｈ_ｋであるように選択され、検出される書き込みビットａ_ｋ−ｉに、前記余弦関数に基づいてｈ_ｋが付加されることを特徴とする請求項４記載の読み取りチャネル。
記録媒体上に記録された符号及び非符号を再生することによって得られる再生信号の波形を等化する波形等化器において、
前記再生された信号の伝播を遅らせる遅延要素と、
所定の係数を前記再生信号及び遅延要素からの遅延信号に掛け合わせる複数の乗算器と、
前記複数の乗算器のそれぞれについて、所定の係数を適応的に更新する係数学習回路と、
前記複数の乗算器からの出力を加算する加算器とを有し、
前記係数学習回路が余弦関数に基づいて前記等化器の係数を適応的に更新し、前記係数学習回路がマグニチュード応答を修正するための第１のパラメータｋを含むタップ係数更新式を用いて係数を調整し、前記第１のパラメータｋが、ｋをマグニチュード応答を修正するための余弦等化器パラメータ、ｇを更新減衰ゲイン、f()を余弦関数、ａ _ｋ＋１が時間ｋ＋１で検出されるビットを表し、ａ _ｋ−１が時間ｋ−１で検出されるビットを表し、そしてｅ _ｋをノイズ的に等化された信号と望ましい無ノイズ信号との間の差に基づく誤差信号として、ｋ＝ｋ−ｇ ^＊（ｆ（ａ _ｋ＋１）+ｆ（ａ _ｋ−１））* ｅ _ｋの式により調整されることを特徴とする波形等化器。
前記係数学数回路が位相応答を修正するための第２のパラメータｊを有するタップ係数更新式を用いて係数を調整することを特徴とする請求項９記載の波形等化器。
前記第２のパラメータｊが、ｊを位相応答を修正するための余弦等化パラメータ、ｇを更新減衰ゲイン、f()を余弦関数、ａ _ｋ＋２が時間ｋ＋２で検出されるビットを表し、ａ _ｋ−２が時間ｋ−２で検出されるビットを表し、そしてｅ _ｋをノイズ的な等化信号と望ましい無ノイズ信号との間の差に基づく誤差信号として、ｊ＝ｊ−ｇ ^＊（ｆ（ａ _ｋ＋２）＋f（ａ _ｋ−２）） ^＊ｅ _ｋの式により調整されることを特徴とする請求項１０記載の波形等化器。
記録媒体上に記録された符号及び非符号を再生することによって得られる再生信号の波形を等化する波形等化器において、
前記再生された信号の伝播を遅らせる遅延要素と、
所定の係数を前記再生信号及び遅延要素からの遅延信号に掛け合わせる複数の乗算器と、
前記複数の乗算器のそれぞれについて、所定の係数を適応的に更新する係数学習回路と、
前記複数の乗算器からの出力を加算する加算器とを有し、
前記係数学習回路が余弦関数に基づいて前記等化器の係数を適応的に更新し、前記係数学習回路が、ｇを与えられた更新減衰ゲイン、f()を余弦関数、そしてａ _ｋ−ｉが時間ｋ−ｉで検出されるビットを表すものとして、ｗ _ｉ＝ｗ _ｉ −ｇ ^＊ｆ（ａ _ｋ−ｉ） ^＊ｅ _ｋに従って係数ｗ _ｉを調整することを特徴とする波形等化器。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉ −ａ _{ｋ−ｉ−２} であるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてＰＲ４応答が付加されることを特徴とする請求項１２記載の波形等化器。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉ＋ａ _{ｋ−ｉ−１} −ａ _{ｋ−ｉ−２} −ａ _{ｋ−ｉ−３} であるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてＥＰＲ４応答が付加されることを特徴とする請求項１２記載の波形等化器。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉｔ _ｋであるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてｔ _ｋが付加されることを特徴とする請求項１２記載の波形等化器。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉｈ _ｋであるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてｈ _ｋが付加されることを特徴とする請求項１２記載の波形等化器。
信号処理システムにおいて、
内部にデータを保存するメモリと、
前記メモリに結合され、デジタル信号を等化して、等化された再生信号を提供し、余弦関数に基づいて前記等化器の係数を適応的に更新するプロセッサとを有し、
前記プロセッサがマグニチュード応答を修正するための第１のパラメータｋを有するタップ係数更新式を用いて係数を調整し、前記第１のパラメータｋが、ｋを前記マグニチュード応答を修正するための余弦等化器パラメータ、ｇを更新減衰ゲイン、f()を余弦関数、ａ _ｋ＋１が時間ｋ＋１で検出されるビットを表し、ａ _ｋ−１が時間ｋ−１で検出されるビットを表し、そしてｅ _ｋをノイズ的な等化信号と望ましい無ノイズ信号との間の差に基づく誤差信号として、ｋ＝ｋ−ｇ ^＊（ｆ（ａ _ｋ＋１）＋ｆ（ａ _ｋ−１）） ^＊ｅ _ｋによって調整されることを特徴とする信号処理システム。
前記プロセッサが、位相応答を修正するための第２のパラメータｊを有するタップ係数更新式を用いて係数を調整することを特徴とする請求項１７記載の信号処理システム。
前記第２のパラメータｊが、ｊを位相応答を修正するための余弦等化器パラメータ、ｇを更新減衰ゲイン、f()を余弦関数、ａ _ｋ＋２が時間ｋ＋２で検出されるビットを表し、ａ _ｋ−２が時間ｋ−２で検出されるビットを表し、そしてｅ _ｋをノイズ的な等化信号と望ましい無ノイズ信号との間の差に基づく誤差信号として、ｊ＝ｊ−ｇ ^＊（ｆ（ａ _ｋ＋２）＋ｆ（ａ _ｋ−２）） ^＊ｅ _ｋの式により調整されることを特徴とする請求項１８記載の信号処理システム。
信号処理システムにおいて、
内部にデータを保存するメモリと、
前記メモリに結合され、デジタル信号を等化して、等化された再生信号を提供し、余弦関数に基づいて前記等化器の係数を適応的に更新するプロセッサとを有し、
前記プロセッサが、ｇを与えられた更新減衰ゲイン、f()を余弦関数、そしてａ _ｋ−ｉが時間ｋ−ｉで検出されるビットを表すものとして、ｗ _ｉ＝ｗ _ｉ −ｇ ^＊ｆ（ａ _ｋ−ｉ） ^＊ｅ _ｋに従って係数ｗ _ｉを調整することを特徴とする信号処理システム。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉ −ａ _{ｋ−ｉ−２} であるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてＰＲ４応答が付加されることを特徴とする請求項２０記載の信号処理システム。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉ＋ａ _{ｋ−ｉ−１} −ａ _{ｋ−ｉ−２} −ａ _{ｋ−ｉ−３} であるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてＥＰＲ４応答が付加されることを特徴とする請求項２０記載の信号処理システム。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉｔ _ｋであるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてｔ _ｋが付加されることを特徴とする請求項２０記載の信号処理システム。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉｈ _ｋであるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてｈ _ｋが付加されることを特徴とする請求項２０記載の信号処理システム。
磁気記憶装置において、
データを記録するための磁気記憶媒体と、
前記磁気記憶媒体を駆動するためのモータと、
前記磁気記憶媒体上のデータを書き込み及び読み取るためのヘッドと、
前記磁気記憶媒体に対して前記ヘッドを位置づけするアクチュエータと、
デジタル信号を等化して等化された再生信号を提供するように構成された等化器と、その等化された再生信号を受信してその再生信号を記録媒体上に記憶されたデータを示すデジタル出力信号に変換することができるビタビ検出装置とを備えて構成され、前記磁気記憶媒体上のコード化された信号を処理するためのデータ・チャネルとを有し、
前記等化器が余弦関数に基づいて当該等化器の係数を適応的に更新する係数学習回路を用いて実装され、前記等化器がマグニチュード応答を修正するための第１のパラメータｋを有するタップ係数更新式を用いて係数を調整し、前記第１のパラメータｋが、ｋを前記マグニチュード応答を修正するための余弦等化器パラメータ、ｇを更新減衰ゲイン、f()を余弦関数、ａ _ｋ＋１が時間ｋ＋１で検出されるビットを表し、ａ _ｋ−１が時間ｋ−１で検出されるビットを表し、そしてｅ _ｋをノイズ的な等化信号と望ましい無ノイズ信号との間の差に基づく誤差信号として、ｋ＝ｋ−ｇ ^＊（ｆ（ａ _ｋ＋１）＋ｆ（ａ _ｋ−１）） ^＊ｅ _ｋによって調整されることを特徴とする磁気記憶装置。
前記等化器が、位相応答を修正するための第２のパラメータｊを有するタップ係数更新式を用いて係数を調整することを特徴とする請求項２５記載の磁気記憶装置。
前記第２のパラメータｊが、ｊを位相応答を修正するための余弦等化器パラメータ、ｇを更新減衰ゲイン、f()を余弦関数、ａ _ｋ＋２が時間ｋ＋２で検出されるビットを表し、ａ _ｋ−２が時間ｋ−２で検出されるビットを表し、そしてｅ _ｋをノイズ的な等化信号と望ましい無ノイズ信号との間の差に基づく誤差信号として、ｊ＝ｊ−ｇ ^＊（ｆ（ａ _ｋ＋２）＋ｆ（ａ _ｋ−２）） ^＊ｅ _ｋの式により調整されることを特徴とする請求項２６記載の磁気記憶装置。
磁気記憶装置において、
データを記録するための磁気記憶媒体と、
前記磁気記憶媒体を駆動するためのモータと、
前記磁気記憶媒体上のデータを書き込み及び読み取るためのヘッドと、
前記磁気記憶媒体に対して前記ヘッドを位置づけするアクチュエータと、
デジタル信号を等化して等化された再生信号を提供するように構成された等化器と、その等化された再生信号を受信してその再生信号を記録媒体上に記憶されたデータを示すデジタル出力信号に変換することができるビタビ検出装置とを備えて構成され、前記磁気記憶媒体上のコード化された信号を処理するためのデータ・チャネルとを有し、
前記等化器が余弦関数に基づいて当該等化器の係数を適応的に更新する係数学習回路を用いて実装され、前記係数学習回路が、ｇを与えられた更新減衰ゲイン、f()を余弦関数、そしてａ _ｋ−ｉが時間ｋ−ｉで検出されるビットを表すものとして、ｗ _ｉ＝ｗ _ｉ −ｇ ^＊ｆ（ａ _ｋ−ｉ） ^＊ｅ _ｋに従って係数ｗ _ｉを調整することを特徴とする磁気記憶装置。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉ −ａ _{ｋ−ｉ−２} であるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてＰＲ４応答が付加されることを特徴とする請求項２８記載の磁気記憶装置。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉ＋ａ _{ｋ−ｉ−１} −ａ _{ｋ−ｉ−２} −ａ _{ｋ−ｉ−３} であるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてＥＰＲ４応答が付加されることを特徴とする請求項２８記載の磁気記憶装置。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉｔ _ｋであるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてｔ _ｋが付加されることを特徴とする請求項２８記載の磁気記憶装置。
ｆ（ａ _ｋ−ｉ）がａ _ｋ−ｉｈ _ｋであるように選択され、検出される書き込みビットａ _ｋ−ｉに、前記余弦関数に基づいてｈ _ｋが付加されることを特徴とする請求項２８記載の磁気記憶装置。