JP2005274500A - 検査容易化設計の半導体集積回路および半導体集積回路の故障箇所診断方法 - Google Patents

Abstract

【課題】 スキャンアウト信号線の配線長を短くすべく圧縮器を介在して、外部出力ピン数をスキャンアウト信号線数より削減している構成において、複数のスキャンアウト信号線で同時に故障が発生しても、それらの故障の応答を見逃さないようにする。
【解決手段】 スキャンアウト信号線ＳＯ１〜ＳＯ７と外部出力ピンＰＯ１〜ＰＯ３との間に圧縮器１０が介在され、その圧縮器１０が、前記スキャンアウト信号線より同時に複数の故障応答が入力された場合の応答として、すべて正常の場合の応答と異なる応答を行うように構成されている。具体的には、外部出力ピンの個数分のＥＸＯＲゲートまたはＥＸＮＯＲゲートである圧縮ゲートで構成され、前記すべてのスキャンアウト信号線が、前記圧縮ゲート群に対する入力接続のパターンを互いにすべて異にする状態で前記圧縮ゲート群に接続されている。
【選択図】 図１

Description

本発明は、複数のスキャンアウト信号線と、前記スキャンアウト信号線より少ない数の外部出力ピンと、前記スキャンアウト信号線と前記外部出力ピンとの間に介在された圧縮器とを備えた検査容易化設計の半導体集積回路に関する。

本発明はまた、故障検出の場合に、どのスキャンアウト信号線に故障が発生したかを特定する半導体集積回路の故障箇所診断方法に関する。

従来、半導体集積回路の検査容易化設計方法の１つとして、スキャン設計方法がある（非特許文献１参照）。

スキャン設計は、回路中のＦＦ（フリップフロップ）をスキャンＦＦに置き換え、シフトレジスタ状に接続した設計である。スキャン設計によれば、検査時にシフトレジスタを通じてＦＦの値の設定、読み出しを自由に行うことができる。この場合に、スキャンＦＦを外部入出力とみなすことができる。よって、スキャン設計回路に対しては、スキャンＦＦを外部入出力とみなし、検査系列を容易に生成することができる。
特開２０００−３５２５７６号公報（第５−７頁、第２図） 「デジタル・システムズ・テスティング・アンド・テスタブル・デザイン」コンピュータ・サイエンス・プレス発行、１９９０年

回路規模の増大に伴い、スキャン設計を適用された回路のテストデータ量が増大している。テストデータ量が増大する問題を、スキャンアウト信号線の出力を圧縮する回路（圧縮器）を追加することによって解決することができる。これによれば、スキャンアウト信号線の出力を圧縮する回路を追加することによって、従来、スキャンアウト信号線数の２倍必要であった外部ピン数を削減することができる。この削減した外部ピンによって、新たにスキャンアウト信号線数を増加させ、スキャンアウト信号線数の増加に伴い、スキャンアウト信号線長を削減することができる。そして、スキャンアウト信号線長を削減することによって、テスタでの検査系列長を削減し、テストコストを削減することができる。

しかし、スキャンアウト信号線の出力を圧縮することで、同時に複数の偶数個の故障が発生した場合に、故障の応答を圧縮すると、故障が発生したことを確認できない場合がある。また、故障診断の際に、複数のスキャンアウト信号線の出力の故障の応答を圧縮するために、故障の応答を圧縮しているスキャンアウト信号線中のどのスキャンアウト信号線で故障を観測したかを特定することができない問題が存在する。

上記の課題を解決するために、本発明は次のような手段を講じる。

第１の解決手段として、本発明による検査容易化設計の半導体集積回路は、ｑ本（ｑは２以上）のスキャンアウト信号線と、前記ｑ本より少ない外部出力ピンと、前記スキャンアウト信号線と前記外部出力ピンとの間に介在された圧縮器とを備えた半導体集積回路であって、前記圧縮器が、前記スキャンアウト信号線より同時にｎ個（ｎは２以上、ｑ以下）の故障応答が入力された場合の応答として、すべて正常の場合の応答と異なる応答を行うように構成されていることを特徴とする。

スキャンアウト信号線の配線長を短くするために圧縮器を介在させているが、複数（ｎ個）のスキャンアウト信号線における故障が同時に圧縮器に伝搬しても、前記圧縮器は、その場合の応答として、すべて正常の場合の応答とは異なる応答を行うように構成されている。したがって、スキャンアウト信号線の配線長を短くすべく圧縮器を介在して、外部出力ピン数をスキャンアウト信号線数より削減している構成であるにもかかわらず、複数のスキャンアウト信号線で同時に故障が発生しても、それらの故障の応答を見逃すことはない。

上記第１の解決手段において、次の２つの態様は好ましいものである。

１つは、前記ｎを２とする場合に、前記外部出力ピンの数をｐとして、前記スキャンアウト信号線の数ｑを（２^p−１）以下の任意の値とする。そして、前記圧縮器を、前記外部出力の個数分のＥＸＯＲゲートまたはＥＸＮＯＲゲートである圧縮ゲートで構成する。さらに、前記すべてのスキャンアウト信号線が、前記圧縮ゲート群に対する入力接続のパターンを互いにすべて異にする状態で前記圧縮ゲート群に接続されているものである。

このように構成すれば、同時故障の数を２に限定する条件下で、圧縮器を外部出力ピンの個数分の圧縮ゲートで構成でき、故障の応答を見逃さない効果を、合理的な回路構成で実現することができる。

もう１つは、前記ｎを３とする場合に、前記外部出力ピンの数をｐとして、前記スキャンアウト信号線の数ｑを２^p-1以下の任意の値とする。そして、前記圧縮器を、前記外部出力の個数分のＥＸＯＲゲートまたはＥＸＮＯＲゲートである圧縮ゲートで構成する。さらに、前記すべてのスキャンアウト信号線が、前記圧縮ゲート群に対する入力接続のパターンを互いにすべて異にする状態で前記圧縮ゲート群に接続され、かつ、１つの圧縮ゲートに対しては前記すべてのスキャンアウト信号線が共通に接続されているものである。

共通接続の圧縮ゲート以外の圧縮ゲートに接続される外部出力ピンの数ｐ′は、ｐ′＝ｐ−１である。このｐ′を、上記の（２^p−１）におけるｐに代入すると、スキャンアウト信号線の数は（２^p-1−１）となる。これに、共通接続の１つの圧縮ゲートに対応するスキャンアウト信号線１本を加えると、スキャンアウト信号線の数は全体で、（２^p-1−１）＋１＝２^p-1となる。

このように構成すれば、同時故障の数が３であっても、圧縮器を外部出力ピンの個数分の圧縮ゲートで構成でき、故障の応答を見逃さない効果を、合理的な回路構成で実現することができる。

第２の解決手段として、本発明による検査容易化設計の半導体集積回路は、ｑ本（ｑは２以上）のスキャンアウト信号線と、前記ｑ本より少ない外部出力ピンと、前記スキャンアウト信号線と前記外部出力ピンとの間に介在された圧縮器とを備えた半導体集積回路であって、前記圧縮器が、前記スキャンアウト信号線より同時にｎ個（ｎは１以上、ｑ以下）の故障応答が入力された場合の応答として、すべて正常の場合の応答と異なる応答を行うように構成されていることを特徴とする。

このように構成すれば、すべての応答が互いに異なる状態を出力する組合せ回路で構成された圧縮器を備えることによって、故障箇所を特定することができる。

上記第２の解決手段において、次の態様は好ましいものである。

すなわち、前記ｎを１とする場合に、前記外部出力ピンの数をｐとして、前記スキャンアウト信号線の数ｑを２^p-1以下の任意の値とする。そして、前記圧縮器を、前記外部出力の個数分のＥＸＯＲゲートまたはＥＸＮＯＲゲートである圧縮ゲートで構成する。さらに、前記すべてのスキャンアウト信号線が、前記圧縮ゲート群に対する入力接続のパターンを互いにすべて異にする状態で前記圧縮ゲート群に接続され、かつ、１つの圧縮ゲートに対しては前記すべてのスキャンアウト信号線が共通に接続されているものである。

このように構成すれば、故障の数を１に限定する条件下で、圧縮器を外部出力ピンの個数分の圧縮ゲートで構成でき、故障箇所を特定する効果を、合理的な回路構成で実現することができる。

また、本発明による半導体集積回路の故障箇所診断方法は、上記第２の解決手段の半導体集積回路において、前記スキャンアウト信号線と前記圧縮器と前記外部出力ピンの接続情報に基づき、故障発生のスキャンアウト信号線と外部出力の応答表を作成する手順と、前記応答表と前記外部出力ピンの故障検出情報に基づいてどのスキャンアウト信号線に故障が発生したかを特定する手順とを含むことを特徴とするものである。

この故障箇所診断方法によって、どのスキャンアウト信号線に故障が発生したかを特定することができる。

以上のように本発明によれば、スキャンアウト信号線と外部出力ピンとの間に組合せ回路で構成された圧縮器を用いることによって、少ない外部出力ピン数で多くのスキャンアウト信号線の故障の応答を観測することができ、また、故障箇所を特定することができる。その結果、テスタ上での応答の観測が必要な外部出力ピン数を削減することができる。あるいは、外部出力ピン数を同じとするなら、スキャンアウト信号線の数を増加させることで、検査時間の短縮を図ることができる。さらに、従来の圧縮器を用いた場合より、故障の見逃しを少なくすることができ、検査品質を高めることができる。

以下、本発明にかかわる半導体検査容易化設計回路の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は本発明の実施の形態１にかかわる半導体集積回路の回路図を示す。ＳＩ１〜ＳＩｑはスキャンインピン、ＦＦ１１〜ＦＦｑｋはスキャンＦＦ、ＳＯ１〜ＳＯ４はスキャンアウト信号線、ＰＯ１〜ＰＯｐは外部出力ピン、１０は組合せ回路で構成された圧縮器である。図１は外部入力とスキャンアウト信号線と圧縮器１０と外部出力の接続関係を示しており、通常のスキャン設計と比較して、スキャンアウト信号線と外部出力ピンの間に組合せ回路で構成された圧縮器１０が存在することが特徴である。

図２は実施の形態１における圧縮器１０の構成を示す回路図である。ＳＯ１〜ＳＯ７はスキャンアウト信号線、ＰＯ１〜ＰＯ３は外部出力ピンである。ここでの圧縮器１０は、１個の故障の応答が入力された場合に、正常である場合と、２個の故障の組合せの場合との、すべての応答が互いに異なる状態を出力する組合せ回路で構成された例である。この圧縮器１０は、排他的論理和演算を行うＥＸＯＲゲートＥＯＲ１〜ＥＯＲ３で構成されている。

表１は図２の各スキャンアウト信号線の故障の応答が圧縮器１０に入力された場合の外部出力ピンの応答を示す。

表１の縦に各スキャンアウト信号線名と外部出力ピン名が示され、横に正常な場合と各スキャンアウト信号線に故障の応答がある場合の組合せ番号が示されている。●は当該スキャンアウト信号線の故障の応答を観測したことを示し、“０”は当該外部出力の応答が正常な場合の期待値と一致していることを示し、“１”は当該外部出力の応答が正常な場合の期待値と一致しないことを示している。

例えば、左から２列目の組合せ１では、スキャンアウト信号線ＳＯ１のみ故障の応答ある場合は、外部出力ピンＰＯ１で正常な場合の期待値と一致せず、外部出力ピンＰＯ２と外部出力ピンＰＯ３では正常な場合の期待値と一致することを示している。

表１から明かなように、正常である場合の応答と、１個または２個の故障の組合せの場合の応答のすべてにおいて、互いに異なる応答を出力している。

一般に、外部出力ピン数がｐ本であり、スキャンアウト信号線が（２^p−１）以下であるｑ本であり、ｐ個の圧縮ゲートを用いて圧縮器１０を構成した場合を考える。ただし、すべてのスキャンアウト信号線と圧縮ゲートの接続関係がすべて異なる接続となっている。ここで、スキャンアウト信号線は（２^p−１）以下であるｑ本であり、ｐ個の圧縮ゲートへの接続の組合せは２^pの組合せがある。よって、ｑ本のスキャンアウト信号線は、ｐ個の圧縮ゲートへすべて異なる接続とすることが必ず可能である。

ここで、スキャンアウト信号線に１個の故障がある場合を考える。すべてのスキャンアウト信号線と圧縮ゲートの接続関係がすべて異なる接続であるものとする。

スキャンアウト信号線ＳＯ１はＥＸＯＲゲートＥＯＲ１に対してのみ接続されている。

スキャンアウト信号線ＳＯ２はＥＸＯＲゲートＥＯＲ２に対してのみ接続されている。

スキャンアウト信号線ＳＯ３はＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ２とに対して接続されている。

スキャンアウト信号線ＳＯ４はＥＸＯＲゲートＥＯＲ３に対してのみ接続されている。

スキャンアウト信号線ＳＯ５はＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ３とに対して接続されている。

スキャンアウト信号線ＳＯ６はＥＸＯＲゲートＥＯＲ２とＥＸＯＲゲートＥＯＲ３とに対して接続されている。

スキャンアウト信号線ＳＯ７はＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ２とＥＸＯＲゲートＥＯＲ３とに対して接続されている。

このように構成することによって、スキャンアウト信号線に１個の故障がある場合、圧縮ゲートを通じて、正常である場合と１個の故障の組合せの場合とで、すべての応答が互いに異なる状態を出力することになる。

同様にスキャンアウト信号線に２個の故障がある場合を考える。

仮にすべてのスキャンアウト信号線に故障が発生したとすると、すべての圧縮ゲートのすべての入力へ“１”が入力される。これとの対比で、スキャンアウト信号線に２個の故障が同時に発生した場合を考えると、少なくとも１つの圧縮ゲートでは、オール故障の場合とは異なる入力となる。よって、圧縮ゲートを通じて、故障の応答は圧縮されない。すべてが正常である場合と、２個の故障が発生した場合とでは、必ず、応答が互いに異なる状態を出力することになる。以下、具体的に説明する。

ケース８のように、スキャンアウト信号線ＳＯ１とスキャンアウト信号線ＳＯ２とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ２とが“１”を出力し、ＥＸＯＲゲートＥＯＲ３は“０”のままである。これは、“１１０”と表される。これは、すべてが正常のケース１の場合の“０００”とは異なるものとなっている。

ケース９のように、スキャンアウト信号線ＳＯ１とスキャンアウト信号線ＳＯ３とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ２とが“１”を出力し、ＥＸＯＲゲートＥＯＲ３は“０”のままである。これも、“１１０”と表され、すべてが正常の場合の“０００”とは区別される。

ケース１０のように、スキャンアウト信号線ＳＯ１とスキャンアウト信号線ＳＯ４とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ３とが“１”を出力し、ＥＸＯＲゲートＥＯＲ２は“０”のままである。これは、“１０１”と表され、すべてが正常の場合の“０００”とは区別される。

ケース１１のように、スキャンアウト信号線ＳＯ１とスキャンアウト信号線ＳＯ５とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ３のみが“１”を出力し、ＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ２は“０”のままである。これは、“００１”と表され、すべてが正常の場合の“０００”とは区別される。

ケース１２のように、スキャンアウト信号線ＳＯ１とスキャンアウト信号線ＳＯ６とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ２とＥＸＯＲゲートＥＯＲ３のすべてが“１”を出力し、これは、“１１１”と表され、すべてが正常の場合の“０００”とは区別される。

ケース１３のように、スキャンアウト信号線ＳＯ１とスキャンアウト信号線ＳＯ７とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ２とＥＸＯＲゲートＥＯＲ３とが“１”を出力し、ＥＸＯＲゲートＥＯＲ１は“０”のままである。これは、“０１１”と表され、すべてが正常の場合の“０００”とは区別される。

ケース１４のように、スキャンアウト信号線ＳＯ２とスキャンアウト信号線ＳＯ３とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ１のみが“１”を出力し、ＥＸＯＲゲートＥＯＲ２とＥＸＯＲゲートＥＯＲ３は“０”のままである。これは、“１００”と表される。これは、すべてが正常のケース１の場合の“０００”とは区別される。

ケース１５のように、スキャンアウト信号線ＳＯ２とスキャンアウト信号線ＳＯ４とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ２とＥＸＯＲゲートＥＯＲ３とが“１”を出力し、ＥＸＯＲゲートＥＯＲ１は“０”のままである。これも、“０１１”と表され、すべてが正常の場合の“０００”とは区別される。

ケース１６のように、スキャンアウト信号線ＳＯ２とスキャンアウト信号線ＳＯ５とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ２とＥＸＯＲゲートＥＯＲ３のすべてが“１”を出力し、これは、“１１１”と表され、すべてが正常の場合の“０００”とは区別される。

ケース１７のように、スキャンアウト信号線ＳＯ２とスキャンアウト信号線ＳＯ６とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ３のみが“１”を出力し、ＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ２は“０”のままである。これは、“００１”と表され、すべてが正常の場合の“０００”とは区別される。

ケース１８のように、スキャンアウト信号線ＳＯ２とスキャンアウト信号線ＳＯ７とに同時に故障がある場合、ＥＸＯＲゲートＥＯＲ１とＥＸＯＲゲートＥＯＲ３とが“１”を出力し、ＥＸＯＲゲートＥＯＲ２は“０”のままである。これは、“１０１”と表され、すべてが正常の場合の“０００”とは区別される。

以下、同様にして、２個の故障が発生した場合は、必ず、すべてが正常である場合に比べて、応答が互いに異なる状態を出力することになる。

一般に、外部出力ピン数がｐ本であり、スキャンアウト信号線が（２^p−１）以下であるｑ本（ｑ≦２^P−１）であり、圧縮器１０がｐ個の圧縮ゲートを用いて構成され、すべてのスキャンアウト信号線と圧縮ゲートの接続関係がすべて異なる接続となっている場合には、その圧縮器１０は、最大２個の故障のすべての組合せに対する応答が互いに異なる状態を出力する組合せ回路となっている。

上記の実施の形態１では、スキャンアウト信号線の数がｑ＝７本であり、外部出力ピンの数はｐ＝３本で、ｑ＝７≦２^P−１＝２³−１＝７であり、さらに、スキャンアウト信号線と圧縮ゲートの接続関係がすべて異なる接続であり、したがって、前記条件を満たしている。

なお、圧縮ゲートは、必ずしも１つのＥＸＯＲゲートで構成する必要はなく、複数のゲートにより、ＥＸＯＲまたはＥＸＮＯＲの応答を実現する構成であれば良い。

よって、圧縮器１０を用いてスキャンアウト信号線長を削減しているにもかかわらず、圧縮器１０の入力に同時に最大２個の故障が入力された場合においても、故障の応答を見逃さないですみ、この結果、検査の品質を高めることができる。

（実施の形態２）
図３は本発明の実施の形態２にかかわる半導体集積回路の回路図を示す。ＳＯ１〜ＳＯ８はスキャンアウト信号線、ＰＯ１〜ＰＯ４は外部出力ピンである。２０は同時に最大３個の故障の応答が入力された場合に、外部出力ピンが必ず正常である場合に対して異なる応答を出力するように構成された圧縮器の例である。この圧縮器２０は、ＥＸＯＲゲートＥＯＲ１〜ＥＯＲ４で構成されている。

表２は図３の各スキャンアウト信号線に故障の応答が圧縮器２０に入力された場合の外部出力ピンの応答を示す。表２の見方は表１の場合と同様である。

例えば、左から２列目の組合せ１では、スキャンアウト信号線ＳＯ１のみに故障の応答ある場合は、外部出力ピンＰＯ１と外部出力ピンＰＯ４で正常な場合の期待値と一致せず、外部出力ピンＰＯ２と外部出力ピンＰＯ３で正常な場合の期待値と一致することを示している。

表２より図３の圧縮器２０に最大３個の故障の応答が入力された場合、外部出力ピンすべての故障の組合せに対して正常時と異なる値を示していることが分かる。すなわち、外部出力ピンＰＯ１〜ＰＯ４の出力の組み合わせのいずれもが、すべてが正常のケース１の場合の“００００”とは異なっており、区別されることになる。

実施の形態１の場合と同様に、ｑ本のスキャンアウト信号線は、ｐ個の圧縮ゲートへすべて異なる接続とすることが必ず可能である。

ここで、スキャンアウト信号線に１個の故障がある場合を考える。すべてのスキャンアウト信号線と圧縮ゲートの接続関係がすべて異なる接続である。よって、スキャンアウト信号線に１個の故障がある場合、圧縮ゲートを通じて、正常である場合と１個の故障の組合せの場合とで、すべての応答が互いに異なる状態を出力することになる。

同様にスキャンアウト信号線に２個の故障がある場合を考える。

仮にすべてのスキャンアウト信号線に故障が発生したとするとすべての圧縮ゲートのすべての入力へ“１”が入力される。これとの対比で、スキャンアウト信号線に２個の故障が同時に発生した場合を考えると、少なくとも１つの圧縮ゲートでは、オール故障の場合とは異なる入力となる。よって、圧縮ゲートを通じて、故障の応答は圧縮されない。すべてが正常である場合と、２個の故障が発生した場合とでは、必ず、応答が互いに異なる状態を出力することになる。この点は、実施の形態１の場合と同様である。

さらにスキャンアウト信号線に３個の故障がある場合を考える。すべてのスキャンアウト信号線が１つの圧縮ゲートのＥＸＯＲゲートＥＯＲ４に共通に接続されている。このため、スキャンアウト信号線に同時に３つの故障が発生した場合、ＥＸＯＲゲートＥＯＲ４で必ず正常な場合と故障した場合とで異なる応答を出力することになる。

一般に、外部出力ピン数がｐ本であり、スキャンアウト信号線が２^p-1以下であるｑ本（ｑ≦２^p-1）であり、圧縮器２０がｐ個の圧縮ゲートを用いて構成され、すべてのスキャンアウト信号線が１つの圧縮ゲートに接続されている組合せを含む構成であれば、その圧縮器２０は、最大３個の故障のすべての組合せに対する応答が互いに異なる状態を出力する組合せ回路となっている。

上記の実施の形態２では、スキャンアウト信号線数がｑ＝８本であり、外部出力ピンの数はｐ＝４本で、ｑ＝８≦２^p-1＝２^４-1＝８であり、さらに、スキャンアウト信号線と圧縮ゲートの接続関係がすべて異なる接続であり、したがって、前記条件を満たしている。

よって、圧縮器２０を用いてスキャンアウト信号線長を削減しているにもかかわらず、圧縮器２０の入力に同時に最大３個の故障が入力された場合においても、故障の応答を見逃さないですみ、この結果、検査の品質を高めることができる。

（実施の形態３）
次に、本発明の実施の形態３を説明する。実施の形態３は図３に基づいて説明する。

まず、スキャンアウト信号線と圧縮器と外部出力ピンの接続情報に基づき、外部出力ピンの故障検出情報から、どのスキャンアウト信号線に故障が発生したかを特定する応答表を作成する。次に、テスタにて外部出力ピンで故障の応答を観測した場合、作成した応答表と照らし合わせることにより故障箇所の特定を行う。

ここでは、同時に最大１個の故障の応答が圧縮器に入力される場合を考える。

図３のスキャンアウト信号線ＳＯ１〜ＳＯ８と圧縮器２０と外部出力ピンＰＯ１〜ＰＯ４の接続情報により、どのスキャンアウト信号線に故障が発生したかを特定する応答表を作成する。

表３は図３の各スキャンアウト信号線の故障の応答が圧縮器２０に入力された場合の外部出力ピンの応答を示す。表３の見方は表１の場合と同様である。

ここで、３つの外部出力ピンＰＯ１，ＰＯ２，ＰＯ４で故障を観測した場合、表３より、スキャンアウト信号線ＳＯ３で故障の応答を観測したことが分かる。よって、圧縮器２０を用いてスキャンアウト信号線長を削減しているにもかかわらず、どこのスキャンアウトで故障があるかを特定することができる。

一般に、外部出力ピン数がｐ本であり、スキャンアウト信号線が（２^p−１）以下であるｑ本（ｑ≦２^p−１）であり、圧縮器２０がｐ個の圧縮ゲートを用いて構成され、スキャンアウト信号線と圧縮ゲートの接続関係がすべて異なる接続となっていれば、その圧縮器２０は、最大１つの故障の応答が同時に入力された場合に、他の故障が発生した場合と必ず異なる応答を出力する。よって、必ずどのスキャンアウト信号線に故障が発生しているかを特定することができる。

本発明は、半導体集積回路における検査容易化設計に有用である。

本発明の実施の形態１にかかわる検査容易化設計を伴う半導体集積回路の回路図 本発明の実施の形態１における圧縮器の具体的構成を示す回路図 本発明の実施の形態２および実施の形態３における圧縮器の具体的構成を示す回路図

符号の説明

ＳＩ１〜ＳＩｑ スキャンインピン
ＦＦ１１〜ＦＦｑｋ スキャンＦＦ
ＳＯ１〜ＳＯ８ スキャンアウト信号線
ＰＯ１〜ＰＯｐ 外部出力ピン
１０，２０ 圧縮器
ＥＯＲ１〜ＥＯＲ４ ＥＸＯＲゲート

Claims (6)

1. ｑ本（ｑは２以上）のスキャンアウト信号線と、前記ｑ本より少ない外部出力ピンと、前記スキャンアウト信号線と前記外部出力ピンとの間に介在された圧縮器とを備えた半導体集積回路であって、
   前記圧縮器が、前記スキャンアウト信号線より同時にｎ個（ｎは２以上、ｑ以下）の故障応答が入力された場合の応答として、すべて正常の場合の応答と異なる応答を行うように構成されていることを特徴とする検査容易化設計の半導体集積回路。
2. 前記ｎを２とする場合に、
   前記外部出力ピンの数をｐとして、前記スキャンアウト信号線の数ｑを（２^p−１）以下の任意の値とし、
   前記圧縮器は、前記外部出力の個数分のＥＸＯＲゲートまたはＥＸＮＯＲゲートである圧縮ゲートで構成され、
   前記すべてのスキャンアウト信号線が、前記圧縮ゲート群に対する入力接続のパターンを互いにすべて異にする状態で前記圧縮ゲート群に接続されていることを特徴とする請求項１に記載の検査容易化設計の半導体集積回路。
3. 前記ｎを３とする場合に、
   前記外部出力ピンの数をｐとして、前記スキャンアウト信号線の数ｑを２^p-1以下の任意の値とし、
   前記圧縮器は、前記外部出力の個数分のＥＸＯＲゲートまたはＥＸＮＯＲゲートである圧縮ゲートで構成され、
   前記すべてのスキャンアウト信号線が、前記圧縮ゲート群に対する入力接続のパターンを互いにすべて異にする状態で前記圧縮ゲート群に接続され、かつ、１つの圧縮ゲートに対しては前記すべてのスキャンアウト信号線が共通に接続されていることを特徴とする請求項１に記載の検査容易化設計の半導体集積回路。
4. ｑ本（ｑは２以上）のスキャンアウト信号線と、前記ｑ本より少ない外部出力ピンと、前記スキャンアウト信号線と前記外部出力ピンとの間に介在された圧縮器とを備えた半導体集積回路であって、
   前記圧縮器が、前記スキャンアウト信号線より同時にｎ個（ｎは１以上、ｑ以下）の故障応答が入力された場合の応答として、すべて正常の場合の応答と異なる応答を行うように構成されていることを特徴とする検査容易化設計の半導体集積回路。
5. 前記ｎを１とする場合に、
   前記外部出力ピンの数をｐとして、前記スキャンアウト信号線の数ｑを２^p-1以下の任意の値とし、
   前記圧縮器は、前記外部出力の個数分のＥＸＯＲゲートまたはＥＸＮＯＲゲートである圧縮ゲートで構成され、
   前記すべてのスキャンアウト信号線が、前記圧縮ゲート群に対する入力接続のパターンを互いにすべて異にする状態で前記圧縮ゲート群に接続され、かつ、１つの圧縮ゲートに対しては前記すべてのスキャンアウト信号線が共通に接続されていることを特徴とする請求項４に記載の検査容易化設計の半導体集積回路。
6. 請求項４または請求項５に記載の半導体集積回路において、前記スキャンアウト信号線と前記圧縮器と前記外部出力ピンの接続情報に基づき、故障発生のスキャンアウト信号線と外部出力の応答表を作成する手順と、前記応答表と前記外部出力ピンの故障検出情報に基づいてどのスキャンアウト信号線に故障が発生したかを特定する手順とを含むことを特徴とする半導体集積回路の故障箇所診断方法。

Images