JP2005268623A - 半導体素子及び回路基板並びにそれらを用いた実装構造 - Google Patents

半導体素子及び回路基板並びにそれらを用いた実装構造 Download PDF

Info

Publication number
JP2005268623A
JP2005268623A JP2004080837A JP2004080837A JP2005268623A JP 2005268623 A JP2005268623 A JP 2005268623A JP 2004080837 A JP2004080837 A JP 2004080837A JP 2004080837 A JP2004080837 A JP 2004080837A JP 2005268623 A JP2005268623 A JP 2005268623A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
magnetic body
magnetic
wlcsp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004080837A
Other languages
English (en)
Inventor
Ikuya Igawa
郁哉 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004080837A priority Critical patent/JP2005268623A/ja
Priority to SG200800506-8A priority patent/SG139753A1/en
Priority to US11/076,055 priority patent/US7830011B2/en
Priority to SG200501504A priority patent/SG115753A1/en
Priority to CNA2005100741688A priority patent/CN1681117A/zh
Priority to TW094107609A priority patent/TWI264828B/zh
Priority to KR1020050021177A priority patent/KR100686986B1/ko
Publication of JP2005268623A publication Critical patent/JP2005268623A/ja
Priority to KR1020060102739A priority patent/KR20060121777A/ko
Priority to KR1020060121567A priority patent/KR100834206B1/ko
Priority to KR1020070042278A priority patent/KR20070064564A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 部材や製造工程が増加する虞がなく、設計をし直す必要も無く、高さや体積が増加する虞もなく、さらなる薄厚化、小型化が可能な半導体素子及び回路基板並びにそれらを用いた実装構造を提供する。
【解決手段】 本発明の実装構造は、ＷＬＣＳＰ２１を回路基板３１の実装面３１ａ上に実装した構造であり、ＷＬＣＳＰ２１の主要部であるシリコン基板２２の実装面２２ａの所定位置にコネクションピン２３とノンコネクションピン２４を各々複数設けるとともに、ノンコネクションピン２４上に磁性体２６を接合し、回路基板３１の実装面３１ａにも複数の磁性体３３を設け、磁性体２６と磁性体３３が磁力により互いに引き合うことを利用してＷＬＣＳＰ２１を回路基板３１の実装面３１ａ上の所定位置に固定したことを特徴とする。
【選択図】 図１

Description

本発明は、半導体素子及び回路基板並びにそれらを用いた実装構造に関し、特に、半導体素子の回路基板上への実装及び着脱を容易に行うことができる技術に関するものである。
近年、ノート型パーソナルコンピュータ、デジタル式カメラ付き携帯用電話機等におけるように、電子機器の小型化、薄厚化、軽量化の進歩はめざましく、従来のデュアルインタイプの半導体素子に替わってチップサイズの半導体素子が用いられてきている。
チップサイズの半導体素子（以下、半導体チップと称する）としては、例えば、半導体素子が金属バンプを介してキャリア用基板に接続され、このキャリア用基板の下面にプリント配線基板上に実装するための金属バンプが形成されたチップサイズパッケージ（ＣＳＰ）があり、最近では、電子回路が形成された半導体基板の実装面に外部接続用の金属パッドが形成されたウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）も提案されている。
この半導体チップの回路基板上への実装は、従来、接着剤による仮止めと半田による固定という様に、２段階の工程にて行っていたために、実装工程の短縮化、低コスト化が難しく、また、製造装置の小型化も難しく、製造コストを削減する上で障害になっていた。そこで、接着剤による仮止めに替わる方法として、磁性体を用いて半導体チップを回路基板上へ実装する方法が提案され、実用に供されている（例えば、特許文献１〜４参照）。
ここで、従来の磁性体を用いた実装方法について例を挙げて説明する。
図１０は、従来の磁性体を用いた半導体装置の実装方法の一例を示す断面図であり、図において、符号１はチップ型部品、２はチップ型部品１が実装される配線基板であり、チップ型部品１は、電子回路が形成されたチップ基板３の両端面に端子電極４、４が設けられ、その底面に永久磁石５が貼着され、その上面に封止体６が形成されている。また、配線基板２は、配線パターン（図示略）が形成された基板７の所定位置にパターン電極８、８が形成され、これらのパターン電極８、８間には磁性体９が設けられている。
このチップ型部品１を配線基板２に実装するには、チップ型部品１を配線基板２上に配置し、チップ型部品１の端子電極４、４と配線基板２のパターン電極８、８との位置合わせを行い、その後、チップ型部品１を下降させて、チップ型部品１の端子電極４、４と配線基板２のパターン電極８、８とを接触させ、実装を完了する。この際、チップ型部品１の永久磁石５が配線基板２上の磁性体９を引き付けることにより、チップ型部品１が配線基板２上の所定位置に固定されることとなる。
図１１は、従来の磁性体を用いた半導体装置の実装方法の他の一例を示す断面図であり、図において、符号１１はＩＣチップ、１２はＩＣチップ１１が実装されるプリント基板であり、ＩＣチップ１１の実装面１１ａには、電極パッド１３が複数個形成されるとともに磁性体１４が埋め込まれ、また、プリント基板１２には、配線パターン１５が形成されるとともに磁性体１６が埋め込まれている。そして、電極パッド１３上には、配線パターン１５と電気的に接続するための半田ボール１７が固着されている。
このＩＣチップ１１をプリント基板１２に実装するには、ＩＣチップ１１の電極パッド１３に半田ボール１７を固着させた後、このＩＣチップ１１をプリント基板１２上に配置し、ＩＣチップ１１の半田ボール１７とプリント基板１２の配線パターン１５との位置合わせを行い、その後、半田ボール１７を溶融させてＩＣチップ１１をプリント基板１２に実装する。この際、磁性体１４、１６同士が磁着されることにより、ＩＣチップ１１がプリント基板１２上の所定位置に固定されることとなる。
特開２００２−５７４３３号公報 特許第２６９９９３８号公報 特開平４−１１３６９０号公報 特開平２−１３４８９４号公報
ところで、従来の実装方法では、永久磁石５や磁性体９、１４、１６を取り付けるためのプロセスや磁性体９、１４、１６を着磁させるためのプロセスが必要となるために、部材や製造工程が増加する分、製造コストが増加するという問題点があった。また、永久磁石５や磁性体９、１４、１６の取り付け位置を設定するためには、設計をし直す必要があり、設計コストが余分に生じるという問題点があった。
また、チップ型部品１を配線基板２上に実装する場合には、ＩＣチップ１１上に永久磁石５を、配線基板２上に磁性体９を、それぞれ取り付ける必要があり、永久磁石５及び磁性体９を取り付ける分、高さや体積が増加せざるを得ず、薄厚化、小型化が制限されてしまうという問題点があった。
さらに、ＩＣチップ１１をプリント基板１２上に実装する場合には、磁性体１４、１６を埋め込むためにＩＣチップ１１やプリント基板１２の厚みを磁性体１４、１６の厚み以上に確保する必要があり、薄厚化、小型化が制限されてしまうという問題点があった。
本発明は、上記の事情に鑑みてなされたものであって、部材や製造工程が増加する虞がなく、したがって、製造コストが増加する虞がなく、また、設計をし直す必要も無く、したがって、設計コストが余分に生じる虞もなく、さらに、高さや体積が増加する虞がなく、さらなる薄厚化、小型化が可能な半導体素子及び回路基板並びにそれらを用いた実装構造を提供することを目的とする。
上記課題を解決するために、本発明は次の様な半導体素子及び回路基板並びにそれらを用いた実装構造を提供した。
すなわち、本発明の半導体素子は、電子回路が形成された半導体基板の実装面に複数の端子を備え、これらの端子の少なくとも１つは、磁性体を備えてなることを特徴とする。
この半導体素子では、半導体基板の実装面に設けられた端子の少なくとも１つに磁性体を備えたことにより、実装の際に半導体基板に設けられた端子の磁力により基板上の磁性体を引き付け固定することが可能になり、その結果、半導体素子を基板上に容易に固定することが可能となる。また、磁性体の磁力により固定しているので、ソケットを用いる場合と比べて半導体素子の脱着が容易になる。
また、この磁性体は、位置決めの機能をも有するものであるから、半導体素子を基板に近づけるだけで半導体素子と基板との位置決めが容易になり、磁性体を用いたことによる新たな位置合わせが不要になる。
本発明の他の半導体素子は、電子回路が形成された半導体基板の実装面に複数の端子を備え、これらの端子の少なくとも１つに、磁性体と導電体との２層構造からなる複合部材を設けてなることを特徴とする。
この半導体素子では、複数の端子の少なくとも１つに、磁性体と導電体との２層構造からなる複合部材を設けたことにより、実装の際に、半導体素子の基板上への固定及び基板上の配線パターンへの電気的接続が容易になる。
本発明のさらに他の半導体素子は、電子回路が形成された半導体基板の実装面に複数の端子を備え、これらの端子の少なくとも１つに、磁性体及び導電体を含む複合部材を設けてなることを特徴とする。
この半導体素子では、複数の端子の少なくとも１つに、磁性体及び導電体を含む複合部材を設けたことにより、実装の際に、半導体素子の基板上への固定及び基板上の配線パターンへの電気的接続が容易になる。
前記複数の端子は、外部と電気的に接続する複数の第１の端子と、外部と電気的に接続されない１つ以上の第２の端子とからなり、前記磁性体は、前記第２の端子の少なくとも１つに設けられていることを特徴とする。
この半導体素子では、外部と電気的に接続されない第２の端子を用いて半導体素子を磁性体の磁力により固定することにより、第１の端子を用いて電気的接続を行う際においても、第２の端子が半導体素子の位置決めを担うことで、第１の端子と金属パッドとの間に位置ずれ等が生じる虞がなくなり、実装工程における製造歩留まりが向上し、得られた実装構造の信頼性が向上する。
前記半導体基板の前記実装面とは反対側の主面に、物理量を検知する検知素子を設けてなることを特徴とする。
この半導体素子では、半導体素子と検知素子とが一体化され、半導体素子としての機能と物理量を検知する検知素子としての機能を併せ持ったデバイスを実現することが可能になる。
前記磁性体は、強磁性体または軟磁性体が好ましい。
本発明の回路基板は、本発明の半導体素子を実装する回路基板であって、この回路基板上の前記半導体素子の磁性体を備えた端子を固定する位置に、第２の磁性体を設けてなることを特徴とする。
この回路基板では、前記半導体素子の磁性体を備えた端子を固定する位置に第２の磁性体を設けたことにより、この回路基板に前記半導体素子を実装する際に、半導体素子を回路基板上に容易に固定することが可能となる。また、前記磁性体と前記第２の磁性体との間に働く磁力により固定しているので、ソケットを用いる場合と比べて半導体素子の脱着が容易になる。
また、この第２の磁性体は、位置決めの機能をも有するものであるから、第２の磁性体を用いたことによる新たな位置合わせが不要になる。
前記第２の磁性体は、強磁性体または軟磁性体が好ましい。
本発明の実装構造は、本発明の半導体素子を本発明の回路基板に実装した構造であって、前記半導体素子の磁性体と前記回路基板の磁性体とを互いに引き合わせることにより、前記半導体素子を前記回路基板上に固定することを特徴とする。
この実装構造では、半導体素子の磁性体と回路基板の磁性体とを互いに引き合わせて半導体素子を回路基板上に固定することにより、実装の際に半導体素子を回路基板上に容易に固定することが可能となる。また、磁性体の磁力により固定しているので、ソケットを用いる場合と比べて半導体素子の回路基板からの脱着が容易になる。
また、この磁性体は、位置決めの機能をも有するものであるから、磁性体を用いたことによる半導体素子と回路基板との間の新たな位置合わせが不要になる。
本発明の半導体素子によれば、半導体基板の実装面の複数の端子の少なくとも１つに磁性体を備えたので、半導体素子を基板上に実装する際に容易に固定することができる。また、磁性体の磁力により固定しているので、ソケットを用いる場合と比べて半導体素子の脱着が容易である。
また、この磁性体は、位置決めの機能をも有するので、半導体素子を基板に近づけるだけで半導体素子の位置決めを容易に行うことができ、磁性体を用いたことによる新たな位置合わせが不要である。
本発明の他の半導体素子によれば、半導体基板の実装面の複数の端子の少なくとも１つに、磁性体と導電体との２層構造からなる複合部材を設けたので、実装の際に、半導体素子の基板上への固定及び基板上の配線パターンへの電気的接続を同時に行うことができる。
本発明のさらに他の半導体素子によれば、複数の端子の少なくとも１つに、磁性体及び導電体を含む複合部材を設けたので、実装の際に、半導体素子の基板上への固定及び基板上の配線パターンへの電気的接続を同時に行うことができる。
前記複数の端子を、外部と電気的に接続する複数の第１の端子と、外部と電気的に接続されない１つ以上の第２の端子とにより構成し、前記磁性体を前記第２の端子の少なくとも１つに設けたこととすれば、第１の端子を用いて電気的接続を行う際においても、第２の端子が半導体素子の位置決めを担うことにより第１の端子と金属パッドとの間に位置ずれ等が生じる虞がなく、実装工程における製造歩留まりを向上させることができ、得られた実装構造の信頼性を向上させることができる。
前記半導体基板の前記実装面とは反対側の主面に、物理量を検知する検知素子を設ければ、半導体素子と検知素子とを一体化することができ、半導体素子としての機能と物理量を検知する検知素子としての機能を併せ持ったデバイスを実現することができる。
本発明の回路基板によれば、半導体素子を実装する回路基板上の前記半導体素子の磁性体を備えた端子を固定する位置に、第２の磁性体を設けたので、この回路基板に前記半導体素子を実装する際に、半導体素子を回路基板上に容易に固定することができる。また、半導体素子と回路基板とは、磁性体と第２の磁性体との間に働く磁力により固定しているので、ソケットを用いる場合と比べて半導体素子の脱着を容易に行うことができる。
また、この第２の磁性体は、位置決めの機能をも有するものであるから、この第２の磁性体を用いたことによる新たな位置合わせが不要である。
本発明の実装構造によれば、半導体素子の磁性体と回路基板の磁性体とを互いに引き合わせることにより、半導体素子を回路基板上に固定するので、実装の際に半導体素子を回路基板上に容易に固定することができる。また、磁性体の磁力により固定しているので、ソケットを用いる場合と比べて半導体素子の回路基板からの脱着を容易に行うことができる。
また、この磁性体は、位置決めの機能をも有するので、磁性体を用いたことによる半導体素子と回路基板との間の新たな位置合わせが不要である。
本発明の半導体素子及び回路基板並びにそれらを用いた実装構造の各実施の形態について図面に基づき説明する。
「第１の実施形態」
図１は本発明の第１の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を回路基板上に実装した構造を示す側面図、図２はＷＬＣＳＰの実装面を示す平面図、図３は回路基板の実装面を示す平面図である。
このＷＬＣＳＰ２１は、集積回路（電子回路：図示略）等が形成された平面視矩形状のシリコン基板（半導体基板）２２の実装面２２ａの格子点上の選択された位置に、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）等の導電体からなる、外部と電気的に接続するためのコネクションピン（第１の端子）２３と外部と電気的に接続されないノンコネクションピン（第２の端子）２４とが、互いに重ならないように設けられ、これらコネクションピン２３、２３、…上には半田ボール２５が固着され、ノンコネクションピン２４、２４、…上には円板状の磁性体２６が接着剤２７を介して接合されている。
このＷＬＣＳＰ２１では、実装する際にピン全体の接着強度が実装面２１ａで均一になるように、コネクションピン２３、２３、…に加えて、電気的接続に全く関与しないノンコネクションピン２４、２４、…を設けることにより、電気的接続時における接合強度が実装面２１ａ内でバランスがとれる様になっている。
ここでは、磁性体２６による磁力が略均一に掛かる様に、実装面２１ａの４隅及びほぼ中央部に近い位置の計５箇所に、磁性体２６が接合されたノンコネクションピン２４、２４、…が設けられている。すなわち、磁性体２６、２６、…は実装面２１ａの中心軸に対して中心対称になる様に設けられている。
一方、回路基板３１の実装面３１ａには、ＷＬＣＳＰ２１のコネクションピン２３、２３、…に対応する位置にパターン電極３２、３２、…が、ＷＬＣＳＰ２１のノンコネクションピン２４、２４、…に対応する位置に磁性体３３、３３、…が、それぞれ設けられている。
これらの磁性体２６、３３、…を構成する材料としては、強磁性材料または軟磁性材料（弱磁性材料）のいずれか１種が好適に用いられる。
強磁性材料としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）の群から選択された１種、または２種以上の合金が好適に用いられる。
また、軟磁性材料としては、例えば、鉄（Ｆｅ）、コバルト鉄（Ｆｅ−Ｃｏ合金）、ニッケル鉄（Ｆｅ−Ｎｉ合金）、ケイ素鉄（Ｆｅ−Ｓｉ合金）等が好適に用いられる。
また、半田ボール２５は、例えば、６３ｗｔ％Ｓｎ−３７ｗｔ％Ｐｂの共晶半田の他、６０ｗｔ％Ｓｎ−４０ｗｔ％Ｐｂ、５０ｗｔ％Ｓｎ−５０ｗｔ％Ｐｂ等の半田、あるいは、９５ｗｔ％Ｐｂ−５ｗｔ％Ｓｎ、９５ｗｔ％Ｓｎ−５ｗｔ％Ｓｂ等の高温半田等が好適に用いられる。なお、上記の半田の他、Ａｇ系、Ｓｂ系、Ｉｎ系のＰｂフリー半田を用いてもよい。
この様な構成とすることにより、ＷＬＣＳＰ２１の実装面２１ａの４隅及びほぼ中央部に近い位置の計５箇所に設けられた磁性体２６、２６、…が、回路基板３１の実装面３１ａの磁性体２６、２６、…に対応する位置に設けられた磁性体３３、３３、…と磁力により互いに引き合うことにより、ＷＬＣＳＰ２１が回路基板３１の実装面３１ａ上の所定位置に固定される。
このＷＬＣＳＰ２１を回路基板３１上に実装する方法について説明する。
まず、ＷＬＣＳＰ２１のコネクションピン２３、２３、…各々の上に半田ボール２５を載置し、その後加熱することにより、コネクションピン２３、２３、…各々に半田ボール２５を固着させる。また、ノンコネクションピン２４、２４、…各々の上に接着剤２７を介して磁性体２６を接合する。
一方、回路基板３１の実装面３１ａ上のＷＬＣＳＰ２１のコネクションピン２３、２３、…に対応する位置にパターン電極３２、３２、…を、ＷＬＣＳＰ２１のノンコネクションピン２４、２４、…に対応する位置に磁性体３３、３３、…を、それぞれ設ける。
ここで、磁性体２６、２６、…または磁性体３３、３３、…のいずれか一方が強磁性体であれば外部から磁場を掛ける必要がないが、磁性体２６、２６、…及び磁性体３３、３３、…が軟磁性体であった場合、外部から磁場を掛けることにより、磁性体２６、２６、…または磁性体３３、３３、…のいずれか一方を磁化しておく必要がある。
次いで、このＷＬＣＳＰ２１の実装面２１ａが回路基板３１の実装面３１ａに対向する様に配置し、このＷＬＣＳＰ２１を降下させて回路基板３１上に接触させる。
ＷＬＣＳＰ２１が回路基板３１上に接触する際に、ＷＬＣＳＰ２１の実装面２１ａの４隅及びほぼ中央部に近い位置の計５箇所に設けられた磁性体２６、２６、…が、回路基板３１の実装面３１ａに設けられた磁性体３３、３３、…と磁力により互いに引き合うことにより、磁性体２６、２６、…各々が対応する磁性体３３上に密着し固定されることになる。
次いで、この状態を保ったまま、例えば、半田リフロー炉や熱処理炉等にて所定の温度にて所定時間加熱することにより半田ボール２５、２５、…が溶融し、この溶融半田を介してコネクションピン２３、２３、…とパターン電極３２、３２、…とが電気的に接続される。この間、磁性体２６、３３同士が磁力により固定されているので、半田ボール２５、２５、…が溶融しても、コネクションピン２３、２３、…とパターン電極３２、３２、…との間に位置ずれ等が生じる虞がない。
本実施形態のＷＬＣＳＰ２１と回路基板３１との実装構造によれば、ＷＬＣＳＰ２１の実装面２２ａのノンコネクションピン２４、２４、…上各々に磁性体２６を接合し、回路基板３１の実装面３１ａのノンコネクションピン２４、２４、…に対応する位置に磁性体３３、３３、…を設け、ＷＬＣＳＰ２１の磁性体２６、２６、…と回路基板３１の磁性体３３、３３、…とを磁力により固定したので、ＷＬＣＳＰ２１を回路基板３１上に容易に固定することができ、ソケットを用いる場合と比べてＷＬＣＳＰ２１の回路基板３１からの脱着を容易に行うことができる。
また、磁性体２６、３３、…は、位置決めの機能をも有するものであるから、磁性体２６、３３、…により容易に位置決め及び固定を行うことができ、磁性体２６、３３、…を用いたことによるＷＬＣＳＰ２１と回路基板３１との間の新たな位置合わせが不要になる。
「第２の実施形態」
図４は本発明の第２の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を回路基板上に実装した構造を示す側面図、図５は回路基板の実装面を示す平面図であり、本実施形態の回路基板４１が第１の実施形態の回路基板３１と異なる点は、第１の実施形態の回路基板３１では磁性体３３、３３、…を用いたのに対し、本実施形態の回路基板４１では、磁性体３３、３３、…の替わりに永久磁石４２、４２、…を用いた点である。
この場合、回路基板４１の実装面４１ａの４隅及びほぼ中央部に近い位置の計５箇所に設けられた永久磁石４２、４２、…が、ＷＬＣＳＰ２１の実装面２１ａに設けられた磁性体２６、２６、…を引き付けることにより、磁性体２６、２６、…各々が対応する永久磁石４２上に密着し固定されることになる。
この回路基板４１の実装面４１ａ上にＷＬＣＳＰ２１を実装する方法は、第１の実施形態の実装方法と全く同様である。
本実施形態においても、第１の実施形態と全く同様の作用、効果を奏することができる。
しかも、磁性体３３、３３、…の替わりに永久磁石４２、４２、…を用いたので、外部からの磁場を用いて磁化する必要もない。
「第３の実施形態」
図６は本発明の第３の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を回路基板上に実装した構造を示す側面図であり、本実施形態のＷＬＣＳＰ５１が第１の実施形態のＷＬＣＳＰ２１と異なる点は、第１の実施形態のＷＬＣＳＰ２１ではノンコネクションピン２４、２４、…上のみに接着剤２７を介して磁性体２６を接合した構成であるのに対し、本実施形態のＷＬＣＳＰ５１では、コネクションピン２３、２３、…及びノンコネクションピン２４、２４、…の全てに、半田（導電体）内部に磁性体を分散させた半田ボール（磁性体と導電体を含む複合部材）５２を設けた点である。
この半田ボール５２は、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）の群から選択された１種、または２種以上の合金からなる強磁性粉体を、６３ｗｔ％Ｓｎ−３７ｗｔ％Ｐｂ、６０ｗｔ％Ｓｎ−４０ｗｔ％Ｐｂ、５０ｗｔ％Ｓｎ−５０ｗｔ％Ｐｂ、９５ｗｔ％Ｐｂ−５ｗｔ％Ｓｎ、９５ｗｔ％Ｓｎ−５ｗｔ％Ｓｂ等の半田内に分散させた複合半田が好適に用いられる。
この強磁性粉体の含有量は、複合半田の全体量に対して１０〜５０質量％の範囲内が好ましく、より好ましくは３５質量％である。
強磁性粉体の含有量が１０質量％未満であると、磁力が小さすぎて固定できないからであり、また、含有量が５０質量％を超えると、半田の密着性、溶融性、強度が劣化する等の問題が生じる虞があるからである。
この強磁性粉体の替わりに、例えば、鉄（Ｆｅ）、コバルト鉄（Ｆｅ−Ｃｏ合金）、ニッケル鉄（Ｆｅ−Ｎｉ合金）、ケイ素鉄（Ｆｅ−Ｓｉ合金）等の軟磁性粉体を用いてもよい。
本実施形態においても、第１の実施形態と全く同様の作用、効果を奏することができる。
しかも、コネクションピン２３、２３、…及びノンコネクションピン２４、２４、…の全てに複合半田ボール５２を設けたので、この複合半田ボール５２を設ける工程のみがあればよく、したがって、別途磁性体２６のみを設ける工程が必要なくなり、製造工程を短縮することができる。
「第４の実施形態」
図７は本発明の第４の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）の半田ボールを示す断面図であり、本実施形態の半田ボール６１が第３の実施形態の複合半田ボール５２と異なる点は、第３の実施形態では半田内部に磁性体を分散させた半田ボール５２を用いたのに対し、本実施形態の半田ボール６１は、球状の磁性体６２と、この磁性体６２の周囲に形成された半田（導電体）層６３との２層構造とした点である。
磁性体６２としては、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）の群から選択された１種、または２種以上の合金からなる球状の強磁性粉体が好適に用いられる。
また、半田層６３としては、例えば、６３ｗｔ％Ｓｎ−３７ｗｔ％Ｐｂ、６０ｗｔ％Ｓｎ−４０ｗｔ％Ｐｂ、５０ｗｔ％Ｓｎ−５０ｗｔ％Ｐｂ、９５ｗｔ％Ｐｂ−５ｗｔ％Ｓｎ、９５ｗｔ％Ｓｎ−５ｗｔ％Ｓｂ等が好適に用いられる。
この半田ボール６１の大きさ及び形状は、コネクションピン２３、２３、…あるいはノンコネクションピン２４、２４、…に固定できる大きさ及び形状であればよく、特に限定されないが、例えば、図７に示す様な球状の場合では、磁性体６２の直径は５０〜３００μｍ程度、半田層６３の厚みは７０〜２００μｍ程度てある。
この強磁性粉体の含有量の好ましい範囲は、第３の実施形態と全く同様である。
本実施形態においても、第３の実施形態と全く同様の作用、効果を奏することができる。
「第５の実施形態」
図８は本発明の第５の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を回路基板上に実装した構造を示す側面図、図９はＷＬＣＳＰの実装面を示す平面図であり、本実施形態の実装構造が第１の実施形態の実装構造と異なる点は、第１の実施形態ではＷＬＣＳＰ２１のみを回路基板３１上に実装したのに対し、本実施形態では、ＷＬＣＳＰ２１の表面にＧＭＲ（巨大磁気抵抗素子：物理量を検知する検知素子）７１を設けたＧＭＲ付きＷＬＣＳＰ７２を回路基板３１上に実装した点である。
この場合、図９に示すように、実装面２１ａ上に、ＧＭＲ７１を挟む様に軟磁性体からなるノンコネクションボール７３、７３を設ければ、ＧＭＲ７１の外部磁界に対する感度を高めることができる。
このＧＭＲ７１の替わりに、ホール素子、ＴＭＲ（トンネル磁気抵抗効果素子）、圧力センサ素子、温度検知素子等を一体化すれば、ホール効果、磁界、圧力、温度等の物理量を同時に検知することができる。
例えば、このＧＭＲ７１の替わりにホール素子（またはＴＭＲ）を設けた場合、ホール素子（またはＴＭＲ）は垂直方向に磁界感度を有するので、実装面２１ａ上のホール素子（またはＴＭＲ）と対向する位置、すなわち実装面２１ａ上のホール素子（またはＴＭＲ）の裏側に当たる位置にノンコネクションボール７３を設ければよい。
なお、この実装面２１ａ上に、パーマロイ（鉄・ニッケル合金）等からなる磁性板を貼り付ければ、効果をより高めることができる。
本実施形態においても、第１の実施形態と全く同様の作用、効果を奏することができる。
しかも、ＷＬＣＳＰ２１の替わりに、ＷＬＣＳＰ２１の表面にＧＭＲ７１を設けたＧＭＲ付きＷＬＣＳＰ７２を実装したので、ＷＬＣＳＰ２１とＧＭＲ７１とを一体化することができ、ＷＬＣＳＰ２１とＧＭＲ７１の双方の機能を併せ持ったデバイスを実現することができる。
本発明は、集積回路等が形成されたシリコン基板２２の実装面２２ａの格子点上の選択された位置にノンコネクションピン２４を設け、このノンコネクションピン２４、２４、…上に磁性体２６を接合したものであるから、ＷＬＣＳＰはもちろんのこと、この種以外のＣＳＰ、あるいはボール・グリッド・アレイ（ＢＧＡ）等の半導体チップにも適用可能であり、その工業的効果は非常に大きなものである。
本発明の第１の実施形態のＷＬＣＳＰを回路基板上に実装した構造を示す側面図である。 本発明の第１の実施形態のＷＬＣＳＰの実装面を示す平面図である。 本発明の第１の実施形態の回路基板の実装面を示す平面図である。 本発明の第２の実施形態のＷＬＣＳＰを回路基板上に実装した構造を示す側面図である。 本発明の第２の実施形態の回路基板の実装面を示す平面図である。 本発明の第３の実施形態のＷＬＣＳＰを回路基板上に実装した構造を示す側面図である。 本発明の第４の実施形態のＷＬＣＳＰの半田ボールを示す断面図である。 本発明の第５の実施形態のＷＬＣＳＰを回路基板上に実装した構造を示す側面図である。 本発明の第５の実施形態のＷＬＣＳＰの実装面を示す平面図である。 従来の磁性体を用いた半導体装置の実装方法の一例を示す断面図である。 従来の磁性体を用いた半導体装置の実装方法の他の一例を示す断面図である。
符号の説明
２１、５１…ＷＬＣＳＰ、２２…シリコン基板（半導体基板）、２２ａ…実装面、２３…コネクションピン（第１の端子）、２４…ノンコネクションピン（第２の端子）、２５…半田ボール、２６…磁性体、２７…接着剤、３１、４１…回路基板、３１ａ、４１ａ…実装面、３２…パターン電極、３３…磁性体、４２…永久磁石、５２…半田ボール、６１…半田ボール、６２…球状の磁性体、６３…半田層、７１…ＧＭＲ、７２…ＧＭＲ付きＷＬＣＳＰ、７３…軟磁性体ノンコネクションボール。

Claims (9)

  1. 電子回路が形成された半導体基板の実装面に複数の端子を備え、
    これらの端子の少なくとも１つは、磁性体を備えてなることを特徴とする半導体素子。
  2. 電子回路が形成された半導体基板の実装面に複数の端子を備え、
    これらの端子の少なくとも１つに、磁性体と導電体との２層構造からなる複合部材を設けてなることを特徴とする半導体素子。
  3. 電子回路が形成された半導体基板の実装面に複数の端子を備え、
    これらの端子の少なくとも１つに、磁性体及び導電体を含む複合部材を設けてなることを特徴とする半導体素子。
  4. 前記複数の端子は、外部と電気的に接続する複数の第１の端子と、外部と電気的に接続されない１つ以上の第２の端子とからなり、
    前記磁性体は、前記第２の端子の少なくとも１つに設けられていることを特徴とする請求項１、２または３記載の半導体素子。
  5. 前記半導体基板の前記実装面とは反対側の主面に、物理量を検知する検知素子を設けてなることを特徴とする請求項１ないし４のいずれか１項記載の半導体素子。
  6. 前記磁性体は、強磁性体または軟磁性体であることを特徴とする請求項１ないし５のいずれか１項記載の半導体素子。
  7. 請求項１ないし６のいずれか１項記載の半導体素子を実装する回路基板であって、
    この回路基板上の前記半導体素子の磁性体を備えた端子を固定する位置に、第２の磁性体を設けてなることを特徴とする回路基板。
  8. 前記第２の磁性体は、強磁性体または軟磁性体であることを特徴とする請求項７記載の回路基板。
  9. 請求項１ないし６のいずれか１項記載の半導体素子を請求項７または８記載の回路基板に実装した構造であって、
    前記半導体素子の磁性体と前記回路基板の磁性体とを互いに引き合わせることにより、前記半導体素子を前記回路基板上に固定することを特徴とする実装構造。
JP2004080837A 2004-03-15 2004-03-19 半導体素子及び回路基板並びにそれらを用いた実装構造 Pending JP2005268623A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2004080837A JP2005268623A (ja) 2004-03-19 2004-03-19 半導体素子及び回路基板並びにそれらを用いた実装構造
SG200800506-8A SG139753A1 (en) 2004-03-15 2005-03-10 Semiconductor device
US11/076,055 US7830011B2 (en) 2004-03-15 2005-03-10 Semiconductor element and wafer level chip size package therefor
SG200501504A SG115753A1 (en) 2004-03-15 2005-03-10 Semiconductor element and wafer level chip size package therefor
TW094107609A TWI264828B (en) 2004-03-15 2005-03-11 Semiconductor element and wafer level chip size package therefor
CNA2005100741688A CN1681117A (zh) 2004-03-15 2005-03-11 半导体元件及其晶片级芯片尺寸封装
KR1020050021177A KR100686986B1 (ko) 2004-03-15 2005-03-14 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
KR1020060102739A KR20060121777A (ko) 2004-03-15 2006-10-23 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
KR1020060121567A KR100834206B1 (ko) 2004-03-15 2006-12-04 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
KR1020070042278A KR20070064564A (ko) 2004-03-15 2007-05-01 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004080837A JP2005268623A (ja) 2004-03-19 2004-03-19 半導体素子及び回路基板並びにそれらを用いた実装構造

Publications (1)

Publication Number Publication Date
JP2005268623A true JP2005268623A (ja) 2005-09-29

Family

ID=35092828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004080837A Pending JP2005268623A (ja) 2004-03-15 2004-03-19 半導体素子及び回路基板並びにそれらを用いた実装構造

Country Status (1)

Country Link
JP (1) JP2005268623A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472023B1 (ja) * 2009-12-11 2010-06-02 有限会社ナプラ 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
JP2016115694A (ja) * 2014-12-11 2016-06-23 日本電気株式会社 光モジュールの実装構造および製造方法
US9437554B2 (en) 2013-11-12 2016-09-06 Samsung Electronics Co., Ltd. Semiconductor package having magnetic substance and related equipment
US9773758B2 (en) 2015-12-03 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device with magnetically aligned chips and method for fabricating the same
CN113948624A (zh) * 2020-07-16 2022-01-18 重庆康佳光电技术研究院有限公司 Led焊料涂布方法、发光装置和显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472023B1 (ja) * 2009-12-11 2010-06-02 有限会社ナプラ 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP2011124433A (ja) * 2009-12-11 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
US9548290B2 (en) 2011-06-09 2017-01-17 Sony Corporation Semiconductor device having magnetic alignment marks and underfill resin layers
KR20190054039A (ko) 2011-06-09 2019-05-21 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9437554B2 (en) 2013-11-12 2016-09-06 Samsung Electronics Co., Ltd. Semiconductor package having magnetic substance and related equipment
JP2016115694A (ja) * 2014-12-11 2016-06-23 日本電気株式会社 光モジュールの実装構造および製造方法
US9773758B2 (en) 2015-12-03 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device with magnetically aligned chips and method for fabricating the same
CN113948624A (zh) * 2020-07-16 2022-01-18 重庆康佳光电技术研究院有限公司 Led焊料涂布方法、发光装置和显示装置
CN113948624B (zh) * 2020-07-16 2023-10-24 重庆康佳光电技术研究院有限公司 Led焊料涂布方法、发光装置和显示装置

Similar Documents

Publication Publication Date Title
JP3798597B2 (ja) 半導体装置
US8559139B2 (en) Sensor module and method for manufacturing a sensor module
US6528408B2 (en) Method for bumped die and wire bonded board-on-chip package
US6552436B2 (en) Semiconductor device having a ball grid array and method therefor
US7675131B2 (en) Flip-chip image sensor packages and methods of fabricating the same
US7829980B2 (en) Magnetoresistive device and method of packaging same
US20110303993A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
US5986348A (en) Magnetic alignment system for bumps on an integrated circuit device
US20060076665A1 (en) Package stack and manufacturing method thereof
TW201112370A (en) Semiconductor flip chip package
JP2002118199A (ja) 半導体装置
TW200832674A (en) Electronic component contained substrate
JP4339309B2 (ja) 半導体装置
JP2008153492A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US20110115078A1 (en) Flip chip package
CN107534041A (zh) 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
CN101197340A (zh) 半导体元件及其晶片级芯片尺寸封装
TW200917440A (en) Improvements relating to semiconductor packages
US20060237828A1 (en) System and method for enhancing wafer chip scale packages
JP2005268623A (ja) 半導体素子及び回路基板並びにそれらを用いた実装構造
US20020011665A1 (en) Spherical semiconductor device and method for fabricating the same
US20060027899A1 (en) Structure with spherical contact pins
CN110459520A (zh) 传感器封装及其制造方法
US6734504B1 (en) Method of providing HBM protection with a decoupled HBM structure