JP2005268249A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2005268249A JP2005268249A JP2004073945A JP2004073945A JP2005268249A JP 2005268249 A JP2005268249 A JP 2005268249A JP 2004073945 A JP2004073945 A JP 2004073945A JP 2004073945 A JP2004073945 A JP 2004073945A JP 2005268249 A JP2005268249 A JP 2005268249A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon substrate
- semiconductor device
- active element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、能動素子と受動素子とを備えた半導体装置およびその製造方法に関し、特に、RF(Radio Frequency)回路とIC回路とが一体形成されたRF混載システムLSIに好適な半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device including an active element and a passive element and a manufacturing method thereof, and more particularly to a semiconductor device suitable for an RF mixed system LSI in which an RF (Radio Frequency) circuit and an IC circuit are integrally formed, and the manufacturing thereof. Regarding the method.
従来、無線通信システムに使用されるRF−IC回路は、GaAsのような高価な化合物半導体基板表面にIC回路を形成し、このIC回路に、スクリーン印刷法等でセラミックシート上に焼成形成されたインダクタ等のアナログ受動素子を、ワイヤボンディング等により電気的に外部接続することにより製造されてきた。 Conventionally, an RF-IC circuit used in a wireless communication system has an IC circuit formed on the surface of an expensive compound semiconductor substrate such as GaAs, and this IC circuit is formed on a ceramic sheet by screen printing or the like. An analog passive element such as an inductor has been manufactured by electrically connecting to the outside by wire bonding or the like.
近年、携帯電話の普及ならびにBluetooth(登録商標)および無線LAN等の近距離無線通信システムの発達によって、低コストで製造可能であるとともに低電圧かつ省電力であるGHz動作可能なRF回路をCMOS技術によりシリコン(Si)基板上にIC回路と一体形成する試みがなされている。 In recent years, with the spread of mobile phones and the development of short-range wireless communication systems such as Bluetooth (registered trademark) and wireless LAN, it is possible to manufacture a low-voltage and power-saving RF circuit capable of operating at a low cost and CMOS technology. Therefore, an attempt has been made to integrally form an IC circuit on a silicon (Si) substrate.
しかし、図5で示す半導体装置200のようにRF回路をCMOS技術によりシリコン基板201上に形成する場合、インダクタを含むアナログ受動素子の一例であるRF受動素子202を、所謂オンチップインダクタのように形成すると、シリコン基板201の寄生効果により、RF受動素子202からシリコン基板101へ電磁界等がリークして電力損失が発生する。なお、図中符号203はトランジスタ等の能動素子である。
However, when an RF circuit is formed on a
このような電力損失に起因したアナログ受動素子の性能低下を回避するために、SOI(Silicon−On−Insulator)基板を使用したCMOSプロセス、すなわち、CMOS/SOIプロセスが提案されている。このCMOS/SOIプロセスによれば、SOI基板内に形成された絶縁層によりアナログ受動素子と能動素子(CMOS)とが分離されるため、電力損失の問題がなくなる。よって、低電圧かつ省電力であるRF回路をCMOS技術により製造することができる(非特許文献1等参照)。
しかしながら、この非特許文献1に記載されたCMOS/SOIプロセスにおいては、電力損失を解消するために高価なSOI基板を使用しなければならない。このため、大量のRF回路を安価に供給することはできない。また、極めて高価な完全空乏型SOI基板を採用した場合であっても、インダクタ(コイル)から電磁界が漏れ出ることを完全に防止することはできないので、電力損失による動作速度の限界が生じる。このため、例えば2GHz乃至5GHz帯のRF−IC回路を実現できるに過ぎず、10GHz以上の高周波帯に対応したRF回路をシリコン基板上に廉価に製造することはできないという課題もあった。
However, in the CMOS / SOI process described in Non-Patent
本発明は、上述の課題を解決するために、例えば10GHz以上の高周波数帯に対応したRF回路をシリコン基板上に廉価に製造することができる半導体装置およびその製造方法を提供することを目的とする。 In order to solve the above-described problems, an object of the present invention is to provide a semiconductor device capable of inexpensively manufacturing an RF circuit corresponding to, for example, a high frequency band of 10 GHz or more on a silicon substrate, and a manufacturing method thereof. To do.
請求項1に係る発明は、シリコン基板表面に形成された能動素子と、この能動素子から離間して上記シリコン基板表面に形成された絶縁膜と、この絶縁膜上に形成された受動素子とを備えることを特徴とする半導体装置である。
The invention according to
請求項2に係る発明は、上記絶縁膜は、その膜厚が5μm以上120μm以下であることを特徴とする請求項1に記載の半導体装置である。
The invention according to
請求項3に係る発明は、上記絶縁膜は、X線により露光可能な感光性樹脂層を含むことを特徴とする請求項1に記載の半導体装置である。
The invention according to claim 3 is the semiconductor device according to
請求項4に係る発明は、シリコン基板表面に能動素子を形成する工程と、この能動素子から離間して上記シリコン基板表面に絶縁膜を形成する工程と、この能動素子と接続可能に上記絶縁膜に開口部を形成する工程と、この開口部を介して上記能動素子と電気的に接続する受動素子を上記絶縁膜上に形成する工程とを備えることを特徴とする半導体装置の製造方法である。 According to a fourth aspect of the present invention, there is provided a step of forming an active element on the surface of the silicon substrate, a step of forming an insulating film on the surface of the silicon substrate apart from the active element, and the insulating film connectable to the active element A method of manufacturing a semiconductor device, comprising: forming an opening in the insulating film; and forming a passive element electrically connected to the active element through the opening on the insulating film. .
請求項5に係る発明は、上記開口部を介して上記能動素子と電気的に接続する受動素子を上記絶縁膜上に形成する工程は、X線により露光するリソグラフィ工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法である。 The invention according to claim 5 is characterized in that the step of forming, on the insulating film, a passive element that is electrically connected to the active element through the opening includes a lithography process of exposing with X-rays. A method for manufacturing a semiconductor device according to claim 4.
請求項6に係る発明は、上記シリコン基板表面を上記絶縁膜で覆う工程は、当該絶縁膜をその膜厚が5μm以上120μm以下となるように成膜する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法である。 The invention according to claim 6 is characterized in that the step of covering the surface of the silicon substrate with the insulating film includes the step of forming the insulating film so that the film thickness becomes 5 μm or more and 120 μm or less. 4. A method for manufacturing a semiconductor device as described in item 4.
請求項7に係る発明は、上記絶縁膜は、X線により露光可能な感光性樹脂層を含むことを特徴とする請求項4に記載の半導体装置の製造方法である。 The invention according to claim 7 is the method for manufacturing a semiconductor device according to claim 4, wherein the insulating film includes a photosensitive resin layer that can be exposed by X-rays.
本発明によれば、シリコン基板上に形成された絶縁膜上に受動素子を形成するから、この受動素子とシリコン基板表面に形成された能動素子とを絶縁膜により完全に分離することができる。従って、高価な完全空乏型SOI基板を使用しなくても、シリコン基板の寄生効果に起因した電力損失を回避ないし低減することができる。 According to the present invention, since the passive element is formed on the insulating film formed on the silicon substrate, the passive element and the active element formed on the silicon substrate surface can be completely separated by the insulating film. Therefore, power loss due to the parasitic effect of the silicon substrate can be avoided or reduced without using an expensive fully depleted SOI substrate.
また、シリコン基板表面に形成された能動素子と接続可能な開口部を介して上記能動素子と電気的に接続する受動素子を、上記絶縁膜上に1回のX線露光により正確に形成することができる。このため、例えば10GHz以上の高周波帯に対応して高速動作可能なRF回路を安価に歩留まり良くシリコン基板上に製造することができる。このため、製造コストを低減することができるので、より安価にRF回路とIC回路とを一体形成することが可能となる。よって、例えば10GHz以上の高周波帯域に対応したRF−IC回路を含む半導体装置を大量かつ安価に提供することが可能となる。 In addition, a passive element that is electrically connected to the active element through an opening that can be connected to the active element formed on the surface of the silicon substrate is accurately formed on the insulating film by one X-ray exposure. Can do. For this reason, for example, an RF circuit capable of high-speed operation corresponding to a high frequency band of 10 GHz or more can be manufactured on a silicon substrate at a low cost and with a high yield. For this reason, since the manufacturing cost can be reduced, the RF circuit and the IC circuit can be integrally formed at a lower cost. Therefore, for example, a large amount of semiconductor devices including an RF-IC circuit corresponding to a high frequency band of 10 GHz or more can be provided at low cost.
以下、本発明に係る半導体装置およびその製造方法の実施に最良の形態について、添付図面を参照して説明する。図1は、本発明の一実施形態としての半導体装置100を示す斜視図である。
The best mode for carrying out a semiconductor device and a method for manufacturing the same according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a perspective view showing a
図1に示すように本実施形態に係る半導体装置100は、シリコン基板1の表面に形成された能動素子2と、この能動素子2が形成された領域から離間してシリコン基板1の表面に形成された絶縁膜3と、この絶縁膜3上に形成された受動素子4と、を備えている。能動素子2は例えばMOS−FETであり、その表面はCVD絶縁膜2aにより被覆されている。
As shown in FIG. 1, the
絶縁膜3は、X線により露光可能な感光性樹脂、例えば、ポリメタクリル酸メチル(PMMA:Polymethylmethacrylate,所謂アクリル樹脂)または感光性ポリイミド等からなる感光性樹脂層を含むように構成される。 The insulating film 3 is configured to include a photosensitive resin layer made of a photosensitive resin that can be exposed by X-rays, for example, polymethyl methacrylate (PMMA) or a photosensitive polyimide.
絶縁膜3は、その膜厚Hが、5μm以上120μm以下となるように成膜される。次に絶縁膜3の膜厚Hを5μm以上120μm以下に限定した理由を述べる。 The insulating film 3 is formed so that the film thickness H is not less than 5 μm and not more than 120 μm. Next, the reason why the film thickness H of the insulating film 3 is limited to 5 μm or more and 120 μm or less will be described.
すなわち、例えば5GHzよりも高い高周波帯域に対応したRF回路を形成する場合、膜厚Hが5μm未満であると、受動素子4からの電磁界の漏れを完全に防止することができないので、受動素子4での電力損失を充分に抑制することができない。このため、高速動作可能なRF回路を形成することができなくなる。 That is, for example, when forming an RF circuit corresponding to a high frequency band higher than 5 GHz, if the film thickness H is less than 5 μm, leakage of the electromagnetic field from the passive element 4 cannot be completely prevented. The power loss at 4 cannot be sufficiently suppressed. For this reason, an RF circuit capable of high-speed operation cannot be formed.
また、絶縁膜3は、上述した感光性樹脂層を含むため、その膜厚Hが120μmを超えるように成膜することは困難であり、歩留まり低下要因ともなる。さらに、周波数帯域が例えば5GHzのRF回路では、受動素子4がシリコン基板1から約100μm離れていれば、充分にシリコン基板1の影響を排除することができ、この受動素子4とシリコン基板1との離間距離は、10GHzのRF回路では約50μm、また、50GHzのRF回路では約10μmで充分であることがシミュレーション結果により確認されている。
Further, since the insulating film 3 includes the above-described photosensitive resin layer, it is difficult to form the insulating film 3 so that the film thickness H exceeds 120 μm, which causes a decrease in yield. Further, in an RF circuit having a frequency band of 5 GHz, for example, if the passive element 4 is about 100 μm away from the
従って、100GHzのRF混載システムLSIを製造する場合であっても、絶縁膜3が5μm以上120μm以下となるように成膜することによって、シリコン基板1と受動素子4を含むRF回路との相互作用に起因した電力損失を確実に排除することができる。また、5μm以上120μm以下の膜厚であれば、感光性樹脂層を含む絶縁膜3であっても、容易かつ強固に形成することができるので、絶縁膜3の加工工程および絶縁膜3上に受動素子4等を形成する工程において、歩留まりを高く保持することができる。したがって、この受動素子4としてインダクタ4aを形成する場合には、図2で示すようにインダクタLとキャパシタCとからなるLC同調回路(タンク回路)5のようなRF回路と、MOS−FETのような能動素子2を含むIC回路とを、シリコン基板1上に一体構成することできるので、高速動作可能なRF混載システムLSIを、高価なSOI基板を使用せずに実現することが可能となる。
Accordingly, even when a 100 GHz RF mixed system LSI is manufactured, the insulating film 3 is formed so as to be 5 μm or more and 120 μm or less, so that the interaction between the
図3は、この半導体装置100を応用した100GHz−RF混載システムLSI100aの構成を示すも模式図である。この100GHz−RF混載システムLSI100aは、シリコン基板1上に、MPU2bおよびメモリ2cを能動素子2として備えるとともに、ミリ波増幅回路4bおよびIF−BB(Intermediate Frequency Baseband)回路4cを受動素子4として備えて構成される。また、このシリコン基板1上には、必要に応じてMEMS(Micro−Electro Mechanical System)6が備えられる。
FIG. 3 is a schematic diagram showing a configuration of a 100 GHz-RF mixed
次に、図4に基づいてこの100GHz−RF混載システムLSI100aの製造方法の一例を説明する。なお、ここでは能動素子2の一例としてMOS−FET2dを、受動素子4の一例として複数のコイル状のスパイラルインダクタ41,42,43とを、シリコン基板1上に一体形成する場合について説明する。
Next, an example of a method for manufacturing the 100 GHz-RF mixed
まず、最初に、公知のCMOSプロセスによって、シリコン基板1a表面に、例えば、ゲート長が0.25μm程度のMOS−FET2dを能動素子2として形成する。
First, a MOS-
次に、MOS−FET2dが形成されたシリコン基板1表面に、絶縁膜3の一層として感光性樹脂層31を形成する。この感光性樹脂層31は、PMMAまたは感光性ポリイミドのようにX線により露光可能な感光性樹脂液を厚さが5μm以上120μm以下となるように塗布することによって、例えば、約20μmの厚さに形成されて、シリコン基板1表面を覆う。
Next, a
そして、MOS−FET2dと接続するための領域に、公知のX線露光装置よりX線を照射して、MOS−FET2dを覆う感光性樹脂層31の一部を除去する。これによって、約20μmの厚さで感光性樹脂層31を形成するとともに、上記CMOSプロセスにより形成されたコンタクト22と接続するパッド21を露出させる。このパッド21は、例えば、1辺が5μm程度の矩形に形成された電極である。
Then, a region for connection with the MOS-
次に、この感光性樹脂層31上に、平坦化絶縁層32を形成して絶縁膜3を形成する。平坦化絶縁層32は、オゾン(O3)TEOS−CVDのように流動性を有するCVD膜を成膜し、または周知のSOGもしくはSiLK(登録商標)のような塗布膜を成膜することによって形成され、感光性樹脂層31による約20μmの急峻な段差を緩和する。
Next, the planarizing insulating
このようにして平坦化絶縁膜32を形成することによって、絶縁膜3に感光性樹脂層31を含めて5μm以上、120μm以下に厚く形成できるとともに、その表面を平坦化絶縁層32によりなだらかな凹凸に整えることができる。
By forming the
この後、MOS−FET2dと接続するための領域に、公知のレジストプロセスにより開口部33を形成する。この開口部33は、20μm乃至30μm程度の大開口であってかまわないため、g線またはi線のような紫外光により露光するリソグラフ工程によって、MOS−FET2dと接続可能に絶縁膜3に開口部33を形成することができる。
Thereafter, an
最後に、この開口部33を介してMOS−FET2dと電気的に接続するインダクタ41,42,43を受動素子4として絶縁膜3の平坦化絶縁層32上に形成する。これらのインダクタ41,42,43は、X線により露光するリソグラフィ工程を含むメタライズ工程により容易かつ正確に形成することができる。
Finally,
このメタライズ工程では、まず、絶縁膜3の平坦化絶縁層32表面に、スパッタ法、MO−CVD法または電解メッキ法等によって、厚さが約2μmのアルミニウム(Al)膜を形成する。これによりアルミニウムが開口部33に埋め込まれて、MOS−FET2dに各インダクタ41,42,43が電気的に接続される。
In this metallization step, first, an aluminum (Al) film having a thickness of about 2 μm is formed on the surface of the
次に、X線露光可能な安価なレジスト、例えば、KrF露光用レジスト等をアルミニウム膜表面に塗布し、X線リソグラフィによりインダクタ41,42,43と、これらのインダクタ41,42,43に電気的に接続するための電極パッド44とを形成する。ここで形成されるインダクタ41,42,43は、スパイラルの線幅Wが例えば約10μm,最外周径が約100μmであるように、MOS−FET2dと比較して極めて大きく形成されるが、このような大きなインダクタ41,42,43であっても、X線リソグラフィによれば、凹凸が存在する表面上に高精度に形成することができる。
Next, an inexpensive resist capable of X-ray exposure, such as a KrF exposure resist, is applied to the surface of the aluminum film, and the
また、開口部33へのメタルの埋め込み、すなわち、MOS−FET2dとの電気的接続も、一度の露光工程により完了することができるので、MOS−FET2dとの電気的に接続する「すり鉢状コンタクト」を簡便に形成することが可能となる。従って、インダクタ41,42,43とMOS−FET2dとを少ない工程数で歩留まり良く形成することができるので、製造コストも抑制することができる。
Further, since the metal filling in the
このように形成されたインダクタ41,42,43とすり鉢状コンタクトとを物理的および化学的に保護するために、この表面に常圧CVD等によりBPSG膜を1μm程度成膜したのちに、プラズマCVD等によるSiON膜を0.5μm程度成膜してパッシベーション膜を形成する。これにより100GHz−RF混載システムLSI100aを構成するための能動素子2と受動素子4とを、シリコン基板1上に極めて廉価に一体形成することが可能となる。
In order to physically and chemically protect the
以上、詳述したように、本発明に係る半導体装置の製造方法によれば、シリコン基板1表面上に5μm以上120μm以下の膜厚で形成された絶縁膜3上に、受動素子4を正確に形成できるとともに、この受動素子4とシリコン基板1a表面に形成された能動素子2とを絶縁膜3によりほぼ完全に電気的に分離することができる。従って、高価な完全空乏型SOI基板を使用しなくても、受動素子4から漏れ出る電磁界に起因した電力損失を回避することができる。このため、これらの能動素子2と受動素子4とによって、動作速度の制限なくRF−IC回路を設計することが可能となる。
As described above in detail, according to the method of manufacturing a semiconductor device according to the present invention, the passive element 4 is accurately formed on the insulating film 3 formed on the surface of the
また、本発明によれば、X線により露光するリソグラフィ工程を採用することによって、絶縁膜3により能動素子2から距離Hだけ離間して形成された受動素子4およびMEMS6と能動素子2とを、周知の配線工程に準ずるメタライズ・プロセスにより容易に接続することができる。このため、製造コストを低減することができるので、より安価にRF回路とIC回路とを一体形成することが可能となる。よって、例えば10GHz以上の高周波帯域に対応したRF−IC回路を含む半導体装置、例えば、100GHz−RF混載システムLSI100a等を、安価なシリコン基板1上に、CMOSプロセスにより大量に製造することが可能となる。
In addition, according to the present invention, the passive element 4 and the MEMS 6 formed by separating the
1 シリコン基板
2 能動素子
3 絶縁膜
31 感光性樹脂層
32 平坦化絶縁層
4 受動素子
5 RF回路
100,200 半導体装置
DESCRIPTION OF
Claims (7)
この能動素子から離間して上記シリコン基板表面に形成された絶縁膜と、
この絶縁膜上に形成された受動素子と
を備えることを特徴とする半導体装置。 An active element formed on the surface of the silicon substrate;
An insulating film formed on the surface of the silicon substrate apart from the active element;
A semiconductor device comprising: a passive element formed on the insulating film.
この能動素子から離間して上記シリコン基板表面に絶縁膜を形成する工程と、
この能動素子と接続可能に上記絶縁膜に開口部を形成する工程と、
この開口部を介して上記能動素子と電気的に接続する受動素子を上記絶縁膜上に形成する工程と
を備えることを特徴とする半導体装置の製造方法。 Forming an active element on the surface of the silicon substrate;
Forming an insulating film on the surface of the silicon substrate apart from the active element;
Forming an opening in the insulating film so as to be connectable to the active element;
Forming a passive element electrically connected to the active element through the opening on the insulating film. A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004073945A JP2005268249A (en) | 2004-03-16 | 2004-03-16 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004073945A JP2005268249A (en) | 2004-03-16 | 2004-03-16 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005268249A true JP2005268249A (en) | 2005-09-29 |
Family
ID=35092530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004073945A Pending JP2005268249A (en) | 2004-03-16 | 2004-03-16 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005268249A (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161935A (en) * | 1993-12-07 | 1995-06-23 | Mitsubishi Electric Corp | Inductor and its manufacture |
JP2000188373A (en) * | 1998-12-21 | 2000-07-04 | Toshiba Corp | Spiral inductor |
JP2001102524A (en) * | 1999-09-30 | 2001-04-13 | Tokin Corp | Integrated semiconductor device |
JP2001313367A (en) * | 2000-04-28 | 2001-11-09 | Hitachi Ltd | Semiconductor device and method of manufacture |
JP2003068872A (en) * | 2001-06-04 | 2003-03-07 | Matsushita Electric Ind Co Ltd | Semiconductor device having high dielectric strength |
JP2003243570A (en) * | 2001-12-14 | 2003-08-29 | Fujitsu Ltd | Electronic device |
JP2003347410A (en) * | 2002-05-27 | 2003-12-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
-
2004
- 2004-03-16 JP JP2004073945A patent/JP2005268249A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161935A (en) * | 1993-12-07 | 1995-06-23 | Mitsubishi Electric Corp | Inductor and its manufacture |
JP2000188373A (en) * | 1998-12-21 | 2000-07-04 | Toshiba Corp | Spiral inductor |
JP2001102524A (en) * | 1999-09-30 | 2001-04-13 | Tokin Corp | Integrated semiconductor device |
JP2001313367A (en) * | 2000-04-28 | 2001-11-09 | Hitachi Ltd | Semiconductor device and method of manufacture |
JP2003068872A (en) * | 2001-06-04 | 2003-03-07 | Matsushita Electric Ind Co Ltd | Semiconductor device having high dielectric strength |
JP2003243570A (en) * | 2001-12-14 | 2003-08-29 | Fujitsu Ltd | Electronic device |
JP2003347410A (en) * | 2002-05-27 | 2003-12-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10349526B2 (en) | Integrated circuit with micro inductor and micro transformer with magnetic core | |
EP3254309B1 (en) | Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate | |
TWI770051B (en) | Integrated circuit (ic) structure in a semiconductor, method used in a semiconductor, and method for the fabrication of an interconnect | |
US20070035020A1 (en) | Semiconductor Apparatus and Semiconductor Module | |
US20160307991A1 (en) | Integrated Magnetic Core Inductor and Methods of Fabrications Thereof | |
US10290697B2 (en) | Magnetic core inductor semiconductor structure and method | |
US20190355636A1 (en) | Package power delivery using plane and shaped vias | |
JP3579000B2 (en) | Semiconductor device | |
KR20100028609A (en) | Semiconductor device and manufacturing method therefor | |
US7829425B1 (en) | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits | |
US20220102261A1 (en) | High performance integrated rf passives using dual lithography process | |
US20150214287A1 (en) | Inductor device and fabrication method | |
US11367682B2 (en) | Vias and gaps in semiconductor interconnects | |
JP2005268249A (en) | Semiconductor device and its manufacturing method | |
US6518141B2 (en) | Method for manufacturing a radio frequency integrated circuit on epitaxial silicon | |
TW200910575A (en) | Semiconductor device and a method for fabricating the same | |
KR100948297B1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JP2010192500A (en) | Semiconductor device | |
JP2008210828A (en) | Semiconductor device and its manufacturing process | |
JP2002280745A (en) | High-frequency module device and its manufacturing method | |
KR20060008045A (en) | Method for forming inductor of semiconductor device | |
JP2023037770A (en) | Semiconductor device and method for manufacturing the same | |
CN105474369A (en) | Sacrificial material for stripping masking layers | |
KR100633211B1 (en) | method for producing gate using hydrogen silesquioxane and gate produced thereby | |
KR20230133169A (en) | Semiconductor device with inductive component and method of forming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070124 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090122 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |