JP2005261059A - Current bidirectional converter - Google Patents

Current bidirectional converter Download PDF

Info

Publication number
JP2005261059A
JP2005261059A JP2004068277A JP2004068277A JP2005261059A JP 2005261059 A JP2005261059 A JP 2005261059A JP 2004068277 A JP2004068277 A JP 2004068277A JP 2004068277 A JP2004068277 A JP 2004068277A JP 2005261059 A JP2005261059 A JP 2005261059A
Authority
JP
Japan
Prior art keywords
inductor
voltage
current
terminal
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004068277A
Other languages
Japanese (ja)
Inventor
Hiroki Oota
廣城 太田
Tadayoshi Kachi
忠義 可知
Mutsuo Nakaoka
睦雄 中岡
Sergey Moiseev
モイセエフ セルゲイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2004068277A priority Critical patent/JP2005261059A/en
Publication of JP2005261059A publication Critical patent/JP2005261059A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current bidirectional converter which enables the improvement of its power efficiency, the reduction of its calorific value, and the high frequency action, by reducing the switching loss. <P>SOLUTION: An auxiliary circuit part 1 added to a step-up/down converter is equipped with capacitors C1 and C2 which are connected between the collectors and the emitters of transistors Q1 and Q2, and upper and lower auxiliary current paths are constituted between a junction X and a high-voltage power terminal T2 and a reference voltage terminal TS. Inductors L2 and Lr are common to the auxiliary current path. In the upper auxiliary current path, a path, which leads to the high-voltage power terminal T2 via a diode D3 and a transistor Q3 from the inductor Lr, is made, and in the lower auxiliary current path, a path, which leads to the reference voltage terminal TS via a transistor Q4 and a diode D4 from the inductor Lr, is made. The terminal voltage at switching of the transistors Q1 and Q2 becomes small by the capacitors C1 and C2 and the auxiliary current path, whereby this converter can reduce the switching loss. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電流双方向コンバータに関するものであり、特に、電流双方向コンバータにおける損失低減に関するものである。   The present invention relates to a current bidirectional converter, and more particularly to loss reduction in a current bidirectional converter.

図13に示すように、特許文献1に開示されているチョッパ回路260では、モータ110の高出力時には、バッテリ130の電圧を昇圧してモータ110に給電し、モータ110の回生時には、モータ発電電圧を降圧してバッテリ130を充電する回路構成が開示されている。ここで、モータ110は、電気自動車等の走行用モータに使用されるインダクションモータであり、インバータ回路150で駆動される場合を示している。   As shown in FIG. 13, in the chopper circuit 260 disclosed in Patent Document 1, when the motor 110 is at a high output, the voltage of the battery 130 is boosted to supply power to the motor 110, and when the motor 110 is regenerated, the motor power generation voltage is increased. A circuit configuration for charging the battery 130 by lowering the voltage is disclosed. Here, the motor 110 is an induction motor used for a traveling motor such as an electric vehicle, and shows a case where it is driven by an inverter circuit 150.

モータ110を高い回転数で回転させる場合には、制御回路420は、トランジスタ280をオンさせ、バッテリ130からの電流をリアクトル320に流して電磁エネルギを蓄積させる。その後、トランジスタ280をオフさせ、リアクトル320に蓄積された電磁エネルギを、フライホイールダイオード290を介してコンデンサ220に蓄積させる。コンデンサ220の端子間電圧は、バッテリ130の電圧より高い電圧となり、チョッパ回路260は昇圧チョッパとして作用する。   When rotating the motor 110 at a high rotational speed, the control circuit 420 turns on the transistor 280 and causes the current from the battery 130 to flow through the reactor 320 to accumulate electromagnetic energy. Thereafter, the transistor 280 is turned off, and the electromagnetic energy stored in the reactor 320 is stored in the capacitor 220 via the flywheel diode 290. The voltage between the terminals of the capacitor 220 becomes higher than the voltage of the battery 130, and the chopper circuit 260 functions as a step-up chopper.

また、モータ110の回転数が低下する場合には、モータ110は回生制動となる。制御回路420は、トランジスタ270をオンさせ、モータ110からの回生電流を、リアクトル320を介してバッテリ130に充電する。その後、トランジスタ270をオフさせ、リアクトル320に蓄積された電磁エネルギがバッテリ130に蓄積される。モータ発電電圧は、降圧されてバッテリ130に充電される。チョッパ回路260は降圧チョッパとして作用する。   Moreover, when the rotation speed of the motor 110 falls, the motor 110 becomes regenerative braking. The control circuit 420 turns on the transistor 270 and charges the battery 130 with the regenerative current from the motor 110 via the reactor 320. Thereafter, the transistor 270 is turned off, and the electromagnetic energy stored in the reactor 320 is stored in the battery 130. The motor power generation voltage is stepped down to charge the battery 130. The chopper circuit 260 functions as a step-down chopper.

尚、その他の関連技術として、特許文献2に開示されているDC−DCコンバータがある。   In addition, there exists a DC-DC converter currently disclosed by patent document 2 as another related technique.

特開平8−214592号公報(0048乃至0051段落、図1)JP-A-8-214592 (paragraphs 0048 to 0051, FIG. 1) 特開2003−33013号公報JP 2003-33013 A

しかしながら、上記特許文献1のチョッパ回路260において、トランジスタ270、280のオン/オフ切替は、トランジスタ端子間に電圧が印加されているオフ状態からオン状態への切替、およびトランジスタに電流が流れているオン状態からオフ状態への切替が行われるところ、トランジスタ270、280の導通状態の遷移には所定の遷移時間がかかることから、遷移期間中の過渡状態では、トランジスタの端子間に電圧が印加されながら電流が流れることとなり電力が消費される、いわゆるスイッチング損失が発生する。このスイッチング損失は、チョッパ回路260あるいはDC−DCコンバータ等、トランジスタをスイッチング制御させる際の損失として支配的なものである。   However, in the chopper circuit 260 of Patent Document 1, the transistors 270 and 280 are switched on / off from an off state in which a voltage is applied between the transistor terminals to an on state, and a current flows through the transistor. When switching from the on-state to the off-state, the transition of the conductive state of the transistors 270 and 280 takes a predetermined transition time. Therefore, in the transient state during the transition period, a voltage is applied between the terminals of the transistor. However, a so-called switching loss occurs in which current flows and power is consumed. This switching loss is dominant as a loss in switching control of transistors such as the chopper circuit 260 or the DC-DC converter.

スイッチング損失により、バッテリ130からの投入電力に対するモータ110の駆動電力の比、すなわち電力効率が低下してしまい問題である。また、スイッチング損失により無為に消費された電力は、熱エネルギに変換されて機器の発熱原因となる。機器の使用環境上、発熱量に制限がある場合には、ヒートシンク等の冷却装置等が大型化してしまう。機器の大型化や重量増を招来してしまう場合もあり問題である。   Due to the switching loss, the ratio of the driving power of the motor 110 to the input power from the battery 130, that is, the power efficiency is lowered, which is a problem. In addition, the power consumed unnecessarily due to the switching loss is converted into heat energy and causes heat generation of the device. When the amount of heat generated is limited due to the usage environment of the device, the cooling device such as a heat sink is increased in size. This is a problem because it may increase the size and weight of the equipment.

本発明は前記従来技術の課題の少なくとも1つを解消するためになされたものであり、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことにより、スイッチング損失を低減して、電力効率の向上や発熱量の低減を図ると共に、高周波数動作が可能な電流双方向コンバータを提供することを目的とする。   The present invention has been made to solve at least one of the problems of the prior art, and the switching operation is performed with a small voltage applied between the terminals of the switching element, thereby reducing the switching loss. Thus, an object of the present invention is to provide a current bidirectional converter capable of improving power efficiency and reducing the amount of heat generation and capable of high-frequency operation.

前記目的を達成するために、請求項1に係る電流双方向コンバータは、第1端子が低圧電源端子に接続される第1インダクタと、第1インダクタの第2端子と基準電圧端子または高圧電源端子のうち一方との間に接続される第1スイッチング素子と、第1インダクタと第1スイッチング素子との接続点と基準電圧端子または高圧電源端子のうち他方との間に接続される第1整流素子とを備える電流双方向コンバータであって、第1スイッチング素子と第1整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、第1スイッチング素子と並列に接続される補助電流径路とを備え、補助電流径路は、第1インダクタと電磁的に結合され、第1インダクタの第1端子と同極性の起電力が誘起される第1端子が、接続点に接続される第2インダクタと、第2スイッチング素子と、逆流防止用の第2整流素子とが直列に接続されることを特徴とする。   In order to achieve the above object, a current bidirectional converter according to claim 1 includes a first inductor having a first terminal connected to a low voltage power supply terminal, a second terminal of the first inductor, a reference voltage terminal, or a high voltage power supply terminal. A first switching element connected between one of the first switching element, a first rectifying element connected between a connection point between the first inductor and the first switching element and the other of the reference voltage terminal or the high-voltage power supply terminal. A bidirectional converter including: a capacitor connected in parallel between at least one of the first switching element and the first rectifying element; and an auxiliary current connected in parallel with the first switching element. The auxiliary current path is electromagnetically coupled to the first inductor, and a first terminal that induces an electromotive force having the same polarity as the first terminal of the first inductor is connected to the connection point. A second inductor that is, a second switching element, and a second rectifying element for preventing back flow, characterized in that it is connected in series.

請求項1の電流双方向コンバータでは、第1スイッチング素子の導通により、第1インダクタと第1スイッチング素子とに投入電流が流れ、低圧電源端子と高圧電源端子のうち一方から第1インダクタに電磁エネルギが蓄積される。蓄積された電磁エネルギは、第1整流素子の導通により低圧電源端子と高圧電源端子のうち他方へ放出される。   In the current bidirectional converter according to claim 1, when the first switching element is turned on, an input current flows through the first inductor and the first switching element, and electromagnetic energy is supplied from one of the low-voltage power supply terminal and the high-voltage power supply terminal to the first inductor. Is accumulated. The accumulated electromagnetic energy is released to the other of the low-voltage power supply terminal and the high-voltage power supply terminal by the conduction of the first rectifier element.

第1スイッチング素子の非導通は、これに先立つ導通時に、第1スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、第1整流素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。そのため、第1スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。   When the first switching element is non-conductive, if the capacitor is connected in parallel between the current path terminals of the first switching element, the capacitor is in a discharged state, and the current is connected between the current path terminals of the first rectifying element. If the capacitors are connected in parallel, the capacitor is in a charged state, so that the voltage change at the connection point is performed gradually. Therefore, the first switching element is made non-conductive with a small voltage difference between the current path terminals. That is, zero volt switching (ZVS) is performed.

その後の第1スイッチング素子の再導通に先立ち、第2スイッチング素子の導通により補助電流経路が形成される。ここで、第2スイッチング素子の導通は、ゼロカレントスイッチング(ZCS)により行われる。導通している第1整流素子により確定される接続点の電圧と第2インダクタに誘起される起電力とに応じて、第1および第2インダクタの電磁結合に起因して等価回路として第2インダクタに直列に接続される漏れインダクタに印加される電圧により、補助電流径路に流れる電流が時間経過と共に増加する。時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、第1整流素子に電流が流れなくなると共にコンデンサへの充放電が行われる。接続点の電圧が反転し、第1スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において第1スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。   Prior to the subsequent re-conduction of the first switching element, an auxiliary current path is formed by the conduction of the second switching element. Here, the conduction of the second switching element is performed by zero current switching (ZCS). The second inductor as an equivalent circuit due to the electromagnetic coupling of the first and second inductors according to the voltage at the connection point determined by the conducting first rectifier element and the electromotive force induced in the second inductor. Due to the voltage applied to the leakage inductor connected in series, the current flowing in the auxiliary current path increases with time. With time, more of the input current is bypassed, eventually the entire amount of input current is bypassed, no current flows through the first rectifier element, and the capacitor is charged and discharged. The voltage at the connection point is inverted, and the voltage difference between the current path terminals of the first switching element becomes small. In this state, the first switching element is turned on and zero volt switching (ZVS) is performed.

接続点の電圧が反転した後は漏れインダクタに印加される電圧が反転する。補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、第2整流素子により電流の逆流は生じず電流が流れなくなる。この状態において第2スイッチング素子が非導通されゼロカレントスイッチング(ZCS)が行われる。   After the voltage at the connection point is reversed, the voltage applied to the leakage inductor is reversed. Although the time gradient of the bypass current flowing in the auxiliary current path is reversed and the bypass current gradually decreases, no current flows back by the second rectifying element, and no current flows. In this state, the second switching element is turned off and zero current switching (ZCS) is performed.

ここで、漏れインダクタのインダクタンス値は、第2インダクタのインダクタンス値に比して小さな値を有するものと考えられる。小さなインダクタンス値を有する漏れインダクタの両端に、接続点と基準電圧端子あるいは高圧電源端子との間に印加される、高圧電源端子の電圧より高い電圧が印加される。投入電流の時間傾きに比して急峻な時間傾きを有する電流が補助電流径路にバイパスされる。   Here, the inductance value of the leakage inductor is considered to have a smaller value than the inductance value of the second inductor. A voltage higher than the voltage of the high-voltage power supply terminal applied between the connection point and the reference voltage terminal or the high-voltage power supply terminal is applied to both ends of the leakage inductor having a small inductance value. A current having a steep time gradient compared to the time gradient of the input current is bypassed to the auxiliary current path.

これにより、電流双方向コンバータにおいて、第1スイッチング素子における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。スイッチング時に第1スイッチング素子で消費されるスイッチング損失を低減することができる。   Thereby, in the current bidirectional converter, the switching operation can be performed while the voltage difference between the current path terminals in the first switching element is reduced. Switching loss consumed by the first switching element during switching can be reduced.

スイッチング損失の低減に伴い、電流双方向コンバータの電圧変換における電力効率の向上を図ることができる。第1スイッチング素子でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。   With the reduction of switching loss, it is possible to improve the power efficiency in the voltage conversion of the current bidirectional converter. Heat generation due to switching loss in the first switching element can be reduced, and a cooling device such as a heat sink can be reduced in size and weight.

電流双方向コンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴う第1インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。   It is possible to increase the frequency of the switching operation in the current bidirectional converter, and to perform the switching operation at a frequency higher than the audible frequency band. The vibration of the first inductor or the like accompanying the electromagnetic energy during operation can be shifted from the audible frequency band, and abnormal noise during operation can be prevented.

漏れインダクタンス値や第1および第2インダクタの巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、第1スイッチング素子をゼロボルトスイッチング(ZVS)で導通可能な状態とするまでの時間遅延を調整することができる。また、第2スイッチング素子の非導通時に第2スイッチング素子に印加される電圧レベルを調整することができる。   The time slope of the bypass current flowing in the auxiliary current path can be adjusted according to the leakage inductance value and the winding ratio of the first and second inductors. After the auxiliary current path is formed, the entire delay of the input current can be bypassed, the voltage at the connection point can be reversed, and the time delay until the first switching element can be made conductive by zero volt switching (ZVS) can be adjusted. . In addition, the voltage level applied to the second switching element when the second switching element is not conductive can be adjusted.

また、接続点の電圧が反転して補助電流径路の電流が減少した後は、第2整流素子により補助電流径路には電流が流れない状態が維持されるので、第2スイッチング素子をZCSで導通可能とする時間を十分に確保することができる。   In addition, after the voltage at the connection point is reversed and the current in the auxiliary current path decreases, the second rectifying element maintains a state in which no current flows in the auxiliary current path. Sufficient time can be secured.

また、請求項2に係る電流双方向コンバータは、請求項1に記載の電流双方向コンバータにおいて、補助電流径路は、第2インダクタの第2端子に直列接続された第3インダクタを備えることを特徴とする。   The bidirectional current converter according to claim 2 is the bidirectional current converter according to claim 1, wherein the auxiliary current path includes a third inductor connected in series to the second terminal of the second inductor. And

請求項2の電流双方向コンバータでは、補助電流径路に流れる電流の時間傾きは、第1および第2インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、第3インダクタにより決定される。これにより、第3インダクタのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。   In the current bidirectional converter according to claim 2, the time gradient of the current flowing through the auxiliary current path is determined by the third inductor instead of or together with the leakage inductor caused by the electromagnetic coupling of the first and second inductors. The Thereby, the time inclination of the current flowing through the auxiliary current path can be adjusted by adjusting the inductance value of the third inductor.

また、請求項3に係る電流双方向コンバータは、請求項1に記載の電流双方向コンバータにおいて、第1スイッチング素子の電流径路端子間には、投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする。これにより、電流の逆流時にも対応することができる。   Further, the current bidirectional converter according to claim 3 is the current bidirectional converter according to claim 1, wherein the direction opposite to the current direction of the input current is defined as the forward direction between the current path terminals of the first switching element. An anti-parallel diode connected is provided. Thereby, it can respond also at the time of the backflow of an electric current.

また、請求項4に係る電流双方向コンバータは、請求項1に記載の電流双方向コンバータにおいて、第1スイッチング素子の他端子は、基準電圧端子に接続され、高圧電源端子には、低圧電源端子の電圧に対して昇圧された電圧が供給される。これにより、スイッチング損失の低減された昇圧コンバータを構成することができる。   The bidirectional current converter according to claim 4 is the bidirectional current converter according to claim 1, wherein the other terminal of the first switching element is connected to a reference voltage terminal, and the high voltage power supply terminal includes a low voltage power supply terminal. A voltage boosted with respect to the voltage is supplied. Thereby, a boost converter with reduced switching loss can be configured.

また、請求項5に係る電流双方向コンバータは、請求項1に記載の電流双方向コンバータにおいて、第1スイッチング素子の他端子は、高圧電源端子に接続され、低圧電源端子には、高圧電源端子の電圧に対して降圧された電圧が供給される。これにより、スイッチング損失の低減された降圧コンバータを構成することができる。   The bidirectional current converter according to claim 5 is the bidirectional current converter according to claim 1, wherein the other terminal of the first switching element is connected to the high voltage power supply terminal, and the low voltage power supply terminal includes the high voltage power supply terminal. A voltage stepped down with respect to the voltage is supplied. Thereby, a step-down converter with reduced switching loss can be configured.

また、請求項6に係る電流双方向コンバータは、第1端子が低圧電源端子に接続される第1インダクタと、高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に第1インダクタの第2端子が接続される上方スイッチング素子および下方スイッチング素子を備える電流双方向コンバータであって、上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、下方スイッチング素子と並列に接続される下方補助電流径路と、上方スイッチング素子と並列に接続される上方補助電流径路とを備え、下方補助電流径路は、第1インダクタと電磁的に結合され、第1インダクタの第1端子と同極性の起電力が誘起される第1端子が、接続点に接続される第2インダクタを経て、逆流防止用の下方整流素子と、下方補助スイッチング素子とが直列に接続され、上方補助電流径路は、第2インダクタを経て、逆流防止用の上方整流素子と、上方補助スイッチング素子とが直列に接続されることを特徴とする。   The bidirectional current converter according to claim 6 is connected in series between a first inductor having a first terminal connected to the low voltage power supply terminal, and the high voltage power supply terminal and the reference voltage terminal. A bidirectional current converter including an upper switching element and a lower switching element to which a second terminal of one inductor is connected, a capacitor connected in parallel between at least one of the upper and lower switching elements, and a lower A lower auxiliary current path connected in parallel with the switching element and an upper auxiliary current path connected in parallel with the upper switching element, the lower auxiliary current path being electromagnetically coupled to the first inductor, and the first inductor The first terminal in which an electromotive force having the same polarity as that of the first terminal is induced passes through the second inductor connected to the connection point, and is used to prevent backflow. The rectifier element and the lower auxiliary switching element are connected in series, and the upper auxiliary current path is connected to the upper rectifier element for preventing backflow and the upper auxiliary switching element in series via the second inductor. And

請求項6の電流双方向コンバータでは、下方スイッチング素子の導通により、低圧電源端子から第1インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、上方スイッチング素子の導通に応じて高圧電源端子に放出される。上方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。   In the current bidirectional converter according to claim 6, when the input current flows from the low-voltage power supply terminal to the first inductor due to the conduction of the lower switching element, and the electromagnetic energy is accumulated, the accumulated electromagnetic energy is the conduction of the upper switching element. Is discharged to the high-voltage power supply terminal. The upper switching element may be turned on at the timing of performing a rectifying action, and may function as a so-called synchronous rectifying element.

下方スイッチング素子の非導通は、これに先立つ導通時に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。   The non-conducting state of the lower switching element means that when the capacitor is connected in parallel between the current path terminals of the lower switching element, the capacitor is in a discharged state, and the capacitor is connected in parallel between the current path terminals of the upper switching element. If connected, the capacitor is in a charged state, so that the voltage change at the connection point is performed slowly. For this reason, the lower switching element is rendered non-conductive with a small voltage difference between the current path terminals. That is, zero volt switching (ZVS) is performed.

同期整流素子としての上方スイッチング素子の導通は、下方スイッチング素子の非導通に応じて第1インダクタに蓄積されている電磁エネルギにより、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。上方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。   The conduction of the upper switching element as the synchronous rectifying element is as long as a capacitor is connected in parallel between the current path terminals of the lower switching element by electromagnetic energy accumulated in the first inductor in response to the non-conduction of the lower switching element. The capacitor is charged, and if the capacitor is connected in parallel between the current path terminals of the upper switching element, the capacitor is discharged and then performed. The upper switching element conducts in a state where the voltage difference between the current path terminals is small. That is, zero volt switching (ZVS) is performed.

上方スイッチング素子が非導通となった後、下方スイッチング素子の再導通に先立ち、下方補助スイッチング素子の導通により下方補助電流経路が形成される。ここで、下方補助スイッチング素子の導通は、ゼロカレントスイッチング(ZCS)により行われる。その後、コンデンサへの充放電が行われる。接続点の電圧が低電圧レベルに反転し、下方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において下方スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。   After the upper switching element is turned off, the lower auxiliary current path is formed by the conduction of the lower auxiliary switching element prior to the re-conduction of the lower switching element. Here, the conduction of the lower auxiliary switching element is performed by zero current switching (ZCS). Thereafter, the capacitor is charged and discharged. The voltage at the connection point is inverted to a low voltage level, and the voltage difference between the current path terminals of the lower switching element becomes small. In this state, the lower switching element is turned on and zero volt switching (ZVS) is performed.

接続点の電圧が低電圧レベルに反転した後は、第2インダクタに誘起される起電力が反転し第1端子が正電圧となり漏れインダクタに印加される電圧が反転する。下方補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、下方整流素子により電流の逆流は生じず電流が流れなくなる。この状態において下方補助スイッチング素子が非導通とされゼロカレントスイッチング(ZCS)が行われる。   After the voltage at the connection point is inverted to the low voltage level, the electromotive force induced in the second inductor is inverted, the first terminal becomes a positive voltage, and the voltage applied to the leakage inductor is inverted. Although the time slope of the bypass current flowing in the lower auxiliary current path is reversed and the bypass current gradually decreases, no reverse current flows due to the lower rectifying element, and no current flows. In this state, the lower auxiliary switching element is turned off and zero current switching (ZCS) is performed.

また、上方スイッチング素子の導通により高圧電源端子から第1インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、下方スイッチング素子の導通に応じて低圧電源端子に放出される。下方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。   In addition, when electromagnetic current is accumulated from the high-voltage power supply terminal to the first inductor due to the conduction of the upper switching element, the accumulated electromagnetic energy is released to the low-voltage power supply terminal according to the conduction of the lower switching element. The The lower switching element may be turned on at the timing of performing a rectifying action, and may function as a so-called synchronous rectifying element.

上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、上方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。   When the upper switching element is non-conductive, if the capacitor is connected in parallel between the current path terminals of the upper switching element, the capacitor is in a discharged state, and the capacitor is connected in parallel between the current path terminals of the lower switching element. If connected, the capacitor is in a charged state, so that the voltage change at the connection point is performed slowly. For this reason, the upper switching element is rendered non-conductive with a small voltage difference between the current path terminals. That is, zero volt switching (ZVS) is performed.

同期整流素子としての下方スイッチング素子の導通は、上方スイッチング素子の非導通に応じて第1インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。下方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。   The conduction of the lower switching element as the synchronous rectifying element is as long as a capacitor is connected in parallel between the current path terminals of the upper switching element by electromagnetic energy accumulated in the first inductor in response to the non-conduction of the upper switching element. The capacitor is charged, and if the capacitor is connected in parallel between the current path terminals of the lower switching element, the capacitor is discharged. The lower switching element conducts in a state where the voltage difference between the current path terminals is small. That is, zero volt switching (ZVS) is performed.

下方スイッチング素子が非導通となった後、上方スイッチング素子の再導通に先立ち、上方補助スイッチング素子の導通により上方補助電流経路が形成される。ここで、上方補助スイッチング素子の導通は、ゼロカレントスイッチング(ZCS)により行われる。その後、コンデンサへの充放電が行われる。接続点の電圧が高電圧レベルに反転し、上方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において上方スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。   After the lower switching element is turned off, the upper auxiliary current path is formed by the conduction of the upper auxiliary switching element prior to the re-conduction of the upper switching element. Here, the conduction of the upper auxiliary switching element is performed by zero current switching (ZCS). Thereafter, the capacitor is charged and discharged. The voltage at the connection point is inverted to a high voltage level, and the voltage difference between the current path terminals of the upper switching element becomes small. In this state, the upper switching element is turned on and zero volt switching (ZVS) is performed.

接続点の電圧が高電圧レベルに反転した後は、第2インダクタに誘起される起電力が反転し第1端子が負電圧となり、漏れインダクタに印加される電圧が反転する。上方補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、上方整流素子により電流の逆流は生じず電流が流れなくなる。この状態において上方補助スイッチング素子が非導通とされゼロカレントスイッチング(ZCS)が行われる。   After the voltage at the connection point is inverted to the high voltage level, the electromotive force induced in the second inductor is inverted, the first terminal becomes a negative voltage, and the voltage applied to the leakage inductor is inverted. Although the time gradient of the bypass current flowing through the upper auxiliary current path is reversed and the bypass current gradually decreases, no reverse current flows due to the upper rectifying element, and no current flows. In this state, the upper auxiliary switching element is turned off and zero current switching (ZCS) is performed.

これにより、スイッチング損失の低減された昇降圧コンバータを構成することができる。また、上方および下方スイッチング素子におけるスイッチング損失の低減、電流双方向コンバータの電圧変換における電力効率の向上、上方および下方スイッチング素子における発熱低減と機器の小型・軽量化、スイッチング動作の高周波数化、トランスによる上方または下方スイッチング素子の導通タイミングの調整については、請求項1と同様の作用・効果を奏する。   Thereby, the buck-boost converter with reduced switching loss can be configured. Reduced switching loss in upper and lower switching elements, improved power efficiency in voltage conversion of current bidirectional converter, reduced heat generation in upper and lower switching elements, reduced equipment size and weight, higher switching operation frequency, transformer The adjustment of the conduction timing of the upper or lower switching element by means of the above has the same operation and effect as the first aspect.

漏れインダクタンス値や第1および第2インダクタの巻線比に応じて、上方および下方補助電流径路に流れるバイパス電流の時間傾きを調整することができる。上方および下方補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、上方および下方スイッチング素子をZVSで導通可能な状態とするまでの時間遅延を調整することができる。また、下方および上方スイッチング素子が同期整流素子として動作する場合に、同スイッチング素子の非導通タイミングを調整することができる。更に、上方および下方補助スイッチング素子の非導通時に同スイッチング素子に印加される電圧レベルを調整することができる。   The time gradient of the bypass current flowing through the upper and lower auxiliary current paths can be adjusted according to the leakage inductance value and the winding ratio of the first and second inductors. After the formation of the upper and lower auxiliary current paths, the entire amount of input current can be bypassed to invert the voltage at the connection point, and the time delay until the upper and lower switching elements can be made conductive by ZVS can be adjusted. . Further, when the lower and upper switching elements operate as synchronous rectification elements, the non-conduction timing of the switching elements can be adjusted. Furthermore, the voltage level applied to the upper and lower auxiliary switching elements when the upper and lower auxiliary switching elements are non-conductive can be adjusted.

また、請求項7に係る電流双方向コンバータは、請求項6に記載の電流双方向コンバータにおいて、第2インダクタの第2端子に直列接続され、上方および下方補助電流径路を構成する第3インダクタを備えることを特徴とする。   A current bidirectional converter according to claim 7 is the current bidirectional converter according to claim 6, further comprising a third inductor connected in series to the second terminal of the second inductor and constituting upper and lower auxiliary current paths. It is characterized by providing.

請求項7の電流双方向コンバータでは、上方および下方補助電流径路に流れる電流の時間傾きは、第1および第2インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、第3インダクタにより決定される。これにより、第3インダクタのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。   8. The bidirectional current converter according to claim 7, wherein the time gradient of the current flowing through the upper and lower auxiliary current paths is the third inductor instead of or together with the leakage inductor caused by electromagnetic coupling of the first and second inductors. Determined by. Thereby, the time inclination of the current flowing through the auxiliary current path can be adjusted by adjusting the inductance value of the third inductor.

また、請求項8に係る電流双方向コンバータは、請求項6に記載の電流双方向コンバータにおいて、上方および下方スイッチング素子の電流径路端子間のうち少なくとも何れか一方には、投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードが備えられることを特徴とする。これにより、電流の逆流時に対応することができる。上方、下方スイッチング素子が同期整流素子として使用される場合に、導通、非導通のタイミングを調整する必要がない。投入電流の全量が上方または下方補助電流径路にバイパスされるタイミングに先行して、同期整流素子として導通している下方または上方スイッチング素子を非導通とすることができる。   The current bidirectional converter according to claim 8 is the current bidirectional converter according to claim 6, wherein at least one of the current path terminals of the upper and lower switching elements includes a current direction of the input current. Is provided with an antiparallel diode connected with the reverse direction as the forward direction. Thereby, it can respond at the time of the backflow of an electric current. When the upper and lower switching elements are used as synchronous rectification elements, there is no need to adjust the conduction / non-conduction timing. Prior to the timing when the entire amount of input current is bypassed to the upper or lower auxiliary current path, the lower or upper switching element that is conducting as the synchronous rectifying element can be made non-conductive.

本発明によれば、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことができ、スイッチング損失が低減された電流双方向コンバータを提供することが可能となる。   According to the present invention, it is possible to provide a bidirectional current converter in which a switching operation can be performed with a small voltage applied between terminals of a switching element, and switching loss is reduced.

以下、本発明の電流双方向コンバータについて具体化した実施形態を図1乃至図12に基づき図面を参照しつつ詳細に説明する。尚、図3乃至図6、図8乃至図11では、導通状態をわかり易くするため、非導通状態の回路要素を省略して説明している。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a current bidirectional converter according to the present invention will be described below in detail with reference to FIGS. In FIGS. 3 to 6 and FIGS. 8 to 11, the circuit elements in the non-conduction state are omitted for easy understanding of the conduction state.

図1は、第1実施形態の電流双方向コンバータの回路図である。昇降圧コンバータに、発明部分である補助回路部1を付加した回路構成を有している。   FIG. 1 is a circuit diagram of the current bidirectional converter of the first embodiment. It has a circuit configuration in which the auxiliary circuit unit 1 as an invention part is added to the buck-boost converter.

昇降圧コンバータは、低圧電源端子T1に電圧源V1が接続され、電圧V1を昇圧して高圧電源端子T2に接続されている電圧源V2に供給すると共に、高圧電源端子T2に電圧源V2が接続され、電圧V2を降圧して低圧電源端子T1に接続されている電圧源V1に供給する。高圧電源端子T2に負荷としてモータを接続する場合、モータの駆動電圧である電圧V2を、電圧V1を昇圧して供給すると共に、モータによる回生エネルギを電圧源V1に再充電する等の用途においても使用することができる。図1に示す昇降圧コンバータは、電圧源V1およびV2の基準電圧端子TSが共通に接続された、いわゆる非絶縁型の電流双方向コンバータである。トランジスタQ1、Q2は、トランジスタQ1のエミッタ端子とトランジスタQ2のコレクタ端子とが接続点Xで接続されると共に、トランジスタQ1のコレクタ端子が高圧電源端子T2に、トランジスタQ2のエミッタ端子が基準電圧端子TSに接続され、高圧電源端子T2と基準電圧端子TSとの間に直列に接続されている。尚、トランジスタQ1、Q2のベース端子は、不図示のコントローラにより排他的に導通制御される。トランジスタQ1、Q2には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードD1、D2が接続されている。接続点Xと低圧電源端子T1との間には、インダクタL1が接続されている。また、低圧電源端子T1および高圧電源端子T2と、基準電圧端子TSとの間には、電圧源V1、V2に並列にコンデンサC11、C12が接続されている。ここで、トランジスタQ1が上方スイッチング素子であり、トランジスタQ2が下方スイッチング素子である。   The buck-boost converter has a voltage source V1 connected to the low voltage power supply terminal T1, boosts the voltage V1 and supplies it to the voltage source V2 connected to the high voltage power supply terminal T2, and the voltage source V2 is connected to the high voltage power supply terminal T2. Then, the voltage V2 is stepped down and supplied to the voltage source V1 connected to the low voltage power supply terminal T1. When a motor is connected as a load to the high-voltage power supply terminal T2, the voltage V2 that is the drive voltage of the motor is supplied by boosting the voltage V1, and the regenerative energy from the motor is recharged to the voltage source V1. Can be used. The buck-boost converter shown in FIG. 1 is a so-called non-insulated current bidirectional converter in which the reference voltage terminals TS of the voltage sources V1 and V2 are connected in common. In the transistors Q1 and Q2, the emitter terminal of the transistor Q1 and the collector terminal of the transistor Q2 are connected at the connection point X, the collector terminal of the transistor Q1 is connected to the high-voltage power supply terminal T2, and the emitter terminal of the transistor Q2 is connected to the reference voltage terminal TS. And is connected in series between the high voltage power supply terminal T2 and the reference voltage terminal TS. The base terminals of the transistors Q1 and Q2 are exclusively controlled by a controller (not shown). Antiparallel diodes D1 and D2 are connected to transistors Q1 and Q2 in the forward direction from the emitter terminal to the collector terminal. An inductor L1 is connected between the connection point X and the low-voltage power supply terminal T1. Capacitors C11 and C12 are connected in parallel with the voltage sources V1 and V2 between the low-voltage power supply terminal T1 and the high-voltage power supply terminal T2 and the reference voltage terminal TS. Here, the transistor Q1 is an upper switching element, and the transistor Q2 is a lower switching element.

ここで、高圧電源端子T2に接続される負荷とは、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切替により走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例である。例えば、電圧V1に200V、負荷に供給すべき電圧V2に500Vが供給される。   Here, the load connected to the high voltage power supply terminal T2 may be, for example, an induction motor driven via an inverter circuit or the like. An example is a case where the present invention is applied to a hybrid vehicle that travels by switching between a gasoline engine and motor drive, an electric vehicle that travels only by motor drive, and the like. For example, 200 V is supplied to the voltage V1, and 500 V is supplied to the voltage V2 to be supplied to the load.

電圧V1を電圧V2に昇圧する昇圧コンバータとして動作する場合は、トランジスタQ2の導通によりインダクタL1に蓄積された電磁エネルギを、トランジスタQ1および逆並列ダイオードD1を介して高圧電源端子T2に供給することにより行われる。また、電圧V2を電圧V1に降圧する降圧コンバータとして動作する場合は、トランジスタQ1の導通によりインダクタL1に蓄積された電磁エネルギを、トランジスタQ2および逆並列ダイオードD2を介して低圧電源端子T1に供給することにより行われる。   When operating as a boost converter that boosts the voltage V1 to the voltage V2, the electromagnetic energy accumulated in the inductor L1 due to the conduction of the transistor Q2 is supplied to the high-voltage power supply terminal T2 via the transistor Q1 and the antiparallel diode D1. Done. When operating as a step-down converter that steps down the voltage V2 to the voltage V1, the electromagnetic energy accumulated in the inductor L1 due to the conduction of the transistor Q1 is supplied to the low voltage power supply terminal T1 through the transistor Q2 and the antiparallel diode D2. Is done.

ここで、コンデンサC11、C12は、平滑用のコンデンサである。また、トランジスタQ1、Q2は、IGBT、MOS、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードD1、D2は、各トランジスタQ1、Q2に内蔵されている場合の他、別途ダイオード素子を接続することもできる。   Here, the capacitors C11 and C12 are smoothing capacitors. Transistors such as IGBT, MOS, and bipolar can be used as the transistors Q1 and Q2. In this case, the anti-parallel diodes D1 and D2 can be separately connected to a diode element in addition to the case where they are built in the transistors Q1 and Q2.

補助回路部1は、トランジスタQ1、Q2の各々のコレクタ・エミッタ間に接続される、コンデンサC1、C2を備えている。更に、トランジスタQ1、Q2の接続点Xと、高圧電源端子T2および基準電圧端子TSとの間に、上方および下方補助電流径路が構成される。   The auxiliary circuit unit 1 includes capacitors C1 and C2 connected between the collectors and emitters of the transistors Q1 and Q2. Further, upper and lower auxiliary current paths are formed between the connection point X of the transistors Q1, Q2 and the high voltage power supply terminal T2 and the reference voltage terminal TS.

接続点Xから、インダクタL2およびインダクタLrまでは、上方および下方補助電流径路に共通である。上方補助電流径路では、インダクタLrから、逆流防止用ダイオードD3およびトランジスタQ3を介して高圧電源端子T2に至る径路が形成される。下方補助電流径路では、インダクタLrから、トランジスタQ4および逆流防止用ダイオードD4を介して基準電圧端子TSに至る径路が形成される。逆流防止用ダイオードD3は、上方補助電流経路での電流の逆流を防止する目的で備えられており、高圧電源端子T2から接続点Xに向かう方向に電流を流すことにより、インダクタL1に流れる投入電流をバイパスする。逆流防止用ダイオードD4は、下方補助電流経路での電流の逆流を防止する目的で備えられており、接続点Xから基準電圧端子TSに向かう方向に電流を流すことにより、インダクタL1に流れる投入電流をバイパスする。尚、トランジスタQ3、Q4が上方、下方補助トランジスタであり、逆流防止用ダイオードD3、D4が上方、下方整流素子である。   The connection point X to the inductor L2 and the inductor Lr are common to the upper and lower auxiliary current paths. In the upper auxiliary current path, a path is formed from the inductor Lr to the high voltage power supply terminal T2 via the backflow preventing diode D3 and the transistor Q3. In the lower auxiliary current path, a path is formed from the inductor Lr to the reference voltage terminal TS through the transistor Q4 and the backflow prevention diode D4. The backflow prevention diode D3 is provided for the purpose of preventing backflow of the current in the upper auxiliary current path, and the input current that flows to the inductor L1 by flowing the current in the direction from the high voltage power supply terminal T2 toward the connection point X. Bypass. The backflow prevention diode D4 is provided for the purpose of preventing backflow of current in the lower auxiliary current path, and the input current that flows to the inductor L1 by flowing current in the direction from the connection point X to the reference voltage terminal TS. Bypass. The transistors Q3 and Q4 are upper and lower auxiliary transistors, and the backflow prevention diodes D3 and D4 are upper and lower rectifier elements.

ここで、インダクタL2はインダクタL1と電磁的に結合されている。また、低圧電源端子T1に接続されているインダクタL1の第1端子と、接続点Xに接続されているインダクタL2の第1端子とは、同極性で起電力が誘起される。電磁的結合とは、インダクタL1とインダクタL2とでトランスを構成する場合等が考えられる。   Here, the inductor L2 is electromagnetically coupled to the inductor L1. In addition, an electromotive force is induced between the first terminal of the inductor L1 connected to the low-voltage power supply terminal T1 and the first terminal of the inductor L2 connected to the connection point X with the same polarity. As the electromagnetic coupling, a case where a transformer is constituted by the inductor L1 and the inductor L2 can be considered.

先ず、図2および図3乃至図6において、第1実施形態の昇降圧コンバータにおける昇圧動作を説明する。図2にタイミングチャートを、図3乃至図6には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態(図3乃至図6)を適宜に参照しながら、昇圧動作のタイミングチャート(図2)を説明する。尚、図2において、VGQ1、VGQ2、VGQ4は、トランジスタQ1、Q2、Q4のベース端子GQ1、GQ2、GQ4に印加される電圧である。また、IL1、ILrは、電圧V1から接続点X、接続点XからインダクタLrに向かう電流を正方向とするインダクタL1、Lrに流れる電流を示す。このうち、インダクタ電流IL1が投入電流である。また、VQ2は、接続点Xの電圧を示す。VL1は、インダクタL1の接続点X側の端子を基準とする場合の端子間電圧を、VLrは、インダクタLrのトランジスタQ3、Q4側の端子を基準とする場合の端子間電圧を示す。   First, with reference to FIG. 2 and FIGS. 3 to 6, the boosting operation in the buck-boost converter of the first embodiment will be described. FIG. 2 shows a timing chart, and FIGS. 3 to 6 show circuit operation states in each operation. In the following description, the timing chart (FIG. 2) of the boosting operation will be described with reference to the operation state on the circuit (FIGS. 3 to 6) as appropriate. In FIG. 2, VGQ1, VGQ2, and VGQ4 are voltages applied to the base terminals GQ1, GQ2, and GQ4 of the transistors Q1, Q2, and Q4. IL1 and ILr indicate currents flowing through the inductors L1 and Lr with the current flowing from the voltage V1 to the connection point X and from the connection point X to the inductor Lr as positive directions. Among these, the inductor current IL1 is the input current. VQ2 indicates a voltage at the connection point X. VL1 represents a voltage between terminals when the terminal on the connection point X side of the inductor L1 is used as a reference, and VLr represents a voltage between terminals when the terminal on the transistors Q3 and Q4 side of the inductor Lr is used as a reference.

図2中(1)、(2)、および図3は、インダクタL1への電磁エネルギの蓄積期間である。図2中(1)の期間では、インダクタL1に電磁エネルギが蓄積される。図3の(1)にこの期間の動作状態を示す。トランジスタQ2のゲート端子GQ2に印加されるゲート電圧VGQ2がハイレベルであり、トランジスタQ2は導通している。電圧源V1から、インダクタL1およびトランジスタQ2を介して基準電圧端子TSに抜ける電流径路が確立される。インダクタL1の端子間には電圧V1が印加され、電圧源V1から接続点Xに向う方向(この方向を正方向とする。)に、所定の正の時間傾きを有するインダクタ電流IL1が流れる。インダクタL1にはインダクタ電流IL1に応じた電磁エネルギが蓄積される。   In FIG. 2, (1), (2), and FIG. 3 are accumulation periods of electromagnetic energy in the inductor L1. In the period (1) in FIG. 2, electromagnetic energy is accumulated in the inductor L1. FIG. 3 (1) shows the operating state during this period. The gate voltage VGQ2 applied to the gate terminal GQ2 of the transistor Q2 is at a high level, and the transistor Q2 is conductive. A current path is established from the voltage source V1 to the reference voltage terminal TS via the inductor L1 and the transistor Q2. A voltage V1 is applied between the terminals of the inductor L1, and an inductor current IL1 having a predetermined positive time gradient flows in a direction from the voltage source V1 toward the connection point X (this direction is a positive direction). Inductor L1 stores electromagnetic energy corresponding to inductor current IL1.

所定時間の経過後、図2中(2)に移行する。ゲート端子GQ2に印加されるゲート電圧VGQ2がローレベルに遷移することにより、トランジスタQ2が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ2が導通しているため、基準電圧端子TSの電圧である基準電圧に略等しい電圧値となっている。このためコンデンサC1は充電状態にありコンデンサC2は放電状態にある。トランジスタQ2の非導通後、インダクタL1に流れているインダクタ電流IL1は、コンデンサC1の放電、およびC2の充電に費やされるため(図3中(2))、接続点Xにおける電圧VQ2の電圧値の上昇はトランジスタQ2の非導通に遅れて行われる。このため、トランジスタQ2の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の非導通状態へのスイッチング損失を低減させることができる。   After a predetermined time elapses, the process proceeds to (2) in FIG. When the gate voltage VGQ2 applied to the gate terminal GQ2 transitions to a low level, the transistor Q2 becomes non-conductive. The voltage VQ2 at the connection point X at this time has a voltage value substantially equal to the reference voltage, which is the voltage at the reference voltage terminal TS, since the transistor Q2 is conductive until just before. For this reason, the capacitor C1 is in a charged state and the capacitor C2 is in a discharged state. Since the inductor current IL1 flowing through the inductor L1 after the transistor Q2 is turned off is consumed for discharging the capacitor C1 and charging C2 ((2) in FIG. 3), the voltage value of the voltage VQ2 at the connection point X is The increase is delayed after the non-conduction of the transistor Q2. Therefore, switching of the transistor Q2 to the non-conducting state is performed in a state where a slight voltage is applied between the collector and the emitter. Zero volt switching (ZVS) is performed, and the switching loss to the non-conducting state of the transistor Q2 can be reduced.

図2中(3)、(4)、および図4は、インダクタL1からの電磁エネルギの放出期間である。図2中(3)の期間では、トランジスタQ1のゲート端子GQ1に印加されるゲート電圧VGQ1がハイレベルとなりトランジスタQ1が導通する。導通したトランジスタQ1は逆並列ダイオードD1と共に、インダクタL1から高圧電源端子T2に向かってインダクタ電流IL1を流す。これにより電磁エネルギが高圧電源端子T2に放出されて電圧源V2に昇圧された電圧V2が供給される(図4中(3))。接続点Xは電圧V2に略等しい電圧となり、インダクタL1の端子間には電圧V2と電圧V1との差電圧が、電圧源V1から接続点Xに向う方向(この方向を負方向とする。)に印加され、インダクタL1には所定の負の時間傾きを有するインダクタ電流IL1が流れる。尚、ゲート電圧VGQ1がハイレベルに遷移しトランジスタQ1が導通状態に遷移する際にはコンデンサC1は放電状態、C2は充電状態となっているため、トランジスタQ1の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の導通状態へのスイッチング損失を低減させることができる。ここで、トランジスタQ1は同期整流素子として動作する。並列に逆並列ダイオードD1が接続されているので、ダイオードD1により整流作用を奏することも可能であり、昇圧動作においてはトランジスタQ1を非導通に維持しておくことも可能である。   In FIG. 2, (3), (4), and FIG. 4 are the discharge periods of electromagnetic energy from the inductor L1. In the period (3) in FIG. 2, the gate voltage VGQ1 applied to the gate terminal GQ1 of the transistor Q1 becomes high level, and the transistor Q1 becomes conductive. The transistor Q1 that has been turned on, together with the antiparallel diode D1, flows an inductor current IL1 from the inductor L1 toward the high-voltage power supply terminal T2. As a result, electromagnetic energy is discharged to the high-voltage power supply terminal T2, and the boosted voltage V2 is supplied to the voltage source V2 ((3) in FIG. 4). The connection point X is approximately equal to the voltage V2, and the voltage difference between the voltage V2 and the voltage V1 is between the terminals of the inductor L1 from the voltage source V1 toward the connection point X (this direction is a negative direction). And an inductor current IL1 having a predetermined negative time slope flows through the inductor L1. Note that when the gate voltage VGQ1 changes to a high level and the transistor Q1 changes to a conductive state, the capacitor C1 is in a discharged state and C2 is in a charged state. This is performed with a slight voltage applied between the emitters. Zero volt switching (ZVS) is performed, and the switching loss to the conduction state of the transistor Q1 can be reduced. Here, the transistor Q1 operates as a synchronous rectifier. Since the antiparallel diode D1 is connected in parallel, the diode D1 can also provide a rectifying action, and the transistor Q1 can be kept non-conductive in the boosting operation.

この状態からゲート電圧VGQ1をローレベルに反転して、トランジスタQ1を非導通とする。並列に逆並列ダイオードD1が接続されているので、トランジスタQ1の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。その後、トランジスタQ4のゲート端子GQ4にハイレベルのゲート電圧VGQ4が印加される(図2中(4))。接続点Xから、インダクタL2、Lr、トランジスタQ4、および逆流防止用ダイオードD4を介して基準電圧端子TSへの下方補助電流径路が形成され、インダクタ電流IL1がバイパスされ始める(図4中(4))。尚、トランジスタQ4の導通状態への遷移は、導通による電流がインダクタLrにより制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタQ4の導通状態へのスイッチングは、ゼロカレントスイッチング(ZCS)が行われることとなり、トランジスタQ4の導通状態へのスイッチング損失を低減させることができる。   From this state, the gate voltage VGQ1 is inverted to a low level to make the transistor Q1 nonconductive. Since the antiparallel diode D1 is connected in parallel, no voltage is applied to both ends of the transistor Q1, and zero volt switching (ZVS) can be performed. Thereafter, a high level gate voltage VGQ4 is applied to the gate terminal GQ4 of the transistor Q4 ((4) in FIG. 2). A lower auxiliary current path is formed from the connection point X to the reference voltage terminal TS through the inductors L2, Lr, the transistor Q4, and the backflow prevention diode D4, and the inductor current IL1 begins to be bypassed ((4) in FIG. 4). ). In addition, since the current due to the conduction is limited by the inductor Lr in the transition to the conduction state of the transistor Q4, the current rises after the conduction transition. Therefore, zero current switching (ZCS) is performed for switching the transistor Q4 to the conducting state, and switching loss to the conducting state of the transistor Q4 can be reduced.

下方補助電流径路が形成される初期段階においては、インダクタL1に印加されている負の端子間電圧VL1に応じて、インダクタL2にも負の端子間電圧VL2が印加される。これにより、インダクタLrにおけるインダクタL2側の端子は、接続点Xの電圧VQ2が高電圧であるところ、インダクタL2の端子間電圧VL2が加算された電圧が印加される。トランジスタQ4およびダイオードD4を介してインダクタLrの他端子は略基準電圧が印加されるため、インダクタLrの端子間電圧VLrには高い電圧レベルVHが印加される。   In the initial stage when the lower auxiliary current path is formed, the negative inter-terminal voltage VL2 is also applied to the inductor L2 in accordance with the negative inter-terminal voltage VL1 applied to the inductor L1. Thereby, a voltage obtained by adding the voltage VL2 between the terminals of the inductor L2 is applied to the terminal on the inductor L2 side in the inductor Lr when the voltage VQ2 at the connection point X is a high voltage. Since a substantially reference voltage is applied to the other terminal of the inductor Lr via the transistor Q4 and the diode D4, a high voltage level VH is applied to the inter-terminal voltage VLr of the inductor Lr.

ここで、電圧V1=200V、電圧V2=500Vとし、インダクタL1、L2の巻線比を2:1とすれば、接続点Xの電圧VQ2は略V2(500V)であるところ、インダクタL2の端子間電圧VL2は(V1−V2)/2((200−500)/2=−150V)より、インダクタLrにおけるインダクタL2側の端子には、VQ2−VL2が印加される。すなわち、500−(−150)=650Vが印加され、インダクタLrの端子間電圧VLrは略650Vの電圧が印加される。   Here, if the voltage V1 = 200V, the voltage V2 = 500V, and the winding ratio of the inductors L1, L2 is 2: 1, the voltage VQ2 at the connection point X is approximately V2 (500V), and the terminal of the inductor L2 Since the inter-voltage VL2 is (V1−V2) / 2 ((200−500) / 2 = −150V), VQ2−VL2 is applied to the terminal on the inductor L2 side in the inductor Lr. That is, 500 − (− 150) = 650V is applied, and a voltage of about 650V is applied as the inter-terminal voltage VLr of the inductor Lr.

図2および図4(3)、(4)の期間では、電圧V2と電圧V1との差電圧がインダクタL1の負方向に印加されて、インダクタ電流IL1は蓄積された電磁エネルギに応じた電流値から所定の負の時間傾きを有して減少する。この状態からゲート電圧VGQ1をローレベルに反転して、トランジスタQ1を非導通とする。並列に逆並列ダイオードD1が接続されているので、トランジスタQ1の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。その後、トランジスタQ4が導通して下方補助電流経路が形成される。これにより、インダクタL1、L2のインダクタンス値に比して小さなインダクタンス値を有するインダクタLrには、インダクタ電流IL1を下方補助電流径路にバイパスさせる方向(正方向)に急峻な正の時間傾きを有してインダクタ電流ILrを増大させる方向に端子間電圧VLrが印加される。時間の経過に伴い、インダクタ電流ILrは、インダクタ電流IL1のうちより多くの電流をバイパスすることとなり、最終的にはインダクタ電流IL1の全量がバイパスされる。   2 and 4 (3) and (4), the voltage difference between the voltage V2 and the voltage V1 is applied in the negative direction of the inductor L1, and the inductor current IL1 is a current value corresponding to the accumulated electromagnetic energy. Decreases with a predetermined negative time slope. From this state, the gate voltage VGQ1 is inverted to a low level to make the transistor Q1 nonconductive. Since the antiparallel diode D1 is connected in parallel, no voltage is applied to both ends of the transistor Q1, and zero volt switching (ZVS) can be performed. Thereafter, the transistor Q4 is turned on to form a lower auxiliary current path. As a result, the inductor Lr having an inductance value smaller than the inductance values of the inductors L1 and L2 has a steep positive time gradient in the direction (positive direction) in which the inductor current IL1 is bypassed to the lower auxiliary current path. Thus, the terminal voltage VLr is applied in the direction of increasing the inductor current ILr. As time elapses, the inductor current ILr bypasses more of the inductor current IL1, and eventually the entire amount of the inductor current IL1 is bypassed.

トランジスタQ1に並列にダイオードD1が接続されているので、下方補助電流径路の形成に先立ちトランジスタQ1を非導通とすることが可能である。また、下方補助電流径路の形成後であってもトランジスタQ1を非導通とすることも可能である。更に、全量をバイパスした後にもトランジスタQ1が導通していれば接続点Xの電圧VQ2は電圧V2に略等しく維持されることとなるので、下方補助電流径路が形成されていれば全量のバイパス後の適宜なタイミングにおいてトランジスタQ1を非導通とすることも可能である。何れの場合においても、トランジスタQ1をゼロボルトスイッチング(ZVS)させることができる。また、第1実施形態においては、下方補助電流径路によるインダクタ電流IL1の全量バイパスの前後を問わず接続点Xの電圧VQ2が電圧V2に略等しい状態で、トランジスタQ1のゼロボルトスイッチング(ZVS)が行わせることができ、スイッチング損失を低減させることができる。   Since the diode D1 is connected in parallel with the transistor Q1, the transistor Q1 can be made non-conductive prior to the formation of the lower auxiliary current path. It is also possible to turn off transistor Q1 even after the formation of the lower auxiliary current path. Further, if the transistor Q1 is conductive even after the entire amount is bypassed, the voltage VQ2 at the connection point X is maintained substantially equal to the voltage V2. Therefore, if the lower auxiliary current path is formed, after the entire amount is bypassed. The transistor Q1 can be turned off at an appropriate timing. In either case, transistor Q1 can be zero volt switched (ZVS). In the first embodiment, zero volt switching (ZVS) of the transistor Q1 is performed in a state where the voltage VQ2 at the connection point X is substantially equal to the voltage V2, regardless of whether the inductor current IL1 is completely bypassed by the lower auxiliary current path. Switching loss can be reduced.

ここで、インダクタL1、L2の巻線比を調整することにより、下方補助電流径路の形成時においてインダクタLrの端子間に印加される端子間電圧VLrを調整することができる。補助電流径路に流れる電流増加の時間傾きを調整することができ、トランジスタQ2をZVSで導通可能な状態とするまでの時間遅延を調整することができる。更に、非導通状態にあるトランジスタQ4に印加される電圧レベルを調整することができる。   Here, the inter-terminal voltage VLr applied between the terminals of the inductor Lr when the lower auxiliary current path is formed can be adjusted by adjusting the winding ratio of the inductors L1 and L2. The time gradient of increase in current flowing through the auxiliary current path can be adjusted, and the time delay until the transistor Q2 can be turned on by ZVS can be adjusted. Furthermore, the voltage level applied to the transistor Q4 in the non-conductive state can be adjusted.

図2中(5)、(6)、および図5は、インダクタL1からの電磁エネルギの放出から再蓄積に移行する期間である。下方補助電流径路によりインダクタ電流IL1のバイパス動作が進むことにより(図2および図4中(4))、インダクタ電流ILrのうち、インダクタ電流IL1を越えて増大した電流は、トランジスタQ1の非導通により電圧源V2から供給されなくなり、それ以前において放電状態のコンデンサC1および充電状態にあるコンデンサC2から賄われる。コンデンサC1は充電されコンデンサC2は放電され、接続点Xの電圧VQ2の電圧値が立ち下がる。これに応じてインダクタL1の端子間電圧VL1も反転する(図2および図5中(5))。   In FIG. 2, (5), (6), and FIG. 5 are periods in which the electromagnetic energy from the inductor L1 is shifted to the re-accumulation. As the bypass operation of the inductor current IL1 proceeds by the lower auxiliary current path ((4) in FIGS. 2 and 4), the current that has increased beyond the inductor current IL1 in the inductor current ILr is caused by the non-conduction of the transistor Q1. It is no longer supplied from the voltage source V2, and is covered by the capacitor C1 in the discharged state and the capacitor C2 in the charged state before that. The capacitor C1 is charged, the capacitor C2 is discharged, and the voltage value of the voltage VQ2 at the connection point X falls. In response to this, the terminal voltage VL1 of the inductor L1 is also inverted ((5) in FIGS. 2 and 5).

接続点Xの電圧VQ2が基準電圧近くの電圧レベルにまで降下した後は、下方補助電流径路へのインダクタ電流ILrの供給は、逆並列ダイオードD2を介して継続される。そのため、接続点Xの電圧VQ2は、基準電圧あるいは基準電圧からダイオードの順方向電圧だけ降下した電圧に維持される。インダクタL2には正方向の端子間電圧VL2が誘起されることと相俟って、インダクタLrの端子間電圧VLrが反転してインダクタ電流ILrは負の時間傾きを有して減少する(図2および図5中(6))。   After the voltage VQ2 at the node X drops to a voltage level near the reference voltage, the supply of the inductor current ILr to the lower auxiliary current path is continued through the antiparallel diode D2. Therefore, the voltage VQ2 at the connection point X is maintained at the reference voltage or a voltage that is dropped from the reference voltage by the forward voltage of the diode. Coupled with the induction of the positive terminal voltage VL2 in the inductor L2, the terminal voltage VLr of the inductor Lr is inverted and the inductor current ILr decreases with a negative time slope (FIG. 2). And (6) in FIG. 5).

電圧V1=200V、電圧V2=500Vとし、インダクタL1、L2の巻線比を2:1とすれば、接続点Xの電圧VQ2は基準電圧(0V)に略等しいところ、インダクタL2の端子間電圧VL2はV1(200V)より、インダクタLrにおけるインダクタL2側の端子には、VL2/2が印加される。すなわち、200/2=100Vが印加され、インダクタLrの端子間電圧VLrは略0−100=−100Vの電圧が印加される。   If the voltage V1 = 200V, the voltage V2 = 500V, and the winding ratio of the inductors L1 and L2 is 2: 1, the voltage VQ2 at the connection point X is substantially equal to the reference voltage (0V). As for VL2, from VL (200V), VL2 / 2 is applied to the terminal on the inductor L2 side in the inductor Lr. That is, 200/2 = 100V is applied, and the voltage VLr between the terminals of the inductor Lr is approximately 0-100 = -100V.

トランジスタQ1の非導通後に再度トランジスタQ2を導通するタイミングを、図2および図6中(7)に示す。前述したように、トランジスタQ1が非導通となりコンデンサC1、C2の充放電が完了すると、接続点Xの電圧VQ2は基準電圧に略等しくなる。これにより、インダクタL1端子間電圧VL1は正転し、インダクタL1への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流IL1は、初期段階では下方補助電流径路に流れるインダクタ電流ILrによりバイパスされるところ、このときのインダクタ電流ILrは負の時間傾きを有して減少する電流である。そこで、インダクタ電流ILrがインダクタ電流IL1を下回る前にトランジスタQ2を導通してやれば、インダクタ電流IL1は、バイパス径路からトランジスタQ2に順次移行して、図2および図3中(1)に戻り、上記の動作が繰り返されることにより昇圧動作が行われる。   The timing at which the transistor Q2 is turned on again after the transistor Q1 is turned off is shown in (7) of FIGS. As described above, when the transistor Q1 is turned off and the capacitors C1 and C2 are completely charged and discharged, the voltage VQ2 at the connection point X becomes substantially equal to the reference voltage. As a result, the voltage VL1 between the terminals of the inductor L1 rotates forward, and accumulation of electromagnetic energy in the inductor L1 is started. The inductor current IL1 flowing at this time is bypassed by the inductor current ILr flowing in the lower auxiliary current path in the initial stage, and the inductor current ILr at this time is a current that decreases with a negative time gradient. Therefore, if the transistor Q2 is turned on before the inductor current ILr falls below the inductor current IL1, the inductor current IL1 sequentially shifts from the bypass path to the transistor Q2, and returns to (1) in FIG. 2 and FIG. The step-up operation is performed by repeating the operation.

逆並列ダイオードD2が導通しているので、トランジスタQ2の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の導通状態へのスイッチング損失を低減させることができる。   Since the antiparallel diode D2 is conducting, the conduction transition of the transistor Q2 is performed in a state where a slight voltage is applied between the collector and emitter terminals. Zero volt switching (ZVS) is performed, and the switching loss to the conduction state of the transistor Q2 can be reduced.

尚、トランジスタQ4の非導通遷移は、逆流防止用ダイオードD4により下方補助電流径路に電流が流れなくなった後に行なわれるため、ゼロカレントスイッチング(ZCS)となりスイッチング損失を低減させることができる。   Since the non-conducting transition of the transistor Q4 is performed after the current does not flow in the lower auxiliary current path by the backflow preventing diode D4, zero current switching (ZCS) is performed and the switching loss can be reduced.

ここで、期間(4)乃至(7)(図2、図4(4)乃至図6)においては、急峻な時間傾きを有して増加の後減少するインダクタ電流ILrがインダクタL2にも流れることにより、インダクタL1とL2との電磁的な結合に基づきインダクタL1に逆起電力が働き、インダクタ電流ILrに応じてインダクタ電流IL1が減少の後増加することとなる。インダクタL1に電磁的に結合されたインダクタL2にも電流が流れる影響でインダクタ電流IL1が急激に減少する。ここで下方補助電流径路がインダクタ電流IL1を全量バイパスするにはインダクタ電流IL1以上にインダクタ電流ILrを流す必要があるが、インダクタ電流IL1が急激に減少することにより、インダクタ電流ILrのピークを小さくすることができる。   Here, in the periods (4) to (7) (FIG. 2, FIG. 4 (4) to FIG. 6), the inductor current ILr having a steep time slope and decreasing after the increase also flows to the inductor L2. Thus, a back electromotive force acts on the inductor L1 based on the electromagnetic coupling between the inductors L1 and L2, and the inductor current IL1 increases after being decreased according to the inductor current ILr. The inductor current IL1 rapidly decreases due to the influence of current flowing through the inductor L2 that is electromagnetically coupled to the inductor L1. Here, in order for the lower auxiliary current path to completely bypass the inductor current IL1, the inductor current ILr needs to flow more than the inductor current IL1. However, the inductor current IL1 decreases rapidly, thereby reducing the peak of the inductor current ILr. be able to.

次に、図7および図8乃至図11において、第1実施形態の昇降圧コンバータにおける降圧動作を説明する。図7にタイミングチャートを、図8乃至図11には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態(図8乃至図11)を適宜に参照しながら、昇圧動作のタイミングチャート(図7)を説明する。尚、図7において、VGQ1、VGQ2、VGQ3は、トランジスタQ1、Q2、Q3のベース端子GQ1、GQ2、GQ3に印加される電圧である。また、IL1、ILrは、電圧V1から接続点X、接続点XからインダクタLrに向かう電流を正方向とするインダクタL1、Lrに流れる電流を示す。このうち、インダクタ電流IL1が投入電流である。また、VQ2は、接続点Xの電圧を示す。VL1は、インダクタL1の接続点X側の端子を基準とする場合の端子間電圧を、VLrは、インダクタLrのトランジスタQ3、Q4側の端子を基準とする場合の端子間電圧を示す。   Next, with reference to FIG. 7 and FIGS. 8 to 11, the step-down operation in the buck-boost converter of the first embodiment will be described. FIG. 7 shows a timing chart, and FIGS. 8 to 11 show circuit operation states in each operation. In the following description, the timing chart (FIG. 7) of the boosting operation will be described with reference to the operation state on the circuit (FIGS. 8 to 11) as appropriate. In FIG. 7, VGQ1, VGQ2, and VGQ3 are voltages applied to the base terminals GQ1, GQ2, and GQ3 of the transistors Q1, Q2, and Q3. IL1 and ILr indicate currents flowing through the inductors L1 and Lr with the current flowing from the voltage V1 to the connection point X and from the connection point X to the inductor Lr as positive directions. Among these, the inductor current IL1 is the input current. VQ2 indicates a voltage at the connection point X. VL1 represents a voltage between terminals when the terminal on the connection point X side of the inductor L1 is used as a reference, and VLr represents a voltage between terminals when the terminal on the transistors Q3 and Q4 side of the inductor Lr is used as a reference.

図7中(1)、(2)、および図8は、インダクタL1への電磁エネルギの蓄積期間である。図7中(1)の期間では、インダクタL1に電磁エネルギが蓄積される。図8の(1)にこの期間の動作状態を示す。トランジスタQ1のゲート端子GQ1に印加されるゲート電圧VGQ1がハイレベルであり、トランジスタQ1は導通している。電圧源V2から、トランジスタQ1およびインダクタL1を介して電圧源V1に至る電流径路が確立される。インダクタL1の端子間には電圧V1−V2が印加され、接続点Xから電圧源V1に向う方向(この方向を負方向とする。)に、所定の負の時間傾きを有するインダクタ電流IL1が流れる。インダクタL1にはインダクタ電流IL1に応じた電磁エネルギが蓄積される。   In FIG. 7, (1), (2), and FIG. 8 are accumulation periods of electromagnetic energy in the inductor L1. In the period (1) in FIG. 7, electromagnetic energy is accumulated in the inductor L1. FIG. 8 (1) shows the operating state during this period. The gate voltage VGQ1 applied to the gate terminal GQ1 of the transistor Q1 is at a high level, and the transistor Q1 is conductive. A current path is established from the voltage source V2 to the voltage source V1 via the transistor Q1 and the inductor L1. A voltage V1-V2 is applied between the terminals of the inductor L1, and an inductor current IL1 having a predetermined negative time gradient flows in a direction from the connection point X toward the voltage source V1 (this direction is a negative direction). . Inductor L1 stores electromagnetic energy corresponding to inductor current IL1.

所定時間の経過後、図7中(2)に移行する。ゲート端子GQ1に印加されるゲート電圧VGQ1がローレベルに遷移することにより、トランジスタQ1が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ1が導通しているため、高圧電源端子T2の電圧である電圧V2に略等しい電圧値となっている。このためコンデンサC1は放電状態にありコンデンサC2は充電状態にある。トランジスタQ1の非導通後、インダクタL1に流れているインダクタ電流IL1は、コンデンサC1の充電、およびC2の放電に費やされるため(図8中(2))、接続点Xにおける電圧VQ2の電圧値の降下はトランジスタQ1の非導通に遅れて行われる。このため、トランジスタQ1の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の非導通状態へのスイッチング損失を低減させることができる。   After a lapse of a predetermined time, the process proceeds to (2) in FIG. When the gate voltage VGQ1 applied to the gate terminal GQ1 transitions to a low level, the transistor Q1 becomes non-conductive. At this time, the voltage VQ2 at the connection point X has a voltage value substantially equal to the voltage V2 that is the voltage of the high-voltage power supply terminal T2, since the transistor Q1 is conductive until just before. Therefore, the capacitor C1 is in a discharged state and the capacitor C2 is in a charged state. Since the inductor current IL1 flowing through the inductor L1 after the transistor Q1 is turned off is consumed for charging the capacitor C1 and discharging C2 ((2) in FIG. 8), the voltage value of the voltage VQ2 at the connection point X is The drop is performed after the non-conduction of the transistor Q1. Therefore, switching of the transistor Q1 to the non-conducting state is performed in a state where a slight voltage is applied between the collector and the emitter. Zero volt switching (ZVS) is performed, and the switching loss to the non-conducting state of the transistor Q1 can be reduced.

図7中(3)、(4)、および図9は、インダクタL1からの電磁エネルギの放出期間である。図7中(3)の期間では、トランジスタQ2のゲート端子GQ2に印加されるゲート電圧VGQ2がハイレベルとなりトランジスタQ2が導通する。導通したトランジスタQ2は逆並列ダイオードD2と共に、インダクタL1から低圧電源端子T1に向かってインダクタ電流IL1を流す。これにより電磁エネルギが低圧電源端子T1に放出されて電圧源V1に降圧された電圧V1が供給される(図9中(3))。接続点Xは基準電圧に略等しい電圧となり、インダクタL1の端子間には電圧V1との差電圧が、接続点Xから電圧源V1に向う方向(この方向を正方向とする。)に印加され、インダクタL1には所定の正の時間傾きを有するインダクタ電流IL1が流れる。尚、ゲート電圧VGQ2がハイレベルに遷移しトランジスタQ2が導通状態に遷移する際にはコンデンサC1は充電状態、C2は放電状態となっているため、トランジスタQ2の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の導通状態へのスイッチング損失を低減させることができる。ここで、トランジスタQ2は同期整流素子として動作する。並列に逆並列ダイオードD2が接続されているので、ダイオードD2により整流作用を奏することも可能であり、降圧動作においてはトランジスタQ2を非導通に維持しておくことも可能である。   In FIG. 7, (3), (4), and FIG. 9 are electromagnetic energy emission periods from the inductor L1. In the period (3) in FIG. 7, the gate voltage VGQ2 applied to the gate terminal GQ2 of the transistor Q2 becomes high level, and the transistor Q2 becomes conductive. The transistor Q2 that has become conductive flows the inductor current IL1 from the inductor L1 toward the low-voltage power supply terminal T1 together with the antiparallel diode D2. As a result, electromagnetic energy is discharged to the low-voltage power supply terminal T1, and the voltage V1 that is stepped down is supplied to the voltage source V1 ((3) in FIG. 9). The connection point X has a voltage substantially equal to the reference voltage, and a voltage difference from the voltage V1 is applied between the terminals of the inductor L1 in a direction from the connection point X to the voltage source V1 (this direction is a positive direction). The inductor current IL1 having a predetermined positive time gradient flows through the inductor L1. Note that when the gate voltage VGQ2 transitions to a high level and the transistor Q2 transitions to a conductive state, the capacitor C1 is in a charged state and C2 is in a discharged state. This is performed with a slight voltage applied between the emitters. Zero volt switching (ZVS) is performed, and the switching loss to the conduction state of the transistor Q2 can be reduced. Here, the transistor Q2 operates as a synchronous rectifier. Since the antiparallel diode D2 is connected in parallel, the diode D2 can also provide a rectifying action, and the transistor Q2 can be kept non-conductive in the step-down operation.

この状態からゲート電圧VGQ2をローレベルに反転して、トランジスタQ2を非導通とする。並列に逆並列ダイオードD2が接続されているので、トランジスタQ2の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。その後、トランジスタQ3のゲート端子GQ3にハイレベルのゲート電圧VGQ3が印加される(図7中(4))。高圧電源端子T2から、トランジスタQ3、逆流防止用ダイオーD3、インダクタLr、L2を介して接続点Xへの上方補助電流径路が形成され、インダクタ電流IL1がバイパスされ始める(図9中(4))。尚、トランジスタQ3の導通状態への遷移は、導通による電流がインダクタLrにより制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタQ3の導通状態へのスイッチングは、ゼロカレントスイッチング(ZCS)が行われることとなり、トランジスタQ3の導通状態へのスイッチング損失を低減させることができる。   From this state, the gate voltage VGQ2 is inverted to a low level to make the transistor Q2 non-conductive. Since the antiparallel diode D2 is connected in parallel, no voltage is applied to both ends of the transistor Q2, and zero volt switching (ZVS) can be performed. Thereafter, a high level gate voltage VGQ3 is applied to the gate terminal GQ3 of the transistor Q3 ((4) in FIG. 7). An upper auxiliary current path is formed from the high-voltage power supply terminal T2 to the connection point X through the transistor Q3, the backflow prevention diode D3, and the inductors Lr and L2, and the inductor current IL1 begins to be bypassed ((4) in FIG. 9). . Note that the transistor Q3 transitions to the conducting state, because the current due to the conduction is limited by the inductor Lr, the current rises after the conduction transition. Therefore, zero current switching (ZCS) is performed for switching the transistor Q3 to the conductive state, and switching loss to the conductive state of the transistor Q3 can be reduced.

上方補助電流径路が形成される初期段階においては、インダクタL1に印加されている正の端子間電圧VL1に応じて、インダクタL2にも正の端子間電圧VL2が印加される。これにより、インダクタLrにおけるインダクタL2側の端子は、接続点Xの電圧VQ2が低電圧であるところ、インダクタL2の端子間電圧VL2が負側に加算された電圧が印加される。トランジスタQ3およびダイオードD3を介してインダクタLrの他端子は略電圧V2が印加されるため、インダクタLrの端子間電圧VLrには大きな負電圧VLが印加される。   In the initial stage when the upper auxiliary current path is formed, the positive inter-terminal voltage VL2 is also applied to the inductor L2 in accordance with the positive inter-terminal voltage VL1 applied to the inductor L1. Thereby, a voltage obtained by adding the voltage VL2 between the terminals of the inductor L2 to the negative side is applied to the terminal on the inductor L2 side in the inductor Lr when the voltage VQ2 at the connection point X is low. Since substantially the voltage V2 is applied to the other terminal of the inductor Lr via the transistor Q3 and the diode D3, a large negative voltage VL is applied to the inter-terminal voltage VLr of the inductor Lr.

ここで、電圧V1=200V、電圧V2=500Vとし、インダクタL1、L2の巻線比を2:1とすれば、接続点Xの電圧VQ2は略基準電圧(0V)であるところ、インダクタL2の端子間電圧VL2はV1/2(200/2=100V)より、インダクタLrにおけるインダクタL2側の端子には、VQ2−VL2が印加される。すなわち、0−100=−100Vが印加され、インダクタLrの端子間電圧VLrは略−600Vの電圧が印加される。   Here, if the voltage V1 = 200V, the voltage V2 = 500V, and the winding ratio of the inductors L1 and L2 is 2: 1, the voltage VQ2 at the connection point X is approximately the reference voltage (0V). Since the inter-terminal voltage VL2 is V1 / 2 (200/2 = 100V), VQ2-VL2 is applied to the terminal on the inductor L2 side in the inductor Lr. That is, 0−100 = −100V is applied, and the voltage VLr between the terminals of the inductor Lr is approximately −600V.

図7および図9(3)、(4)の期間では、電圧V1がインダクタL1の正方向に印加されて、インダクタ電流IL1は蓄積された電磁エネルギに応じた電流値から所定の正の時間傾きを有して増加する。この状態からゲート電圧VGQ2をローレベルに反転して、トランジスタQ2を非導通とする。並列に逆並列ダイオードD2が接続されているので、トランジスタQ2の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。その後、トランジスタQ3が導通して上方補助電流経路が形成される。これにより、インダクタL1、L2のインダクタンス値に比して小さなインダクタンス値を有するインダクタLrには、インダクタ電流IL1を上方補助電流径路にバイパスさせる方向(負方向)に急峻な正の時間傾きを有してインダクタ電流ILrを増大させる方向に端子間電圧VLrが印加される。時間の経過に伴い、インダクタ電流ILrは、インダクタ電流IL1のうちより多くの電流をバイパスすることとなり、最終的にはインダクタ電流IL1の全量がバイパスされる。   7 and 9 (3) and (4), the voltage V1 is applied in the positive direction of the inductor L1, and the inductor current IL1 has a predetermined positive time slope from the current value corresponding to the accumulated electromagnetic energy. To increase. From this state, the gate voltage VGQ2 is inverted to a low level to make the transistor Q2 non-conductive. Since the antiparallel diode D2 is connected in parallel, no voltage is applied to both ends of the transistor Q2, and zero volt switching (ZVS) can be performed. Thereafter, the transistor Q3 is turned on to form an upper auxiliary current path. Thus, the inductor Lr having an inductance value smaller than the inductance values of the inductors L1 and L2 has a steep positive time gradient in a direction (negative direction) in which the inductor current IL1 is bypassed to the upper auxiliary current path. Thus, the terminal voltage VLr is applied in the direction of increasing the inductor current ILr. As time elapses, the inductor current ILr bypasses more of the inductor current IL1, and eventually the entire amount of the inductor current IL1 is bypassed.

トランジスタQ2に並列にダイオードD2が接続されているので、上方補助電流径路の形成に先立ちトランジスタQ2を非導通とすることが可能である。また、上方補助電流径路の形成後であってもトランジスタQ2を非導通とすることも可能である。更に、全量をバイパスした後にもトランジスタQ2が導通していれば接続点Xの電圧VQ2は基準電圧に略等しく維持されることとなるので、上方補助電流径路が形成されていれば全量のバイパス後の適宜なタイミングにおいてトランジスタQ2を非導通とすることも可能である。何れの場合においても、トランジスタQ2をゼロボルトスイッチング(ZVS)させることができる。また、第1実施形態においては、上方補助電流径路によるインダクタ電流IL1の全量バイパスの前後を問わず接続点Xの電圧VQ2が基準電圧に略等しい状態で、トランジスタQ2のゼロボルトスイッチング(ZVS)が行わせることができ、スイッチング損失を低減させることができる。   Since the diode D2 is connected in parallel with the transistor Q2, it is possible to make the transistor Q2 non-conductive prior to the formation of the upper auxiliary current path. It is also possible to turn off the transistor Q2 even after the formation of the upper auxiliary current path. Further, if the transistor Q2 is conductive even after the full amount is bypassed, the voltage VQ2 at the connection point X is maintained substantially equal to the reference voltage. Therefore, if the upper auxiliary current path is formed, after the full amount is bypassed. The transistor Q2 can be turned off at an appropriate timing. In either case, transistor Q2 can be zero volt switched (ZVS). In the first embodiment, zero volt switching (ZVS) of the transistor Q2 is performed in a state where the voltage VQ2 at the connection point X is substantially equal to the reference voltage before and after bypassing the full amount of the inductor current IL1 by the upper auxiliary current path. Switching loss can be reduced.

ここで、インダクタL1、L2の巻線比を調整することにより、上方補助電流径路の形成時においてインダクタLrの端子間に印加される端子間電圧VLrを調整することができる。補助電流径路に流れる電流増加の時間傾きを調整することができ、トランジスタQ1をZVSで導通可能な状態とするまでの時間遅延を調整することができる。更に、非導通状態にあるトランジスタQ3に印加される電圧レベルを調整することができる。   Here, the inter-terminal voltage VLr applied between the terminals of the inductor Lr when the upper auxiliary current path is formed can be adjusted by adjusting the winding ratio of the inductors L1 and L2. The time gradient of increase in current flowing through the auxiliary current path can be adjusted, and the time delay until the transistor Q1 can be turned on by ZVS can be adjusted. Furthermore, the voltage level applied to the transistor Q3 in the non-conductive state can be adjusted.

図7中(5)、(6)、および図10は、インダクタL1からの電磁エネルギの放出から再蓄積に移行する期間である。上方補助電流径路によりインダクタ電流IL1のバイパス動作が進むことにより(図7および図9中(4))、インダクタ電流ILrのうち、インダクタ電流IL1を越えて増大した電流は、トランジスタQ2の非導通により基準電圧端子TSへは流れなくなり、それ以前において充電状態のコンデンサC1および放電状態にあるコンデンサC2から賄われる。コンデンサC1は放電されコンデンサC2は充電され、接続点Xの電圧VQ2の電圧値が立ち上がる。これに応じてインダクタL1の端子間電圧VL1も反転する(図7および図10中(5))。   In FIG. 7, (5), (6), and FIG. 10 are periods in which the transition from the release of electromagnetic energy from the inductor L1 to the re-accumulation is performed. As the bypass operation of the inductor current IL1 proceeds by the upper auxiliary current path ((4) in FIGS. 7 and 9), the current that has increased beyond the inductor current IL1 among the inductor current ILr is caused by the non-conduction of the transistor Q2. The current does not flow to the reference voltage terminal TS, and is covered by the charged capacitor C1 and the discharged capacitor C2 before that time. The capacitor C1 is discharged, the capacitor C2 is charged, and the voltage value of the voltage VQ2 at the connection point X rises. In response to this, the terminal voltage VL1 of the inductor L1 is also inverted ((5) in FIGS. 7 and 10).

接続点Xの電圧VQ2が電圧V2近くの電圧レベルにまで上昇した後は、上方補助電流径路のインダクタ電流ILrは、逆並列ダイオードD1を介して供給される。そのため、接続点Xの電圧VQ2は、電圧V2あるいは電圧V2からダイオードの順方向電圧だけ上昇した電圧に維持される。インダクタL2には負方向の端子間電圧VL2が誘起されることと相俟って、インダクタLrの端子間電圧VLrが反転してインダクタ電流ILrは正の時間傾きを有して減少する(図2および図5中(6))。   After the voltage VQ2 at the node X rises to a voltage level near the voltage V2, the inductor current ILr in the upper auxiliary current path is supplied via the anti-parallel diode D1. Therefore, the voltage VQ2 at the connection point X is maintained at the voltage V2 or a voltage that is increased from the voltage V2 by the forward voltage of the diode. Coupled with the induction of the negative terminal voltage VL2 in the inductor L2, the terminal voltage VLr of the inductor Lr is inverted, and the inductor current ILr decreases with a positive time slope (FIG. 2). And (6) in FIG. 5).

電圧V1=200V、電圧V2=500Vとし、インダクタL1、L2の巻線比を2:1とすれば、接続点Xの電圧VQ2は電圧V2(500V)に略等しいところ、インダクタL2の端子間電圧VL2はV1−V2(=200−500=−300V)より、インダクタLrにおけるインダクタL2側の端子には、(V1−V2)/2が印加される。すなわち、−300/2=−150Vが印加され、インダクタLrの端子間電圧VLrは略(500−(−150)−500=150Vの電圧が印加される。   If the voltage V1 = 200V and the voltage V2 = 500V and the winding ratio of the inductors L1 and L2 is 2: 1, the voltage VQ2 at the connection point X is approximately equal to the voltage V2 (500V). As for VL2, (V1-V2) / 2 is applied to the terminal on the inductor L2 side in the inductor Lr from V1-V2 (= 200-500 = -300V). That is, −300 / 2 = −150V is applied, and a voltage of approximately (500 − (− 150) −500 = 150V) is applied as the inter-terminal voltage VLr of the inductor Lr.

トランジスタQ2の非導通後に再度トランジスタQ1を導通するタイミングを、図7および図11中(7)に示す。前述したように、トランジスタQ2が非導通となりコンデンサC1、C2の充放電が完了すると、接続点Xの電圧VQ2は電圧V2に略等しくなる。これにより、インダクタL1端子間電圧VL1は反転し、インダクタL1への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流IL1は、初期段階では上方補助電流径路に流れるインダクタ電流ILrによりバイパスされるところ、このときのインダクタ電流ILrは正の時間傾きを有して減少する電流である。そこで、インダクタ電流ILrがインダクタ電流IL1を下回る前にトランジスタQ1を導通してやれば、インダクタ電流IL1は、バイパス径路からトランジスタQ1に順次移行して、図7および図8中(1)に戻り、上記の動作が繰り返されることにより降圧動作が行われる。   The timing at which the transistor Q1 is turned on again after the transistor Q2 is turned off is shown in (7) of FIGS. As described above, when the transistor Q2 is turned off and charging and discharging of the capacitors C1 and C2 is completed, the voltage VQ2 at the connection point X becomes substantially equal to the voltage V2. As a result, the voltage VL1 between the terminals of the inductor L1 is inverted, and accumulation of electromagnetic energy in the inductor L1 is started. The inductor current IL1 flowing at this time is bypassed by the inductor current ILr flowing in the upper auxiliary current path in the initial stage, and the inductor current ILr at this time is a current that decreases with a positive time gradient. Therefore, if the transistor Q1 is turned on before the inductor current ILr falls below the inductor current IL1, the inductor current IL1 sequentially shifts from the bypass path to the transistor Q1, and returns to (1) in FIG. 7 and FIG. The step-down operation is performed by repeating the operation.

逆並列ダイオードD1が導通しているので、トランジスタQ1の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の導通状態へのスイッチング損失を低減させることができる。   Since the antiparallel diode D1 is conducting, the conducting transition of the transistor Q1 is performed in a state where a slight voltage is applied between the collector and emitter terminals. Zero volt switching (ZVS) is performed, and the switching loss to the conduction state of the transistor Q1 can be reduced.

尚、トランジスタQ3の非導通遷移は、逆流防止用ダイオードD3により上方補助電流径路に電流が流れなくなった後に行なわれるため、ゼロカレントスイッチング(ZCS)となりスイッチング損失を低減させることができる。   Since the non-conducting transition of the transistor Q3 is performed after the current does not flow in the upper auxiliary current path by the backflow preventing diode D3, zero current switching (ZCS) is performed and switching loss can be reduced.

ここで、期間(4)乃至(7)(図7、図9(4)乃至図11)においては、急峻な時間傾きを有して減少の後増加するインダクタ電流ILrがインダクタL2にも流れることにより、インダクタL1とL2との電磁的な結合に基づきインダクタL1に逆起電力が働き、インダクタ電流ILrに応じてインダクタ電流IL1が増加の後減少することとなる。インダクタL1に電磁的に結合されたインダクタL2にも電流が流れる影響でインダクタ電流IL1が(負方向に対して)急激に減少する。ここで上方補助電流径路がインダクタ電流IL1を全量バイパスするにはインダクタ電流IL1以上にインダクタ電流ILrを流す必要があるが、インダクタ電流IL1が急激に減少することにより、インダクタ電流ILrのピークを小さくすることができる。 Here, in the periods (4) to (7) (FIG. 7, FIG. 9 (4) to FIG. 11), the inductor current ILr having a steep time slope and increasing after the decrease also flows to the inductor L2. Thus, the back electromotive force acts on the inductor L1 based on the electromagnetic coupling between the inductors L1 and L2, and the inductor current IL1 decreases after increasing according to the inductor current ILr. The inductor current IL1 rapidly decreases (relative to the negative direction) due to the influence of current flowing through the inductor L2 that is electromagnetically coupled to the inductor L1. Here, in order for the upper auxiliary current path to bypass the entire amount of the inductor current IL1, the inductor current ILr needs to flow more than the inductor current IL1, but when the inductor current IL1 rapidly decreases, the peak of the inductor current ILr is reduced. be able to.

図12には、第2実施形態には、本発明の電流双方向コンバータをDC−DCコンバータに適用する場合の回路図を示す。図12(A)に昇圧コンバータに適用した場合を示し、図12(B)に降圧コンバータに適用した場合を示す。第1実施形態の昇降圧コンバータにおいて、降圧動作に必須なトランジスタQ1、Q3、ダイオードD3を除いた構成が図12(A)の昇圧コンバータであり、昇圧動作に必須なトランジスタQ2、Q4、ダイオードD4を除いた構成が図12(B)の降圧コンバータである。図12(A)、(B)の回路動作、効果については、第1実施形態における、昇圧動作、降圧動作における場合と同様であるので、ここでの説明は省略する。   FIG. 12 shows a circuit diagram in a case where the current bidirectional converter of the present invention is applied to a DC-DC converter in the second embodiment. FIG. 12A shows a case where it is applied to a boost converter, and FIG. 12B shows a case where it is applied to a step-down converter. In the buck-boost converter of the first embodiment, the configuration excluding the transistors Q1, Q3 and the diode D3 essential for the step-down operation is the boost converter of FIG. 12A, and the transistors Q2, Q4 and the diode D4 essential for the boost operation. The configuration excluding is the step-down converter of FIG. Since the circuit operations and effects of FIGS. 12A and 12B are the same as those in the step-up operation and the step-down operation in the first embodiment, description thereof is omitted here.

以上詳細に説明したとおり、本実施形態に係る電流双方向コンバータによれば、インダクタL1への電磁エネルギの蓄積と放出に際しスイッチング動作を行うトランジスタQ1、Q2について、スイッチング時におけるコレクタ・エミッタ間の電圧差を僅かとしてゼロボルトスイッチング(ZVS)動作を行わせることにより、スイッチング損失の低減を実現することができる。   As described above in detail, according to the current bidirectional converter according to the present embodiment, the collector-emitter voltage at the time of switching is applied to the transistors Q1 and Q2 that perform the switching operation when the electromagnetic energy is stored and discharged in the inductor L1. Reduction of switching loss can be realized by performing a zero volt switching (ZVS) operation with a slight difference.

スイッチング損失の低減に伴い、電流双方向コンバータの電圧変換における電力効率の向上を図ることができる。トランジスタQ1、Q2でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。   With the reduction of switching loss, it is possible to improve the power efficiency in the voltage conversion of the current bidirectional converter. Heat generation due to switching loss in the transistors Q1 and Q2 can be reduced, and a cooling device such as a heat sink can be reduced in size and weight.

電流双方向コンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴うインダクタL1等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。   It is possible to increase the frequency of the switching operation in the current bidirectional converter, and to perform the switching operation at a frequency higher than the audible frequency band. Vibrations of the inductor L1 and the like accompanying electromagnetic energy during operation can be shifted from the audible frequency band, and noise during operation can be prevented.

また、インダクタ電流IL1をバイパスする補助電流径路に備えられる、漏れインダクタやインダクタLrのインダクタンス値、または/およびインダクタL1、L2の巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。補助電流径路の形成後、投入電流の全量をバイパスして接続点Xの電圧を反転し、インダクタL1に電磁エネルギを蓄積するに当たりトランジスタQ1、Q2をゼロボルトスイッチング(ZVS)で導通するまでの時間遅延を調整することができる。また、トランジスタQ1、Q2が同期整流素子として動作する場合に、同トランジスタの非導通タイミングを調整することができる。更に、補助電流径路を形成するトランジスタQ3、Q4の非導通時に同トランジスタに印加される電圧レベルを調整することができる。   In addition, the time gradient of the bypass current flowing in the auxiliary current path is determined according to the inductance value of the leakage inductor and the inductor Lr or / and the winding ratio of the inductors L1 and L2 provided in the auxiliary current path that bypasses the inductor current IL1. Can be adjusted. After forming the auxiliary current path, the entire amount of input current is bypassed, the voltage at the connection point X is reversed, and the electromagnetic energy is stored in the inductor L1, the time delay until the transistors Q1 and Q2 are turned on by zero volt switching (ZVS) Can be adjusted. In addition, when the transistors Q1 and Q2 operate as synchronous rectification elements, the non-conduction timing of the transistors can be adjusted. Furthermore, the voltage level applied to the transistors Q3 and Q4 forming the auxiliary current path when the transistors Q3 and Q4 are not conductive can be adjusted.

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、トランジスタQ4のエミッタ端子が逆流防止用ダイオードD4のアノード端子に接続され、ダイオードD4のカソード端子が基準電圧端子TSに接続される場合を説明したが、本発明はこの接続に限定されない。トランジスタQ4と逆流防止用ダイオードD4との接続順序を反対とすることもできる。すなわち、逆流防止用ダイオードD4のアノード端子がインダクタLrの端子に、そのカソード端子がトランジスタQ4のコレクタ端子に接続され、トランジスタQ4のそのエミッタ端子が基準電圧端子TSに接続される構成とすることもできる。この接続とすれば、トランジスタQ2、Q4は、共にエミッタ端子が同電位となり、共通のドライブ電源により導通制御を行うことができる。
また、本実施形態では、昇圧動作においてはトランジスタQ3を非導通に維持し(図2)、降圧動作においてはトランジスタQ4を非導通に維持し(図7)する場合を説明したが、本発明はこれに限定されるものではない。昇圧動作において、トランジスタQ2の非導通の後トランジスタQ1の導通に先立ち、トランジスタQ3を導通して上方補助電流経路を形成しても、この時点では接続点Xの電圧VQ2は電圧V2に略等しい電圧であるので、インダクタL2、Lrの端子間に電圧が印加されることはなく、無用な電流が流れることはない。逆に、降圧動作において、トランジスタQ1の非導通の後トランジスタQ2の導通に先立ち、トランジスタQ4を導通して下方補助電流経路を形成しても、この時点では接続点Xの電圧VQ2は基準電圧に略等しい電圧であるので、インダクタL2、Lrの端子間に電圧が印加されることはなく、無用な電流が流れることはない。すなわち、昇圧動作では本来導通する必要のないトランジスタQ3を、降圧動作時のタイミングで導通制御させることができ、降圧動作では本来導通する必要のないトランジスタQ4を、昇圧動作時のタイミングで導通制御させることができる。昇圧動作および降圧動作で共通の導通制御を行わせることができる。
また、逆流防止用ダイオードD3、D4を、各々トランジスタQ3、Q4のエミッタ端子側に接続する場合を示したが、本発明はこれに限定されるものではなく、補助電流径路であれば何れの箇所に配置することも可能である。
また、インダクタL1、インダクタL2の電磁結合としてトランスを構成する場合を示し、その巻線比が2:1として説明したが、本発明はこれに限定されるものではなく、巻線比を調整することができる。
また、本実施形態では、トランジスタQ1、Q2の各々の電流径路端子間に並列にコンデンサC1、C2が接続される場合を例に説明したが、コンデンサの充放電により決定される接続点Xの電圧変化がトランジスタQ1、Q2のゼロボルトスイッチング(ZVS)が可能な程度に緩やかに変化するようにコンデンサの容量値を確保できる場合には、コンデンサC1、C2のうちいずれか一方を備えていればよい。
The present invention is not limited to the above-described embodiment, and it goes without saying that various improvements and modifications can be made without departing from the spirit of the present invention.
For example, in the present embodiment, the case where the emitter terminal of the transistor Q4 is connected to the anode terminal of the backflow prevention diode D4 and the cathode terminal of the diode D4 is connected to the reference voltage terminal TS has been described. It is not limited to connection. The connection order of the transistor Q4 and the backflow prevention diode D4 may be reversed. That is, the anode terminal of the backflow prevention diode D4 may be connected to the terminal of the inductor Lr, the cathode terminal thereof is connected to the collector terminal of the transistor Q4, and the emitter terminal of the transistor Q4 may be connected to the reference voltage terminal TS. it can. With this connection, both the transistors Q2 and Q4 have the same potential at the emitter terminals, and conduction control can be performed by a common drive power supply.
In the present embodiment, the case where the transistor Q3 is kept non-conductive in the step-up operation (FIG. 2) and the transistor Q4 is kept non-conductive in the step-down operation (FIG. 7) has been described. It is not limited to this. In the step-up operation, even if the transistor Q3 is turned on and the transistor Q3 is turned on to form the upper auxiliary current path after the transistor Q2 is turned off, the voltage VQ2 at the connection point X is substantially equal to the voltage V2 at this time. Therefore, no voltage is applied between the terminals of the inductors L2 and Lr, and no unnecessary current flows. On the contrary, in the step-down operation, even if the transistor Q4 is turned off and the transistor Q4 is turned on and the lower auxiliary current path is formed after the transistor Q1 is turned off, the voltage VQ2 at the connection point X remains at the reference voltage at this time. Since the voltages are substantially equal, no voltage is applied between the terminals of the inductors L2 and Lr, and no unnecessary current flows. In other words, the transistor Q3 that is not originally required to be conductive in the step-up operation can be controlled to be conductive at the timing of the step-down operation, and the transistor Q4 that is not originally required to be conductive in the step-down operation is controlled to be conductive at the timing of the step-up operation. be able to. Common conduction control can be performed in the step-up operation and the step-down operation.
Further, the case where the backflow prevention diodes D3 and D4 are connected to the emitter terminal sides of the transistors Q3 and Q4, respectively, has been shown. However, the present invention is not limited to this, and any part of the auxiliary current path can be used. It is also possible to arrange them.
Further, the case where the transformer is configured as the electromagnetic coupling of the inductor L1 and the inductor L2 and the winding ratio is described as 2: 1 has been described, but the present invention is not limited to this, and the winding ratio is adjusted. be able to.
In this embodiment, the case where the capacitors C1 and C2 are connected in parallel between the current path terminals of the transistors Q1 and Q2 has been described as an example. However, the voltage at the connection point X determined by charging and discharging of the capacitors is described. In the case where the capacitance value of the capacitor can be secured so that the change gradually changes to the extent that zero-volt switching (ZVS) of the transistors Q1 and Q2 is possible, it is only necessary to provide either one of the capacitors C1 or C2.

第1実施形態の電流双方向コンバータの回路図である。It is a circuit diagram of the current bidirectional converter of the first embodiment. 第1実施形態の電流双方向コンバータにおける昇圧動作を示すタイミングチャートである。It is a timing chart which shows the step-up operation in the current bidirectional converter of the first embodiment. 昇圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図である。It is a figure which shows the accumulation | storage period of the electromagnetic energy to an inductor among pressure | voltage rise operations. 昇圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図である。It is a figure which shows the discharge | release period of the electromagnetic energy from an inductor among pressure | voltage rise operations. 昇圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図である。It is a figure which shows the period which changes from discharge | release of electromagnetic energy to accumulation | storage among boosting operations. 昇圧動作のうち、電磁エネルギの蓄積状態に遷移する際のトランジスタの導通を示す図である。It is a figure which shows conduction | electrical_connection of the transistor at the time of changing to the accumulation | storage state of electromagnetic energy among pressure | voltage rise operations. 第1実施形態の電流双方向コンバータにおける降圧動作を示すタイミングチャートである。It is a timing chart which shows step-down operation in the current bidirectional converter of a 1st embodiment. 降圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図である。It is a figure which shows the accumulation | storage period of the electromagnetic energy to an inductor among step-down operations. 降圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図である。It is a figure which shows the discharge | release period of the electromagnetic energy from an inductor among step-down operations. 降圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図である。It is a figure which shows the period which changes from discharge | release of electromagnetic energy to accumulation | storage in step-down operation. 降圧動作のうち、電磁エネルギの蓄積状態に遷移する際のトランジスタの導通を示す図である。It is a figure which shows conduction | electrical_connection of the transistor at the time of changing to the accumulation | storage state of electromagnetic energy among step-down operations. 第2実施形態のDC−DCコンバータの回路図である。It is a circuit diagram of the DC-DC converter of 2nd Embodiment. 従来技術においてチョッパ回路を備えるモータ駆動装置の回路図である。It is a circuit diagram of a motor drive device provided with a chopper circuit in the prior art.

符号の説明Explanation of symbols

1、1A、1B 補助回路部
C1、C2 コンデンサ
D1、D2 逆並列ダイオード
D3、D4 逆流防止用ダイオード
L1、L2、Lr インダクタ
Q1乃至Q4 トランジスタ
T1 低圧電源端子
T2 高圧電源端子
TS 基準電圧端子
V1、V2 電圧源
X 接続点
IL1、ILr インダクタ電流
1, 1A, 1B Auxiliary circuit C1, C2 Capacitors D1, D2 Reverse parallel diodes D3, D4 Backflow prevention diodes L1, L2, Lr Inductors Q1 to Q4 Transistor T1 Low voltage power supply terminal T2 High voltage power supply terminal TS Reference voltage terminals V1, V2 Voltage source X Connection point IL1, ILr Inductor current

Claims (8)

第1端子が低圧電源端子に接続される第1インダクタと、
前記第1インダクタの第2端子と基準電圧端子または高圧電源端子のうち一方との間に接続される第1スイッチング素子と、
前記第1インダクタと前記第1スイッチング素子との接続点と前記基準電圧端子または前記高圧電源端子のうち他方との間に接続される第1整流素子と
を備える電流双方向コンバータであって、
前記第1スイッチング素子と前記第1整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、
前記第1スイッチング素子と並列に接続される補助電流径路とを備え、
前記補助電流径路は、
前記第1インダクタと電磁的に結合され、前記第1インダクタの第1端子と同極性の起電力が誘起される第1端子が、前記接続点に接続される第2インダクタと、
第2スイッチング素子と、
逆流防止用の第2整流素子とが直列に接続されることを特徴とする電流双方向コンバータ。
A first inductor having a first terminal connected to the low voltage power supply terminal;
A first switching element connected between the second terminal of the first inductor and one of a reference voltage terminal and a high-voltage power supply terminal;
A bidirectional current converter comprising: a connection point between the first inductor and the first switching element; and a first rectifier element connected between the reference voltage terminal or the other of the high-voltage power supply terminals,
A capacitor connected in parallel between at least one of the first switching element and the first rectifying element;
An auxiliary current path connected in parallel with the first switching element,
The auxiliary current path is:
A first inductor that is electromagnetically coupled to the first inductor and induces an electromotive force having the same polarity as the first terminal of the first inductor; and a second inductor connected to the connection point;
A second switching element;
A bidirectional current converter characterized in that a second rectifying element for preventing backflow is connected in series.
前記補助電流径路は、前記第2インダクタの第2端子に直列接続された第3インダクタを備えることを特徴とする請求項1に記載の電流双方向コンバータ。   The bidirectional current converter according to claim 1, wherein the auxiliary current path includes a third inductor connected in series to a second terminal of the second inductor. 前記第1スイッチング素子の電流径路端子間には、前記投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする請求項1に記載の電流双方向コンバータ。   2. The bidirectional current converter according to claim 1, further comprising an antiparallel diode connected between current path terminals of the first switching element with a direction opposite to a current direction of the input current as a forward direction. . 前記第1スイッチング素子の他端子は、前記基準電圧端子に接続され、前記高圧電源端子には、前記低圧電源端子の電圧に対して昇圧された電圧が供給されることを特徴とする請求項1に記載の電流双方向コンバータ。   The other terminal of the first switching element is connected to the reference voltage terminal, and a voltage boosted with respect to the voltage of the low voltage power supply terminal is supplied to the high voltage power supply terminal. The current bidirectional converter described in 1. 前記第1スイッチング素子の他端子は、前記高圧電源端子に接続され、前記低圧電源端子には、前記高圧電源端子の電圧に対して降圧された電圧が供給されることを特徴とする請求項1に記載の電流双方向コンバータ。   The other terminal of the first switching element is connected to the high-voltage power supply terminal, and a voltage stepped down with respect to the voltage of the high-voltage power supply terminal is supplied to the low-voltage power supply terminal. The current bidirectional converter described in 1. 第1端子が低圧電源端子に接続される第1インダクタと、
高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に前記第1インダクタの第2端子が接続される上方スイッチング素子および下方スイッチング素子を備える電流双方向コンバータであって、
前記上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、
前記下方スイッチング素子と並列に接続される下方補助電流径路と、
前記上方スイッチング素子と並列に接続される上方補助電流径路とを備え、
前記下方補助電流径路は、
前記第1インダクタと電磁的に結合され、前記第1インダクタの第1端子と同極性の起電力が誘起される第1端子が、前記接続点に接続される第2インダクタを経て、
逆流防止用の下方整流素子と、
下方補助スイッチング素子とが直列に接続され、
前記上方補助電流径路は、
前記第2インダクタを経て、
逆流防止用の上方整流素子と、
上方補助スイッチング素子とが直列に接続されることを特徴とする電流双方向コンバータ。
A first inductor having a first terminal connected to the low voltage power supply terminal;
A bidirectional current converter comprising an upper switching element and a lower switching element connected in series between a high-voltage power supply terminal and a reference voltage terminal, and having the connection point connected to the second terminal of the first inductor,
A capacitor connected in parallel between at least one of the upper and lower switching elements;
A lower auxiliary current path connected in parallel with the lower switching element;
An upper auxiliary current path connected in parallel with the upper switching element,
The lower auxiliary current path is:
A first terminal that is electromagnetically coupled to the first inductor and induces an electromotive force having the same polarity as that of the first terminal of the first inductor passes through a second inductor connected to the connection point,
A downward rectifier for preventing backflow;
The lower auxiliary switching element is connected in series,
The upper auxiliary current path is:
Through the second inductor,
An upper rectifying element for backflow prevention;
A current bidirectional converter, wherein an upper auxiliary switching element is connected in series.
前記第2インダクタの第2端子に直列接続され、前記上方および下方補助電流径路を構成する第3インダクタを備えることを特徴とする請求項6に記載の電流双方向コンバータ。   The current bidirectional converter according to claim 6, further comprising a third inductor connected in series to a second terminal of the second inductor and constituting the upper and lower auxiliary current paths. 前記上方および下方スイッチング素子の電流径路端子間のうち少なくとも何れか一方には、前記投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードが備えられることを特徴とする請求項6に記載の電流双方向コンバータ。   The antiparallel diode connected to a current direction of the input current as a forward direction is provided at least one of the current path terminals of the upper and lower switching elements. 6. The current bidirectional converter according to 6.
JP2004068277A 2004-03-11 2004-03-11 Current bidirectional converter Pending JP2005261059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004068277A JP2005261059A (en) 2004-03-11 2004-03-11 Current bidirectional converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004068277A JP2005261059A (en) 2004-03-11 2004-03-11 Current bidirectional converter

Publications (1)

Publication Number Publication Date
JP2005261059A true JP2005261059A (en) 2005-09-22

Family

ID=35086254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004068277A Pending JP2005261059A (en) 2004-03-11 2004-03-11 Current bidirectional converter

Country Status (1)

Country Link
JP (1) JP2005261059A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008010062A1 (en) * 2006-07-18 2008-01-24 Toyota Jidosha Kabushiki Kaisha Electric power source system and method for the same
JP2009261136A (en) * 2008-04-16 2009-11-05 Sanken Electric Co Ltd Bi-directional dc-dc converter
JP2010141974A (en) * 2008-12-09 2010-06-24 Toyota Motor Corp Dc-dc converter and control method thereof
JP2010161903A (en) * 2009-01-09 2010-07-22 Toyota Motor Corp Device for controlling resonance type step-up and step-down converter
JP2010193619A (en) * 2009-02-18 2010-09-02 Toyota Motor Corp Drive control device for resonance type step-up/step-down converter
WO2010143274A1 (en) * 2009-06-10 2010-12-16 トヨタ自動車株式会社 Dc voltage converter
JP2011259621A (en) * 2010-06-09 2011-12-22 Kyushu Electric Power Co Inc Power circuit
US8159848B2 (en) 2007-12-17 2012-04-17 Panasonic Corporation Power conversion circuit
WO2013001785A1 (en) * 2011-06-29 2013-01-03 パナソニック株式会社 Dc-dc converter
US20150085410A1 (en) * 2013-09-26 2015-03-26 Denso Corporation Load driving device
KR101726285B1 (en) * 2015-10-29 2017-04-12 포항공과대학교 산학협력단 Duplex dc-dc converter of non insulation type
KR101734210B1 (en) 2015-10-29 2017-05-11 포항공과대학교 산학협력단 Bidirectional dc-dc converter
WO2018079532A1 (en) * 2016-10-26 2018-05-03 株式会社オートネットワーク技術研究所 Dc/dc converter
JP2018130012A (en) * 2017-01-25 2018-08-16 ゼネラル・エレクトリック・カンパニイ Systems and methods for soft switching dc-dc converter
CN115622405A (en) * 2022-12-12 2023-01-17 惠州市乐亿通科技有限公司 Bidirectional DC-DC converter, converter group and power supply device
JP7445521B2 (en) 2020-05-29 2024-03-07 ローム株式会社 switching power supply

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008010062A1 (en) * 2006-07-18 2008-01-24 Toyota Jidosha Kabushiki Kaisha Electric power source system and method for the same
US7923858B2 (en) 2006-07-18 2011-04-12 Toyota Jidosha Kabushiki Kaisha Electric power source system and method for the same
US8159848B2 (en) 2007-12-17 2012-04-17 Panasonic Corporation Power conversion circuit
JP2009261136A (en) * 2008-04-16 2009-11-05 Sanken Electric Co Ltd Bi-directional dc-dc converter
JP2010141974A (en) * 2008-12-09 2010-06-24 Toyota Motor Corp Dc-dc converter and control method thereof
JP2010161903A (en) * 2009-01-09 2010-07-22 Toyota Motor Corp Device for controlling resonance type step-up and step-down converter
JP2010193619A (en) * 2009-02-18 2010-09-02 Toyota Motor Corp Drive control device for resonance type step-up/step-down converter
WO2010143274A1 (en) * 2009-06-10 2010-12-16 トヨタ自動車株式会社 Dc voltage converter
JP2011259621A (en) * 2010-06-09 2011-12-22 Kyushu Electric Power Co Inc Power circuit
WO2013001785A1 (en) * 2011-06-29 2013-01-03 パナソニック株式会社 Dc-dc converter
US20150085410A1 (en) * 2013-09-26 2015-03-26 Denso Corporation Load driving device
US9537300B2 (en) * 2013-09-26 2017-01-03 Denso Corporation Load driving device
KR101726285B1 (en) * 2015-10-29 2017-04-12 포항공과대학교 산학협력단 Duplex dc-dc converter of non insulation type
KR101734210B1 (en) 2015-10-29 2017-05-11 포항공과대학교 산학협력단 Bidirectional dc-dc converter
US10020660B2 (en) 2015-10-29 2018-07-10 Postech Academy-Industry Foundation Bidirectional DC-DC converter
WO2018079532A1 (en) * 2016-10-26 2018-05-03 株式会社オートネットワーク技術研究所 Dc/dc converter
US10601315B2 (en) 2016-10-26 2020-03-24 Autonetworks Technologies, Ltd. DC-DC converter
JP2018130012A (en) * 2017-01-25 2018-08-16 ゼネラル・エレクトリック・カンパニイ Systems and methods for soft switching dc-dc converter
JP7045859B2 (en) 2017-01-25 2022-04-01 ゼネラル・エレクトリック・カンパニイ Systems and methods for soft switching DC-DC converters
US11784600B2 (en) 2017-01-25 2023-10-10 General Electric Company Systems and methods for a soft switching DC-DC converter
JP7445521B2 (en) 2020-05-29 2024-03-07 ローム株式会社 switching power supply
CN115622405A (en) * 2022-12-12 2023-01-17 惠州市乐亿通科技有限公司 Bidirectional DC-DC converter, converter group and power supply device

Similar Documents

Publication Publication Date Title
JP5660025B2 (en) Voltage conversion circuit and voltage conversion system including the voltage conversion circuit
EP3104508B1 (en) In-vehicle charger and surge-suppression method for in-vehicle charger
JP5558631B2 (en) Power conversion device and in-vehicle power supply device including the same
JP6369808B2 (en) Drive device, power conversion device
JP2017221103A (en) System and method for dc/dc converter
EP1742340A1 (en) Dc/dc converter
WO2009136602A1 (en) Switching power supply device
EP3057218B1 (en) In-vehicle charger
JP2012213260A (en) Switching power supply device
JP2005261059A (en) Current bidirectional converter
JP2015159711A (en) Switching power supply and power converter
CN102099995A (en) Method, circuit configuration, and bridge circuit
JP2003033013A (en) Resonance-type bidirectional dc-to-dc converter, and its control method
JP2013070463A (en) Push-pull circuit, dc/dc converter, solar charging system, and mobile object
JP6452226B2 (en) DC-DC converter auxiliary circuit and bidirectional buck-boost DC-DC converter using the auxiliary circuit
Cetin et al. A phase shifted full bridge converter design for electrical vehicle battery charge applications based on wide output voltage range
JP5176922B2 (en) DC-DC converter and control method thereof
JP4577772B2 (en) Bidirectional current regulator
JP4265354B2 (en) Bidirectional DC-DC converter
JP2016123193A (en) Power supply system, vehicle and voltage control method
JP2015122903A (en) Switching power-supply device and power conversion device
JP6132882B2 (en) Power converter
JP2005184965A (en) Voltage converter and automobile mounting it
JP6293242B1 (en) Power converter
JP2015139312A (en) Switching power supply arrangement and electric power converter unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091124