JP5176922B2 - DC-DC converter and control method thereof - Google Patents
DC-DC converter and control method thereof Download PDFInfo
- Publication number
- JP5176922B2 JP5176922B2 JP2008313572A JP2008313572A JP5176922B2 JP 5176922 B2 JP5176922 B2 JP 5176922B2 JP 2008313572 A JP2008313572 A JP 2008313572A JP 2008313572 A JP2008313572 A JP 2008313572A JP 5176922 B2 JP5176922 B2 JP 5176922B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- main
- operation mode
- auxiliary
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この発明はDC−DCコンバータおよびその制御方法に関し、より特定的には、電力用半導体スイッチング素子のオンオフ制御により低圧電源の出力電圧を昇圧して出力する機能を備えたDC−DCコンバータのスイッチング損失低減技術に関する。 The present invention relates to a DC-DC converter and a control method thereof, and more specifically, switching loss of a DC-DC converter having a function of boosting and outputting an output voltage of a low-voltage power supply by on / off control of a power semiconductor switching element. It relates to reduction technology.
電力用半導体スイッチング素子のオンオフを繰り返すことにより、インダクタへの電磁エネルギの蓄積動作と、インダクタに蓄積された電磁エネルギの放出動作とを組合せることによって、低圧電源の出力電圧を昇圧する、いわゆる昇圧チョッパタイプのDC−DCコンバータの回路構成が知られている。 A so-called booster that boosts the output voltage of a low-voltage power supply by combining the operation of storing electromagnetic energy in the inductor and the operation of releasing electromagnetic energy stored in the inductor by repeatedly turning on and off the power semiconductor switching element. A circuit configuration of a chopper type DC-DC converter is known.
このようなタイプのDC−DCコンバータでは、回路素子としてインダクタが必要となるが、インダクタを小型化するためのスイッチング周波数の高周波化と、高周波化によるスイッチング損失の増大とがトレードオフの関係にある。このため、電力用半導体スイッチング素子を高周波でオンオフさせてもスイッチング損失を抑制できるように、ゼロ電流スイッチング(ZCS:Zero Current Switching)またはゼロ電圧スイッチング(ZVS:Zero Voltage Switching)といった、いわゆるソフトスイッチングの適用が進められている。 In such a type of DC-DC converter, an inductor is required as a circuit element. However, there is a trade-off relationship between an increase in switching frequency for downsizing the inductor and an increase in switching loss due to the increase in frequency. . For this reason, so-called soft switching such as zero current switching (ZCS) or zero voltage switching (ZVS) is possible so that switching loss can be suppressed even if the power semiconductor switching element is turned on and off at a high frequency. Application is in progress.
たとえば、特開2007−43852号公報(特許文献1)および特開2005−261059号公報(特許文献2)には、通常の昇圧チョッパ回路の構成に、ソフトスイッチングを実現するための補助電流経路を形成する回路素子群を加えたDC−DCコンバータの回路構成および制御方法が記載されている。また、特開2007−336769号公報(特許文献3)には、複数の要素コンバータからなるDC−DCコンバータにおいて、1つの要素コンバータをハードスイッチングで制御する一方で残りの要素コンバータをソフトスイッチングで制御することによって、広い出力範囲に亘り高効率を得るとともに出力電圧の安定性を高める制御方法が記載されている。 For example, in Japanese Patent Application Laid-Open No. 2007-43852 (Patent Document 1) and Japanese Patent Application Laid-Open No. 2005-261059 (Patent Document 2), an auxiliary current path for realizing soft switching is added to the configuration of a normal boost chopper circuit. A circuit configuration and control method of a DC-DC converter including a circuit element group to be formed is described. Japanese Patent Laid-Open No. 2007-336769 (Patent Document 3) discloses that in a DC-DC converter including a plurality of element converters, one element converter is controlled by hard switching while the remaining element converters are controlled by soft switching. Thus, a control method is described in which high efficiency is obtained over a wide output range and the stability of the output voltage is enhanced.
さらに、特開平5−336732号公報(特許文献4)には、IGBT(Insulated Gate Bipolar Transistor)のゲート抵抗値を可変として、通常時にはゲート抵抗値を小さく設定してスイッチングロスを低減する一方で、過電圧時などにはゲート抵抗値を大きく設定するようにゲート駆動速度を可変に制御するIGBTゲート回路の構成が記載されている。
特許文献1および2に記載されたDC−DCコンバータの回路構成では、補助的に設けられた電力用半導体スイッチング素子のオンオフ制御によって、補助電流経路に共振電流を流すことによって、メインスイッチング素子としての電力用半導体スイッチング素子のターンオンをゼロ電圧スイッチングとすることができる。すなわち、メインスイッチング素子をハードスイッチングすることによる電力損失よりも、補助電流経路の形成により電流消費の電力損失の方が小さいことによって、DC−DCコンバータの効率を向上させることができる。
In the circuit configurations of the DC-DC converters described in
このため、出力電力が小さくなる軽負荷領域では、メインスイッチング素子のスイッチング損失低減効果よりも、補助電流経路に共振電流を流すための消費電力の方が大きくなることが懸念され、場合によっては、ソフトスイッチングの適用が、DC−DCコンバータの全体効率を却って低下させる虞がある。 For this reason, in the light load region where the output power is small, there is a concern that the power consumption for flowing the resonance current through the auxiliary current path becomes larger than the switching loss reduction effect of the main switching element. The application of soft switching may reduce the overall efficiency of the DC-DC converter.
この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、軽負荷領域を含む広い動作範囲に亘ってDC−DCコンバータの効率を向上することである。 The present invention has been made to solve such a problem, and an object of the present invention is to improve the efficiency of a DC-DC converter over a wide operating range including a light load region. .
この発明によるDC−DCコンバータは、低圧電源および電源配線の間で直流電圧変換を行うためのDC−DCコンバータであって、メインインダクタと、第1および第2のメインスイッチング素子と、第1および第2のメイン整流素子と、第1および第2のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられた補助共振回路と、制御回路とを備える。メインインダクタは、低圧電源および第1のノードの間に接続される。第1のメインスイッチング素子は、電源配線および第1のノードの間に接続され、第2のメインスイッチング素子は、基準電圧配線および第1のノードの間に接続される。第1のメイン整流素子は、第1のスイッチング素子と逆並列に接続され、第2のメイン整流素子は、第2のメインスイッチング素子と逆並列に接続される。補助共振回路は、少なくとも一方のメインスイッチング素子と並列に接続されたキャパシタと、キャパシタに対して並列に接続される、直列接続された補助スイッチング素子および補助インダクタと、補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、補助スイッチング素子と直列に接続された補助整流素子とを含む。制御回路は、少なくとも一方のメインスイッチング素子のデューティ比を制御するように構成されて、モード選択部と、タイミング制御部とを含む。モード選択部は、補助スイッチング素子のオンオフ制御によって補助共振回路に電流を生じさせるとともに少なくとも一方のメインスイッチング素子をオンオフさせる第1の動作モードと、補助スイッチング素子をオフ固定した状態で少なくとも一方のメインスイッチング素子をオンオフさせる第2の動作モードとを、DC−DCコンバータの出力レベルに応じて選択する。タイミング制御部は、第1および第2のメインスイッチング素子ならびに補助スイッチング素子のオンオフを制御する。特に、タイミング制御部は、第1の動作モードの選択時には、少なくとも一方のメインスイッチング素子のオフ期間中におけるメインインダクタの電流方向が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する一方で、第2の動作モードの選択時には、メインインダクタの電流方向が反転するまで少なくとも一方のメインスイッチング素子のオフ期間が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する。 A DC-DC converter according to the present invention is a DC-DC converter for performing DC voltage conversion between a low-voltage power supply and a power supply wiring, and includes a main inductor, first and second main switching elements, A second main rectifying element; an auxiliary resonance circuit provided corresponding to at least one main switching element of the first and second main switching elements; and a control circuit. The main inductor is connected between the low voltage power source and the first node. The first main switching element is connected between the power supply line and the first node, and the second main switching element is connected between the reference voltage line and the first node. The first main rectifying element is connected in antiparallel with the first switching element, and the second main rectifying element is connected in antiparallel with the second main rectifying element. The auxiliary resonant circuit includes a capacitor connected in parallel with at least one main switching element, a series-connected auxiliary switching element and auxiliary inductor connected in parallel to the capacitor, and an on-state current of the auxiliary switching element. And an auxiliary rectifying element connected in series with the auxiliary switching element so as to block current in the reverse direction. The control circuit is configured to control the duty ratio of at least one of the main switching elements, and includes a mode selection unit and a timing control unit. The mode selection unit includes a first operation mode in which current is generated in the auxiliary resonance circuit by on / off control of the auxiliary switching element and at least one main switching element is turned on / off, and at least one main in a state where the auxiliary switching element is fixed off. The second operation mode for turning on / off the switching element is selected according to the output level of the DC-DC converter. The timing control unit controls on / off of the first and second main switching elements and the auxiliary switching elements. In particular, the timing control unit sets the switching period of at least one main switching element so that the current direction of the main inductor is maintained during the off period of at least one main switching element when the first operation mode is selected. On the other hand, when the second operation mode is selected, the switching period of at least one of the main switching elements is set so that the off period of at least one of the main switching elements is maintained until the current direction of the main inductor is reversed. .
この発明によるDC−DCコンバータの制御方法は、低圧電源と電源配線との間で直流電圧変換を行うためのDC−DCコンバータの制御方法であって、DC−DCコンバータは、上記メインインダクタと、上記第1および上記第2のメインスイッチング素子と、上記第1および上記第2のメイン整流素子と、上記補助共振回路とを備える。そして、制御方法は、補助スイッチング素子のオンオフ制御によって補助共振回路に電流を生じさせるとともに少なくとも一方のメインスイッチング素子をオンオフさせる第1の動作モードと、補助スイッチング素子をオフ固定した状態で少なくとも一方のメインスイッチング素子をオンオフさせる第2の動作モードとを、DC−DCコンバータの出力レベルに応じて選択するステップと、第1および第2の動作モードの選択結果、および、少なくとも一方のメインスイッチング素子のデューティ比制御に基づいて、第1および第2のメインスイッチング素子ならびに補助スイッチング素子のオンオフを制御するステップとを備える。特に、制御するステップは、第1の動作モードの選択時には、少なくとも一方のメインスイッチング素子のオフ期間中におけるメインインダクタの電流方向が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する一方で、第2の動作モードの選択時には、メインインダクタの電流方向が反転するまで少なくとも一方のメインスイッチング素子のオフ期間が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する。 A DC-DC converter control method according to the present invention is a DC-DC converter control method for performing DC voltage conversion between a low-voltage power supply and a power supply wiring, and the DC-DC converter includes the main inductor, The first and second main switching elements, the first and second main rectifying elements, and the auxiliary resonance circuit. The control method includes a first operation mode in which current is generated in the auxiliary resonant circuit by on / off control of the auxiliary switching element and at least one main switching element is turned on / off, and at least one of the auxiliary switching elements is fixed in an off state. A step of selecting a second operation mode for turning on and off the main switching element according to an output level of the DC-DC converter, a selection result of the first and second operation modes, and at least one of the main switching elements; And controlling on / off of the first and second main switching elements and the auxiliary switching elements based on the duty ratio control. In particular, the controlling step sets the switching period of at least one main switching element so that the current direction of the main inductor is maintained during the off period of at least one main switching element when the first operation mode is selected. On the other hand, when the second operation mode is selected, the switching period of at least one of the main switching elements is set so that the off period of at least one of the main switching elements is maintained until the current direction of the main inductor is reversed. .
上記DC−DCコンバータおよびその制御方法によれば、第1の動作モードの選択時には、第1および第2のメインスイッチング素子の少なくとも一方について補助共振回路の作動によるソフトスイッチングの適用によってスイッチング損失を低減できる。さらに、第2の動作モードの選択時には、メインインダクタの電流方向が反転してメイン整流素子に電流が流れる状態となってからメインスイッチング素子をターンオンさせることによって、補助共振回路を作動させることなくソフトスイッチングを適用することができる。したがって、メインスイッチ素子をハードスイッチングすることによる電力損失と、補助共振回路を作動されることによる消費電力との関係に従って、DC−DCコンバータの出力レベルに応じて動作モードを選択することによって、軽負荷領域を含む広い動作範囲に亘って効率を向上することができる。 According to the DC-DC converter and the control method thereof, when the first operation mode is selected, switching loss is reduced by applying soft switching by operating the auxiliary resonance circuit for at least one of the first and second main switching elements. it can. In addition, when the second operation mode is selected, the current direction of the main inductor is reversed and the current flows through the main rectifier element, and then the main switching element is turned on so that the auxiliary resonance circuit is not activated. Switching can be applied. Therefore, the operation mode is selected according to the output level of the DC-DC converter according to the relationship between the power loss due to hard switching of the main switch element and the power consumption due to the operation of the auxiliary resonance circuit. Efficiency can be improved over a wide operating range including the load region.
好ましくは、タイミング制御部または制御するステップは、第1の動作モードの選択時には、メインインダクタの電流方向が維持されている期間内に設けられた補助スイッチング素子のオン期間内に少なくとも一方のメインスイッチング素子をターンオンする一方で、第2の動作モードの選択時には、メインインダクタの電流方向の反転後に、少なくとも一方のメインスイッチング素子をターンオンする。 Preferably, the timing control unit or the controlling step includes at least one main switching within an ON period of the auxiliary switching element provided within a period in which the current direction of the main inductor is maintained when the first operation mode is selected. While the element is turned on, at the time of selecting the second operation mode, at least one main switching element is turned on after reversal of the current direction of the main inductor.
また好ましくは、モード選択部または選択するステップは、出力電力が所定値以上であるときに第1の動作モードを選択する一方で、出力電力が所定値より小さいときに第2の動作モードを選択する。 Preferably, the mode selection unit or the selecting step selects the first operation mode when the output power is equal to or greater than a predetermined value, and selects the second operation mode when the output power is smaller than the predetermined value. To do.
このようにすると、第1および第2の動作モードの選択を簡易化した上で、広い動作範囲に亘ってDC−DCコンバータを高効率に動作させることができる。 In this way, the selection of the first and second operation modes can be simplified, and the DC-DC converter can be operated with high efficiency over a wide operation range.
さらに好ましくは、モード選択部または選択するステップは、第1および第2の動作モードと、補助スイッチング素子をオフ固定した状態下で、ターンオン時における制御電極の駆動速度を、ターンオフ時における駆動速度よりも低下させるように少なくとも一方のメインスイッチング素子をオンオフさせる第3の動作モードとのうちから、DC−DCコンバータの出力電力に応じていずれかの動作モードを選択する。そして、タイミング制御部または制御するステップは、第3の動作モードの選択時には、少なくとも一方のメインスイッチング素子のオフ期間中におけるメインインダクタの電流方向が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する。 More preferably, in the mode selection unit or the selecting step, the driving speed of the control electrode at the turn-on time is set to be higher than the driving speed at the turn-off time in the first and second operation modes and the state where the auxiliary switching element is fixed off. One of the operation modes is selected according to the output power of the DC-DC converter from the third operation mode in which at least one of the main switching elements is turned on / off so as to reduce the power consumption. The timing control unit or the controlling step includes the step of controlling at least one of the main switching elements so that the current direction of the main inductor is maintained during the off period of at least one of the main switching elements when the third operation mode is selected. Set the switching period.
このようにすると、第2の動作モードを適用すると、メインインダクタの電流リップルが相対的に大きくなり、かつ、スイッチング周波数が過上昇してしまうような動作領域(極小電力出力時)において、補助共振回路を停止した上で、第1および第2のメインスイッチング素子についてはターンオン・オフ速度を制御したハードスイッチングとすることによってターンオン損失を低減する第3の動作モードを適用することができる。したがって、第1〜第3の動作モードを使い分けることによって、極小電力出力時についてもスイッチング損失を低減することが可能となって、さらに広い動作範囲に亘ってDC−DCコンバータの効率を向上することができる。 In this way, when the second operation mode is applied, the auxiliary inductor is used in the operation region (at the time of extremely low power output) in which the current ripple of the main inductor becomes relatively large and the switching frequency is excessively increased. After the circuit is stopped, the third operation mode for reducing the turn-on loss can be applied to the first and second main switching elements by performing hard switching with the turn-on / off speed controlled. Therefore, by properly using the first to third operation modes, it becomes possible to reduce the switching loss even at the time of extremely low power output, and to improve the efficiency of the DC-DC converter over a wider operation range. Can do.
モード選択部または選択するステップは、出力電力が第1の基準値より大きいときに第1の動作モードを選択し、第1の基準値より小さい第2の基準値よりも出力電力が小さいときには第3の動作モードを選択する一方で、出力電力が第1および第2の基準値の間のときには第2の動作モードを選択する。 The mode selection unit or the selecting step selects the first operation mode when the output power is larger than the first reference value, and sets the first operation mode when the output power is smaller than the second reference value smaller than the first reference value. While the third operation mode is selected, the second operation mode is selected when the output power is between the first and second reference values.
このようにすると、第1〜第3の動作モードの選択を簡易化した上で、広い動作範囲に亘ってDC−DCコンバータを高効率に動作させることができる。 In this way, the selection of the first to third operation modes can be simplified, and the DC-DC converter can be operated with high efficiency over a wide operation range.
この発明によれば、軽負荷領域を含む広い動作範囲に亘ってDC−DCコンバータの効率を向上することができる。 According to the present invention, the efficiency of the DC-DC converter can be improved over a wide operation range including a light load region.
以下に、本発明に実施の形態について図面を参照して詳細に説明する。なお以下では図中の同一または相当部分には同一の符号を付してその説明は原則的に繰返さないものとする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated in principle.
(実施の形態1)
図1は,本発明の実施の形態1によるDC−DCコンバータ100の回路構成を示す回路図である。
(Embodiment 1)
FIG. 1 is a circuit diagram showing a circuit configuration of a DC-
図1を参照して、実施の形態1によるDC−DCコンバータ100は、メインコンバータ回路110と、補助共振回路120とを含む。
Referring to FIG. 1, DC-
メインコンバータ回路110は、「低圧電源」であるバッテリBATの出力電圧に相当する電圧Viを昇圧した電圧Voを、負荷200と接続された電源配線PLおよび基準電圧配線GL間に出力するとともに、電源配線PLおよび基準電圧配線GLの電圧Voを電圧Viへ降圧して低圧電源を充電することも可能である、いわゆる非絶縁型の電流双方向(昇降圧)コンバータの構成を有する。
The
負荷200としては、たとえばインバータ回路を介して駆動される交流電動機が適用される。そして、エンジン出力および/または電動機出力によって走行するハイブリッド自動車や電動機出力のみによって走行する電気自動車等への適用が、本発明の実施の形態によるDC−DCコンバータの代表的な適用例として挙げられる。この場合には、たとえば、低圧電源(バッテリBAT)の出力電圧(電圧Vi)が200V程度とされる一方で、負荷200へ供給すべき電圧Voが500V程度とされる。
As
メインコンバータ回路110は、キャパシタC0と、「メインインダクタ」としてのインダクタL1と、「メインスイッチング素子」としての電力用半導体スイッチング素子Q1,Q2と、「メイン整流素子」としてのダイオードD1,D2とを含む。
The
キャパシタC0は、バッテリBATの正極端子および負極端子の間に接続されて、電圧Viを平滑化する。インダクタL1はバッテリBATの正極端子とノードN1(第1のノード)との間に接続される。また、インダクタL1の電流(インダクタ電流IL)を検出するための電流センサ112が配置される。
Capacitor C0 is connected between the positive terminal and the negative terminal of battery BAT to smooth voltage Vi. Inductor L1 is connected between the positive terminal of battery BAT and node N1 (first node). A
電力用スイッチング素子(以下、単に「スイッチング素子」とも称する)Q1,Q2としては、本実施の形態ではIGBT(Insulated Gate Bipolar Transistor)を例示するが、制御電極(ゲートあるいはベース)の駆動制御により、ターンオンおよびターンオフを制御可能なスイッチング素子であれば、電圧駆動型のスイッチング素子(MOS−FET、IGBT等)や電流駆動型のスイッチング素子(バイポーラトランジスタ等)、各種のスイッチング素子を適用可能である。 As the power switching elements (hereinafter also simply referred to as “switching elements”) Q1 and Q2, in the present embodiment, an IGBT (Insulated Gate Bipolar Transistor) is illustrated, but by drive control of the control electrode (gate or base), As long as the switching elements can control the turn-on and turn-off, voltage-driven switching elements (MOS-FET, IGBT, etc.), current-driven switching elements (bipolar transistors, etc.), and various switching elements can be applied.
スイッチング素子Q1は、電源配線PLおよびノードN1の間に接続される。そして、IGBTであるスイッチング素子Q1のコレクタが電源配線PLと接続される一方で、エミッタがノードN1と接続される。また、スイッチング素子Q2は、基準電圧配線GLおよびノードN1の間に接続される。そして、スイッチング素子Q2のコレクタがノードN1と接続される一方で、エミッタが基準電圧配線GLと接続される。さらに、スイッチング素子Q1,Q2のオンオフは、制御回路150による制御電極(ゲート)の電圧駆動によって制御される。ダイオードD1,D2は、スイッチング素子Q1,Q2に対して逆並列接続される。
Switching element Q1 is connected between power supply line PL and node N1. The collector of switching element Q1, which is an IGBT, is connected to power supply line PL, while the emitter is connected to node N1. The switching element Q2 is connected between the reference voltage line GL and the node N1. The collector of switching element Q2 is connected to node N1, while the emitter is connected to reference voltage line GL. Further, on / off of the switching elements Q1 and Q2 is controlled by the voltage drive of the control electrode (gate) by the
補助共振回路120は、スイッチング素子Q1,Q2にそれぞれ並列接続されるキャパシタC1,C2と、ノードN1およびN2の間に直列接続されるインダクタL2,L3と、電源配線PLおよびノードN2の間に直列接続されるスイッチング素子Q3およびダイオードD3と、ノードN2および基準電圧配線GLの間に直列接続されるダイオードD4およびスイッチング素子Q4とを含む。
スイッチング素子Q3,Q4は、「補助スイッチング素子」として設けられ、そのオンオフは、制御回路150による制御電極(ゲート)の電圧駆動によって制御される。「補助整流素子」としてのダイオードD3およびD4は、スイッチング素子Q3およびQ4のオン時にそれぞれ生じる補助電流Irp♯およびIrpと逆方向の電流を阻止する極性で接続される。
The switching elements Q3 and Q4 are provided as “auxiliary switching elements”, and on / off of the switching elements Q3 and Q4 is controlled by the voltage drive of the control electrode (gate) by the
インダクタL2は、インダクタL1のノードN1側の端子と、インダクタL2のノードN1側の端子とに逆極性で起電力が誘起されるように、インダクタL1と電磁的に結合されている。なお、電磁的結合とは、たとえばインダクタL1およびインダクタLrでトランスを構成することによって実現される。 The inductor L2 is electromagnetically coupled to the inductor L1 so that an electromotive force is induced with a reverse polarity at a node N1 side terminal of the inductor L1 and a node N1 side terminal of the inductor L2. The electromagnetic coupling is realized, for example, by configuring a transformer with the inductor L1 and the inductor Lr.
図1から理解されるように、DC−DCコンバータ100を構成するメインコンバータ回路110および補助共振回路120の構成および動作は、上述の特許文献1,2と同様である。したがって、メインコンバータ回路110では、基本的には、スイッチング素子Q1,Q2は、排他的に交互にオンオフするように、制御回路150によって制御される。なお、動作原理上は、昇圧コンバータとしての動作時には、スイッチング素子Q1をオフ固定した上でスイッチング素子Q2のオンオフ制御(デューティ制御)を実行してもよく、降圧コンバータとしての動作時には、スイッチング素子Q2をオフ固定した上でスイッチング素子Q1のオンオフ制御(デューティ制御)を実行してもよい。
As can be understood from FIG. 1, the configurations and operations of the
そして、メインコンバータ回路110は、バッテリBATからの電圧Viを電源配線PLへの電圧Voに昇圧する昇圧動作時には、スイッチング素子Q2の導通によりメインインダクタL1に蓄積された電磁エネルギを、スイッチング素子Q1および逆並列ダイオードD1を介して電源配線PLに供給するように動作する。また、メインコンバータ回路110は、電源配線PLの電圧VoをバッテリBATへの電圧Viに降圧する降圧動作時には、スイッチング素子Q1の導通によりメインインダクタL1に蓄積された電磁エネルギを、スイッチング素子Q2および逆並列ダイオードD2を介して低圧電源BATに供給するように動作する。
In the boosting operation for boosting the voltage Vi from the battery BAT to the voltage Vo to the power supply wiring PL, the
制御回路150は、デューティ制御部152と、タイミング制御部154と、ドライバ156と、動作モード選択部158とを含む。制御回路150は、DC−DCコンバータ100の制御要素を包括的に示すものであり、各制御機能部分に対応する、デューティ制御部152、タイミング制御部154、および、動作モード選択部158については、所定プログラムの実行によるソフトウェア処理、および、専用の電子回路構築によるハードウェア処理のいずれによって実現することも可能である。また、ドライバ156は、通常電子回路(ハードウェア)により構築される。
デューティ制御部152は、電圧Voまたは電圧Viの電圧指令値Vorと、電圧Viおよび電圧Voの検出値とに基づいて、スイッチング素子Q1,Q2のデューティ比を制御する。デューティ比は、一般的には、所定のスイッチング周期に対するスイッチング素子Q1および/またはQ2のオン期間の比で示される。たとえば、昇圧動作時には、スイッチング素子Q2の指令デューティが設定され、降圧動作時には、スイッチング素子Q1の指令デューティが設定される。
動作モード選択部158は、以下に詳細に説明するように、DC−DCコンバータ100の動作モードを、DC−DCコンバータ100の出力レベル(代表的には、出力電力Po)に応じて選択する。なお、以下では、DC−DCコンバータ100の出力レベルの定量評価指標として、出力電力Poを例示するが、その他の諸量に基づいて、動作モード選択のための出力レベル評価を行なってもよい。
The operation
そして、タイミング制御部154は、動作モード選択部158によって選択された動作モード、電流センサ112によって検出されたインダクタ電流IL、および、デューティ制御部152からの指令デューティに従って、スイッチング素子Q1〜Q4のオンオフをそれぞれ制御するためのパルス信号を生成する。
Then, the
たとえば、当該パルス信号は、スイッチング素子Q1〜Q4のそれぞれのオン期間において論理ハイレベル(以下、Hレベルとも称する)に設定される一方で、それぞれのオフ期間では論理ローレベル(以下、Lレベルとも称する)に設定される。 For example, the pulse signal is set to a logic high level (hereinafter also referred to as H level) in each of the on-periods of the switching elements Q1 to Q4, while the logic low level (hereinafter also referred to as L level) in each of the off-periods. To be set).
ドライバ156は、タイミング制御部154からのパルス信号に従って、スイッチング素子Q1〜Q4のゲート電圧Vg1〜Vg4を駆動する。
The
次に、DC−DCコンバータ100の動作、特に、それぞれの動作モードにおける動作の違いについて詳細に説明する。
Next, the operation of the DC-
まず図2を用いて、補助共振回路120を動作させた通常動作モードにおけるDC−DCコンバータ100の動作を説明する。ここでは、DC−DCコンバータ100の昇圧動作を一例として説明する。
First, the operation of the DC-
図2を参照して、メインスイッチング素子としてのスイッチング素子Q1,Q2が排他的にオンオフされる。たとえば、タイミング制御部154(図1)において、デューティ制御部152からの指令デューティに応じた直流電圧と、スイッチング素子Q1,Q2のスイッチング周波数に相当する所定周波数の搬送波(三角波やのこぎり波)との電圧比較に基づいて、スイッチング素子Q1,Q2のオンオフを規定するパルス信号を生成することができる。
Referring to FIG. 2, switching elements Q1, Q2 as main switching elements are exclusively turned on / off. For example, in the timing control unit 154 (FIG. 1), a DC voltage corresponding to the command duty from the
ここで、スイッチング素子Q1,Q2のターンオフ時には、スイッチング素子Q1,Q2に並列接続されたキャパシタC1,C2によって、コレクタ・エミッタ間電圧の上昇が抑制されるのでゼロ電圧スイッチングを適用できる。また、昇圧動作時には、スイッチング素子Q2のオフ期間に応答した転流によって通常ダイオードD1が導通するため、コレクタ・エミッタに僅かな電圧が印加された状態でスイッチング素子Q1を、ゼロ電圧スイッチングによってターンオンすることができる。 Here, when the switching elements Q1 and Q2 are turned off, the increase in the collector-emitter voltage is suppressed by the capacitors C1 and C2 connected in parallel to the switching elements Q1 and Q2, so that zero voltage switching can be applied. Further, during the boosting operation, the diode D1 is normally turned on by commutation in response to the OFF period of the switching element Q2, so that the switching element Q1 is turned on by zero voltage switching with a slight voltage applied to the collector and emitter. be able to.
したがって、昇圧動作時には、スイッチング素子Q2のターンオン損失について対策の必要があり、通常動作モードでは、補助共振回路120によって、スイッチング素子Q2のターンオンにゼロ電圧スイッチングを適用する。
Therefore, it is necessary to take measures against the turn-on loss of the switching element Q2 during the boosting operation, and in the normal operation mode, zero voltage switching is applied to the turn-on of the switching element Q2 by the
図2に示されるように、昇圧動作時の通常動作モードでは、スイッチング素子Q1のターンオフ後に、スイッチング素子Q4をターンオンさせて、補助共振回路120に補助電流Irp(図1)を発生させる。この結果、ダイオードD2が導通することによって、コレクタ・エミッタに僅かな電圧が印加された状態でスイッチング素子Q2をターンオンさせることができるので、ソフトスイッチング(ゼロ電圧スイッチング)の適用による電力損失の抑制を図ることができる。そして、スイッチング素子Q2のターンオン後には、スイッチング素子Q4をターンオフすることによって、補助電流Irpは消滅される。
As shown in FIG. 2, in the normal operation mode during the boosting operation, after the switching element Q1 is turned off, the switching element Q4 is turned on to generate the auxiliary current Irp (FIG. 1) in the
一方、上述のように、昇圧動作時には、スイッチング素子Q1はターンオン、ターンオフともにスイッチング損失が低いので、補助共振回路120中のスイッチング素子Q3は、オフ状態に固定される。
On the other hand, as described above, during the boosting operation, switching element Q1 has a low switching loss both in turn-on and turn-off, so that switching element Q3 in
図示しないが、DC−DCコンバータ100の降圧動作時には、メインスイッチング素子であるスイッチング素子Q1,Q2が排他的にオンオフされる一方で、補助共振回路120では、スイッチング素子Q4がオフ状態に固定されるとともに、スイッチング素子Q3が、スイッチング素子Q1のターンオフに先立って、補助電流Irp♯(図1)を生じさせるように一定期間オンされる。
Although not shown, during the step-down operation of the DC-
なお、図1に示した補助共振回路120は、昇圧動作時にスイッチング素子Q2のソフトスイッチングのための補助電流Irpを発生させるためのスイッチング素子Q4と、降圧動作時にスイッチング素子Q1のソフトスイッチングのための補助電流Irp♯を発生させるためのスイッチング素子Q3との両方を有する構成としているが、スイッチング素子Q1,Q2の一方のみに対して補助電流を発生させるように、補助共振回路120を構成することも可能である。一例として、スイッチング素子Q2のみのソフトスイッチングに対応する構成とする場合には、スイッチング素子Q3およびダイオードD3の配置を省略してノードN2および電源配線PLの間を切り離す構成とすることができる。
The auxiliary
このように、DC−DCコンバータ100の通常動作モードでは、スイッチング素子Q1,Q2の少なくとも一方がソフトスイッチングされるように、補助共振回路120が動作する。具体的には、スイッチング素子Q3および/またはQ4のオンオフ制御により補助電流IrpまたはIrp♯が発生されることによって、メインスイッチング素子のスイッチング損失が低下される。
As described above, in the normal operation mode of the DC-
図3にはDC−DCコンバータの出力電力と効率の関係が示される。
図3を参照して、補助共振回路120を動作させることなく、メインコンバータ回路110においてスイッチング素子Q1,Q2をスイッチングした場合には、DC−DCコンバータ100の出力電力Poに対する効率特性は、点線500に示すようになる。
FIG. 3 shows the relationship between the output power and efficiency of the DC-DC converter.
Referring to FIG. 3, when switching elements Q1 and Q2 are switched in
一方で、補助共振回路120を動作させて、スイッチング素子Q1,Q2をソフトスイッチングさせた場合には、DC−DCコンバータ100の出力電力Poに対する効率特性は、実線510に示すようになる。
On the other hand, when the auxiliary
すなわち、出力電力Poが比較的高い領域では、ソフトスイッチング適用による電力損失抑制効果が、補助共振回路120による消費電力を上回ることから、補助共振回路120を動作させた方が効率は高くなる。一方で、出力電力Poが低下するに従って、出力電力Poに対する補助共振回路120の動作による消費電力の割合が増加することによりDC−DCコンバータ100の効率は急激に低下する。
That is, in the region where the output power Po is relatively high, the power loss suppression effect by applying soft switching exceeds the power consumption by the
そして、出力電力Poが所定値よりも低下した軽負荷領域(たとえば、図3でのPo<Pa領域)では、補助共振回路120での消費電力が、ソフトスイッチング適用による電力損失抑制効果を超えてしまうことにより、補助共振回路120の動作によってDC−DCコンバータ100の効率を却って低下させてしまうことが理解される。
In the light load region where the output power Po is lower than the predetermined value (for example, Po <Pa region in FIG. 3), the power consumption in the
したがって、本発明の実施の形態によるDC−DCコンバータ100では、上記のような軽負荷領域に対応するために、補助共振回路120の動作を停止する一方で、メインコンバータ回路110を通常動作モード時とは異なる電流挙動で動作させる新たな動作モードを導入する。以下ではこのような動作モードを、「軽負荷動作モード」と称することとする。すなわち、図1に示した動作モード選択部158は、DC−DCコンバータ100の出力電力Poに応じて、補助共振回路120を動作させる通常動作モード、および、補助共振回路120の動作を停止させる軽負荷動作モードのいずれかを選択するように構成される。
Therefore, in the DC-
図4には、軽負荷動作モードにおけるDC−DCコンバータの動作波形図が示される。図4でも、図2と同様に、昇圧動作時の動作波形を一例として説明する。 FIG. 4 shows an operation waveform diagram of the DC-DC converter in the light load operation mode. In FIG. 4, as in FIG. 2, the operation waveform during the boosting operation will be described as an example.
図4を参照して、軽負荷動作モードでは、スイッチング素子Q3,Q4がオフ固定されて、補助共振回路120の動作が停止される。すなわち、補助電流Irp(Irp♯)は発生しない。
Referring to FIG. 4, in the light load operation mode, switching elements Q3 and Q4 are fixed to OFF, and the operation of
そして、スイッチング素子Q1,Q2は、デューティ制御部152による指令デューティに従って、所定のデッドタイムを設けつつ交互にオンオフされるが、その際に、スイッチング素子Q2は、ターンオフ時のインダクタ電流ILの向きが反転するまで、図4ではIL<0となるまでの間、オフ期間(すなわち、スイッチング素子Q1のオン期間)が維持されるように制御される。
The switching elements Q1 and Q2 are alternately turned on and off while providing a predetermined dead time according to the command duty by the
インダクタ電流IL<0となると、図1に示したダイオードD2が導通することになるため、この状態下では、コレクタ・エミッタに僅かな電圧が印加された状態でスイッチング素子Q2をターンオンすることができる。すなわち、補助共振回路120を動作させることなく、スイッチング素子Q2をソフトスイッチング(ゼロ電圧スイッチング)することができる。
When the inductor current IL <0, the diode D2 shown in FIG. 1 becomes conductive. Under this state, the switching element Q2 can be turned on with a slight voltage applied to the collector and the emitter. . That is, the switching element Q2 can be soft-switched (zero voltage switching) without operating the auxiliary
図1に示したタイミング制御部154は、スイッチング素子Q2のターンオン(スイッチング素子Q1のターンオフ)タイミングを、電流センサ112の出力に基づいて決定するとともに、スイッチング素子Q2のターンオフ(スイッチング素子Q1のターンオン)タイミングについては、デューティ制御部152による指令デューティを反映するように決定する。すなわち、軽負荷動作モードでは、スイッチング素子Q1,Q2のスイッチング周波数は一定とはならず、インダクタ電流ILの挙動に応じて変化することになる。
1 determines the turn-on timing of the switching element Q2 (turning off the switching element Q1) based on the output of the
一方、図2に示した通常動作モードでは、スイッチング素子Q1,Q2のそれぞれのオンオフ期間は、当該オンまたはオフ期間中におけるインダクタ電流ILの方向が維持されるように設定され、かつ、スイッチング素子Q1,Q2のスイッチング周波数は基本的には固定される。一般的には、高周波化によるスイッチング損失増加およびインダクタ小型化のトレードオフの関係、ならびに、可聴周波数帯でのスイッチングによる騒音発生等を考慮して、適切なスイッチング周波数が予め設定される。 On the other hand, in the normal operation mode shown in FIG. 2, the on / off periods of the switching elements Q1 and Q2 are set so as to maintain the direction of the inductor current IL during the on or off period, and the switching element Q1. , Q2 is basically fixed in switching frequency. In general, an appropriate switching frequency is set in advance in consideration of a trade-off relationship between an increase in switching loss due to higher frequencies and a reduction in inductor size, noise generation due to switching in an audible frequency band, and the like.
さらに、図5を用いて、軽負荷動作モードにおけるメインコンバータ回路110の動作を詳細に説明する。
Further, the operation of the
図5(a)には、スイッチング素子Q2がオン、スイッチング素子Q1がオフされて、インダクタL1に電磁エネルギが蓄積される期間の動作状態が示される。この期間では、キャパシタC1が充電される。 FIG. 5A shows an operating state during a period in which electromagnetic energy is accumulated in the inductor L1 when the switching element Q2 is turned on and the switching element Q1 is turned off. During this period, the capacitor C1 is charged.
この状態から、図5(b)に示されるように、スイッチング素子Q2がオフされると、ノードN1の電圧変化に伴って、キャパシタC2が充電される一方で、キャパシタC1が放電される。この際のキャパシタC2の充電動作によって、スイッチング素子Q2のコレクタ・エミッタ間電圧の上昇が抑制されるため、スイッチング素子Q2のターンオフはゼロ電圧スイッチングとなり、スイッチング損失が抑制される。 From this state, as shown in FIG. 5B, when the switching element Q2 is turned off, the capacitor C2 is charged while the voltage at the node N1 is changed, while the capacitor C1 is discharged. Since the rise of the collector-emitter voltage of the switching element Q2 is suppressed by the charging operation of the capacitor C2 at this time, the turn-off of the switching element Q2 is zero voltage switching, and the switching loss is suppressed.
そして、キャパシタC1,C2の充放電が完了すると、図5(c)に示すように、ダイオードD1が導通することによって、インダクタL1の蓄積エネルギが電源配線PLに供給されるようになる。これにより、スイッチング素子Q1のコレクタ・エミッタ間電圧は僅かな値となる。 When the charging / discharging of the capacitors C1 and C2 is completed, as shown in FIG. 5C, the diode D1 becomes conductive, so that the energy stored in the inductor L1 is supplied to the power supply line PL. As a result, the collector-emitter voltage of the switching element Q1 becomes a slight value.
図5(d)に示されるように、デッドタイムが終了すると、ダイオードD1がオンした状態でスイッチング素子Q1をターンオンすることによって、ゼロ電圧スイッチング(ZVS)を実現することができる。そして、図5(e)に示すように、スイッチング素子Q1のオン状態は、スイッチング素子Q1を介して電源配線PLからインダクタL1へ電流が供給される状態、すなわち、インダクタ電流ILが反転する状態となるまで継続される。 As shown in FIG. 5D, when the dead time ends, zero voltage switching (ZVS) can be realized by turning on the switching element Q1 with the diode D1 turned on. As shown in FIG. 5 (e), the ON state of the switching element Q1 is a state in which current is supplied from the power supply line PL to the inductor L1 via the switching element Q1, that is, a state in which the inductor current IL is inverted. Continue until
そして、インダクタ電流の反転後、図5(f)に示すように、スイッチング素子Q1がターンオフされる。この際にも、ノードN1の電圧変化に伴って、キャパシタC1が充電される一方で、キャパシタC2が放電される。この際のキャパシタC1の充電動作のために、スイッチング素子Q1のコレクタ・エミッタ間電圧の上昇が抑制されることにより、スイッチング素子Q1のターンオフはゼロ電圧スイッチングとなって、スイッチング損失が抑制される。 Then, after the inversion of the inductor current, the switching element Q1 is turned off as shown in FIG. Also at this time, the capacitor C1 is charged while the capacitor C2 is discharged along with the voltage change of the node N1. Since the rise of the collector-emitter voltage of the switching element Q1 is suppressed for the charging operation of the capacitor C1 at this time, the switching element Q1 is turned off to zero voltage switching, and the switching loss is suppressed.
そして、キャパシタC1,C2の充放電が完了すると、図5(g)に示すように、ダイオードD2が導通することによって、反転されたインダクタ電流の経路が確保される。これにより、スイッチング素子Q2のコレクタ・エミッタ間電圧は僅かな値となる。 When the charging / discharging of the capacitors C1 and C2 is completed, as shown in FIG. 5G, the diode D2 is turned on to secure a path for the inverted inductor current. Thereby, the collector-emitter voltage of the switching element Q2 becomes a slight value.
さらに、デッドタイムが終了すると、図5(h)に示されるように、スイッチング素子Q2がターンオンされるが、コレクタ・エミッタ間電圧がほぼ零の状態であるので、ゼロ電圧スイッチング(ZVS)を適用することができる。さらに、スイッチング素子Q2のターンオンによって、バッテリBATからインダクタL1へ電力が供給されることにより、インダクタ電流が再び反転(IL>0)されて、図5(a)の回路状態が再現される。 Furthermore, when the dead time ends, as shown in FIG. 5 (h), the switching element Q2 is turned on, but the voltage between the collector and the emitter is almost zero, so zero voltage switching (ZVS) is applied. can do. Further, when the switching element Q2 is turned on, power is supplied from the battery BAT to the inductor L1, so that the inductor current is inverted again (IL> 0), and the circuit state of FIG. 5A is reproduced.
このように、軽負荷動作モードにおいては、補助共振回路120の動作が停止しても、インダクタ電流ILの極性が反転するように制御することによって、スイッチング素子Q1,Q2のスイッチング損失を抑制できる。
As described above, in the light load operation mode, even when the operation of the
なお、降圧動作時においては、図4において、インダクタ電流ILの極性が反転されて、Iav<0となり、かつ、スイッチング素子Q1のオン期間は、ターンオン時のIL<0からIL>0へ変化するまで維持されることになる。また、スイッチング素子Q3,Q4をオフに固定することによって、補助共振回路120の動作は停止される。
In the step-down operation, the polarity of the inductor current IL is reversed in FIG. 4 so that Iav <0, and the ON period of the switching element Q1 changes from IL <0 at the time of turn-on to IL> 0. Will be maintained until. Also, the operation of the
実施の形態1によるDC−DCコンバータ100では、図6に示すフローチャートに従って、DC−DCコンバータ100の動作モードが選択される。なお、図6に示すフローチャートは、図1に示した制御回路150に予め格納された所定のプログラム実行によるソフトウェア処理、あるいは専用の電子回路(ハードウェア)によるハードウェア処理によって実行することができる。
In DC-
図6を参照して、制御回路150は、ステップS100では、DC−DCコンバータ100の出力電力Poを基準値Paと比較する。なお、出力電力PoについてはDC−DCコンバータ100の指令値に基づいて設定してもよいし、電圧・電流の検出値に基づいて設定してもよい。
Referring to FIG. 6,
出力電力の基準値Paは、図3に示したような、通常動作モード適用時(実線510)および補助共振回路120の停止時(点線500)のそれぞれにおけるDC−DCコンバータ100の効率特性の比較に基づいて、予め設定することができる。なお、DC−DCコンバータ100の出力電力以外の動作条件(たとえば、スイッチング周波数)に応じて、図3における基準値Paは変化する可能性があるので、当該動作条件に応じて基準値Paを可変に設定する制御構成としてもよい。
The reference value Pa of the output power is a comparison of the efficiency characteristics of the DC-
そして、出力電力Po≧Paのとき(S100のYES判定時)には、制御回路150は、ステップS110により通常動作モードを選択する一方で、Po<Paのとき(S100のNO判定時)には、ステップS120により軽負荷動作モードを選択する。上述のように、通常動作モードでは、スイッチング素子Q1,Q2のスイッチング周期は適正値(たとえば、数kHz程度)に固定される一方で、軽負荷動作モードでは、スイッチング素子Q1,Q2のスイッチング周期は、インダクタ電流ILが反転するまでの所要時間に依存して変化する。このように、ステップS100〜S120による処理は、図1の動作モード選択部158の機能に対応する。
When output power Po ≧ Pa (when YES is determined in S100),
そして、制御回路150は、ステップS150では、選択された動作モード(通常動作モードまたは軽負荷動作モード)と、デューティ制御部152によって制御されたデューティ比(指令デューティ)とに基づいて、メインスイッチング素子としてのスイッチング素子Q1,Q2のオンオフを制御する。上述のように、軽負荷動作モードでは、インダクタ電流ILの検出値が、スイッチング素子Q1,Q2のオンオフタイミングに反映される。
In step S150, the
一方、補助共振回路120中のスイッチング素子Q3,Q4については、軽負荷動作モードの選択時にはオフに固定される一方で、通常動作モードの選択時には、昇圧動作/降圧動作のいずれであるかに応答して、スイッチング素子Q3,Q4の一方が、スイッチング素子Q1,Q2のオンタイミングに合わせて、パルス状にオンされる。
On the other hand, the switching elements Q3 and Q4 in the
以上説明したように、本実施の形態1によるDC−DCコンバータ100によれば、補助共振回路120の作動によって却って効率が低下するような軽負荷領域においても、インダクタ電流ILが反転してからメインスイッチング素子をオンオフするような回路動作状態とすることによって、補助共振回路120を作動させることなくソフトスイッチングを適用することができる。
As described above, according to the DC-
したがって、図7に実線510,520で示すように、DC−DCコンバータ100の出力電力に応じて両動作モードを適切に選択することによって、軽負荷領域を含む広い動作範囲に亘って効率を向上することができる。
Therefore, as shown by
(実施の形態2)
実施の形態1によるDC−DCコンバータ100では、補助共振回路120の動作を停止する軽負荷動作モードにおいて、インダクタ電流ILの反転に応じてスイッチング素子Q1,Q2のオンオフを制御するために電流リップルが増大するので、これによるインダクタL1での電力損失の増加が懸念される。また、出力電力が低下するに従って、インダクタ電流ILの平均電流が低下するので、インダクタ電流ILの反転に伴うスイッチング素子Q1,Q2のスイッチング周期が短くなることによって、スイッチング周波数が高くなり、この結果、スイッチング損失が却って増大することも懸念される。
(Embodiment 2)
In the DC-
実施の形態2では、このような、さらなる軽負荷領域(以下、「極軽負荷領域」とも称する)に対応するための新たな動作モード(以下、「極軽負荷動作モード」とも称する)を導入したDC−DCコンバータの構成について説明する。 In the second embodiment, a new operation mode (hereinafter also referred to as “extremely light load operation mode”) for dealing with such a further light load region (hereinafter also referred to as “extremely light load region”) is introduced. The configuration of the DC-DC converter will be described.
図8は、本発明の実施の形態2によるDC−DCコンバータ100♯の構成を示す回路図である。
FIG. 8 is a circuit diagram showing a configuration of DC-
図8を参照して、実施の形態2によるDC−DCコンバータ100♯は、図1に示した実施の形態1によるDC−DCコンバータ100の構成に加えて、ゲート駆動制御回路GC1,GC2をさらに備える点で異なる。
Referring to FIG. 8, DC-
ゲート駆動制御回路GC1は、スイッチング素子Q1の制御電極(ゲート)に対応して設けられ、ゲート駆動制御回路GC2は、スイッチング素子Q2の制御電極(ゲート)に対応して設けられる。 The gate drive control circuit GC1 is provided corresponding to the control electrode (gate) of the switching element Q1, and the gate drive control circuit GC2 is provided corresponding to the control electrode (gate) of the switching element Q2.
ゲート駆動制御回路GC1は、ドライバ156の出力ノードとスイッチング素子Q1の制御電極(ゲート)との間に接続された抵抗素子Rl1と、抵抗素子Rl1と並列に接続された、ダイオードDg1および抵抗素子Rs1の組とを含む。ゲート駆動制御回路GC2は、ドライバ156の出力ノードとスイッチング素子Q2の制御電極(ゲート)との間に接続された抵抗素子Rl2と、抵抗素子Rl2と並列に接続された、ダイオードDg2および抵抗素子Rs2の組とを含む。抵抗素子Rs1,Rs2の抵抗値は、抵抗素子Rl1,Rl2の抵抗値よりも小さく設計されている。
The gate drive control circuit GC1 includes a resistance element Rl1 connected between the output node of the
この結果、スイッチング素子Q1,Q2の各々において、ゲート電圧をLレベルからHレベルへ上昇させるターンオン時には、相対的に高抵抗の抵抗素子Rl1またはRl2を介してゲート電圧が駆動される一方で、ゲート電圧をHレベルからLレベルに低下させるターンオフ時には、相対的に低抵抗の抵抗素子Rs1またはRs2を介してゲート電圧が駆動されることになる。すなわち、ゲート駆動制御回路GC1,GC2の配置によって、スイッチング素子Q1,Q2の各々は、ターンオン時にはスイッチング速度、すなわち、制御電極の駆動速度が相対的に低下される一方で、ターンオフ時にはスイッチング速度、すなわち、制御電極の駆動速度が高められることになる。 As a result, in each of the switching elements Q1 and Q2, at the turn-on time when the gate voltage is increased from the L level to the H level, the gate voltage is driven via the relatively high resistance resistance element Rl1 or Rl2. At the turn-off time when the voltage is lowered from the H level to the L level, the gate voltage is driven via the relatively low resistance resistor element Rs1 or Rs2. That is, due to the arrangement of the gate drive control circuits GC1 and GC2, each of the switching elements Q1 and Q2 has a relatively low switching speed when turned on, that is, a drive speed of the control electrode, while a switching speed when turned off, that is, As a result, the drive speed of the control electrode is increased.
DC−DCコンバータ100♯のその他の部分の回路構成は、図1のDC−DCコンバータ100と同様である。
The circuit configuration of other parts of DC-
さらに、実施の形態2によるDC−DCコンバータ100♯では、動作モード選択部158は、実施の形態1で説明した通常動作モードおよび軽負荷動作モードに加えて、極軽負荷動作モードをさらに導入する。すなわち、動作モード選択部158は、出力電力Poに応じて、通常動作モード、軽負荷動作モード、および、極軽負荷動作モードのうちから、1つの動作モードを選択する。
Further, in DC-
タイミング制御部154は、極軽負荷動作モードの選択時には、図9に示すようにスイッチング素子Q1〜Q4を制御する。
The
図9は、実施の形態2によるDC−DCコンバータ100♯における極軽負荷動作モードにおける動作を説明する動作波形図である。
FIG. 9 is an operation waveform diagram illustrating an operation in the extremely light load operation mode in DC-
図9を参照して、極軽負荷動作モードにおいても、軽負荷動作モード時と同様に、スイッチング素子Q3,Q4はオフに固定される。すなわち、補助共振回路120の動作は停止される。
Referring to FIG. 9, switching elements Q3 and Q4 are fixed to OFF in the extremely light load operation mode as in the light load operation mode. That is, the operation of the
さらに、スイッチング素子Q1,Q2は、所定のスイッチング周波数に従って、所定のデッドタイムを設けつつ排他的に交互にオンオフされる。そして、スイッチング素子Q1,Q2は、通常動作モードと同様に、インダクタ電流ILの極性が反転する前にオンオフされる。 Furthermore, the switching elements Q1 and Q2 are exclusively turned on and off alternately with a predetermined dead time according to a predetermined switching frequency. The switching elements Q1 and Q2 are turned on / off before the polarity of the inductor current IL is reversed, as in the normal operation mode.
すなわち、極軽負荷動作モードでは、スイッチング素子Q1,Q2がハードスイッチングすることとなる。この際に、キャパシタC1,C2の存在によって、ターンオフ時におけるスイッチング損失が抑制されるものの、ターンオン時には、キャパシタC1,C2の蓄積電荷による突入電流が懸念されることになる。より特定的に、昇圧動作時には、スイッチング素子Q2のターンオン時におけるキャパシタC2の蓄積電荷による突入電流に対処する必要がある一方で、降圧動作時には、スイッチング素子Q1のターンオン時におけるキャパシタC1の蓄積電荷による突入電流に対処する必要がある。 That is, in the extremely light load operation mode, the switching elements Q1 and Q2 are hard-switched. At this time, the presence of the capacitors C1 and C2 suppresses the switching loss at the time of turn-off, but at the time of turn-on, there is a concern about the inrush current due to the charges accumulated in the capacitors C1 and C2. More specifically, during the step-up operation, it is necessary to cope with the inrush current due to the accumulated charge of the capacitor C2 when the switching element Q2 is turned on. On the other hand, during the step-down operation, due to the accumulated charge of the capacitor C1 when the switching element Q1 is turned on. Need to deal with inrush current.
したがって、極軽負荷動作モードの選択時には、ドライバ156は、ゲート駆動制御回路GC1および/またはGC2を介して、スイッチング素子Q1および/またはQ2の制御電極(ゲート)を駆動する。この結果、ゲート駆動制御回路を介して制御電極が駆動されたスイッチング素子Q1および/またはQ2では、ターンオン時における制御電極の駆動速度は、通常動作モードと比較して遅くなる。この結果、ターンオン時における、電圧(コレクタ・エミッタ間電圧)の低下レートおよび電流(コレクタ電流)Icの上昇レートを抑制することができるので、ターンオン時におけるスイッチング損失を抑制することができる。また、ターンオフ時には、制御電極の駆動速度が通常動作モードと同様であるので、スイッチング損失が増大することがない。
Therefore, when selecting the extremely light load operation mode,
たとえば、図10に示すように、Po<Paの領域において、実施の形態1で説明した軽負荷動作モードを適用した場合の効率特性520(実線および点線部分を併せたもの)と、メインコンバータ回路110をハードスイッチング動作させた場合における効率特性500(点線)との比較により、軽負荷動作モードと極軽負荷動作モードとを切換える基準値Pbを設定することができる。 For example, as shown in FIG. 10, in the region of Po <Pa, the efficiency characteristic 520 (a combination of the solid and dotted lines) when the light load operation mode described in the first embodiment is applied, and the main converter circuit A reference value Pb for switching between the light load operation mode and the extremely light load operation mode can be set by comparison with the efficiency characteristic 500 (dotted line) when the 110 is hard-switched.
すなわち、Po<Pbの領域では、極軽負荷動作モードを選択することによって、ゲート駆動制御回路GC1および/またはGC2を用いたハードスイッチングを適用することにより、図10に実線530に示すような特性に従って、DC−DCコンバータ100♯を制御することができる。
That is, in the region of Po <Pb, by selecting an extremely light load operation mode and applying hard switching using the gate drive control circuits GC1 and / or GC2, the characteristics shown by the
すなわち、実施の形態2によるDC−DCコンバータ100♯によれば、図11に示すフローチャートに従って、DC−DCコンバータ100♯の動作モードが選択される。図11に示すフローチャートについても、図8に示した制御回路150に予め格納された所定のプログラム実行によるソフトウェア処理、あるいは専用の電子回路(ハードウェア)によるハードウェア処理によって実行することができる。
That is, according to DC-
図11を参照して、制御回路150は、図6と同様のステップS100により、DC−DCコンバータ100♯の出力電力Poを基準値Paと比較した結果、Po<Paである場合(S100のNO判定時)には、ステップS105に処理を進めて、出力電力Poをさらに基準値Paと比較する。出力電力Poについては、上述のように、指令値に基づいて設定してもよいし、電圧・電流の検出値に基づいて設定してもよい。
Referring to FIG. 11,
出力電力Po≧Paのとき(S100のYES判定時)には、制御回路150は、ステップS110により、通常動作モードを選択する。これに対して、制御回路150は、Po<Pbのとき(S105のNO判定時)には、ステップS130により極軽負荷モードを選択し、Pb≦Po<Paのとき(S105のYES判定時)には、ステップS120により、軽負荷モードを選択する。極軽負荷モード(S130)においても、スイッチング素子Q1,Q2のスイッチング周期は、適正値(たとえば、通常動作モードと同一周波数)に固定される。
When the output power Po ≧ Pa (when YES is determined in S100), the
このように、ステップS100〜S130による処理は、図8の動作モード選択部158の機能に対応する。また、出力電力の基準値Pbについても、図10に示したような、軽負荷動作モード適用時の効率特性520およびハードスイッチング時の効率特性500の比較に基づいて、予め設定することができる。また、基準値Pbについても、DC−DCコンバータ100♯の出力電力以外の動作条件に応じて可変に設定してもよい。
As described above, the processing in steps S100 to S130 corresponds to the function of the operation
さらに、制御回路150は、ステップS150♯では、選択された動作モード(通常動作モード、軽負荷動作モード、または、極軽負荷モード)と、デューティ制御部152によって制御されたデューティ比(指令デューティ)とに基づいて、軽負荷動作モードではインダクタ電流をさらに反映して、スイッチング素子Q1,Q2のオンオフを制御する。
Further, in step S150 #,
補助共振回路120中のスイッチング素子Q3,Q4については、軽負荷動作モードおよび極軽負荷動作モードの選択時にはオフに固定される一方で、通常動作モードの選択時には、昇圧動作/降圧動作のいずれであるかに応答して、スイッチング素子Q3,Q4の一方が、スイッチング素子Q1,Q2のオンタイミングに合わせて、パルス状にオンされる。
The switching elements Q3 and Q4 in the
以上説明したように、本実施の形態2によるDC−DCコンバータ100♯によれば、実施の形態1で説明した軽負荷領域を適用すると却って効率が低下するような、さらなる軽負荷領域(極軽負荷領域)においても、制御電極(ゲート)駆動速度制御を伴うハードスイッチングを行うための極軽負荷動作モードを適用することによって、効率向上を図ることができる。この結果、実施の形態1によるDC−DCコンバータ100よりも、さらに広い動作範囲に亘って効率を向上することができる。
As described above, according to DC-
なお、実施の形態1,2では、出力電力Po>0の領域における動作モード選択について説明したが。出力電力Po<0の領域においても、同様の動作モード選択を適用することができる。この場合には、|Po|が小さくなるに従って、通常動作モードから、上記の軽負荷モード、極軽負荷モードが適用されるように、動作モードの選択を行うことができる。 In the first and second embodiments, the operation mode selection in the region where the output power Po> 0 has been described. The same operation mode selection can be applied in the region where the output power Po <0. In this case, the operation mode can be selected so that the light load mode and the ultra light load mode are applied from the normal operation mode as | Po | becomes smaller.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
100,100♯ DC−DCコンバータ、110 メインコンバータ回路、112 電流センサ、120 補助共振回路、150 制御回路、152 デューティ制御部、154 タイミング制御部、156 ドライバ、158 動作モード選択部、200 負荷、500,510,520,530 効率特性、BAT バッテリ(低圧電源)、C0 キャパシタ、C1,C2 キャパシタ(補助共振回路)、D1,D2 ダイオード(メイン整流素子)、D3,D4 ダイオード(補助整流素子)、Dg1,Dg2 ダイオード(ゲート駆動制御回路)、GC1,GC2 ゲート駆動制御回路、GL 基準電圧配線、IL インダクタ電流、Irp,Irp♯ 補助電流(補助共振回路)、L1 インダクタ(メインインダクタ)、L2,L3 インダクタ(補助インダクタ)、N1,N2 ノード、Pa,Pb 基準値、Q1,Q2 電力用半導体スイッチング素子(メインスイッチング素子)、Q3,Q4 電力用半導体スイッチング素子(補助スイッチング素子)、Rl1,Rl2,Rs1,Rs2 抵抗素子、Vi,Vo 電圧、Vor 電圧指令値、Vg1-Vg4 ゲート電圧。 100, 100 # DC-DC converter, 110 main converter circuit, 112 current sensor, 120 auxiliary resonance circuit, 150 control circuit, 152 duty control unit, 154 timing control unit, 156 driver, 158 operation mode selection unit, 200 load, 500 , 510, 520, 530 Efficiency characteristics, BAT battery (low voltage power supply), C0 capacitor, C1, C2 capacitor (auxiliary resonance circuit), D1, D2 diode (main rectifier element), D3, D4 diode (auxiliary rectifier element), Dg1 , Dg2 diode (gate drive control circuit), GC1, GC2 gate drive control circuit, GL reference voltage wiring, IL inductor current, Irp, Irp # auxiliary current (auxiliary resonance circuit), L1 inductor (main inductor), L2, L3 inductor (Auxiliary inductor), N1, N2 node, Pa, Pb reference value, Q1, Q2 power semiconductor switching element (main switching element), Q3, Q4 power semiconductor switching element (auxiliary switching element), Rl1, Rl2, Rs1 , Rs2 resistive element, Vi, Vo voltage, Vor voltage command value, Vg1-Vg4 gate voltage.
Claims (10)
前記低圧電源および第1のノードの間に接続されるメインインダクタと、
前記電源配線および前記第1のノードの間に接続された第1のメインスイッチング素子と、
前記第1のスイッチング素子と逆並列に接続された第1のメイン整流素子と、
基準電圧配線および前記第1のノードの間に接続された第2のメインスイッチング素子と、
前記第2のメインスイッチング素子と逆並列に接続された第2のメイン整流素子と、
前記第1および前記第2のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられた補助共振回路とを備え、
前記補助共振回路は、
前記少なくとも一方のメインスイッチング素子と並列に接続されたキャパシタと、
前記キャパシタに対して並列に接続される、直列接続された補助スイッチング素子および補助インダクタと、
前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
前記少なくとも一方のメインスイッチング素子のデューティ比を制御する制御回路をさらに備え、
前記制御回路は、
前記補助スイッチング素子のオンオフ制御によって前記補助共振回路に電流を生じさせるとともに前記少なくとも一方のメインスイッチング素子をオンオフさせる第1の動作モードと、前記補助スイッチング素子をオフ固定した状態で前記少なくとも一方のメインスイッチング素子をオンオフさせる第2の動作モードとを、前記DC−DCコンバータの出力レベルに応じて選択するモード選択部と、
前記第1および前記第2のメインスイッチング素子ならびに前記補助スイッチング素子のオンオフを制御するタイミング制御部とを含み、
前記タイミング制御部は、前記第1の動作モードの選択時には、前記少なくとも一方のメインスイッチング素子のオフ期間中における前記メインインダクタの電流方向が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する一方で、前記第2の動作モードの選択時には、前記メインインダクタの電流方向が反転するまで前記少なくとも一方のメインスイッチング素子のオフ期間が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する、DC−DCコンバータ。 A DC-DC converter for performing DC voltage conversion between a low-voltage power supply and a power supply wiring,
A main inductor connected between the low-voltage power source and the first node;
A first main switching element connected between the power supply wiring and the first node;
A first main rectifying element connected in anti-parallel with the first switching element;
A second main switching element connected between a reference voltage line and the first node;
A second main rectifying element connected in anti-parallel with the second main switching element;
An auxiliary resonance circuit provided corresponding to at least one main switching element of the first and second main switching elements,
The auxiliary resonant circuit is
A capacitor connected in parallel with the at least one main switching element;
An auxiliary switching element and an auxiliary inductor connected in series connected in parallel to the capacitor;
An auxiliary rectifying element connected in series with the auxiliary switching element so as to prevent a current in a direction opposite to a current when the auxiliary switching element is on,
A control circuit for controlling a duty ratio of the at least one main switching element;
The control circuit includes:
On-off control of the auxiliary switching element generates a current in the auxiliary resonant circuit and turns on / off the at least one main switching element, and the at least one main with the auxiliary switching element fixed off A mode selection unit that selects a second operation mode for turning on and off the switching element according to the output level of the DC-DC converter;
A timing control unit that controls on / off of the first and second main switching elements and the auxiliary switching elements;
The timing control unit is configured to switch the at least one main switching element so that a current direction of the main inductor is maintained during an off period of the at least one main switching element when the first operation mode is selected. While the period is set, when the second operation mode is selected, the at least one main switching element is maintained so that the off period of the at least one main switching element is maintained until the current direction of the main inductor is reversed. A DC-DC converter that sets the switching period of the element.
前記タイミング制御部は、前記第3の動作モードの選択時には、前記少なくとも一方のメインスイッチング素子のオフ期間中における前記メインインダクタの電流方向が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する、請求項1記載のDC−DCコンバータ。 The mode selection unit is configured to lower the drive speed of the control electrode at the time of turn-on than the drive speed at the time of turn-off in the state where the first and second operation modes and the auxiliary switching element are fixed off. The third operation mode for turning on or off the at least one main switching element is selected according to the output power of the DC-DC converter,
The timing controller switches the at least one main switching element so that the current direction of the main inductor is maintained during the off period of the at least one main switching element when the third operation mode is selected. The DC-DC converter according to claim 1, wherein the period is set.
前記DC−DCコンバータは、
前記低圧電源および第1のノードの間に接続されるメインインダクタと、
前記電源配線および前記第1のノードの間に接続された第1のメインスイッチング素子と、
前記第1のスイッチング素子と逆並列に接続された第1のメイン整流素子と、
基準電圧配線および前記第1のノードとの間に接続された第2のメインスイッチング素子と、
前記第2のメインスイッチング素子と逆並列に接続された第2のメイン整流素子と、
前記第1および前記第2のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられた補助共振回路とを備え、
前記補助共振回路は、
前記少なくとも一方のメインスイッチング素子と並列に接続されたキャパシタと、
前記キャパシタに対して並列に接続される、直列接続された補助スイッチング素子および補助インダクタと、
前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
前記制御方法は、
前記補助スイッチング素子のオンオフ制御によって前記補助共振回路に電流を生じさせるとともに前記少なくとも一方のメインスイッチング素子をオンオフさせる第1の動作モードと、前記補助スイッチング素子をオフ固定した状態で前記少なくとも一方のメインスイッチング素子をオンオフさせる第2の動作モードとを、前記DC−DCコンバータの出力レベルに応じて選択するステップと、
前記第1および前記第2の動作モードの選択結果、および、前記少なくとも一方のメインスイッチング素子のデューティ比制御に基づいて、前記第1および前記第2のメインスイッチング素子ならびに前記補助スイッチング素子のオンオフを制御するステップとを備え、
前記制御するステップは、前記第1の動作モードの選択時には、前記少なくとも一方のメインスイッチング素子のオフ期間中における前記メインインダクタの電流方向が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する一方で、前記第2の動作モードの選択時には、前記メインインダクタの電流方向が反転するまで前記少なくとも一方のメインスイッチング素子のオフ期間が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する、DC−DCコンバータの制御方法。 A method of controlling a DC-DC converter for performing DC voltage conversion between a low-voltage power supply and a power supply wiring,
The DC-DC converter
A main inductor connected between the low-voltage power source and the first node;
A first main switching element connected between the power supply wiring and the first node;
A first main rectifying element connected in anti-parallel with the first switching element;
A second main switching element connected between a reference voltage line and the first node;
A second main rectifying element connected in anti-parallel with the second main switching element;
An auxiliary resonance circuit provided corresponding to at least one main switching element of the first and second main switching elements,
The auxiliary resonant circuit is
A capacitor connected in parallel with the at least one main switching element;
An auxiliary switching element and an auxiliary inductor connected in series connected in parallel to the capacitor;
An auxiliary rectifying element connected in series with the auxiliary switching element so as to prevent a current in a direction opposite to a current when the auxiliary switching element is on,
The control method is:
On-off control of the auxiliary switching element generates a current in the auxiliary resonant circuit and turns on / off the at least one main switching element, and the at least one main with the auxiliary switching element fixed off Selecting a second operation mode for turning on and off the switching element according to the output level of the DC-DC converter;
Based on the selection results of the first and second operation modes and the duty ratio control of the at least one main switching element, the first and second main switching elements and the auxiliary switching element are turned on / off. The step of controlling,
The controlling step includes switching the at least one main switching element so that a current direction of the main inductor is maintained during an off period of the at least one main switching element when the first operation mode is selected. While the period is set, when the second operation mode is selected, the at least one main switching element is maintained so that the off period of the at least one main switching element is maintained until the current direction of the main inductor is reversed. A method for controlling a DC-DC converter, wherein a switching cycle of an element is set.
前記制御するステップは、前記第3の動作モードの選択時には、前記少なくとも一方のメインスイッチング素子のオフ期間中における前記メインインダクタの電流方向が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する、請求項6記載のDC−DCコンバータの制御方法。 In the selecting step, the driving speed of the control electrode at the time of turn-on is made lower than the driving speed at the time of turn-off under the state in which the first and second operation modes and the auxiliary switching element are fixed off. Selecting one of the operation modes according to the output power of the DC-DC converter from the third operation mode in which the at least one main switching element is turned on and off.
The controlling step includes switching the at least one main switching element so that a current direction of the main inductor is maintained during an off period of the at least one main switching element when the third operation mode is selected. The method for controlling a DC-DC converter according to claim 6, wherein the period is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008313572A JP5176922B2 (en) | 2008-12-09 | 2008-12-09 | DC-DC converter and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008313572A JP5176922B2 (en) | 2008-12-09 | 2008-12-09 | DC-DC converter and control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141974A JP2010141974A (en) | 2010-06-24 |
JP5176922B2 true JP5176922B2 (en) | 2013-04-03 |
Family
ID=42351594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008313572A Expired - Fee Related JP5176922B2 (en) | 2008-12-09 | 2008-12-09 | DC-DC converter and control method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5176922B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015186360A (en) * | 2014-03-25 | 2015-10-22 | 株式会社日立製作所 | Power conversion apparatus and machine having the same |
JP6424452B2 (en) * | 2014-04-07 | 2018-11-21 | 株式会社デンソー | Power converter |
US9515553B2 (en) * | 2014-06-16 | 2016-12-06 | Endura Technologies LLC | Transient power control |
JP2016059178A (en) * | 2014-09-10 | 2016-04-21 | オムロン株式会社 | Electronic circuit and control method for the electronic circuit |
JP7180511B2 (en) * | 2019-04-08 | 2022-11-30 | Tdk株式会社 | Non-isolated bi-directional DC-DC converter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3205881B2 (en) * | 1992-07-20 | 2001-09-04 | 株式会社日立製作所 | DC-DC converter |
JP3511195B2 (en) * | 1997-09-03 | 2004-03-29 | 株式会社ルネサステクノロジ | Voltage conversion circuit |
JP2005261059A (en) * | 2004-03-11 | 2005-09-22 | Toyota Industries Corp | Current bidirectional converter |
JP2007043852A (en) * | 2005-08-04 | 2007-02-15 | Toyota Industries Corp | Method, program, and circuit for controlling dc-dc converter |
-
2008
- 2008-12-09 JP JP2008313572A patent/JP5176922B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010141974A (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4824524B2 (en) | Unidirectional DC-DC converter and control method thereof | |
JP5387628B2 (en) | Current type isolated converter | |
US9184674B2 (en) | Power conversion apparatus that provides power conversion between AC and DC power | |
JP5617227B2 (en) | DC-DC converter | |
US20080043506A1 (en) | Dc-ac converter | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
JP4632023B2 (en) | Power converter | |
JP6185860B2 (en) | Bidirectional converter | |
US10439485B2 (en) | DC inverter having reduced switching loss for paralleled phase leg switches | |
JP6818140B2 (en) | Power converter | |
WO2001052395A1 (en) | Method and apparatus for driving switching elements of current-controlled power conversion device | |
JP5176922B2 (en) | DC-DC converter and control method thereof | |
KR20150040115A (en) | Motor driving apparatus | |
JP2007043852A (en) | Method, program, and circuit for controlling dc-dc converter | |
JP2013247766A (en) | Dc-dc converter | |
CN109525109B (en) | DC-DC converter | |
CN113746341A (en) | Switching converter, operating method thereof and controller circuit | |
JP6452226B2 (en) | DC-DC converter auxiliary circuit and bidirectional buck-boost DC-DC converter using the auxiliary circuit | |
JP2005261059A (en) | Current bidirectional converter | |
JP2017042001A (en) | Power supply | |
JP6819525B2 (en) | Power conversion circuit | |
JP4110477B2 (en) | DC-DC converter | |
JP2008104314A (en) | Motor driving inverter controller, compressor equipped therewith, refrigerator and air conditioner | |
US20080037299A1 (en) | Method for driving dc-ac converter | |
JP6758486B2 (en) | Semiconductor element drive and power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110623 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121224 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5176922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160118 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |