JP2005258767A - 情報処理システムの構成方法および半導体集積回路 - Google Patents
情報処理システムの構成方法および半導体集積回路 Download PDFInfo
- Publication number
- JP2005258767A JP2005258767A JP2004068882A JP2004068882A JP2005258767A JP 2005258767 A JP2005258767 A JP 2005258767A JP 2004068882 A JP2004068882 A JP 2004068882A JP 2004068882 A JP2004068882 A JP 2004068882A JP 2005258767 A JP2005258767 A JP 2005258767A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- similarity
- persistence
- data dependency
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 複数個のアプリケーションの処理を、あるレベル毎にa)永続性、b)データ依存性、c)類似性のパラメータを与える。上記永続性が低く、データ依存性が高い処理をリコンフィギュラブルLSIで処理し、上記類似性の高い処理はハードウェアやプロセッサに処理を割り付ける方法。また、その方法によってシステムを実現する半導体集積回路は面積を最小にすることができ、コスト削減をすることが可能となる。
【選択図】 図24
Description
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対する永続性パラメータを入力する工程と、
前記アプリケーションのモデルと前記永続性パラメータを入力情報とし、前記永続性パラメータを境界条件と比較する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対するデータ依存性パラメータを入力する工程と、
前記アプリケーションのモデルと前記データ依存性パラメータを入力情報とし、前記データ依存性パラメータを境界条件と比較する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対する類似性パラメータを入力する工程と、
前記アプリケーションのモデルと前記類似性パラメータを入力情報とし、前記類似性パラメータを境界条件と比較する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対して永続性パラメータとデータ依存性パラメータを入力する工程と、
前記永続性パラメータおよび前記データ依存性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータおよび前記データ依存性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対して永続性パラメータと類似性パラメータを入力する工程と、
前記永続性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対してデータ依存性パラメータと類似性パラメータを入力する工程と、
前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対して永続性パラメータとデータ依存性パラメータと類似性パラメータを入力する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対して永続性パラメータを入力する工程と、
前記入力されたモデルに対してデータ依存性パラメータを入力する工程と、
前記入力されたモデルに対して類似性パラメータを入力する工程と、
前記アプリケーションのモデルと前記永続性パラメータを入力情報として境界条件と比較選択し、前記永続性パラメータによる比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を前記データ依存性パラメータに基づく比較工程の入力とする工程と、
前記データ依存性パラメータと前記比較結果とを入力情報として境界条件と比較選択し、前記データ依存性パラメータによる比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を前記類似性パラメータに基づく比較工程の入力とする工程と、
前記類似性パラメータと前記比較結果を入力情報として境界条件と比較選択する工程と、
前記類似性パラメータによる比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションに対してある処理レベル毎にモデル化したC言語プログラム内部に永続性パラメータとデータ依存性パラメータと類似性パラメータとを記述する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションに対してある処理レベル毎にモデル化したハードウェア記述言語内部に永続性パラメータとデータ依存性パラメータと類似性パラメータとを記述する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションに対してある処理レベル毎にモデル化したC言語プログラムまたはハードウェア記述言語内部に永続性パラメータとデータ依存性パラメータとを記述する工程と、
前記モデルを入力として類似性パラメータを自動で抽出する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記の自動抽出した類似性パラメータと前記モデル内部に記述した永続性パラメータと依存性パラメータと前記パラメータの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有するものである。
1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションに対してある処理レベル毎にモデル化したC言語プログラム内部に永続性パラメータとデータ依存性パラメータと類似性パラメータとを記述する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて一方をプログラマブルロジックに割り当て、プログラマブルロジックの回路形成情報を出力する工程と、
他方を専用ハードウェアに割り当て専用回路の回路形成情報を出力する工程
とを有するものである。
以下、本発明の実施の形態1における情報処理システムの構成方法について図面を用いて説明する。
以下、本発明の実施の形態2における情報処理システムの構成方法について図面を用いて説明する。
以下、本発明の実施の形態3における情報処理システムの構成方法について図面を用いて説明する。
以下、本発明の実施の形態4における情報処理システムの構成方法について図面を用いて説明する。
(ETNL x WEIGHT_ETNL + DATA x WEIGHT_DATA)
であるとする。これは、永続性とデータ依存性を足したものとなっている。
以下、本発明の実施の形態5における情報処理システムの構成方法について図面を用いて説明する。
(ETNL x WEIGHT_ETNL - COMMON xWEIGHT_COMMON)
であるとする。これは、永続性から類似性を引いたものとなっている。
以下、本発明の実施の形態6における情報処理システムの構成方法について図面を用いて説明する。
(DATA x WEIGHT_DATA - COMMON xWEIGHT_COMMON)
であるとする。これは、データ依存性から類似性を引いたものとなっている。
以下、本発明の実施の形態7における情報処理システムの構成方法について図面を用いて説明する。
(ETNL x WEIGHT_ETNL + DATA x WEIGHT_DATA -COMMON x WEIGHT_COMMON)
であるとする。これは、永続性とデータ依存性を足し、類似性を引いたものとなっている。
以下、本発明の実施の形態8における情報処理システムの構成方法について図面を用いて説明する。
以下、本発明の実施の形態9における情報処理システムの構成方法について図面を用いて説明する。
「a1001();/* ETNL=2、DATA=1、COMMON=8*/」
の表記を行う。「a1001();」はアプリケーションA(ここではCDMA通信1000)におけるモジュールa1001(逆拡散処理1001)の呼び出し部に相当する。「/*ETNL=2、DATA=1、COMMON=8*/」は、永続性パラメータ「ETNL」が「2」、データ依存性パラメータ「DATA」が「1」、類似性パラメータ「COMMON」が「8」であることを示している。
(ETNL x WEIGHT_ETNL + DATA x WEIGHT_DATA -COMMON x WEIGHT_COMMON)
であるとする。
以下、本発明の実施の形態10における情報処理システムの構成方法について図面を用いて説明する。
「a1 a1(.clock(clock), .reset(reset),.・・・・); /* ETNL =10, DATA=1 , COMMON = 1 */」
の表記を行う。これは、モジュールa1の永続性パラメータ「ETNL」が「10」、データ依存性パラメータ「DATA」が「1」、類似性パラメータ「COMMON」が「1」であることを示している。
(ETNL x WEIGHT_ETNL + DATA x WEIGHT_DATA -COMMON x WEIGHT_COMMON)
であるとする。
以下、本発明の実施の形態11における情報処理システムの構成方法について図面を用いて説明する。
「a1 a1(.clock(clock), .reset(reset),.・・・・); /* ETNL =10, DATA=1*/」
の表記を行う。これは、モジュールa1の永続性パラメータ「ETNL」が「10」、データ依存性パラメータ「DATA」が「1」であることを示している。
(ETNL x WEIGHT_ETNL + DATA x WEIGHT_DATA -COMMON x WEIGHT_COMMON)
であるとする。
以下、本発明の実施の形態12における情報処理システムの構成方法について図面を用いて説明する。
400,1000 CDMA通信における復調処理のアプリケーション
401〜405 アプリケーションのモジュール
501〜505 パラメータ定義
610〜650 フローチャートの各ステップ
700,1010 無線LAN通信における復調処理のアプリケーション
701〜707 アプリケーションのモジュール
801〜807 パラメータ定義
910〜950 フローチャートの各ステップ
1001〜1017 アプリケーションの各モジュール
1101〜1112 パラメータ定義
1210〜1260 フローチャートの各ステップ
1301〜1305 パラメータ定義
1401〜1402 重みの定義
1610〜1660 フローチャートの各ステップ
1701〜1712 パラメータ定義
1801〜1802 重みの定義
2010〜2060 フローチャートの各ステップ
2101〜2112 パラメータ定義
2201〜2202 重みの定義
2410〜2460 フローチャートの各ステップ
2501〜2512 パラメータの定義
2601〜2603 重みの定義
2810〜2850 フローチャートの各ステップ
2901〜2912 パラメータ定義
3001〜3012 パラメータ定義
3101〜3112 パラメータ定義
3510〜3550 フローチャートの各ステップ
3701〜3703 重みの定義
3910〜3950 フローチャートの各ステップ
4210〜4260 フローチャートの各ステップ
4510〜4550 フローチャートの各ステップ
Claims (20)
- 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対する永続性パラメータを入力する工程と、
前記アプリケーションのモデルと前記永続性パラメータを入力情報とし、前記永続性パラメータを境界条件と比較する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対するデータ依存性パラメータを入力する工程と、
前記アプリケーションのモデルと前記データ依存性パラメータを入力情報とし、前記データ依存性パラメータを境界条件と比較する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対する類似性パラメータを入力する工程と、
前記アプリケーションのモデルと前記類似性パラメータを入力情報とし、前記類似性パラメータを境界条件と比較する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対して永続性パラメータとデータ依存性パラメータを入力する工程と、
前記永続性パラメータおよび前記データ依存性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータおよび前記データ依存性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対して永続性パラメータと類似性パラメータを入力する工程と、
前記永続性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対してデータ依存性パラメータと類似性パラメータを入力する工程と、
前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対して永続性パラメータとデータ依存性パラメータと類似性パラメータを入力する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションをある処理レベル毎にモデル化して入力する工程と、
前記入力されたモデルに対して永続性パラメータを入力する工程と、
前記入力されたモデルに対してデータ依存性パラメータを入力する工程と、
前記入力されたモデルに対して類似性パラメータを入力する工程と、
前記アプリケーションのモデルと前記永続性パラメータを入力情報として境界条件と比較選択し、前記永続性パラメータによる比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を前記データ依存性パラメータに基づく比較工程の入力とする工程と、
前記データ依存性パラメータと前記比較結果とを入力情報として境界条件と比較選択し、前記データ依存性パラメータによる比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を前記類似性パラメータに基づく比較工程の入力とする工程と、
前記類似性パラメータと前記比較結果を入力情報として境界条件と比較選択する工程と、
前記類似性パラメータによる比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割当てることを情報として出力する工程を有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションに対してある処理レベル毎にモデル化したC言語プログラム内部に永続性パラメータとデータ依存性パラメータと類似性パラメータとを記述する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションに対してある処理レベル毎にモデル化したハードウェア記述言語内部に永続性パラメータとデータ依存性パラメータと類似性パラメータとを記述する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションに対してある処理レベル毎にモデル化したC言語プログラムまたはハードウェア記述言語内部に永続性パラメータとデータ依存性パラメータとを記述する工程と、
前記モデルを入力として類似性パラメータを自動で抽出する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータに対してそれぞれ重みを付ける工程と、
前記の自動抽出した類似性パラメータと前記モデル内部に記述した永続性パラメータと依存性パラメータと前記パラメータの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて、一方をプログラマブルロジックに割り当て、他方を専用ハードウェアに割り当てることを情報として出力する工程
とを有する情報処理システムの構成方法。 - 1つまたは複数のアプリケーションを実現する情報処理システムにおいて、
全ての前記アプリケーションに対してある処理レベル毎にモデル化したC言語プログラム内部に永続性パラメータとデータ依存性パラメータと類似性パラメータとを記述する工程と、
前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータパラメータに対してそれぞれ重みを付ける工程と、
前記アプリケーションのモデルと前記永続性パラメータ、前記データ依存性パラメータおよび前記類似性パラメータと前記それぞれの重みを入力情報として比較選択する工程と、
前記比較結果に基づいて一方をプログラマブルロジックに割り当て、プログラマブルロジックの回路形成情報を出力する工程と、
他方を専用ハードウェアに割り当て専用回路の回路形成情報を出力する工程
とを有する情報処理システムの構成方法。 - 請求項1に記載の情報処理システムの構成方法に基づいて、
永続性パラメータの低い処理をプログラマブルロジックで実現する回路部分と、
永続性パラメータの高い処理を専用ハードウェアで実現する回路部分と、
からなる半導体集積回路。 - 請求項2に記載の情報処理システムの構成方法に基づいて、
データ依存性パラメータの高い処理をプログラマブルロジックで実現する回路部分と、
データ依存性パラメータの低い処理を専用ハードウェアで実現する回路部分と、
からなる半導体集積回路。 - 請求項3に記載の情報処理システムの構成方法に基づいて、
類似性パラメータの低い処理をプログラマブルロジックで実現する回路部分と、
類似性パラメータの高い処理を専用ハードウェアで実現する回路部分と、
からなる半導体集積回路。 - 請求項7に記載の情報処理システムの構成方法に基づいて、
永続性パラメータとデータ依存性パラメータと類似性パラメータ、および、永続性パラメータの重みとデータ依存性パラメータの重みと類似性パラメータの重みに従って比較した結果を、
プログラマブルロジックで実現する回路部分と、
専用ハードウェアで実現する回路部分と、
からなる半導体集積回路。 - 請求項8に記載の情報処理システムの構成方法に基づいて、
永続性パラメータとデータ依存性パラメータと類似性パラメータを比較した結果を、
プログラマブルロジックで実現する回路部分と、
専用ハードウェアで実現する回路部分と、
からなる半導体集積回路。 - 請求項9に記載の情報処理システムの構成方法に基づいて、
永続性パラメータとデータ依存性パラメータと類似性パラメータ、および、永続性パラメータの重みとデータ依存性パラメータの重みと類似性パラメータの重みに従って比較した結果を、
プログラマブルロジックで実現する回路部分と、
専用ハードウェアで実現する回路部分と、
からなる半導体集積回路。 - 請求項11に記載の情報処理システムの構成方法に基づいて、
永続性パラメータとデータ依存性パラメータと類似性パラメータ、および、永続性パラメータの重みとデータ依存性パラメータの重みと類似性パラメータの重みに従って比較した結果を、
プログラマブルロジックで実現する回路部分と、
専用ハードウェアで実現する回路部分と、
からなる半導体集積回路。 - 請求項12に記載の情報処理システムの構成方法に基づいて、
永続性パラメータとデータ依存性パラメータと類似性パラメータ、および、永続性パラメータの重みとデータ依存性パラメータの重みと類似性パラメータの重みに従って得られた結果を、
プログラマブルロジックで実現する回路部分と、
専用ハードウェアで実現する回路部分と、
からなる半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004068882A JP4471154B2 (ja) | 2004-03-11 | 2004-03-11 | 情報処理システムの構成方法および半導体集積回路 |
US11/071,465 US7536289B2 (en) | 2004-03-11 | 2005-03-04 | Method of configuring information processing system and semiconductor integrated circuit |
CNB2005100537741A CN100432981C (zh) | 2004-03-11 | 2005-03-11 | 配置信息处理系统的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004068882A JP4471154B2 (ja) | 2004-03-11 | 2004-03-11 | 情報処理システムの構成方法および半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005258767A true JP2005258767A (ja) | 2005-09-22 |
JP4471154B2 JP4471154B2 (ja) | 2010-06-02 |
Family
ID=34918458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004068882A Expired - Lifetime JP4471154B2 (ja) | 2004-03-11 | 2004-03-11 | 情報処理システムの構成方法および半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7536289B2 (ja) |
JP (1) | JP4471154B2 (ja) |
CN (1) | CN100432981C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009025953A (ja) * | 2007-07-18 | 2009-02-05 | Fuji Xerox Co Ltd | 演算処理装置及び演算処理プログラム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8266571B2 (en) * | 2008-06-10 | 2012-09-11 | Oasis Tooling, Inc. | Methods and devices for independent evaluation of cell integrity, changes and origin in chip design for production workflow |
US8555219B2 (en) | 2011-06-10 | 2013-10-08 | Oasis Tooling, Inc. | Identifying hierarchical chip design intellectual property through digests |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6230307B1 (en) | 1998-01-26 | 2001-05-08 | Xilinx, Inc. | System and method for programming the hardware of field programmable gate arrays (FPGAs) and related reconfiguration resources as if they were software by creating hardware objects |
JP2000222452A (ja) * | 1999-02-02 | 2000-08-11 | Toshiba Corp | 論理合成最適化方法及びその装置 |
US6526563B1 (en) * | 2000-07-13 | 2003-02-25 | Xilinx, Inc. | Method for improving area in reduced programmable logic devices |
CN1159725C (zh) * | 2000-11-28 | 2004-07-28 | Agc科技股份有限公司 | 可扩充存储器的集成电路装置 |
US7142316B2 (en) * | 2002-05-16 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Supporting multiple print engine configurations through compatible delay window storage modes |
-
2004
- 2004-03-11 JP JP2004068882A patent/JP4471154B2/ja not_active Expired - Lifetime
-
2005
- 2005-03-04 US US11/071,465 patent/US7536289B2/en not_active Expired - Fee Related
- 2005-03-11 CN CNB2005100537741A patent/CN100432981C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009025953A (ja) * | 2007-07-18 | 2009-02-05 | Fuji Xerox Co Ltd | 演算処理装置及び演算処理プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20050204326A1 (en) | 2005-09-15 |
US7536289B2 (en) | 2009-05-19 |
CN1667603A (zh) | 2005-09-14 |
CN100432981C (zh) | 2008-11-12 |
JP4471154B2 (ja) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cho et al. | BoxRouter: A new global router based on box expansion and progressive ILP | |
US20220222404A1 (en) | Optimization of parameters for synthesis of a topology using a discriminant function module | |
US8930867B2 (en) | Scheduling for parallel processing of regionally-constrained placement problem | |
JP2008547135A (ja) | プリミティブ構築標準セルを作成するための方法 | |
CN113408225B (zh) | 一种提升运行速度的fpga芯片设计方法 | |
CN113408222B (zh) | 文件生成方法、装置、电子设备及存储介质 | |
Sllame et al. | An efficient list-based scheduling algorithm for high-level synthesis | |
US8972923B2 (en) | Method and apparatus and software code for generating a hardware stream processor design | |
CN112997156A (zh) | 用于电子设计自动化操作的计算资源的动态分配 | |
JP2002157291A (ja) | 半導体集積回路装置の設計方法 | |
US20080244221A1 (en) | Exposing system topology to the execution environment | |
JP5157534B2 (ja) | 動作合成装置、および、プログラム | |
JP4471154B2 (ja) | 情報処理システムの構成方法および半導体集積回路 | |
Menard et al. | High‐Level Synthesis under Fixed‐Point Accuracy Constraint | |
JPH10256383A (ja) | 半導体装置及びその回路構成方法 | |
JP2007034888A (ja) | 機能ユニットにおいて不必要な電力消費を最小限に抑えるためのデータ経路の割振りのための方法および装置 | |
JP2005071370A (ja) | 回路設計のアクティビティファクタを決定するためのシステムおよび方法 | |
US8117572B2 (en) | Data processing device, behavioral synthesis device, data processing method, and recording medium | |
US20180246997A1 (en) | Design method, design program, and design apparatus | |
US20060190890A1 (en) | Cell instance generating method | |
Papa et al. | Automatic large-scale integrated circuit synthesis using allocation-based scheduling algorithm | |
Thepayasuwan et al. | Layout conscious approach and bus architecture synthesis for hardware/software codesign of systems on chip optimized for speed | |
Hara-Azumit et al. | Clock-constrained simultaneous allocation and binding for multiplexer optimization in high-level synthesis | |
CN115017851A (zh) | 一种网表的处理方法及装置 | |
CN114330205A (zh) | 高层次综合方法、其综合装置以及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |