JP2005252264A - 赤外線光検出のための３次元量子ドット構造 - Google Patents

Abstract

【課題】 改善されたスペクトル感度と再現性を有するＩＲ光検出器を製造するための、３次元量子ドット光路を選択的に形成する方法を提供する。
【解決手段】 本発明の方法は、表面を有する単結晶Ｓｉ基板を形成するステップ（１２０２）と、基板内に、ビア、トレンチ、またはピラーのようなＳｉフィーチャを形成するステップ（１２０４）と、Ｓｉフィーチャの上に重なるＧｅまたはシリコンゲルマニウムの材料からドットを形成するステップ（１２０６）と、ドットを含む光路を形成するステップ（１２０８）とを含有する。他の局面では、Ｓｉフィーチャは欠陥部位を有する。また、Ｓｉフィーチャはミスカット角度を有して形成され得え、その結果、Ｓｉフィーチャの平面内に段差が形成される。ドットはＳｉフィーチャの段差内に形成される。ミスカット角度は０．１度から０．５度の範囲内にあり、段差間の間隔は１から２５０ｎｍの範囲内にある。
【選択図】 図１２

Description

（関連出願）
本出願は、発明者Ｌｅｅらによる、Ｎｏ． 、出願日 、代理人整理番号ＳＬＡ８２６の「ＳＵＲＦＡＣＥ−ＮＯＲＭＡＬ ＯＰＴＩＣＡＬ ＰＡＴＨ ＳＴＲＵＣＴＵＲＥ ＦＯＲ ＩＮＦＲＡＲＥＤ ＰＨＯＴＯＤＥＴＥＣＴＩＯＮ」と題する係属中の出願の一部継続出願である。

本発明は、発明者Ｔｗｅｅｔらによる、Ｎｏ． 、出願日 、代理人整理番号ＳＬＡ８３１の「ＶＥＲＴＩＣＡＬ ＯＰＴＩＣＡＬ ＰＡＴＨ ＳＴＲＵＣＴＵＲＥ ＦＯＲ ＩＮＦＲＡＲＥＤ ＰＨＯＴＯＤＥＴＥＣＴＩＯＮ」と題する係属中の出願の一部継続出願である。

本発明は、集積回路（ＩＣ）の製造プロセスに関し、特に、量子ドットの３次元光路構造および対応する製造方法に関する。

近赤外領域（０．７マイクロメートルから２マイクロメートル間の波長）内の、たとえば、ファイバー光通信、セキュリティ、および赤外線画像内の光検出に関する出願は多数ある。ＩＩＩ−Ｖ化合物半導体はシリコン（Ｓｉ）ベースの化合物半導体よりも優れた光効率を提供するが、Ｓｉベースの材料が持つ従来のＳｉ−ＩＣ技術との適合性により安価で、小型で、かつ高度に集積された光システムの可能性が約束されるため、Ｓｉの使用が所望されている。

シリコン光ダイオードは低暗電流であることと前述したＳｉ−ＩＣ技術との適合性があることから、可視光線の波長内の光検出器として広く使用されている。さらに、シリコン−ゲルマニウム（Ｓｉ_１−ｘＧｅ_ｘ：０＜ｘ＜１）により、０．８マイクロメートルから１．６マイクロメートルの波長の領域内の光の光検出が可能である。

しかしながら、シリコンゲルマニウム合金はＳｉ格子よりも大きい格子定数を有するため、膜厚は、Ｓｉ基板上でのシリコンゲルマニウムのエピタキシャル成長中において、臨界的に可変である。厚いシリコンゲルマニウムは光を吸収するためには所望される一方で、厚過ぎるシリコンゲルマニウム膜は、暗電流の原因である欠陥の生成を引き起こす。この臨界的なシリコンゲルマニウムの厚さはＧｅ濃度とデバイスプロセス温度とに依存する。より高いＧｅ濃度とより高いデバイスプロセス温度により、より薄いシリコンゲルマニウム膜厚が形成される。一般的な方法では、シリコンゲルマニウムの臨界厚は数百オングストロームから最高で数千オングストロームの範囲内である。シリコンゲルマニウムの厚さがその臨界厚よりも厚くなると、シリコンゲルマニウム内での格子欠陥が避けられない。前述したように、シリコンゲルマニウム膜から格子欠陥を伴って製造されたＩＲ光検出器は、大きな暗電流とノイズを生成する。

量子効率は入射光量子毎に生成された電子正孔対数の尺度であり、また量子効率は光検出器の感度のパラメータである。量子効率は以下のように定義される；
h＝（Ｉ_ｐ／ｑ）／（Ｐ_ｏｐｔ／ｈν）
ここでＩ_ｐは、光の振動数がνのとき入射光出力Ｐ_ｏｐｔを吸収することによって生成される電流である。

図１は、量子効率とシリコンゲルマニウム膜内のＧｅの割合との関係を示すグラフである。量子効率を決定する鍵となる要因の１つは、光吸収係数αである。シリコンは約１．１マイクロメートルのカットオフ波長を有しており、１．３マイクロメートルから１．６マイクロメートル間の波長領域内で透明である。シリコンゲルマニウムの吸収限界はＧｅのモル比率が増加するにつれて赤にシフトし、これは図１に示されている。任意のシリコンゲルマニウム合金の光吸収係数は比較的小さく、臨界厚から決定付けられた制限された厚さは、さらにシリコンゲルマニウム膜が光量子を吸収する能力を制限する。

前述したように、シリコンゲルマニウムベースの光検出の主な目的は、量子効率を高くすることと、これらシリコンゲルマニウム光検出と現存するＳｉ電子とを統合することである。光路を増加させて量子効率を向上させる１つの方法は、シリコンゲルマニウムが堆積されている基板の表面に沿って、シリコンゲルマニウム膜と同じ平面内に光路を形成することである。このように、光はヘテロ接合（ＳｉＧｅ／Ｓｉ）のインターフェースに平行に伝播する。しかし、この光路設計によると、ＩＲ光検出器の設計が制限される。

シリコンゲルマニウムのＩＲ吸収長は長いため、高いＩＲ吸収と高い量子効率を達成するために、たとえば、１マイクロメートルよりも厚いシリコンゲルマニウム層が要求される。しかしながら、Ｓｉ基板上に欠陥のない厚いシリコンゲルマニウム膜を成長させることは非常に困難である。ここで援用される「ＳＵＲＦＡＣＥ ＮＯＲＭＡＬ ＯＰＴＩＣＡＬ ＰＡＴＨ ＳＴＲＵＣＴＵＲＥ ＦＯＲ ＩＮＦＲＡＲＥＤ ＰＨＯＴＯＤＥＴＥＣＴＩＯＮ」と題する係属中の出願内で述べられるように、必ずしも厚いシリコンゲルマニウム膜を形成しなくとも、長いシリコンゲルマニウム光路は形成され得る。Ｓｉトレンチまたはピラーの側壁上にシリコンゲルマニウム膜を成長させることによって、デバイスに入射して側壁に沿って移動する任意のＩＲ光は長い光路に遭遇する。長い光路は量子効率を向上させる。

しかしながら、ブランケット堆積技術によってシリコンゲルマニウムを成長させることにより、側壁上に加えて、トレンチの底部とウエハーの先端部上でシリコンゲルマニウムを成長させることになる。シリコンゲルマニウムはＳｉよりも大きな格子定数を有するが、Ｓｉに一致した格子に成長することが可能であり、いわゆる臨界の厚さまでは成長できる。従って、側壁上で成長したシリコンゲルマニウムは、側壁に平行なＳｉの格子定数を有するが、その格子定数は側壁に垂直でより大きな格子定数である。同時に、トレンチの底部とウエハーの先端部で成長したシリコンゲルマニウムは、それらの表面に平行なＳｉ格子定数を有するが、それらの表面に垂直でより大きな格子定数である。それ故に、これら異なる表面から生じる結晶は、結晶同士が交わる欠陥領域を有する。

中赤外線領域と遠赤外線領域内の大きな２次元焦点面のアレイも、多重化するためのＳｉチップに接合されたアンチモン化インジウムや水銀カドミウムテルル化合物検出器アレイのような化合物半導体を使用して作成することが可能である。しかしながら、この方法は費用がかかり、かつ困難である。もう一つの方法は、量子の十分な赤外線光検出器（ＱＷＩＰ）を利用することである。しかしながら、ＱＷＩＰは法線方向の入射光線に鈍感である。

２次元構造に関する前述した制限を克服し、スペクトラルの近赤外線領域へ実行を広げるために、ストレス誘発性の量子ドットは量子ドットの赤外線光検出器（ＱＤＩＰ）内で使用するよう考えられてきた。量子ドットの大きさと分布は、膜と基板材料との間の格子の不整合を利用して、ストランスキー−クラスタノフのヘテロエピタキシャル成長モードに従って制御される。量子ドットの２次元アレイは、薄い誘電性のパターンを形成するためのリソグラフィ技術を利用して形成され得る。ビーム照射技術とサーマルエッチング技術も知られている。多層量子ドットの構造も、始めに複数の層を堆積して、その後、量子ドットを形成するためにアグロメレーション処理を誘導するための加熱処理ステップを続けることによって形成され得る。他の技術は、多孔質テンプレート上での焼結によってコロイド状のナノ結晶を形成する。しかしながら、これら２Ｄ量子ドットの処理は比較的複雑である。

前述した膜間の２次元インターフェースに固有の問題を避けるために、長距離のシリコンゲルマニウム光路構造がシリコンゲルマニウム量子ドットの３次元アレイを使用して形成されれば、有利である。

本発明の課題は、改善されたスペクトル感度と再現性を有するＩＲ光検出器を製造するための、３次元量子ドット光路を選択的に形成する方法および３次元量子ドット光路構造を提供することにある。

本発明は、基板の起伏性を利用して、簡易な一層の堆積から形成された３次元量子ドット構造である。事前の配列された基板方位を用いて、量子ドットの正確な位置と、それらの大きさおよび分布を確実に制御することができる。そのため、改善されたスペクトル感度と再現性を有するＩＲ光検出器が製造され得る。

従って、ＩＲ光検出器のための３次元量子ドット光路を選択的に形成する方法が提供される。その方法は、表面を有する単結晶Ｓｉ基板を形成するステップと、基板内にＳｉフィーチャ（ｆｅａｔｕｒｅ）、たとえばビア、トレンチ、またはピラー等を形成するステップと、Ｓｉフィーチャの上に重なるＧｅ材料またはシリコンゲルマニウム材料からドットを形成するステップと、ドットを含む光路を形成するステップとを包含する。

発明の他の局面では、Ｓｉフィーチャは欠陥部位を有する。たとえば、Ｓｉフィーチャはミスカット角度を有する基盤内の平面に沿って形成され得る。ミスカット角度の結果として、Ｓｉフィーチャの平面内に段差が形成される。その後、Ｓｉフィーチャの段差内にドットが形成される。ミスカット角度は０．１度から５度の範囲内にあり、段差間の間隔は１ナノメートルから２５０ナノメートル（ｎｍ）の範囲内にある。ドットは３ｎｍから１００ｎｍの範囲内の直径を有する。

（要約）
３Ｄ量子ドット光路構造が提供される。同様に、３Ｄ量子ドット光路を選択的に形成する方法も提供される。その方法は、表面を有する単結晶Ｓｉ基板を形成するステップと、基板内に、たとえば、ビア、トレンチ、またはピラーのようなＳｉフィーチャを形成するステップと、Ｓｉフィーチャの上に重なるＧｅまたはシリコンゲルマニウムの材料からドットを形成するステップと、ドットを含む光路を形成するステップとを含有する。その方法の他の局面では、Ｓｉフィーチャは欠陥部位を有する。たとえば、Ｓｉフィーチャはミスカット角度を有して形成され得る。ミスカット角度が生じる結果、Ｓｉフィーチャの平面内に段差が形成される。そして、ドットはＳｉフィーチャの段差内に形成される。ミスカット角度は０．１度から０．５度の範囲内にあり、段差間の間隔は１から２５０ナノメーター（ｎｍ）の範囲内にある。

前述した方法とＩＲ光検出器のための３Ｄ量子ドット光路のさらなる詳細は以下に述べられる。

図２は、本発明のＩＲ光検出器のための３Ｄ量子ドット光路構造に関する部分断面図である。構造２００は表面２０４を有する単結晶Ｓｉ基板２０２を含む。Ｓｉフィーチャ２０６はＳｉ基板の表面２０４内に形成される。より具体的には、ビアフィーチャ２０６ａ、トレンチフィーチャ２０６ｂ、およびピラーフィーチャ２０６ｃが示される。ゲルマニウム（Ｇｅ）を含む第１の材料のドット２１０を有する３Ｄ光路２０８はＳｉフィーチャ上に形成される。

光路の第１の材料のドット２１０は、Ｇｅまたはシリコンゲルマニウムどちらか一方の第１の材料を含む。言い換えれば、ドットは５％から１００％の範囲内のＧｅ濃度を有する。構造２００の一局面では、Ｓｉフィーチャ２０６は欠陥部位２１２を含む。ドット２１０はフィーチャの側壁２１６やフィーチャの表面２１４上よりも欠陥部位内に形成されやすい。Ｓｉフィーチャ２０６は０．３マイクロメートルから５マイクロメートルの範囲内にある高さ２１８を有する。本発明の他の局面では、基板２０２は、単結晶Ｓｉを必要せず、量子ドット２１０がランダムに堆積される場合は特に必要としない。しかしながら、以下で説明するように、単結晶Ｓｉ基板により制御された数の欠陥部位が作成され得る。

図３は、図２のＳｉフィーチャの側壁またはＳｉフィーチャの表面に関する詳細な部分断面図である。Ｓｉフィーチャ２０６は、ミスカット角度３０２を有する基板内の平面３００に沿って形成され、ミスカット角度３０２に対応するＳｉフィーチャの平面内の段差３０４を誘導する。同一のミスカット角度は一般的に側壁内とフィーチャの表面内に形成される。たとえば、（１００）の結晶方向に関しては、Ｓｉフィーチャ２０６は、基板の表面（図２の基板の表面２０４／フィーチャの表面２１４を参照）にほぼ平行である平面および／または基板の表面（図２の側壁２１２を参照）にほぼ法線方向である平面に沿って形成される。しかしながら、基板の表面はミスカット角度を有する平面に沿っても形成され得ることを理解されたい。ここで使用される「ほぼ」という用語は、完全結晶方位からの表面または平面のわずかな偏位を表すよう意図される。

段差３０４は、欠陥部位の制御された形態としてドット２１０を確実に集めるための機能をする。さらに、Ｓｉフィーチャの段差３０４内に形成された光路の第１の材料のドット２１０も示される。ミスカット角度３０２は一般的に０．１度から５度の範囲内である。

Ｓｉフィーチャ２０６はまた、１ナノメートルから２５０ナノメートル（ｎｍ）の範囲内にある段差３０４間の間隔３０６を有する。光路の第１の材料のドット２１０は、３ｎｍから１００ｎｍの範囲内の直径３０８を有する。ミスカット角度３０２、間隔３０６、およびドットの直径３０８が認識されると、光路構造の第１の材料の濃度を確実に予測することができる。言い換えれば、ドット間の間隔または光路構造の非第１の材料の濃度を予測することができる。段差３０４間の間隔３０６は、Ｓｉフィーチャの平面３００の特定の結晶方向に依存し、またＳｉ基板２００の原子記録密度にも依存する。

別の局面に関して、Ｓｉフィーチャ２０６はＳｉフィーチャの平面内にミスカット角度に対応する段差断面を含む。段差断面はここで使用されるように、同じ平面内にある２つの異なる方向に沿って形成される２つの段差の交点であると理解される。たとえば、段差断面はＳｉフィーチャの平面内に形成された特定の段差の交点であり得る。光路の第１の材料のドットはＳｉフィーチャの段差断面内に形成され得る。

ドットの堆積に関する状況を制御する、特に原子核密度を制御することによって、断面を有する核生成場所における形成の自由エネルギーが他の場所よりも低いので、ドットはちょうど段差断面内に形成され得る。堆積状況がたとえば、堆積レートを上昇させたり、堆積温度を下げたりすることによって、より高い原子核密度にするよう調節されるとき、ドットは段差内と段差断面内との両方で形成され得る。さらに高い原子核密度をもたらす堆積状況では、ドットは段差間にあって段差断面から離れた場所に無差別に堆積され得る。第３の原子核密度の結果として、ドットは欠陥を有する表面上はもちろん、欠陥のない表面上においても形成され得る。

単結晶Ｓｉ基板の表面（図２の２０４参照）が（００１）方向に形成される場合、側壁およびフィーチャの表面の両方を考慮に入れて、Ｓｉフィーチャ２０６は、（００１）方向、（１００）方向、（０１０）方向、または（１１０）方向の平面に沿って形成され得る。前述したように、Ｓｉフィーチャは、平面が前記の結晶方向と完全に協調されることを防ぐミスカット角度を有し得る。同様に、単結晶Ｓｉ基板の表面が（１１０）方向または（１１１）方向に形成される場合、Ｓｉフィーチャは、（１１０）方向または（１１１）方向にそれぞれ平行な方向の平面に沿ってそれぞれ形成され得、または（１１０）方向または（１１１）方向に垂直な平面に沿ってそれぞれ形成され得る。

図４は、図２の光路構造２０８の他の局面の特徴を示す部分断面図である。この点に関して、光路２０８はＳｉフィーチャ２０６の側壁（表面）２１６（２１４）上に形成された第１の材料のドットの上に重なるＳｉ層４００をさらに含む。第１の材料のドット２１０は、Ｓｉ層４００上に形成される。Ｓｉの単一層のみが３Ｄドットレベル４０２と４０４との間に位置するように示されているが、光路構造はドット／Ｓｉ／ドット層の任意の特定数に限られるものではないと理解されたい。

（機能の解説）
図５から図１０は、本発明の３Ｄ量子ドットＩＲ光路構造の製造におけるステップを示す。図５は、Ｓｉ基板の断面図を示す。図６に示されるように、標準フォトリソグラフィ技術はＳｉの表面を定めるために用いられる。また、ドライエッチングはトレンチ、ビア、またはピラー構造を形成するために、たとえば約１μｍの深さまでＳｉ基板をエッチングするために用いられる。適切な洗浄をした後、シリコンゲルマニウムまたはＧｅ量子ドットはフィーチャ上に堆積される。側壁間のギャップ６００は１００ｎｍほどに小さくでき、壁の厚さ６０２もそれと同じ大きさの範囲内にできる。

格子が不整合であるために、ストランスキー−クラスタノフを用いて予測されるように、Ｇｅまたはシリコンゲルマニウムドットは水平（フィーチャの表面）の領域上に加えて、垂直の側壁上に形成される（図７参照）。

量子ドットの場所と大きさの分布をさらに制御するために、Ｓｉ基板の表面、フィーチャの表面、および側壁を、水平表面上と垂直壁上との両方にある段差の数を増やすために、完全結晶方位からの角度に方向付けられ得る。たとえば、Ｓｉ基板の表面は、（１００）方向に対してミスカットされ得る。原子核を形成するためのエネルギー障壁を減少させるためには、ミスカット角度の段差場所と段差断面で原子核の形成を始めるのが好ましい（図８参照）。

図９は、トレンチ構造の１つの壁を示す。Ｓｉが（１００）軸からそれた角度で切断される場合、表面の段差数はミスカット角度数が増えるにつれて増える。

図１０は、Ｇｅ（シリコンゲルマニウム）ドットの堆積後の図９の壁を示す。Ｇｅまたはシリコンゲルマニウムドットが堆積される間、これら段差は優先的に核生成場所の役目を果たす。堆積状況の適切な制御ができると、量子ドットの堆積場所を、核生成のフリーエネルギーが最も低い段差断面にさらに限定することができる。したがって、量子ドットの場所と分布を制御することが可能である。

図１１は、ミスカット角度と段差間の間隔との関係を例示的に示す。

図１２は、ＩＲ光検出器のための３Ｄ量子ドット光路を選択的に形成する本発明の方法を示すフローチャートである。この方法は、明確にするために番号付けされた連続するステップとして示されているが、明示的でない限りその順番は番号付けから推定されない。これらステップのうちいずれかのものは、省略されたり、並行して行われたり、または明確な列順を維持する要求をされずに行われたりし得る。この方法は、ステップ１２００から始まる。

ステップ１２０２は表面を有する単結晶Ｓｉ基板を形成する。ステップ１２０４はその基板内にビア、トレンチ、またはピラーのようなＳｉフィーチャを形成する。Ｓｉフィーチャは０．３マイクロメートルから５マイクロメートルの範囲内の高さ（側壁）を有し得る。ステップ１２０６は、Ｓｉフィーチャの上に重なるＧｅを含む第１の材料のドットを形成する。ある局面では、ステップ１２０６は３ｎｍから１００ｎｍの範囲内にある直径を有するドットを形成する。ステップ１２０８は、第１の材料のドットを含む光路を形成する。

ステップ１２０６においてＧｅを含む第１の材料のドットを形成する際、第１の材料はＧｅまたはシリコンゲルマニウムであり得る。言い換えれば、第１の材料は、Ｇｅ濃度が５％から１００％の範囲内であるシリコンゲルマニウムである。ある局面では、ステップ１２０６は第１の材料のエピタキシャル成長を含む。

この方法のある局面では、基板内にＳｉフィーチャを形成すること（ステップ１２０４）は、欠陥部位を有する基板内にＳｉフィーチャを形成することを含む。この方法は自然発生や無作為の欠陥部位を基にし得る。つまり、ステップ１２０４はサブステップを含む。ステップ１２０４ａはミスカット角度を有する基板内にある平面に沿ってＳｉフィーチャを形成する。ミスカット角度を有する基板内にある平面に沿ってＳｉフィーチャを形成すること（ステップ１２０４ａ）は、基板の表面にほぼ平行な方向におよび／または基板の表面にほぼ法線方向に平面を形成することを含む。他の局面では、ステップ１２０４ａは０．１度から５度の範囲内のミスカット角度を有する平面を形成する。

ステップ１２０４ｂは、ミスカット角度に対応してＳｉフィーチャの平面内に段差を形成する。他の局面では、ステップ１２０４ｂは追加的に段差断面を形成する。そして、Ｓｉフィーチャの上に重なる第１の材料のドットを形成すること（ステップ１２０６）は、Ｓｉフィーチャの段差内と段差断面内とにドットを堆積することを含む。ある局面では、ステップ１２０４ｂは１ナノメートルから２５０ナノメートル（ｎｍ）の範囲内にある段差間隔を有する段差を形成する。間隔はＳｉフィーチャの原子記録密度に依存する。

より具体的には、ステップ１２０６はサブステップを含む。ステップ１２０６ａは第１の原子核密度に対応してＳｉフィーチャの段差断面の上に重なるドットを形成する。さらに、ステップ１２０６ｂは、第１の原子核密度よりも高い第２の原子核密度に対応してＳｉフィーチャの段差の上に重なるドットを形成する。ステップ１２０６ｃは、第２の原子核密度よりも高い第３の原子核密度に対応してＳｉフィーチャの側壁とフィーチャの段差の上に重なるドットを形成する。

ある局面では、表面を有する単結晶Ｓｉ基板を形成すること（ステップ１２０２）は、（００１）方向に表面を形成することを含む。そして、平面に沿ってＳｉフィーチャを形成すること（ステップ１２０４）は、（００１）方向、（１００）方向、（０１０）方向、または（１１０）方向のような方向に平面を形成することを含む。つまり、ステップ１２０２が（１１０）方向または（１１１）方向に単結晶Ｓｉ基板の表面を形成する場合、ステップ１２０４はそれぞれ（１１０）方向か（１１１）方向に平行な方向または垂直な方向にある平面に沿ってＳｉフィーチャを形成する。すなわち、ステップ１２０２が（１１０）方向にＳｉ基板を形成する場合、ステップ１２０４は（１１０）方向に平行な方向か垂直な方向のどちらか一方にある平面に沿ってＳｉフィーチャを形成する。同様に、ステップ１２０２が（１１１）方向にＳｉ基板を形成する場合は、ステップ１２０４は（１１１）方向に平行な方向か垂直な方向のどちらか一方にある平面に沿ってＳｉフィーチャを形成する。

他の局面では、ステップ１２０８において第１の材料のドットを含む光路を形成することはサブステップを含む。ステップ１２０８ａは第１の材料のドットの上に重なるＳｉ層を堆積する。ステップ１２０８ｂはそのＳｉ層上に第１の材料のドットを形成する。

３Ｄ量子ドットの光路構造とそれに対応する製造工程が示された。ビア、トレンチ、およびピラーのような簡単なノーマル表面のフィーチャが、本発明を説明するために使用された。しかしながら、本発明はより複雑な表面にも適用され得る。同様に、特定のドットの直径と間隔が説明されたが、本発明はこれらの密度に限定される必要はない。本発明に関する他のバリエーションや実施形態が当業者によって想定される。

量子効率とシリコンゲルマニウム膜内のＧｅの割合との関係を示すグラフである。 本発明のＩＲ光検出器のための３Ｄ量子ドット光路構造の部分断面図である。 図２のＳｉフィーチャの側壁またはＳｉフィーチャの表面の詳細な部分断面図である。 図２の光路構造の他の局面の特徴を示す部分断面図である。 本発明の３Ｄ量子ドットＩＲ光路構造の製造におけるステップを示す。 同じく光路構造の製造におけるステップを示す。 同じく光路構造の製造におけるステップを示す。 同じく光路構造の製造におけるステップを示す。 同じく光路構造の製造におけるステップを示す。 同じく光路構造の製造におけるステップを示す。 ミスカット角度と段差間の間隔との関係を例示的に示すグラフである。 ＩＲ光検出器のための３Ｄ量子ドット光路を選択的に形成する本発明の方法を示すフローチャートである。

符号の説明

２００ 構造
２０２ 基板
２０４ 基板の表面
２０６ Ｓｉフィーチャ
２０６ａ ビアフィーチャ
２０６ｂ トレンチフィーチャ
２０６ｃ ピラーフィーチャ
２０８ ３Ｄ光路
２１０ 量子ドット
２１２ 欠陥部位
２１４ フィーチャの表面
２１６ 側壁
２１８ フィーチャの高さ
３００ 平面
３０２ ミスカット角度
３０４ 段差
３０６ 間隔
３０８ ドット直径

Claims (38)

1. 赤外線（ＩＲ）光検出のための３次元量子ドット光路を選択的に形成する方法であって、
   表面を有する単結晶Ｓｉ基板を形成するステップと、
   該基板内にＳｉフィーチャを形成するステップと、
   該Ｓｉフィーチャの上に重なるゲルマニウム（Ｇｅ）を含む第１の材料のドットを形成するステップと、
   該第１の材料のドットを含む光路を形成するステップと
   を包含する、方法。
2. 前記基板内にＳｉフィーチャを形成するステップは、欠陥部位を有する該基板内にＳｉフィーチャを形成するステップを含む、請求項１に記載の方法。
3. 前記欠陥部位を有する基板内にＳｉフィーチャを形成するステップは、
   ミスカット角度を有する該基板内の平面に沿って該Ｓｉフィーチャを形成するステップと、
   該ミスカット角度に対応して、該Ｓｉフィーチャの平面内に段差を形成するステップと
   を包含する、請求項２に記載の方法。
4. 前記Ｓｉフィーチャの上に重なるＧｅを含む第１の材料のドットを形成するステップは、該Ｓｉフィーチャの段差内にドットを形成するステップを包含する、請求項３に記載の方法。
5. 前記Ｇｅを含む第１の材料のドットを形成するステップは、該第１の材料がＧｅおよびシリコンゲルマニウム（Ｓｉ_１−ｘＧｅ_ｘ：０＜ｘ＜１）を含む群から選択されるステップを包含する、請求項１に記載の方法。
6. 前記ミスカット角度を有する基板内の平面に沿って前記Ｓｉフィーチャを形成するステップは、該基板の表面にほぼ平行および該基板の表面にほぼ法線方向を含む群から選択される方向に平面を形成するステップを包含する、請求項３に記載の方法。
7. 前記Ｓｉフィーチャを形成するステップは、ビア、トレンチ、およびピラーを含む群から選択されるフィーチャを形成するステップを包含する、請求項６に記載の方法。
8. 前記Ｓｉフィーチャを形成するステップは、０．３マイクロメートルから５マイクロメートルの範囲内の高さを有する該Ｓｉフィーチャを形成するステップを包含する、請求項７に記載の方法。
9. 前記Ｇｅを含む第１の材料のドットを形成するステップは、該第１の材料をエピタキシャル成長させるステップを包含する、請求項１に記載の方法。
10. 前記表面を有する単結晶Ｓｉ基板を形成するステップは、（００１）方向に該表面を形成するステップを包含し、
    前記平面に沿ってＳｉフィーチャを形成するステップは、該（００１）方向、（１００）方向、（０１０）方向、および（１１０）方向を含む群から選択される方向に該平面を形成するステップを包含する、請求項３に記載の方法。
11. 前記表面を有する単結晶Ｓｉ基板を形成するステップは、前記（１１０）方向および（１１１）方向を含む群から選択される方向に該表面を形成するステップを包含し、
    前記平面に沿ってＳｉフィーチャを形成するステップは、該（１１０）方向および該（１１１）方向にそれぞれ平行および垂直を含む群から選択される方向に該平面を形成するステップを包含する、請求項３に記載の方法。
12. 前記ミスカット角度を有する基板内の平面に沿って前記Ｓｉフィーチャを形成するステップは、０．１度から５度の範囲内のミスカット角度を有する該平面を形成するステップを包含する、請求項３に記載の方法。
13. 前記ミスカット角度に対応して前記Ｓｉフィーチャの平面内に段差を形成するステップは、１ナノメーターから２５０ナノメーター（ｎｍ）の範囲内の段差間の間隔を有する段差を形成するステップを包含する、請求項３に記載の方法。
14. 前記１ｎｍから２５０ｎｍの範囲内の段差間の間隔を有する段差を形成するステップは、前記Ｓｉ基板の原子記録密度に依存する間隔を有する段差を形成するステップを包含する、請求項１３に記載の方法。
15. 前記Ｇｅを含む第１の材料のドットを形成するステップは、３ｎｍから１００ｎｍの範囲内の直径を有するドットを形成するステップを包含する、請求項１に記載の方法。
16. 前記第１の材料のドットを含む光路を形成するステップは、
    該第１の材料のドットの上に重なるＳｉ層を堆積するステップと、
    該Ｓｉ層上に該第１の材料のドットを形成するステップと
    を包含する、請求項３に記載の方法。
17. 前記Ｇｅを含む第１の材料のドットを形成するステップは、５％から１００％の範囲内のＧｅ濃度を有するシリコンゲルマニウムのドットを形成するステップを包含する、請求項３に記載の方法。
18. 前記ミスカット角度に対応して前記Ｓｉフィーチャの平面内に段差を形成するステップは、段差断面を形成するステップと、
    該Ｓｉフィーチャの上に重なるＧｅを含む第１の材料のドットを形成するステップは、該Ｓｉフィーチャの段差断面内にドットを形成するステップを包含する、請求項３に記載の方法。
19. 前記Ｓｉフィーチャの上に重なるＧｅを含む第１の材料のドットを形成するステップは、第１の原子核密度に対応して該Ｓｉフィーチャの段差断面の上に重なるドットを形成するステップを包含する、請求項１８に記載の方法。
20. 前記Ｓｉフィーチャの上に重なるＧｅを含む第１の材料のドットを形成するステップは、前記第１の原子核密度より高い第２の自由原子核密度に対応して、該Ｓｉフィーチャの段差の上に重なるドットを形成するステップを包含する、請求項１９に記載の方法。
21. 前記Ｓｉフィーチャの上に重なるＧｅを含む第１の材料のドットを形成するステップは、前記第２の原子核密度より高い第３の原子核密度に対応して、該Ｓｉフィーチャの側壁および該フィーチャの段差の上に重なるドットを形成するステップを包含する、請求項２０に記載の方法。
22. 赤外線（ＩＲ）光検出のための３次元（３Ｄ）量子ドット光路構造であって、
    表面を有する単結晶Ｓｉ基板と、
    該Ｓｉ基板の表面内に形成されたＳｉフィーチャと、
    該Ｓｉフィーチャ上に形成されたゲルマニウム（Ｇｅ）を含む第１の材料のドットを有する３Ｄ光路と
    を備える、３Ｄ量子ドット光路構造。
23. 前記Ｓｉフィーチャは欠陥部位を含む、請求項２２に記載の構造。
24. 前記Ｓｉフィーチャはミスカット角度を有する前記基板内の平面に沿って形成され、かつ該ミスカット角度に対応して該Ｓｉフィーチャの平面内に段差を含む、請求項２３に記載の構造。
25. 前記光路の第１の材料のドットは、前記Ｓｉフィーチャの段差内に形成される、請求項２４に記載の構造。
26. 前記光路の第１の材料のドットは、Ｇｅおよびシリコンゲルマニウムを含む群から選択される該第１の材料を含む、請求項２２に記載の構造。
27. 前記Ｓｉフィーチャは、前記基板の表面にほぼ平行および該基板の表面にほぼ法線方向を含む群から選択される方向に平面に沿って形成される、請求項２４に記載の構造。
28. 前記Ｓｉフィーチャはビア、トレンチ、およびピラーを含む群から選択されるフィーチャである、請求項２７に記載の構造。
29. 前記Ｓｉフィーチャは、０．３マイクロメートルから５マイクロメートルの範囲内の高さを有する、請求項２８に記載の構造。
30. 前記単結晶Ｓｉ基板の表面は、前記（００１）方向に形成されて、
    前記Ｓｉフィーチャは、前記（００１）方向、前記（１００）方向、前記（０１０）方向、および前記（１１０）方向を含む群から選択される方向に平面に沿って形成される、請求項２４に記載の構造。
31. 前記単結晶Ｓｉ基板の表面は、前記（１１０）方向および前記（１１１）方向を含む群から選択される方向に形成され、
    前記Ｓｉフィーチャは、該（１１０）方向および該（１１１）方向にそれぞれ平行および垂直を含む群から選択される方向に平面に沿って形成される、請求項２４に記載の構造。
32. 前記Ｓｉフィーチャは、０．１度から５度の範囲内のミスカット角度を有する前記基板内の平面に沿って形成される、請求項２４に記載の構造。
33. 前記Ｓｉフィーチャは、１ナノメーターから２５０ナノメーター（ｎｍ）の範囲内にある段差間の間隔を有する、請求項２４に記載の構造。
34. 前記単結晶Ｓｉ基板は、原子記録密度を有し、
    前記Ｓｉフィーチャの段差間の間隔は、該Ｓｉ基板の該原子記録密度に依存する、請求項３３に記載の構造。
35. 前記光路の第１の材料のドットは、３ｎｍから１００ｎｍの範囲内の直径を有する、請求項２２に記載の構造。
36. 前記光路は、
    前記Ｓｉフィーチャ上に形成された前記第１の材料のドットの上に重なるＳｉ層と、
    該Ｓｉ層上に形成された該第１の材料のドットと
    をさらに含む、請求項２２に記載の構造。
37. 前記光路の第１の材料のドットは５％から１００％の範囲内のＧｅ濃度を有するシリコンゲルマニウムの該第１の材料を含む、請求項２６に記載の構造。
38. 前記Ｓｉフィーチャは、該Ｓｉフィーチャの平面内に、前記ミスカット角度に対応した段差断面を含み、
    前記光路の第１の材料のドットは、該Ｓｉフィーチャの段差断面内に形成される、請求項２４に記載の構造。

Images