JP2005252222A - Semiconductor light-emitting device, lighting module, lighting device, display device, and method of manufacturing semiconductor light-emitting device - Google Patents

Semiconductor light-emitting device, lighting module, lighting device, display device, and method of manufacturing semiconductor light-emitting device Download PDF

Info

Publication number
JP2005252222A
JP2005252222A JP2004238614A JP2004238614A JP2005252222A JP 2005252222 A JP2005252222 A JP 2005252222A JP 2004238614 A JP2004238614 A JP 2004238614A JP 2004238614 A JP2004238614 A JP 2004238614A JP 2005252222 A JP2005252222 A JP 2005252222A
Authority
JP
Japan
Prior art keywords
film
multilayer film
substrate
semiconductor
semiconductor multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004238614A
Other languages
Japanese (ja)
Inventor
Hideo Nagai
秀男 永井
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004026851 priority Critical
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2004238614A priority patent/JP2005252222A/en
Publication of JP2005252222A publication Critical patent/JP2005252222A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting device which can improve the yields of finished products without upsizing. <P>SOLUTION: The semiconductor light-emitting device has a semiconductor multilayer film 6 which includes a light-emitting layer 12 and a high-resistance Si substrate 4 which has a principal plane larger than that of the semiconductor multilayer film 6. The semiconductor multilayer film 6 is disposed at the midpoint of one of the principal planes of the high-resistance Si substrate 4. A phosphor film 8 is supported by the high-resistance Si substrate 4 and formed so as to cover the side of the semiconductor multilayer film 6 and a principal plane opposite from the high-resistance Si substrate 4. The semiconductor multilayer film 6 is formed by crystal growth on a separately prepared sapphire substrate and transferred to the high-resistance Si substrate 4. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、発光ダイオード(以下、「LED(Light Emitting Diode)」と言う。)チップ等の半導体発光装置、当該半導体発光装置を用いた照明モジュール、照明装置、および表示素子、並びに半導体発光装置の製造方法に関し、特に、蛍光体によって所望色の光を得る半導体発光装置等に関する。 The present invention is a light emitting diode (hereinafter, referred to as "LED (Light Emitting Diode)".) The semiconductor light emitting device such as a chip, lighting module using the semiconductor light-emitting device, a lighting device, and a display device, and the semiconductor light emitting device It relates to a manufacturing method and, more particularly, to a semiconductor light-emitting device or the like to obtain a desired color of light by the phosphor.

LEDは白熱電球やハロゲン電球に比べて高効率・長寿命であり、特に、近年、白色LEDの高輝度化が進むにつれ、当該白色LEDを照明用途に用いる研究が活発になされている。 LED is a high efficiency and long life than incandescent bulbs and halogen bulbs, especially in recent years, as the high brightness of the white LED progresses, studies using the white LED lighting applications are being actively carried out. 現在、白色LEDの主流は、青色光を発するLEDベアチップと当該青色光で励起されて黄色光を発する蛍光体とを組み合わせ、青色光と黄色光との混色によって白色光を得るものである。 Currently, the mainstream of the white LED, a combination of a phosphor that emits yellow light by being excited by the LED bare chip and the blue light to emit blue light, thereby obtaining a white light by mixing the blue light and yellow light.

このような白色LEDは、大きくは、LEDベアチップを得るウエハ・プロセスと当該LEDベアチップをパッケージして白色LEDに完成するアセンブリ・プロセスを経て製造される。 Such white LED, large, the wafer process and the LED bare chips to obtain a LED bare chip and package manufactured through the assembly process to be completed in a white LED.
ウエハ・プロセスを経て製造されるLEDベアチップは、サファイア基板等の透光性基板上に発光層を含む半導体多層膜が結晶成長によって形成され、当該半導体多層膜の前記サファイア基板に面するのとは反対側に正(アノード)と負(カソード)の両電極が設けられてなる構造を有するものが一般的である。 LED bare chips is produced through a wafer process, a semiconductor multilayer film including an emission layer is formed by crystal growth on a transparent substrate such as a sapphire substrate, as facing the sapphire substrate of the semiconductor multilayer film those having a structure in which both electrodes are provided in the opposite side positive (anode) and negative (cathode) is generally used.

LEDベアチップは、そのままでは使用できないので、アセンブリ・プロセスにおいて、リードフレームやプリント配線板等に実装する。 LED bare chip itself would not be used in the assembly process, mounted on a lead frame or a printed wiring board or the like. 実装されたLEDベアチップの上から、蛍光物質を混入した樹脂を滴下して固め、蛍光体膜を形成する。 From the top of the implemented LED bare chips, hardened by dropping the mixed resin fluorescent substance, to form a phosphor film. さらに、蛍光体膜の周囲を樹脂でモールドする等の工程を経て白色LEDが完成する。 Further, the white LED is completed around the phosphor film through processes such as resin molding. 完成後の白色LEDは、電気的・光学的特性の検査の後、出荷される。 White LED after completion, after inspection of the electrical and optical properties, are shipped.

しかし、上記のようにして製造する白色LEDは、光学的特性に関する不良率が高くなるといった問題を有している。 However, the white LED be produced as described above has a problem that failure rate about the optical properties becomes high. すなわち、上記白色LEDでは、LEDベアチップ上に蛍光物資を混入した樹脂を滴下して固化するといった方法で蛍光体膜を形成しているので、当該蛍光体膜の厚みにばらつきが生じやすい。 That is, in the white LED, since the forming a phosphor film in such a way solidified dropwise mixed resin fluorescent materials on the LED bare chips, variation is likely to occur in the thickness of the phosphor film. そして、上記白色LEDでは、青色光と黄色光の光量バランスによって色温度が決定されるところ、蛍光体膜が厚くなると青色光が減り、黄色光が増えて色温度が低めの白色光となり、この逆に、蛍光体膜が薄いと色温度が高めの白色光となって、所望の色温度が得られないからである。 Then, in the white LED, where the color temperature by the light amount balance between the blue light and yellow light is determined, it reduces blue light when the phosphor film becomes thick, the color temperature is increasing yellow light becomes lower white light, this Conversely, a phosphor film is thin color temperature white light higher, because the desired color temperature can not be obtained. また、蛍光体膜の厚みが許容限度を超えて不均一になってしまうと、問題となる色むらが発生してしまうからである。 Also, because the thickness of the phosphor film when exceeding the allowable limit becomes uneven, irregular color in question occurs.

このような不良の発生した白色LEDは、上記した光学的特性の検査ではねられることとなり、完成品(白色LED)の歩留まりの低下を招いていた。 Such white LED that defective becomes a possible hit by the inspection of the optical properties as described above, resulting in decrease in the yield of finished product (white LED).
以上のような状況の下、完成品の歩留まりを向上するため、アセンブリ・プロセスの前に色むら等の検査を行いたいという要請があった。 Under the circumstances as described above, in order to improve the yield of the finished product, there is a request that want to do the inspection, such as color unevenness in front of the assembly process. これに応えるべく開発されたものとして、特許文献1に記載されたLEDチップが知られている。 As being developed to meet this demand, it is known LED chip described in Patent Document 1.

特許文献1に記載のLEDチップは、LEDベアチップよりも一回り大きな主面積を有する基板(サブマウント基板)上にLEDベアチップを、半導体多層膜を下に向けて(すなわち、サファイア基板を上に向けて)搭載し、前記サブマウント基板を受け皿として前記LEDベアチップの周囲に蛍光体膜を形成してなるものである。 LED chip described in Patent Document 1, the LED bare chips on a substrate (sub-mount substrate) having a large main area slightly larger than the LED bare chips, the semiconductor multilayer film facing down (i.e., toward the sapphire substrate on Te) mounted, around the LED bare chips to the submount substrate as a pan is made by forming a phosphor film. これによれば、アセンブリ・プロセスにおいてリードフレームやプリント配線板に実装する前に、色むら等の検査が可能となることから、完成品の歩留まりが向上することとなる。 According to this, before mounting on a lead frame or a printed wiring board in an assembly process, since the inspection such as color unevenness is possible, and thus to improve the yield of the finished product.
特開2001−15817号公報(特許第3399440号) JP 2001-15817 JP (Japanese Patent No. 3399440)

しかしながら、特許文献1に記載のLEDチップでは、サブマウント基板といった追加部品を備えることとなるので、チップ全体の厚み(高さ)が当該サブマウント基板の分増大し、チップの大型化を招来してしまう。 However, in the LED chip described in Patent Document 1, since the include additional components such as sub-mount substrate, the entire chip thickness (height) is increased amount of the sub-mount substrate, and lead to a chip size of and will.
本発明は、上記の課題に鑑み、大型化を招くことなく、完成品の歩留まりを向上することが可能な半導体発光装置およびその製造方法、並びに当該半導体発光装置を用いた照明モジュール、照明装置、および表示素子を提供することを目的とする。 In view of the above problems, without increasing the size of the semiconductor light emitting device and a manufacturing method thereof capable of improving the yield of finished products, as well as lighting module using the semiconductor light-emitting device, an illumination device, Another object of the invention is to provide a display device.

上記の目的を達成するため、本発明に係る半導体発光装置は、実装に供される半導体発光装置であって、発光層を含む半導体多層膜と、前記半導体多層膜の主面よりも一回り大きな面積の主面を有するベース基板とを有し、前記半導体多層膜は前記ベース基板における一方の主面の中ほどに配されており、蛍光体膜が、前記ベース基板で受けるような形で、前記半導体多層膜の側面およびベース基板とは反対側の主面を覆うように形成されていることを特徴とする。 To achieve the above object, a semiconductor light-emitting device according to the present invention is a semiconductor light-emitting device to be subjected to mounting, the semiconductor multilayer film including a light emitting layer, larger slightly than the main surface of the semiconductor multilayer film and a base substrate having a main surface area, the semiconductor multilayer film is disposed in the middle of the one main surface of the base substrate, the phosphor film, in such a way received by the base substrate, wherein the side surface and the base substrate of the semiconductor multilayer film is characterized in that it is formed so as to cover the main surface on the opposite side.

また、前記半導体多層膜は、前記ベース基板とは異なる単結晶基板上で結晶成長により形成されたものが、当該ベース基板に転写されたものであることを特徴とする。 Further, the semiconductor multilayer film, which is said base substrate is formed by crystal growth on different single crystal substrate, characterized in that it is one that is transferred to the base substrate.
さらに、前記半導体多層膜と前記ベース基板との間に金属反射膜が形成されていることを特徴とする。 Further characterized in that the metal reflection film is formed between the base substrate and the semiconductor multilayer film.
また、前記半導体多層膜は、前記ベース基板側から、少なくともp型半導体層、発光層、n型半導体層がこの順に積層されてなることを特徴とする。 Further, the semiconductor multilayer film, from the base substrate side, at least a p-type semiconductor layer, light emitting layer, n-type semiconductor layer is characterized in that which are laminated in this order.

また、前記n型半導体層の前記発光層とは反対側となる主面に、光取り出し効率を改善するための凹凸構造が形成されていることを特徴とする。 Further, the light emitting layer of the n-type semiconductor layer on the principal surface on the opposite side, wherein the concave-convex structure to improve the light extraction efficiency is formed.
また、前記半導体多層膜は、略円形または略N角形(Nは5以上の整数)をした横断面を有する柱状部に形成されていることを特徴とする。 Further, the semiconductor multilayer film has a substantially circular or substantially N polygon (N is an integer of 5 or more), characterized in that it is formed in the columnar portion having a cross section in which the. この場合に、前記ベース基板を方形の基板としてもよい。 In this case, the base substrate may be a substrate of a square.

また、前記蛍光体膜は、前記半導体多層膜の前記ベース基板とは反対側の主面を覆う部分の厚みと前記側面を覆う部分の厚みとがほぼ等しいことを特徴とする。 Further, the phosphor film, wherein the said base substrate of the semiconductor multilayer film and the thickness of the portion covering the side surface and the thickness of the portion covering the main surface on the opposite side, characterized in that approximately equal.
上記の目的を達成するため、本発明に係る照明モジュールは、実装基板を有し、上記の半導体発光装置が前記実装基板に実装されていることを特徴とする。 To achieve the above object, the lighting module according to the present invention has a mounting board, characterized in that the semiconductor light emitting device is mounted on the mounting substrate.
上記の目的を達成するため、本発明に係る照明装置は、光源として、前記照明モジュールを備えたことを特徴とする。 To achieve the above object, the lighting apparatus according to the present invention, as a light source, characterized by comprising the lighting module.

上記の目的を達成するため、本発明に係る表示装置は、光源として、上記した半導体発光装置を備えたことを特徴とする。 To achieve the above object, a display device according to the present invention, as a light source, characterized by comprising a semiconductor light-emitting device described above.
上記の目的を達成するため、本発明に係る半導体発光装置の製造方法は、単結晶基板の一方の主表面上に発光層を含む半導体多層膜を、結晶成長によって形成する半導体多層膜形成工程と、前記半導体多層膜の最外層に第1の金属膜を形成する第1金属膜形成工程と、 To achieve the above object, a method of manufacturing a semiconductor light-emitting device according to the present invention, a semiconductor multilayer film including an emission layer on one main surface of the single crystal substrate, a semiconductor multilayer film formation step of forming by crystal growth a first metal layer forming step of forming a first metal film on the outermost layer of the semiconductor multilayer film,
ベース基板上に第2の金属膜を形成する第2金属膜形成工程と、前記単結晶基板と前記ベース基板とを、前記第1の金属膜と前記第2の金属膜とを接合することにより貼り合わせる貼合せ工程と、前記半導体多層膜から前記単結晶基板を分離する基板分離工程と、前記貼り合わせ工程の前、または、前記基板分離工程の後に、前記半導体多層膜を前記半導体発光装置単位に分割する多層膜分割工程と、前記基板分離工程の後に、半導体発光装置単位に分割された各半導体多層膜部分の周囲に蛍光体膜を形成する蛍光体膜形成工程と、前記半導体発光装置単位で前記ベース基板をダイシングするダイシング工程とを含むことを特徴とする。 And the second metal film forming step of forming a second metal film on the base substrate, wherein the single crystal substrate wherein the base substrate, by bonding the second metal film and the first metal film a combined step lamination bonding a substrate separation process of separating the single crystal substrate from the semiconductor multilayer film, prior to the bonding step, or after the substrate separation step, the semiconductor multilayer film using the semiconductor light-emitting device units a multilayer film dividing step of dividing the, after the substrate separation step, and a phosphor film forming a phosphor film around each semiconductor multilayer parts divided in a semiconductor light-emitting device units, the semiconductor light-emitting device units in it characterized in that it comprises a dicing step of dicing the base substrate.

本発明に係る半導体発光装置によれば、発光層を含む半導体多層膜の主面よりも一回り大きな面積を有するベース基板における一方の主面の中ほどに、前記半導体多層膜が配されていて、前記ベース基板で受けるような形で、前記半導体多層膜の側面およびベース基板とは反対側の主面を覆うように蛍光体膜が形成されているので、この状態で、色むら等の光学的特性の検査を行うことが可能となる。 According to the semiconductor light-emitting device according to the present invention, in the middle of the one main surface of the base substrate having a large area slightly larger than the main surface of the semiconductor multilayer film including a light emitting layer, the semiconductor multilayer film have been arranged , in such a way as received by the base substrate, wherein since the side surface and the base substrate of the semiconductor multilayer film phosphor film so as to cover the main surface on the opposite side is formed, in this state, optical such as color unevenness it is possible to inspect the property. すなわち、リードフレームやプリント配線板への実装前の検査が可能となって、完成品の歩留まりの向上を図ることができる。 In other words, making it possible to implement inspection prior to the lead frame or a printed wiring board, it is possible to improve the yield of the finished products. しかも従来のようにサブマウント基板などの追加部品による大型化を招来することもない。 Moreover nor does it lead to increase in size due to additional components, such as the sub-mount substrate as in the prior art.

また、本発明に係る照明モジュールや照明装置によれば、上記した半導体発光装置を有しているので、当該完成品に係る照明モジュールや照明装置の歩留まりが向上し、もってコストダウンを図ることができる。 Further, according to the lighting module and lighting device according to the present invention, since it has a semiconductor light emitting device described above, to improve the yield of the lighting module and a lighting device according to the finished product, reducing the cost with it can.
また、本発明に係る半導体発光装置の製造方法によれば、上記した効果を奏する半導体発光装置の製造が可能となる。 According to the manufacturing method of the semiconductor light emitting device according to the present invention, it is possible to manufacture a semiconductor light-emitting device achieving the above effects.

以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(実施の形態1) (Embodiment 1)
図1(a)は、半導体発光装置である白色LEDチップ2(以下、単に「LEDチップ2」という。)の平面図であり、図1(b)は、図1(a)におけるA・A線断面図であり、図1(c)は、LEDチップ2の下面図である。 1 (a) is a white LED chip 2 (hereinafter, simply "LED chip 2" hereinafter.) Is a semiconductor light-emitting device is a plan view of FIG. 1 (b), A · A in FIGS. 1 (a) a line cross-sectional view, FIG. 1 (c) is a bottom view of the LED chip 2. なお、図1(a)は、後述する蛍光体膜8(図1(b)参照)を除いた状態を表している。 Incidentally, FIG. 1 (a) shows a state excluding the phosphor film 8 to be described later (see Figure 1 (b)). また、図1を含む全ての図において、各構成要素間の縮尺は統一していない。 Also, in all figures including FIG. 1, the scale between the components are not unified.

図1に示すように、LEDチップ2は、ベース基板となる高抵抗Si基板4(以下、単に「Si基板4」という。)上に、半導体多層膜6と蛍光体膜8が設けられた構成をしている。 As shown in FIG. 1, LED chips 2, the high-resistance Si substrate 4 serving as a base substrate (hereinafter simply referred to as "Si substrate 4".) On the structure of the semiconductor multilayer film 6 and a phosphor film 8 is provided It has a. Si基板4は、半導体多層膜6の主面よりも一回り大きな面積の主面を有しており、半導体多層膜6は、Si基板4における一方の主面の中ほどに配されている。 Si substrate 4 has a main surface having a large area slightly larger than the main surface of the semiconductor multilayer film 6, the semiconductor multilayer film 6 is arranged in the middle of the one main surface of the Si substrate 4.
半導体多層膜6は、Si基板4側から順に、導電型層であるp−AlGaN層10(厚さ200nm)、InGaN/AlGaN多重量子井戸発光層12(厚さ40nm)、導電型層であるn−AlGaN層14(厚さ2μm)から成り、ダイオード構造を構成している。 Semiconductor multilayer film 6 is composed of, in order from the Si substrate 4, p-AlGaN layer 10 (thickness: 200 nm) which is a conductive type layer, InGaN / AlGaN multiple quantum well light emitting layer 12 (thickness 40 nm), a conductive layer n -AlGaN layer consists 14 (thickness 2 [mu] m), it constitutes a diode structure.

チップサイズは500μm角、厚さ300μm(Si基板4厚100μm、蛍光体膜8厚200μm(Si基板4上面からの高さ))である。 Chip size 500μm square, a thickness of 300 [mu] m (Si substrate 4 thickness 100 [mu] m, the phosphor film 8 thickness 200 [mu] m (height from the Si substrate 4 top)). また、半導体多層膜6の厚みは上記の通りであり、その主面のサイズは、420μm角である。 The thickness of the semiconductor multilayer film 6 are as described above, the size of the main surface is 420μm square.
p−AlGaN層10の下面(発光層12と反対側の主面)には、その全面にRh/Pt/Auからなる高反射率電極16が形成されている。 On the lower surface of the p-AlGaN layer 10 (main surface on the opposite side to the light-emitting layer 12), a high reflectance electrode 16 is formed consisting of Rh / Pt / Au on the entire surface thereof. なお、半導体多層膜6と高反射率電極16とは、後述するように、別途サファイア基板42(図2参照)上に半導体プロセスによって形成した後、Si基板4に転写したものである。 The semiconductor multilayer film 6 and the high reflectance electrode 16, as described later, after the formation by a semiconductor process on a sapphire substrate 42 separately (see FIG. 2), is obtained by transferring the Si substrate 4.

Si基板4の上面の少なくとも前記高反射率電極16に対応する領域には、導電部材である導電膜18が形成されている。 In a region corresponding to at least the high reflectance electrode 16 of the upper surface of the Si substrate 4, the conductive film 18 is formed is a conductive member. 導電膜18は、Ti/Pt/Auからなり、前記高反射率電極16と、Au/Snといった導電材料からなる接合層20を介して接合されている。 The conductive film 18 is made of Ti / Pt / Au, and the high reflectance electrode 16, through the bonding layer 20 made of a conductive material such as Au / Sn are joined.
半導体多層膜6において光取出し面となる前記n−AlGaN層14上面(発光層12と反対側の主面)には、光取出し効率を改善するために、凹凸構造22が形成されている。 The n-AlGaN layer 14 the top surface of the semiconductor multilayer film 6 as the light extraction surface (main surface on the opposite side to the light-emitting layer 12) in order to improve the light extraction efficiency, the uneven structure 22 is formed. 当該凹凸構造22は、後述するように、n−AlGaN層14上面に一様な厚みで形成したタンタルオキサイド(Ta 25 )膜24の一部を選択的にエッチングによって除去することによって形成されたものである。 The uneven structure 22 is formed by removing, as described below, by selectively etching a portion of the n-AlGaN layer 14 of tantalum oxide formed at a uniform thickness on the upper surface (Ta 2 O 5) film 24 those were. また、n−AlGaN層14上面の一部領域には、Ti/Pt/AuからなるL字状をした電極26が形成されている。 Also, a partial region of the n-AlGaN layer 14 the top surface is the electrode 26 in which the L-shape made of Ti / Pt / Au is formed.

半導体多層膜6の側面の全面と上面の一部(上面を外周に沿って縁取るような形)には、窒化シリコンからなる絶縁膜28が形成されている。 A semiconductor multilayer film 6 over the entire surface and a part of the upper surface side of (shaped like edged along the outer periphery of the upper surface), an insulating film 28 made of silicon nitride is formed.
Si基板4の下面(半導体多層膜6の形成側とは反対の面)には、Ti/Auからなるアノード給電端子30とカソード給電端子32とが形成されている。 The lower surface of the Si substrate 4 (surface opposite to the formation side of the semiconductor multilayer film 6), and an anode power supply terminal 30 and the cathode feeding terminal 32 made of Ti / Au is formed.
前記導電膜18は、前記半導体多層膜6の下面からはみ出した延設部18Aを有している。 The conductive film 18 has a extended portion 18A protruding from the lower surface of the semiconductor multilayer film 6. 導電膜18は、当該延設部18Aにおいて、Si基板4に開設されたスルーホール34を介してアノード給電端子30と電気的に接続されている。 The conductive film 18 is in the extended portion 18A, which is electrically connected to the anode power supply terminal 30 through a through hole 34 which is opened in the Si substrate 4.

一方、L字状をした電極26のコーナー部26Aに、Si基板4にまで至る配線36の一端部が接続されている。 On the other hand, the corner portion 26A of the electrode 26 in which the L-shaped, one end of the wire 36 extending down to the Si substrate 4 is connected. 配線36の電極26側端部部分は、電極26との接続部位からn−AlGaN層14外側主面(光取出し面)の側方に引き出された構成となっており、ここから、半導体多層膜6の側面に沿ってSi基板4に至っている。 Electrode 26 side end portion of the wire 36 has a structure drawn from a connection part between the electrode 26 on the side of the n-AlGaN layer 14 the outer main surface (light extraction surface), from here, the semiconductor multilayer film It has led to the Si substrate 4 along the sixth aspect of. なお、配線36は、Ti/Pt/Au膜からなり、半導体多層膜6とは、前記絶縁膜28によって電気的に絶縁されている。 The wiring 36 is made of Ti / Pt / Au film, a semiconductor multilayer film 6 is electrically insulated by the insulating film 28. 配線36のSi基板4側端部とカソード給電端子32とは、Si基板4に開設されたスルーホール38を介して電気的に接続されている。 A Si substrate 4 side end of the cathode power supply terminals 32 of the wiring 36 is electrically connected through a through hole 38 which is opened in the Si substrate 4. なお、スルーホール34、38は、Si基板4の厚み方向に開設された貫通孔にPtを充填してなるものである。 Incidentally, the through holes 34 and 38 is made by filling the Pt in a through hole opened in the thickness direction of the Si substrate 4.

蛍光体膜8は、Si基板4で受けるような形で、前記半導体多層膜6の側面およびSi基板とは反対側の主面(光取り出し面)を覆うように形成されている。 Phosphor film 8 in the form to receive in the Si substrate 4 is formed so as to cover the opposite side of the main surface (light extraction surface) of the side surface and the Si substrate of the semiconductor multilayer film 6. 蛍光体膜8は、シリコーンなどの透光性樹脂に、青色蛍光体として例えば(Ba、Sr)MgAl 1017 :Eu 2+や(Ba、Sr、Ca、Mg) 10 (PO 46 Cl 2 :Eu 2+などから少なくとも1種類、緑色蛍光体として例えばBaMgAl 1017 :Eu 2+ ,Mn 2+や(Ba、Sr) 2 SiO 4 :Eu 2+などから少なくとも1種類、黄色蛍光体として例えば(Sr、Ba) 2 SiO 4 :Eu 2+を少なくとも1種類、赤色蛍光体として例えばLa 22 S:Eu 3+やCaS:Eu 2+や(Ca、Sr、Ba) 3 Si 58 :Eu 2+などから少なくとも1種類の計4色の蛍光体粉末とSiO 2などの酸化金属微粒子を分散させたものからなる。 Phosphor film 8, the translucent resin such as silicone, for example, as a blue phosphor (Ba, Sr) MgAl 10 O 17: Eu 2+ and (Ba, Sr, Ca, Mg ) 10 (PO 4) 6 Cl 2: at least one from such Eu 2+, a green phosphor, for example, as a BaMgAl 10 O 17: Eu 2+, Mn 2+ and (Ba, Sr) 2 SiO 4 : Eu at least one of such 2+, yellow phosphor and to example (Sr, Ba) 2 SiO 4 : at least one of Eu 2+, a red phosphor as for example La 2 O 2 S: Eu 3+ and CaS: Eu 2+ and (Ca, Sr, Ba) 3 Si 5 N 8: consists of at least one four-color phosphor powder and metal oxide fine particles such as SiO 2, such as from Eu 2+ are dispersed. なお、透光性樹脂にはエポキシ樹脂やポリイミド樹脂を用いても構わない。 Note that the translucent resin may be used epoxy resin or a polyimide resin. 蛍光体膜8は、全体に渡ってほぼ一様な厚みを有している。 Phosphor film 8 has a substantially uniform thickness throughout.

また、半導体多層膜6周囲におけるSi基板4と蛍光体膜8との間には、Alからなる光反射膜40が形成されている。 Between the Si substrate 4 and the fluorescent film 8 in the semiconductor multilayer film 6 surrounding the light reflection film 40 made of Al is formed.
上記の構成からなるLEDチップ2において、アノード給電端子30とカソード給電端子32を介して給電すると、半導体多層膜6の発光層12から波長390nmの近紫外光が発せられる。 In the LED chip 2 having the above structure, when power is supplied via the anode power supply terminals 30 and the cathode power supply terminals 32, near-ultraviolet light having a wavelength of 390nm is emitted from the light-emitting layer 12 of the semiconductor multilayer film 6. 発光層12から発した近紫外光の大半は、n−AlGaN層14側から出射され、蛍光体膜8で吸収される。 Most of the near ultraviolet light emitted from the light-emitting layer 12 is emitted from the n-AlGaN layer 14 side, and is absorbed by the phosphor film 8. 蛍光体膜8で近紫外光は白色光に変換される。 Near-ultraviolet light in the phosphor film 8 is converted into white light.

上記したように、半導体多層膜6の厚みが3μm未満であるのに比べて、蛍光体膜8の厚みは200μmと十分に厚い。 As described above, as compared to the thickness of the semiconductor multilayer film 6 is less than 3 [mu] m, is 200μm sufficiently thick thickness of the phosphor film 8. また、半導体多層膜6の側面外周にも、蛍光体膜8が設けられている。 Further, also the wall part of the semiconductor multilayer film 6, a phosphor film 8 is provided. したがって、当該蛍光体膜8は、半導体多層膜6の周囲にほぼ一様な厚みで形成されていることとなり、これによって、蛍光体膜8の厚みムラに起因する色ムラの少ない白色光を得ることができる。 Therefore, the phosphor film 8 becomes that it is formed in substantially uniform thickness around the semiconductor multilayer film 6, thereby obtaining a white light less color unevenness due to uneven thickness of the phosphor film 8 be able to.

本実施の形態のLEDチップ2は、p側電極として高反射率電極16を採用したことにより半導体多層膜6からの光取り出し効率が大幅に改善される。 LED chip 2 of this embodiment, the light extraction efficiency from the semiconductor multilayer film 6 is greatly improved by adopting the high-reflectance electrode 16 as a p-side electrode. また、光取出し面となる前記n−AlGaN層14上面に設けられた凹凸構造22によっても、半導体多層膜6からの光取り出し効率が向上する。 Also, by the n-AlGaN layer 14 uneven structure 22 provided on the upper surface of the light extraction surface, improves the light extraction efficiency from the semiconductor multilayer film 6. さらに、上記光反射膜40によって、LEDチップ2からの光取り出し効率が改善される。 Furthermore, the light-reflecting film 40, light extraction efficiency from the LED chip 2 is improved.

さらに、LEDチップ2は、半導体多層膜6の光取り出し面側にサファイア基板等が配されていないので、発光層からの光がサファイア基板等を介して当該LEDチップ外へと放出されるタイプのものと比較して、当該半導体多層膜6からの光取出し効率の非常に高いものとなっている。 Further, the LED chip 2, since the sapphire substrate or the like is not provided on the light extraction surface side of the semiconductor multilayer film 6, the type of light from the light emitting layer is emitted to the LED chip out through the sapphire substrate or the like compared to things, it has become a very high light extraction efficiency from the semiconductor multilayer film 6. また、一般に低抵抗化が難しいとされているp−GaN層の略全面にp側電極(高反射率電極16)が配されているため、半導体多層膜6全体に均一に電流を注入することができるので、半導体発光層12全体が均一に発光すると共に、動作電圧を下げることができる。 In general the p-side electrode on substantially the entire surface of the low resistance is difficult and has been and p-GaN layer (high reflectance electrode 16) is disposed, injecting the current uniformly throughout the semiconductor multilayer film 6 since it is, the entire semiconductor light-emitting layer 12 is uniformly emitting, it is possible to lower the operating voltage.

LEDチップ2は、後述するように、実装基板上のパッドに給電端子30、32を直接接合することにより実装される。 LED chip 2, as described later, is implemented by joining the feeding terminal 30 and 32 to pads on the mounting board directly. ここで、LEDチップ2自体が蛍光体膜を有しており、白色光を発することができるので、当該LEDチップ2の実装前に上述した光学的特性検査を実行することが可能なり、当該光学的特性に起因して、実装基板を含む完成品が不良品(規格外)となることを未然に防止することができる。 Here, it has an LED chip 2 itself phosphor film, it is possible to emit white light, it is possible to perform the optical property test described above prior to mounting the LED chip 2, the optical due to the characteristics, that the finished product containing the mounting board is defective (out of the standard) can be prevented. その結果、完成品の歩留まりが向上することとなる。 As a result, it becomes possible to improve the yield of the finished product. また、半導体多層膜を直接に支持するベース基板の他にサブマウント基板を要する上記従来のものと比較して小型化を実現することが可能となる。 Further, it is possible to realize miniaturization as compared with those semiconductor multilayer film directly takes submount substrate to another base substrate supporting the above conventional one.

また、LEDチップ2は、アノード給電端子30、カソード給電端子32が半導体多層膜6の下面側にあり、実装状態で、光取出し側となる上面側には、ボンディングワイヤー等の出射光を遮るものがないので、影のない光を出射することができる。 Furthermore, LED chip 2, an anode power supply terminal 30, a cathode power supply terminal 32 is on the lower surface side of the semiconductor multilayer film 6, in the mounted condition, the upper surface side of the light extraction side, which blocks the light emitted such as a bonding wire since there is no, it is possible to emit no shadow light.
上記の構成からなるLEDチップ2の製造方法について、図2〜図7を参照しながら説明する。 A method for manufacturing the LED chip 2 having the above structure will be described with reference to Figures 2-7. なお、図2〜図7では、LEDチップ2の各構成部分となる素材部分には1000番台の符号を付し、その下2桁にはLEDチップ2の対応する構成部分に付した番号を用いることとする。 In Figures 2-7, the material portion serving as the components of the LED chip 2 are denoted by the 1000 series reference numerals, using a number assigned to the corresponding components of the LED chip 2 to the last two digits it is assumed that.

まず、有機金属化学気相成長法(MOCVD法)を用い、図2に示すように、単結晶基板であるサファイア基板42上にn−AlGaN層1014、InGaN/AlGaN多重量子井戸発光層1012、p−AlGaN層1010の順に結晶成長によって積層する[工程(a)]。 First, metal organic chemical vapor deposition method (MOCVD method), as shown in FIG. 2, n-AlGaN layer 1014 on the sapphire substrate 42 is a single crystal substrate, InGaN / AlGaN multiple quantum well light emitting layer 1012, p laminated by crystal growth in the order of -AlGaN layer 1010 [step (a)]. なお、サファイア基板42は、直径2インチ、厚さ300μmの基板である。 Incidentally, the sapphire substrate 42, 2 inches in diameter, a substrate having a thickness of 300 [mu] m.

次に、成長した半導体多層膜1006の一部をマスキングし、残りの部分をサファイア基板42が表れるまでドライエッチングにより除去する。 Next, masking a portion of the semiconductor multilayer film 1006 grown, it is removed by dry etching the remaining portion to the sapphire substrate 42 appears. このとき残った半導体多層膜がLEDチップ2を構成する個々の半導体多層膜6(図1(b)参照)となる[工程(b)]。 Individual semiconductor multilayer film 6 this time remaining semiconductor multilayer film constituting the LED chip 2 to become (see FIG. 1 (b)) [Step (b)].
続いて、個々の半導体多層膜6(p−AlGaN層10)上面にRh/Pt/Au膜を電子ビーム蒸着法等により形成して、高反射率電極16を作製する[工程(c)]。 Subsequently, a stack of Rh / Pt / Au films are formed by an electron beam evaporation method or the like into individual semiconductor multilayer film 6 (p-AlGaN layer 10) upper surface, to produce a high-reflectance electrode 16 [step (c)].

上記工程(a)〜工程(c)と並行して、図3に示す工程(d)および工程(e)を進める。 In parallel with the step (a) ~ step (c), and advances the process shown in FIG. 3 (d) and step (e).
高抵抗Si基板1004に対し、その厚み方向に、ドライエッチングによって穴44、46を穿設し、当該穴44、46に、無電解メッキによってPtを充填して、スルーホール34、38を形成する[工程(d)]。 To a high-resistance Si substrate 1004, in the thickness direction, drilled holes 44, 46 by dry etching, to the holes 44 and 46, filled with Pt by electroless plating to form through holes 34 and 38 [step (d)].

次に、Si基板1004上面の所定範囲にTi/Pt/Au膜を形成して導電膜18を作製し、さらに導電膜18の所定範囲に重ねてAu/Sn膜を形成して接合層20を作製する[工程(e)]。 Next, to form a Ti / Pt / Au film to form a conductive film 18 to a predetermined range of the Si substrate 1004 a top surface, a further bonding layer 20 to form a Au / Sn film superimposed on a predetermined range of the conductive film 18 making [step (e)].
続いて、サファイア基板42上の高反射率電極16とSi基板1004上の対応する接合層20とが重なるように、当該サファイア基板42とSi基板1004とを重ねて、押圧しながら、接合層20が300℃程度になるように加熱する[工程(f)]。 Subsequently, as the bonding layer 20 overlaps a corresponding on a high reflectance electrode 16 and the Si substrate 1004 on the sapphire substrate 42, overlapping and the sapphire substrate 42 and the Si substrate 1004, while pressing, bonding layer 20 There is heated to be approximately 300 ° C. [step (f)]. これによって、高反射率電極16と接合層20とが共晶接合される。 Thus, a high reflectance electrode 16 and the bonding layer 20 is eutectic bonding.

高反射率電極16と接合層20との接合に続いて、半導体多層膜6からサファイア基板42を分離する工程に入る[工程(g)]。 Following bonding of the high-reflectance electrode 16 and the bonding layer 20, a semiconductor multilayer film 6 enters the step of separating the sapphire substrate 42 [step (g)]. サファイア基板42側から、波長355nmのYAGレーザ第3高調波ビームLBを、サファイア基板42全面を走査するように照射する。 From the sapphire substrate 42 side, the YAG laser third harmonic beam LB having a wavelength of 355 nm, is irradiated to scan the sapphire substrate 42 entirely. 照射されたレーザビームはサファイア基板42では吸収されず、サファイア基板42とn−AlGaN層14との界面のみで吸収されるので、局所的な発熱により界面付近におけるAlGaNの結合が分解する。 Irradiated laser beam is not absorbed in the sapphire substrate 42 is absorbed only at the interface between the sapphire substrate 42 and the n-AlGaN layer 14, degrade the binding of AlGaN around the interface by local heating. これによりサファイア基板42が半導体多層膜6と結晶構造的に分離する[工程(g)]。 Thus the sapphire substrate 42 is a semiconductor multilayer film 6 and the crystal structure to separate [Step (g)]. この時、サファイア基板42と半導体多層膜6は、結晶構造的には分離したものの、金属Gaを含む層(熱分解層)を介して付着した状態にあるので、塩酸などに浸けることで界面部分を溶解し、完全に分離することができる[工程(h)]。 Since at this time, the sapphire substrate 42 and the semiconductor multilayer film 6, the crystallographically although separate, is in a state adhered via a layer (pyrolytic layer) containing metal Ga, interface portion by dipping the like hydrochloric was dissolved, it can be completely separated [step (h)]. なお、YAGレーザ第3高調波以外に、波長248nmのKrFエキシマレーザや波長365nmの水銀灯輝線を用いることができる。 In addition to the YAG laser third harmonic, it is possible to use a KrF mercury lamp bright line of excimer laser or a wavelength 365nm wavelength 248 nm.

上記のようにして、サファイア基板42を分離し、当該サファイア基板42からSi基板1004に半導体多層膜6等を転写することにより、n−AlGaN層14とサファイア基板42との間の格子定数の違いに起因して半導体多層膜6に生じていた内部応力が解消される。 As described above, to separate the sapphire substrate 42, the difference in lattice constant between the said sapphire substrate 42 by transferring the semiconductor multilayer film 6 such as Si substrate 1004, the n-AlGaN layer 14 and the sapphire substrate 42 internal stress that occurs in the semiconductor multilayer film 6 due to is eliminated. これによって、歪の少ない半導体多層膜6を得ることができる。 Thereby, it is possible to obtain a semiconductor multilayer film 6 less distortion. また、LEDチップにおいて半導体多層膜を支持する基板(ベース基板)の選択の自由度が高まり、例えば、結晶成長に用いるものよりも高放熱性(高熱伝導率性)の基板をベース基板として採用することが可能となる。 Moreover, increasing the degree of freedom of choice of the substrate (base substrate) for supporting the semiconductor multilayer film in the LED chip, for example, employing a substrate of high heat radiation than those used in the crystal growth (high thermal conductivity properties) as the base substrate it becomes possible.

続いて、工程(i)では、絶縁と表面保護を目的に高周波スパッタ等により窒化シリコン膜を形成し、絶縁膜28を作製する。 Subsequently, in step (i), a silicon nitride film formed by RF sputtering or the like for insulation and surface protection, making the insulating film 28. 窒化シリコン膜は、半導体多層膜6(n−AlGaN層14)上面の周縁部、半導体多層膜6の側面、および導電膜18の延設部18Aに渡って形成する。 Silicon nitride film, the peripheral portion of the semiconductor multilayer film 6 (n-AlGaN layer 14) upper surface, the side surface of the semiconductor multilayer film 6, and is formed over the extended portion 18A of the conductive film 18.
次に、Ti/Pt/Au膜を形成して、電極26および配線36を作製する[工程(j)]。 Next, to form a Ti / Pt / Au film, to form an electrode 26 and the wiring 36 [step (j)]. すなわち、電極26と配線36とは、一体的に形成される。 That is, the electrode 26 and the wiring 36 are integrally formed.

Al膜を形成して、光反射膜40を作製する[工程(k)]。 And forming an Al film and a light reflection film 40 [step (k)].
n−AlGaN層14の露出表面にタンタルオキサイド(Ta 25 )膜24をスパッタリング等によって堆積した後、その一部をエッチングによって除去して凹凸構造22を形成する[工程(l)]。 After the n-AlGaN layer 14 of tantalum oxide on the exposed surface of (Ta 2 O 5) film 24 is deposited by sputtering or the like, to form the uneven structure 22 by removing a part of the etching [step (l)].
続いて、Si基板1004の半導体多層膜6の形成されている表側に、例えばポリエステルからなり加熱すると発泡して接着力がなくなる接着層(不図示)を介して、第1の高分子フィルム48を接着する[工程(m)]。 Then, the front side being formed of a semiconductor multilayer film 6 of the Si substrate 1004, for example, the adhesive layer the adhesive strength is lost by foaming with heating consists polyester via a (not shown), the first polymer film 48 adhering [step (m)].

第1の高分子フィルム48の接着後、Si基板1004の厚さが100μmになるまでその裏側から研磨する[工程(n)]。 After bonding of the first polymer film 48, the thickness of the Si substrate 1004 is polished from the back side thereof to a 100 [mu] m [step (n)]. これにより、スルーホール34、38がSi基板1004の裏側に現れることとなる。 By this, the through holes 34 and 38 appear on the back side of the Si substrate 1004.
スルーホール34、38が現れると、Si基板1004の所定領域にTi/Au膜を形成して、アノード給電端子30とカソード給電端子32を作製する[工程(o)]。 When the through holes 34 and 38 appear, by forming a Ti / Au film in a predetermined region of the Si substrate 1004 to produce an anode power supply terminal 30 and the cathode feeding terminal 32 [step (o)].

次に、Si基板1004の表側に貼着した第1の高分子フィルム48を剥がし、Si基板1004の裏側に、ダイシングシートである第2の高分子フィルム50を貼着する[工程(p)]。 Then, peeling off the first polymer film 48 adhered to the front side of the Si substrate 1004, on the back side of the Si substrate 1004, pasting a second polymer film 50 is a dicing sheet [step (p)] .
続いて、スクリーン印刷によって、蛍光体膜8を形成した後[工程(q)]、ダイシングブレードDBによって個片にダイシングして、LEDチップ2が完成する[工程(r)]。 Subsequently, by screen printing, after forming the fluorescent film 8 [step (q)], and diced into individual pieces by dicing blade DB, LED chip 2 is completed [Step (r)].
(実施の形態2) (Embodiment 2)
実施の形態1に係るLEDチップ2は、ベース基板であるSi基板4の裏側にアノード・カソードの両給電端子を設けることとしたが、実施の形態2に係る白色LEDチップ102(以下、単に「LEDチップ102」という。)は、一方の給電端子(本例では、アノード給電端子)をベース基板の裏側に、もう一方の給電端子(本例では、カソード給電端子)をベース基板の表側に設けることとしたことが、実施の形態1とは大きく異なる点である。 LED chip 2 according to the first embodiment, it is assumed that providing both power supply terminals of the anode and the cathode to the backside of the Si substrate 4 which is the base substrate, a white LED chip 102 according to the second embodiment (hereinafter, simply " LED chips 102 'that.), in one of the feeding terminal (in this example, the anode power supply terminals) on the back side of the base substrate, the other power supply terminal (in this example, providing a cathode power supply terminals) to the front side of the base substrate it and the it is significantly different from the first embodiment.

また、半導体多層膜を構成する各層の組成や厚み、および、採用される蛍光体膜の組成は、実施の形態1と同様であるが、半導体多層膜の両面に形成される電極の構成が異なっている。 Further, the semiconductor multilayer film constituting each layer of the composition and thickness, and the composition of the phosphor film employed is the same as in the first embodiment, the configuration of the electrodes are different are formed on both surfaces of the semiconductor multilayer film ing. 半導体多層膜が、ベース基板とは異なる単結晶基板上で形成したものをベース基板に転写したものであることは、実施の形態1の場合と同様である。 Semiconductor multilayer film, it is a base substrate is obtained by transferring the base substrate which has been formed on different single crystal substrate is the same as in the first embodiment.
実施の形態2に係るLEDチップ102の平面図を図8(a)に、B・B線断面図を図8(b)に示す。 A plan view of the LED chip 102 according to the second embodiment in FIG. 8 (a), shows the B · B line sectional view in Figure 8 (b). なお、図8(a)は、蛍光体膜108(図8(b))を取り除いた状態を示している。 Incidentally, FIG. 8 (a) shows a condition of removing the phosphor film 108 (Figure 8 (b)).

図8に示すように、LEDチップ102は、ベース基板となるn型SiC基板104(以下、単に「SiC基板104」という。)上に、半導体多層膜106と蛍光体膜108が設けられた構成をしている。 As shown in FIG. 8, LED chip 102, n-type SiC substrate 104 as a base substrate (hereinafter, simply referred to as "SiC substrate 104".) On the structure of the semiconductor multilayer film 106 and the phosphor film 108 is provided It has a. SiC基板104は、半導体多層膜106の主面よりも一回り大きな面積の主面を有しており、半導体多層膜106は、SiC基板104における一方の主面の中ほどに配されている。 SiC substrate 104 has a principal surface of the large area slightly larger than the main surface of the semiconductor multilayer film 106, a semiconductor multilayer film 106 is arranged in the middle of the one main surface of the SiC substrate 104.

半導体多層膜106は、SiC基板104側から順に、p−AlGaN層110、InGaN/AlGaN多重量子井戸発光層112、n−AlGaN層114から成り、ダイオード構造を構成している。 The semiconductor multilayer film 106 is composed of, in order from the SiC substrate 104 side, it consists p-AlGaN layer 110, InGaN / AlGaN multiple quantum well light emitting layer 112, n-AlGaN layer 114 constitute a diode structure.
p−AlGaN層110の下面には、SiO 2 /Ta 25からなる誘電体多層膜116とRh/Pt/Auからなる高反射率電極118が形成されている。 On the lower surface of the p-AlGaN layer 110, SiO 2 / Ta 2 O consisting of 5 dielectric multilayer film 116 and made of Rh / Pt / Au high reflectance electrode 118 is formed. 誘電体多層膜116は、一枚の誘電体多層膜を選択エッチングにより所定のパターンで部分的に除去して形成したものであり、誘電体多層膜を除去した部分でp−AlGaN層110と高反射率電極118とが電気的に接続されている。 The dielectric multilayer film 116, by selective etching a sheet of dielectric multilayer films are those formed by partially removing a predetermined pattern, high and p-AlGaN layer 110 in a portion obtained by removing the dielectric multilayer film a reflectance electrode 118 is electrically connected. SiC基板104の上面の前記高反射率電極118に対応する領域には、導電部材である導電膜120が形成されている。 In a region corresponding to the high reflectance electrode 118 of the upper surface of the SiC substrate 104, the conductive film 120 is formed is a conductive member. 導電膜120は、Ti/Pt/Auからなり、前記高反射率電極118と、Au/Snといった導電材料からなる接合層122を介して接合されている。 The conductive film 120 is made of Ti / Pt / Au, and the high reflectance electrode 118, via a bonding layer 122 made of a conductive material such as Au / Sn are joined. SiC基板104の下面全面には、Ti/Au膜からなるアノード給電端子124が形成されている。 The entire lower surface of the SiC substrate 104, an anode power supply terminal 124 made of Ti / Au film is formed. したがって、高反射率電極118とアノード給電端子124とは、接合層122、導電膜120、およびSiC基板104を介して電気的に接続されることとなる。 Therefore, a high reflectance electrode 118 and the anode power supply terminal 124, the bonding layer 122, the conductive film 120, and a are electrically connected through the SiC substrate 104.

一方、n−AlGaN層114の上面には、ITO透明電極126が形成されており、これに続いて、SiO 2 /Ta 25からなる誘電体多層膜128が配されている。 On the other hand, on the upper surface of the n-AlGaN layer 114, ITO transparent electrode 126 is formed, following which, the dielectric multilayer film 128 made of SiO 2 / Ta 2 O 5 is disposed.
また、半導体多層膜106の形成領域を除くSiC基板104上面には、SiO 2からなる絶縁膜130が形成されており、半導体多層膜106の側面の全面と上面の一部(上面を外周に沿って縁取るような形)には、窒化シリコンからなる絶縁膜132が形成されている。 Further, the SiC substrate 104 top surface excluding the formation region of the semiconductor multilayer film 106 is an insulating film 130 made of SiO 2 is formed, along the outer periphery part (upper surface of the entire and the upper surface side of the semiconductor multilayer film 106 the shape) such as to border Te, an insulating film 132 made of silicon nitride is formed.

絶縁膜130上には、図8(a)に示すように、方形をしたカソード給電端子134が形成されている。 On the insulating film 130, as shown in FIG. 8 (a), a cathode power supply terminal 134 that a square is formed. カソード給電端子134は、Ti/Pt/Al膜からなる。 The cathode power supply terminal 134 is made of a Ti / Pt / Al film.
そして、ITO透明電極126の一辺とカソード給電端子134の一辺とが、主に半導体多層膜106の側面に沿って配された配線136によって接続されている。 Then, the side of one side and a cathode power supply terminal 134 of the ITO transparent electrode 126 are connected primarily by wires 136 arranged along the side surface of the semiconductor multilayer film 106. 配線136は、Ti/Pt/Al膜からなり、半導体多層膜106とは、前記絶縁膜132によって電気的に絶縁されている。 Wiring 136 consists Ti / Pt / Al film, a semiconductor multilayer film 106 is electrically insulated by the insulating film 132.

また、絶縁膜132上には、半導体多層膜106を取り囲むように、「コ」字状に光反射膜138が形成されている。 Further, on the insulating film 132, so as to surround the semiconductor multilayer film 106, the light reflection film 138 to the "U" shape is formed. 光反射膜138は、Ti/Pt/Al膜からなる。 Light reflection film 138 is made of a Ti / Pt / Al film.
蛍光体膜108は、SiC基板104で受けるような形で、前記半導体多層膜106の側面およびSiC基板104とは反対側の主面(光取り出し面)を覆うように形成されている。 Phosphor film 108, in such a way as received by the SiC substrate 104 is formed so as to cover the opposite side of the main surface (light extraction surface) of the side surface and the SiC substrate 104 of the semiconductor multilayer film 106. なお、図8(b)に示すように、前記カソード給電端子134の大部分は蛍光体膜108から露出している。 Incidentally, as shown in FIG. 8 (b), the majority of the cathode power supply terminal 134 are exposed from the phosphor film 108.

上記の構成からなるLEDチップ102において、アノード給電端子124とカソード給電端子134を介して給電すると、半導体多層膜106の発光層112から波長390nmの近紫外光が発せられる。 In the LED chip 102 having the above structure, when power is supplied via the anode power supply terminal 124 and the cathode power supply terminal 134, near-ultraviolet light having a wavelength of 390nm is emitted from the light emitting layer 112 of the semiconductor multilayer film 106.
ここで、本実施の形態では、誘電体多層膜116、128からなるミラー構造の間に半導体多層膜106を配する構成となっている。 Here, in the present embodiment has a configuration disposing a semiconductor multilayer film 106 between the mirror structure comprising a dielectric multilayer film 116, 128. p−AlGaN層110側のミラー構造の反射率は99%以上、n−AlGaN層114側のミラー構造の反射率は90%以上となっており、共振LED構造を構成している。 Reflectivity of the mirror structure of p-AlGaN layer 110 side of 99% or more, the reflectivity of the mirror structure of n-AlGaN layer 114 side has become 90% or more, constitutes a resonant LED structure. 発光層112から発した波長390nmの近紫外光は、n−AlGaN層114側に設けられた反射率の低い方の誘電体多層膜128から出射され、蛍光体層108で吸収される。 Near-ultraviolet light having a wavelength of 390nm emitted from the light-emitting layer 112 is emitted from the n-AlGaN layer 114 toward the low reflectance provided on side dielectric multilayer film 128, it is absorbed by the phosphor layer 108. 蛍光体層108で近紫外光は白色光に変換される。 Near-ultraviolet light in the phosphor layer 108 is converted into white light.

したがって、実施の形態2に係るLEDベアチップ102は、共振LED構造により発光層112に対して垂直方向の光取出し効率が良好になる。 Therefore, LED bare chip 102 according to the second embodiment, the light extraction efficiency in the direction perpendicular to the light-emitting layer 112 is improved by the resonance LED structure. また、一般にp−AlGaN層やn−AlGaN層を薄くすると横方向の電流の広がりが不均一になる傾向があり、発光面内での均一な発光を妨げる原因となりうる。 In general extent of p-AlGaN layer and n-AlGaN layer when the thinner lateral current tends to become uneven, may cause interfere with the uniform light emission in the light-emitting surface. 特に発光面積が広くなるとこの傾向は顕著になる。 In particular, this tendency becomes remarkable when the light emitting area is widened. 本実施の形態では、p−AlGaN層側は誘電体多層膜を部分的に除去することにより、その略全面に渡って形成された高反射率電極から給電され、n−AlGaN層側も全面にITO透明電極から給電される構成になっている。 In this embodiment, p-AlGaN layer side by partially removing the dielectric multilayer film, is powered from a high reflectance electrode formed over its substantially entire surface, n-AlGaN layer side on the entire surface It has a configuration which is powered from the ITO transparent electrode. その結果、半導体発光層112全体に均一に電流を注入することができるので、半導体発光層112全体が均一に発光すると共に、動作電圧を下げることができる。 As a result, it is possible to inject current uniformly throughout the semiconductor light-emitting layer 112, the entire semiconductor light-emitting layer 112 emit light uniformly, it is possible to lower the operating voltage. さらに、サファイア基板など絶縁性基板を含んでいないので、静電耐圧が向上する。 Furthermore, because it does not include an insulating substrate such as a sapphire substrate, the electrostatic breakdown voltage is improved.

LEDチップ102は、実装基板上のパッドにアノード給電端子124を直接接合し、別のパッドとカソード給電端子134とをボンディングワイヤーによって接続することにより実装される。 LED chip 102, the anode power supply terminal 124 is joined directly to pads on the mounting board, it is mounted by connecting the separate pad and the cathode power supply terminal 134 by a bonding wire. ここで、LEDチップ102自体が蛍光体膜を有しており、白色光を発することができるので、当該LEDチップ102の実装前に上述した光学的特性検査を実行することが可能なり、当該光学的特性に起因して、実装基板を含む完成品が不良品(規格外)となることを未然に防止することができ、その結果、完成品の歩留まりが向上することとなる点は実施の形態1の場合と同様である。 Here, the LED chip 102 itself has a phosphor film, it is possible to emit white light, it is possible to perform the optical property test described above before mounting of the LED chip 102, the optical due to the characteristics, the finished product is defective including mounting substrate can be prevented that the (non-standard), resulting in that the yield of the finished product is possible to improve the embodiment in the case of 1 is the same as that. また、半導体多層膜を直接的に支持するベース基板の他にサブマウント基板を要する上記従来のものと比較して小型化を実現することが可能となる点も実施の形態1と同様である。 The same with the other sub-mount substrate requiring compared to that of the conventional even point it is possible to reduce the size of the embodiment 1 to the base substrate directly support the semiconductor multilayer film.

また、LEDチップ102は、アノード給電端子124はSiC基板104裏面に配され、カソード給電端子132は、SiC基板104上面に配されている。 Further, LED chip 102 has an anode power supply terminal 124 is disposed on the rear surface SiC substrate 104, a cathode power supply terminal 132 is disposed on the SiC substrate 104 top surface. すなわち、両給電端子が、半導体多層膜106の光取り出し面よりもSiC基板104側寄りに配されていて、アノード給電端子124は、SiC基板104を介してp側電極(高反射率電極118)と電気的に接続されていて、カソード給電端子132はn側電極(ITO透明電極126)と当該ITO透明電極126からn−AlGaN層114における光取出し面側方へ引き出された配線136を介して接続されているので、実装状態で、光取出し側となる上面側には、ボンディングワイヤー等の出射光を遮るものがなく、影のない光を出射することができる。 That is, both power supply terminals, have been arranged on the SiC substrate 104 side closer than the light extraction surface of the semiconductor multilayer film 106, the anode power supply terminals 124, p-side electrode through the SiC substrate 104 (high reflectance electrode 118) It is electrically connected to a cathode power supply terminal 132 via the n-side electrode (ITO transparent electrode 126) and the wiring 136 drawn to the light extraction side toward the n-AlGaN layer 114 from the ITO transparent electrode 126 because it is connected, in the mounted condition, the upper surface side of the light extraction side, there is nothing to block the light emitted such as a bonding wire, it is possible to emit no shadow light.

上記の構成からなるLEDチップ102の製造方法について、図9〜図14を参照しながら説明する。 The method for manufacturing an LED chip 102 having the above structure will be described with reference to FIGS. 9-14. なお、図9〜図14では、LEDチップ102の各構成部分となる素材部分には2000番台の符号を付し、その下3桁にはLEDチップ102の対応する構成部分に付した番号を用いることとする。 In FIGS. 9-14, the material portion serving as the components of the LED chips 102 a reference numeral 2000 series, using numbers assigned to corresponding components of the LED chip 102 to the last three digits it is assumed that.
まず、有機金属化学気相成長法(MOCVD法)を用い、図9に示すように、単結晶基板であるサファイア基板140上にn−AlGaN層2114、InGaN/AlGaN多重量子井戸発光層2112、p−AlGaN層2110の順に結晶成長によって積層する[工程(a)]。 First, metal organic chemical vapor deposition method (MOCVD method), as shown in FIG. 9, n-AlGaN layer 2114 on a sapphire substrate 140 is a single crystal substrate, InGaN / AlGaN multiple quantum well light emitting layer 2112, p laminated by crystal growth in the order of -AlGaN layer 2110 [step (a)]. なお、サファイア基板140は、直径2インチ、厚さ300μmの基板である。 Incidentally, the sapphire substrate 140, a 2 inch diameter, a substrate having a thickness of 300 [mu] m.

次に、成長した半導体多層膜2106の一部をマスキングし、残りの部分をサファイア基板140が表れるまでドライエッチングにより除去する。 Next, masking a portion of the semiconductor multilayer film 2106 grown, it is removed by dry etching the remaining portion to the sapphire substrate 140 appears. このとき残った半導体多層膜がLEDチップ102を構成する個々の半導体多層膜106(図8(b)参照)となる[工程(b)]。 Individual semiconductor multilayer film 106 at this time remaining semiconductor multilayer film constituting the LED chip 102 to become (FIG. 8 (b) refer) [Step (b)].
各半導体多層膜106(p−AlGaN層110)上面に、SiO 2 /Ta 25からなる誘電体多層膜をRFスパッタ等により形成した後、選択エッチングにより部分的にp−AlGaN層110のところまで除去して、誘電体多層膜116を形成する[工程(c)]。 Each semiconductor multilayer film 106 (p-AlGaN layer 110) upper surface, after the dielectric multilayer film of SiO 2 / Ta 2 O 5 is formed by RF sputtering or the like, at a partially p-AlGaN layer 110 by selective etching It is removed to form a dielectric multilayer film 116 [step (c)]. さらに、その上から、電子ビーム蒸着等によりRh/Pt/Au膜を形成して、高反射率電極118を作製する[工程(d)]。 Furthermore, thereon, to form a stack of Rh / Pt / Au films by electron beam evaporation or the like, to produce the high reflectivity electrode 118 [step (d)].

上記工程(a)〜工程(d)と並行して、図10に示す工程(e)を進める。 In parallel with the step (a) ~ step (d), and advances the process (e) of FIG. 10.
n型SiC基板2104の片面全面にSiO 2膜を形成した後、導電膜120形成予定領域に対応するSiO 2膜部分を除去して、前記絶縁膜130を形成する。 After forming the SiO 2 film on the entire one surface of the n-type SiC substrate 2104, by removing the SiO 2 film portion corresponding to the conductive film 120 formation region, forming the insulating layer 130. そして、当該除去部分に、Ti/Pt/Au膜を形成して前記導電膜120を作製し、さらにその上にAu/Sn膜2122を形成する[工程(e)]。 Then, the removed portion, to form a Ti / Pt / Au film was prepared the conductive film 120, further forming a Au / Sn film 2122 thereon [Step (e)].

続いて、サファイア基板140上の高反射率電極118とSiC基板1104上の対応するAu/Sn膜2122とが重なるように、当該サファイア基板140とSiC基板2104とを重ねて、押圧しながら、Au/Sn膜2122が300℃程度になるように加熱する[工程(f)]。 Subsequently, as the Au / Sn film 2122 corresponding on a high reflectance electrode 118 and the SiC substrate 1104 on the sapphire substrate 140 overlap, overlapping and the sapphire substrate 140 and the SiC substrate 2104, while pressing, Au / Sn film 2122 is heated so that about 300 ° C. [step (f)]. これによって、高反射率電極118とAu/Sn膜2122とが共晶接合され、Au/Sn膜2122が接合層122となって、高反射率電極118と導電膜120とを物理的・電気的に接続することとなる。 Thus, a high reflectance electrode 118 and the Au / Sn film 2122 is eutectic bonding, Au / Sn film 2122 becomes the bonding layer 122, physical and electrical and high reflectance electrode 118 and the conductive film 120 and thus to be connected to.

高反射率電極118と接合層122との接合に続いて、工程(g)および工程(h)を行って、半導体多層膜106からサファイア基板140を分離する。 Following bonding of the high-reflectance electrode 118 and the bonding layer 122, performing step (g) and step (h), to separate the sapphire substrate 140 from the semiconductor multilayer film 106. なお、本工程(g)及び(h)は、実施の形態1で説明した工程(g)、(h)(図4)と同様なので、その説明については省略する。 Incidentally, this step (g) and (h), steps described in the first embodiment (g), so similar to (h) (Fig. 4), description thereof is omitted.
工程(g)、(h)によって、サファイア基板140が分離され、当該サファイア基板140からSiC基板2104に半導体多層膜106等が転写されると、工程(i)に進む。 Step (g), by (h), the sapphire substrate 140 is separated, the semiconductor multilayer film 106 such as the SiC substrate 2104 from the sapphire substrate 140 is transferred, the process proceeds to step (i). 工程(i)では、サファイア基板140と接していた面を機械的あるいは化学的手法によって平坦化した後、スパッタリングなどによってn−AlGaN層114上面にITO被膜を形成して、ITO透明電極126を作製する。 In step (i), it was flattened by mechanical or chemical methods the side which contacted the sapphire substrate 140, to form an ITO film on the n-AlGaN layer 114 top surface, such as by sputtering, making the ITO transparent electrode 126 to.

さらに、その上にスパッタリングなどによって、誘電体多層膜116を形成する[工程(j)]。 Further, by sputtering thereon, a dielectric multilayer film 116 [step (j)].
窒化シリコン膜をスパッタリングなどによって形成して、前記絶縁膜132を作製する[工程(k)]。 The silicon nitride film is formed by sputtering, to produce the insulating film 132 [step (k)].
続いて、所定の領域にTi/Pt/Al膜を蒸着させて、前記カソード給電端子134、前記配線136、および光反射膜138を同時に形成する[工程(l)]。 Subsequently, by depositing a Ti / Pt / Al film on the predetermined region, the cathode power supply terminal 134, to form the wiring 136, and a light reflection film 138 at the same time [step (l)].

次に、SiC基板2104の半導体多層膜106の形成されている表側に、実施の形態1の場合と同様、第1の高分子フィルム142を接着する[工程(m)]。 Then, the front side being formed of a semiconductor multilayer film 106 of the SiC substrate 2104, as in the case of the first embodiment, bonding the first polymeric film 142 [step (m)].
第1の高分子フィルム142の接着後、SiC基板2104の厚さが100μmになるまでその裏側から研磨した後、当該裏面に対し、アノード給電端子124(図8(b))となるTi/Au膜2124を形成する[工程(n)]。 After bonding the first polymeric film 142, after the thickness of the SiC substrate 2104 is polished from the back side thereof to a 100 [mu] m, with respect to the back surface, the anode power supply terminals 124 (FIG. 8 (b)) Ti / Au to form a film 2124 [step (n)].

次に、SiC基板2104の表側に貼着した第1の高分子フィルム142を剥がし、SiC基板2104の裏側に、ダイシングシートである第2の高分子フィルム144を貼着する[工程(o)]。 Then, peeling off the first polymer film 142 adhered to the front side of the SiC substrate 2104, the back side of the SiC substrate 2104, pasting a second polymer film 144 is a dicing sheet [step (o)] .
続いて、スクリーン印刷によって、蛍光体膜108を形成した後[工程(p)]、ダイシングブレードDBによって個片にダイシングして、LEDチップ102が完成する[工程(q)]。 Subsequently, by screen printing, after forming the phosphor film 108 [step (p)], by dicing blade DB is diced into individual pieces, LED chip 102 is completed [step (q)].
(実施の形態3) (Embodiment 3)
図15(a)は、半導体発光装置である白色LEDアレイチップ202(以下、「LEDアレイチップ202」という。)の平面図であり、図15(b)は、図15(a)においてLEDアレイチップ202をC・C線で切断した断面図である。 15 (a) is a white LED array chip 202 is a semiconductor light emitting device (hereinafter,. As "LED array chip 202") is a plan view of FIG. 15 (b), the LED array in FIG. 15 (a) the chip 202 is a sectional view taken along C · C line. なお、当該断面図は、図15(a)において、E・E線またはF・F線に沿って切断した場合もほぼ同様に表される。 Note that the cross-sectional view, in FIG. 15 (a), the expressed almost same when taken along the E · E line or F · F line. また、図15(a)は、後述する蛍光体層208(図15(b)参照)を除いた状態を示している。 Further, FIG. 15 (a) shows a state excluding the phosphor layer 208 to be described later (see FIG. 15 (b)).

LEDアレイチップ202は、図15に示すように、9個のLED(D1〜D9)が3行3列のマットリックス状に配列されて構成されている。 LED array chip 202, as shown in FIG. 15, a nine LED (D1 to D9) is arranged in a mat-helical of three rows and three columns. LEDアレイチップ202のサイズは約1.2mm角である。 The size of the LED array chips 202 is about 1.2mm square. D1〜D9の各々は、主に光取り出し効率を改善するための凹凸構造およびn側電極のパターンが異なる以外は、実施の形態1のLEDチップ2と基本的に同様の構成をしている。 Each D1~D9 is in the predominantly except that the pattern of the concavo-convex structure and the n-side electrode to improve the light extraction efficiency are different, LED chip 2 is basically the same configuration as the first embodiment. D1〜D9は、図15(c)に示すように、行方向に3個ずつ直列に接続されたものが、並列に接続されてなる、いわゆる直・並列に接続されてLEDアレイを構成している。 D1~D9, as shown in FIG. 15 (c), which are connected in series by three in a row direction, which are connected in parallel, to constitute a LED array is connected in parallel so-called direct- there. なお、各LED間の接続の態様については後述する。 It will be described later mode of connection between each LED.

図15(b)に示すように、LEDアレイチップ202は、半導体多層膜を支持するベース基板としてAlN基板204を有している。 As shown in FIG. 15 (b), LED array chip 202 includes an AlN substrate 204 as a base substrate for supporting the semiconductor multilayer film.
各LEDを構成する半導体多層膜206は、AlN基板204側から順に、実施の形態1のLEDチップ2(図1)と同様、p−AlGaN層210、InGaN/AlGaN多重量子井戸発光層212、n−AlGaN層214から成なっている。 The semiconductor multilayer film 206 constituting each LED, in order from the AlN substrate 204 side, similarly to the LED chip 2 of the first embodiment (FIG. 1), p-AlGaN layer 210, InGaN / AlGaN multiple quantum well light emitting layer 212, n It has been formed from -AlGaN layer 214. p−AlGaN層210には、Rh/Pt/Auからなる高反射率電極であるp側電極216が設けられている。 The p-AlGaN layer 210, p-side electrode 216 is provided as a high-reflectance electrode made of Rh / Pt / Au. 一方、AlN基板204表面には、Ti/Pt/Auからなる導電膜218が形成されており、当該導電膜218と前記p側電極216とがAu/Snからなる接合層220を介して物理的・電気的に接続されている。 On the other hand, the AlN substrate 204 surface is formed with a conductive film 218 made of Ti / Pt / Au, through the bonding layer 220 with the conductive 218 and the p-side electrode 216 made of Au / Sn physical - it is electrically connected to each other. n−AlGaN層214の上面(半導体多層膜206における光取り出し面)は、光取り出し効率を改善するために凹凸に加工されて凹凸構造222を呈している。 The upper surface of the n-AlGaN layer 214 (light extraction surface of the semiconductor multilayer film 206) is processed into irregularities in order to improve the light extraction efficiency and has a concave-convex structure 222.

各半導体多層膜206におけるn−AlGaN層214上面には、その一辺に沿って、Ti/Pt/Alからなるn側電極226が形成されている。 The n-AlGaN layer 214 top surface of each of the semiconductor multilayer film 206, along one side, n-side electrode 226 made of Ti / Pt / Al is formed. 各半導体多層膜206の上面の一部および側面を覆うように、窒化シリコンからなる絶縁膜228が形成されている。 So as to cover a part and the side of the upper surface of the semiconductor multilayer film 206, an insulating film 228 made of silicon nitride is formed.
続いて、D4〜D6間の直列接続の態様について説明する。 Next, a description will be given of a manner of series connection between the D4 to D6.
D4の導電膜218とD5のn側電極226とがブリッジ配線234Aによって接続され、D5の導電膜218とD6のn側電極226とがブリッジ配線234Bによって接続されて、D4、D5、D6がこの順に直列接続されている。 D4 conductive film 218 and the n-side electrode 226 of the D5 are connected by a bridge wire 234A, and the conductive film 218 of D5 and the n-side electrode 226 of D6 is connected by a bridge wire 234B, D4, D5, D6 this It is sequentially connected in series. 同様にして、D1、D2、D3がこの順に、D7、D8、D9がこの順に直列接続されている。 Similarly, D1, D2, D3 are in this order, D7, D8, D9 are connected in series in this order.

AlN基板204上面の紙面に向かって左半分の領域には、Ti/Pt/Alからなるカソード給電端子230が形成されており、右半分の領域には、同じくTi/Pt/Alからなるアノード給電端子232が形成されている。 In the region of half left to the plane of the AlN substrate 204 top surface is formed with a cathode power supply terminal 230 made of Ti / Pt / Al, right half of the region, also an anode feed comprising a Ti / Pt / Al terminal 232 are formed.
そして、D4のn側電極226が配線236Aを介して前記カソード給電端子230に電気的に接続されている。 Then, n-side electrode 226 of the D4 is electrically connected to the cathode feeding terminal 230 through the wiring 236A. 同様にして、D1、D7のn側電極226もカソード給電端子230に接続されていて、これにより、D1、D4、D7の各n側電極226が電気的に並列に接続されることとなる。 Similarly, D1, D7 the n-side electrode 226 be connected to the cathode power supply terminal 230, which makes the D1, D4, each n-side electrode 226 of the D7 are electrically connected in parallel.

また、D6の導電膜218は、アノード給電端子232と重なる位置まで延設されており、当該重なり部分で接続されている。 The conductive film 218 of D6 is extended to a position overlapping the anode power supply terminal 232 are connected in the overlapping portion. 同様に、D3、D9の導電膜もアノード給電端子232と接続されていて、これにより、D3、D6、D9の各p側電極216が電気的に並列に接続されることとなる。 Similarly, D3, D9 conductive film be connected to the anode power supply terminal 232, which makes the D3, D6, each p-side electrode 216 of D9 are electrically connected in parallel.
上記の説明から分かるように、カソード給電端子230とアノード給電端子232は、直列接続されたLED列同士を並列に接続するための配線としても機能する。 As can be seen from the above description, the cathode power supply terminal 230 and the anode power supply terminal 232 also functions as a wiring for connecting the LED string together in series connected in parallel. また、AlN基板204上面において、半導体多層膜206形成領域以外の領域の大半を占めるように形成されたカソード給電端子230とアノード給電端子232は、光反射膜としても機能する。 Further, the AlN substrate 204 top surface, a cathode power supply terminal 230 and the anode power supply terminal 232 formed so as to occupy most of the area other than the semiconductor multilayer film 206 forming region also functions as a light reflection film.

上記のように直・並列に接続され、マトリックス状に配されたD1〜D9の9個のLEDは、その配置面積よりも一回り大きな面積の主面を有するAlN基板204のなかほどに配されており、当該AlN基板204で受けるような形で、各LED(半導体多層膜)の側面およびAlN基板204とは反対側の主面を覆うように蛍光体膜208が形成されている。 Is connected to the serial-parallel as described above, nine LED of D1~D9 arranged in a matrix is ​​disposed enough among AlN substrate 204 having a principal surface of the large area slightly larger than the layout area and, in a form to receive in the AlN substrate 204, the phosphor film 208 so as to cover the main surface on the opposite side are formed with the side surface and the AlN substrate 204 of each LED (semiconductor multilayer film). なお、蛍光体膜208は、実施の形態1のものと同様の組成のものを用いることができる。 Incidentally, the phosphor film 208 may be the same composition as that of the first embodiment.

AlN基板204の裏面には、Ti/Au膜238が形成されている。 The rear surface of the AlN substrate 204, Ti / Au film 238 is formed.
上記の構成からなるLEDアレイチップ202において、カソード給電端子230とアノード給電端子232を介して給電すると、D1〜D9の各発光層212から波長390nmの近紫外光が発せられる。 In the LED array chips 202 having the above structure, when power is supplied via the cathode feed terminal 230 and the anode power supply terminal 232, near-ultraviolet light having a wavelength of 390nm from the light emitting layer 212 of D1~D9 is emitted. 発光層212から発した近紫外光の大半は、n−AlGaN層214側から出射され、蛍光体膜208で吸収される。 Most of the near ultraviolet light emitted from the light-emitting layer 212 is emitted from the n-AlGaN layer 214 side, and is absorbed by the phosphor film 208. 蛍光体膜208で近紫外光は白色光に変換される。 Near-ultraviolet light by the phosphor film 208 is converted into white light.

LEDアレイチップ202は、p側電極216を高反射率電極で構成したことにより半導体多層膜206からの光取り出し効率が大幅に改善される。 LED array chips 202, light extraction efficiency from the semiconductor multilayer film 206 is greatly improved by constructing the p-side electrode 216 with a high reflectance electrode. また、光取出し面となる前記n−AlGaN層214上面に設けられた凹凸構造222によっても、半導体多層膜206からの光取り出し効率が向上する。 Further, by uneven structure 222 provided on the n-AlGaN layer 214 top surface serving as a light extraction surface, it improves the light extraction efficiency from the semiconductor multilayer film 206. さらに、光反射膜として機能するカソード給電端子230、アノード給電端子232によって、LEDアレイチップ202からの光取り出し効率が改善される。 Further, the cathode power supply terminals 230 functions as a light reflecting layer, the anode power supply terminal 232, the light extraction efficiency from the LED array chips 202 can be improved.

LEDアレイチップ202は、実装基板上のパッドにTi/Au膜238を直接接合することにより実装される。 LED array chips 202 is mounted by bonding directly the Ti / Au film 238 to a pad on the mounting board. そして、実装基板上に形成された給電用のパッドとカソード給電端子230、アノード給電端子232がワイヤボンディングによって接続される。 The mounting pads and the cathode power supply terminal 230 for supplying power formed on a substrate, the anode power supply terminals 232 are connected by wire bonding.
ここで、LEDアレイチップ202自体が蛍光体膜を有しており、白色光を発することができること等によって奏される効果は、上述した実施の形態1および2の場合と同様である。 Here, has an LED array chip 202 itself phosphor film, effects are achieved by such capable of emitting white light is the same as in the first and second embodiments described above.

上記の構成からなるLEDアレイチップ202の製造方法について、図16〜図19を参照しながら説明する。 A method for manufacturing the LED array chips 202 having the above structure will be described with reference to FIGS. 16 to 19. なお、図16〜図19では、LEDアレイチップ202の各構成部分となる素材部分には3000番台の符号を付し、その下3桁にはLEDアレイチップ202の対応する構成部分に付した番号を用いることとする。 In FIGS. 16 to 19 are denoted by the 3000 series reference numerals in the material portion serving as the components of the LED array chips 202, and its last three digits were subjected to corresponding components of the LED array chips 202 Number to be used.
まず、有機金属化学気相成長法(MOCVD法)を用い、図16に示すように、単結晶基板であるサファイア基板240上にn−AlGaN層3214、InGaN/AlGaN多重量子井戸発光層3212、p−AlGaN層3210の順に結晶成長によって積層する[工程(a)]。 First, metal organic chemical vapor deposition method (MOCVD method), as shown in FIG. 16, n-AlGaN layer 3214 on a sapphire substrate 240 on a single crystal substrate, InGaN / AlGaN multiple quantum well light emitting layer 3212, p laminated by crystal growth in the order of -AlGaN layer 3210 [step (a)]. なお、サファイア基板240は、直径2インチ、厚さ300μmの基板である。 Incidentally, the sapphire substrate 240, a 2 inch diameter, a substrate having a thickness of 300 [mu] m.

次に、成長した半導体多層膜3206の一部をマスキングし、残りの部分をサファイア基板240が表れるまでドライエッチングにより除去する。 Next, masking a portion of the semiconductor multilayer film 3206 grown, it is removed by dry etching the remaining portion to the sapphire substrate 240 appears. このとき残った半導体多層膜がLEDアレイチップ202を構成する個々の半導体多層膜206(図15(b)参照)となる[工程(b)]。 Individual semiconductor multilayer film 206 at this time remaining semiconductor multilayer film constituting the LED array chips 202 become (FIG. 15 (b) refer) [Step (b)].
続いて、個々の半導体多層膜206(p−AlGaN層210)上面にRh/Pt/Au膜を電子ビーム蒸着法等により形成して、p側電極216を作製する[工程(c)]。 Subsequently, the individual semiconductor multilayer film 206 (p-AlGaN layer 210) upper surface stack of Rh / Pt / Au films formed by electron beam evaporation or the like, to produce a p-side electrode 216 [step (c)].

上記工程(a)〜工程(c)と並行して、図17に示す工程(d)を進める。 In parallel with the step (a) ~ step (c), and advances the step (d) of FIG. 17.
工程(d)では、AlN基板3204の上面の所定範囲にTi/Pt/Au膜を形成して、前記導電膜218を作製し、導電膜218の一部に前記接合層220となるAu/Sn膜3220を形成する。 In step (d), the predetermined range of the upper surface of the AlN substrate 3204 to form a Ti / Pt / Au film, to prepare the conductive film 218, and the bonding layer 220 to a portion of the conductive film 218 Au / Sn to form a film 3220. 一方、AlN基板3204の裏面全面には、Ti/Au膜2238をメッキによって形成する。 On the other hand, the entire back surface of the AlN substrate 3204 is formed by plating a Ti / Au film 2238.

続いて、サファイア基板240上のp側電極216とAlN基板3204上の対応するAu/Sn膜3220とが重なるように、当該サファイア基板240とAlN基板3204とを重ねて、押圧しながら、Au/Sn膜3220が300℃程度になるように加熱する[工程(e)]。 Subsequently, as the Au / Sn film 3220 corresponding on the p-side electrode 216 and the AlN substrate 3204 on the sapphire substrate 240 overlap, overlapping and the sapphire substrate 240 and the AlN substrate 3204, while pressing, Au / Sn film 3220 is heated so that about 300 ° C. [step (e)]. これによって、p側電極3216とAu/Sn膜3220とが共晶接合され、Au/Sn膜3220が接合層220となって、p側電極216と導電膜218とを物理的・電気的に接続することとなる。 Thus, the p-side electrode 3216 and the Au / Sn film 3220 is eutectic bonding, Au / Sn film 3220 becomes the bonding layer 220, physically and electrically connected to the p-side electrode 216 and the conductive film 218 and thus to.

p側電極216と導電膜218との接合層220を介した接合に続いて、工程(f)および工程(g)を行って、半導体多層膜206からサファイア基板240を分離する。 Following bonding through the bonding layer 220 between the p-side electrode 216 and the conductive film 218, by performing the step (f) and step (g), to separate the sapphire substrate 240 from the semiconductor multilayer film 206. なお、本工程(f)及び(g)は、実施の形態1で説明した工程(g)、(h)(図4)と同様なので、その説明については省略する。 The present step (f) and (g), steps described in the first embodiment (g), so similar to (h) (Fig. 4), description thereof is omitted.
上記のようにして、サファイア基板240が分離され、当該サファイア基板240からAlN基板3204に半導体多層膜206等が転写されると、工程(h)に進む。 As described above, the sapphire substrate 240 is separated, the semiconductor multilayer film 206 such as AlN substrate 3204 from the sapphire substrate 240 is transferred, the process proceeds to step (h). 工程(h)では、絶縁と表面保護を目的に高周波スパッタ等により窒化シリコン膜を形成し、絶縁膜228を作製する。 In step (h), an insulating surface protecting the silicon nitride film formed by RF sputtering or the like on the purpose, to prepare an insulating film 228. 窒化シリコン膜は、半導体多層膜206(n−AlGaN層214)上面の周縁部および半導体多層膜6の側面に渡って形成する。 Silicon nitride film, a semiconductor multilayer film 206 (n-AlGaN layer 214) is formed over the periphery and side of the semiconductor multilayer film 6 on the upper surface.

次に、n−AlGaN層214の露出表面に対し、KOH溶液などを用いた異方性エッチングを施して、前記凹凸構造222を形成する[工程(i)]。 Next, with respect to the exposed surface of the n-AlGaN layer 214, it is subjected to anisotropic etching using KOH solution to form the concavo-convex structure 222 [step (i)].
所定領域にTi/Pt/Al膜を形成して、前記n側電極226、ブリッジ配線234A,B、配線236、カソード給電端子230、およびアノード給電端子232を同時に作製する[工程(j)]。 Forming a Ti / Pt / Al film in a predetermined region, the n-side electrode 226, the bridge wiring 234A, B, wire 236, the cathode power supply terminal 230, and the anode power supply terminal 232 simultaneously to produce [step (j)].

続いて、スクリーン印刷によって、蛍光体膜208を形成した後[工程(k)]、AlN基板3204の裏面側にダイシングシートである高分子フィルム242を貼り付けて、ダイシングブレードDBによって個片にダイシングして、LEDアレイチップ202が完成する[工程(l)]。 Subsequently, dicing by screen printing, after forming the phosphor film 208 [step (k)], on the back side of the AlN substrate 3204 adhered polymer film 242 is a dicing sheet, into pieces by dicing blade DB to, LED array chips 202 is completed [step (l)].
なお、上記実施の形態では、一のLEDアレイチップを9個のLED(発光素子)で構成し、略1.2mm角のサイズにしたが、LEDアレイチップを構成するLED(発光素子)の数と当該LEDアレイチップのサイズはこれに限定するものではない。 The number of LED (light emitting element) In the above embodiment, constitutes one of the LED array chips with nine LED (light emitting element), it was prepared in size of approximately 1.2mm square, constituting the LED array chips with the size of the LED array chips it is not limited thereto. 任意の個数のLED(発光素子)でLEDアレイチップを構成することが可能である。 It is possible to configure the LED array chip LED any number (light emitting element).
(実施の形態4) (Embodiment 4)
図20(a)は、実施の形態4に係る白色LEDアレイチップ402(以下、「LEDアレイチップ402」という。)の斜視図であり、図20(b)は、同平面図である。 20 (a) is a white LED array chip 402 according to the fourth embodiment (hereinafter. Referred to as "LED array chip 402") is a perspective view of FIG. 20 (b) is a plan view of the same. なお、図20(b)では、後述する蛍光体膜406を二点鎖線の仮想線で表している。 In FIG. 20 (b), the represents the phosphor film 406 to be described later by the phantom line in two-dot chain line. また、図20(a)、図20(b)では、外形の細かな凹凸などは省略している。 Further, FIG. 20 (a), the in FIG. 20 (b), the like fine unevenness profile is omitted.

図20(a)、図20(b)に示すように、LEDアレイチップ402は、半導体基板であるSi基板404上に、全体的に円柱状をした半導体多層膜が設けられ、さらに、当該半導体多層膜の周囲に蛍光体膜406が配されてなるものである。 FIG. 20 (a), the as shown in FIG. 20 (b), LED array chips 402, on a Si substrate 404 is a semiconductor substrate, generally a semiconductor multilayer film is provided with a cylindrical, furthermore, the semiconductor in which the periphery of the multilayer film formed by the phosphor film 406 is disposed. 以下、方形(本例では、正方形)をしたSi基板404上の略円柱状をした半導体多層膜部分を「柱状部408」と称することとする。 Hereinafter, a square (in this example, square) of the semiconductor multilayer film portion having a substantially cylindrical shape on the Si substrate 404 was referred to as an "columnar section 408". なお、Si基板404は2.5mm角で厚さ200μmである。 Incidentally, Si substrate 404 is the thickness 200μm by 2.5mm square.

柱状部408は、約90度の中心角を有する扇形に4等分されており、等分された各1個が独立した発光素子であるLEDを構成している。 Columnar section 408 is divided into four equal parts in a fan shape having a central angle of approximately 90 degrees, and an LED is a light-emitting element in which each one of equally divided are independent. ここで、4個のLEDの各々を、図20(a)、図20(b)に示すように、D01〜D04の符号を付して区別することとする。 Here, each of the four LED, as shown in FIG. 20 (a), FIG. 20 (b), the and be distinguished by a reference numeral of D01~D04. D01〜D04は、Si基板404上で、図20(c)に示すように直列に接続されているのであるが、この接続の態様については後述する。 D01~D04 is on the Si substrate 404, although Connected in series as shown in FIG. 20 (c), will be described later aspect of this connection.

LEDアレイチップ402における各LED D01〜D04の構成について、断面図を参照しながら説明する。 The structure of each LED D01~D04 in the LED array chip 402 will be described with reference to the sectional view.
図21(a)は図20(b)におけるH・H線断面図を、図21(b)は同J・J線断面図をそれぞれ示している。 FIG. 21 (a) the H · H line sectional view in FIG. 20 (b), the FIG. 21 (b) respectively show the J · J line sectional view. すなわち、図21(a)ではD01とD02が、図21(b)ではD03とD04がそれぞれ表されている。 That is, FIG. 21 (a) the D01 and D02 is, FIG. 21 (b) the D03 and D04 are represented respectively. 各LED(D01〜D04)における半導体多層膜の積層方向の構成は、いずれも同様なので、ここでは、D01を代表とし、これに符号を付して説明する。 Structure in the stacking direction of the semiconductor multilayer film in each LED (D01~D04), since both similar, here, as a representative of the D01, will be explained by reference numeral thereto. D02〜D04において、D01と同様の構成部分には、D01の場合と同じ番号を付して、その説明については省略する。 In D02~D04, the same components as D01, numbered the same as in D01, a description thereof will be omitted. なお、D01〜D04間の対応する構成部分に関して区別する場合は、当該構成部分を指す番号に、D01では「A」、D02では「B」、D03では「C」、D04では「D」を付すこととする。 In the case of distinguishing with respect to the corresponding components between D01~D04 is a number to refer to the components, the D01 "A", the D02 "B", the D03 "C", denoted by "D" in D04 it is assumed that.

図21(a)に示すように、半導体多層膜410Aは、Si基板404側から順に、p−GaNクラッド層412A(Mgドープ量1×10 19 cm -3 、厚さ200nm)、InGaN(厚さ2nm)/GaN(厚さ8nm)6周期の多重量子井戸発光層414A、およびn-GaNクラッド層416A(Siドープ量3×10 18 cm -3 、厚さ200nm)を含む。 As shown in FIG. 21 (a), the semiconductor multilayer film 410A, in order from the Si substrate 404 side, p-GaN clad layer 412A (Mg doping amount 1 × 10 19 cm -3, thickness 200 nm), InGaN (thickness 2 nm) / including GaN (thickness 8 nm) 6 cycles of multiple quantum well light emitting layer 414A, and n-GaN cladding layer 416A (Si doping amount 3 × 10 18 cm -3, thickness 200 nm).

p−GaNクラッド層412AのSi基板404側には、不図示のp−GaNコンタクト層を介してp側電極418Aが設けられている。 The Si substrate 404 side of the p-GaN cladding layer 412A, p-side electrode 418A is provided via a p-GaN contact layer (not shown). p側電極418Aは、p−GaNクラッド層412A側から順に積層されたRh/Pt/Au膜からなり、発光層414Aからの光を高反射率で反射する光反射膜としても機能する。 p-side electrode 418A is made p-GaN cladding layer 412A side from sequentially stacked a stack of Rh / Pt / Au films, also serves the light from the light emitting layer 414A as a light reflection film that reflects a high reflectivity.
なお、n−GaNクラッド層416A、発光層414A、p−GaNクラッド層412A、p側電極418Aは、後述するように、Si基板404とは異なる単結晶基板上に形成されたものが、当該Si基板404に転写されたものである。 Incidentally, n-GaN cladding layer 416A, luminescent layer 414A, p-GaN clad layer 412A, p-side electrode 418A, as described below, those formed on different single crystal substrate is a Si substrate 404, the Si those transferred to the substrate 404. 前記単結晶基板はn−GaN基板であるが、その一部は、光取出し効率を向上させるための凹凸構造420Aとして残存している。 Although the single crystalline substrate is a n-GaN substrate, a portion of which remains as a concavo-convex structure 420A for improving light extraction efficiency.

一方、Si基板404上面には、絶縁膜である酸化シリコン膜422、配線424A、および実装パッド426Aがこの順に形成されている。 On the other hand, the Si substrate 404 top surface, a silicon oxide film 422 is an insulating film, the wiring 424A, and the mounting pads 426A are formed in this order. 配線424A、実装パッド426Aは、共に、Ti/Pt/Al膜で構成されている。 Wiring 424A, the mounting pad 426A are both, and a Ti / Pt / Al film.
そして、実装パッド426Aとp側電極418Aとが、導電材料であるAu/Snからなる接合層428Aを介して接合されている。 The mounting pads 426A and the p-side electrode 418A are bonded via the bonding layer 428A made of Au / Sn which is a conductive material.

凹凸構造420A上面の一部領域(扇形の円弧部分を縁取るような領域(図20(b)参照)には、円弧状をしたn側電極430Aが設けられている。 Some areas of the concavo-convex structure 420A upper surface (region as an arc portion bordering the sector (see FIG. 20 (b)), n-side electrode 430A in which the arc shape.
凹凸構造420Aから接合層428Aに至る多層構造部分の側面には、絶縁膜であるポリイミド膜432Aが形成されている。 The side surface of the multilayer structure portion extending to the bonding layer 428A from uneven structure 420A, the polyimide film 432A is formed as an insulating film.
また、Si基板404上面の所定領域と配線424A上面の所定領域には、絶縁膜である窒化シリコン膜434が形成されている。 Further, in a predetermined region of the wiring 424A top and a predetermined region of the Si substrate 404 top surface, the silicon nitride film 434 is formed as an insulating film.

以上が、詳細な部分では一部異なるが、基本的に各LED(D01〜D04)に共通する構成である。 Or differs in part in the detailed section, a configuration common to essentially each LED (D01~D04).
D01〜D04は図20(c)に示すように直列に接続されているのであるが、(i D01~D04 is Connected in series as shown in FIG. 20 (c) but, (i
)低電位側末端のD01と後述するカソード側給電端子436との接続態様、(ii)高電位側末端のD04と後述するアノード給電端子440の接続態様、および(iii)D0 ) Connection mode between the cathode-side power supply terminals 436 to be described later D01 on the low potential side terminal, (ii) a connection mode of the anode power supply terminals 440 to be described later the high potential side terminal D04, and (iii) D0
1〜D04間の接続態様について、次に説明する。 The connection mode between 1~D04, will now be described.
(i)低電位側末端のD01とカソード側給電端子436との接続態様 図20(b)、図21(a)に示すように、Si基板404上面には、酸化シリコン膜422、窒化シリコン膜434を介してカソード側給電端子436が形成されている。 (I) connection mode view of the D01 and the cathode side power supply terminal 436 of the low potential side terminal 20 (b), as shown in FIG. 21 (a), the Si substrate 404 top surface, a silicon oxide film 422, a silicon nitride film cathode current terminal 436 are formed through a 434. カソード給電端子436は、Ti/Pt/Al膜からなる。 The cathode power supply terminal 436 is made of a Ti / Pt / Al film.

このカソード側給電端子436とD01のn側電極430Aとが、Ti/Pt/Al膜からなる配線438Aで電気的に接続されている。 The cathode current terminal 436 and the n-side electrode 430A of the D01 is electrically connected by a wiring 438A made of Ti / Pt / Al film. なお、配線438A、n側電極430Aおよびカソード側給電端子436は、後述するように同一工程において同時に一体的に形成される。 Note that the wiring 438A, n-side electrode 430A and the cathode current terminal 436 are simultaneously integrally formed in the same process as described below.
(ii)高電位側末端のD04とアノード給電端子440との接続態様 図20(b)、図21(b)に示すように、Si基板404上面には、アノード側給電端子440が形成されている。 (Ii) the high potential side connected mode between D04 and the anode power supply terminal 440 of the terminal Figure 20 (b), as shown in FIG. 21 (b), the Si substrate 404 top surface, the anode current terminal 440 is formed there. D04下方の配線424Dは、このアノード側給電端子440の下方まで延設されていて、当該延設部分でアノード側給電端子440と電気的に接続されている。 D04 lower wiring 424D, this to below the anode-side power supply terminals 440 have been extended, are the anode current terminal 440 and electrically connected in the extending portion. これにより、アノード側給電端子440とD04のp側電極418Dとが、配線424D、実装パッド426D、および接合層428Dを介して電気的に接続されることとなる。 Thus, the p-side electrode 418D of the anode current terminal 440 and D04 is the wiring 424D, will be connected mounting pad 426D, and through the bonding layer 428D electrically.
(iii)D01〜D04間の接続態様 D01・D02間、D02・D03間、D03・D04間の接続態様は、基本的にいずれも同様なので、ここでは、図21(a)を参照しながら、D01・D02間の接続態様を代表として説明する。 (Iii) between the connection mode D01 · D02 between D01~D04, between D02 · D03, connection mode between D03 · D04 is the same as any essentially, here, with reference to FIG. 21 (a), the the connection mode between the D01 · D02 is described as a representative.

D02のn側電極430Bと接続された配線438Bは、D02を構成する半導体多層膜410Bの側面にポリイミド膜432Bを介して這線され、さらに、窒化シリコン膜434の開口部434Hまで延設されている。 n-side electrode 430B and the wiring connected 438B of D02 is 這線 through the polyimide film 432B on the side surface of the semiconductor multilayer film 410B constituting the D02, further extends to the opening 434H of the silicon nitride film 434 there. そして、配線438Bの先端部とD01の直下から延設されている配線424Aとが接続されている。 Then, a wiring 424A which extends from just below the tip of the wire 438B and D01 are connected.
これにより、D01のp側電極418AとD02のn側電極430Bとが、配線438B、配線424A、実装パッド426A、および接合層428Aを介して電気的に接続されることとなる。 Thus, the n-side electrode 430B of the p-side electrode 418A and the D02 of D01, the wiring 438B, the wiring 424A, and thus are electrically connected via the mounting pads 426A, and the bonding layer 428A.

上記と同様にして、D03・D04間は配線438Dを介し(図21(b)参照。)、D02・D03間は配線438C(図27(p)参照)を介してそれぞれ接続されている。 In the same manner as described above, while D03 · D04 is via the wiring 438D (see FIG. 21 (b).), While D02 · D03 are connected, respectively through a wiring 438C (see FIG. 27 (p)).
上記にようにして、D01〜D04は、図20(c)に示すように、直列に接続されている。 As above, D01~D04, as shown in FIG. 20 (c), it is connected in series.

上記の構成を有するLEDアレイチップ402において、アノード側給電端子440とカソード側給電端子436から給電すると、各LED D01〜D04の発光層414A〜Dから波長460nmの青色光が発せられる。 In the LED array chip 402 having the above configuration, when power is supplied from the anode side power supply terminal 440 and the cathode side power supply terminal 436, the blue light from the light emitting layer 414A~D wavelength 460nm of each LED D01~D04 is emitted. またD01〜D04は、柱状部408を4等分したものなので、各D01〜D04における発光層414A〜Dの面積がほぼ同一となっている。 The D01~D04 is, so that the columnar portion 408 is divided into four equal parts, the area of ​​the light-emitting layer 414A~D is almost the same in each D01~D04. したがって、各LED(D01〜D04)に流れる電流の密度もほぼ同じになって、D01〜D04間で均一な輝度を得ることができる。 Therefore, the density of current flowing through each LED (D01~D04) be almost the same, it is possible to obtain uniform brightness between D01~D04. その結果、被照射面における照度むらの発生が防止される。 As a result, the occurrence of illuminance unevenness on the illuminated surface can be prevented.

Si基板404の上面(LED側主面)には、前記柱状部408の上面および側面(各LED間の間隙も)を覆うように蛍光体膜406が形成されている。 On the upper surface of the Si substrate 404 (LED side main surface), a phosphor film 406 to cover the upper surface and the side surface (the gap between each LED also) of the columnar portion 408 is formed. 蛍光体膜406は、シリコーンなどの透光性樹脂に(Sr,Ba) 2 SiO 4 :Eu 2+の黄色蛍光体粉末とSiO 2の微粒子を分散させたものからなる。 Phosphor film 406, the light-transmissive resin such as silicone (Sr, Ba) 2 SiO 4 : consisting of a yellow phosphor powder and the SiO 2 particles of Eu 2+ are dispersed. 蛍光体膜406は、全体に渡ってほぼ均一な厚みを有している。 Phosphor film 406 has a substantially uniform thickness throughout. すなわち、蛍光体膜406の、前記柱状部408の上面を覆う部分の厚みと側面を覆う厚みとがほぼ等しい。 That is, the phosphor film 406, the thickness of cover thickness and side surfaces of the portion covering the upper surface of the columnar portion 408 is approximately equal. なお、透光性樹脂には、シリコーンに限らず、エポキシ樹脂やポリイミド樹脂を用いても構わない。 Note that the light-transmissive resin is not limited to silicone, it may be used an epoxy resin or a polyimide resin.

各LED(D01〜D04)の発光層414から放射された青色光の一部は、上記蛍光体膜406中の蛍光体によって黄色光に変換される。 Some of the blue light emitted from the light-emitting layer 414 of each LED (D01~D04) is converted into yellow light by the phosphor in the phosphor film 406. そして、LEDからの青色光と蛍光体からの黄色光が合成されて(混色されて)白色光が発生する。 Then, the yellow light from the blue light and the phosphor from the LED are combined (are mixed) white light is generated.
このとき、LEDアレイチップ402において、発光層を含む半導体多層膜が略円柱状に形成されており、蛍光体膜406が当該半導体多層膜に対してほぼ均一な厚みで形成されている(すなわち、蛍光体膜406は、有底円筒状をしている。)ので、当該LEDアレイチップ402から得られる光のスポット形状もほぼ円形となる。 At this time, the LED array chip 402, the semiconductor multilayer film including an emission layer is formed in a substantially cylindrical shape, the phosphor film 406 is formed in a substantially uniform thickness with respect to the semiconductor multilayer film (i.e., phosphor film 406, since the bottomed cylindrical shape.), the light spot shape obtained from the LED array chips 402 are approximately circular. したがって、LEDアレイチップ402は、照明用光源として好適なものとなる。 Thus, LED array chips 402, becomes suitable as a light source for illumination.

また、n−GaNクラッド層416側を光取出し側とし、p−GaNクラッド層412の略全面に対向して設けたp側電極418に高反射率電極を採用したので、発光層414で生じp側電極418へ向って放射された青色光が当該p側電極418で光取出し面側へと反射される。 Further, the n-GaN clad layer 416 side is the light extraction side, since adopting a high reflectance electrode on the p-side electrode 418 provided opposite to substantially the entire surface of the p-GaN cladding layer 412, generated in the light emitting layer 414 p blue light emitted toward the side electrode 418 is reflected to the light extraction surface side in the p-side electrode 418. これにより、各LEDにおける光取出し効率が向上する。 Thus, light extraction efficiency can be improved in each LED.
また、Si基板404の下面には、Ti/Pt/Au膜442が形成されている。 Further, on the lower surface of the Si substrate 404, Ti / Pt / Au film 442 is formed.

LEDアレイチップ402は、実装基板上のパッドに上記Ti/Pt/Au膜442部分を直接接合し、一対の給電パッドの内の一方のパッドとカソード側給電パッド436、もう一方のパッドとアノード側給電パッド440とをそれぞれ別個のボンディングワイヤーで接続することによって実装される。 LED array chips 402, the Ti / Pt / Au film 442 partially bonded directly to pads on the mounting board, one of the pad and the cathode side power supply pad 436 of the pair of power supply pads, other pads and the anode side a power supply pad 440 respectively are implemented by connecting a separate bonding wires.
ここで、LEDアレイチップ402自体が蛍光体膜を有しており、白色光を発することができること等によって奏される効果は、上述した実施の形態1〜3の場合と同様である。 Here, has an LED array chip 402 itself phosphor film, effects are achieved by such capable of emitting white light is the same as in the first to the third embodiments.

以上の構成からなるLEDアレイチップ402の製造方法について、図22〜図27を参照しながら説明する。 A method for manufacturing the LED array chips 402 having the above structure will be described with reference to FIGS. 22 to 27. なお、図22〜図27では、LEDアレイチップ402の各構成部分となる素材部分には5000番台の符号を付し、その下3桁にはLEDアレイチップ402の対応する構成部分に付した番号を用いることとする。 In FIGS. 22 to 27 are denoted by the 5000 series reference numerals in the material portion serving as the components of the LED array chips 402, and its last three digits were subjected to corresponding components of the LED array chips 402 Number to be used.
先ず、n−GaN基板5420上に、有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition Method;MOCVD法)を用い、n−GaNバッファ層(不図示)、n-GaNクラッド層5416、InGaN/GaN6周期の多重量子井戸発光層5414、p-GaNクラッド層5412、およびp−GaNコンタクト層(不図示)をこの順に積層する[工程(a)]。 First, on n-GaN substrate 5420, metal organic chemical vapor deposition (Metal Organic Chemical Vapor Deposition Method; MOCVD method) using, n-GaN buffer layer (not shown), n-GaN cladding layer 5416, InGaN / GaN6 period multi-quantum well active layer 5414, p-GaN clad layer 5412, and p-GaN contact layer (not shown) are laminated in this order [step (a)]. なお、n−GaN基板5420は、直径2インチ、厚さ300μmの基板である。 Incidentally, n-GaN substrate 5420, a 2 inch diameter, a substrate having a thickness of 300 [mu] m. 図22に示す工程(a)から図23に示す工程(f)は、LEDアレイチップ402を構成する各LED(D01〜D04)となる素材(LEDチップ)を作製する工程である。 Step shown in FIG. 23 from step (a) that shown in FIG. 22 (f) is a step of preparing each LED (D01~D04) become Material (LED chip) constituting the LED array chip 402.

続いて、上記工程で形成された半導体多層膜5410を1mm角に分割すべく、エッチングによって溝444を入れる[工程(b)]。 Subsequently, in order to divide the semiconductor multilayer film 5410 which is formed in the above step to 1mm square, put groove 444 by etching [step (b)].
次に、溝444の内壁にパッシベーション膜として窒化膜446を形成する[工程(c)]。 Next, a nitride film 446 as a passivation film on the inner wall of the trench 444 [step (c)].
分割された半導体多層膜5410の上面に、Rh/Pt/Au膜をスパッタリングなどで形成し、p側電極5418を作製する[工程(d)]。 The divided upper surface of the semiconductor multilayer film 5410, a stack of Rh / Pt / Au films are formed, such as by sputtering, to produce a p-side electrode 5418 [step (d)].

n−GaN基板5420を研磨し、厚さ100μm程度に調整する[工程(e)]。 Polishing the n-GaN substrate 5420 is adjusted to a thickness of about 100 [mu] m [Step (e)].
続いて、1mm角のチップに分離すべく、ダイヤモンドブレードDBでダイシングする[工程(f)]。 Then, to isolate the chip 1mm square, dicing with a diamond blade DB [step (f)]. 以下、1mm角に分離されたチップを「中間チップ」と称する。 Hereinafter referred chips separated into 1mm square and "intermediate chip".
上記工程(a)〜(f)と並行して、図24の工程(g)〜図25の工程(j)を実行する。 In parallel with the above steps (a) ~ (f), performing the steps of FIG. 24 (g) ~ Figure 25 step (j).

先ず、酸化シリコン膜5422付きのSi基板5404上に配線5424を形成すべく所定の領域にTi/Pt/Au膜をスパッタリング等で形成する[工程(g)]。 First, a Ti / Pt / Au film in a predetermined region to form a wiring 5424 on the Si substrate 5404 with the silicon oxide film 5422 is formed by sputtering or the like [process (g)]. Si基板5404の直径は、6インチである。 The diameter of the Si substrate 5404 is 6 inches. なお、1枚のSi基板5404で多数個のLEDアレイチップ402が作製されるのであるが、図24以降は、そのSi基板5404の一部分の断面を表している。 Although a large number of LED array chips 402 in one of the Si substrate 5404 is being fabricated, FIG. 24 or later, it represents a cross-section of a portion of the Si substrate 5404. 当該断面の切断位置は、LEDアレイチップ402において、図20(b)に示すK・K線に相当する位置である。 Cutting position of the cross section, in the LED array chip 402, a position corresponding to the K · K line shown in FIG. 20 (b).

次に、所定の領域に窒化シリコン膜5434を形成する[工程(h)]。 Next, in a predetermined region to form a silicon nitride film 5434 [step (h)].
所定の領域にTi/Pt/Au膜を形成して実装パッド426を作製する[工程(i)]。 In a predetermined region to form a Ti / Pt / Au film making mounting pads 426 [step (i)].
さらに、実装パッド426に重ねて、Sn膜448を形成する[工程(j)]。 Additionally, superimposed on the mounting pads 426, to form the Sn film 448 [step (j)].
続いて、工程(f)で得られた中間チップ450を上記Sn膜448の位置に実装し、当該中間チップ450をSi基板5404に対して加圧しながら、300℃程度に加熱する。 Subsequently, the intermediate chips 450 obtained in the step (f) mounted on the position of the Sn film 448, while pressurizing the intermediate chip 450 relative to the Si substrate 5404 is heated to about 300 ° C.. これにより、p側電極5418(Rh/Pt/Au膜)のAu膜部分とSn膜448とが共晶接合され、中間チップ450がSi基板5404に固定される[工程(k)]。 Thus, the Au film portion and the Sn film 448 of the p-side electrode 5418 (Rh / Pt / Au film) are eutectic bonding, the intermediate chip 450 is fixed to the Si substrate 5404 [step (k)].

次に、n−GaN基板5420を、厚さ10μm程度になるまで研磨する[工程(l)]。 Next, the n-GaN substrate 5420 is polished to a thickness of about 10 [mu] m [step (l)].
図26の次工程(m)で示しているのは、Si基板5404を上方から見た図であり、9個分のLEDアレイチップ402に相当する領域が現れている。 What is shown in the following step (m) in FIG. 26 is a view of a Si substrate 5404 from above, and appear region corresponding to the LED array chip 402 of nine minutes. 工程(m)では、中間チップ450を4個一組とし、当該4個で前記柱状部408を形成すべくエッチングによって、各中間チップ450の一部を除去する。 In step (m), the intermediate chips 450 and four pair, by etching to form the pillar portion 408 with four such, to remove a portion of the intermediate chip 450. 例えば、4個の中間チップ450A〜Dで1個のLEDアレイチップ402が作製されることとなるところ、図に示すようにマスク452(網掛け部分)を施して、マスキング以外の領域をエッチングにより除去して、前記柱状部を形成するのである。 For example, when the fact that the single LED array chip 402 in the four intermediate chip 450A~D is fabricated by masked 452 (hatched portion) as shown in the figure, a region other than masked by the etching is removed, it is to form the columnar portion.

続いて、n−GaN基板5420表面を加工して、前記凹凸構造420を形成する。 Then, by processing the n-GaN substrate 5420 surface to form the uneven structure 420. また、Si基板5404を研磨して、厚さ200μm程度に調整する。 Further, by polishing the Si substrate 5404, adjusted to a thickness of approximately 200 [mu] m. さらに、研磨後の下面にTi/Pt/Au膜5442を形成する[工程(n)]。 Further, the lower surface after polishing to form a Ti / Pt / Au film 5442 [step (n)].
次に、各半導体多層膜の側面等にポリイミド膜432を形成する[工程(o)]。 Then, the side surface of each semiconductor multilayer film to form a polyimide film 432 [step (o)].
続いて、所定の領域にTi/Pt/Au膜を形成して、アノード側給電端子440、カソード側給電端子436、n側電極430、配線438を同時に作製する[工程(p)]。 Subsequently, to form a Ti / Pt / Au film in a predetermined region, the anode current terminal 440, the cathode-side power supply terminals 436, n-side electrode 430, to produce a wiring 438 at the same time [step (p)].

蛍光体膜406をスクリーン印刷等によって形成する[工程(q)]。 The phosphor film 406 is formed by screen printing or the like [process (q)].
最後に、前記4個一組毎にダイシングして[工程(r)]、LEDアレイチップ402(図20)が完成する。 Finally, by dicing the every four set [step (r)], LED array chips 402 (FIG. 20) is completed.
(実施の形態5) (Embodiment 5)
図28は、実施の形態1に係るLEDチップ2(図1参照)を有した照明モジュールである白色LEDモジュール(以下、単に「LEDモジュール」と称する。)300の外観斜視図である。 Figure 28 is a white LED module (hereinafter, simply referred to as "LED module".) Is a lighting module having a LED chip 2 (see FIG. 1) according to the first embodiment is 300 external perspective view of a. LEDモジュール300は、後述する照明器具332(図31)に装着して用いられるものである。 LED module 300, and is used by mounting the luminaire 332 (FIG. 31) described later.

LEDモジュールは、直径5cmの円形をしたAlNからなるセラミックス基板302と217個の樹脂レンズ304とを有している。 LED module, and a ceramic substrate 302 and 217 amino resin lens 304 made of AlN having a circular diameter of 5 cm. セラミックス基板302には照明器具332に取り付けるためのガイド凹部306や、照明器具332からの給電を受けるための端子308,310が設けられている。 The ceramic substrate 302 and guide recess 306 for mounting the luminaire 332, terminals 308, 310 for receiving the power supply from the luminaire 332 is provided.
図29(a)はLEDモジュール300の平面図、図29(b)は図29(a)におけるG・G線断面図、図29(c)は、図29(b)におけるチップ実装部分の拡大図をそれぞれ示している。 Figure 29 (a) is a plan view of the LED module 300, FIG. 29 (b) is G · G line sectional view in FIG. 29 (a), the FIG. 29 (c), the expansion of the chip mounting portion in FIG. 29 (b) respectively show FIG.

図29(c)に示すように、セラミックス基板302の下面には放熱特性を改善するための金メッキ312が施されている。 As shown in FIG. 29 (c), the lower surface of the ceramic substrate 302 is plated with gold 312 to improve the heat dissipation characteristics have been subjected.
図29(a)において円形に見える各レンズの中心に対応するセラミックス基板302の上に、LEDチップ2が1個ずつ(全部で217個)実装されている。 On the ceramic substrate 302 corresponding to the center of each lens looks circular in FIG. 29 (a), LED chip 2 is mounted (217 in total) one by one.
セラミックス基板302は、厚さ0.5mmでAlNを主材料とする2枚のセラミックス基板314,316が積層されてなるセラミックス基板である。 Ceramics substrate 302 is a ceramic substrate which two ceramic substrates 314 and 316 of AlN as the main material in the thickness 0.5mm are laminated. なお、セラミックス基板314,316の材料としては、AlN以外にAl 23 、BN、MgO、ZnO、SiC、ダイヤモンド等が考えられる。 As the material of the ceramic substrate 314, 316, Al 2 O 3 in addition to AlN, BN, MgO, ZnO, SiC, diamond or the like.

LEDチップ2は、下層のセラミックス基板316に実装されている。 LED chips 2 are mounted on the lower layer of the ceramic substrate 316. 上層のセラミックス基板314にはLEDチップ2を実装する空間を創出するテーパー状の貫通孔318が開設されている。 The upper layer of the ceramic substrate 314 tapered through-hole 318 to create a space for mounting the LED chip 2 is opened.
LEDチップ2の各実装位置に対応するセラミックス基板316上面には、図30(b)に示すような、カソードパッド320とアノードパッド322が形成されている。 The ceramic substrate 316 top surface corresponding to the mounting position of the LED chip 2, as shown in FIG. 30 (b), the cathode pad 320 and anode pads 322 is formed. 各パッド320,322にはCuの表面にAuメッキを行ったものが用いられている。 It is used having been subjected to the Au plating on the surface of Cu to each pad 320, 322. 各パッド320,322にはPbSnハンダが載せられ、LEDチップ2のカソード給電端子32、アノード給電端子30(図1参照)が接合される。 Each pad 320 and 322 placed is PbSn solder, the cathode power supply terminals 32 of the LED chip 2, an anode power supply terminals 30 (see FIG. 1) is bonded.

或いは、LEDチップ2の給電端子32、30に、AuSnハンダをメッキしておけば、各パッド320、322にハンダを載せる工程が不要となる。 Alternatively, the power supply terminals 32, 30 of the LED chip 2, if plated AuSn solder, the step of placing the solder on each pad 320, 322 is not required. 全パッドにLEDチップ2を配した後、リフロー炉を通してセラミック基板302の温度をハンダが溶ける温度まで上昇させれば、一度に、217個全てのLEDチップ2を接合することができる。 After arranged LED chip 2 to the entire pad, if raised through a reflow oven to a temperature at which the temperature of the ceramic substrate 302 is solder melts, at one time, it is possible to join the 217 pieces all LED chips 2. ここでは触れないが、パッドの形状、ハンダの量、LEDチップ2の給電端子の形状等を最適化しておけば、上記したリフロー半田付けは可能である。 Although not mentioned here, the shape of the pad, the solder amount, if optimizing the shape of the power supply terminals of the LED chip 2, it is possible reflow soldering as described above. なお、ハンダによらず銀ペーストやバンプにより接合しても構わない。 Incidentally, it may be bonded by silver paste or bump regardless of the solder.

ここで、実装に供されるLEDチップ2は、実装前に実施される色ムラや色温度等の光学的特性検査に合格したものである。 Here, LED chips 2 to be subjected to mounting is obtained by passing the optical characteristics inspection of color unevenness or color temperature and the like to be carried out before mounting. すなわち、本実施の形態によれば、LEDチップ2自体が蛍光体層を有しており、白色光を発することができるので、既述したように、当該LEDチップ2の実装前に上記光学的特性検査を実行することが可能となり、当該光学的特性に起因して、LEDモジュールが不良品(規格外)となることを未然に防止することができるのである。 That is, according to this embodiment, the LED chip 2 itself has a phosphor layer, it is possible to emit white light, as described above, the optical prior to mounting the LED chip 2 it is possible to perform the characteristic test, the due to the optical properties, is the LED module defective become possible to (nonstandard) can be prevented. その結果、完成品(LEDモジュール)の歩留まりが向上することになる。 As a result, the yield of finished products (LED module) is improved.

図29(c)に示すように、上層のセラミックス基板314に開設された前記貫通孔318の側壁及び当該セラミックス基板314の上面にはアルミ反射膜324が形成されている。 As shown in FIG. 29 (c), the sidewalls and upper surface of the ceramic substrate 314 of the through-hole 318 which is opened in the upper layer of the ceramic substrate 314 are formed an aluminum reflection film 324.
セラミックス基板316にLEDチップ2を実装後、第1の樹脂としてシリコーン樹脂326等でLEDチップ2を覆い、更に第2の樹脂としてエポキシ樹脂328などを用いたインジェクションモールドによりレンズ304を形成する。 After mounting the LED chip 2 to the ceramic substrate 316 to cover the LED chip 2 with a silicone resin 326 or the like as the first resin, further injection molding by forming the lens 304 using an epoxy resin 328 as a second resin.

217個のLEDチップ2は、セラミックス基板316上面に形成された配線パターン330によって、31直列7並列に接続されている。 217 pieces of LED chip 2, the ceramic substrate 316 top surface which is formed on the wiring patterns 330 are connected in parallel to the 31 series 7.
図30(a)は、レンズ304および上層のセラミックス基板314を取り除いた状態のLEDモジュール300の平面図である。 Figure 30 (a) is a plan view of the LED module 300 with the removal of the lens 304 and the upper layer of the ceramic substrate 314. LEDチップ2それぞれの実装位置のセラミックス基板316表面は、上述したようにアノードパッド322とカソードパッド320(図30(b))が配されている。 LED chip 2 ceramic substrate 316 surface of each mounting position has an anode pad 322 and a cathode pad 320 (FIG. 30 (b)) is arranged as described above.

そして各LEDチップ2と接続された各アノードパッド322と各カソードパッド320間が、LEDチップ2が31個ずつ直列に接続され、当該直列に接続された7グループのLEDチップ同士が並列に接続されるように、配線パターン330によって接続されている。 And while the anode pad 322 and the cathode pad 320 which are connected to each LED chip 2, LED chips 2 are connected in series by 31 pieces, LED chips of the connected 7 group is connected in parallel to the series in so that are connected with a wiring pattern 330. 配線パターン330の一端部側はスルーホール(不図示)を介して、図29(a)に示す正極端子308と接続され、他端部はスルーホール(不図示)を介して同図に示す負極端子310と接続されている。 One end of the wiring pattern 330 via through holes (not shown), is connected to the positive terminal 308 shown in FIG. 29 (a), the negative electrode and the other end portion is shown in the figure via the through hole (not shown) It is connected to the terminal 310.

上記のように構成されたLEDモジュール300は、照明器具332に取り付けられて使用される。 LED module 300 configured as described above is used by being attached to the light fixture 332. LEDモジュール300と照明器具332とで照明装置334が構成される。 Lighting device 334 is composed of the LED module 300 and the lighting fixture 332.
図31(a)に照明装置334の概略斜視図を、図31(b)に照明装置334の底面図を示す。 A schematic perspective view of a lighting device 334 in FIG. 31 (a), shows a bottom view of the lighting device 334 in FIG. 31 (b).

照明器具332は、例えば、室内の天井などに固定される。 Luminaire 332, for example, it is fixed to a room ceiling. 照明器具332は商用電源からの交流電力(例えば、100V、50/60Hz)を、LEDモジュール300を駆動するのに必要な直流電力に変換する電源回路(不図示)を備えている。 Luminaire 332 is provided with AC power from a commercial power supply (e.g., 100 V, 50/60 Hz) power supply circuit for converting, into DC power required to drive the LED module 300 (not shown).
図32を参照にしながら、LEDモジュール300の照明器具332への取り付け構造について説明する。 With reference to Figure 32, the description will be given of the mounting structure of the lighting fixture 332 of the LED module 300.

照明器具332はLEDモジュール300がはめ込まれる円形凹部336を有している。 Luminaire 332 has a circular recess 336 in which the LED module 300 is fitted. 円形凹部336の底面は、平坦面に仕上げられている。 The bottom surface of the circular recess 336 is finished to a flat surface. 円形凹部336の内壁の開口部寄り部分には、雌ねじ(不図示)が切られている。 The opening portion near the inner wall of the circular recess 336, the female screw (not shown) is cut. また、当該雌ねじと底面との間における内壁から、フレキシブルな給電端子338,340とガイド片342とが突出されている。 Further, from the inner wall between the said internal thread and the bottom surface, a flexible power supply terminals 338, 340 and the guide piece 342 is projected. なお、給電端子338が正極、給電端子340が負極である。 Incidentally, the feeding terminal 338 is positive, the feeding terminal 340 is a negative electrode.

LEDモジュール300を照明器具332へ取り付けるための部材として、シリコンゴム製のO−リング344とリングねじ346とが備えられている。 As a member for attaching the LED module 300 to the lighting fixture 332, and a silicone rubber O- ring 344 and the ring screw 346 is provided. リングねじ346は略矩形断面を有するリング状をしており、その外周には、不図示の雄ねじが形成されている。 The ring screw 346 has a ring shape having a substantially rectangular cross section, in its outer periphery a male thread (not shown) is formed. また、リングねじ346は、その周方向の一部が切りかかれてなる切り欠き部346Aを有している。 The ring screw 346 has a cutout portion 346A that part of the circumferential direction formed by Kakare cut.

続いて、取り付け手順を説明する。 Next, explaining the mounting procedure.
まず、LEDモジュール300を円形凹部336にはめ込む。 First, fitting the LED module 300 to the circular recess 336. このとき、LEDモジュール300のセラミックス基板302が、給電端子338,340と円形凹部336の底面との間に位置するとともに、ガイド凹部306とガイド片342とが係合するようにはめ込む。 At this time, the ceramic substrate 302 of the LED module 300, as well as positioned between the bottom surface of the power supply terminals 338, 340 and the circular recess 336, and a guide recess 306 and the guide piece 342 fitted to engage. ガイド凹部306とガイド片342とで、正極端子308、負極端子310と対応する給電端子338,340との位置合わせがなされる。 In the guide recess 306 and the guide piece 342, the positive electrode terminal 308, the alignment of the feeding terminal 338, 340 corresponding to the negative terminal 310 are made.

LEDモジュール300がはめ込まれると、O-リング344を装着した後、リングねじ346を円形凹部336にねじ込んで固定する。 When the LED module 300 is fitted, after mounting the O- ring 344 is fixed by screwing the ring screw 346 to the circular recess 336. これにより、正極端子308と給電端子338、負極端子310と給電端子340とが密着し、電気的に確実に接続されることになる。 Thus, the positive electrode terminal 308 and the power supply terminal 338, negative terminal 310 and the power supply terminal 340 comes into close contact will be electrically reliably connected. また、セラミックス基板302のほぼ全面と円形凹部336の平坦な底面とが密着することになり、LEDモジュール300で発生した熱が照明器具332へ効果的に伝達され、LEDモジュール300の冷却効果が向上することになる。 Also, will be a substantially flat bottom surface of the entire surface and the circular recess 336 of the ceramic substrate 302 is in close contact, heat generated by the LED module 300 is effectively transferred to the luminaire 332, improving the cooling effect of the LED module 300 It will be. なお、LEDモジュール300の照明器具332への熱伝達効率を更に上げるため、セラミックス基板302と円形凹部336の底面にシリコングリスを塗布することとしても良い。 Incidentally, in order to further improve the heat transfer efficiency to the lighting fixture 332 of the LED module 300, it is also possible to apply a silicon grease on the bottom surface of the ceramic substrate 302 and the circular recess 336.

上記の構成からなる照明装置334において、商業電源から給電がなされると、前述したように、各LEDチップ2から白色光が発され、レンズ304を介して放射される。 A lighting device 334 having the above structure, when power is supplied from a commercial power source, as described above, white light is emitted from the LED chip 2 is radiated through the lens 304.
LEDモジュール300に対して電流を1A流したときの典型的な特性として、全光束は4,000lm、中心光度10,000cdであった。 Typical properties at a current 1A to the LED module 300, total luminous flux 4,000Lm, was the center luminous intensity 10,000cd. また、その発光スペクトルは図33に示すとおりであった。 Further, the emission spectrum was as shown in Figure 33.

ここまでは、半導体発光装置を照明モジュールや照明装置等の照明用途に用いる例を紹介してきたが、これに限らず、本発明に係る半導体発光装置は表示用途に用いることができる。 So far, there have been some examples of using the semiconductor light-emitting device to lighting applications such as lighting module and lighting device is not limited to this, the semiconductor light-emitting device according to the present invention can be used for the display application. すなわち、本発明に係る半導体発光装置を表示素子の光源として利用しても構わない。 That is, it may be used a semiconductor light emitting device according to the present invention as a light source of the display device. 表示素子としては、例えば、LEDチップをパッケージングしてなる表面実装型(SMD)LEDが挙げられる。 As a display element, for example, a surface mount type of LED chips formed by packaging (SMD) LED and the like. 表面実装型LEDは、例えば、セラミックス基板上に半導体発光装置(LEDチップ)をマウントし、当該半導体発光装置を透明のエポキシ樹脂で封止した構造を有するものである。 Surface mount LED, for example, to mount the semiconductor light emitting device (LED chip) on a ceramic substrate, and has a structure that seals the semiconductor light emitting device with a transparent epoxy resin.

表面実装型LEDは、単体であるいは複数個同時に使用される。 A surface-mounted LED is alone or in plurality are used at the same time. 単体で使用される例としては、テレビやビデオ、エアコンといった家電製品のリモコンに搭載される場合や、あるいは当該家電製品の電源ランプとして用いられる場合等がある。 Examples to be used alone, and the like when used as a case and or power lamp of the household appliances, television and video, it is mounted on a remote control home appliances such as air conditioning. 複数同時に使用される例としては、文字、数字、記号等を表示するドット・マトリックス表示装置の各ドットとして用いられる場合が挙げられる。 Examples to be used multiple simultaneously, letters, numbers, when used as each dot of the dot matrix display device and the like for displaying the symbols, and the like.

以上、本発明を実施の形態に基づいて説明してきたが、本発明は上記形態に限らないことは勿論であり、例えば、以下のような形態とすることも可能である。 Although the present invention has been described based on the embodiments, the present invention is not limited to the above embodiment is of course, for example, it is possible to following forms.
(1)上記実施の形態1〜3では、サファイア基板(単結晶基板)上に半導体多層膜を結晶成長によって形成した後、当該サファイア基板上において、半導体多層膜をLED(アレイ)チップ(半導体発光装置)単位に分割することとした(図2工程(b)、図9工程(b)、図16工程(b))。 (1) In the first to third embodiments, after forming by crystal growth a semiconductor multilayer film on a sapphire substrate (single crystal substrate), on the sapphire substrate, the semiconductor multilayer film LED (array) chip (semiconductor light emitting it was decided to divide the device) unit (FIG. 2 step (b), FIG. 9 step (b), FIG. 16 step (b)). しかしながら、これに限らず、半導体多層膜の上記分割はサファイア基板上では行わず、最終的にLED(アレイ)チップを構成することとなるベース基板(高抵抗Si基板1004(図3等)、n型SiC基板2104(図10等)、AlN基板3204(図17等))に、結晶成長した半導体多層膜の全部を転写した後に、当該ベース基板上で行うこととしてもよい。 However, not limited thereto, the dividing of the semiconductor multilayer film is not performed on a sapphire substrate, eventually LED (array) base substrate (high-resistance Si substrate 1004 to constitute the chip (FIG. 3, etc.), n -type SiC substrate 2104 (FIG. 10, etc.), the AlN substrate 3204 (FIG. 17, etc.)), after transferring the whole of the semiconductor multilayer film crystal growth may be performed in the base substrate.
(2)上記実施の形態4では、半導体多層膜を略円柱状に形成したが、これに限らず、N角柱状(Nは5以上の整数)としてもよい。 (2) In the fourth embodiment has formed the semiconductor multilayer film in a substantially cylindrical shape, not limited thereto, N prismatic (N is an integer of 5 or more) may be. すなわち、5角以上の柱状体とすることにより、得られる光のスポット形状が方形よりも円形に近づいたものとなるからである。 That is, by a pentagon or more of the columnar body, the spot shape of the light obtained is because the ones closer to circular than rectangular. また、N角柱状とする場合には、正N角柱状とし、Nは偶数であることが好ましい。 Further, in the case of the N prismatic shape, a positive N prismatic, it is preferable N is an even number. こうすることにより、円形の場合と同様、点対称となるスポット形状が得られるからである。 By doing so, as in the case of circular, because the spot shape which is point-symmetric to obtain.
(3)上記実施の形態4では、柱状体に形成された半導体多層膜を4の領域に分割して、4個の独立したLED(発光素子)を形成することとしたが、分割する個数は、4個に限らず、任意である。 (3) In the fourth embodiment, by dividing the semiconductor multilayer film formed on the columnar body in the fourth region, it was decided to form four independent LED (light emitting element), the number of split , not limited to four, it is arbitrary. また、分割することなく一体的な円柱状またはN角柱状のままとしても構わない。 Further, it may be left in the integral cylindrical or N prismatic without dividing. すなわち、アレイとせずに、1個のLED(発光素子)で一のLEDチップを構成することとしてもよい。 That is, without the array, it is also possible to configure one of the LED chips in one LED (light emitting element).

以上のように、本発明に係る半導体発光装置は、実装前に色むら等の光学的検査を必要とする照明分野などに適する。 As described above, the semiconductor light-emitting device according to the present invention is suitable for lighting fields requiring optical inspection such as color unevenness before implementation.

実施の形態1に係るLEDチップを示す図である。 Is a diagram illustrating an LED chip according to the first embodiment. (a)は蛍光体層を除いた状態の平面図であり、(b)は(a)におけるA・A線断面図であり、(c)は下面図である。 (A) is a plan view of a state excluding the phosphor layer, (b) is a A · A line sectional view in (a), (c) is a bottom view. 実施の形態1に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the first embodiment. 実施の形態1に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the first embodiment. 実施の形態1に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the first embodiment. 実施の形態1に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the first embodiment. 実施の形態1に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the first embodiment. 実施の形態1に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the first embodiment. 実施の形態2に係るLEDチップを示す図である。 Is a diagram illustrating an LED chip according to the second embodiment. (a)は蛍光体層を除いた状態の平面図であり、(b)は(a)におけるB・B線断面図である。 (A) is a plan view of a state excluding the phosphor layer, a B · B line sectional view in (b) is (a). 実施の形態2に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the second embodiment. 実施の形態2に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the second embodiment. 実施の形態2に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the second embodiment. 実施の形態2に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the second embodiment. 実施の形態2に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the second embodiment. 実施の形態2に係るLEDチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED chip manufacturing process according to the second embodiment. 実施の形態3に係るLEDアレイチップを示す図である。 It is a diagram showing a LED array chip according to the third embodiment. (a)は蛍光体層を除いた状態の平面図であり、(b)は(a)におけるC・C線断面図であり、(c)はLEDアレイチップ内の接続図である。 (A) is a plan view of a state excluding the phosphor layer, (b) is a C · C line cross-sectional view in (a), (c) is a connection diagram in the LED array chip. 実施の形態3に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the third embodiment. 実施の形態3に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the third embodiment. 実施の形態3に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the third embodiment. 実施の形態3に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the third embodiment. 実施の形態4に係るLEDアレイチップを示す図である。 It is a diagram showing a LED array chip according to the fourth embodiment. (a)は斜視図であり、(b)は平面図であり、(c)はLEDアレイチップ内の接続図である。 (A) is a perspective view, (b) is a plan view, (c) is a connection diagram in the LED array chip. (a)は、図20(b)におけるH・H線断面図であり、(b)は、同J・J線断面図である。 (A) is a H · H line sectional view in FIG. 20 (b), (b) is the same J · J line sectional view. 実施の形態4に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the fourth embodiment. 実施の形態4に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the fourth embodiment. 実施の形態4に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the fourth embodiment. 実施の形態4に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the fourth embodiment. 実施の形態4に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the fourth embodiment. 実施の形態4に係るLEDアレイチップの製造工程の一部を示す図である。 It is a diagram showing a part of an LED array chip manufacturing process according to the fourth embodiment. 実施の形態5に係る白色LEDモジュールの斜視図である。 Is a perspective view of a white LED module according to the fifth embodiment. (a)は上記白色LEDモジュールの平面図であり、(b)は(a)におけるG・G線断面図であり、(c)は、(b)におけるチップ実装部の拡大図である。 (A) is a plan view of the white LED module, (b) is a G · G line sectional view in (a), (c) is an enlarged view of a chip mounting portion in (b). (a)は上記白色LEDモジュールにおける配線パターンを示す図であり、(b)は、白色LEDモジュールを構成するセラミックス基板上に形成されるパッドパターンを示す図である。 (A) is a diagram showing a wiring pattern of the white LED module, (b) are diagrams showing the pad patterns formed on the ceramic substrate constituting the white LED module. (a)は実施の形態5における照明装置を示す斜視図であり、(b)は当該照明装置の下面図である。 (A) is a perspective view of the lighting device in the fifth embodiment, (b) is a bottom view of the lighting device. 実施の形態5における照明装置の分解斜視図である。 It is an exploded perspective view of a lighting device in the fifth embodiment. 実施の形態5における照明装置の発光スペクトルを示す図である。 Is a graph showing an emission spectrum of the lighting device in the fifth embodiment.

符号の説明 Description of codes

2、102 白色LEDチップ 4 高抵抗Si基板 6、106、206、410 半導体多層膜 8、108、208 蛍光体膜 10、110、210 p−AlGaN層 12、112、212 InGaN/AlGaN多重量子井戸発光層 14、114、214 n−AlGaN層 16 高反射率電極 22、222、420 凹凸構造 104 n型SiC基板 202、402 白色LEDアレイチップ 204 AlN基板 216 p側電極 404 Si基板 408 柱状部 412 p−GaNクラッド層 414 InGaN/GaN多重量子井戸発光層 416 n−GaNクラッド層 418 p側電極(Rh/Pt/Au膜からなる光反射膜) 2,102 white LED chips 4 high-resistance Si substrate 6,106,206,410 semiconductor multilayer 8,108,208 phosphor film 10, 110, 210 p-AlGaN layer 12, 112, 212 InGaN / AlGaN multiple quantum well light emitting layers 14, 114, 214 n-AlGaN layer 16 highly reflective electrode 22,222,420 uneven structure 104 n-type SiC substrate 202, 402 white LED array chip 204 AlN substrate 216 p-side electrode 404 Si substrate 408 columnar portion 412 p- GaN clad layer 414 InGaN / GaN multiple quantum well light emitting layer 416 n-GaN cladding layer 418 p-side electrode (Rh / Pt / Au consisting film light reflecting film)
5420 n−GaN基板 5420 n-GaN substrate

Claims (12)

  1. 実装に供される半導体発光装置であって、 Is subjected to mounting a semiconductor light emitting device,
    発光層を含む半導体多層膜と、 A semiconductor multilayer film including a light emitting layer,
    前記半導体多層膜の主面よりも一回り大きな面積の主面を有するベース基板とを有し、 And a base substrate having a main surface having a large area slightly larger than the main surface of the semiconductor multilayer film,
    前記半導体多層膜は前記ベース基板における一方の主面の中ほどに配されており、蛍光体膜が、前記ベース基板で受けるような形で、前記半導体多層膜の側面およびベース基板とは反対側の主面を覆うように形成されていることを特徴とする半導体発光装置。 The semiconductor multilayer film is disposed in the middle of the one main surface of the base substrate, the phosphor film, in such a way received by the base substrate, opposite to the side surface and the base substrate of the semiconductor multilayer film the semiconductor light emitting device characterized by being formed so as to cover the main surface.
  2. 前記半導体多層膜は、前記ベース基板とは異なる単結晶基板上で結晶成長により形成されたものが、当該ベース基板に転写されたものであることを特徴とする請求項1記載の半導体発光装置。 The semiconductor multilayer film, which said base substrate is formed by crystal growth on different single crystal substrate, a semiconductor light emitting device according to claim 1, characterized in that transferred to the base substrate.
  3. 前記半導体多層膜と前記ベース基板との間に金属反射膜が形成されていることを特徴とする請求項1または2記載の半導体発光装置。 The semiconductor multilayer film and the semiconductor light emitting device according to claim 1 or 2, wherein the metal reflective film is formed between the base substrate.
  4. 前記半導体多層膜は、前記ベース基板側から、少なくともp型半導体層、発光層、n型半導体層がこの順に積層されてなることを特徴とする請求項1〜3にいずれか1項に記載の半導体発光装置。 The semiconductor multilayer film from the base substrate side, at least a p-type semiconductor layer, light emitting layer, n-type semiconductor layer according to item 1 or in claims 1 to 3, characterized by being laminated in this order semiconductor light-emitting device.
  5. 前記n型半導体層の前記発光層とは反対側となる主面に、光取り出し効率を改善するための凹凸構造が形成されていることを特徴とする請求項4記載の半導体発光装置。 The n-type in the main surface on the opposite side to the light emitting layer of the semiconductor layer, a semiconductor light emitting device according to claim 4, wherein the concavo-convex structure to improve the light extraction efficiency is formed.
  6. 前記半導体多層膜は、略円形または略N角形(Nは5以上の整数)をした横断面を有する柱状部に形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体発光装置。 The semiconductor multilayer film according to claim 1, characterized in that it is formed on the columnar portion having a cross-section having a substantially circular or substantially N polygon (N is an integer of 5 or more) the semiconductor light-emitting device.
  7. 前記ベース基板は方形の基板であることを特徴とする請求項6記載の半導体発光装置。 The base substrate is a semiconductor light emitting device according to claim 6, characterized in that the substrate of the square.
  8. 前記蛍光体膜は、前記半導体多層膜の前記ベース基板とは反対側の主面を覆う部分の厚みと前記側面を覆う部分の厚みとがほぼ等しいことを特徴とする請求項1〜7のいずれか1項に記載の半導体発光装置。 The phosphor layer can be of any claims 1 to 7 wherein the said base substrate of the semiconductor multilayer film and the thickness of the portion covering the side surface and the thickness of the portion covering the main surface on the opposite side, characterized in that approximately equal or a semiconductor light emitting device according to (1).
  9. 実装基板を有し、 It has a mounting board,
    請求項1〜8のいずれか1項に記載の半導体発光装置が前記実装基板に実装されていることを特徴とする照明モジュール。 Lighting module semiconductor light-emitting device according to any one of claims 1-8, characterized in that it is mounted on the mounting substrate.
  10. 光源として、請求項9に記載の照明モジュールを備えたことを特徴とする照明装置。 As a light source, an illumination apparatus comprising the lighting module according to claim 9.
  11. 光源として、請求項1〜8のいずれか1項に記載の半導体発光装置を備えたことを特徴とする表示素子。 As a light source, a display element comprising the semiconductor light-emitting device according to any one of claims 1-8.
  12. 半導体発光装置の製造方法であって、 A method of manufacturing a semiconductor light emitting device,
    単結晶基板の一方の主表面上に発光層を含む半導体多層膜を、結晶成長によって形成する半導体多層膜形成工程と、 A semiconductor multilayer film including an emission layer on one main surface of the single crystal substrate, a semiconductor multilayer film formation step of forming by crystal growth,
    前記半導体多層膜の最外層に第1の金属膜を形成する第1金属膜形成工程と、 A first metal layer forming step of forming a first metal film on the outermost layer of the semiconductor multilayer film,
    ベース基板上に第2の金属膜を形成する第2金属膜形成工程と、 And the second metal film forming step of forming a second metal film on the base substrate,
    前記単結晶基板と前記ベース基板とを、前記第1の金属膜と前記第2の金属膜とを接合することにより貼り合わせる貼合せ工程と、 A combined step lamination bonding by the a single crystal substrate wherein the base substrate and bonding the second metal film and the first metal film,
    前記半導体多層膜から前記単結晶基板を分離する基板分離工程と、 A substrate separation process of separating the single crystal substrate from the semiconductor multilayer film,
    前記貼り合わせ工程の前、または、前記基板分離工程の後に、前記半導体多層膜を前記半導体発光装置単位に分割する多層膜分割工程と、 Prior to the bonding step, or after the substrate separation step, the multilayer film dividing step of dividing the semiconductor multilayer film on the semiconductor light emitting device units,
    前記基板分離工程の後に、半導体発光装置単位に分割された各半導体多層膜部分の周囲に蛍光体膜を形成する蛍光体膜形成工程と、 After the substrate separation step, and a phosphor film forming a phosphor film around each semiconductor multilayer parts divided in a semiconductor light-emitting device units,
    前記半導体発光装置単位で前記ベース基板をダイシングするダイシング工程と、 A dicing step of dicing the base substrate in the semiconductor light emitting device units,
    を含むことを特徴とする半導体発光装置の製造方法。 The method of manufacturing a semiconductor light emitting device which comprises a.
JP2004238614A 2004-02-03 2004-08-18 Semiconductor light-emitting device, lighting module, lighting device, display device, and method of manufacturing semiconductor light-emitting device Pending JP2005252222A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004026851 2004-02-03
JP2004238614A JP2005252222A (en) 2004-02-03 2004-08-18 Semiconductor light-emitting device, lighting module, lighting device, display device, and method of manufacturing semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004238614A JP2005252222A (en) 2004-02-03 2004-08-18 Semiconductor light-emitting device, lighting module, lighting device, display device, and method of manufacturing semiconductor light-emitting device

Publications (1)

Publication Number Publication Date
JP2005252222A true JP2005252222A (en) 2005-09-15

Family

ID=35032381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004238614A Pending JP2005252222A (en) 2004-02-03 2004-08-18 Semiconductor light-emitting device, lighting module, lighting device, display device, and method of manufacturing semiconductor light-emitting device

Country Status (1)

Country Link
JP (1) JP2005252222A (en)

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128710A (en) * 2004-10-28 2006-05-18 Lumileds Lighting Us Llc Package-integrated thin-film led
JP2007123573A (en) * 2005-10-28 2007-05-17 Toshiba Corp Semiconductor light emitting element, its manufacturing method and semiconductor light-emitting device
JP2007214569A (en) * 2006-02-09 2007-08-23 Samsung Electro Mech Co Ltd Flip-chip light-emitting device
JP2008053685A (en) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd Vertical-structure gallium nitride light-emitting diode element, and its manufacturing method
WO2008102548A1 (en) * 2007-02-21 2008-08-28 Panasonic Corporation Semiconductor light emitting element and method for manufacturing semiconductor light emitting device
JP2008294224A (en) * 2007-05-24 2008-12-04 Stanley Electric Co Ltd Semiconductor light emitting device
WO2009004980A1 (en) * 2007-06-29 2009-01-08 Showa Denko K.K. Method for manufacturing light emitting diode
JP2009510733A (en) * 2005-09-30 2009-03-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method of manufacturing an optoelectronic semiconductor chip and the chip
WO2009044698A1 (en) * 2007-10-01 2009-04-09 Showa Denko K.K. Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP2009231560A (en) * 2008-03-24 2009-10-08 Stanley Electric Co Ltd Method of manufacturing semiconductor light emitting device
JP2010505252A (en) * 2006-09-27 2010-02-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Emitting diode device and a manufacturing method thereof
JP2010517290A (en) * 2007-01-22 2010-05-20 クリー インコーポレイテッドCree Inc. Wafer level phosphor coating method and apparatus which is manufactured by utilizing the method
JP2010157579A (en) * 2008-12-26 2010-07-15 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor light emitting element
JP2010157679A (en) * 2008-12-30 2010-07-15 Shogen Koden Kofun Yugenkoshi Chip-level package of light emitting diode
JP2011040425A (en) * 2009-08-06 2011-02-24 Stanley Electric Co Ltd Semiconductor light emitting device, and method of manufacturing the same
JP2011142353A (en) * 2011-04-19 2011-07-21 Toshiba Corp Semiconductor light emitting element, method of manufacturing the same, and semiconductor light emitting device
JP2011166150A (en) * 2010-02-11 2011-08-25 Lg Innotek Co Ltd Light emitting device
JP2011187496A (en) * 2010-03-04 2011-09-22 Dowa Electronics Materials Co Ltd Semiconductor light-emitting element and method of manufacturing the same
JP2011223000A (en) * 2010-04-12 2011-11-04 Lg Innotek Co Ltd Light-emitting device and light-emitting device package
JP2012009886A (en) * 2011-08-25 2012-01-12 Sharp Corp Light emitting device
JP2012134253A (en) * 2010-12-20 2012-07-12 Toyoda Gosei Co Ltd Led module for illumination
JP2012521644A (en) * 2009-03-25 2012-09-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Light emitting diode
JP2013046050A (en) * 2011-08-22 2013-03-04 Lg Innotek Co Ltd Light-emitting element and light-emitting element package
JP2013145911A (en) * 2007-12-28 2013-07-25 Seoul Opto Devices Co Ltd Light emitting diode and method of fabricating the same
KR101318913B1 (en) * 2007-04-30 2013-10-17 트리도닉 예너스도르프 게엠베하 LED Module with Colour Conversion Layer Desinged for a Homogenous Colour Distribution
JP2013219398A (en) * 2013-07-26 2013-10-24 Stanley Electric Co Ltd Semiconductor light emitting device
KR20140015585A (en) * 2011-08-09 2014-02-06 에피스타 코포레이션 Optoelectronic component and manufacturing method therefor
US8778601B2 (en) 2010-03-05 2014-07-15 Rohm and Haas Electronic Materials Methods of forming photolithographic patterns
US8841838B2 (en) 2007-03-15 2014-09-23 Sharp Kabushiki Kaisha Light emitting device and method for manufacturing the same
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2014239229A (en) * 2014-07-01 2014-12-18 シャープ株式会社 Light emission device and method of manufacturing the same
JP2015015504A (en) * 2014-10-23 2015-01-22 シャープ株式会社 Light-emitting device and method of manufacturing the same
US8962362B2 (en) 2009-11-05 2015-02-24 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
JP2015097298A (en) * 2015-02-13 2015-05-21 ビービーエスエイ リミテッドBBSA Limited Method for manufacturing group iii nitride semiconductor vertical structure led chip
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9093616B2 (en) 2003-09-18 2015-07-28 Cree, Inc. Molded chip fabrication method and apparatus
KR101548022B1 (en) * 2007-01-22 2015-08-27 크리, 인코포레이티드 Wafer level phosphor coating method and devices fabricated utilizing method
US9142740B2 (en) 2003-07-04 2015-09-22 Epistar Corporation Optoelectronic element and manufacturing method thereof
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US9196799B2 (en) 2007-01-22 2015-11-24 Cree, Inc. LED chips having fluorescent substrates with microholes and methods for fabricating
WO2016142992A1 (en) * 2015-03-06 2016-09-15 住友大阪セメント株式会社 Composition for forming light scattering composite body, light scattering composite body and method for producing same
JP2016181714A (en) * 2016-06-10 2016-10-13 シャープ株式会社 Light-emitting device
US9502603B2 (en) 2011-05-12 2016-11-22 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
KR101928328B1 (en) * 2012-07-26 2018-12-12 안상정 Semiconductor light emitting device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185007A (en) * 1984-09-28 1986-04-30 Fujikura Ltd Heat-shrinkable coated material for connecting cable
JPH0388422U (en) * 1989-12-20 1991-09-10
JPH11191642A (en) * 1997-12-26 1999-07-13 Rohm Co Ltd Semiconductor light-emitting element, semiconductor light-emitting module and manufacture of these
JP2000091628A (en) * 1998-09-09 2000-03-31 Murata Mfg Co Ltd Semiconductor light emitting element
JP2001284641A (en) * 2000-03-31 2001-10-12 Sony Corp Image display element
JP2001298216A (en) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd Surface-mounting semiconductor light-emitting device
JP2002158376A (en) * 2000-11-22 2002-05-31 Matsushita Electric Ind Co Ltd Light emitting diode illuminator
WO2003034508A1 (en) * 2001-10-12 2003-04-24 Nichia Corporation Light emitting device and method for manufacture thereof
WO2003044872A1 (en) * 2001-11-19 2003-05-30 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
JP2003218397A (en) * 2002-01-18 2003-07-31 Matsushita Electric Ind Co Ltd Semiconductor light emission device and light emission device for lighting using the same
JP2003532298A (en) * 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light-emitting semiconductor element

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185007A (en) * 1984-09-28 1986-04-30 Fujikura Ltd Heat-shrinkable coated material for connecting cable
JPH0388422U (en) * 1989-12-20 1991-09-10
JPH11191642A (en) * 1997-12-26 1999-07-13 Rohm Co Ltd Semiconductor light-emitting element, semiconductor light-emitting module and manufacture of these
JP2000091628A (en) * 1998-09-09 2000-03-31 Murata Mfg Co Ltd Semiconductor light emitting element
JP2001284641A (en) * 2000-03-31 2001-10-12 Sony Corp Image display element
JP2001298216A (en) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd Surface-mounting semiconductor light-emitting device
JP2003532298A (en) * 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light-emitting semiconductor element
JP2002158376A (en) * 2000-11-22 2002-05-31 Matsushita Electric Ind Co Ltd Light emitting diode illuminator
WO2003034508A1 (en) * 2001-10-12 2003-04-24 Nichia Corporation Light emitting device and method for manufacture thereof
WO2003044872A1 (en) * 2001-11-19 2003-05-30 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
JP2003218397A (en) * 2002-01-18 2003-07-31 Matsushita Electric Ind Co Ltd Semiconductor light emission device and light emission device for lighting using the same

Cited By (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142740B2 (en) 2003-07-04 2015-09-22 Epistar Corporation Optoelectronic element and manufacturing method thereof
US9893244B2 (en) 2003-07-04 2018-02-13 Epistar Corporation Optoelectronic element
US9093616B2 (en) 2003-09-18 2015-07-28 Cree, Inc. Molded chip fabrication method and apparatus
US9105817B2 (en) 2003-09-18 2015-08-11 Cree, Inc. Molded chip fabrication method and apparatus
US10164158B2 (en) 2003-09-18 2018-12-25 Cree, Inc. Molded chip fabrication method and apparatus
JP2006128710A (en) * 2004-10-28 2006-05-18 Lumileds Lighting Us Llc Package-integrated thin-film led
US9099574B2 (en) 2005-09-30 2015-08-04 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing it
JP2009510733A (en) * 2005-09-30 2009-03-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method of manufacturing an optoelectronic semiconductor chip and the chip
JP2007123573A (en) * 2005-10-28 2007-05-17 Toshiba Corp Semiconductor light emitting element, its manufacturing method and semiconductor light-emitting device
JP2007214569A (en) * 2006-02-09 2007-08-23 Samsung Electro Mech Co Ltd Flip-chip light-emitting device
JP2008053685A (en) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd Vertical-structure gallium nitride light-emitting diode element, and its manufacturing method
US7872276B2 (en) 2006-08-23 2011-01-18 Samsung Led Co., Ltd. Vertical gallium nitride-based light emitting diode and method of manufacturing the same
US8796115B2 (en) 2006-09-27 2014-08-05 Osram Opto Semiconductors Gmbh Light-emitting diode arrangement and method for producing the same
JP2010505252A (en) * 2006-09-27 2010-02-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Emitting diode device and a manufacturing method thereof
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
KR101548022B1 (en) * 2007-01-22 2015-08-27 크리, 인코포레이티드 Wafer level phosphor coating method and devices fabricated utilizing method
JP2010517290A (en) * 2007-01-22 2010-05-20 クリー インコーポレイテッドCree Inc. Wafer level phosphor coating method and apparatus which is manufactured by utilizing the method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9196799B2 (en) 2007-01-22 2015-11-24 Cree, Inc. LED chips having fluorescent substrates with microholes and methods for fabricating
JP4527197B2 (en) * 2007-02-21 2010-08-18 パナソニック株式会社 The method of manufacturing a semiconductor light emitting device and a semiconductor light emitting device
WO2008102548A1 (en) * 2007-02-21 2008-08-28 Panasonic Corporation Semiconductor light emitting element and method for manufacturing semiconductor light emitting device
JPWO2008102548A1 (en) * 2007-02-21 2010-05-27 パナソニック株式会社 The method of manufacturing a semiconductor light emitting device and a semiconductor light emitting device
US7951625B2 (en) 2007-02-21 2011-05-31 Panasonic Corporation Semiconductor light emitting element and method for manufacturing semiconductor light emitting device
US9755115B2 (en) 2007-03-15 2017-09-05 Sharp Kabushiki Kaisha Light emitting device and method for manufacturing the same
US9966504B2 (en) 2007-03-15 2018-05-08 Sharp Kabushiki Kaisha Light emitting device and method for manufacturing the same
US9478716B2 (en) 2007-03-15 2016-10-25 Sharp Kabushiki Kaisha Light emitting device and method for manufacturing the same
US8841838B2 (en) 2007-03-15 2014-09-23 Sharp Kabushiki Kaisha Light emitting device and method for manufacturing the same
US9484502B2 (en) 2007-03-15 2016-11-01 Sharp Kabushiki Kaisha Light emitting device and method for manufacturing the same
KR101318913B1 (en) * 2007-04-30 2013-10-17 트리도닉 예너스도르프 게엠베하 LED Module with Colour Conversion Layer Desinged for a Homogenous Colour Distribution
JP2008294224A (en) * 2007-05-24 2008-12-04 Stanley Electric Co Ltd Semiconductor light emitting device
US9166118B2 (en) 2007-05-24 2015-10-20 Stanley Electric Co., Ltd. Semiconductor light emitting apparatus
US8742433B2 (en) 2007-05-24 2014-06-03 Stanley Electric Co., Ltd. Semiconductor light emitting apparatus
JP5278317B2 (en) * 2007-06-29 2013-09-04 豊田合成株式会社 Manufacturing method of light emitting diode
WO2009004980A1 (en) * 2007-06-29 2009-01-08 Showa Denko K.K. Method for manufacturing light emitting diode
US8097478B2 (en) 2007-06-29 2012-01-17 Showa Denko K.K. Method for producing light-emitting diode
WO2009044698A1 (en) * 2007-10-01 2009-04-09 Showa Denko K.K. Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US8138001B2 (en) 2007-10-01 2012-03-20 Showa Denko K.K. Semiconductor light-emitting device and method for producing semiconductor light-emitting device
KR101055590B1 (en) 2007-10-01 2011-08-08 쇼와 덴코 가부시키가이샤 Method of manufacturing semiconductor light emitting device and semiconductor light emitting device
JP2009088318A (en) * 2007-10-01 2009-04-23 Showa Denko Kk Semiconductor light-emitting device and method for manufacturing the semiconductor light-emitting device
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
JP2013145911A (en) * 2007-12-28 2013-07-25 Seoul Opto Devices Co Ltd Light emitting diode and method of fabricating the same
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2009231560A (en) * 2008-03-24 2009-10-08 Stanley Electric Co Ltd Method of manufacturing semiconductor light emitting device
JP2010157579A (en) * 2008-12-26 2010-07-15 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor light emitting element
JP2010157679A (en) * 2008-12-30 2010-07-15 Shogen Koden Kofun Yugenkoshi Chip-level package of light emitting diode
JP2012521644A (en) * 2009-03-25 2012-09-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Light emitting diode
JP2011040425A (en) * 2009-08-06 2011-02-24 Stanley Electric Co Ltd Semiconductor light emitting device, and method of manufacturing the same
JP5690738B2 (en) 2009-11-05 2015-03-25 ビービーエスエイ リミテッドBBSA Limited Method for manufacturing group III nitride semiconductor vertical structure LED chip
US9012935B2 (en) 2009-11-05 2015-04-21 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
US8962362B2 (en) 2009-11-05 2015-02-24 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
JP2011166150A (en) * 2010-02-11 2011-08-25 Lg Innotek Co Ltd Light emitting device
JP2011187496A (en) * 2010-03-04 2011-09-22 Dowa Electronics Materials Co Ltd Semiconductor light-emitting element and method of manufacturing the same
US8778601B2 (en) 2010-03-05 2014-07-15 Rohm and Haas Electronic Materials Methods of forming photolithographic patterns
JP2011223000A (en) * 2010-04-12 2011-11-04 Lg Innotek Co Ltd Light-emitting device and light-emitting device package
JP2012134253A (en) * 2010-12-20 2012-07-12 Toyoda Gosei Co Ltd Led module for illumination
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP2011142353A (en) * 2011-04-19 2011-07-21 Toshiba Corp Semiconductor light emitting element, method of manufacturing the same, and semiconductor light emitting device
US9502603B2 (en) 2011-05-12 2016-11-22 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
JP2014522123A (en) * 2011-08-09 2014-08-28 晶元光▲電▼股▲ふん▼有限公司 Photoelectric module and manufacturing method thereof
KR20140015585A (en) * 2011-08-09 2014-02-06 에피스타 코포레이션 Optoelectronic component and manufacturing method therefor
KR101603397B1 (en) * 2011-08-09 2016-03-14 에피스타 코포레이션 Optoelectronic component and manufacturing method therefor
CN103688376A (en) * 2011-08-09 2014-03-26 晶元光电股份有限公司 Optoelectronic component and manufacturing method therefor
JP2013046050A (en) * 2011-08-22 2013-03-04 Lg Innotek Co Ltd Light-emitting element and light-emitting element package
JP2012009886A (en) * 2011-08-25 2012-01-12 Sharp Corp Light emitting device
KR101928328B1 (en) * 2012-07-26 2018-12-12 안상정 Semiconductor light emitting device
JP2013219398A (en) * 2013-07-26 2013-10-24 Stanley Electric Co Ltd Semiconductor light emitting device
JP2014239229A (en) * 2014-07-01 2014-12-18 シャープ株式会社 Light emission device and method of manufacturing the same
JP2015015504A (en) * 2014-10-23 2015-01-22 シャープ株式会社 Light-emitting device and method of manufacturing the same
JP2015097298A (en) * 2015-02-13 2015-05-21 ビービーエスエイ リミテッドBBSA Limited Method for manufacturing group iii nitride semiconductor vertical structure led chip
JPWO2016142992A1 (en) * 2015-03-06 2017-12-14 住友大阪セメント株式会社 Composition for forming light scattering complex, light scattering complex and method for producing the same
WO2016142992A1 (en) * 2015-03-06 2016-09-15 住友大阪セメント株式会社 Composition for forming light scattering composite body, light scattering composite body and method for producing same
JP2016181714A (en) * 2016-06-10 2016-10-13 シャープ株式会社 Light-emitting device

Similar Documents

Publication Publication Date Title
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US9842973B2 (en) Method of manufacturing ceramic LED packages with higher heat dissipation
US9793247B2 (en) Solid state lighting component
US6914262B2 (en) White light emitting diode and method for manufacturing the same
CN104201173B (en) The light emitting device package and a lighting system
US8564000B2 (en) Light emitting devices for light emitting diodes (LEDs)
US6744196B1 (en) Thin film LED
KR101891257B1 (en) Light Emitting Device and Manufacturing Method thereof
EP1953834B1 (en) Light-emitting device
US20150207040A1 (en) Light emitting devices for light emitting diodes (leds)
US20060091415A1 (en) LED package with structure and materials for high heat dissipation
US7670872B2 (en) Method of manufacturing ceramic LED packages
US5557115A (en) Light emitting semiconductor device with sub-mount
US8390021B2 (en) Semiconductor light-emitting device, light-emitting module, and illumination device
TWI481072B (en) Light emitting devices and methods
US8288787B2 (en) Thin film light emitting diode
US9490235B2 (en) Light emitting devices, systems, and methods
CN102272951B (en) Multi-chip light emitting diode modules
US20140103370A1 (en) Semiconductor light emitting device
CN103189981B (en) High-density multi-chip device led
US6876008B2 (en) Mount for semiconductor light emitting device
US8070316B2 (en) Lighting apparatus with LEDs
CN102332512B (en) The light emitting device
US20060091416A1 (en) High power LED package with universal bonding pads and interconnect arrangement
US20130146936A1 (en) Light emitting diode chip, light emitting diode package structure, and method for forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110531