JP5346909B2 - Semiconductor light emitting device, lighting module, lighting device, and display element - Google Patents
Semiconductor light emitting device, lighting module, lighting device, and display element Download PDFInfo
- Publication number
- JP5346909B2 JP5346909B2 JP2010257895A JP2010257895A JP5346909B2 JP 5346909 B2 JP5346909 B2 JP 5346909B2 JP 2010257895 A JP2010257895 A JP 2010257895A JP 2010257895 A JP2010257895 A JP 2010257895A JP 5346909 B2 JP5346909 B2 JP 5346909B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light emitting
- substrate
- electrode
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
Description
本発明は、発光ダイオード(以下、「LED(Light Emitting Diode)」と言う。)チップ等の半導体発光装置、当該半導体発光装置を用いた照明モジュール、照明装置、および表示素子に関し、特に、蛍光体によって所望色の光を得る半導体発光装置等に関する。 The present invention relates to a semiconductor light emitting device such as a light emitting diode (hereinafter referred to as “LED”), a lighting module, a lighting device, and a display element using the semiconductor light emitting device, and more particularly to a phosphor. The present invention relates to a semiconductor light emitting device that obtains light of a desired color.
LEDは白熱電球やハロゲン電球に比べて高効率・長寿命であり、特に、近年、白色LEDの高輝度化が進むにつれ、当該白色LEDを照明用途に用いる研究が活発になされている。現在、白色LEDの主流は、青色光を発するLEDベアチップと当該青色光で励起されて黄色光を発する蛍光体とを組み合わせ、青色光と黄色光との混色によって白色光を得るものである。 LEDs have higher efficiency and longer life than incandescent bulbs and halogen bulbs, and in particular, as white LEDs have become increasingly brighter in recent years, research on the use of white LEDs for lighting applications has been actively conducted. Currently, the mainstream of white LEDs is a combination of an LED bare chip that emits blue light and a phosphor that emits yellow light when excited by the blue light, and obtains white light by mixing blue light and yellow light.
このような白色LEDは、大きくは、LEDベアチップを得るウエハ・プロセスと当該LEDベアチップをパッケージして白色LEDに完成するアセンブリ・プロセスを経て製造される。 Such a white LED is generally manufactured through a wafer process for obtaining an LED bare chip and an assembly process for packaging the LED bare chip into a white LED.
ウエハ・プロセスを経て製造されるLEDベアチップは、サファイア基板等の透光性基板上に発光層を含む半導体多層膜が結晶成長によって形成され、当該半導体多層膜の前記サファイア基板に面するのとは反対側に正(アノード)と負(カソード)の両電極が設けられてなる構造を有するものが一般的である。 In LED bare chips manufactured through a wafer process, a semiconductor multilayer film including a light emitting layer is formed by crystal growth on a translucent substrate such as a sapphire substrate, and the semiconductor multilayer film faces the sapphire substrate. A structure having both positive (anode) and negative (cathode) electrodes on the opposite side is common.
LEDベアチップは、そのままでは使用できないので、アセンブリ・プロセスにおいて、リードフレームやプリント配線板等に実装する。実装されたLEDベアチップの上から、蛍光物質を混入した樹脂を滴下して固め、蛍光体膜を形成する。さらに、蛍光体膜の周囲を樹脂でモールドする等の工程を経て白色LEDが完成する。完成後の白色LEDは、電気的・光学的特性の検査の後、出荷される。 Since the LED bare chip cannot be used as it is, it is mounted on a lead frame, a printed wiring board or the like in the assembly process. A resin mixed with a fluorescent material is dropped from the mounted LED bare chip and hardened to form a phosphor film. Furthermore, the white LED is completed through a process such as molding the periphery of the phosphor film with a resin. The completed white LED is shipped after inspection of electrical and optical characteristics.
しかし、上記のようにして製造する白色LEDは、光学的特性に関する不良率が高くなるといった問題を有している。すなわち、上記白色LEDでは、LEDベアチップ上に蛍光物資を混入した樹脂を滴下して固化するといった方法で蛍光体膜を形成しているので、当該蛍光体膜の厚みにばらつきが生じやすい。そして、上記白色LEDでは、青色光と黄色光の光量バランスによって色温度が決定されるところ、蛍光体膜が厚くなると青色光が減り、黄色光が増えて色温度が低めの白色光となり、この逆に、蛍光体膜が薄いと色温度が高めの白色光となって、所望の色温度が得られないからである。また、蛍光体膜の厚みが許容限度を超えて不均一になってしまうと、問題となる色むらが発生してしまうからである。 However, the white LED manufactured as described above has a problem that a defect rate concerning optical characteristics is increased. That is, in the white LED, since the phosphor film is formed by a method of dropping and solidifying a resin mixed with a phosphor material on the LED bare chip, the thickness of the phosphor film is likely to vary. In the white LED, the color temperature is determined by the light quantity balance of the blue light and the yellow light. When the phosphor film is thick, the blue light is reduced, the yellow light is increased and the color temperature is reduced to white light. Conversely, if the phosphor film is thin, the color temperature becomes white light with a high color temperature, and a desired color temperature cannot be obtained. In addition, if the thickness of the phosphor film exceeds the allowable limit and becomes non-uniform, a problem of uneven color occurs.
このような不良の発生した白色LEDは、上記した光学的特性の検査ではねられることとなり、完成品(白色LED)の歩留まりの低下を招いていた。
以上のような状況の下、完成品の歩留まりを向上するため、アセンブリ・プロセスの前に色むら等の検査を行いたいという要請があった。これに応えるべく開発されたものとして、特許文献1に記載されたLEDチップが知られている。
The white LED in which such a defect has occurred is rejected in the inspection of the optical characteristics described above, resulting in a decrease in the yield of the finished product (white LED).
Under the circumstances as described above, there has been a demand to inspect color unevenness before the assembly process in order to improve the yield of finished products. An LED chip described in
特許文献1に記載のLEDチップは、LEDベアチップよりも一回り大きな主面積を有する基板(サブマウント基板)上にLEDベアチップを、半導体多層膜を下に向けて(すなわち、サファイア基板を上に向けて)搭載し、前記サブマウント基板を受け皿として前記LEDベアチップの周囲に蛍光体膜を形成してなるものである。これによれば、アセンブリ・プロセスにおいてリードフレームやプリント配線板に実装する前に、色むら等の検査が可能となることから、完成品の歩留まりが向上することとなる。
In the LED chip described in
しかしながら、特許文献1に記載のLEDチップでは、サブマウント基板といった追加部品を備えることとなるので、チップ全体の厚み(高さ)が当該サブマウント基板の分増大し、チップの大型化を招来してしまう。
However, since the LED chip described in
本発明は、上記の課題に鑑み、大型化を招くことなく、完成品の歩留まりを向上することが可能な半導体発光装置、当該半導体発光装置を用いた照明モジュール、照明装置、および表示素子を提供することを目的とする。 In view of the above problems, the present invention provides a semiconductor light emitting device capable of improving the yield of a finished product without causing an increase in size, an illumination module using the semiconductor light emitting device, an illumination device, and a display element. The purpose is to do.
上記の目的を達成するため、本発明に係る半導体発光装置は、ベース基板と、前記ベース基板の一方の主面の中ほどに配され、各々が前記ベース基板側から第1導電型層、発光層、第2導電型層がこの順に積層されてなる半導体多層膜で構成された複数の発光素子と、前記各発光素子において前記第1導電型層の前記発光層とは反対側の主面に形成された第1電極と、前記各発光素子において前記第2導電型層の前記発光層とは反対側の主面に形成された第2電極と、前記各発光素子の側面に形成された絶縁膜と、前記ベース基板の前記一方の主面上に互いに離れて形成された第1給電端子および第2給電端子を有し、前記各発光素子を構成する半導体多層膜の各々は、前記ベース基板とは異なる単結晶基板上で結晶成長により形成されたものが、当該単結晶基板から分離され前記ベース基板に転写されたものであり、一の発光素子の第2電極と他の発光素子の第1電極とが、前記絶縁膜上に這設された膜配線で、順次電気的に接続されて、前記複数の発光素子の全部または一部が直列に接続されており、直列接続された発光素子列の一方端の発光素子の第1電極と前記第1給電端子とが電気的に接続されており、他方端の発光素子の第2電極と前記第2給電端子とが、前記絶縁膜上を這設された膜配線を介して、電気的に接続されていて、蛍光体膜が、前記ベース基板で受けるような形で、前記各発光素子の側面およびベース基板とは反対側の主面を覆うように形成されており、前記複数の半導体多層膜の各々は平面視で扇形状をしていて、当該複数の半導体多層膜が同平面視で略円形に見えるように配されていることを特徴とする。 In order to achieve the above object, a semiconductor light emitting device according to the present invention is arranged in the middle of a base substrate and one main surface of the base substrate, each of which is a first conductive type layer and a light emitting element from the base substrate side. A plurality of light emitting elements composed of a semiconductor multilayer film in which a layer and a second conductivity type layer are laminated in this order, and a main surface of each of the light emitting elements opposite to the light emitting layer of the first conductivity type layer A first electrode formed; a second electrode formed on a main surface opposite to the light emitting layer of the second conductivity type layer in each light emitting element; and an insulation formed on a side surface of each light emitting element. Each of the semiconductor multilayer films having the film and the first power supply terminal and the second power supply terminal formed on the one main surface of the base substrate so as to be separated from each other, and constituting each of the light emitting elements, Formed by crystal growth on a single crystal substrate different from Is a film separated from the single crystal substrate and transferred to the base substrate, wherein a second electrode of one light-emitting element and a first electrode of another light-emitting element are provided on the insulating film. The wiring is sequentially electrically connected, and all or a part of the plurality of light emitting elements are connected in series, and the first electrode of the light emitting element at one end of the light emitting element array connected in series and the first A power supply terminal is electrically connected, and the second electrode of the other end of the light emitting element and the second power supply terminal are electrically connected via a film wiring provided on the insulating film. And the phosphor film is formed so as to cover the side surface of each light emitting element and the main surface opposite to the base substrate in such a manner that the phosphor film is received by the base substrate . Each has a fan shape in plan view, and the plurality of semiconductor multilayer films are in plan view. Characterized in that it is arranged to look like a circle.
また、前記第2電極は、前記第2導電型層の前記主面の縁部に形成されており、一の発光素子の第2電極と他の発光素子の第1電極とを電気的に接続する前記膜配線は、当該第2電極から第2導電型層の側方に引き出されており、前記他方端の発光素子の第2電極と前記第2給電端子とを電気的に接続する前記膜配線は、当該第2電極から第2導電型層の側方に引き出されていることを特徴とする。 The second electrode is formed at an edge of the main surface of the second conductivity type layer, and electrically connects the second electrode of one light emitting element and the first electrode of another light emitting element. The film wiring is drawn from the second electrode to the side of the second conductivity type layer, and electrically connects the second electrode of the light emitting element at the other end and the second power supply terminal. The wiring is characterized in that it is led out from the second electrode to the side of the second conductivity type layer.
また、前記蛍光体膜は、各半導体多層膜の前記ベース基板とは反対側の主面を覆う部分の厚みと前記扇形の円弧部分の側面を覆う部分の厚みとがほぼ等しいことを特徴とする。 The phosphor film is characterized in that a thickness of a portion of each semiconductor multilayer film covering a main surface opposite to the base substrate is substantially equal to a thickness of a portion covering a side surface of the fan-shaped arc portion. .
また、前記第2導電型層の前記発光層とは反対側となる主面に、光取り出し効率を改善するための凹凸構造が形成されていることを特徴とする。
上記の目的を達成するため、本発明に係る照明モジュールは、実装基板を有し、上記の半導体発光装置が前記実装基板に実装されていることを特徴とする。
In addition, a concavo-convex structure for improving light extraction efficiency is formed on a main surface of the second conductivity type layer opposite to the light emitting layer.
In order to achieve the above object, an illumination module according to the present invention includes a mounting board, and the semiconductor light emitting device is mounted on the mounting board.
上記の目的を達成するため、本発明に係る照明装置は、光源として、前記照明モジュールを備えたことを特徴とする。
上記の目的を達成するため、本発明に係る表示装置は、光源として、上記した半導体発光装置を備えたことを特徴とする。
In order to achieve the above object, an illumination device according to the present invention includes the illumination module as a light source.
In order to achieve the above object, a display device according to the present invention includes the above-described semiconductor light emitting device as a light source.
本発明に係る半導体発光装置によれば、ベース基板の一方の主面の中ほどに、半導体多層膜で構成された複数の発光素子が配されていて、前記ベース基板で受けるような形で、前記各発光素子の側面およびベース基板とは反対側の主面を覆うように蛍光体膜が形成されているので、この状態で、色むら等の光学的特性の検査を行うことが可能となる。すなわち、リードフレームやプリント配線板への実装前の検査が可能となって、完成品の歩留まりの向上を図ることができる。しかも従来のようにサブマウント基板などの追加部品による大型化を招来することもない。 According to the semiconductor light emitting device according to the present invention, in the middle of one main surface of the base substrate, a plurality of light emitting elements composed of a semiconductor multilayer film are arranged and received by the base substrate, Since the phosphor film is formed so as to cover the side surface of each light emitting element and the main surface opposite to the base substrate, in this state, it is possible to inspect optical characteristics such as color unevenness. . That is, it is possible to inspect before mounting on a lead frame or a printed wiring board, and the yield of finished products can be improved. Moreover, there is no increase in size due to additional parts such as a submount substrate as in the prior art.
また、本発明に係る照明モジュールや照明装置によれば、上記した半導体発光装置を有しているので、当該完成品に係る照明モジュールや照明装置の歩留まりが向上し、もってコストダウンを図ることができる。 In addition, according to the illumination module and the illumination device according to the present invention, since the semiconductor light emitting device described above is included, the yield of the illumination module and the illumination device according to the finished product can be improved, thereby reducing the cost. it can.
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1(a)は、半導体発光装置である白色LEDチップ2(以下、単に「LEDチップ2」という。)の平面図であり、図1(b)は、図1(a)におけるA・A線断面図であり、図1(c)は、LEDチップ2の下面図である。なお、図1(a)は、後述する蛍光体膜8(図1(b)参照)を除いた状態を表している。また、図1を含む全ての図において、各構成要素間の縮尺は統一していない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1A is a plan view of a white LED chip 2 (hereinafter simply referred to as “
図1に示すように、LEDチップ2は、ベース基板となる高抵抗Si基板4(以下、単に「Si基板4」という。)上に、半導体多層膜6と蛍光体膜8が設けられた構成をしている。Si基板4は、半導体多層膜6の主面よりも一回り大きな面積の主面を有しており、半導体多層膜6は、Si基板4における一方の主面の中ほどに配されている。
As shown in FIG. 1, the
半導体多層膜6は、Si基板4側から順に、導電型層であるp−AlGaN層10(厚さ200nm)、InGaN/AlGaN多重量子井戸発光層12(厚さ40nm)、導電型層であるn−AlGaN層14(厚さ2μm)から成り、ダイオード構造を構成している。
The
チップサイズは500μm角、厚さ300μm(Si基板4厚100μm、蛍光体膜8厚200μm(Si基板4上面からの高さ))である。また、半導体多層膜6の厚みは上記の通りであり、その主面のサイズは、420μm角である。
The chip size is 500 μm square and the thickness is 300 μm (
p−AlGaN層10の下面(発光層12と反対側の主面)には、その全面にRh/Pt/Auからなる高反射率電極16が形成されている。なお、半導体多層膜6と高反射率電極16とは、後述するように、別途サファイア基板42(図2参照)上に半導体プロセスによって形成した後、Si基板4に転写したものである。
A
Si基板4の上面の少なくとも前記高反射率電極16に対応する領域には、導電部材である導電膜18が形成されている。導電膜18は、Ti/Pt/Auからなり、前記高反射率電極16と、Au/Snといった導電材料からなる接合層20を介して接合されている。
A
半導体多層膜6において光取出し面となる前記n−AlGaN層14上面(発光層12と反対側の主面)には、光取出し効率を改善するために、凹凸構造22が形成されている。当該凹凸構造22は、後述するように、n−AlGaN層14上面に一様な厚みで形成したタンタルオキサイド(Ta2O5)膜24の一部を選択的にエッチングによって除去することによって形成されたものである。また、n−AlGaN層14上面の一部領域には、Ti/Pt/AuからなるL字状をした電極26が形成されている。
An
半導体多層膜6の側面の全面と上面の一部(上面を外周に沿って縁取るような形)には、窒化シリコンからなる絶縁膜28が形成されている。
Si基板4の下面(半導体多層膜6の形成側とは反対の面)には、Ti/Auからなるアノード給電端子30とカソード給電端子32とが形成されている。
An insulating
An
前記導電膜18は、前記半導体多層膜6の下面からはみ出した延設部18Aを有している。導電膜18は、当該延設部18Aにおいて、Si基板4に開設されたスルーホール34を介してアノード給電端子30と電気的に接続されている。
The
一方、L字状をした電極26のコーナー部26Aに、Si基板4にまで至る配線36の一端部が接続されている。配線36の電極26側端部部分は、電極26との接続部位からn−AlGaN層14外側主面(光取出し面)の側方に引き出された構成となっており、ここから、半導体多層膜6の側面に沿ってSi基板4に至っている。なお、配線36は、Ti/Pt/Au膜からなり、半導体多層膜6とは、前記絶縁膜28によって電気的に絶縁されている。配線36のSi基板4側端部とカソード給電端子32とは、Si基板4に開設されたスルーホール38を介して電気的に接続されている。なお、スルーホール34、38は、Si基板4の厚み方向に開設された貫通孔にPtを充填してなるものである。
On the other hand, one end portion of the
蛍光体膜8は、Si基板4で受けるような形で、前記半導体多層膜6の側面およびSi基板とは反対側の主面(光取り出し面)を覆うように形成されている。蛍光体膜8は、シリコーンなどの透光性樹脂に、青色蛍光体として例えば(Ba、Sr)MgAl10O17:Eu2+や(Ba、Sr、Ca、Mg)10(PO4)6Cl2:Eu2+などから少なくとも1種類、緑色蛍光体として例えばBaMgAl10O17:Eu2+,Mn2+や(Ba、Sr)2SiO4:Eu2+などから少なくとも1種類、黄色蛍光体として例えば(Sr、Ba)2SiO4:Eu2+を少なくとも1種類、赤色蛍光体として例えばLa2O2S:Eu3+やCaS:Eu2+や(Ca、Sr、Ba)3Si5N8:Eu2+などから少なくとも1種類の計4色の蛍光体粉末とSiO2などの酸化金属微粒子を分散させたものからなる。なお、透光性樹脂にはエポキシ樹脂やポリイミド樹脂を用いても構わない。蛍光体膜8は、全体に渡ってほぼ一様な厚みを有している。
The
また、半導体多層膜6周囲におけるSi基板4と蛍光体膜8との間には、Alからなる光反射膜40が形成されている。
上記の構成からなるLEDチップ2において、アノード給電端子30とカソード給電端子32を介して給電すると、半導体多層膜6の発光層12から波長390nmの近紫外光が発せられる。発光層12から発した近紫外光の大半は、n−AlGaN層14側から出射され、蛍光体膜8で吸収される。蛍光体膜8で近紫外光は白色光に変換される。
A
In the
上記したように、半導体多層膜6の厚みが3μm未満であるのに比べて、蛍光体膜8の厚みは200μmと十分に厚い。また、半導体多層膜6の側面外周にも、蛍光体膜8が設けられている。したがって、当該蛍光体膜8は、半導体多層膜6の周囲にほぼ一様な厚みで形成されていることとなり、これによって、蛍光体膜8の厚みムラに起因する色ムラの少ない白色光を得ることができる。
As described above, the thickness of the
本実施の形態のLEDチップ2は、p側電極として高反射率電極16を採用したことにより半導体多層膜6からの光取り出し効率が大幅に改善される。また、光取出し面となる前記n−AlGaN層14上面に設けられた凹凸構造22によっても、半導体多層膜6からの光取り出し効率が向上する。さらに、上記光反射膜40によって、LEDチップ2からの光取り出し効率が改善される。
In the
さらに、LEDチップ2は、半導体多層膜6の光取り出し面側にサファイア基板等が配されていないので、発光層からの光がサファイア基板等を介して当該LEDチップ外へと放出されるタイプのものと比較して、当該半導体多層膜6からの光取出し効率の非常に高いものとなっている。また、一般に低抵抗化が難しいとされているp−GaN層の略全面にp側電極(高反射率電極16)が配されているため、半導体多層膜6全体に均一に電流を注入することができるので、半導体発光層12全体が均一に発光すると共に、動作電圧を下げることができる。
Furthermore, since the
LEDチップ2は、後述するように、実装基板上のパッドに給電端子30、32を直接接合することにより実装される。ここで、LEDチップ2自体が蛍光体膜を有しており、白色光を発することができるので、当該LEDチップ2の実装前に上述した光学的特性検査を実行することが可能なり、当該光学的特性に起因して、実装基板を含む完成品が不良品(規格外)となることを未然に防止することができる。その結果、完成品の歩留まりが向上することとなる。また、半導体多層膜を直接に支持するベース基板の他にサブマウント基板を要する上記従来のものと比較して小型化を実現することが可能となる。
As will be described later, the
また、LEDチップ2は、アノード給電端子30、カソード給電端子32が半導体多層膜6の下面側にあり、実装状態で、光取出し側となる上面側には、ボンディングワイヤー等の出射光を遮るものがないので、影のない光を出射することができる。
Further, the
上記の構成からなるLEDチップ2の製造方法について、図2〜図7を参照しながら説明する。なお、図2〜図7では、LEDチップ2の各構成部分となる素材部分には1000番台の符号を付し、その下2桁にはLEDチップ2の対応する構成部分に付した番号を用いることとする。
A method for manufacturing the
まず、有機金属化学気相成長法(MOCVD法)を用い、図2に示すように、単結晶基板であるサファイア基板42上にn−AlGaN層1014、InGaN/AlGaN多重量子井戸発光層1012、p−AlGaN層1010の順に結晶成長によって積層する[工程(a)]。なお、サファイア基板42は、直径2インチ、厚さ300μmの基板である。
First, using an organic metal chemical vapor deposition method (MOCVD method), as shown in FIG. 2, an n-
次に、成長した半導体多層膜1006の一部をマスキングし、残りの部分をサファイア基板42が表れるまでドライエッチングにより除去する。このとき残った半導体多層膜がLEDチップ2を構成する個々の半導体多層膜6(図1(b)参照)となる[工程(b)]。
Next, a part of the grown semiconductor multilayer film 1006 is masked, and the remaining part is removed by dry etching until the
続いて、個々の半導体多層膜6(p−AlGaN層10)上面にRh/Pt/Au膜を電子ビーム蒸着法等により形成して、高反射率電極16を作製する[工程(c)]。
上記工程(a)〜工程(c)と並行して、図3に示す工程(d)および工程(e)を進める。
Subsequently, an Rh / Pt / Au film is formed on the upper surface of each semiconductor multilayer film 6 (p-AlGaN layer 10) by an electron beam evaporation method or the like, and the
In parallel with the steps (a) to (c), the step (d) and the step (e) shown in FIG.
高抵抗Si基板1004に対し、その厚み方向に、ドライエッチングによって穴44、46を穿設し、当該穴44、46に、無電解メッキによってPtを充填して、スルーホール34、38を形成する[工程(d)]。
Holes 44 and 46 are formed in the thickness direction of the high
次に、Si基板1004上面の所定範囲にTi/Pt/Au膜を形成して導電膜18を作製し、さらに導電膜18の所定範囲に重ねてAu/Sn膜を形成して接合層20を作製する[工程(e)]。
Next, a Ti / Pt / Au film is formed in a predetermined range on the upper surface of the
続いて、サファイア基板42上の高反射率電極16とSi基板1004上の対応する接合層20とが重なるように、当該サファイア基板42とSi基板1004とを重ねて、押圧しながら、接合層20が300℃程度になるように加熱する[工程(f)]。これによって、高反射率電極16と接合層20とが共晶接合される。
Subsequently, the
高反射率電極16と接合層20との接合に続いて、半導体多層膜6からサファイア基板42を分離する工程に入る[工程(g)]。サファイア基板42側から、波長355nmのYAGレーザ第3高調波ビームLBを、サファイア基板42全面を走査するように照射する。照射されたレーザビームはサファイア基板42では吸収されず、サファイア基板42とn−AlGaN層14との界面のみで吸収されるので、局所的な発熱により界面付近におけるAlGaNの結合が分解する。これによりサファイア基板42が半導体多層膜6と結晶構造的に分離する[工程(g)]。この時、サファイア基板42と半導体多層膜6は、結晶構造的には分離したものの、金属Gaを含む層(熱分解層)を介して付着した状態にあるので、塩酸などに浸けることで界面部分を溶解し、完全に分離することができる[工程(h)]。なお、YAGレーザ第3高調波以外に、波長248nmのKrFエキシマレーザや波長365nmの水銀灯輝線を用いることができる。
Subsequent to the bonding of the
上記のようにして、サファイア基板42を分離し、当該サファイア基板42からSi基板1004に半導体多層膜6等を転写することにより、n−AlGaN層14とサファイア基板42との間の格子定数の違いに起因して半導体多層膜6に生じていた内部応力が解消される。これによって、歪の少ない半導体多層膜6を得ることができる。また、LEDチップにおいて半導体多層膜を支持する基板(ベース基板)の選択の自由度が高まり、例えば、結晶成長に用いるものよりも高放熱性(高熱伝導率性)の基板をベース基板として採用することが可能となる。
As described above, by separating the
続いて、工程(i)では、絶縁と表面保護を目的に高周波スパッタ等により窒化シリコン膜を形成し、絶縁膜28を作製する。窒化シリコン膜は、半導体多層膜6(n−AlGaN層14)上面の周縁部、半導体多層膜6の側面、および導電膜18の延設部18Aに渡って形成する。
Subsequently, in step (i), a silicon nitride film is formed by high-frequency sputtering or the like for the purpose of insulation and surface protection, and the insulating
次に、Ti/Pt/Au膜を形成して、電極26および配線36を作製する[工程(j)]。すなわち、電極26と配線36とは、一体的に形成される。
Al膜を形成して、光反射膜40を作製する[工程(k)]。
Next, a Ti / Pt / Au film is formed to produce the
An Al film is formed to produce the light reflecting film 40 [step (k)].
n−AlGaN層14の露出表面にタンタルオキサイド(Ta2O5)膜24をスパッタリング等によって堆積した後、その一部をエッチングによって除去して凹凸構造22を形成する[工程(l)]。
After depositing a tantalum oxide (Ta 2 O 5 )
続いて、Si基板1004の半導体多層膜6の形成されている表側に、例えばポリエステルからなり加熱すると発泡して接着力がなくなる接着層(不図示)を介して、第1の高分子フィルム48を接着する[工程(m)]。
Subsequently, the
第1の高分子フィルム48の接着後、Si基板1004の厚さが100μmになるまでその裏側から研磨する[工程(n)]。これにより、スルーホール34、38がSi基板1004の裏側に現れることとなる。
After the
スルーホール34、38が現れると、Si基板1004の所定領域にTi/Au膜を形成して、アノード給電端子30とカソード給電端子32を作製する[工程(o)]。
次に、Si基板1004の表側に貼着した第1の高分子フィルム48を剥がし、Si基板1004の裏側に、ダイシングシートである第2の高分子フィルム50を貼着する[工程(p)]。
When the through
Next, the
続いて、スクリーン印刷によって、蛍光体膜8を形成した後[工程(q)]、ダイシングブレードDBによって個片にダイシングして、LEDチップ2が完成する[工程(r)]。
(実施の形態2)
実施の形態1に係るLEDチップ2は、ベース基板であるSi基板4の裏側にアノード・カソードの両給電端子を設けることとしたが、実施の形態2に係る白色LEDチップ102(以下、単に「LEDチップ102」という。)は、一方の給電端子(本例では、アノード給電端子)をベース基板の裏側に、もう一方の給電端子(本例では、カソード給電端子)をベース基板の表側に設けることとしたことが、実施の形態1とは大きく異なる点である。
Subsequently, after forming the
(Embodiment 2)
In the
また、半導体多層膜を構成する各層の組成や厚み、および、採用される蛍光体膜の組成は、実施の形態1と同様であるが、半導体多層膜の両面に形成される電極の構成が異なっている。半導体多層膜が、ベース基板とは異なる単結晶基板上で形成したものをベース基板に転写したものであることは、実施の形態1の場合と同様である。 The composition and thickness of each layer constituting the semiconductor multilayer film and the composition of the phosphor film employed are the same as those in the first embodiment, but the structure of the electrodes formed on both surfaces of the semiconductor multilayer film is different. ing. The semiconductor multilayer film is formed by transferring a semiconductor multilayer film formed on a single crystal substrate different from the base substrate to the base substrate, as in the case of the first embodiment.
実施の形態2に係るLEDチップ102の平面図を図8(a)に、B・B線断面図を図8(b)に示す。なお、図8(a)は、蛍光体膜108(図8(b))を取り除いた状態を示している。
FIG. 8A shows a plan view of the
図8に示すように、LEDチップ102は、ベース基板となるn型SiC基板104(以下、単に「SiC基板104」という。)上に、半導体多層膜106と蛍光体膜108が設けられた構成をしている。SiC基板104は、半導体多層膜106の主面よりも一回り大きな面積の主面を有しており、半導体多層膜106は、SiC基板104における一方の主面の中ほどに配されている。
As shown in FIG. 8, the
半導体多層膜106は、SiC基板104側から順に、p−AlGaN層110、InGaN/AlGaN多重量子井戸発光層112、n−AlGaN層114から成り、ダイオード構造を構成している。
The
p−AlGaN層110の下面には、SiO2/Ta2O5からなる誘電体多層膜116とRh/Pt/Auからなる高反射率電極118が形成されている。誘電体多層膜116は、一枚の誘電体多層膜を選択エッチングにより所定のパターンで部分的に除去して形成したものであり、誘電体多層膜を除去した部分でp−AlGaN層110と高反射率電極118とが電気的に接続されている。SiC基板104の上面の前記高反射率電極118に対応する領域には、導電部材である導電膜120が形成されている。導電膜120は、Ti/Pt/Auからなり、前記高反射率電極118と、Au/Snといった導電材料からなる接合層122を介して接合されている。SiC基板104の下面全面には、Ti/Au膜からなるアノード給電端子124が形成されている。したがって、高反射率電極118とアノード給電端子124とは、接合層122、導電膜120、およびSiC基板104を介して電気的に接続されることとなる。
On the lower surface of the p-
一方、n−AlGaN層114の上面には、ITO透明電極126が形成されており、これに続いて、SiO2/Ta2O5からなる誘電体多層膜128が配されている。
また、半導体多層膜106の形成領域を除くSiC基板104上面には、SiO2からなる絶縁膜130が形成されており、半導体多層膜106の側面の全面と上面の一部(上面を外周に沿って縁取るような形)には、窒化シリコンからなる絶縁膜132が形成されている。
On the other hand, an ITO
Further, an insulating
絶縁膜130上には、図8(a)に示すように、方形をしたカソード給電端子134が形成されている。カソード給電端子134は、Ti/Pt/Al膜からなる。
そして、ITO透明電極126の一辺とカソード給電端子134の一辺とが、主に半導体多層膜106の側面に沿って配された配線136によって接続されている。配線136は、Ti/Pt/Al膜からなり、半導体多層膜106とは、前記絶縁膜132によって電気的に絶縁されている。
On the insulating
Then, one side of the ITO
また、絶縁膜132上には、半導体多層膜106を取り囲むように、「コ」字状に光反射膜138が形成されている。光反射膜138は、Ti/Pt/Al膜からなる。
蛍光体膜108は、SiC基板104で受けるような形で、前記半導体多層膜106の側面およびSiC基板104とは反対側の主面(光取り出し面)を覆うように形成されている。なお、図8(b)に示すように、前記カソード給電端子134の大部分は蛍光体膜108から露出している。
On the insulating
The
上記の構成からなるLEDチップ102において、アノード給電端子124とカソード給電端子134を介して給電すると、半導体多層膜106の発光層112から波長390nmの近紫外光が発せられる。
In the
ここで、本実施の形態では、誘電体多層膜116、128からなるミラー構造の間に半導体多層膜106を配する構成となっている。p−AlGaN層110側のミラー構造の反射率は99%以上、n−AlGaN層114側のミラー構造の反射率は90%以上となっており、共振LED構造を構成している。発光層112から発した波長390nmの近紫外光は、n−AlGaN層114側に設けられた反射率の低い方の誘電体多層膜128から出射され、蛍光体層108で吸収される。蛍光体層108で近紫外光は白色光に変換される。
Here, in the present embodiment, the
したがって、実施の形態2に係るLEDベアチップ102は、共振LED構造により発光層112に対して垂直方向の光取出し効率が良好になる。また、一般にp−AlGaN層やn−AlGaN層を薄くすると横方向の電流の広がりが不均一になる傾向があり、発光面内での均一な発光を妨げる原因となりうる。特に発光面積が広くなるとこの傾向は顕著になる。本実施の形態では、p−AlGaN層側は誘電体多層膜を部分的に除去することにより、その略全面に渡って形成された高反射率電極から給電され、n−AlGaN層側も全面にITO透明電極から給電される構成になっている。その結果、半導体発光層112全体に均一に電流を注入することができるので、半導体発光層112全体が均一に発光すると共に、動作電圧を下げることができる。さらに、サファイア基板など絶縁性基板を含んでいないので、静電耐圧が向上する。
Therefore, the LED
LEDチップ102は、実装基板上のパッドにアノード給電端子124を直接接合し、別のパッドとカソード給電端子134とをボンディングワイヤーによって接続することにより実装される。ここで、LEDチップ102自体が蛍光体膜を有しており、白色光を発することができるので、当該LEDチップ102の実装前に上述した光学的特性検査を実行することが可能なり、当該光学的特性に起因して、実装基板を含む完成品が不良品(規格外)となることを未然に防止することができ、その結果、完成品の歩留まりが向上することとなる点は実施の形態1の場合と同様である。また、半導体多層膜を直接的に支持するベース基板の他にサブマウント基板を要する上記従来のものと比較して小型化を実現することが可能となる点も実施の形態1と同様である。
The
また、LEDチップ102は、アノード給電端子124はSiC基板104裏面に配され、カソード給電端子132は、SiC基板104上面に配されている。すなわち、両給電端子が、半導体多層膜106の光取り出し面よりもSiC基板104側寄りに配されていて、アノード給電端子124は、SiC基板104を介してp側電極(高反射率電極118)と電気的に接続されていて、カソード給電端子132はn側電極(ITO透明電極126)と当該ITO透明電極126からn−AlGaN層114における光取出し面側方へ引き出された配線136を介して接続されているので、実装状態で、光取出し側となる上面側には、ボンディングワイヤー等の出射光を遮るものがなく、影のない光を出射することができる。
In the
上記の構成からなるLEDチップ102の製造方法について、図9〜図14を参照しながら説明する。なお、図9〜図14では、LEDチップ102の各構成部分となる素材部分には2000番台の符号を付し、その下3桁にはLEDチップ102の対応する構成部分に付した番号を用いることとする。
A method for manufacturing the
まず、有機金属化学気相成長法(MOCVD法)を用い、図9に示すように、単結晶基板であるサファイア基板140上にn−AlGaN層2114、InGaN/AlGaN多重量子井戸発光層2112、p−AlGaN層2110の順に結晶成長によって積層する[工程(a)]。なお、サファイア基板140は、直径2インチ、厚さ300μmの基板である。
First, using an organic metal chemical vapor deposition method (MOCVD method), as shown in FIG. 9, an n-
次に、成長した半導体多層膜2106の一部をマスキングし、残りの部分をサファイア基板140が表れるまでドライエッチングにより除去する。このとき残った半導体多層膜がLEDチップ102を構成する個々の半導体多層膜106(図8(b)参照)となる[工程(b)]。
Next, a part of the grown
各半導体多層膜106(p−AlGaN層110)上面に、SiO2/Ta2O5からなる誘電体多層膜をRFスパッタ等により形成した後、選択エッチングにより部分的にp−AlGaN層110のところまで除去して、誘電体多層膜116を形成する[工程(c)]。さらに、その上から、電子ビーム蒸着等によりRh/Pt/Au膜を形成して、高反射率電極118を作製する[工程(d)]。
A dielectric multilayer film made of SiO 2 / Ta 2 O 5 is formed on the upper surface of each semiconductor multilayer film 106 (p-AlGaN layer 110) by RF sputtering or the like, and is then partially etched by selective etching. Until the
上記工程(a)〜工程(d)と並行して、図10に示す工程(e)を進める。
n型SiC基板2104の片面全面にSiO2膜を形成した後、導電膜120形成予定領域に対応するSiO2膜部分を除去して、前記絶縁膜130を形成する。そして、当該除去部分に、Ti/Pt/Au膜を形成して前記導電膜120を作製し、さらにその上にAu/Sn膜2122を形成する[工程(e)]。
In parallel with the above-described steps (a) to (d), the step (e) shown in FIG. 10 is advanced.
After an SiO 2 film is formed on the entire surface of one surface of the n-
続いて、サファイア基板140上の高反射率電極118とSiC基板1104上の対応するAu/Sn膜2122とが重なるように、当該サファイア基板140とSiC基板2104とを重ねて、押圧しながら、Au/Sn膜2122が300℃程度になるように加熱する[工程(f)]。これによって、高反射率電極118とAu/Sn膜2122とが共晶接合され、Au/Sn膜2122が接合層122となって、高反射率電極118と導電膜120とを物理的・電気的に接続することとなる。
Subsequently, the
高反射率電極118と接合層122との接合に続いて、工程(g)および工程(h)を行って、半導体多層膜106からサファイア基板140を分離する。なお、本工程(g)及び(h)は、実施の形態1で説明した工程(g)、(h)(図4)と同様なので、その説明については省略する。
Subsequent to the bonding of the
工程(g)、(h)によって、サファイア基板140が分離され、当該サファイア基板140からSiC基板2104に半導体多層膜106等が転写されると、工程(i)に進む。工程(i)では、サファイア基板140と接していた面を機械的あるいは化学的手法によって平坦化した後、スパッタリングなどによってn−AlGaN層114上面にITO被膜を形成して、ITO透明電極126を作製する。
When the
さらに、その上にスパッタリングなどによって、誘電体多層膜116を形成する[工程(j)]。
窒化シリコン膜をスパッタリングなどによって形成して、前記絶縁膜132を作製する[工程(k)]。
Further, a
A silicon nitride film is formed by sputtering or the like to produce the insulating film 132 [step (k)].
続いて、所定の領域にTi/Pt/Al膜を蒸着させて、前記カソード給電端子134、前記配線136、および光反射膜138を同時に形成する[工程(l)]。
次に、SiC基板2104の半導体多層膜106の形成されている表側に、実施の形態1の場合と同様、第1の高分子フィルム142を接着する[工程(m)]。
Subsequently, a Ti / Pt / Al film is deposited in a predetermined region to simultaneously form the cathode
Next, as in the case of the first embodiment, the
第1の高分子フィルム142の接着後、SiC基板2104の厚さが100μmになるまでその裏側から研磨した後、当該裏面に対し、アノード給電端子124(図8(b))となるTi/Au膜2124を形成する[工程(n)]。
After the
次に、SiC基板2104の表側に貼着した第1の高分子フィルム142を剥がし、SiC基板2104の裏側に、ダイシングシートである第2の高分子フィルム144を貼着する[工程(o)]。
Next, the
続いて、スクリーン印刷によって、蛍光体膜108を形成した後[工程(p)]、ダイシングブレードDBによって個片にダイシングして、LEDチップ102が完成する[工程(q)]。
(実施の形態3)
図15(a)は、半導体発光装置である白色LEDアレイチップ202(以下、「LEDアレイチップ202」という。)の平面図であり、図15(b)は、図15(a)においてLEDアレイチップ202をC・C線で切断した断面図である。なお、当該断面図は、図15(a)において、E・E線またはF・F線に沿って切断した場合もほぼ同様に表される。また、図15(a)は、後述する蛍光体層208(図15(b)参照)を除いた状態を示している。
Subsequently, after forming the
(Embodiment 3)
FIG. 15A is a plan view of a white LED array chip 202 (hereinafter referred to as “
LEDアレイチップ202は、図15に示すように、9個のLED(D1〜D9)が3行3列のマットリックス状に配列されて構成されている。LEDアレイチップ202のサイズは約1.2mm角である。D1〜D9の各々は、主に光取り出し効率を改善するための凹凸構造およびn側電極のパターンが異なる以外は、実施の形態1のLEDチップ2と基本的に同様の構成をしている。D1〜D9は、図15(c)に示すように、行方向に3個ずつ直列に接続されたものが、並列に接続されてなる、いわゆる直・並列に接続されてLEDアレイを構成している。なお、各LED間の接続の態様については後述する。
As shown in FIG. 15, the
図15(b)に示すように、LEDアレイチップ202は、半導体多層膜を支持するベース基板としてAlN基板204を有している。
各LEDを構成する半導体多層膜206は、AlN基板204側から順に、実施の形態1のLEDチップ2(図1)と同様、p−AlGaN層210、InGaN/AlGaN多重量子井戸発光層212、n−AlGaN層214から成なっている。p−AlGaN層210には、Rh/Pt/Auからなる高反射率電極であるp側電極216が設けられている。一方、AlN基板204表面には、Ti/Pt/Auからなる導電膜218が形成されており、当該導電膜218と前記p側電極216とがAu/Snからなる接合層220を介して物理的・電気的に接続されている。n−AlGaN層214の上面(半導体多層膜206における光取り出し面)は、光取り出し効率を改善するために凹凸に加工されて凹凸構造222を呈している。
As shown in FIG. 15B, the
As with the LED chip 2 (FIG. 1) of the first embodiment, the
各半導体多層膜206におけるn−AlGaN層214上面には、その一辺に沿って、Ti/Pt/Alからなるn側電極226が形成されている。各半導体多層膜206の上面の一部および側面を覆うように、窒化シリコンからなる絶縁膜228が形成されている。
An n-
続いて、D4〜D6間の直列接続の態様について説明する。
D4の導電膜218とD5のn側電極226とがブリッジ配線234Aによって接続され、D5の導電膜218とD6のn側電極226とがブリッジ配線234Bによって接続されて、D4、D5、D6がこの順に直列接続されている。同様にして、D1、D2、D3がこの順に、D7、D8、D9がこの順に直列接続されている。
Then, the aspect of the serial connection between D4-D6 is demonstrated.
The
AlN基板204上面の紙面に向かって左半分の領域には、Ti/Pt/Alからなるカソード給電端子230が形成されており、右半分の領域には、同じくTi/Pt/Alからなるアノード給電端子232が形成されている。
A cathode
そして、D4のn側電極226が配線236Aを介して前記カソード給電端子230に電気的に接続されている。同様にして、D1、D7のn側電極226もカソード給電端子230に接続されていて、これにより、D1、D4、D7の各n側電極226が電気的に並列に接続されることとなる。
The n-
また、D6の導電膜218は、アノード給電端子232と重なる位置まで延設されており、当該重なり部分で接続されている。同様に、D3、D9の導電膜もアノード給電端子232と接続されていて、これにより、D3、D6、D9の各p側電極216が電気的に並列に接続されることとなる。
The
上記の説明から分かるように、カソード給電端子230とアノード給電端子232は、直列接続されたLED列同士を並列に接続するための配線としても機能する。また、AlN基板204上面において、半導体多層膜206形成領域以外の領域の大半を占めるように形成されたカソード給電端子230とアノード給電端子232は、光反射膜としても機能する。
As can be seen from the above description, the cathode
上記のように直・並列に接続され、マトリックス状に配されたD1〜D9の9個のLEDは、その配置面積よりも一回り大きな面積の主面を有するAlN基板204のなかほどに配されており、当該AlN基板204で受けるような形で、各LED(半導体多層膜)の側面およびAlN基板204とは反対側の主面を覆うように蛍光体膜208が形成されている。なお、蛍光体膜208は、実施の形態1のものと同様の組成のものを用いることができる。
The nine LEDs D1 to D9 connected in series and parallel as described above and arranged in a matrix are arranged in the middle of the
AlN基板204の裏面には、Ti/Au膜238が形成されている。
上記の構成からなるLEDアレイチップ202において、カソード給電端子230とアノード給電端子232を介して給電すると、D1〜D9の各発光層212から波長390nmの近紫外光が発せられる。発光層212から発した近紫外光の大半は、n−AlGaN層214側から出射され、蛍光体膜208で吸収される。蛍光体膜208で近紫外光は白色光に変換される。
A Ti /
In the
LEDアレイチップ202は、p側電極216を高反射率電極で構成したことにより半導体多層膜206からの光取り出し効率が大幅に改善される。また、光取出し面となる前記n−AlGaN層214上面に設けられた凹凸構造222によっても、半導体多層膜206からの光取り出し効率が向上する。さらに、光反射膜として機能するカソード給電端子230、アノード給電端子232によって、LEDアレイチップ202からの光取り出し効率が改善される。
In the
LEDアレイチップ202は、実装基板上のパッドにTi/Au膜238を直接接合することにより実装される。そして、実装基板上に形成された給電用のパッドとカソード給電端子230、アノード給電端子232がワイヤボンディングによって接続される。
The
ここで、LEDアレイチップ202自体が蛍光体膜を有しており、白色光を発することができること等によって奏される効果は、上述した実施の形態1および2の場合と同様である。
Here, the
上記の構成からなるLEDアレイチップ202の製造方法について、図16〜図19を参照しながら説明する。なお、図16〜図19では、LEDアレイチップ202の各構成部分となる素材部分には3000番台の符号を付し、その下3桁にはLEDアレイチップ202の対応する構成部分に付した番号を用いることとする。
A method for manufacturing the
まず、有機金属化学気相成長法(MOCVD法)を用い、図16に示すように、単結晶基板であるサファイア基板240上にn−AlGaN層3214、InGaN/AlGaN多重量子井戸発光層3212、p−AlGaN層3210の順に結晶成長によって積層する[工程(a)]。なお、サファイア基板240は、直径2インチ、厚さ300μmの基板である。
First, using a metal organic chemical vapor deposition method (MOCVD method), as shown in FIG. 16, an n-
次に、成長した半導体多層膜3206の一部をマスキングし、残りの部分をサファイア基板240が表れるまでドライエッチングにより除去する。このとき残った半導体多層膜がLEDアレイチップ202を構成する個々の半導体多層膜206(図15(b)参照)となる[工程(b)]。
Next, a part of the grown
続いて、個々の半導体多層膜206(p−AlGaN層210)上面にRh/Pt/Au膜を電子ビーム蒸着法等により形成して、p側電極216を作製する[工程(c)]。
上記工程(a)〜工程(c)と並行して、図17に示す工程(d)を進める。
Subsequently, an Rh / Pt / Au film is formed on the upper surface of each semiconductor multilayer film 206 (p-AlGaN layer 210) by an electron beam evaporation method or the like, and a p-
In parallel with the steps (a) to (c), the step (d) shown in FIG.
工程(d)では、AlN基板3204の上面の所定範囲にTi/Pt/Au膜を形成して、前記導電膜218を作製し、導電膜218の一部に前記接合層220となるAu/Sn膜3220を形成する。一方、AlN基板3204の裏面全面には、Ti/Au膜2238をメッキによって形成する。
In step (d), a Ti / Pt / Au film is formed in a predetermined range on the upper surface of the
続いて、サファイア基板240上のp側電極216とAlN基板3204上の対応するAu/Sn膜3220とが重なるように、当該サファイア基板240とAlN基板3204とを重ねて、押圧しながら、Au/Sn膜3220が300℃程度になるように加熱する[工程(e)]。これによって、p側電極3216とAu/Sn膜3220とが共晶接合され、Au/Sn膜3220が接合層220となって、p側電極216と導電膜218とを物理的・電気的に接続することとなる。
Subsequently, the
p側電極216と導電膜218との接合層220を介した接合に続いて、工程(f)および工程(g)を行って、半導体多層膜206からサファイア基板240を分離する。なお、本工程(f)及び(g)は、実施の形態1で説明した工程(g)、(h)(図4)と同様なので、その説明については省略する。
Subsequent to the bonding of the p-
上記のようにして、サファイア基板240が分離され、当該サファイア基板240からAlN基板3204に半導体多層膜206等が転写されると、工程(h)に進む。工程(h)では、絶縁と表面保護を目的に高周波スパッタ等により窒化シリコン膜を形成し、絶縁膜228を作製する。窒化シリコン膜は、半導体多層膜206(n−AlGaN層214)上面の周縁部および半導体多層膜6の側面に渡って形成する。
As described above, when the
次に、n−AlGaN層214の露出表面に対し、KOH溶液などを用いた異方性エッチングを施して、前記凹凸構造222を形成する[工程(i)]。
所定領域にTi/Pt/Al膜を形成して、前記n側電極226、ブリッジ配線234A,B、配線236、カソード給電端子230、およびアノード給電端子232を同時に作製する[工程(j)]。
Next, the concavo-
A Ti / Pt / Al film is formed in a predetermined region, and the n-
続いて、スクリーン印刷によって、蛍光体膜208を形成した後[工程(k)]、AlN基板3204の裏面側にダイシングシートである高分子フィルム242を貼り付けて、ダイシングブレードDBによって個片にダイシングして、LEDアレイチップ202が完成する[工程(l)]。
Subsequently, after forming the
なお、上記実施の形態では、一のLEDアレイチップを9個のLED(発光素子)で構成し、略1.2mm角のサイズにしたが、LEDアレイチップを構成するLED(発光素子)の数と当該LEDアレイチップのサイズはこれに限定するものではない。任意の個数のLED(発光素子)でLEDアレイチップを構成することが可能である。
(実施の形態4)
図20(a)は、実施の形態4に係る白色LEDアレイチップ402(以下、「LEDアレイチップ402」という。)の斜視図であり、図20(b)は、同平面図である。なお、図20(b)では、後述する蛍光体膜406を二点鎖線の仮想線で表している。また、図20(a)、図20(b)では、外形の細かな凹凸などは省略している。
In the above embodiment, one LED array chip is composed of nine LEDs (light emitting elements) and has a size of approximately 1.2 mm square, but the number of LEDs (light emitting elements) constituting the LED array chip The size of the LED array chip is not limited to this. An LED array chip can be configured with an arbitrary number of LEDs (light emitting elements).
(Embodiment 4)
20A is a perspective view of a white LED array chip 402 (hereinafter referred to as “
図20(a)、図20(b)に示すように、LEDアレイチップ402は、半導体基板であるSi基板404上に、全体的に円柱状をした半導体多層膜が設けられ、さらに、当該半導体多層膜の周囲に蛍光体膜406が配されてなるものである。以下、方形(本例では、正方形)をしたSi基板404上の略円柱状をした半導体多層膜部分を「柱状部408」と称することとする。なお、Si基板404は2.5mm角で厚さ200μmである。
As shown in FIG. 20A and FIG. 20B, the
柱状部408は、約90度の中心角を有する扇形に4等分されており、等分された各1個が独立した発光素子であるLEDを構成している。ここで、4個のLEDの各々を、図20(a)、図20(b)に示すように、D01〜D04の符号を付して区別することとする。D01〜D04は、Si基板404上で、図20(c)に示すように直列に接続されているのであるが、この接続の態様については後述する。
The
LEDアレイチップ402における各LED D01〜D04の構成について、断面図を参照しながら説明する。
図21(a)は図20(b)におけるH・H線断面図を、図21(b)は同J・J線断面図をそれぞれ示している。すなわち、図21(a)ではD01とD02が、図21(b)ではD03とD04がそれぞれ表されている。各LED(D01〜D04)における半導体多層膜の積層方向の構成は、いずれも同様なので、ここでは、D01を代表とし、これに符号を付して説明する。D02〜D04において、D01と同様の構成部分には、D01の場合と同じ番号を付して、その説明については省略する。なお、D01〜D04間の対応する構成部分に関して区別する場合は、当該構成部分を指す番号に、D01では「A」、D02では「B」、D03では「C」、D04では「D」を付すこととする。
The configuration of the LEDs D01 to D04 in the
21A shows a cross-sectional view taken along the line H / H in FIG. 20B, and FIG. 21B shows a cross-sectional view taken along the line J / J. That is, FIG. 21A shows D01 and D02, and FIG. 21B shows D03 and D04. Since the configuration in the stacking direction of the semiconductor multilayer film in each LED (D01 to D04) is the same, D01 is represented here, and a description thereof will be given with reference thereto. In D02 to D04, components similar to those in D01 are assigned the same numbers as in D01, and description thereof is omitted. When distinguishing the corresponding constituent parts between D01 and D04, the numbers indicating the constituent parts are given “A” in D01, “B” in D02, “C” in D03, and “D” in D04. I will do it.
図21(a)に示すように、半導体多層膜410Aは、Si基板404側から順に、p−GaNクラッド層412A(Mgドープ量1×1019cm−3、厚さ200nm)、InGaN(厚さ2nm)/GaN(厚さ8nm)6周期の多重量子井戸発光層414A、およびn-GaNクラッド層416A(Siドープ量3×1018cm−3、厚さ200nm)を含む。
As shown in FIG. 21A, the semiconductor multilayer film 410A includes, in order from the
p−GaNクラッド層412AのSi基板404側には、不図示のp−GaNコンタクト層を介してp側電極418Aが設けられている。p側電極418Aは、p−GaNクラッド層412A側から順に積層されたRh/Pt/Au膜からなり、発光層414Aからの光を高反射率で反射する光反射膜としても機能する。
A p-side electrode 418A is provided on the
なお、n−GaNクラッド層416A、発光層414A、p−GaNクラッド層412A、p側電極418Aは、後述するように、Si基板404とは異なる単結晶基板上に形成されたものが、当該Si基板404に転写されたものである。前記単結晶基板はn−GaN基板であるが、その一部は、光取出し効率を向上させるための凹凸構造420Aとして残存している。
Note that the n-GaN cladding layer 416A, the light emitting layer 414A, the p-GaN cladding layer 412A, and the p-side electrode 418A are formed on a single crystal substrate different from the
一方、Si基板404上面には、絶縁膜である酸化シリコン膜422、配線424A、および実装パッド426Aがこの順に形成されている。配線424A、実装パッド426Aは、共に、Ti/Pt/Al膜で構成されている。
On the other hand, on the upper surface of the
そして、実装パッド426Aとp側電極418Aとが、導電材料であるAu/Snからなる接合層428Aを介して接合されている。
凹凸構造420A上面の一部領域(扇形の円弧部分を縁取るような領域(図20(b)参照)には、円弧状をしたn側電極430Aが設けられている。
The mounting pad 426A and the p-side electrode 418A are bonded via a bonding layer 428A made of Au / Sn that is a conductive material.
An arc-shaped n-side electrode 430A is provided in a partial region on the top surface of the concavo-convex structure 420A (a region that borders a sectoral arc portion (see FIG. 20B)).
凹凸構造420Aから接合層428Aに至る多層構造部分の側面には、絶縁膜であるポリイミド膜432Aが形成されている。
また、Si基板404上面の所定領域と配線424A上面の所定領域には、絶縁膜である窒化シリコン膜434が形成されている。
A polyimide film 432A that is an insulating film is formed on the side surface of the multilayer structure portion from the uneven structure 420A to the bonding layer 428A.
A silicon nitride film 434 that is an insulating film is formed in a predetermined region on the upper surface of the
以上が、詳細な部分では一部異なるが、基本的に各LED(D01〜D04)に共通する構成である。
D01〜D04は図20(c)に示すように直列に接続されているのであるが、(i)低電位側末端のD01と後述するカソード側給電端子436との接続態様、(ii)高電位側末端のD04と後述するアノード給電端子440の接続態様、および(iii)D01〜D04間の接続態様について、次に説明する。
(i)低電位側末端のD01とカソード側給電端子436との接続態様
図20(b)、図21(a)に示すように、Si基板404上面には、酸化シリコン膜422、窒化シリコン膜434を介してカソード側給電端子436が形成されている。カソード給電端子436は、Ti/Pt/Al膜からなる。
The above is a configuration that is basically common to the LEDs (D01 to D04), although the details are partially different.
D01 to D04 are connected in series as shown in FIG. 20 (c), but (i) a connection mode between D01 at the low potential side end and a cathode
(I) Connection of D01 at the low potential side end and the cathode side
このカソード側給電端子436とD01のn側電極430Aとが、Ti/Pt/Al膜からなる配線438Aで電気的に接続されている。なお、配線438A、n側電極430Aおよびカソード側給電端子436は、後述するように同一工程において同時に一体的に形成される。
(ii)高電位側末端のD04とアノード給電端子440との接続態様
図20(b)、図21(b)に示すように、Si基板404上面には、アノード側給電端子440が形成されている。D04下方の配線424Dは、このアノード側給電端子440の下方まで延設されていて、当該延設部分でアノード側給電端子440と電気的に接続されている。これにより、アノード側給電端子440とD04のp側電極418Dとが、配線424D、実装パッド426D、および接合層428Dを介して電気的に接続されることとなる。
(iii)D01〜D04間の接続態様
D01・D02間、D02・D03間、D03・D04間の接続態様は、基本的にいずれも同様なので、ここでは、図21(a)を参照しながら、D01・D02間の接続態様を代表として説明する。
The cathode-side
(Ii) Connection between D04 at the high potential side end and the anode
(Iii) Connection mode between D01 and D04 Since the connection mode between D01 and D02, between D02 and D03, and between D03 and D04 are basically the same, here, referring to FIG. A connection mode between D01 and D02 will be described as a representative.
D02のn側電極430Bと接続された配線438Bは、D02を構成する半導体多層膜410Bの側面にポリイミド膜432Bを介して這線され、さらに、窒化シリコン膜434の開口部434Hまで延設されている。そして、配線438Bの先端部とD01の直下から延設されている配線424Aとが接続されている。
The wiring 438B connected to the n-side electrode 430B of D02 is wired through the
これにより、D01のp側電極418AとD02のn側電極430Bとが、配線438B、配線424A、実装パッド426A、および接合層428Aを介して電気的に接続されることとなる。 As a result, the p-side electrode 418A of D01 and the n-side electrode 430B of D02 are electrically connected through the wiring 438B, the wiring 424A, the mounting pad 426A, and the bonding layer 428A.
上記と同様にして、D03・D04間は配線438Dを介し(図21(b)参照。)、D02・D03間は配線438C(図27(p)参照)を介してそれぞれ接続されている。
Similarly to the above, D03 and D04 are connected via a wiring 438D (see FIG. 21B), and D02 and D03 are connected via a
上記にようにして、D01〜D04は、図20(c)に示すように、直列に接続されている。
上記の構成を有するLEDアレイチップ402において、アノード側給電端子440とカソード側給電端子436から給電すると、各LED D01〜D04の発光層414A〜Dから波長460nmの青色光が発せられる。またD01〜D04は、柱状部408を4等分したものなので、各D01〜D04における発光層414A〜Dの面積がほぼ同一となっている。したがって、各LED(D01〜D04)に流れる電流の密度もほぼ同じになって、D01〜D04間で均一な輝度を得ることができる。その結果、被照射面における照度むらの発生が防止される。
As described above, D01 to D04 are connected in series as shown in FIG.
In the
Si基板404の上面(LED側主面)には、前記柱状部408の上面および側面(各LED間の間隙も)を覆うように蛍光体膜406が形成されている。蛍光体膜406は、シリコーンなどの透光性樹脂に(Sr,Ba)2SiO4:Eu2+の黄色蛍光体粉末とSiO2の微粒子を分散させたものからなる。蛍光体膜406は、全体に渡ってほぼ均一な厚みを有している。すなわち、蛍光体膜406の、前記柱状部408の上面を覆う部分の厚みと側面を覆う厚みとがほぼ等しい。なお、透光性樹脂には、シリコーンに限らず、エポキシ樹脂やポリイミド樹脂を用いても構わない。
A
各LED(D01〜D04)の発光層414から放射された青色光の一部は、上記蛍光体膜406中の蛍光体によって黄色光に変換される。そして、LEDからの青色光と蛍光体からの黄色光が合成されて(混色されて)白色光が発生する。
Part of the blue light emitted from the light emitting layer 414 of each LED (D01 to D04) is converted into yellow light by the phosphor in the
このとき、LEDアレイチップ402において、発光層を含む半導体多層膜が略円柱状に形成されており、蛍光体膜406が当該半導体多層膜に対してほぼ均一な厚みで形成されている(すなわち、蛍光体膜406は、有底円筒状をしている。)ので、当該LEDアレイチップ402から得られる光のスポット形状もほぼ円形となる。したがって、LEDアレイチップ402は、照明用光源として好適なものとなる。
At this time, in the
また、n−GaNクラッド層416側を光取出し側とし、p−GaNクラッド層412の略全面に対向して設けたp側電極418に高反射率電極を採用したので、発光層414で生じp側電極418へ向って放射された青色光が当該p側電極418で光取出し面側へと反射される。これにより、各LEDにおける光取出し効率が向上する。 In addition, since the n-GaN cladding layer 416 side is the light extraction side, and a high-reflectance electrode is employed for the p-side electrode 418 provided facing the substantially entire surface of the p-GaN cladding layer 412, the p The blue light emitted toward the side electrode 418 is reflected by the p-side electrode 418 toward the light extraction surface side. Thereby, the light extraction efficiency in each LED improves.
また、Si基板404の下面には、Ti/Pt/Au膜442が形成されている。
LEDアレイチップ402は、実装基板上のパッドに上記Ti/Pt/Au膜442部分を直接接合し、一対の給電パッドの内の一方のパッドとカソード側給電パッド436、もう一方のパッドとアノード側給電パッド440とをそれぞれ別個のボンディングワイヤーで接続することによって実装される。
A Ti / Pt / Au film 442 is formed on the lower surface of the
In the
ここで、LEDアレイチップ402自体が蛍光体膜を有しており、白色光を発することができること等によって奏される効果は、上述した実施の形態1〜3の場合と同様である。
Here, the
以上の構成からなるLEDアレイチップ402の製造方法について、図22〜図27を参照しながら説明する。なお、図22〜図27では、LEDアレイチップ402の各構成部分となる素材部分には5000番台の符号を付し、その下3桁にはLEDアレイチップ402の対応する構成部分に付した番号を用いることとする。
A method of manufacturing the
先ず、n−GaN基板5420上に、有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition Method;MOCVD法)を用い、n−GaNバッファ層(不図示)、n-GaNクラッド層5416、InGaN/GaN6周期の多重量子井戸発光層5414、p-GaNクラッド層5412、およびp−GaNコンタクト層(不図示)をこの順に積層する[工程(a)]。なお、n−GaN基板5420は、直径2インチ、厚さ300μmの基板である。図22に示す工程(a)から図23に示す工程(f)は、LEDアレイチップ402を構成する各LED(D01〜D04)となる素材(LEDチップ)を作製する工程である。
First, an n-GaN buffer layer (not shown), an n-
続いて、上記工程で形成された半導体多層膜5410を1mm角に分割すべく、エッチングによって溝444を入れる[工程(b)]。
次に、溝444の内壁にパッシベーション膜として窒化膜446を形成する[工程(c)]。
Subsequently, a
Next, a
分割された半導体多層膜5410の上面に、Rh/Pt/Au膜をスパッタリングなどで形成し、p側電極5418を作製する[工程(d)]。
n−GaN基板5420を研磨し、厚さ100μm程度に調整する[工程(e)]。
An Rh / Pt / Au film is formed on the upper surface of the divided
The n-
続いて、1mm角のチップに分離すべく、ダイヤモンドブレードDBでダイシングする[工程(f)]。以下、1mm角に分離されたチップを「中間チップ」と称する。
上記工程(a)〜(f)と並行して、図24の工程(g)〜図25の工程(j)を実行する。
Subsequently, dicing is performed with a diamond blade DB to separate the chips into 1 mm square chips [step (f)]. Hereinafter, the chips separated into 1 mm squares are referred to as “intermediate chips”.
In parallel with the steps (a) to (f), the step (g) in FIG. 24 to the step (j) in FIG. 25 are performed.
先ず、酸化シリコン膜5422付きのSi基板5404上に配線5424を形成すべく所定の領域にTi/Pt/Au膜をスパッタリング等で形成する[工程(g)]。Si基板5404の直径は、6インチである。なお、1枚のSi基板5404で多数個のLEDアレイチップ402が作製されるのであるが、図24以降は、そのSi基板5404の一部分の断面を表している。当該断面の切断位置は、LEDアレイチップ402において、図20(b)に示すK・K線に相当する位置である。
First, a Ti / Pt / Au film is formed in a predetermined region by sputtering or the like to form a
次に、所定の領域に窒化シリコン膜5434を形成する[工程(h)]。
所定の領域にTi/Pt/Au膜を形成して実装パッド426を作製する[工程(i)]。
さらに、実装パッド426に重ねて、Sn膜448を形成する[工程(j)]。
Next, a
A mounting pad 426 is formed by forming a Ti / Pt / Au film in a predetermined region [step (i)].
Further, an
続いて、工程(f)で得られた中間チップ450を上記Sn膜448の位置に実装し、当該中間チップ450をSi基板5404に対して加圧しながら、300℃程度に加熱する。これにより、p側電極5418(Rh/Pt/Au膜)のAu膜部分とSn膜448とが共晶接合され、中間チップ450がSi基板5404に固定される[工程(k)]。
Subsequently, the
次に、n−GaN基板5420を、厚さ10μm程度になるまで研磨する[工程(l)]。
図26の次工程(m)で示しているのは、Si基板5404を上方から見た図であり、9個分のLEDアレイチップ402に相当する領域が現れている。工程(m)では、中間チップ450を4個一組とし、当該4個で前記柱状部408を形成すべくエッチングによって、各中間チップ450の一部を除去する。例えば、4個の中間チップ450A〜Dで1個のLEDアレイチップ402が作製されることとなるところ、図に示すようにマスク452(網掛け部分)を施して、マスキング以外の領域をエッチングにより除去して、前記柱状部を形成するのである。
Next, the n-
In the next step (m) of FIG. 26, the
続いて、n−GaN基板5420表面を加工して、前記凹凸構造420を形成する。また、Si基板5404を研磨して、厚さ200μm程度に調整する。さらに、研磨後の下面にTi/Pt/Au膜5442を形成する[工程(n)]。
Subsequently, the surface of the n-
次に、各半導体多層膜の側面等にポリイミド膜432を形成する[工程(o)]。
続いて、所定の領域にTi/Pt/Au膜を形成して、アノード側給電端子440、カソード側給電端子436、n側電極430、配線438を同時に作製する[工程(p)]。
Next, a polyimide film 432 is formed on the side surface of each semiconductor multilayer film [step (o)].
Subsequently, a Ti / Pt / Au film is formed in a predetermined region, and an anode-side
蛍光体膜406をスクリーン印刷等によって形成する[工程(q)]。
最後に、前記4個一組毎にダイシングして[工程(r)]、LEDアレイチップ402(図20)が完成する。
(実施の形態5)
図28は、実施の形態1に係るLEDチップ2(図1参照)を有した照明モジュールである白色LEDモジュール(以下、単に「LEDモジュール」と称する。)300の外観斜視図である。LEDモジュール300は、後述する照明器具332(図31)に装着して用いられるものである。
The
Finally, dicing is performed for each of the four sets [step (r)] to complete the LED array chip 402 (FIG. 20).
(Embodiment 5)
FIG. 28 is an external perspective view of a white LED module (hereinafter simply referred to as “LED module”) 300 that is an illumination module having the LED chip 2 (see FIG. 1) according to the first embodiment. The
LEDモジュールは、直径5cmの円形をしたAlNからなるセラミックス基板302と217個の樹脂レンズ304とを有している。セラミックス基板302には照明器具332に取り付けるためのガイド凹部306や、照明器具332からの給電を受けるための端子308,310が設けられている。
The LED module has a
図29(a)はLEDモジュール300の平面図、図29(b)は図29(a)におけるG・G線断面図、図29(c)は、図29(b)におけるチップ実装部分の拡大図をそれぞれ示している。
29 (a) is a plan view of the
図29(c)に示すように、セラミックス基板302の下面には放熱特性を改善するための金メッキ312が施されている。
図29(a)において円形に見える各レンズの中心に対応するセラミックス基板302の上に、LEDチップ2が1個ずつ(全部で217個)実装されている。
As shown in FIG. 29 (c), the lower surface of the
On the
セラミックス基板302は、厚さ0.5mmでAlNを主材料とする2枚のセラミックス基板314,316が積層されてなるセラミックス基板である。なお、セラミックス基板314,316の材料としては、AlN以外にAl2O3、BN、MgO、ZnO、SiC、ダイヤモンド等が考えられる。
The
LEDチップ2は、下層のセラミックス基板316に実装されている。上層のセラミックス基板314にはLEDチップ2を実装する空間を創出するテーパー状の貫通孔318が開設されている。
The
LEDチップ2の各実装位置に対応するセラミックス基板316上面には、図30(b)に示すような、カソードパッド320とアノードパッド322が形成されている。各パッド320,322にはCuの表面にAuメッキを行ったものが用いられている。各パッド320,322にはPbSnハンダが載せられ、LEDチップ2のカソード給電端子32、アノード給電端子30(図1参照)が接合される。
A
或いは、LEDチップ2の給電端子32、30に、AuSnハンダをメッキしておけば、各パッド320、322にハンダを載せる工程が不要となる。全パッドにLEDチップ2を配した後、リフロー炉を通してセラミック基板302の温度をハンダが溶ける温度まで上昇させれば、一度に、217個全てのLEDチップ2を接合することができる。ここでは触れないが、パッドの形状、ハンダの量、LEDチップ2の給電端子の形状等を最適化しておけば、上記したリフロー半田付けは可能である。なお、ハンダによらず銀ペーストやバンプにより接合しても構わない。
Alternatively, if AuSn solder is plated on the
ここで、実装に供されるLEDチップ2は、実装前に実施される色ムラや色温度等の光学的特性検査に合格したものである。すなわち、本実施の形態によれば、LEDチップ2自体が蛍光体層を有しており、白色光を発することができるので、既述したように、当該LEDチップ2の実装前に上記光学的特性検査を実行することが可能となり、当該光学的特性に起因して、LEDモジュールが不良品(規格外)となることを未然に防止することができるのである。その結果、完成品(LEDモジュール)の歩留まりが向上することになる。
Here, the
図29(c)に示すように、上層のセラミックス基板314に開設された前記貫通孔318の側壁及び当該セラミックス基板314の上面にはアルミ反射膜324が形成されている。
As shown in FIG. 29 (c), an aluminum
セラミックス基板316にLEDチップ2を実装後、第1の樹脂としてシリコーン樹脂326等でLEDチップ2を覆い、更に第2の樹脂としてエポキシ樹脂328などを用いたインジェクションモールドによりレンズ304を形成する。
After mounting the
217個のLEDチップ2は、セラミックス基板316上面に形成された配線パターン330によって、31直列7並列に接続されている。
図30(a)は、レンズ304および上層のセラミックス基板314を取り除いた状態のLEDモジュール300の平面図である。LEDチップ2それぞれの実装位置のセラミックス基板316表面は、上述したようにアノードパッド322とカソードパッド320(図30(b))が配されている。
The 217
FIG. 30A is a plan view of the
そして各LEDチップ2と接続された各アノードパッド322と各カソードパッド320間が、LEDチップ2が31個ずつ直列に接続され、当該直列に接続された7グループのLEDチップ同士が並列に接続されるように、配線パターン330によって接続されている。配線パターン330の一端部側はスルーホール(不図示)を介して、図29(a)に示す正極端子308と接続され、他端部はスルーホール(不図示)を介して同図に示す負極端子310と接続されている。
Then, 31
上記のように構成されたLEDモジュール300は、照明器具332に取り付けられて使用される。LEDモジュール300と照明器具332とで照明装置334が構成される。
The
図31(a)に照明装置334の概略斜視図を、図31(b)に照明装置334の底面図を示す。
照明器具332は、例えば、室内の天井などに固定される。照明器具332は商用電源からの交流電力(例えば、100V、50/60Hz)を、LEDモジュール300を駆動するのに必要な直流電力に変換する電源回路(不図示)を備えている。
FIG. 31A shows a schematic perspective view of the
The
図32を参照にしながら、LEDモジュール300の照明器具332への取り付け構造について説明する。
照明器具332はLEDモジュール300がはめ込まれる円形凹部336を有している。円形凹部336の底面は、平坦面に仕上げられている。円形凹部336の内壁の開口部寄り部分には、雌ねじ(不図示)が切られている。また、当該雌ねじと底面との間における内壁から、フレキシブルな給電端子338,340とガイド片342とが突出されている。なお、給電端子338が正極、給電端子340が負極である。
The structure for attaching the
The
LEDモジュール300を照明器具332へ取り付けるための部材として、シリコンゴム製のO−リング344とリングねじ346とが備えられている。リングねじ346は略矩形断面を有するリング状をしており、その外周には、不図示の雄ねじが形成されている。また、リングねじ346は、その周方向の一部が切りかかれてなる切り欠き部346Aを有している。
A silicon rubber O-
続いて、取り付け手順を説明する。
まず、LEDモジュール300を円形凹部336にはめ込む。このとき、LEDモジュール300のセラミックス基板302が、給電端子338,340と円形凹部336の底面との間に位置するとともに、ガイド凹部306とガイド片342とが係合するようにはめ込む。ガイド凹部306とガイド片342とで、正極端子308、負極端子310と対応する給電端子338,340との位置合わせがなされる。
Subsequently, the attachment procedure will be described.
First, the
LEDモジュール300がはめ込まれると、O-リング344を装着した後、リングねじ346を円形凹部336にねじ込んで固定する。これにより、正極端子308と給電端子338、負極端子310と給電端子340とが密着し、電気的に確実に接続されることになる。また、セラミックス基板302のほぼ全面と円形凹部336の平坦な底面とが密着することになり、LEDモジュール300で発生した熱が照明器具332へ効果的に伝達され、LEDモジュール300の冷却効果が向上することになる。なお、LEDモジュール300の照明器具332への熱伝達効率を更に上げるため、セラミックス基板302と円形凹部336の底面にシリコングリスを塗布することとしても良い。
When the
上記の構成からなる照明装置334において、商業電源から給電がなされると、前述したように、各LEDチップ2から白色光が発され、レンズ304を介して放射される。
LEDモジュール300に対して電流を1A流したときの典型的な特性として、全光束は4,000lm、中心光度10,000cdであった。また、その発光スペクトルは図33に示すとおりであった。
In the
As typical characteristics when a current of 1 A was passed through the
ここまでは、半導体発光装置を照明モジュールや照明装置等の照明用途に用いる例を紹介してきたが、これに限らず、本発明に係る半導体発光装置は表示用途に用いることができる。すなわち、本発明に係る半導体発光装置を表示素子の光源として利用しても構わない。表示素子としては、例えば、LEDチップをパッケージングしてなる表面実装型(SMD)LEDが挙げられる。表面実装型LEDは、例えば、セラミックス基板上に半導体発光装置(LEDチップ)をマウントし、当該半導体発光装置を透明のエポキシ樹脂で封止した構造を有するものである。 Up to this point, examples of using the semiconductor light emitting device for lighting applications such as a lighting module and a lighting device have been introduced. However, the present invention is not limited thereto, and the semiconductor light emitting device according to the present invention can be used for display applications. That is, the semiconductor light emitting device according to the present invention may be used as a light source of a display element. Examples of the display element include a surface mount type (SMD) LED formed by packaging an LED chip. The surface-mounted LED has, for example, a structure in which a semiconductor light emitting device (LED chip) is mounted on a ceramic substrate and the semiconductor light emitting device is sealed with a transparent epoxy resin.
表面実装型LEDは、単体であるいは複数個同時に使用される。単体で使用される例としては、テレビやビデオ、エアコンといった家電製品のリモコンに搭載される場合や、あるいは当該家電製品の電源ランプとして用いられる場合等がある。複数同時に使用される例としては、文字、数字、記号等を表示するドット・マトリックス表示装置の各ドットとして用いられる場合が挙げられる。 The surface-mounted LEDs are used alone or in combination. Examples of single use include a case where it is mounted on a remote control of a home appliance such as a television, a video, or an air conditioner, or a case where it is used as a power lamp of the home appliance. An example in which a plurality of dots are used simultaneously is a case where the dots are used as dots in a dot matrix display device that displays characters, numbers, symbols, and the like.
以上、本発明を実施の形態に基づいて説明してきたが、本発明は上記形態に限らないことは勿論であり、例えば、以下のような形態とすることも可能である。
(1)上記実施の形態1〜3では、サファイア基板(単結晶基板)上に半導体多層膜を結晶成長によって形成した後、当該サファイア基板上において、半導体多層膜をLED(アレイ)チップ(半導体発光装置)単位に分割することとした(図2工程(b)、図9工程(b)、図16工程(b))。しかしながら、これに限らず、半導体多層膜の上記分割はサファイア基板上では行わず、最終的にLED(アレイ)チップを構成することとなるベース基板(高抵抗Si基板1004(図3等)、n型SiC基板2104(図10等)、AlN基板3204(図17等))に、結晶成長した半導体多層膜の全部を転写した後に、当該ベース基板上で行うこととしてもよい。
(2)上記実施の形態4では、半導体多層膜を略円柱状に形成したが、これに限らず、N角柱状(Nは5以上の整数)としてもよい。すなわち、5角以上の柱状体とすることにより、得られる光のスポット形状が方形よりも円形に近づいたものとなるからである。また、N角柱状とする場合には、正N角柱状とし、Nは偶数であることが好ましい。こうすることにより、円形の場合と同様、点対称となるスポット形状が得られるからである。
(3)上記実施の形態4では、柱状体に形成された半導体多層膜を4の領域に分割して、4個の独立したLED(発光素子)を形成することとしたが、分割する個数は、4個に限らず、任意である。また、分割することなく一体的な円柱状またはN角柱状のままとしても構わない。すなわち、アレイとせずに、1個のLED(発光素子)で一のLEDチップを構成することとしてもよい。
As described above, the present invention has been described based on the embodiment. However, the present invention is not limited to the above-described form, and for example, the following form is also possible.
(1) In the first to third embodiments, after a semiconductor multilayer film is formed by crystal growth on a sapphire substrate (single crystal substrate), the semiconductor multilayer film is formed on an LED (array) chip (semiconductor light emission) on the sapphire substrate. The apparatus was divided into units (FIG. 2 step (b), FIG. 9 step (b), FIG. 16 step (b)). However, the present invention is not limited to this, and the above-described division of the semiconductor multilayer film is not performed on the sapphire substrate, but a base substrate (high-resistance Si substrate 1004 (FIG. 3 etc.), n) It is also possible to perform the process on the base substrate after transferring the entire crystal multi-layered semiconductor multilayer film to the type SiC substrate 2104 (FIG. 10 and the like) and the AlN substrate 3204 (FIG. 17 and the like).
(2) In the fourth embodiment, the semiconductor multilayer film is formed in a substantially cylindrical shape. That is, by using a columnar body having five or more corners, the spot shape of the obtained light becomes closer to a circle than a square. Moreover, when setting it as N prismatic shape, it is preferable that it is regular N prismatic shape and N is an even number. This is because, as in the case of the circular shape, a spot shape that is point-symmetric can be obtained.
(3) In
以上のように、本発明に係る半導体発光装置は、実装前に色むら等の光学的検査を必要とする照明分野などに適する。 As described above, the semiconductor light emitting device according to the present invention is suitable for the illumination field that requires optical inspection such as color unevenness before mounting.
2、102 白色LEDチップ
4 高抵抗Si基板
6、106、206、410 半導体多層膜
8、108、208 蛍光体膜
10、110、210 p−AlGaN層
12、112、212 InGaN/AlGaN多重量子井戸発光層
14、114、214 n−AlGaN層
16 高反射率電極
22、222、420 凹凸構造
104 n型SiC基板
202、402 白色LEDアレイチップ
204 AlN基板
216 p側電極
404 Si基板
408 柱状部
412 p−GaNクラッド層
414 InGaN/GaN多重量子井戸発光層
416 n−GaNクラッド層
418 p側電極(Rh/Pt/Au膜からなる光反射膜)
5420 n−GaN基板
2,102
5420 n-GaN substrate
Claims (7)
前記ベース基板の一方の主面の中ほどに配され、各々が前記ベース基板側から第1導電型層、発光層、第2導電型層がこの順に積層されてなる半導体多層膜で構成された複数の発光素子と、
前記各発光素子において前記第1導電型層の前記発光層とは反対側の主面に形成された第1電極と、
前記各発光素子において前記第2導電型層の前記発光層とは反対側の主面に形成された第2電極と、
前記各発光素子の側面に形成された絶縁膜と、
前記ベース基板の前記一方の主面上に互いに離れて形成された第1給電端子および第2給電端子を有し、
前記各発光素子を構成する半導体多層膜の各々は、前記ベース基板とは異なる単結晶基板上で結晶成長により形成されたものが、当該単結晶基板から分離され前記ベース基板に転写されたものであり、
一の発光素子の第2電極と他の発光素子の第1電極とが、前記絶縁膜上に這設された膜配線で、順次電気的に接続されて、前記複数の発光素子の全部または一部が直列に接続されており、
直列接続された発光素子列の一方端の発光素子の第1電極と前記第1給電端子とが電気的に接続されており、
他方端の発光素子の第2電極と前記第2給電端子とが、前記絶縁膜上を這設された膜配線を介して、電気的に接続されていて、
蛍光体膜が、前記ベース基板で受けるような形で、前記各発光素子の側面およびベース基板とは反対側の主面を覆うように形成されており、
前記複数の半導体多層膜の各々は平面視で扇形状をしていて、当該複数の半導体多層膜が同平面視で略円形に見えるように配されていることを特徴とする半導体発光装置。 A base substrate;
Each of the base substrates is arranged in the middle of one main surface, and each of them is composed of a semiconductor multilayer film in which a first conductive type layer, a light emitting layer, and a second conductive type layer are stacked in this order from the base substrate side. A plurality of light emitting elements;
A first electrode formed on a main surface opposite to the light emitting layer of the first conductivity type layer in each of the light emitting elements;
A second electrode formed on the main surface of the second light emitting element on the side opposite to the light emitting layer;
An insulating film formed on a side surface of each light emitting element;
A first power supply terminal and a second power supply terminal formed on the one main surface of the base substrate apart from each other;
Each of the semiconductor multilayer films constituting each light emitting element is formed by crystal growth on a single crystal substrate different from the base substrate, and is separated from the single crystal substrate and transferred to the base substrate. Yes,
A second electrode of one light-emitting element and a first electrode of another light-emitting element are sequentially electrically connected by a film wiring provided on the insulating film, so that all or one of the plurality of light-emitting elements can be connected. Are connected in series,
The first electrode of the light emitting element at one end of the light emitting element row connected in series and the first power supply terminal are electrically connected,
The second electrode of the light emitting element at the other end and the second power supply terminal are electrically connected via a film wiring provided on the insulating film,
The phosphor film is formed so as to cover the side surface of each light emitting element and the main surface opposite to the base substrate, such that the phosphor film is received by the base substrate .
Each of the plurality of semiconductor multilayer films has a fan shape in a plan view, and is arranged so that the plurality of semiconductor multilayer films appear to be substantially circular in the plan view .
一の発光素子の第2電極と他の発光素子の第1電極とを電気的に接続する前記膜配線は、当該第2電極から第2導電型層の側方に引き出されており、
前記他方端の発光素子の第2電極と前記第2給電端子とを電気的に接続する前記膜配線は、当該第2電極から第2導電型層の側方に引き出されていることを特徴とする請求項1に記載の半導体発光装置。 The second electrode is formed at an edge of the main surface of the second conductivity type layer,
The film wiring for electrically connecting the second electrode of one light emitting element and the first electrode of another light emitting element is led out from the second electrode to the side of the second conductivity type layer,
The film wiring that electrically connects the second electrode of the other end of the light emitting element and the second power supply terminal is drawn out from the second electrode to the side of the second conductivity type layer. The semiconductor light emitting device according to claim 1.
請求項1〜4のいずれか1項に記載の半導体発光装置が前記実装基板に実装されていることを特徴とする照明モジュール。 A mounting board,
Lighting module semiconductor light-emitting device according to any one of claims 1 to 4, characterized in that it is mounted on the mounting substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010257895A JP5346909B2 (en) | 2004-02-03 | 2010-11-18 | Semiconductor light emitting device, lighting module, lighting device, and display element |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026851 | 2004-02-03 | ||
JP2004026851 | 2004-02-03 | ||
JP2010257895A JP5346909B2 (en) | 2004-02-03 | 2010-11-18 | Semiconductor light emitting device, lighting module, lighting device, and display element |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004238614A Division JP2005252222A (en) | 2004-02-03 | 2004-08-18 | Semiconductor light-emitting device, lighting module, lighting device, display device, and method of manufacturing semiconductor light-emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044741A JP2011044741A (en) | 2011-03-03 |
JP5346909B2 true JP5346909B2 (en) | 2013-11-20 |
Family
ID=43831875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010257895A Active JP5346909B2 (en) | 2004-02-03 | 2010-11-18 | Semiconductor light emitting device, lighting module, lighting device, and display element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5346909B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014110396A1 (en) | 2013-01-10 | 2014-07-17 | Molex Incorporated | Led assembly |
KR102357188B1 (en) | 2015-07-21 | 2022-01-28 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device |
US10902770B2 (en) * | 2016-12-22 | 2021-01-26 | Sharp Kabushiki Kaisha | Display device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4947995A (en) * | 1972-07-10 | 1974-05-09 | ||
JP3505374B2 (en) * | 1997-11-14 | 2004-03-08 | 三洋電機株式会社 | Light emitting components |
JP3641122B2 (en) * | 1997-12-26 | 2005-04-20 | ローム株式会社 | Semiconductor light emitting device, semiconductor light emitting module, and manufacturing method thereof |
JP2000208822A (en) * | 1999-01-11 | 2000-07-28 | Matsushita Electronics Industry Corp | Semiconductor light-emitting device |
JP2002009349A (en) * | 2000-06-26 | 2002-01-11 | Koha Co Ltd | Surface emission led and its manufacturing method |
JP2002176203A (en) * | 2000-09-29 | 2002-06-21 | Omron Corp | Light emitting device and light emitting device array |
JP4066681B2 (en) * | 2001-03-21 | 2008-03-26 | 日亜化学工業株式会社 | Light emitting device and method for manufacturing light emitting device |
JP3960053B2 (en) * | 2002-01-18 | 2007-08-15 | 松下電器産業株式会社 | Semiconductor light emitting device and light emitting device for illumination using the same |
JP4116960B2 (en) * | 2003-09-30 | 2008-07-09 | 松下電器産業株式会社 | Semiconductor light emitting device, light emitting module, lighting device, and method for manufacturing semiconductor light emitting device |
-
2010
- 2010-11-18 JP JP2010257895A patent/JP5346909B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011044741A (en) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005252222A (en) | Semiconductor light-emitting device, lighting module, lighting device, display device, and method of manufacturing semiconductor light-emitting device | |
US8692285B2 (en) | Semiconductor light emitting device, light emitting module, lighting apparatus and display element | |
US7420221B2 (en) | Semiconductor light-emitting device, lighting module, lighting device and method for manufacturing semiconductor light-emitting device | |
US7880185B2 (en) | Semiconductor light emitting device with a substrate having a cross sectional trapezoidal shape and an oblique surface | |
EP2400566B1 (en) | Semiconductor light emitting device, lighting module, lighting apparatus | |
JP4598767B2 (en) | Semiconductor light emitting device, light emitting module, and lighting device | |
JP4805831B2 (en) | Semiconductor light emitting device, lighting module, lighting device, surface mount component, and display device | |
US8492776B2 (en) | Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element | |
JP4160881B2 (en) | Semiconductor light emitting device, light emitting module, lighting device, and method for manufacturing semiconductor light emitting device | |
JP2006156837A (en) | Semiconductor light emitting device, luminescent module and lighting device | |
JP2005019874A (en) | Led, led chip, led module, and lighting system | |
JP5346909B2 (en) | Semiconductor light emitting device, lighting module, lighting device, and display element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5346909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |