JP2005244595A - デジタルアンプ - Google Patents

Abstract

【課題】
出力部における波形歪みを簡易かつ正確に補正することのできるデジタルアンプを提供する。
【解決手段】
パルス幅変調されたオーディオ信号に含まれるパルスの立ち上がり及び立ち下がり時点を表す立ち上がりデータ及び立ち下がりデータを生成し、生成したデータをもとに増幅部の波形歪みに基づく出力歪みを補償するように立ち上がり時点及び立ち下がり時点を補正したパルスを生成しスピーカを駆動するパルス幅補正回路を備えたデジタルアンプであって、前記パルス幅補正回路２，３は、前記生成したパルスの立ち上がりデータ、立ち下がりデータ、及びクロック信号をもとに相互に遅延時間の異なる複数の遅延駆動パルス信号を生成する遅延駆動パルス生成回路２５，２６，２７と、生成された遅延駆動パルス信号を複数選択し、選択した遅延駆動パルス信号を論理演算３０，３１してパルス幅の増減されたパルス幅変調信号を生成してスピーカを駆動する駆動パルス選択回路２８，２９，３２を備えた。

【選択図】 図２

Description

本発明は、デジタルアンプに係り、特に、精度の高いパルス幅変調信号を生成することのできるデジタルアンプに関する。

図６は従来のデジタルアンプの構成を説明する図である。図において、５１はＰＣＭ−ＰＷＭ変換器であり、デジタルオーディオデータを、例えばＰＣＭ（Pulse Code Modulation）信号の形で入力し、入力したＰＣＭ信号をＰＷＭ(Pulse Width Modulation)信号に変換し、スイッチング増幅部６３，６４を駆動する駆動信号Ｄ及び−Ｄ（Ｄの反転信号）を生成する。５２，５３，５４，５５はドライバであり、駆動信号Ｄ及び−Ｄを増幅してスイッチングトランジスタ５６，５７，５８，５９を駆動する。６０，６１は高周波ノイズを除去するためのローパスフィルタ、６２はスピーカである。

入力ＰＣＭ信号をＰＷＭ信号に変換し、変換したＰＷＭ信号（Ｄ，−Ｄ）によりスイッチング増幅部６３，６４を駆動する。これによりスイッチングトランジスタ５６，５７の接続点及びスイッチングトランジスタ５８，５９の接続点間に増幅されたオーディオ信号を得ることができる。この増幅されたオーディオ信号はローパスフィルタ６０，６１を介してスピーカに供給する。

また、特許文献１には、ＰＣＭ−ＰＷＭ変換部出力端におけるＰＷＭ信号のパルス幅と、このＰＷＭ信号を波形成形した後、増幅して負荷に供給するファイナル部出力端におけるＰＷＭ信号のパルス幅とを比較し、比較結果（パルス幅の差）に基づいて波形成型部のリセットのタイミングを調整することにより、ファイナル部出力端におけるＰＷＭ信号のデューティ比を補正することが示されている。
特開平６−１５２２６９号公報

前記従来技術によれば、ＰＣＭ−ＰＷＭ変換部出力端におけるＰＷＭ信号のパルス幅とファイナル部出力端におけるＰＷＭ信号のパルス幅との差、すなわちファイナル部出力端における波形歪みを、パルス幅を計数するカウンタに供給するクロック信号の周波数を高くすることにより正確に求め、これを補正することができる。しかし、ファイナル部出力端における波形歪みを正確に求めて、これを補正するためには高周波のクロック及び高周波のクロックを計数できる高性能のカウンタが必要とされる。このため、補正の精度が使用するクロック及びカウンタの性能により制限され、また、高性能化するに際しては装置のコストが著しく上昇することになる。

ところで、理想的なＰＷＭ波形は、その立ち上がり時間及び立ち下がり時間は０であり、立ち上がり及び立ち下がりに際してリンギングは発生しない。しかしながら、実際には立ち上がり時間及び立ち下がり時間が存在し、リンギングやオーバシュート、アンダーシュートが発生する。このためＰＷＭパルス波形に歪みが生じる。特に、大音量を出力する場合には電源電圧にリップル等が生じ、アナログ再生信号の再現性をより悪化させることになる。

一般に、再生信号の再現性は、ＰＣＭ−ＰＷＭ変換器５１におけるサンプリング周波数や分解能を上げることにより改善することができる。しかし、サンプリング周波数や分解能を上げるには、デジタルアンプに使用するスイッチングトランジスタのスイッチング速度を上げることが必要である。この場合には、前述のリンギングやオーバシュートが頻繁に発生し、アナログ再生信号の再現性を悪化させる。

本発明はこれらの問題点に鑑みてなされたもので、出力部における波形歪みを簡易かつ正確に補正することのできるデジタルアンプを提供する。

本発明は上記課題を解決するため、次のような手段を採用した。

パルス幅変調されたオーディオ信号に含まれるパルスの立ち上がり及び立ち下がり時点を表す立ち上がりデータ及び立ち下がりデータを生成し、生成したデータをもとに増幅部の波形歪みに基づく出力歪みを補償するように立ち上がり時点及び立ち下がり時点を補正したパルスを生成しスピーカを駆動するパルス幅補正回路を備えたデジタルアンプであって、前記パルス幅補正回路は、前記生成したパルスの立ち上がりデータ、立ち下がりデータ、及びクロック信号をもとに相互に遅延時間の異なる複数の遅延駆動パルス信号を生成する遅延駆動パルス生成回路と、生成された遅延駆動パルス信号を複数選択し、選択した遅延駆動パルス信号を論理演算してパルス幅の増減されたパルス幅変調信号を生成してスピーカを駆動する駆動パルス選択回路を備えた。

本発明は、以上の構成を備えるため、出力部における波形歪みを簡易かつ正確に補正することのできるデジタルアンプを提供することができる。

以下、最良の実施形態を添付図面を参照しながら説明する。図１は本発明の実施形態にかかるデジタルアンプを説明する図である。図において、１は立ち上がり・立ち下がりデータ生成回路であり、例えばＰＣＭ信号等の形態の入力オーディオ信号をＰＷＭ信号に変換し、変換したＰＷＭ信号の立ち上がり時点及び立ち下がり時点を表す立ち上がりデータｔａ及び立ち下がりデータｔｂを生成する。２及び３はそれぞれ後述するパルス幅補正回路であり、前記立ち上がりデータｔａ及び立ち下がりデータｔｂを入力し、入力したデータをもとに増幅部の波形歪みに基づく出力歪みを補償するように立ち上がり時点及び立ち下がり時点を補正した駆動パルスＤ及び−Ｄを生成する。４，５，６，７はドライバであり、駆動信号Ｄ及び−Ｄを増幅してスイッチングトランジスタ８，９，１０，１１を駆動する。１２，１３は高周波ノイズを除去するためのローパスフィルタ、１４はスピーカである。

図に示すように、立ち上がり・立ち下がりデータ生成回路１は、入力ＰＣＭ信号をＰＷＭ信号に変換し、変換したＰＷＭ信号の立ち上がり時点及び立ち下がり時点を表す立ち上がりデータｔａ及び立ち下がりデータｔｂを生成し、生成したデータをそれぞれ同期信号Ｓｙｎｃと共にパルス幅補正回路２，３に供給する。パルス幅補正回路２，３は前記生成したデータ及び同期信号をもとに増幅部の波形歪みに基づく出力歪みを補償するように立ち上がり時点及び立ち下がり時点を補正した駆動パルスＤ及び−Ｄを生成する。駆動パルス（Ｄ，−Ｄ）はドライバ４，５，６，７を介して駆動信号Ｓ５，Ｓ６，Ｓ７，Ｓ８を生成し、スイッチング増幅部１５，１６を駆動する。これによりスイッチングトランジスタ８，９の接続点Ｓ９及びスイッチングトランジスタ１０，１１の接続点Ｓ１０間に増幅されたオーディオ信号を得ることができる。この増幅されたオーディオ信号はローパスフィルタ１２，１３を介してスピーカ１４に供給する。

図２は、パルス幅補正回路の詳細を説明する図である。図において、２１はクロック信号源、２２はクロック信号源からのクロック（クロックパルス）Ｃｐを所定時間（例えばｔ）遅延させる遅延回路、２３はクロック信号源からのクロックＣｐを遅延回路２２とは異なる所定時間（例えば２ｔ）遅延させる遅延回路、２４はクロック信号源からのクロックＣｐを遅延回路２２、２３とは異なる所定時間（例えば３ｔ）遅延させる遅延回路である。２５、２６，２７はそれぞれ、後述する遅延駆動パルス生成回路であり、前記遅延したクロック信号、立ち上がりデータｔａ及び立ち下がりデータｔｂをを入力し、遅延駆動パルス信号Ｓ２１，Ｓ２２，Ｓ２３を生成する。２８，２９は切換スイッチであり、それぞれ遅延駆動パルス信号Ｓ２１，Ｓ２２，Ｓ２３を選択し、選択した信号をアンド回路３０及びオア回路３１に供給する。３２は切換スイッチであり、アンド回路３０の出力２４及びオア回路３１の出力Ｓ２５を切り替えて出力する。

３３は前記切換スイッチ２８，２９，３２の切換を制御するマイコンである。３４はボリュームであり、例えばスイッチング増幅部１５，１６に供給する電源電圧Ｖｄｄの値を調整して出力音量調整する。また、マイコン３３はボリューム３４で設定した値をもとに後述するように切換スイッチ２８，２９，３２の切換を制御して、駆動パルスＤ，−Ｄ（ＰＷＭ信号）のパルス幅を調整することができる。

図３は、遅延駆動パルス生成回路２５，２６，２７の詳細を説明する図であり、図３（ａ）は回路図、図３（ｂ）は動作波形を示す。図において４１は立ち上がりデータｔａをカウントするカウンタ、４２は立ち下がりデータｔｂをカウントするカウンタ、４３はフリップフロップ回路であり、カウンタ４１の出力によりセットされ、カウンタ４２の出力によりリセットされる。

図３（ｂ）に示すように、カウンタ４１は同期信号Ｓｙｎｃを受信したときクロックＣｐのカウントを開始し、クロックを立ち上がりデータｔａだけカウントしたときセット信号（ＳＥＴ）を出力する。また、カウンタ４２は同期信号Ｓｙｎｃを受信したときクロックＣｐのカウントを開始し、クロックを立ち下がりデータｔｂだけカウントしたときリセット信号（ＲＳＥＴ）を出力する。

ここで、立ち上がりデータは、同期信号Ｓｙｎｃが発生してから駆動信号（ＰＷＭ信号）が立ち上がるまでの期間ｔａを示すデータであり、立ち下がりデータは、同期信号Ｓｙｎｃが発生してから駆動信号（ＰＷＭ信号）が立ち下がるまでの期間ｔｂを示すデータである。

遅延駆動パルス生成回路２５は、立ち上がりデータｔａ、立ち下がりデータｔｂ、遅延回路２２，２３，あるいは２４から出力されるクロックＣｐ及び同期信号Ｓｙｎｃを入力する。同期信号Ｓｙｎｃは、例えば２５６個のクロックＣｐが発生する毎に１個のパルスを発生し、カウンタ４１及び４２に入力する。

同期信号ＳｙｎｃがＨレベルになると、カウンタ４１はクロックＣｐのカウントを開始し、カウント数が入力された立ち上がりデータｔａが示す数値になるとＳＥＴ信号をフリップフロツプ４３に出力する。また、カウンタ４２に入力する同期信号ＳｙｎｃがＨレベルになると、カウンタ４２はクロックＣｐのカウントを開始し、カウント数が入力された立ち下がりデータｔｂが示す数値になるとＲＥＳＥＴ信号をフリップフロツプ４３に出力する。

例えば、立ち上がりデータｔａが「０００００１００」（２進表示）であるとき、カウンタ４１は、同期信号ＳｙｎｃがＨレベルになってからクロックＣｐをカウントし、カウント値が４になったとき、セット信号（ＳＥＴ）をフリップフロツプ４３に出力する。また、立ち下がりデータｔｂが「００００１００１」（２進表示）であるとき、カウンタ４１は、同期信号ＳｙｎｃがＨレベルになってからクロックＣｐをカウントし、カウント値が９になったとき、リセット信号（ＲＳＥＴ）をフリップフロツプ４３に出力する。

フリップフロップ回路４３は、セット信号（ＳＥＴ）が入力すると、Ｈレベルの出力信号をリセット信号（ＲＥＳＥＴ）が入力されるまで出力し、リセット信号（ＲＳＥＴ）が入力すると、Ｌレベルの出力信号をセット信号（ＳＥＴ）が入力されるまで出力する。このため、フリップフロップ４３からは立ち上がりデータ及び立ち下がりデータに応じた駆動信号Ｄ，−Ｄ（ＰＷＭ信号）を得ることができる。

図４は、図２に示す切換スイッチＳ２８，Ｓ２９，Ｓ３２の切換動作を説明する図である。図において、Ｓ２１，Ｓ２２，Ｓ２３はそれぞれ前述した遅延駆動パルス信号であり、信号Ｓ２１（Ｈレベル期間がＴｈ）を基準にして、Ｓ２２はｔ、Ｓ２３は２ｔ遅延している。

Ｓ２４はアンド回路３０の出力であり、切換スイッチ２８が信号Ｓ２１を選択し、切換スイッチ２９が信号Ｓ２２を選択した場合の例を示す。Ｓ２５はオア回路３１の出力であり、切換スイッチ２８が信号Ｓ２１を選択し、切換スイッチ２９が信号Ｓ２２を選択した場合の例を示す。

図２に示す例においては、切換スイッチＳ２８，Ｓ２９，Ｓ３２の切換動作を制御することにより、同一の立ち上がりデータｔａ及び立ち下がりデータｔｂを有する入力信号に対し、Ｈレベルの時間幅が異なる複数（５個）の駆動パルス（ＰＷＭ信号）を得ることができる。

（１）Ｈレベルの時間幅がＴｈ＋２ｔ（時間幅が２ｔだけ増加）の駆動パルスを得る場合、
切換スイッチ２８，２９により遅延駆動パルス信号Ｓ２１とＳ２３を選択し、切換スイッチ３２によりオア回路３１の出力Ｓ２５を駆動パルスとして選択する。

（２）Ｈレベルの時間幅がＴｈ＋ｔ（時間幅がｔだけ増加）の駆動パルスを得る場合、
切換スイッチ２８，２９により遅延駆動パルス信号Ｓ２１とＳ２２（又は遅延駆動パルス信号Ｓ２２とＳ２３）を選択し、切換スイッチ３２によりオア回路３１の出力を駆動パルスとして選択する。

（３）Ｈレベルの時間幅がＴｈ−２ｔ（時間幅が２ｔだけ減少）の駆動パルスを得る場合、
切換スイッチ２８，２９により遅延駆動パルス信号Ｓ２１とＳ２３を選択して、切換スイッチ３２によりアンド回路３１の出力を駆動パルスとして選択する。

（４）Ｈレベルの時間幅がＴｈ−ｔ（時間幅がｔだけ減少）の駆動パルスを得る場合、 切換スイッチ２８、２９により遅延駆動パルス信号Ｓ２１とＳ２２（又は遅延駆動パルス信号Ｓ２２とＳ２３）を選択し、切換スイッチ３２によりアンド回路３０の出力を駆動パルスとして選択する。

（５）Ｈレベルの時間幅がＴｈの駆動パルスを得る場合、
切換スイッチ２８，２９により同じ遅延駆動パルス信号（Ｓ２１、Ｓ２２、２３）を選択し、切換スイッチ３２によりアンド回路またはオア回路の出力を駆動パルスとして選択する。

このように切換スイッチ２８，２９，３２を切り換えることにより、Ｈレベルの時間幅を（Ｔｈ−２ｔ）から（Ｔｈ＋２ｔ）まで、５段階に制御することができる。切換スイッチ２８，２９，３２の切換はボリューム３４を操作することにより行うことができる。すなわち、ボリュームを操作するのみで駆動パルスのパルス幅を微細に調整することができる。

パルス幅補正回路から出力された駆動パルス（ＰＷＭ信号）は、前述のようにドライバ４，５，６，７を介して駆動信号Ｓ５，Ｓ６，Ｓ７，Ｓ８を生成し、電力増幅部１７，１８を駆動する。これによりスイッチングトランジスタ８，９の接続点Ｓ９及びスイッチングトランジスタ１０，１１の接続点Ｓ１０間に増幅されたオーディオ信号を得ることができる。この増幅されたオーディオ信号はローパスフィルタを介してスピーカに供給する。

図５は、スイッチング増幅部１５，１６で発生する波形歪みを説明する図であり、図５（ａ）は理想的な出力信号波形、図５（ｂ）は実際の出力信号波形を示す。図５（ｂ）において、Ａはスイッチング増幅部の立ち上がり時間ｔｒに基づく歪み、Ｂは立ち下がり時間ｔｆに基づく歪み、Ｃはリンギングに基づく歪みを示す。

スイッチング増幅部の出力に図５（ｂ）に示す歪みが生じる場合、Ａ部の歪みは入力ＰＷＭ信号のＨレベルの時間幅を長くする（ＰＷＭ信号のパルスの面積を増加する）ことにより補正することができる。例えば入力信号がＨレベルの時間幅がＴｈのＰＷＭ信号である場合は、前記（１）または（２）に示す駆動パルス（ＰＷＭ信号）を選択することにより、補正することができる。

同様に、Ｃ部の歪みは入力ＰＷＭ信号のＨレベルの時間幅を長くすることにより補正することができる。

一方、Ｂ部の歪みは、入力ＰＷＭ信号のＨレベルの時間幅を短くすることにより補正することができる。例えば入力信号がＨレベルの時間幅がＴｈのＰＷＭ信号である場合は、前記（４）または（５）に示す駆動パルスを選択することにより、補正することができる。

そして、これらの各部の歪みを総合した結果である出力歪みは、通常、電源電圧Ｖｄｄを大きく設定した大音量出力時に増大する。従って、ボリューム３４を操作して大音量に設定したとき、パルス幅補正回路からＨレベルの時間幅の長い駆動パルスを選択することにより前記歪みを抑制することができる。

例えば、ボリューム３４の調整範囲が０ｄＢから−２０ｄＢである場合において、ボリューム範囲が０〜−３ｄＢでは、マイコン３３は上記（１）に示す駆動パルスを生成するように切換スイッチ２８，２９，３２を切り換える。また、ボリューム範囲が−３〜−６ｄＢでは、マイコン３３は上記（２）に示す駆動パルスを生成するように切換スイッチ２８，２９，３２を切り換える。同様に、ボリューム範囲が−６〜−９ｄＢでは、上記（５）に示す駆動パルスを生成するように切換スイッチ２８，２９，３２を切り換える。

これにより、ボリューム３４を大音量領域に設定するにしたがって、パルス幅補正回路によるパルス幅の補正量が増大し、前記各部の歪みによる出力の低下を抑制することができる。

以上、説明したように、本実施形態によれば、ボリュームを可変操作するのみで、電源電圧変化あるいはスイッチング増幅部の出力歪みに基づくアナログ出力信号の波形歪みを改善することができる。また、立ち上がり立ち下がりデータ生成回路を構成するＰＣＭ−ＰＷＭ変換器のサンプリング周波数や分解能を上げることなく、高精度のＰＷＭ信号を生成することができる。このため再現性のよいアナログ信号を得ることができる。

本発明の実施形態にかかるデジタルアンプを説明する図である。 パルス幅補正回路の詳細を説明する図である。 遅延駆動パルス生成回路２５，２６，２７の詳細を説明する図である。 切換スイッチの切換動作を説明する図である。 スイッチング増幅部で発生する波形歪みを説明する図である。 従来のデジタルアンプの構成を説明する図である。

符号の説明

１ 立ち上がり・立ち下がりデータ生成回路
２，３ パルス幅補正回路
４，５，６，７ ドライバ
８，９，１０，１１ スイッチングトランジスタ
１２，１３ ローパスフィルタ
１４ スピーカ
１５，１６ スイッチング増幅部
２１ クロック
２２，２３，２４ 遅延回路
２５，２６，２７ 遅延駆動パルス生成回路
２８，２８，３２ 切換スイッチ
３０ アンド回路
３１ オア回路
３３ マイコン
３４ ボリューム
４１，４２ カウンタ
４３ フリップフロップ

Claims (5)

1. パルス幅変調されたオーディオ信号に含まれるパルスの立ち上がり及び立ち下がり時点を表す立ち上がりデータ及び立ち下がりデータを生成し、生成したデータをもとに増幅部の波形歪みに基づく出力歪みを補償するように立ち上がり時点及び立ち下がり時点を補正したパルスを生成しスピーカを駆動するパルス幅補正回路を備えたデジタルアンプであって、
   前記パルス幅補正回路は、前記生成したパルスの立ち上がりデータ、立ち下がりデータ、及びクロック信号をもとに相互に遅延時間の異なる複数の遅延駆動パルス信号を生成する遅延駆動パルス生成回路と、
   生成された遅延駆動パルス信号を複数選択し、選択した遅延駆動パルス信号を論理演算してパルス幅の増減されたパルス幅変調信号を生成してスピーカを駆動する駆動パルス選択回路を備えたことを特徴とするデジタルアンプ。
2. 請求項１記載のデジタルアンプにおいて、
   前記遅延駆動パルス生成回路は、クロック信号を相互に異なる時間遅延する遅延回路を複数備え、これらの遅延回路により遅延されたそれぞれのクロック信号と、前記生成したパルスの立ち上がりデータ及び立ち下がりデータをもとに相互に遅延時間の異なる複数の遅延駆動パルス信号を生成することを特徴とするデジタルアンプ。
3. 請求項１記載のデジタルアンプにおいて、
   前記駆動パルス選択回路は、遅延時間の異なる複数の遅延駆動パルス信号の論理和をとることによりパルス幅の増大したパルス幅変調信号を生成することを特徴とするデジタルアンプ。
4. 請求項１記載のデジタルアンプにおいて、
   前記駆動パルス選択回路は、遅延時間の異なる複数の遅延駆動パルス信号の論理積をとることによりパルス幅の縮小したパルス幅変調信号を生成することを特徴とするデジタルアンプ。
5. 請求項１記載のデジタルアンプにおいて、
   生成された遅延駆動パルス信号の選択及び選択した遅延駆動パルス信号間に施す論理演算はボリューム操作に連動して決定することを特徴とするデジタルアンプ。
   
   
   
   

Images