JP2005244071A - Solar cell and its manufacturing method - Google Patents

Solar cell and its manufacturing method Download PDF

Info

Publication number
JP2005244071A
JP2005244071A JP2004054310A JP2004054310A JP2005244071A JP 2005244071 A JP2005244071 A JP 2005244071A JP 2004054310 A JP2004054310 A JP 2004054310A JP 2004054310 A JP2004054310 A JP 2004054310A JP 2005244071 A JP2005244071 A JP 2005244071A
Authority
JP
Japan
Prior art keywords
layer
type layer
photoelectric conversion
solar cell
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004054310A
Other languages
Japanese (ja)
Inventor
Hiroshi Yamamoto
浩史 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004054310A priority Critical patent/JP2005244071A/en
Publication of JP2005244071A publication Critical patent/JP2005244071A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/545Microcrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solar cell which can further increase a photoelectric conversion efficiency. <P>SOLUTION: The solar cell comprises a photoelectric conversion layer of a layer 7a of a first conduction type, an i type layer 7b, and a layer 7c of a second conduction type, each made of a crystallite silicon and stacked in this order. The crystallite silicon is provided between the i type layer 7b and the second-conduction-type layer 7c, and its crystallinity index is lower than that of the i type layer 7c. Since an interface level between the i type layer 7b and the second-conduction-type layer 7c is decreased, a photoelectric conversion efficiency is increased. Since a buffer layer 13 is made of a crystallite semiconductor, an electric field to be applied to the buffer layer 13 is smaller than that to be applied to a buffer layer 13 made of an amorphous semiconductor. For this reason, a strong internal electric field is applied to the i type layer 7b. As a result, carrier recombination in the i type layer 7b is decreased and the photoelectric conversion efficiency is increased. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、太陽電池およびその製造方法に関する。   The present invention relates to a solar cell and a manufacturing method thereof.

現在、主要なエネルギー源として使用されている石油等の化石燃料は、将来の需給が懸念され、かつ地球温暖化現象の原因となる二酸化炭素排出の問題を有している。そこで、この石油等の化石燃料の代替となるエネルギー源として太陽電池が注目されている。   At present, fossil fuels such as oil, which are used as a major energy source, have a problem of carbon dioxide emission, which is concerned about future supply and demand and causes global warming. Thus, solar cells have attracted attention as an energy source that can replace fossil fuels such as petroleum.

太陽電池は、光エネルギーを電力に変換する半導体光電変換層としてpn接合を用いており、このpn接合を構成する半導体材料として、一般的にシリコンが用いられる。   A solar cell uses a pn junction as a semiconductor photoelectric conversion layer that converts light energy into electric power, and silicon is generally used as a semiconductor material constituting the pn junction.

このシリコンを用いた薄膜太陽電池では、光電変換効率の面では、単結晶シリコンを用いることが好ましいが、より大面積化、低コスト化を実現するために、非晶質シリコン材料を光電変換層とした薄膜太陽電池も一部実用化されている。一方、さらなる特性の安定化や高効率化のために、微結晶シリコン材料を光電変換層として適用した薄膜太陽電池が検討されてきている。この微結晶シリコンは、非晶質シリコン同様、プラズマCVD法による薄膜形成が可能である。   In this thin film solar cell using silicon, it is preferable to use single crystal silicon in terms of photoelectric conversion efficiency, but in order to realize a larger area and lower cost, an amorphous silicon material is used as a photoelectric conversion layer. Some thin film solar cells have been put into practical use. On the other hand, in order to further stabilize the characteristics and increase the efficiency, a thin film solar cell in which a microcrystalline silicon material is applied as a photoelectric conversion layer has been studied. This microcrystalline silicon, like amorphous silicon, can be formed into a thin film by plasma CVD.

薄膜シリコンのプラズマCVD法による一般的な形成方法としては、シランガスを水素で10倍以上に希釈した原料ガスを使用して形成する方法がある。この原料ガスを用いて堆積していくと、微結晶シリコン膜が得られ、水素希釈率を増加させることで結晶化率を増加させることができる。なお、水素希釈率を一定に保ってシリコン膜を体積していく場合には、一般的に膜厚の増加と共に結晶化率が大きくなることが知られている。   As a general method for forming thin film silicon by plasma CVD, there is a method of using a source gas obtained by diluting a silane gas 10 times or more with hydrogen. When deposited using this source gas, a microcrystalline silicon film is obtained, and the crystallization rate can be increased by increasing the hydrogen dilution rate. It is known that when the silicon film is increased in volume while keeping the hydrogen dilution rate constant, the crystallization rate generally increases as the film thickness increases.

なお、微結晶シリコン膜とは、結晶シリコンと非晶質シリコンとが混在して構成された薄膜である。   Note that the microcrystalline silicon film is a thin film including a mixture of crystalline silicon and amorphous silicon.

現状の微結晶シリコン太陽電池の光電変換効率は、単結晶シリコン太陽電池の光電変換効率20%よりも低く、10%程度であり、1μm程度の微結晶シリコン太陽電池では非晶質シリコン太陽電池の光電変換効率と同等レベルの7〜8%程度である。   The photoelectric conversion efficiency of the current microcrystalline silicon solar cell is about 10% lower than the photoelectric conversion efficiency of 20% of the single crystal silicon solar cell. In the case of the microcrystalline silicon solar cell of about 1 μm, the amorphous silicon solar cell is It is about 7 to 8%, which is equivalent to the photoelectric conversion efficiency.

近年、微結晶シリコン太陽電池の光電変換効率を向上させることが強く望まれている。  In recent years, it has been strongly desired to improve the photoelectric conversion efficiency of microcrystalline silicon solar cells.

そのための方法の1つとして、i型微結晶シリコン層と導電型層(例えばn型微結晶シリコン層)との間に非晶質シリコンからなる界面層を挿入する方法が知られている(例えば特許文献1を参照。)。この方法では、界面層が存在することにより、導電型層からi型微結晶シリコン層内への不純物拡散が低減され、光電変換効率が向上する。
特開2002−343991号公報
As one of the methods for that purpose, a method is known in which an interface layer made of amorphous silicon is inserted between an i-type microcrystalline silicon layer and a conductive type layer (for example, an n-type microcrystalline silicon layer) (for example, (See Patent Document 1). In this method, due to the presence of the interface layer, impurity diffusion from the conductive layer into the i-type microcrystalline silicon layer is reduced, and the photoelectric conversion efficiency is improved.
JP 2002-343991 A

しかし、上記方法でも光電変換効率を十分に向上させることができず、光電変換効率のさらなる向上が望まれている。  However, the photoelectric conversion efficiency cannot be sufficiently improved even by the above method, and further improvement of the photoelectric conversion efficiency is desired.

本発明は係る事情に鑑みてなされたものであり、光電変換効率をさらに向上させることができる太陽電池を提供するものである。  This invention is made | formed in view of the situation which concerns, and provides the solar cell which can further improve a photoelectric conversion efficiency.

本発明の太陽電池は、半導体からなる第1導電型層、微結晶半導体からなるi型層、及び半導体からなる第2導電型層をこの順に重ねて有する光電変換層を備え、i型層と第2導電型層との間に、微結晶半導体からなり、かつ、その結晶化率がi型層よりも低い緩衝層を備える。   The solar cell of the present invention includes a photoelectric conversion layer having a first conductive type layer made of a semiconductor, an i type layer made of a microcrystalline semiconductor, and a second conductive type layer made of a semiconductor stacked in this order, A buffer layer made of a microcrystalline semiconductor and having a crystallization rate lower than that of the i-type layer is provided between the second conductivity type layer.

本発明は、i型層と第2導電型層との間に、微結晶半導体からなり、かつ、その結晶化率がi型層よりも低い緩衝層を備えることを特徴とし、これにより、光電変換効率が向上する。   The present invention is characterized in that a buffer layer made of a microcrystalline semiconductor and having a crystallization rate lower than that of the i-type layer is provided between the i-type layer and the second conductivity type layer. Conversion efficiency is improved.

緩衝層を設けることにより、光電変換効率が向上する作用は、次のように説明される。   The effect | action which improves a photoelectric conversion efficiency by providing a buffer layer is demonstrated as follows.

緩衝層がない場合、i型層と第2導電型層とは直接接触する。i型層は、結晶半導体と非晶質半導体とが混在した微結晶半導体からなる。i型層のうち、結晶半導体部分は、第2導電型層と接触して、界面準位を生じさせる。一方、i型層のうち、非晶質半導体部分は、第2導電型層と接触しても、その界面で欠陥があまり発生せず、界面準位を生じさせにくい。   When there is no buffer layer, the i-type layer and the second conductivity type layer are in direct contact. The i-type layer is made of a microcrystalline semiconductor in which a crystalline semiconductor and an amorphous semiconductor are mixed. Of the i-type layer, the crystalline semiconductor portion comes into contact with the second conductivity type layer to generate an interface state. On the other hand, even if the amorphous semiconductor portion of the i-type layer is in contact with the second conductive type layer, the interface does not generate many defects and hardly causes an interface state.

本発明では、i型層と第2導電型層との間に、微結晶半導体からなる緩衝層が形成される。この緩衝層は、結晶化率がi型層よりも小さい。すなわち、この緩衝層では、結晶半導体部分の割合が、i型層よりも小さい。すなわち、界面準位をよく生じさせる部分の割合が小さい。従って、本発明によれば、界面準位が少なくなる。界面準位が少なくなるので、キャリアの再結合が減少し、光電変換効率が向上する。   In the present invention, a buffer layer made of a microcrystalline semiconductor is formed between the i-type layer and the second conductivity type layer. This buffer layer has a crystallization rate smaller than that of the i-type layer. That is, in this buffer layer, the proportion of the crystalline semiconductor portion is smaller than that of the i-type layer. That is, the proportion of the portion that often generates interface states is small. Therefore, according to the present invention, the interface state is reduced. Since the interface state is reduced, the recombination of carriers is reduced and the photoelectric conversion efficiency is improved.

緩衝層を形成する「微結晶半導体」には、全体が非晶質半導体からなるものを含まない。緩衝層の全体が非晶質半導体からなる場合、緩衝層にかかる電界が大きくなり、i型層にかかる内部電界が小さくなるという問題が生じ得るが、本発明では、そのような問題は生じない。本発明では、緩衝層の少なくとも一部は、結晶半導体からなり、そのため、緩衝層にかかる電界が小さくなり、i型層にかかる内部電界が大きくなる。その結果、i型層でのキャリアの再結合が減少し、光電変換効率が向上する。   The “microcrystalline semiconductor” that forms the buffer layer does not include an entire semiconductor layer made of an amorphous semiconductor. When the entire buffer layer is made of an amorphous semiconductor, there may be a problem that the electric field applied to the buffer layer is increased and the internal electric field applied to the i-type layer is decreased. However, in the present invention, such a problem does not occur. . In the present invention, at least a part of the buffer layer is made of a crystalline semiconductor, so that the electric field applied to the buffer layer is reduced and the internal electric field applied to the i-type layer is increased. As a result, carrier recombination in the i-type layer is reduced, and the photoelectric conversion efficiency is improved.

以上の内容をエネルギーバンド図(図4〜図6)を用いて説明する。図4〜図6は、発明の理解のためにのみ用いられる参考図であって、本発明の範囲を限定するものではない。各図において、(a)は、断面図であり、(b)は、エネルギーバンド図である。   The above contents will be described with reference to energy band diagrams (FIGS. 4 to 6). 4 to 6 are reference diagrams used only for understanding of the present invention, and do not limit the scope of the present invention. In each figure, (a) is a sectional view and (b) is an energy band diagram.

図4は、緩衝層を有さない、従来例1に係る太陽電池である。この太陽電池は、第1導電型層51、i型層53、及び第2導電型層57をこの順に積層して構成された光電変換層を備える。第1導電型層51とi型層53との間の界面、及びi型層53と第2導電型層57との間の界面には、それぞれ界面準位59、61が形成されている。ここで、i型層53は、左側から右側に向かって形成されるものとする。i型層の結晶化率は、最初は小さく、膜厚が厚くなるにつれて大きくなる。上述の通り、結晶化率が高い場合ほど、欠陥準位の数が増加するので、左側の界面の界面準位59の数は、右側の界面の界面準位61の数よりも少ない。i型層53では、キャリアとなる電子63及び正孔65が発生し、それぞれ、第1導電型層51及び第2導電型層57に向かう。   FIG. 4 shows a solar cell according to Conventional Example 1 that does not have a buffer layer. This solar cell includes a photoelectric conversion layer configured by laminating a first conductivity type layer 51, an i-type layer 53, and a second conductivity type layer 57 in this order. Interface states 59 and 61 are formed at the interface between the first conductivity type layer 51 and the i-type layer 53 and at the interface between the i-type layer 53 and the second conductivity-type layer 57, respectively. Here, the i-type layer 53 is formed from the left side to the right side. The crystallization rate of the i-type layer is initially small and increases as the film thickness increases. As described above, since the number of defect states increases as the crystallization rate increases, the number of interface states 59 in the left interface is smaller than the number of interface states 61 in the right interface. In the i-type layer 53, electrons 63 and holes 65 serving as carriers are generated and travel toward the first conductivity type layer 51 and the second conductivity type layer 57, respectively.

図5は、本発明の太陽電池である。図4との違いは、i型層53と第2導電型層57との間に緩衝層55が形成されていることである。注目すべき点は、緩衝層55が形成されたことにより、界面準位61の数が減少している点である。その理由は、上述の通りである。   FIG. 5 is a solar cell of the present invention. The difference from FIG. 4 is that a buffer layer 55 is formed between the i-type layer 53 and the second conductivity type layer 57. It should be noted that the number of interface states 61 is reduced due to the formation of the buffer layer 55. The reason is as described above.

図6は、非晶質半導体からなる緩衝層67を有する、従来例2に係る太陽電池である。緩衝層67が非晶質半導体からなるため、緩衝層67に大きい電界がかかる。そのため、図6(b)から分かるように、i型層53での内部電界が小さくなる。その結果、i型層53でのキャリアの再結合確率が大きくなり、光電変換効率が小さくなる。   FIG. 6 shows a solar cell according to Conventional Example 2 having a buffer layer 67 made of an amorphous semiconductor. Since the buffer layer 67 is made of an amorphous semiconductor, a large electric field is applied to the buffer layer 67. Therefore, as can be seen from FIG. 6B, the internal electric field in the i-type layer 53 is reduced. As a result, the recombination probability of carriers in the i-type layer 53 increases, and the photoelectric conversion efficiency decreases.

本発明によれば、i型層と第2導電型層との間の界面準位が減少する。その結果、光電変換効率が向上する。  According to the present invention, the interface state between the i-type layer and the second conductivity type layer is reduced. As a result, the photoelectric conversion efficiency is improved.

また、緩衝層が微結晶半導体からなるので、緩衝層が非晶質半導体などからなる場合よりも、緩衝層にかかる電界が小さい。そのため、i型層に強い内部電界がかかり、その結果、i型層でのキャリアの再結合が減少し、光電変換効率が向上する。  In addition, since the buffer layer is made of a microcrystalline semiconductor, the electric field applied to the buffer layer is smaller than when the buffer layer is made of an amorphous semiconductor or the like. Therefore, a strong internal electric field is applied to the i-type layer. As a result, carrier recombination in the i-type layer is reduced, and photoelectric conversion efficiency is improved.

本発明の太陽電池は、半導体からなる第1導電型層、微結晶半導体からなるi型層、及び半導体からなる第2導電型層をこの順に重ねて有する光電変換層を備え、i型層と第2導電型層との間に、微結晶半導体からなり、かつ、その結晶化率がi型層よりも低い緩衝層を備える。   The solar cell of the present invention includes a photoelectric conversion layer having a first conductive type layer made of a semiconductor, an i type layer made of a microcrystalline semiconductor, and a second conductive type layer made of a semiconductor stacked in this order, A buffer layer made of a microcrystalline semiconductor and having a crystallization rate lower than that of the i-type layer is provided between the second conductivity type layer.

本発明の太陽電池は、具体的には、例えば、以下の態様で実施される。   Specifically, the solar cell of the present invention is implemented, for example, in the following manner.

1.スーパーストレート型構造
本発明の第1の実施形態に係る太陽電池は、透光性基板上に、透明導電層、上記の光電変換層、及び裏面電極をこの順で重ねて備える。光電変換層と裏面電極との間に、裏面反射層を備えてもよい。
1. Super Straight Structure The solar cell according to the first embodiment of the present invention includes a transparent conductive layer, the above-described photoelectric conversion layer, and a back electrode stacked in this order on a translucent substrate. You may provide a back surface reflection layer between a photoelectric converting layer and a back surface electrode.

1−1.透光性基板
透光性基板には、ガラス板、透光性樹脂(ポリイミド、ポリビニル、PET、PEN、PES、又はテフロン(登録商標)など)、若しくはセラミックス、又はこれらが積層されたものなどが好適に用いられるが、光透過性が高く太陽電池全体を支持、補強するものであれば特に限定されない。透光性基板は、200℃程度の耐熱性を有するものであることが好ましい。透光性基板は、好ましくは、厚さが0.1〜10mmである。また、透光性基板は、その表面に凹凸を備えてもよい。また、透光性基板には、絶縁膜、導電膜、バッファ層等が積層されていてもよいし、あるいはこれらを組み合わせた複合層が積層されていてもよい。
1-1. Translucent substrate The translucent substrate includes a glass plate, a translucent resin (such as polyimide, polyvinyl, PET, PEN, PES, or Teflon (registered trademark)), ceramics, or a laminate of these. Although it is preferably used, it is not particularly limited as long as it has high light transmittance and supports and reinforces the entire solar cell. The translucent substrate preferably has a heat resistance of about 200 ° C. The translucent substrate preferably has a thickness of 0.1 to 10 mm. Moreover, the translucent board | substrate may be equipped with the unevenness | corrugation in the surface. In addition, an insulating film, a conductive film, a buffer layer, or the like may be stacked over the light-transmitting substrate, or a composite layer combining these may be stacked.

1−2.透明導電層
透明導電層は透明導電性の材料からなり、例えば、ITO、酸化錫、および酸化亜鉛、InO3等の透明導電性膜を単層または積層させたものを用いることができる。透明導電層は、耐プラズマ性を向上させるために酸化亜鉛で形成することが好ましい。
1-2. Transparent conductive layer The transparent conductive layer is made of a transparent conductive material. For example, a single layer or a stacked layer of transparent conductive films such as ITO, tin oxide, zinc oxide, and InO 3 can be used. The transparent conductive layer is preferably formed of zinc oxide in order to improve plasma resistance.

透明導電層は電極としての役割を担っているので、電気伝導性が高い方が好ましく、微量の不純物を添加することで電気伝導性を向上させたものを用いることもできる。この不純物としては、ガリウムやアルミニウム等のIII族元素等があり、その濃度は、5×1020〜5×1021個/cm3であることが好ましい。 Since the transparent conductive layer plays a role as an electrode, it is preferable that the electrical conductivity is high, and a layer having improved electrical conductivity by adding a small amount of impurities can be used. Examples of the impurities include group III elements such as gallium and aluminum, and the concentration is preferably 5 × 10 20 to 5 × 10 21 atoms / cm 3 .

透明導電層の製造方法としては、真空蒸着法、EB蒸着法、常圧CVD法、減圧CVD法、ゾルゲル法、電析法等を用いて形成することができる。透明導電層は、透過率や抵抗率を制御し易くするためにスパッタリング法で形成することが好ましい。   As a manufacturing method of a transparent conductive layer, it can form using a vacuum evaporation method, EB evaporation method, an atmospheric pressure CVD method, a low pressure CVD method, a sol gel method, an electrodeposition method etc. The transparent conductive layer is preferably formed by a sputtering method in order to easily control the transmittance and resistivity.

また、上記透明導電層の表面に凹凸形状が形成されていることが望ましい。該凹凸によって、透光性基板側から入射した入射光を散乱・屈折させて光路長を伸ばすことができるので、光電変換層内での光閉じ込め効果が高まり短絡電流の向上が期待できる。   Further, it is desirable that an uneven shape is formed on the surface of the transparent conductive layer. The unevenness can scatter and refract incident light incident from the translucent substrate side to extend the optical path length, so that the light confinement effect in the photoelectric conversion layer is enhanced and the short circuit current can be expected to be improved.

1−3.光電変換層
光電変換層は、半導体からなる第1導電型層、微結晶半導体からなるi型層、及び半導体からなる第2導電型層をこの順に重ねて有する。また、光電変換層は、i型層と第2導電型層との間に、微結晶半導体からなり、かつ、その結晶化率がi型層よりも低い緩衝層を備える。
言い換えると、光電変換層は、半導体からなる第1導電型層、微結晶半導体からなるi型層、微結晶半導体からなる緩衝層、及び半導体からなる第2導電型層をこの順に重ねて有し、緩衝層は、その結晶化率がi型層よりも低くなる条件で形成される。
1-3. Photoelectric Conversion Layer The photoelectric conversion layer has a first conductive type layer made of a semiconductor, an i-type layer made of a microcrystalline semiconductor, and a second conductive type layer made of a semiconductor in this order. The photoelectric conversion layer includes a buffer layer made of a microcrystalline semiconductor and having a crystallization rate lower than that of the i-type layer between the i-type layer and the second conductivity type layer.
In other words, the photoelectric conversion layer has a first conductive type layer made of a semiconductor, an i-type layer made of a microcrystalline semiconductor, a buffer layer made of a microcrystalline semiconductor, and a second conductive type layer made of a semiconductor in this order. The buffer layer is formed under the condition that the crystallization rate is lower than that of the i-type layer.

1−3−1.第1導電型層、及び第2導電型層
第1導電型層、及び第2導電型層は、それぞれn型、及びp型、又はこの逆の導電型の半導体からなる層である。各層は、好ましくは、非単結晶(単結晶以外、例えば、多結晶、微結晶、又は非晶質)半導体からなり、さらに好ましくは、微結晶半導体からなり、さらに好ましくは、微結晶シリコンからなる。各層は、それぞれの膜厚が、好ましくは、1〜100nm程度である。各層は、炭素が添加されたSix1-x、ゲルマニウムが添加されたSixGe1-xからなってもよい。
1-3-1. First Conductive Type Layer and Second Conductive Type Layer The first conductive type layer and the second conductive type layer are layers made of n-type and p-type semiconductors, or vice versa. Each layer is preferably made of a non-single-crystal (non-single-crystal, for example, polycrystalline, microcrystalline, or amorphous) semiconductor, more preferably a microcrystalline semiconductor, and more preferably microcrystalline silicon. . Each layer preferably has a thickness of about 1 to 100 nm. Each layer may be made of Si x C 1-x doped with carbon and Si x Ge 1-x doped with germanium.

各層は、RFからVHFの周波数帯の高周波によるCVD法や、ECRプラズマCVD法、あるいはこれらを組み合わせたCVD法などを用いて形成することができる。例えば、プラズマCVD法を用いる場合には、その条件は、周波数10〜200MHz程度、パワー密度10mW/cm2〜1W/cm2程度、チャンバー内圧力0.1〜20Torr程度、基板温度は室温〜600℃程度等である。 Each layer can be formed by a CVD method using a high frequency in a frequency band from RF to VHF, an ECR plasma CVD method, or a CVD method combining these. For example, when the plasma CVD method is used, the conditions are as follows: a frequency of about 10 to 200 MHz, a power density of about 10 mW / cm 2 to 1 W / cm 2 , a chamber pressure of about 0.1 to 20 Torr, and a substrate temperature of room temperature to 600. It is about ℃.

なお、この際に使用されるシリコン含有ガスは、例えば、SiH4、Si26、SiF4、SiH2Cl2、SiCl4等が挙げられ、希釈ガスであるH2ガスとともに用いられる。シリコン含有ガスと希釈ガスとの混合比は、一定であってもよいし、あるいは変化させながら形成してもよく、例えば、容量比で1:1〜1:100程度とする。 Examples of the silicon-containing gas used at this time include SiH 4 , Si 2 H 6 , SiF 4 , SiH 2 Cl 2 , and SiCl 4 , and are used together with H 2 gas that is a dilution gas. The mixing ratio of the silicon-containing gas and the diluent gas may be constant or may be formed while being changed. For example, the volume ratio is about 1: 1 to 1: 100.

なお、p型の半導体層はドーピングガスとして、任意にIII族元素を含有するガスである、例えば、B26等を混合し、n型の半導体層は、ドーパントガスとして、例えば、PH3等のV族元素を含むガスを混合することで形成することができる。ドーパントとなる不純物濃度は、1018〜1020個/cm3程度であることが好ましい。 Note that the p-type semiconductor layer is a gas containing a group III element arbitrarily as a doping gas, for example, B 2 H 6 or the like is mixed, and the n-type semiconductor layer is a dopant gas, for example, PH 3 It can form by mixing the gas containing V group elements, such as. The impurity concentration as a dopant is preferably about 10 18 to 10 20 pieces / cm 3 .

各層の結晶化率は、シリコン含有ガスと、希釈ガスである水素ガスとの混合比、投入電力、成膜圧力などの成膜パラメータに依存する。例えば、水素ガスの混合割合を上下させると、結晶化率もそれに従って上下する。  The crystallization rate of each layer depends on film formation parameters such as a mixing ratio of silicon-containing gas and hydrogen gas as a dilution gas, input power, and film formation pressure. For example, when the mixing ratio of hydrogen gas is increased or decreased, the crystallization rate is increased or decreased accordingly.

ここで、結晶化率Ic/Iaは、(1)測定対象となる層を露出させ、(2)その層の表面にアルゴンイオンレーザー(514.5nm)を約10mWで照射し、(3)そのラマン散乱スペクトルを測定して得られた、520cm-1付近にある結晶半導体のピーク高さをIc、480cm-1付近にある非晶質半導体のピーク高さをIaとし、(4)IcとIaのそれぞれのピーク強度比Ic/Iaを求める工程を備える方法によって、求めることができる。なお、結晶化率は、微結晶半導体層に含まれる結晶半導体部分の体積分率と正の相関がある。
測定対象となる層は、その上層を斜め研磨法などで除去することにより、露出させることができる。
Here, the crystallization rate Ic / Ia is (1) exposing the layer to be measured, (2) irradiating the surface of the layer with an argon ion laser (514.5 nm) at about 10 mW, and (3) The peak height of the crystalline semiconductor near 520 cm −1 obtained by measuring the Raman scattering spectrum is Ic, the peak height of the amorphous semiconductor near 480 cm −1 is Ia, and (4) Ic and Ia It can obtain | require by the method provided with the process of calculating | requiring each peak intensity ratio Ic / Ia. Note that the crystallization rate has a positive correlation with the volume fraction of the crystalline semiconductor portion included in the microcrystalline semiconductor layer.
The layer to be measured can be exposed by removing the upper layer by an oblique polishing method or the like.

1−3−2.i型層
i型層は、実質的に真性な微結晶半導体からなり、好ましくは、微結晶シリコンからなる。i型層は、その膜厚が、好ましくは、1〜5μm程度である。i型層は、炭素が添加されたSix1-x、ゲルマニウムが添加されたSixGe1-xからなってもよい。
1-3-2. i-type layer The i-type layer is made of a substantially intrinsic microcrystalline semiconductor, preferably made of microcrystalline silicon. The thickness of the i-type layer is preferably about 1 to 5 μm. The i-type layer may be made of Si x C 1-x added with carbon and Si x Ge 1-x added with germanium.

i型層は、上記1−3−1と同様の方法で形成することができ、また、結晶化率を制御することができる。i型層は、その結晶化率が2〜12であることが好ましく、4〜10であることがさらに好ましい。結晶化率が2〜12の範囲内では、緩衝層の効果が得られ、かつ、i型層に存在する欠陥準位の数を小さくできることから、高い光電変換効率を得られるためである。また、i型層の結晶化率とは、i型層のうち、緩衝層の近傍部分の結晶化率を意味する。   The i-type layer can be formed by the same method as in 1-3-1 above, and the crystallization rate can be controlled. The i-type layer preferably has a crystallization rate of 2 to 12, and more preferably 4 to 10. This is because when the crystallization ratio is in the range of 2 to 12, the effect of the buffer layer can be obtained and the number of defect levels existing in the i-type layer can be reduced, so that high photoelectric conversion efficiency can be obtained. The i-type layer crystallization rate means the crystallization rate in the vicinity of the buffer layer in the i-type layer.

1−3−3.緩衝層
光電変換層は、i型層と第2導電型層との間に、微結晶半導体からなり、かつ、その結晶化率がi型層よりも低い緩衝層を備える。
1-3-3. Buffer Layer The photoelectric conversion layer includes a buffer layer made of a microcrystalline semiconductor and having a crystallization rate lower than that of the i-type layer between the i-type layer and the second conductivity type layer.

緩衝層は、微結晶半導体からなる。ここでいう「微結晶半導体」には、緩衝層と第2導電型層との間の界面において、緩衝層の全面が非晶質からなる場合は、好ましくは、含まれない。この場合、緩衝層にかかる電界が大きくなるからである。緩衝層と第2導電型層との間の界面近傍に緩衝層の全面が非晶質からなる層が形成される場合、その層の厚さは、好ましくは、0.1μm以下であり、さらに好ましくは、0.05μm以下であり、さらに好ましくは、0.02μm以下である。緩衝層は、好ましくは、微結晶シリコンからなる。緩衝層は、炭素が添加されたSix1-x、ゲルマニウムが添加されたSixGe1-xからなってもよい。緩衝層は、その膜厚が0.02〜0.2μmであることが好ましい。なぜなら、0.02μmより小さい場合、結晶化率の制御が困難となるからであり、0.2μmより大きい場合、結晶化率が悪くなりすぎ、緩衝層にかかる電界が大きくなりすぎる場合があるからである。 The buffer layer is made of a microcrystalline semiconductor. The “microcrystalline semiconductor” here is preferably not included when the entire surface of the buffer layer is amorphous at the interface between the buffer layer and the second conductivity type layer. This is because the electric field applied to the buffer layer is increased in this case. When a layer in which the entire surface of the buffer layer is amorphous is formed in the vicinity of the interface between the buffer layer and the second conductivity type layer, the thickness of the layer is preferably 0.1 μm or less, and Preferably, it is 0.05 μm or less, and more preferably 0.02 μm or less. The buffer layer is preferably made of microcrystalline silicon. The buffer layer may be made of Si x C 1-x added with carbon and Si x Ge 1-x added with germanium. The buffer layer preferably has a thickness of 0.02 to 0.2 μm. This is because if it is smaller than 0.02 μm, it is difficult to control the crystallization rate, and if it is larger than 0.2 μm, the crystallization rate may be too low and the electric field applied to the buffer layer may be too high. It is.

緩衝層は、上記1−3−1と同様の方法で形成することができ、また、結晶化率を制御することができる。また、緩衝層及びi型層は、水素で希釈されたシリコン含有ガスを用いて形成され、緩衝層は、i型層よりも、シリコン含有ガスの水素希釈率が低い条件で形成されることが好ましい。これにより、緩衝層の結晶化率を容易に低下させることができるからである。   The buffer layer can be formed by the same method as in 1-3-1 above, and the crystallization rate can be controlled. The buffer layer and the i-type layer may be formed using a silicon-containing gas diluted with hydrogen, and the buffer layer may be formed under a condition in which the silicon-containing gas has a lower hydrogen dilution rate than the i-type layer. preferable. This is because the crystallization rate of the buffer layer can be easily reduced.

1−4.裏面反射層
光電変換層上に、好ましくは、裏面反射層を形成する。裏面反射層は、マグネトロンスパッタリング法などにより、SnO2、InO2、ZnO、ITOなどの透明導電材料を用いて形成する。裏面反射層は、その膜厚が、好ましくは、50nm程度である。
1-4. Back surface reflection layer Preferably, a back surface reflection layer is formed on the photoelectric conversion layer. The back reflective layer is formed using a transparent conductive material such as SnO 2 , InO 2 , ZnO, ITO, or the like by a magnetron sputtering method or the like. The thickness of the back reflective layer is preferably about 50 nm.

1−5.裏面電極
光電変換層上に、又は裏面反射層上に、裏面電極を形成する。裏面電極は、スパッタ法や真空蒸着法などにより、Ag、Al、Cu、Au、Ni、Cr、W、Ti、Pt、Fe、Moなどの材料を用いて、金属膜の単層、あるいは複数の金属膜を積層してなる。裏面電極は、その膜厚が、好ましくは、0.1〜1μm程度である。
1-5. Back Electrode A back electrode is formed on the photoelectric conversion layer or on the back reflective layer. The back electrode is formed of a single layer of a metal film or a plurality of layers using materials such as Ag, Al, Cu, Au, Ni, Cr, W, Ti, Pt, Fe, and Mo by sputtering or vacuum deposition. A metal film is laminated. The thickness of the back electrode is preferably about 0.1 to 1 μm.

2.サブストレート型構造
本発明の第2の実施形態に係る太陽電池は、金属からなる基板上に、又は表面を金属で被覆した基板上に、上記の光電変換層、透明導電層をこの順で重ねて備える。また、透明導電層上にグリッド電極が形成されていてもよい。
2. Substrate-type structure The solar cell according to the second embodiment of the present invention has the above-described photoelectric conversion layer and transparent conductive layer stacked in this order on a metal substrate or a substrate whose surface is covered with metal. Prepare. A grid electrode may be formed on the transparent conductive layer.

2−1.基板
基板には、ステンレス鋼(SUS)、アルミニウムなどの金属などの基板を用いることができる。また、基板には、ガラス、耐熱性の高分子フィルム(ポリイミド、PET、PEN、PES、又はテフロン(登録商標)など)、セラミックスなどを、金属で被覆したものを用いてもよい。また、基板には、これらを積層したものを用いてもよい。
2-1. Substrate As the substrate, a substrate such as a metal such as stainless steel (SUS) or aluminum can be used. Further, as the substrate, glass, a heat-resistant polymer film (such as polyimide, PET, PEN, PES, or Teflon (registered trademark)), ceramics, or the like coated with metal may be used. Moreover, you may use what laminated | stacked these for a board | substrate.

基板は、200℃程度の耐熱性を有するものであることが好ましい。基板は、好ましくは、厚さが0.1〜10mmである。また、基板は、その表面に凹凸を備えてもよい。また、基板には、絶縁膜、導電膜、バッファ層等が積層されていてもよいし、あるいはこれらを組み合わせた複合層が積層されていてもよい。   The substrate preferably has a heat resistance of about 200 ° C. The substrate preferably has a thickness of 0.1 to 10 mm. Further, the substrate may be provided with irregularities on its surface. In addition, an insulating film, a conductive film, a buffer layer, or the like may be stacked on the substrate, or a composite layer combining these may be stacked.

2−2.光電変換層
基板上に光電変換層を形成する。光電変換層の構成、製造方法などは、1−3で述べたものものと同様である。
2-2. Photoelectric conversion layer A photoelectric conversion layer is formed on the substrate. The configuration and manufacturing method of the photoelectric conversion layer are the same as those described in 1-3.

2−3.透明導電層
光電変換層上に、透明導電層を形成する。透明導電層の構成、製造方法などは、1−2で述べたものと同様である。
2-3. Transparent conductive layer A transparent conductive layer is formed on the photoelectric conversion layer. The configuration and manufacturing method of the transparent conductive layer are the same as those described in 1-2.

2−4.グリッド電極
透明導電層上に、好ましくは、グリッド電極を形成する。グリッド電極の構成、製造方法などは、公知のものを用いることができる。
2-4. Grid electrode A grid electrode is preferably formed on the transparent conductive layer. Known configurations and manufacturing methods of the grid electrode can be used.

3.その他
本明細書において、「基板上に」という語句には、「保護膜、又は絶縁膜などを介して基板上に」という場合なども含まれる。その他の「膜上に」、「層上に」などという語句についても同様である。
3. Others In this specification, the phrase “on the substrate” includes the case of “on the substrate via a protective film or an insulating film”. The same applies to other phrases such as “on the membrane” and “on the layer”.

1.構造
図1は、本発明の実施例1に係る太陽電池1の構造を示す断面図である。本実施例に係る太陽電池1は、ガラスからなる透光性基板3上に、酸化亜鉛からなる透明導電層5、光電変換層7、酸化亜鉛からなる裏面反射層9、及び銀からなる裏面電極11をこの順で重ねて備える。
1. Structure FIG. 1 is a cross-sectional view showing the structure of a solar cell 1 according to Example 1 of the present invention. A solar cell 1 according to the present example includes a transparent conductive layer 5 made of zinc, a transparent conductive layer 5 made of zinc oxide, a photoelectric conversion layer 7, a back reflective layer 9 made of zinc oxide, and a back electrode made of silver. 11 are provided in this order.

また、光電変換層7は、それぞれ微結晶シリコンからなるp型層7a、i型層7b、及びn型層7cをこの順に重ねて備え、i型層7bとn型層7cとの間に、微結晶シリコンからなり、かつ、その結晶化率がi型層7bよりも低い緩衝層13を備える。   In addition, the photoelectric conversion layer 7 includes a p-type layer 7a, an i-type layer 7b, and an n-type layer 7c each made of microcrystalline silicon, which are stacked in this order, and between the i-type layer 7b and the n-type layer 7c, A buffer layer 13 made of microcrystalline silicon and having a crystallization rate lower than that of the i-type layer 7b is provided.

2.製造方法
太陽電池1は、以下の工程で製造される。
2. Manufacturing method The solar cell 1 is manufactured in the following steps.

まず、ガラスからなる透光性基板3上に、酸化亜鉛からなる透明導電層5を厚さ800nmで形成する。次に、透明導電層5の表面を酢酸水溶液でエッチングして凹凸を形成する。   First, the transparent conductive layer 5 made of zinc oxide is formed on the translucent substrate 3 made of glass with a thickness of 800 nm. Next, the surface of the transparent conductive layer 5 is etched with an aqueous acetic acid solution to form irregularities.

次に、得られた基板上に、高周波プラズマCVD法により、それぞれ微結晶シリコンからなる、厚さ30nmのp型層7a、厚さ1.9μmのi型層7b、厚さ0.1μmの緩衝層13、厚さ30nmのn型層7cをこの順に積層し、光電変換層7を形成する。   Next, on the obtained substrate, a p-type layer 7a having a thickness of 30 nm, an i-type layer 7b having a thickness of 1.9 μm, and a buffer having a thickness of 0.1 μm, each made of microcrystalline silicon, by high-frequency plasma CVD. The layer 13 and the n-type layer 7c having a thickness of 30 nm are stacked in this order to form the photoelectric conversion layer 7.

p型層7aを形成するときは、SiH4ガスを流量比で100倍のH2ガスにより希釈したものを原料ガス(水素希釈率100倍)として用いる。また、原料ガスに、0.1%のB26ガスを添加する。 When the p-type layer 7a is formed, a material gas (hydrogen dilution rate 100 times) obtained by diluting SiH 4 gas with H 2 gas 100 times in flow rate ratio is used. Further, 0.1% B 2 H 6 gas is added to the source gas.

i型層7bを形成するときは、SiH4ガスを流量比で70倍のH2ガスにより希釈したものを原料ガスとして用いる。 When the i-type layer 7b is formed, a material gas obtained by diluting SiH 4 gas with H 2 gas 70 times in flow rate ratio is used.

緩衝層13を形成するときは、SiH4ガスを流量比で50倍のH2ガスにより希釈したものを原料ガスとして用いる。すなわち、緩衝層13は、i型層7bよりも、原料ガスの水素希釈率が低い条件で形成される。 When the buffer layer 13 is formed, a material gas obtained by diluting SiH 4 gas with H 2 gas 50 times in flow rate ratio is used. That is, the buffer layer 13 is formed under the condition that the hydrogen dilution rate of the source gas is lower than that of the i-type layer 7b.

n型層7cを形成するときは、SiH4ガスを流量比で50倍のH2ガスにより希釈したものを原料ガスとして用いる。また、原料ガスに、0.01%のPH3ガスを添加する。 When forming the n-type layer 7c, a material gas obtained by diluting SiH 4 gas with H 2 gas 50 times in flow rate ratio is used. Also, 0.01% PH 3 gas is added to the source gas.

次に、マグネトロンスパッタリング法により、厚さ50nmで、酸化亜鉛からなる裏面反射層9を形成する。次に、電子ビーム蒸着法により、厚さ500nmで銀からなる裏面電極11を形成し、スーパーストレート型構造で単接合型の太陽電池1の製造を完了する。   Next, the back reflective layer 9 made of zinc oxide is formed with a thickness of 50 nm by magnetron sputtering. Next, the back electrode 11 made of silver with a thickness of 500 nm is formed by electron beam evaporation, and the manufacture of the single-junction solar cell 1 with a super straight type structure is completed.

3.試験結果
上記製造方法を用いて、本実施例に係る太陽電池の製造を行った。得られた各太陽電池について、i型層7b及び緩衝層13を合わせた膜厚と、その結晶化率との関係を調べた。結晶化率の測定方法は、1−3−1で述べた通りである。その結果を図2に示す。
3. Test result The solar cell which concerns on a present Example was manufactured using the said manufacturing method. About each obtained solar cell, the relationship between the film thickness which match | combined the i-type layer 7b and the buffer layer 13, and its crystallization rate was investigated. The method for measuring the crystallization rate is as described in 1-3-1. The result is shown in FIG.

図2によると、i型層7bの膜厚が厚くなるにつれて、i型層7bの結晶化率が大きくなっていることが分かる。図中点線部から緩衝層13が始まり、緩衝層13では、結晶化率が急速に小さくなっていることが分かる。   As can be seen from FIG. 2, the crystallization rate of the i-type layer 7b increases as the thickness of the i-type layer 7b increases. It can be seen that the buffer layer 13 starts from the dotted line portion in the figure, and in the buffer layer 13, the crystallization rate is rapidly reduced.

従来の太陽電池には、緩衝層13がないので、結晶化率が小さくなることもない。そのため、i型層7bとその上に形成されるn型層7cとの間には、多くの界面準位が発生し、光電変換効率を低下させる原因となっている。   Since the conventional solar cell does not have the buffer layer 13, the crystallization rate does not decrease. Therefore, a lot of interface states are generated between the i-type layer 7b and the n-type layer 7c formed on the i-type layer 7b, causing a decrease in photoelectric conversion efficiency.

本実施例は、緩衝層13を備えているので、結晶化率が低下した状態で、n型層7cと接する。そのため、界面準位が減少し、光電変換効率が向上する。   In this embodiment, since the buffer layer 13 is provided, the buffer layer 13 is in contact with the n-type layer 7c with the crystallization rate lowered. Therefore, the interface state is reduced and the photoelectric conversion efficiency is improved.

実施例2は、実施例1と類似しているが、実施例2では、水素希釈率を35、40、45、50、55、60倍とした点が異なっている。   Example 2 is similar to Example 1, except that Example 2 has a hydrogen dilution ratio of 35, 40, 45, 50, 55, and 60 times.

また、比較例として、水素希釈率を70倍としたもの、すなわち、i型層7bを形成するときと水素希釈率を同じにしたものも製造した。   As a comparative example, a hydrogen dilution rate of 70 times, that is, the same hydrogen dilution rate as that when forming the i-type layer 7b was manufactured.

得られた各太陽電池について、光電変換効率などの測定を行った。測定は、スペクトルAM1.5、光強度100mW/cm2の光を照射できるソーラーシミュレーターを用い、試料の温度を25℃に保持して行った。この太陽電池のAM1.5(100mW/cm2)照射条件下における電流−電圧特性を測定した。測定された太陽電池特性を表1に示す。 About each obtained solar cell, photoelectric conversion efficiency etc. were measured. The measurement was performed using a solar simulator capable of irradiating light having a spectrum AM of 1.5 and a light intensity of 100 mW / cm 2 while maintaining the temperature of the sample at 25 ° C. The current-voltage characteristics of this solar cell under AM1.5 (100 mW / cm 2 ) irradiation conditions were measured. The measured solar cell characteristics are shown in Table 1.

Figure 2005244071
Figure 2005244071

表1によると、水素希釈率が45〜55倍の場合に、比較例に比べて、変換効率が向上したことが分かる。水素希釈率が45倍より小さい場合(35倍、40倍)には、変換効率が実質的に向上しなかった。その理由は、この場合、緩衝層13とn型層7cとの間の界面において、緩衝層13の全面が非晶質になり、その結果、緩衝層13にかかる電界が大きくなり、i型層7bにかかる電界が小さくなったためであると考えられる。なお、結晶化率には、測定対象の層の表面の結晶状態のみならず、層内部の結晶状態もいくらかは反映されるので、緩衝層13の表面(緩衝層13とn型層7cとの間の界面における緩衝層13の表面)が完全に非晶質となっている場合であっても、結晶化率は、0とはならない場合がある。従って、水素希釈率が35倍、40倍の場合の結晶化率がそれぞれ2.5、2.6となっていることは、緩衝層13の表面が非晶質となっていないことを意味するものではない。また、水素希釈率が60倍の場合には、結晶化率が低下せず、変換効率が実質的に向上しなかったことが分かる。   According to Table 1, when the hydrogen dilution rate is 45 to 55 times, it can be seen that the conversion efficiency is improved as compared with the comparative example. When the hydrogen dilution rate was less than 45 times (35 times and 40 times), the conversion efficiency was not substantially improved. The reason is that in this case, the entire surface of the buffer layer 13 becomes amorphous at the interface between the buffer layer 13 and the n-type layer 7c, and as a result, the electric field applied to the buffer layer 13 increases, and the i-type layer This is considered to be because the electric field applied to 7b has become smaller. Note that the crystallization rate reflects not only the crystal state of the surface of the layer to be measured but also the crystal state inside the layer, so that the surface of the buffer layer 13 (the buffer layer 13 and the n-type layer 7c Even if the surface of the buffer layer 13 at the interface between them is completely amorphous, the crystallization rate may not be zero. Therefore, when the hydrogen dilution ratio is 35 times and 40 times, the crystallization ratios of 2.5 and 2.6 respectively indicate that the surface of the buffer layer 13 is not amorphous. It is not a thing. It can also be seen that when the hydrogen dilution rate was 60 times, the crystallization rate did not decrease and the conversion efficiency did not substantially improve.

実施例3は、実施例1と類似しているが、実施例3では、緩衝層13の膜厚を0.02〜0.3μmの間で変化させた点が異なっている。   Example 3 is similar to Example 1, except that Example 3 is different in that the thickness of the buffer layer 13 is changed between 0.02 and 0.3 μm.

実施例1と同様の製造方法を用いて、緩衝層13の膜厚を0.02、0.05、0.15、0.2、0.3としたものをそれぞれ製造した。得られた各太陽電池について、光電変換効率などの測定を行った。測定方法などは、上記したものと同様である。その結果を表2に示す。   Using the same manufacturing method as in Example 1, the buffer layer 13 having a thickness of 0.02, 0.05, 0.15, 0.2, and 0.3 was manufactured. About each obtained solar cell, photoelectric conversion efficiency etc. were measured. The measuring method is the same as described above. The results are shown in Table 2.

Figure 2005244071
Figure 2005244071

表2によると、緩衝層13の膜厚が、0.02〜0.2μmである場合に、変換効率が特に大きくなっていることが分かる。緩衝層13の膜厚が、0.2μmよりも大きい場合(膜厚0.3μm)、変換効率は小さな値となった。その理由は、この場合、緩衝層13とn型層7cとの間の界面において、緩衝層13の全面が非晶質になり、その結果、緩衝層13にかかる電界が大きくなり、i型層7bにかかる電界が小さくなったためであると考えられる。   According to Table 2, when the film thickness of the buffer layer 13 is 0.02-0.2 micrometer, it turns out that conversion efficiency becomes large especially. When the film thickness of the buffer layer 13 was larger than 0.2 μm (film thickness 0.3 μm), the conversion efficiency was a small value. The reason is that in this case, the entire surface of the buffer layer 13 becomes amorphous at the interface between the buffer layer 13 and the n-type layer 7c, and as a result, the electric field applied to the buffer layer 13 increases, and the i-type layer This is considered to be because the electric field applied to 7b has become smaller.

次に、高い光電変換効率を得るための、緩衝層13の膜厚と、原料ガスの水素希釈率との関係を調べた。その結果を表3に示す。   Next, the relationship between the film thickness of the buffer layer 13 and the hydrogen dilution rate of the source gas to obtain high photoelectric conversion efficiency was examined. The results are shown in Table 3.

Figure 2005244071
Figure 2005244071

表3によると、緩衝層13の膜厚が薄いとき(0.02μm)には、原料ガスの水素希釈率を小さくし、緩衝層13の結晶化率を急速に低下させると高い光電変換効率が得られることが分かる。また、緩衝層13の膜厚が厚いとき(0.3μm)には、原料ガスの水素希釈率を大きくし、緩衝層13の非晶質部分の割合が増加するのを抑えると、高い光電変換効率が得られることが分かる。   According to Table 3, when the buffer layer 13 is thin (0.02 μm), a high photoelectric conversion efficiency can be obtained by reducing the hydrogen dilution rate of the source gas and rapidly decreasing the crystallization rate of the buffer layer 13. You can see that Further, when the buffer layer 13 is thick (0.3 μm), a high photoelectric conversion can be achieved by increasing the hydrogen dilution rate of the source gas and suppressing an increase in the proportion of the amorphous portion of the buffer layer 13. It turns out that efficiency is obtained.

実施例5は、実施例1と類似しているが、実施例5では、i型層7bを形成する際の水素希釈率を変えることにより、i型層7bの結晶化率を変えた点が異なっている。   Example 5 is similar to Example 1, except that Example 5 changed the crystallization rate of the i-type layer 7b by changing the hydrogen dilution rate when forming the i-type layer 7b. Is different.

得られた各太陽電池について、光電変換効率などの測定を行った。測定方法などは、上記したものと同様である。その結果を図3に示す。符号21は、本発明に係る太陽電池についての結果を示し、符号23は、従来の太陽電池についての結果を示す。   About each obtained solar cell, photoelectric conversion efficiency etc. were measured. The measuring method is the same as described above. The result is shown in FIG. The code | symbol 21 shows the result about the solar cell which concerns on this invention, and the code | symbol 23 shows the result about the conventional solar cell.

図3によると、ほぼ全て領域において、本発明の太陽電池の方が光電変換効率が高くなっていることが分かる。また、結晶化率が2〜12程度のときに、特に高い光電変換効率が得られ、結晶化率が4〜10程度のときに、さらに高い光電変換効率が得られることが分かる。
According to FIG. 3, it can be seen that the photoelectric conversion efficiency of the solar cell of the present invention is higher in almost all regions. It can also be seen that particularly high photoelectric conversion efficiency is obtained when the crystallization rate is about 2 to 12, and even higher photoelectric conversion efficiency is obtained when the crystallization rate is about 4 to 10.

本発明の実施例1に係る太陽電池の構造を示す断面図である。It is sectional drawing which shows the structure of the solar cell which concerns on Example 1 of this invention. 本発明の実施例1に係る、i型層+緩衝層の膜厚と、結晶化率との関係を示すグラフである。It is a graph which shows the relationship between the film thickness of i type layer + buffer layer, and the crystallization rate based on Example 1 of this invention. 本発明の実施例5に係る、i型層の結晶化率と光電変換効率との関係を示すグラフである。It is a graph which shows the relationship between the crystallization rate of an i-type layer, and photoelectric conversion efficiency based on Example 5 of this invention. 従来例1に係る太陽電池について、(a)その断面図、(b)そのエネルギーバンド図である。About the solar cell which concerns on the prior art example, (a) The sectional drawing, (b) The energy band figure. 本発明に係る太陽電池について、(a)その断面図、(b)そのエネルギーバンド図である。It is (a) the sectional view and (b) the energy band figure about the solar cell concerning the present invention. 従来例2に係る太陽電池について、(a)その断面図、(b)そのエネルギーバンド図である。About the solar cell which concerns on the prior art example 2, (a) The sectional drawing, (b) The energy band figure.

符号の説明Explanation of symbols

1 太陽電池
3 透光性基板
5 透明導電層
7 光電変換層
7a p型層
7b i型層
7c n型層
9 裏面反射層
11 裏面電極
13 緩衝層
21 本発明に係る太陽電池についての結果
23 従来の太陽電池についての結果
51 第1導電型層
53 i型層
55 緩衝層
57 第2導電型層
59,61 界面準位
63 電子
65 正孔
67 緩衝層
DESCRIPTION OF SYMBOLS 1 Solar cell 3 Translucent substrate 5 Transparent conductive layer 7 Photoelectric conversion layer 7a p-type layer 7b i-type layer 7c n-type layer 9 Back surface reflection layer 11 Back surface electrode 13 Buffer layer 21 Result about the solar cell according to the present invention 23 Conventionally Result 51 for Solar Cell First Conductive Layer 53 i-Type Layer 55 Buffer Layer 57 Second Conductive Layer 59, 61 Interface Level 63 Electron 65 Hole 67 Buffer Layer

Claims (5)

半導体からなる第1導電型層、微結晶半導体からなるi型層、及び半導体からなる第2導電型層をこの順に重ねて有する光電変換層を備え、i型層と第2導電型層との間に、微結晶半導体からなり、かつ、その結晶化率がi型層よりも低い緩衝層を備える太陽電池。   A photoelectric conversion layer having a first conductive type layer made of a semiconductor, an i type layer made of a microcrystalline semiconductor, and a second conductive type layer made of a semiconductor in this order, and comprising an i type layer and a second conductive type layer A solar cell comprising a buffer layer that is made of a microcrystalline semiconductor and has a crystallization rate lower than that of the i-type layer. 半導体からなる第1導電型層、微結晶半導体からなるi型層、微結晶半導体からなる緩衝層、及び半導体からなる第2導電型層をこの順に重ねて有する光電変換層を備え、緩衝層は、その結晶化率がi型層よりも低くなる条件で形成される太陽電池。 A first conductive type layer made of a semiconductor, an i-type layer made of a microcrystalline semiconductor, a buffer layer made of a microcrystalline semiconductor, and a photoelectric conversion layer having a second conductive type layer made of a semiconductor stacked in this order. A solar cell formed under the condition that the crystallization rate is lower than that of the i-type layer. i型層は、その結晶化率が4〜10である請求項1又は2に記載の太陽電池。 The solar cell according to claim 1 or 2, wherein the i-type layer has a crystallization ratio of 4 to 10. 緩衝層は、その膜厚が0.02〜0.2μmである請求項1〜3の何れか1つに記載の太陽電池。 The solar cell according to claim 1, wherein the buffer layer has a thickness of 0.02 to 0.2 μm. 緩衝層及びi型層は、水素で希釈されたシリコン含有ガスを用いて形成され、緩衝層は、i型層よりも、シリコン含有ガスの水素希釈率が低い条件で形成される請求項1〜4の何れか1つに記載の太陽電池。 The buffer layer and the i-type layer are formed using a silicon-containing gas diluted with hydrogen, and the buffer layer is formed under a condition in which the hydrogen dilution rate of the silicon-containing gas is lower than that of the i-type layer. 4. The solar cell according to any one of 4.
JP2004054310A 2004-02-27 2004-02-27 Solar cell and its manufacturing method Pending JP2005244071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004054310A JP2005244071A (en) 2004-02-27 2004-02-27 Solar cell and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004054310A JP2005244071A (en) 2004-02-27 2004-02-27 Solar cell and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005244071A true JP2005244071A (en) 2005-09-08

Family

ID=35025458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004054310A Pending JP2005244071A (en) 2004-02-27 2004-02-27 Solar cell and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005244071A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125251A1 (en) * 2010-04-09 2011-10-13 三菱電機株式会社 Method and apparatus for manufacturing thin film silicon solar cell
JP2013513223A (en) * 2009-12-04 2013-04-18 カンブリオス テクノロジーズ コーポレイション Nanostructured transparent conductor having increased haze and device comprising the same
JP2013533620A (en) * 2010-06-25 2013-08-22 テル・ソーラー・アクチェンゲゼルシャフト Thin-film solar cell having a microcrystalline absorption layer and a passivation layer and method for manufacturing the solar cell
CN111509072A (en) * 2020-03-20 2020-08-07 中国科学院宁波材料技术与工程研究所 Novel silicon solar cell with n-type back junction design and preparation method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513223A (en) * 2009-12-04 2013-04-18 カンブリオス テクノロジーズ コーポレイション Nanostructured transparent conductor having increased haze and device comprising the same
US9586816B2 (en) 2009-12-04 2017-03-07 Cam Holding Corporation Nanostructure-based transparent conductors having increased haze and devices comprising the same
WO2011125251A1 (en) * 2010-04-09 2011-10-13 三菱電機株式会社 Method and apparatus for manufacturing thin film silicon solar cell
JP5220239B2 (en) * 2010-04-09 2013-06-26 三菱電機株式会社 Thin-film silicon solar cell manufacturing method and manufacturing apparatus
JP2013533620A (en) * 2010-06-25 2013-08-22 テル・ソーラー・アクチェンゲゼルシャフト Thin-film solar cell having a microcrystalline absorption layer and a passivation layer and method for manufacturing the solar cell
CN111509072A (en) * 2020-03-20 2020-08-07 中国科学院宁波材料技术与工程研究所 Novel silicon solar cell with n-type back junction design and preparation method thereof

Similar Documents

Publication Publication Date Title
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
WO2012020682A1 (en) Crystalline silicon solar cell
WO2013061637A1 (en) Photoelectric conversion device and method for manufacturing same, and photoelectric conversion module
JP2006310348A (en) Laminate type photovoltaic device
JP5145456B2 (en) Solar cell module and manufacturing method thereof
JP5602251B2 (en) Transparent electrode substrate and manufacturing method thereof, photoelectric conversion device and manufacturing method thereof, and photoelectric conversion module
JP5400322B2 (en) Silicon-based thin film solar cell and method for manufacturing the same
KR20090078275A (en) Solar cell having uneven insulating layer and method for manufacturing the same
JP4864077B2 (en) Photoelectric conversion device and manufacturing method thereof
JP4756820B2 (en) Solar cell
KR20130035876A (en) Photoelectric conversion device
JP2011192896A (en) Thin-film solar cell, and method for manufacturing the same
JP2005244071A (en) Solar cell and its manufacturing method
JP4443274B2 (en) Photoelectric conversion device
JP7344593B2 (en) Semiconductor device, solar cell, and semiconductor device manufacturing method
JP3943080B2 (en) Method for manufacturing thin film solar cell
JP4441377B2 (en) Photoelectric conversion device and manufacturing method thereof
JP4441298B2 (en) Photoelectric conversion device and manufacturing method thereof
JPWO2006006368A1 (en) Method for manufacturing thin film photoelectric conversion device
JP5373045B2 (en) Photoelectric conversion device
JP2010283162A (en) Solar cell and method for manufacturing the same
JP5307280B2 (en) Thin film photoelectric conversion element
JP4864078B2 (en) Photoelectric conversion device and manufacturing method thereof
JP2013074038A (en) Method of manufacturing photoelectric conversion device and photoelectric conversion device
WO2013065538A1 (en) Photoelectric conversion device