JP2005242210A - カイラルネマチック液晶表示装置の駆動装置 - Google Patents
カイラルネマチック液晶表示装置の駆動装置 Download PDFInfo
- Publication number
- JP2005242210A JP2005242210A JP2004054858A JP2004054858A JP2005242210A JP 2005242210 A JP2005242210 A JP 2005242210A JP 2004054858 A JP2004054858 A JP 2004054858A JP 2004054858 A JP2004054858 A JP 2004054858A JP 2005242210 A JP2005242210 A JP 2005242210A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- potential
- nematic liquid
- voltage
- chiral nematic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】 カイラルネマチック液晶の双安定性の表示モードを利用して画像を表示することができ、また、生産コストが低く量産に適したカイラルネマチック液晶表示装置の駆動装置を提供する。
【解決手段】 レギュレータ2と、レギュレータ2の出力電位VDD1を変換して電位V0を出力する電圧変換回路3と、分圧によって電位V1〜V4を生成し、その電位を出力する分割回路4およびボルテージフォロワ部5と、液晶パネル31を駆動するドライバ10と、ドライバ10を制御する制御回路8と、定められた周波数で信号を出力するCR発振回路7と、メモリ9と、MPU32が出力する所定の信号を検出して、その後所定時間が経過したときに制御回路8に対する指示を出力するタイミング制御回路17とを1つのチップとして作成する。
【選択図】 図1
【解決手段】 レギュレータ2と、レギュレータ2の出力電位VDD1を変換して電位V0を出力する電圧変換回路3と、分圧によって電位V1〜V4を生成し、その電位を出力する分割回路4およびボルテージフォロワ部5と、液晶パネル31を駆動するドライバ10と、ドライバ10を制御する制御回路8と、定められた周波数で信号を出力するCR発振回路7と、メモリ9と、MPU32が出力する所定の信号を検出して、その後所定時間が経過したときに制御回路8に対する指示を出力するタイミング制御回路17とを1つのチップとして作成する。
【選択図】 図1
Description
本発明は、カイラルネマチック液晶表示装置の駆動装置に関する。
カイラルネマチック液晶表示装置は、液晶層が双安定性の動作モードを有する点で、従来のTN(Twisted Nematic )液晶やSTN(Super-Twisted Nematic )液晶を用いた液晶表示装置と区別される。カイラルネマチック液晶表示装置は、液晶層に電圧を印加しない状態で、プレナー状態またはフォーカルコニック状態の2種類の表示状態を保持できる。従って、電子装置全体として省電力化でき、かつ長時間表示を維持できるという大きな利点である。
カイラルネマチック液晶表示装置の素子構造や駆動方法については、例えば、特許文献1に記載されている。また、式場用表示装置、電子棚札等の公衆表示装置に、カイラルネマチック液晶表示装置を用いることが特許文献2、特許文献3等に示されている。また、デパートや駅などの不特定多数の人々に同時に情報を提供できる超大型公衆表示装置にカイラルネマチック液晶表示装置を用いることも提案されている。
なお、これまでに複数の回路を1つのチップにまとめた製品が販売されている(例えば、新日本無線株式会社製の「NJU6815(品番)」)。
カイラルネマチック液晶表示装置は、水平配向膜でツイスト配向させた液晶表示装置に比して、駆動電圧がやや高い。そのため、従来からある安価なSTN液晶用ドライバICを、そのまま用いて駆動することが難しい。また、所望の選択反射特性(選択反射波長域と輝度)を得るために、カイラルネマチック液晶層を構成すると、液晶セルとしての駆動電圧は約20Vを超える。すると、液晶表示装置の駆動装置として一般的に用いられている集積回路(液晶ドライバIC)の回路構成が複雑になる。また、所定の生産コストでドライバICを量産することが難しくなる。また、ドライバICを2チップ以上の構成とすることも考えられるが小型化の観点から採用することができない。なお、ここに記載したドライバICとは、表示制御を行う制御回路等とは別個に備えられるICである。
本発明は、カイラルネマチック液晶の双安定性の表示モードを利用して画像を表示することができ、また、生産コストが低く量産に適したカイラルネマチック液晶表示装置の駆動装置を提供することを目的とする。
本発明の態様1は、複数の走査電極と複数の信号電極との間にカイラルネマチック液晶を挟持するカイラルネマチック液晶表示装置の駆動装置であって、第1の電位を出力する第1電位出力部と、第1の電位を変換して第2の電位を出力する変換部と、所定の電位と第2の電位との電位差を分圧することによって複数種類の電位を生じさせる直列接続された複数の抵抗と、分圧によって生じた複数種類の電位とそれぞれ一対一に対応し、分圧によって生じた電位を入力する複数のボルテージフォロワと、カイラルネマチック液晶表示装置に表示する画像の画像データを記憶するメモリと、所定の電位と第2の電位と各ボルテージフォロワが出力する電位とを入力し、個々の走査電極を選択しながら走査電極の走査を行い、前記画像データに基づいて、選択した走査電極、選択していない走査電極、および各信号電極の電位を、入力した電位のいずれかの電位に設定してカイラルネマチック液晶表示装置に画像を表示させるドライバと、ドライバおよび変換部を制御する制御回路とを含む1つのチップとして形成され、ドライバが、制御回路に従って、カイラルネマチック液晶に対する印加電圧の最大値が14〜20Vになるように、選択した走査電極、選択していない走査電極、および各信号電極の電位を設定することを特徴とするカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明の態様2は、態様1において、制御回路が、変換部による電位の変換が行われないスタンバイ状態を解除する第1の処理と、カイラルネマチック液晶に対する電圧印加開始をドライバに指示する第2の処理と、カイラルネマチック液晶に電圧を印加して、各走査電極と各信号電極との間に挟持されたカイラルネマチック液晶全体を均一の状態にするようにドライバに指示する第3の処理と、カイラルネマチック液晶表示装置に画像を表示させるようにドライバに指示する第4の処理と、カイラルネマチック液晶に対する電圧印加停止をドライバに指示する第5の処理と、スタンバイ状態を設定する第6の処理とを実行するカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明の態様3は、態様2において、制御回路が、第1の処理を実行後、メモリへの画像データの書き込みを指示する画像データ書込制御信号を駆動装置の外部から入力されたときに、当該画像データ書込制御信号に応じて、駆動装置の外部から入力される画像データをメモリに書き込むカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明の態様4は、態様3において、駆動装置の外部から制御回路に入力される画像データ書込制御信号を検出し、画像データ書込制御信号を検出してから第1の所定時間が経過したときに、制御回路に第3の処理を実行させ、第1の所定時間が経過したときからさらに第2の所定時間が経過したときに、制御回路に第4の処理を実行させるタイミング制御回路を含むカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明の態様5は、態様2または態様3において、制御回路が、第1の処理から第6の処理までの各処理を、それぞれ駆動装置の外部から入力される制御信号に応じて実行するカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明の態様6は、態様1から態様5のうちのいずれかにおいて、複数の抵抗が、所定の電位と第2の電位との電位差を分圧することによって4種類の電位を生じさせ、ドライバが、所定の電位と第2の電位と当該4種類の電位とを用いてIAPTによって走査を行うカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明の態様7は、態様1から態様5のうちのいずれかにおいて、複数の抵抗が、所定の電位と第2の電位との電位差を分圧することによって3種類の電位を生じさせ、ドライバが、所定の電位と第2の電位と当該3種類の電位とを用いてAPTによって走査を行うカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明の態様8は、態様2から態様7のうちのいずれかにおいて、第1電位出力部と変換部とを接続する配線上に、当該配線を電圧供給可能な状態または電圧供給不能な状態に切り替えるスイッチを備え、制御回路が、第1の処理を実行するときに、前記スイッチに、電圧供給可能な状態に切り替えさせ、第6の処理を実行するときに、前記スイッチに、電圧供給不能な状態に切り替えさせるカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明の態様9は、態様1から態様8のうちのいずれかにおいて、カイラルネマチック液晶表示装置の駆動装置が、電子棚札として使用されるカイラルネマチック液晶表示装置を駆動する駆動装置であるカイラルネマチック液晶表示装置の駆動装置を提供する。
本発明によるカイラルネマチック液晶表示装置の駆動装置は、ドライバや制御回路などを含む1つのチップとして形成されているので、生産コストが低く量産に適した駆動装置として実現することができる。また、ドライバがカイラルネマチック液晶に印加する電圧の最大値が14〜20Vであるので、20V以下の低電圧でカイラルネマチック液晶表示装置を駆動することができる。その結果、電池の寿命を長くすることができる。また、カイラルネマチック液晶の双安定性の表示モード(すなわち、プレナー状態とフォーカルコニック状態)を利用して画像を表示することができる。
以下、発明を実施するための最良の形態を図面を参照して説明する。図1は、本発明によるカイラルネマチック液晶表示装置の駆動装置の構成例を示すブロック図である。本発明による駆動装置1は、1チップの駆動装置である。従来の駆動装置では、液晶パネルに接続されるドライバIC、発振回路、ドライバIC等を制御する回路(例えば、FPGA:Field Programmable Gate Array)が、それぞれ別個に設けられていた。それに対し、本発明による駆動装置1は、ドライバ、制御回路等が1つのチップ内に含まれる構成である。この点で、本発明による駆動装置1は、従来の駆動装置と異なる。なお、駆動装置1は、カイラルネマチック液晶表示装置(以下、液晶パネルと記す。)31に接続される。そして、MPU32からの指示に応じてメモリ9に画像データを書き込み、その画像データに基づいて液晶パネル31に画像を表示させる。
1つのチップである駆動装置1は、図1に示すように、レギュレータ2と、電圧変換回路3と、分割回路4と、ボルテージフォロワ部5と、スイッチ6と、CR発振回路7と、制御回路8と、メモリ9と、ドライバ10と、第1レベルシフタ15と、第2レベルシフタ16と、タイミング制御回路17とを備える。以下の説明では、レベルシフタをLSと略記する。また、図1では、図示を省略しているが、レギュレータ2、電圧変換回路3、分割回路4、ボルテージフォロワ部5等の各部は、アースされている。
レギュレータ2は、電源から電位VDD1を入力され、電位VDD1を出力する。本実施形態では、VDD1=3Vである場合を例に説明する。ただし、VDD1は3Vに限定されるわけではない。また、厳密には、レギュレータ2の出力電位は入力電位VDD1よりも若干低下するが、ここでは出力電位がVDD1(3V)であるものとして説明する。駆動装置1の電源として、例えば、ボタン電池が使用される。本例では、電圧3Vのボタン電池を用いて、レギュレータ2に電位VDD1を入力すればよい。
なお、電位VDD1は、後述する電位V0〜V5(表示パネル31が備える透明電極に設定される電位)を生成するために入力される。駆動装置1には、電位VDD1の他に、制御回路8等に供給するための電位VDD0も入力される。ここで、電位VDD0はデジタル系構成部に供給するための電位を表し、電位VDD1はアナログ系構成部に供給するための電位を表している。図2は、電位VDD1と電位VDD0の高さの相対的な関係を示す説明図である。図2(a)に示す例では、VDD1として使用する電位の範囲は、VDD0として使用する電位の範囲よりも若干高い。ただし、二つの範囲は、一部が重複しているので、電位VDD1と電位VDD0とを等電位としてもよい。また、図2(a)では、VDD1として使用する電位の範囲が、VDD0として使用する電位の範囲よりも若干高くなる場合を例示したが、VDD0として使用する電位の範囲が、VDD1として使用する電位の範囲よりも若干高くてもよい。図2(b)は、電位VDD0を電位VDD1よりも低い電位として生成する回路構成の例を示す。駆動装置1(図1参照)に電位VDD1を入力する配線に、抵抗41,42を直列に接続し、抵抗42の一端を接地させる。ただし、抵抗42の抵抗値は、抵抗41の抵抗値よりも高い(例えば、10倍である)。この結果、抵抗41と抵抗42との接続部の電位はVDD1より若干低い電位となるので、この電位をVDD0として駆動装置1に入力すればよい。また、図2(b)に示す回路構成で出力される2種類の電位の高い方をVDD0とし、低い方をVDD1としてもよい。また、図2(b)に示す回路構成を用いずに、電位VDD0と電位VDD1とをそれぞれ別々の電源から供給してもよい。
レギュレータ2の出力端は、図1に示すように、スイッチ6を介して電圧変換回路3に接続される。この結果、電圧変換回路3には、レギュレータ2の出力電位VDD1が入力される。スイッチ6は、レギュレータ2と電圧変換回路3とを接続する配線上に設けられる。スイッチ6は、制御回路8に従って、その配線を、電圧変換回路3に対する電圧供給可能な状態と電圧供給不能な状態とに切り替える。スイッチ6として例えばトランジスタを用いればよい。スイッチ6は、液晶パネル31内の液晶層に電圧を印加する場合、電圧供給可能な状態に切り替えられる。また、液晶層に対する電圧印加を停止する場合、電圧供給不能な状態に切り替えられる。なお、電圧供給不能な状態に切り替えた場合であっても、数μA以下の微小な定常電流が流れることがある。このように、数μA以下の定常電流が流れてしまう状態も、「電圧供給不能な状態」に含めるものとする。
図1に示す例では、電圧変換回路3は、昇圧型の電圧変換回路である。電圧変換回路3は、駆動装置1の外部に設けられたコンデンサ19に接続されている。そして、コンデンサ19により、入力された電位VDD1を昇圧する。本実施形態では、6個のコンデンサ19を用いて、入力電位を7倍に昇圧するものとする。電圧変換回路3は、14V〜20Vの電位を出力可能な程度まで、入力電位VDD1を昇圧すればよい。本例では、VDD1=3Vであり、7倍に昇圧することにより21Vの電位を生成できる。この結果、電圧変換回路3は、14V〜20Vの電位を出力することができる。以下、電圧変換回路3が20Vの電位を出力する場合を例にして説明する。なお、ここでは、6個のコンデンサ19を用いて入力電位を7倍に昇圧する場合を例にして説明したが、コンデンサ19の個数は6個に限定されない。コンデンサ19の個数は、電位VDD1や、所望の電圧変換回路出力電位に応じて増減させればよい。
以下、図3を参照して、電圧変換回路3、分割回路4およびボルテージフォロワ部5の接続状態について説明する。本実施形態では、電圧変換回路3の出力電位をV0とする。本例では、V0=20Vである。分割回路4は、直列に接続された複数の抵抗4a〜4eを備えている。図3に示すように、電圧変換回路3の出力端から引き出されている配線に接続されている順番に、抵抗4a、抵抗4b、抵抗4c、抵抗4d、抵抗4eとする。抵抗4eは接地され、抵抗4eの一端は電位Vss(=0V)に設定される。また、抵抗4a,4b,4d,4eの抵抗値は等しく、抵抗4cの抵抗値は他の抵抗値よりも大きい。抵抗4a〜4eは、電圧変換回路3との出力電位V0と接地電位Vssとの電位差(20V−0V=20V)を分圧する。この結果、各抵抗間の電位は、0Vより大きく、20V未満の電位となる。抵抗4a,4b間の電位をV1、抵抗4b,4c間の電位をV2、抵抗4c,4d間の電位をV3、抵抗4d,4e間の電位をV4とする。また、抵抗4eの接地箇所から引き出されている配線の電位をV5とする。V5=Vss(=0V)である。本実施形態では、分圧により、V1=17.5V、V2=15.0V、V3=5.0V、V4=2.5Vになっているものとする。また、既に説明したように、V0=20Vである。
ボルテージフォロワ部5は、複数のボルテージフォロワを含む。図3に示す例では、4つのボルテージフォロワ5a〜5dを含む場合を示している。各ボルテージフォロワ5a〜5dは、それぞれ電位V1〜V4と一対一に対応する。そして、各ボルテージフォロワ5a〜5dにはそれぞれ電位V1〜V4が入力され、各ボルテージフォロワ5a〜5dはそれぞれ電位V1〜V4を出力する。ボルテージフォロワ5a〜5dによって、入力電位と等しい電位が出力されることで、液晶パネル31を駆動する駆動能力が上げられる。
図4は、各ボルテージフォロワに電圧が供給されている状態を示す説明図である。各ボルテージフォロワ5a〜5dには、電圧変換回路3から電位V0が入力され、抵抗4eの接地箇所から電位V5が入力される。この結果、V0−V5の電圧が供給される。
以上に説明した各電位V0〜V5は、液晶パネル31が備える透明電極に設定される電位として使用される。図3に示すように、電圧変換回路3の出力端から引き出される配線は、ドライバ10に接続される。同様に、抵抗4eの接地箇所から引き出される配線も、ドライバ10に接続される。また、各ボルテージフォロワ5a〜5dの出力端もドライバ10に接続される。そして、ドライバ10には、各電位V0、V1、V2、V3、V4、およびV5が入力される。ドライバ10は、制御回路8の制御に従って、液晶パネル31の各透明電極を、6種類の電位(V0〜V5)のいずれかに設定する。なお、ドライバ10の耐圧は、例えば18〜20Vであるが、18〜22Vであることが好ましい。すなわち、ドライバ10は、最大で18〜20V(好ましくは18〜22V)の電圧を液晶パネル31内の液晶に印加可能なドライバである。また、ドライバ10は、ドライバ10の外部から電位(V0〜V5)の入力を受けることが可能であり、ドライバ10の外部からクロック信号を受信することが可能なドライバである。
なお、各抵抗4a〜4eの抵抗値は、電圧V0−V3、およびV2−V5が、カイラルネマチック液晶をフォーカルコニック状態にすることができる電圧になり、電圧V0−V1、V1−V2、V3−V4、およびV4−V5が、液晶の状態に影響を及ぼさない電圧になるように定められる。
図1に示す液晶パネル31は、複数の走査電極と複数の信号電極との間にカイラルネマチック液晶を挟持したカイラルネマチック液晶表示装置である。また、液晶パネル31は、例えば、65本の走査電極と132本の信号電極により、65×132画素を有する液晶パネルである。ただし、上記の走査電極数、信号電極数、および画素数は例示であり、65本、132本などの数に限定されるわけではない。
上述のように、ドライバ10には、各電位V0〜V5が入力される。また、ドライバ10は、各信号電極と一対一に接続される複数の信号電極用接続端子と、各走査電極と一対一に接続される複数の走査電極用接続端子とを備える。ドライバ10は、制御回路8に従って、各信号電極用接続端子に接続されている各信号電極および各走査電極用接続端子に接続されている各走査電極の電位をV0〜V5に設定する。
制御回路8は、第1LS15を介してドライバ10に制御信号を出力する。同様に、第2LS16を介してボルテージフォロワ部5に制御信号を出力する。第1LS15および第2LS16は、それぞれドライバ10やボルテージフォロワ部5の耐圧に応じて、制御回路8が出力する信号のレベルを制御する。なお、第1LS15および第2LS16に対する電圧供給は、電圧変換回路3が行う。
制御回路8は、ディスプレイ制御信号をドライバ10に出力する。ディスプレイ制御信号は、ドライバ10に対して、カイラルネマチック液晶に電圧を印加するか否かを指示する制御信号である。ディスプレイ制御信号がローレベルである状態は、カイラルネマチック液晶に電圧を印加しないことを指示している状態である。ディスプレイ制御信号がハイレベルである状態は、カイラルネマチック液晶に電圧を印加することを指示している状態である。制御回路8がディスプレイ制御信号をローレベルとしている場合、ドライバ10は各信号電極および各走査電極への電位設定を停止して、カイラルネマチック液晶に対する電圧印加を停止する。ディスプレイ制御信号がハイレベルである場合、ドライバ10は、制御回路8に従って各信号電極および各走査電極の電位を設定する。ドライバ10は、液晶パネル31を駆動する際、個々の走査電極を一本ずつ選択し、選択行および非選択行の走査電極の電位を設定する。そして、各走査電極を選択しながら走査電極を走査していく。また、選択した行の各画素をプレナー状態にするのかフォーカルコニック状態にするのかに応じて、各行の選択期間中に、各信号電極の電位を設定する。この結果、ドライバ10は、カイラルネマチック液晶に電圧を印加することになる。本例では、6種類の電圧(V0〜V5)を用いてIAPT(Improved Alto Pleshko Technique )によって液晶パネル31を駆動するように電圧を印加する。APTによる駆動については、後述する。
CR発振回路7は、制御回路8および電圧変換回路3に対して、定められた周波数で電気信号を出力する。電圧変換回路3に入力される電気信号の周波数が低いと、リプル(出力電位の変動)が大きくなってしまう。従って、CR発振回路7は、電圧変換回路3におけるリプルがしきい値より小さくなるような周波数で信号を出力すればよい。
メモリ9は、液晶パネル31に表示させる画像の画像データを記憶する。メモリ9として例えばDRAMが用いられる。メモリ9への画像データの書き込みは、制御回路8が、MPU32からの指示に従って行う。
制御回路8は、MPU−IF回路23と、演算部22と、ドライバコントロール部24と、レジスタ25と、分周回路21とを備える。
MPU−IF回路23は、駆動装置1の外部に設けられたMPU32とのインタフェース回路である。MPU32と制御回路8(MPU−IF回路23)との間のバスは、例えば、16ビット(または8ビット)の非同期のデータバスおよび5本の制御バスを含んでいる。この制御バスは、例えば、インテル(商標)系またはモトローラ(商標)系のデータバスに適用される制御信号を送受信するためのバスである。また、シリアルインタフェースによって、MPU32と制御回路8との間におけるデータ等の送受信を行ってもよい。
演算部22は、メモリ9に書き込まれた画像データに基づいて液晶パネル31に画像を表示させる際の各種演算を実行する。ドライバコントロール部24は、ドライバ10に対して制御信号を出力する。レジスタ25は、内容の書き換えが禁止されている領域26を含んでいる。この書換禁止領域26には、後述する「表示状態のリセット」を実行する際の一連の命令群や、後述する「画像の表示」を実行する際の一連の命令群等が記憶されている。
制御回路8(より具体的にはドライバコントロール部24)は、フレーム期間が所定の期間になるように、ドライバ10に表示クロック信号を出力する。フレーム期間とは、ある1つの走査電極の選択開始時から、次のその走査電極が選択されるときの選択開始時までの期間である。ドライバ10は、表示クロック信号の出力に応じて1回の走査を行う。また、1秒間に含まれるフレーム期間の回数をフレーム周波数と記す。フレーム周波数は、フレーム期間をTf[s(秒)]とした場合に1/Tf[Hz]と表される。カイラルネマチック液晶表示装置に要求されるフレーム周波数は、1Hz程度より低い周波数となる場合もある。分周回路21は、CR発振回路7によって出力される電気信号の周波数を分周する。そして、制御回路8は、低い周波数の表示クロック信号をドライバ10に出力する。なお、変換回路3におけるリプルを低減させるためには、CR発振回路7が出力する電気信号の周波数を高くする必要がある。分周回路21は、この周波数を分周して表示クロック信号の周波数を下げる。このとき、分周の回数は1回でなくてもよい。
上述のように、リプル低減の観点からは、CR発振回路7の出力信号の周波数が高い方がよい。一方、制御回路8がカイラルネマチック液晶表示装置に適した低周波数の表示クロック信号を出力するためには、CR発振回路7の出力信号の周波数が低い方がよい。このように、相反する周波数が要求されるので、高い周波数で電気信号を出力するCR発振回路と、低い周波数で電気信号を出力するCR発振回路をそれぞれ設けてもよい。そして、高い周波数で電気信号を出力するCR発振回路から電圧変換回路3に電気信号を出力し、低い周波数で電気信号を出力するCR発振回路から制御回路8に電気信号を出力してもよい。この場合、分周回路21における分周の回数が少なくて済む。
制御回路8は、ドライバ10に制御信号としてディスプレイ制御信号を出力する。制御回路8は、例えば、液晶パネル31の液晶層に対する電圧印加を停止する場合、ディスプレイ制御信号をローレベルし、液晶層に対して電圧を印加する場合、ディスプレイ制御信号をハイレベルにする。また、制御回路8は、既に説明した表示クロック信号もドライバ10に出力する。また、制御回路8は、選択行の切替を指示する制御信号や、後述する正極性駆動または負極性駆動を指示する信号(FR)もドライバ10に出力する。
なお、上記のように、複数の回路を1チップの駆動装置としてまとめることは可能である。
次に、タイミング制御回路17の動作について説明する。MPU32は、メモリ9への画像データの書き込みを指示する制御信号(以下、画像データ書込制御信号と記す。)とともに、画像データを送信し、制御回路8にメモリ9への画像データの書き込みを行わせる。タイミング制御回路17は、画像データ書込制御信号がMPU32から送信されたことを検出する。そして、画像データ書込制御信号を検出してから予め定められた第1の所定時間が経過したときに、後述する「表示状態のリセット」開始を制御回路8に指示する。第1の所定時間経過後、さらに、予め定められた第2の所定時間が経過したときに、後述する「画像の表示」開始を制御回路8に指示する。すなわち、後述する「表示状態のリセット」および「画像の表示」の開始指示は、タイミング制御回路17によって行われる。よって、MPU32は、画像データ書込制御信号を送信した後、「表示状態のリセット」や「画像の表示」の開始を指示する制御信号を制御回路8に送信する必要はない。なお、制御回路8がタイミング制御回路17を含む構成であってもよい。
次に、制御回路8による一連の動作について説明する。制御回路8は、例えば、MPU32およびタイミング制御回路17からの指示に応じて、一連の動作を行う。制御信号8がMPU32からスタート信号を受信するまで(あるいは、内蔵レジスタ25の所定のビットがMPU32によって所定の状態に書き換えられるまで)、駆動装置1は、スタンバイ状態になっている。本実施の形態において、スタンバイ状態は、CR発振回路8からの定周波数の信号出力が停止され、電圧変換回路3による昇圧が停止されている状態である。スタンバイ状態のとき、スイッチ6は、レギュレータ2と電圧変換回路3とを接続する配線が電圧供給不能な状態になるように切り替えられている。ただし、この配線には数μA以下の微小な定常電流が流れる場合がある。また、スタンバイ状態において、タイミング制御回路17は、停止状態に設定されている。
制御回路8は、MPU32からスタート信号を受信した後(あるいは内蔵レジスタ25の所定のビットがMPU32によって所定の状態に書き換えられた後)、「スタンバイ状態の解除」、「電圧印加開始の指示」、「表示状態のリセット」、「画像の表示」、「電圧印加停止の指示」、「スタンバイ状態の設定」という各動作を行う。また、「スタンバイ状態の解除」終了後、「メモリ9に対する画像データの書き込み」を行う場合もある。以下、「スタンバイ状態の解除」終了後、「メモリ9に対する画像データの書き込み」を行うものとして説明する。
「スタンバイ状態の解除」を行う場合、制御回路8は、CR発振回路7および変換回路3に、スタンバイ状態の解除を指示する信号を出力する。CR発振回路7は、この信号に応じて、定められた周波数で電気信号の出力を開始する。また、電圧変換回路3は、スタンバイ状態の解除を指示する信号に応じて、レギュレータ2の出力電位VDD1を変換して電位V0を出力する動作を開始する。また、制御回路8は、レギュレータ2と電圧変換回路3とを接続する配線が電圧供給可能な状態になるようにスイッチ6を切り替える。また、制御回路8は、タイミング制御回路17を起動状態に設定する。
電圧変換回路3の出力電位V0と接地電位Vssとの電位差は、分割回路4において分圧され、分圧により得られた電位V1〜V4は、ボルテージフォロワ5a〜5dを介して出力される。この結果、ドライバ10に6種類の電位(V0〜V5)が入力される。
MPU32は、スタート信号を送信した後、制御回路8に画像データ書込制御信号および画像データを送信する。制御回路8は、画像データ書込制御信号に応じて、「メモリ9に対する画像データの書き込み」を行う。すなわち、MPU32から受信した画像データをメモリ9に書き込む。このとき、タイミング制御回路17は、MPU32が送信した画像データ書込制御信号を検出する。
続いて、制御回路8は、「電圧印加開始の指示」を行う。具体的には、制御回路8は、ドライバ10に対して出力するディスプレイ制御信号をハイレベルに切り替える。ディスプレイ制御信号がハイレベルに切り替えられることにより、ドライバ10は、制御回路8に従って、各信号電極および各走査電極に対する電位設定を開始し、カイラルネマチック液晶への電圧印加を開始する。なお、制御回路8は、MPU32から入力される制御信号に応じて「電圧印加開始の指示」を行ってもよい。あるいは、画像データ書込制御信号を検出したタイミング制御回路17の指示に応じて「電圧印加開始の指示」を行ってもよい。
続いて、制御回路8は、「表示状態のリセット」を行う。この動作は、タイミング制御回路17が、画像データ書込制御信号を検出してから第1の所定時間が経過したときに、制御回路8に対して「表示状態のリセット」開始を指示することによって開始される。リセットとは、各走査電極と各信号電極との間に挟持されたカイラルネマチック液晶全体を均一の状態にして、それまで表示されていた画像を消去することを意味する。カイラルネマチック液晶全体を均一の状態にするとは、例えば、カイラルネマチック液晶全体をプレナー状態(またはフォーカルコニック状態)にすることである。液晶全体をプレナー状態(またはフォーカルコニック状態)にすることで、画面全体が同じ色を呈するようになり、それまで表示されていた画像が消去される。制御回路8は、液晶パネル31の表示状態のリセットを行う場合、ドライバ10に以下の動作を行わせる。
ドライバ10は、制御回路8に従って、各走査電極をそれぞれ順次選択していき、選択した走査電極および他の走査電極を所定の電位に設定する。また、ドライバ10は、全ての信号電極を等電位に設定し、選択行走査電極と各信号電極とに挟持されるカイラルネマチック液晶に対して、ホメオトロピック状態に変化させる電圧を印加する。その走査電極の選択期間が終了したならば、選択する走査電極を切り替え、同様の動作を行う。選択する走査電極を切り替えることによって、それまで選択されていた走査電極と各信号電極とに挟持されていた液晶層への印加電圧は急速に低下し、その液晶層はホメオトロピック状態からプレナー状態に変化する。ドライバ10が各走査電極を順次走査して、各選択期間毎に同様の動作を行うことで画面全体をプレナー状態にすることができる。なお、各走査電極を1回ずつ選択することで1回の走査を終えることになるが、リセットのための走査回数は2回以上であってもよい。
また、ここでは、各行を順次選択したながら行毎に液晶層をホメオトロピック状態にし、選択行を切り替えてプレナー状態に変化させる場合を示した。全ての走査電極を同時に等電位に設定し、また、全ての信号電極を同時に等電位に設定し、表示画面全体に渡る液晶層に対して同時に電圧を印加してもよい。この場合、表示画面全体に渡る液晶層が同時にホメオトロピック状態に変化する。そして、液晶層に対する電圧印加を停止すると、表示画面全体に渡る液晶層がプレナー状態に変化する。
液晶パネル31の表示状態をリセットする際に、表示画面全体をプレナー状態にするのではなく、表示画面全体をフォーカルコニック状態にしてもよい。
続いて、制御回路8は、「画像の表示」を行う。この動作は、タイミング制御回路17が制御回路8に対して「表示状態のリセット」開始を指示してから第2の所定時間が経過したときに、タイミング制御回路17が、制御回路8に対して「画像の表示」開始を指示することによって開始される。第2の所定時間は、「表示状態のリセット」に要する時間よりも長い時間として定めておく。このように第2の所定時間を定めることによって、「表示状態のリセット」の途中で「画像の表示」指示がなされることが防止される。制御回路8は、「画像の表示」指示を受けると、メモリ9が記憶している画像データに基づいて、液晶パネル31に画像を表示させる。制御回路8は、液晶パネル31に画像を表示させる場合、ドライバ10に以下の動作を行わせる。
ドライバ10は、制御回路8に従って、各走査電極をそれぞれ順次選択していき、選択した走査電極および、他の走査電極を所定の電位に設定する。また、ドライバ10は、選択行の画素のうち、プレナー状態にすべき画素が存在する信号電極を所定の電位に設定し、その信号電極と選択行走査電極とに挟持されるカイラルネマチック液晶に対して、ホメオトロピック状態に変化させるための電圧を印加する。また、ドライバ10は、選択行の画素のうち、フォーカルコニック状態にすべき画素が存在する信号電極を所定の電位に設定し、その信号電極と選択行走査電極とに挟持されるカイラルネマチック液晶に対して、フォーカルコニック状態に変化させるための電圧を印加する。この結果、選択行において、プレナー状態にすべき画素の液晶はホメオトロピック状態に変化し、フォーカルコニック状態にすべき画素の液晶はフォーカルコニック状態に変化する。1本の走査電極の選択期間が終了したら、選択する走査電極を切り替え、同様の動作を行う。選択する走査電極を切り替えることによって、それまで選択されていた行の画素のうち、液晶がホメオトロピック状態にされていた画素の液晶では、印加電圧が急速に低下し、ホメオトロピック状態からプレナー状態に変化する。ドライバ10が各走査電極を順次選択して走査していくことにより、画像データに応じた画像を液晶パネル31に表示させることができる。液晶パネル31に画像を表示させるための走査回数は2回以上であってもよい。
なお、液晶パネル31の表示状態をリセットする場合、および液晶パネル31に画像データに応じた画像を表示させる場合、ドライバ10は、選択した走査電極および、他の走査電極を所定の電位に設定する。この所定の電位については、図5を用いて後述する。また、液晶パネル31に画像データに応じた画像を表示させる場合、ドライバ10は、選択行の画素をプレナー状態にすべきかフォーカルコニック状態にすべきかによって各信号電極を所定の電位に設定する。この所定の電位についても、図5を用いて後述する。
続いて、制御回路8は、「電圧印加停止の指示」を行う。具体的には、制御回路8は、ドライバ10に対して出力するディスプレイ制御信号をローレベルに切り替える。ディスプレイ制御信号がローレベルに切り替えられることにより、ドライバ10は、各信号電極および各走査電極に対する電位設定を停止する。なお、制御回路8は、MPU32から入力される制御信号に応じて「電圧印加停止の指示」を行ってもよい。あるいは、画像データ書込制御信号を検出したタイミング制御回路17の指示に応じて「電圧印加停止の指示」を行ってもよい。タイミング制御回路17が、「電圧印加停止の指示」を実行する旨を制御回路8に命令する場合、「画像の表示」完了時以降のタイミングでこの命令を出力する。
続いて、制御回路8は、「スタンバイ状態の設定」を行う。具体的には、制御回路8は、CR発振回路7および電圧変換回路3に、スタンバイ状態の設定を指示する信号を出力する。CR発振回路7は、この信号に応じて、定周波数での電気信号出力を停止する。また、電圧変換回路3は、スタンバイ状態の設定を指示する信号に応じて、昇圧を停止する。また、制御回路8は、レギュレータ2と電圧変換回路3とを接続する配線が電圧供給不能な状態になるようにスイッチ6を切り替える。また、制御回路8は、タイミング制御回路17を停止状態に設定する。なお、制御回路8は、MPU32から入力される制御信号に応じて「スタンバイ状態の設定」を行ってもよい。あるいは、画像データ書込制御信号を検出したタイミング制御回路17の指示に応じて「スタンバイ状態の設定」を行ってもよい。タイミング制御回路17が、「スタンバイ状態の設定」を実行する旨を制御回路8に命令する場合、「電圧印加停止の指示」完了時以降のタイミングでこの命令を出力する。
制御回路8は、「スタンバイ状態の設定」によって、一連の動作を終了する。スタンバイ状態に設定された後、レギュレータ2と電圧変換回路3とを接続する配線は、電圧変換回路3に対する電圧供給可能な状態にされる。従って、この配線に流れる電流は多くても数μA程度に抑えられ、大きな定常電流が流れてしまうことを防止できる。
ここでは、タイミング制御回路17が「表示状態のリセット」および「画像の表示」を制御回路8に指示する場合を示した。制御回路8は、タイミング制御回路17の指示ではなく、MPU32から入力される制御信号に応じて「表示状態のリセット」を開始してもよい。同様に、MPU32から入力される制御信号に応じて「画像の表示」を開始してもよい。
制御回路8が「表示状態のリセット」および「画像の表示」を行う場合、ドライバ10は、制御回路8の制御に従って、IAPTによって液晶パネル31の駆動を行う。IAPTによって駆動を行う場合に、ドライバ10が各走査電極および各信号電極に設定する電位について説明する。図5は、IAPTで液晶パネルを駆動する場合に各走査電極および各信号電極に設定する電位の例を示した説明図である。
IAPTを採用する場合、6種類の電位を用いて液晶パネル31を駆動する。電圧変換回路3の出力電位V0、各ボルテージフォロワ5a〜5d(図3参照)の出力電位V1〜V4、および接地電位V5が、この6種類の電圧に相当する。
電位V0は、正極性駆動時に、選択された走査電極に設定され、また、負極性駆動時に、液晶をホメオトロピック状態にすべき画素が存在する信号電極に設定される電位である。電位V1は、負極性駆動時に、選択されていない走査電極に設定される電位である。電位V2は、負極性駆動時に、フォーカルコニック状態にすべき画素が存在する信号電極に設定される電位である。電位V3は、正極性駆動時に、フォーカルコニック状態にすべき画素が存在する信号電極に設定される電位である。電位V4は、正極性駆動時に、選択されていない走査電極に設定される電位である。電位V5は、負極性駆動時に、選択された走査電極に設定され、また、負極性駆動時に、液晶をホメオトロピック状態にすべき画素が存在する信号電極に設定される電位である。
なお、正極性駆動とは、選択した走査電極の電位が信号電極の電位より高くなるように駆動することを意味する。負極性駆動とは、選択した走査電極の電位が信号電極の電位より低くなるように駆動することを意味する。ドライバ10は、正極性駆動と負極性駆動とを、例えば1フレーム毎に切り替えればよい。また、1本の走査電極の選択が終了する毎、あるいは、複数本の走査電極の選択が終了する毎に、正極性駆動と負極性駆動とを切り替えてもよい。
表示状態のリセットを行う場合、ドライバ10は、以下のように各電極の電位を設定する。正極性駆動の場合、選択した走査電極を電位V0に設定し、他の走査電極を電位V4に設定する。そして、各信号電極を電位V5に設定する。この結果、選択された行の液晶層には、電圧V0−V5が印加され、ホメオトロピック状態になる。その行の選択期間が終了すると、印加電圧が低下し、液晶層はホメオトロピック状態からプレナー状態に変化する。この動作を各行毎に行うことにより、表示状態のリセットを行う。なお、負極性駆動の場合、ドライバ10は、選択した走査電極を電位V5に設定し、他の走査電極を電位V1に設定すればよい。そして、各信号電極を電位V0に設定すればよい。
画像の表示を行う場合、ドライバ10は、以下のように各電極の電位を設定する。正極性駆動の場合、選択した走査電極を電位V0に設定し、他の走査電極を電位V4に設定する。そして、選択行において、液晶をプレナー状態にすべき画素が存在する信号電極を電位V5に設定し、液晶をフォーカルコニック状態にすべき画素が存在する信号電極を電位V3に設定する。この結果、液晶をプレナー状態にすべき画素では、液晶に電圧V0−V5が印加され、その液晶はホメオトロピック状態になる。また、液晶をフォーカルコニック状態にすべき画素では、液晶に電圧V0−V3が印加され、フォーカルコニック状態になる。その行の選択期間が終了すると、電圧V0−V5が印加されていた液晶では印加電圧が低下し、ホメオトロピック状態からプレナー状態に変化する。この動作を各行毎に行うことにより、画像を表示させる。なお、負極性駆動の場合、選択した走査電極を電位V5に設定し、他の走査電極を電位V1に設定すればよい。そして、選択行において、液晶をプレナー状態にすべき画素が存在する信号電極を電位V0に設定し、液晶をフォーカルコニック状態にすべき画素が存在する信号電極を電位V2に設定すればよい。
なお、駆動時のバイアス比を、複数のバイアス比の中から選択できるように駆動装置1を構成してもよい。
また、上記の例では、電圧変換回路3の出力電位V0と接地電位V5との差が20Vになるように、V0を20Vとしている。従って、液晶パネル31内のカイラルネマチック液晶に印加される電圧の最大値は20Vとなる。カイラルネマチック液晶に印加する最大電圧は、14〜20Vの範囲の電圧であってもよい。従って、電圧変換回路3の出力電位V0を14〜20Vの範囲内の電位として、電位差V0−V5が14〜20Vになるようにしてもよい。
以上に説明した駆動装置1の機能や構成をまとめると、表1に示すようになる。
上記の表1において、「選択反射色」とは、カイラルネマチック液晶が選択反射時に呈する色を意味する。以下の説明においても、カイラルネマチック液晶が選択反射時に呈する色を「選択反射色」と記す。
また、表1において、「A波形」とは、1本の走査電極の選択が終了する毎、あるいは、複数本の走査電極の選択が終了する毎に正極性駆動と負極性駆動とを切り替える場合における電極の駆動波形を意味する。「B波形」とは、1フレーム毎に正極性駆動と負極性駆動とを切り替える場合における電極の駆動波形を意味する。
上記の実施の形態において、電位VDD1は、請求項1に記載の第1の電位に相当する。電位V0は、請求項1に記載の第2の電位に相当する。電位Vssは、請求項1に記載の所定の電位に相当する。なお、上記の説明では接地電位(0V)をVssとしたが、Vssは接地電位でなくてもよい。レギュレータ2は、請求項1に記載の第1電位出力部に相当する。電圧変換回路3は、請求項1に記載の変換部に相当する。抵抗4a〜4eは、請求項1に記載の複数の抵抗に相当する。ボルテージフォロワ5a〜5dは、請求項1に記載の複数のボルテージフォロワに相当する。制御回路8、メモリ9、ドライバ10は、それぞれ請求項1に記載の制御回路、メモリ、ドライバに相当する。タイミング制御回路17は、請求項4に記載のタイミング制御回路に相当する。スイッチ6は、請求項8に記載のスイッチに相当する。また、「スタンバイ状態の解除」、「電圧印加開始の指示」、「表示状態のリセット」、「画像の表示」、「電圧印加停止の指示」、「スタンバイ状態の設定」は、それぞれ、請求項2に記載の第1の処理から第6の処理に相当する。
制御回路8が「表示状態のリセット」、「画像の表示」を行う場合、ドライバ10が、制御回路8の制御に従って、APT(Alto Pleshko Technique )によって液晶パネル31を駆動してもよい。APTによって駆動を行う場合に、ドライバ10が各走査電極および各信号電極に設定する電位について説明する。図6は、APTで液晶パネルを駆動する場合に各走査電極および各信号電極に設定する電位の例を示した説明図である。
APTを採用する場合、5種類の電位を用いて液晶パネル31を駆動する。分割回路4は、電圧変換回路3の出力電位V0と接地電位V5との電位差(V0−V5)を分圧して、電位V11、V12、V13を生成する。そして、ボルテージフォロワ部5を介して生成された電位V11〜V13をドライバ10に出力すればよい。この場合、4つの抵抗を直列に接続して、分割回路4とすればよい。また、ボルテージフォロワ部5が有するボルテージフォロワの数3は3個でよい。このような構成により、5種類の電位(V0、V11〜V13、およびV5)を得ることができる。
ただし、各抵抗の抵抗値は、以下の条件を満たすように定められる。まず、電圧V0−V13および電圧V11−V5が、液晶をホメオトロピック状態にすることができる電圧(14〜20V)になるように定められる。また、電圧V0−V11および電圧V13−V5が、液晶をフォーカルコニック状態にすることができる電圧になるように定められる。さらに、電圧V11−V12および電圧V12−V13が、液晶の状態に影響を及ぼさない電圧になるように定められる。
APTの場合、電位V0は、正極性駆動時に、選択された走査電極に設定される電位である。電位V11は、正極性駆動時に、液晶をフォーカルコニック状態にすべき画素が存在する信号電極に設定される電位である。また、電位V11は、負極性駆動時に、液晶をホメオトロピック状態にすべき画素が存在する信号電極に設定される電位でもある。電位V12は、正極性駆動時、負極性駆動時にかかわらず、選択されていない走査電極に設定される電位である。電位V13は、負極性駆動時に、液晶をフォーカルコニック状態にすべき画素が存在する信号電極に設定される電位である。また、電位V13は、正極性駆動時に、液晶をホメオトロピック状態にすべき画素が存在する信号電極に設定される電位でもある。電位V5は、負極性駆動時に、選択された走査電極に設定される電位である。
表示状態のリセットを行う場合、ドライバ10は、以下のように各電極の電位を設定する。正極性駆動の場合、選択した走査電極を電位V0に設定し、他の走査電極を電位V12に設定する。そして、各信号電極を電位V13に設定する。この結果、選択された行の液晶層には、電圧V0−V13が印加され、その液晶層は、ホメオトロピック状態になる。その行の選択期間が終了すると、印加電圧が低下し、液晶層はホメオトロピック状態からプレナー状態に変化する。この動作を各行毎に行うことにより、表示状態のリセットを行う。なお、負極性駆動の場合、ドライバ10は、選択した走査電極を電位V5に設定し、他の走査電極を電位V12に設定すればよい。そして、各信号電極を電位V11に設定すればよい。この場合、選択された行の液晶層には、電圧V11−V5が印加され、その液晶層は、ホメオトロピック状態になる。
画像の書き込みを行う場合、ドライバ10は、以下のように各電極の電位を設定する。正極性駆動の場合、選択した走査電極を電位V0に設定し、他の走査電極を電位V12に設定する。そして、選択行において、液晶をプレナー状態にすべき画素が存在する信号電極を電位V13に設定し、液晶をフォーカルコニック状態にすべき画素が存在する信号電極を電位V11に設定する。この結果、液晶をプレナー状態にすべき画素では、液晶に電圧V0−V13が印加され、その液晶層はホメオトロピック状態になる。また、液晶をフォーカルコニック状態にすべき画素では、液晶に電圧V0−V11が印加され、その液晶層はフォーカルコニック状態になる。その行の選択期間が終了すると、電圧V0−V13が印加されていた液晶では印加電圧が低下し、ホメオトロピック状態からプレナー状態に変化する。この動作を各行毎に行うことにより、画像の書き込みを行う。なお、負極性駆動の場合、選択した走査電極を電位V5に設定し、他の走査電極を電位V12に設定すればよい。そして、選択行において、液晶をプレナー状態にすべき画素が存在する信号電極を電位V11に設定し、液晶をフォーカルコニック状態にすべき画素が存在する信号電極を電位V13に設定すればよい。この結果、液晶をプレナー状態にすべき画素では、液晶に電圧V11−V5が印加され、その液晶層はホメオトロピック状態になる。また、液晶をフォーカルコニック状態にすべき画素では、液晶にV13−V5が印加され、その液晶層はフォーカルコニック状態になる。
なお、IAPTを採用する場合、電圧変換回路3は、V0−V5が14〜20Vの範囲になるようにV0を出力する。一方、APTを採用する場合、V0−V5が、20Vよりも大きくなってもよい。この場合、ドライバの耐圧が例えば36〜40Vであることが必要である。ただし、液晶への印加電圧の最大値(V0−V13およびV11−V5)が、14〜20Vになるようにする。
本発明によるカイラルネマチック液晶表示装置の駆動装置によれば、制御回路、CR発振回路、電圧変換回路、ドライバなどが1つのチップとしてまとめられているので、生産コストが低く量産に適した駆動装置として実現することができる。また、小型化を図ることができる。さらに、ドライバ10が液晶パネル31内のカイラルネマチック液晶に印加する電圧の最大値が20V以下であるので、20V以下の低電圧でカイラルネマチック液晶表示装置を駆動することができる。その結果、電池の寿命を長くすることができる。また、カイラルネマチック液晶の双安定性の表示モード(すなわち、プレナー状態とフォーカルコニック状態)を利用して画像を表示することができる。
一般に、ボルテージフォロワに電圧を供給する場合、定常電流が流れてしまう。しかし、本発明では、スイッチ6を設けた構成としている。そして、スタンバイ状態に設定する場合、電圧変換回路3に対して電圧供給不能な状態になるようにスイッチ6を切り替える。また、また、スタンバイ状態では、CR発振回路8からの信号出力を停止させ、電圧変換回路3による昇圧も停止させる。従って、画像を書き換えないとき(スタンバイ状態)における定常電流を低減することができ、低消費電力化を図ることができる。この点でも、電池の寿命を長くすることができる。
本発明では、画像を書き換えないときの消費電流は多くても数μAであり、ほとんど0μAとすることができる。
なお、画像を表示するときに流れる電流は以下のようになる。ボルテージフォロワ5a〜5dの出力端から流れる電流は、数μAである。電圧変換回路3の出力端から引き出される配線を流れる電流は、100μA程度である。ただし、画像を表示するときに流れる電流は、表示画像によって異なる。
また、本発明によるカイラルネマチック液晶表示装置の駆動装置によって駆動される液晶パネル31は、例えば電子棚札として使用される液晶パネルであってもよい。すなわち、本発明によるカイラルネマチック液晶表示装置の駆動装置は、電子棚札として使用される液晶パネルを駆動する駆動装置であってもよい。
上記の実施の形態では、電圧変換回路3が昇圧型である場合を示したが、電圧変換回路3は降圧型であってもよい。図7は、電圧変換回路3を降圧型とした場合の構成例を示すブロック図である。図7に示す構成では、電圧変換回路3は、入力電位VDD1(例えば3V)よりも低い電位(例えば−17V)を出力する。また、レギュレータ2の出力電位VDD1は、分割回路4にも出力される。分割回路4は、レギュレータ2の出力電位をV0とし、電圧変換回路3の出力電位をV5とし、電位差V0−V5を分圧することによって、電位V1〜V4を生成する。このとき、レギュレータの出力電位と、電圧変換回路3の出力電位の電位差は、14〜20Vであればよい。その他の構成に関しては、図1に示す構成と同様である。なお、本構成においては、レギュレータ2の出力電位VDD1が請求項1に記載の所定の電位に相当する。
また、電圧変換回路3を昇圧型と降圧型とに切替可能な構成としてもよい。図8は、この場合の構成例を示すブロック図である。本構成では、電位Vssまたはレギュレータ2の出力電位VDD1を分割回路4に出力するセレクタ18を備える。電圧変換回路3を昇圧型に切り替える場合、セレクタ18は、電位Vssを分割回路4に出力する。分割回路4は、昇圧型の電圧変換回路3の出力電位をV0とし、セレクタ18の出力電位をV5とし、電位差V0−V5を分圧する。一方、電圧変換回路3を降圧型に切り替える場合、セレクタ18は、レギュレータ2の出力電位VDD1を分割回路4に出力する。分割回路4は、セレクタ18の出力電位をV0とし、昇圧型の電圧変換回路3の出力電位をV5とし、電位差V0−V5を分圧する。その他の構成に関しては、図1や図7に示す構成と同様である。
なお、上記の説明において、V0〜V5、VDD1等の電位の具体例を例示したが、V0〜V5、VDD1等の電位は例示した値に限定されるわけではない。
次に、駆動装置1によって駆動される液晶パネル31の構成について説明する。図9は、液晶パネル31の構成例を示す模式的断面図である。液晶パネル31は、一対の透明基板51,57を備える。透明基板51,57として、例えば、ガラス基板を用いればよい。第1の透明基板51には複数の透明電極52が設けられる。そして、その透明電極52上に、カイラルネマチック液晶54との境界層53が設けられる。同様に、第2の透明基板57にも複数の透明電極56が設けられ、その透明電極56上に境界層55が設けられる。第1の透明基板51と第2の透明基板52とは、透明電極が設けられた面同士が対向するように配置される。このとき、第1の透明基板51に設けられた複数の透明電極52と、第2の透明基板57に設けられた複数の透明電極56とが、互いに直交するように配置される。そして、対向する基板間にカイラルネマチック液晶54が挟持される。なお、対向する一対の透明基板51,57の外周にはシール材(図示せず。)が設けられ、シール材によって、カイラルネマチック液晶54を基板間に封止する。また、第2の透明基板において、透明電極56が設けられる面とは反対側の面に塗装により黒色の層(以下、塗装層と記す。)58を設ける。カイラルネマチック液晶54は、フォーカルコニック状態で透明状態を呈する。従って、カイラルネマチック液晶54がフォーカルコニック状態になった場合、塗装層58の色が観察者に観察される。
境界層53,54としては、例えば、配向膜が用いられる。あるいは、金属酸化物からなる電気絶縁層(MIC)を形成する場合がある。また、一方の透明基板において境界層を設けない場合もある。
液晶パネル31には、20V以下の電圧(例えば、14〜20Vの電圧)でカイラルネマチック液晶54をホメオトロピック状態にすることが要求される。20V以下の電圧でカイラルネマチック液晶54をホメオトロピック状態にすることができれば、前述の駆動装置1においてIAPTを採用した場合における電圧V0−V5によって、カイラルネマチック液晶54をホメオトロピック状態にすることができる。その結果、その液晶をプレナー状態にすることができる。また、フォーカルコニック状態への変化は、液晶に20Vよりも低い所定の低電圧を印加することで実現できる。従って、20V以下の電圧(例えば、14〜20Vの電圧)で、カイラルネマチック液晶54をホメオトロピック状態にすることができれば、駆動装置1によって、画像データに応じた画像を表示することが可能になる。
よって、20V以下の電圧(例えば、14〜20Vの電圧)でホメオトロピック状態になるカイラルネマチック液晶を液晶パネル31において使用する必要がある。また、カイラルネマチック液晶54と透明電極52,56との境界となる境界層53,55の状態を低電圧駆動に適した状態にする必要がある。
20V以下の電圧でホメオトロピック状態になるカイラルネマチック液晶54として、高い誘電異方性を有するカイラルネマチック液晶を用いればよい。カイラルネマチック液晶の誘電異方性をΔεAとした場合、ΔεA≧15を満たすカイラルネマチック液晶であれば20V以下の電圧でホメオトロピック状態になるという性質を実現することができる。なお、液晶パネル31内に封止されるカイラルネマチック液晶54の誘電異方性ΔεAは15以上であればよいが、20以上であることが好ましい。さらに、ΔεAは、24以上であることがより好ましい。
カイラルネマチック液晶は、ネマチック液晶とカイラル剤とを混合することによって得られる。混合するネマチック液晶とカイラル剤の誘電異方性には加成性が成り立つ。すなわち、ネマチック液晶の誘電異方性をΔεLとし、カイラル剤の誘電異方性をΔεCとし、ネマチック液晶の重量百分率をWL[%]とし、カイラル剤の重量百分率をWC[%]とした場合、おおよそ以下に示す式が成り立つ。
ΔεA=ΔεL×(WL/100)+ΔεC×(WC/100)
一般にカイラル剤の誘電異方性ΔεCは0に近い。そのため、高い誘電異方性を有するカイラルネマチック液晶を得る場合、ネマチック液晶の誘電異方性ΔεLを大きくするか、カイラル剤の重量百分率WC[%]を小さくすることが有効である。この場合、ネマチック液晶の誘電異方性ΔεLを20以上、好ましくは25以上にすればよい。また、WC[%]を小さくするためにはHTP(Helical Twisting Power)が大きいカイラル剤を用いればよい。また、カイラル剤の誘電異方性ΔεCが20以上である場合には、ネマチック液晶の誘電異方性ΔεCは、15以上であることが好ましい。
また、明るさ、動作温度範囲、信頼性、および応答特性等の観点から、カイラルネマチック液晶の光学異方性、液晶温度範囲、比抵抗、粘性も重要である。そのためには、カイラル剤と主となるネマチック液晶との組み合わせが良好な組み合わせになるようにすればよい。以下に、ネマチック液晶とカイラル剤との組み合わせについて説明する。
ネマチック液晶とカイラル剤との組み合わせについては、相溶性に問題がない限りどのような組み合わせでも用いることができる。しかし、Δn、Δε、Tc、および粘度に関しては重視して組み合わせを選ぶことが好ましい。可視光の選択反射を得るためには、カイラル剤の添加量を多くするか、HTPの大きいカイラル剤を用いることが必要である。いずれの場合も、1種類のカイラル剤では低温での長期保存性に問題があり、2種類以上のカイラル剤を組み合わせて用いることが好ましい。
また、液晶の駆動電圧を低下させるためには、屈折率異方性Δnと誘電異方性Δεが高いネマチック液晶と、誘電異方性Δεが高い2種類以上のカイラル剤を組み合わせて使用することが好ましい。屈折率異方性Δnと誘電異方性Δεが高いネマチック液晶としては、Δnが高いトラン化合物とΔεが高いシアノ化合物、フロロシアノ化合物やジフロロシアノ化合物を用いることができる。また、Δεが高いカイラル剤としては、シアノ化合物、フロロシアノ化合物、ジフロロシアノ化合物が有用である。
また、カイラル剤の分子量が小さいとTcを大幅に低下させてしまう。そのため、カイラル剤の分子内の置換されていてもよい1,4−フェニレン基や、1,4−シクロヘキシレン基、フェニル基、シクロヘキシル基等の有機基の数は2以上であることが好ましい。特に、3以上であることが好ましい。また、Δεを大きくするためには有機基間の結合は、「−C(=O)−O−」や、「−O−C(=O)−」が好ましい。また、信頼性を向上させるためには単結合が好ましい。
低電圧駆動に適した境界層53,55の状態について説明する。カイラルネマチック液晶表示装置において、カイラルネマチック液晶54と透明電極52,56との境界層53,55は、いわゆる水平配向を用いるTN液晶(またはSTN液晶)表示装置とは異なる。カイラルネマチック液晶表示装置の境界層53,55では、樹脂材料のみではなく、無機系材料を組み合わせて良好な配向状態を得る。ここで、良好な配向状態とは、所望の光学特性をもつと共に、低電圧駆動を行えるしきい値特性を合わせ持つことである。
カイラルネマチック液晶と透明電極との境界層の性質として、以下のような性質が挙げられる。境界層として、無機系材料を用いれば駆動電圧を低減することができるが、やきつきが増加する。有機系材料を用いれば駆動電圧が上昇する。また、鉛筆硬度の小さい配向膜を用いることにより、やきつきを低減することができる。
また、有機系材料のうち、プレチルト角を60度以上(好ましくは約90度)にすることが可能な材料を境界層として用い、配向処理を施すことによって明るさを向上させることができる。
所望の明るさ、コントラスト、やきつきの防止、駆動電圧、信頼性等を考慮して、境界層の材料を選択することができる。また、図9に示す第1の基板51および第2の基板57それぞれにおいて、別々に境界層の材料を選択することができる。本発明の駆動装置で駆動する場合、駆動電圧を低下させることができる境界層を選択することが最も重要である。また、第1の基板51と第2の基板57との基板間距離(より正確には、第1の基板51上の透明電極52と、第2の基板57上の透明電極56との距離)を小さくすることによっても、駆動電圧を低下させることができる。
駆動電圧を低下させることができる境界層の態様として、例えば、以下に示す4つの態様がある。
第1の態様は、一対の透明基板の双方に、境界層としてMICを形成する態様である。この態様をMIC/MICと記す場合がある。第2の態様は、一対の透明基板のうち、片側の透明基板では境界層としてNS(Non Sticking:やきつき防止配向膜)を形成し、もう一方の透明基板では境界層としてRVA(Rubbed Vertical Aliment:ラビング処理が施された垂直配向膜)を形成する態様である。この態様をNS/RVAと記す場合がある。第2の態様では、観察者側の透明基板にNSを形成し、もう一方の透明基板にRVAを形成する。第3の態様は、従来のカイラルネマチック液晶表示装置において通常用いられてきた配向膜(例えば、「SE3840(品番)」や「A2710(品番)」による配向膜)を一対の透明基板の双方に形成し、第1の基板51上の透明電極52と、第2の基板57上の透明電極56との距離を狭める態様である。第4の態様は、一対の透明基板の一方のみに配向膜を形成する態様である。
上記の態様のうち、第1の態様(MIC/MIC)では、やきつきが生じる可能性がある。第2の態様(NS/RVA)は、最も好ましい態様であり、高輝度の表示を実現することができ、やきつきを防止することができる。
第1の態様(MIC/MIC)による液晶パネル31の具体例を示す。以下のように、第1の態様による液晶パネル31を作成した。まず、ITO(Indium Tin Oxide)よりなる透明導電膜が設けられた透明基板を2枚用意した。そして、各透明基板に対して、ストライプ電極数が所望の本数(例えば、走査電極数が64本、信号電極数が128本)になるようにエッチングを施して電極群を形成した。さらに、各透明基板の透明電極形成面に電気絶縁層(MIC)を形成した。
この2枚の基板を、透明電極が対向するように配置し、その対向面間に直径4μmの面内スペーサを撒布した。その後、液晶注入口となる部分を除いて透明基板の四辺に、直径4μmの微量のグラスファイバを含むエポキシ樹脂からなる周辺シール材を塗布した。そして、2枚の基板を貼り合わせて所望の本数の走査電極および信号電極を有するセルを作成した。なお、片側の透明基板上の透明電極から引き出される配線を、トランスファーを用いてもう一方の透明基板上の配線に接続させた。この結果、走査電極から引き出される配線および信号電極から引き出される配線が同一基板上に存在することになる。図1に示すドライバ10と表示パネル21とを接続させる場合には、この同一基板に集められた配線をドライバ10に接続させればよい。
このセルに注入するカイラルネマチック液晶として、市販のネマチック液晶(メルク・ジャパン株式会社製「MJ00423」:Tc=94.0℃、Δn=0.230、ε=15.0)の70.8質量部、式(1)に示すカイラル剤14.6質量部、式(2)に示すカイラル剤14.6質量部からなるカイラルネマチック液晶(以下、液晶Aと記す。)を調整した。
既に説明したように、カイラル剤の誘電異方性が20以上である場合には、ネマチック液晶の誘電異方性は、15以上であることが好ましい。液晶Aの調整に用いるカイラル剤の誘電異方性Δεは20以上であるので、ネマチック液晶として誘電異方性Δεが15以上であるものを選択した。
調整した液晶Aをセルに真空注入法で注入した後、注入口を光硬化樹脂で封止することで、液晶セルを得た。この液晶セルの背面側の透明基板の外面に、つや消し黒の塗料で塗装を施した。この液晶セルは、図1に示す液晶パネル31として用いることができる。
次に、第2の態様(NS/RVA)による液晶パネル31の具体例を示す。以下のように、第2の態様による液晶パネル31を作成した。本具体例は、電気絶縁層上に、以下に示す樹脂膜層を形成し、透明基板間距離(より正確には、一方の透明基板上の電極ともう一方の透明基板上の電極との間の距離)を3.6μmとした以外は、第1の態様の具体例と同様の構成である。すなわち、一方の透明基板上の電気絶縁層上には、ポリイミド(JSR株式会社製、品番:JALS−682−R3)を塗布して180℃で60分焼成して樹脂薄膜層を形成した後、ラビング処理を施した。この樹脂薄膜層の膜厚は、50nmであり、この樹脂薄膜層によって実現されるプレチルト角は約89度であった。この樹脂薄膜層は、RVAに相当する。
また、もう一方の透明基板上の電気絶縁層上にポリイミド(日産化学株式会社製、品番:RN−1286)を塗布して、同様に樹脂薄膜層を形成した。ただし、ラビング処理は施さなかった。この樹脂薄膜層は、NSに相当する。
ラビング処理を施した樹脂薄膜層(RVA)が形成された透明基板を反観察者側に配置する透明基板として液晶パネル31を作成した。このような液晶パネルでは、明るい表示が可能であると同時に、NSによってやきつきが防止される。双方の透明基板に樹脂薄膜層を形成したことは、駆動電圧上昇の要因となる。よって、本具体例における基板間距離は、3.6μmとし、第1の形態の具体例で示した基板間距離(スペーサの直径:4μm)よりも狭くした。このように作成した液晶セルも、図1に示す液晶パネル31として用いることができる。
なお、本発明の発明者は、1つのチップである駆動装置1を発明する前に、各構成部品をそれぞれ別個に設けた駆動装置(すなわち、1チップではない駆動装置)を作成した。以下に、各構成部品を別個に設けた場合の駆動装置について説明する。図10は、この場合の駆動装置の構成例を示すブロック図である。なお、液晶パネル31は、図1に示す液晶パネル31と同様の液晶パネルである。図10では、液晶パネル31が132×65画素であることを示しているが、画素数は、132×65画素に限定されない。
図10に示す例では、DC/DCコンバータ63が降圧型である場合を例に説明する。図10に示すレギュレータ62は、図1に示すレギュレータ2に相当する。レギュレータ62は、電源から電位Vaを入力され、電位V0を出力する。レギュレータ62への入力電位は、例えば9〜12Vである。また、レギュレータ62の出力電位V0は、例えば5Vである。ただし、ここで示した具体的な数値は例示であり、Va,V0は上記の値に限定されるわけではない。レギュレータ62の出力端は、図10に示すように、DC−DCコンバータ63、分割抵抗64、およびオペアンプ部65に接続される。また、レギュレータ62の出力端はFPGA(Field Programmable Gate Array )68にも接続され、FPGA68に電位V0を出力する。
DC−DCコンバータ63は、図1に示す電圧変換回路3に相当する。ただし、本例に示すDC−DCコンバータ63は、降圧型のDC−DCコンバータである。DC−DCコンバータ63は、入力された電位(レギュレータ62の出力電位V0)を変換し、V0よりも低い電位V5を出力する。この電位V5は、レギュレータ62の出力電位V0との差が18〜20Vとなる電位であればよい。あるいは、電位差V0−V5が14〜20Vとなるような電位V5を出力してもよい。また、電位差V0−V5が16〜18Vとなるような電位V5を出力してもよい。本例では、DC−DCコンバータ63が電位V5として−15Vの電位を出力し、電位差V0−V5=20Vとしている場合を例に説明する。DC−DCコンバータ63として例えば「SCI7654(品番)」を用いればよい。
なお、レギュレータ62およびDC−DCコンバータ63は、それぞれアースされている。
分割抵抗64およびオペアンプ部65は、それぞれ、図1に示す分割回路4およびボルテージフォロワ部部5に相当する。図11は、DC−DCコンバータ63、分割抵抗64およびオペアンプ部65の接続状態の例を示す説明図である。分割抵抗64は、直列に接続された複数の抵抗64a〜64eを備えている。図11に示すように、レギュレータの出力端から引き出されている配線に接続されている順番に、抵抗64a、抵抗64b、抵抗64c、抵抗64d、抵抗64eとする。抵抗64eの一端は、DC−DCコンバータ63の出力端から引き出される配線に接続される。従って、直列接続された複数の抵抗の一端(抵抗64a側)の電位はV0であり、他端(抵抗64e側)の電位はV5である。分割抵抗64は、電位差V0−V5を分圧して、電位V1〜V4を生成する。なお、抵抗64cの抵抗値は、他の抵抗64a,64b,64d,64eの抵抗値より大きい。例えば、抵抗64cの抵抗値は、他の抵抗の3倍である。
オペアンプ部65は、複数の演算増幅器(以下、オペアンプと記す。)を含む。図11に示す例では、4つのオペアンプ65a〜65dを含む場合を示している。各オペアンプ65a〜65dは、分割抵抗64によって生成された電位V1〜V4と一対一に対応している。また、各オペアンプ65a〜65dは、ボルテージフォロワ接続される。抵抗64a,64bの接続部は、オペアンプ65aの非反転入力端子に接続される。そして、オペアンプ65aの非反転入力端子には分圧によって生じた電位V1が入力される。同様に、抵抗64b,64cの接続部、抵抗64c,64dの接続部、抵抗64d,64eの接続部は、それぞれ、オペアンプ65b、オペアンプ65c、オペアンプ65dの非反転入力端子に接続される。そして、オペアンプ65b、オペアンプ65c、オペアンプ65dの非反転入力端子には、それぞれ分圧によって生じた電位V2、V3,V4が入力される。各オペアンプ65a〜65dはボルテージフォロワ接続されているので、オペアンプ65a〜65dの出力電位は、非反転入力端子に入力される電位と等電位である。従って、オペアンプ65a〜65dの出力電位は、それぞれ、V1、V2、V3、V4である。なお、オペアンプとして、例えば、ナショナルセミコンダクターコーポレーション社製の「LM324(品番)」または「LP324(品番)」等を用いればよい。
レギュレータ62の出力端から引き出される配線は、ドライバIC70に接続される。同様に、DC−DCコンバータ63の出力端から引き出される配線も、ドライバIC70に接続される。また、各オペアンプ65a〜65dの出力端もドライバIC70に接続される。そして、ドライバIC70には、各電位V0、V1、V2、V3、V4、およびV5が入力される。
なお、図11において、電流測定点81〜86は、後述の電流測定を行った位置を示している。
なお、レギュレータ62の出力端から引き出される配線にホールドコンデンサ(図示せず)を設ける。そして、オペアンプ部65に含まれる各オペアンプの出力端にも、それぞれそれぞれホールドコンデンサ(図示せず。)を設ける。また、DC−DCコンバータ63の出力端から引き出される配線にもホールドコンデンサを設ける。各ホールドコンデンサは、それぞれ電位V0〜V5に対応する。また、各ホールドコンデンサの静電容量は、例えば、1.0μFとすればよい。ホールドコンデンサにより、ドライバIC70への出力電位が安定する。
ドライバIC70は、図1に示すドライバ10に相当する。ドライバIC70は、入力される6種類の電位(V0〜V5)を用いてIAPTによって液晶パネル31を駆動する。
なお、ドライバIC70の耐圧は18〜20Vである。また、ドライバIC70は、ドライバIC70の外部から電位(V0〜V5)の供給を受けることが可能であり、ドライバIC70の外部からクロック信号を受信することが可能なドライバICである。このようなドライバICとして、例えば、新日本無線株式会社製の「NJU6676(品番)」があり、このドライバを図10に示すドライバIC70として用いることができる。なお、「NJU6676」は、信号電極用出力端子と走査電極用出力端子を有するが、各信号電極用出力端子と液晶パネル31の各信号電極および各走査電極とを一対一に接続させ、走査電極用接続端子を利用しなくてもよい。
なお、ドライバIC70は、例えば、TAB(Tape Automated Bonding)によって液晶パネル31に接続される。
CR発振回路67は、図1に示すCR発振回路7に相当する。CR発振回路67は、FPGA68およびDC−DCコンバータ63に対して、定められた周波数の電気信号を出力する。CR発振回路67は、DC−DCコンバータ63におけるリプルがしきい値より小さくなるような周波数で信号を出力すればよい。本例において、CR発振回路67の出力信号の周波数は例えば400Hzであるが、400Hz以外の周波数であってもよい。CR発振回路67として、例えば、株式会社東芝製の「74HC14」を用いればよい。
FPGA68は、図1に示す制御回路8に相当する。FPGA68は、シリアルROM69が記憶するFPGAプログラム69aを読み込み、そのFPGAプログラム69aに従ってドライバIC70の制御およびDC−DCコンバータ63のオン/オフの制御等を行う。FPGA68は、CR発振回路67によって出力される電気信号の周波数を分周して、低い周波数(例えば、1Hz程度より低い周波数)の表示クロック信号をドライバIC70に出力する。ドライバIC70は、表示クロック信号の出力に応じて1回の走査を行う。
また、FPGA68は、ドライバIC70に制御信号としてディスプレイ制御信号を出力する。FPGA68は、例えば、液晶パネル31の液晶層に対する電圧印加を停止する場合、ディスプレイ制御信号をローレベルし、液晶層に対して電圧を印加する場合、ディスプレイ制御信号をハイレベルにする。ドライバIC70は、ディスプレイ制御信号がローレベルの場合、液晶パネル31の各信号電極および各走査電極に対する電位設定を停止し、液晶層への電圧印加を停止する。また、ドライバIC70は、ディスプレイ制御信号がハイレベルの場合、FPGA68に従って各信号電極および各走査電極の電位を設定し、液晶層に対して電圧を印加する。また、FPGA68は、選択行の切替を指示する制御信号や、正極性駆動または負極性駆動を指示する信号FRもドライバIC70に出力する。
EEPROM(Electrically Erasable Programmable Read Only Memory )73は、液晶パネル31に表示すべき画像の画像データを記憶する。FPGA68は、EEPROM73から画像データを読み込む。そして、その画像データに基づいてドライバIC70を制御して、液晶パネル31に画像を表示させる。
なお、FPGA68として、例えば、アルテラ社製の「Flex10K10(品番)」を用いればよい。また、シリアルROM69として、例えば、アルテラ社製の「EPC1441(品番)」を用いればよい。また、EEPROMとして、例えば、旭エンジニアリング株式会社製の「AM29F010B(品番)」を用いればよい。
FPGA68は、スタートスイッチが操作され、動作開始の指示を受け付けると、「スタンバイ状態の解除」、「電圧印加開始の指示」、「表示状態のリセット」、「画像の表示」、「電圧印加停止の指示」、「スタンバイ状態の設定」の各動作を行う。この各動作は、1つのチップである駆動装置1に含まれる制御回路8による動作と同様の動作である。
FPGA68は、各動作を、例えばFPGAの外部に設けられたMPU(図10において図示せず)からの指示が入力されたときに実行してもよい。あるいは、図1に示す場合と同様に、タイミング制御回路を設け、タイミング制御回路が、メモリ(EEPROM73)への画像データ書込制御信号を検出し、その検出後、所定時間が経過したときに、FPGA68に「表示状態のリセット」や「画像の表示」等の開始を指示する構成としてもよい。
なお、駆動の際のバイアス比は、例えば1/7とすればよい。また、正極性駆動と負極性駆動の切り替えは、例えば、1フレーム毎に行えばよい。
図10に示す構成において、6種類の電位(V0〜V5)を出力する配線上を流れる電流の電流値を測定(または推定)した。この測定の際には、液晶パネル31として、65本の走査電極と132本の信号電極を有し、透明電極とカイラルネマチック液晶との境界の態様が、NS/RVAである液晶パネルを使用した。また、カイラルネマチック液晶に印加する電圧の最大値が16〜18Vになるようにし、バイアス比を1/7とした。また、CR発振回路67による出力信号の周波数を400Hzとした。また、画像データとして、画面全体を選択反射色とする画像データと、選択反射色と黒の横縞模様とする画像データの2種類の画像データを用いた。ただし、いずれの画像データの場合も、65行目が黒表示になるように規定したものを用いた。そのため、正確には、画面全体を選択反射色にする場合であっても、65目は黒表示になる。
なお、選択反射色の表示はカイラルネマチック液晶をプレナー状態にすることによって得られる。また、黒表示は、カイラルネマチック液晶をフォーカルコニック状態にすることによって得られる。
表2は、表示書換時における電流値の測定結果(推定結果も含む)を示す。
表2では、選択された行においてフォーカルコニック状態にすべき画素が存在する信号電極に設定する電位の出力端から流れる電流の電流値を示している。表2に示すように、画面全体を選択反射色とする画像データ(ただし65行目は黒)に基づいて画像を書き込んだ場合における、この電流の測定値は3μAであった。また、画面を選択反射色と黒の横縞模様とする画像データに基づいて画像を書き込んだ場合における、この電流の測定値は9μAであった。
また、表2では、選択されていない走査電極に設定する電位の出力端から流れる電流の電流値を示している。表2に示すように、画面全体を選択反射色とする画像データに基づいて画像を書き込んだ場合における、この電流の測定値は3μAであった。また、画面を選択反射色と黒の横縞模様とする画像データに基づいて画像を書き込んだ場合における、この電流の測定値は4μAであった。
また、表2では、選択される走査電極に設定する電位の出力部を流れる電流の推定値を示している。選択される走査電極に設定する電位はオペアンプの電源としても使用されているため、定常状態と表示時の差分に基づいて電流値を推定した。画面全体を選択反射色とする画像データに基づいて画像を書き込んだ場合における、この電流の推定値は80μAであった。また、画面を選択反射色と黒の横縞模様とする画像データに基づいて画像を書き込んだ場合における、この電流の推定値は100μAであった。
また、図11に示す6箇所の電流測定点81〜86において詳細に電流値を測定した。レギュレータ62の出力端から引き出される配線と分割抵抗64の接続部と、その配線とオペアンプ部65の接続部との間を、第1の電流測定点81とした。また、各オペアンプの出力端を、それぞれ第2の電流測定点82〜第5の電流測定点85とした。また、DC−DCコンバータ63の出力端から引き出される配線と分割抵抗64の接続部と、その配線とオペアンプ部65の接続部との間を、第6の電流測定点86とした。各電流測定点は、それぞれ電位V0、V1、V2、V3、V4、およびV5の出力部に相当する。
図11に示す各電流測定点を流れる電流の電流値を測定した。画面を選択反射色と黒の横縞模様とする画像データに基づいて画像を書き込んだとき、およびその後の定常状態における電流値を測定した。また、画面全体を選択反射色とする画像データ(ただし65行目は黒)に基づいて画像を書き込んだとき、およびその後の定常状態における電流値を測定した。表3は、各電流測定点における電流値の測定結果を示す。
表3に示すように、画像を書き込んでいるときに電位V1〜V4の出力端を流れる電流は10μA未満である。また、縞模様の画像を書き込むときに電位V2,V3の出力端を流れる電流は、画面を選択反射色とする画像を書き込む場合に比べて増加している。この増加は、液晶をフォーカルコニック状態にすべき画素の分量の増加に起因する。なお、電位V2の出力端を流れる電流の増分と、電位V3の出力端を流れる電流の増分とは等しいはずであるが、表3に示すように両者の増分は異なっている。これは測定誤差によるものと考えられる。また、画面を選択反射色とする画像を書き込む場合において、電位V1〜V4の出力端を流れる電流の電流値はほぼ同じであった。
また、第1の電流測定点81および第2の電流測定点86では、定常状態のときに104μAの定常電流が流れている。これは、図1に示すスイッチ6に相当するスイッチを設けていないためである。
また、画像を書き込んだときの、各電位の測定画面を図12に示す。図12では、V0については示していない。また、図12に示すVREGは、V5を表している。また、図12に示すFRは、正極性駆動か負極性駆動かを示す信号である。
「スタンバイ状態の解除」、「電圧印加開始の指示」が終了した後、FPGA68は、FRを1フレーム毎に切り替える。図12に示す例では、FR信号の状態により4フレームの駆動を行っていることがわかる。なお、本例では、「スタンバイ状態の解除」、「電圧印加開始の指示」が終了した後、2フレームを用いて「表示状態のリセット」を行い、その後の2フレームを用いて「画像の表示」を行っている。
1 駆動装置
2 レギュレータ
3 電圧変換回路
4 分割回路
5 ボルテージフォロワ部
6 スイッチ
7 CR発振回路
8 制御回路
9 メモリ
10 ドライバ
17 タイミング制御回路
31 液晶パネル
32 MPU
2 レギュレータ
3 電圧変換回路
4 分割回路
5 ボルテージフォロワ部
6 スイッチ
7 CR発振回路
8 制御回路
9 メモリ
10 ドライバ
17 タイミング制御回路
31 液晶パネル
32 MPU
Claims (9)
- 複数の走査電極と複数の信号電極との間にカイラルネマチック液晶を挟持するカイラルネマチック液晶表示装置の駆動装置であって、
第1の電位を出力する第1電位出力部と、
第1の電位を変換して第2の電位を出力する変換部と、
所定の電位と第2の電位との電位差を分圧することによって複数種類の電位を生じさせる直列接続された複数の抵抗と、
分圧によって生じた複数種類の電位とそれぞれ一対一に対応し、分圧によって生じた電位を入力する複数のボルテージフォロワと、
カイラルネマチック液晶表示装置に表示する画像の画像データを記憶するメモリと、
所定の電位と第2の電位と各ボルテージフォロワが出力する電位とを入力し、個々の走査電極を選択しながら走査電極の走査を行い、前記画像データに基づいて、選択した走査電極、選択していない走査電極、および各信号電極の電位を、入力した電位のいずれかの電位に設定してカイラルネマチック液晶表示装置に画像を表示させるドライバと、
ドライバおよび変換部を制御する制御回路と
を含む1つのチップとして形成され、
ドライバは、制御回路に従って、カイラルネマチック液晶に対する印加電圧の最大値が14〜20Vになるように、選択した走査電極、選択していない走査電極、および各信号電極の電位を設定する
ことを特徴とするカイラルネマチック液晶表示装置の駆動装置。 - 制御回路は、
変換部による電位の変換が行われないスタンバイ状態を解除する第1の処理と、
カイラルネマチック液晶に対する電圧印加開始をドライバに指示する第2の処理と、
カイラルネマチック液晶に電圧を印加して、各走査電極と各信号電極との間に挟持されたカイラルネマチック液晶全体を均一の状態にするようにドライバに指示する第3の処理と、
カイラルネマチック液晶表示装置に画像を表示させるようにドライバに指示する第4の処理と、
カイラルネマチック液晶に対する電圧印加停止をドライバに指示する第5の処理と、
スタンバイ状態を設定する第6の処理とを実行する
請求項1に記載のカイラルネマチック液晶表示装置の駆動装置。 - 制御回路は、第1の処理を実行後、メモリへの画像データの書き込みを指示する画像データ書込制御信号を駆動装置の外部から入力されたときに、当該画像データ書込制御信号に応じて、駆動装置の外部から入力される画像データをメモリに書き込む請求項2に記載のカイラルネマチック液晶表示装置の駆動装置。
- 駆動装置の外部から制御回路に入力される画像データ書込制御信号を検出し、画像データ書込制御信号を検出してから第1の所定時間が経過したときに、制御回路に第3の処理を実行させ、第1の所定時間が経過したときからさらに第2の所定時間が経過したときに、制御回路に第4の処理を実行させるタイミング制御回路を含む請求項3に記載のカイラルネマチック液晶表示装置の駆動装置。
- 制御回路は、第1の処理から第6の処理までの各処理を、それぞれ駆動装置の外部から入力される制御信号に応じて実行する請求項2または請求項3に記載のカイラルネマチック液晶表示装置の駆動装置。
- 複数の抵抗は、所定の電位と第2の電位との電位差を分圧することによって4種類の電位を生じさせ、
ドライバは、所定の電位と第2の電位と当該4種類の電位とを用いてIAPTによって走査を行う
請求項1、2、3、4または5に記載のカイラルネマチック液晶表示装置の駆動装置。 - 複数の抵抗は、所定の電位と第2の電位との電位差を分圧することによって3種類の電位を生じさせ、
ドライバは、所定の電位と第2の電位と当該3種類の電位とを用いてAPTによって走査を行う
請求項1、2、3、4または5に記載のカイラルネマチック液晶表示装置の駆動装置。 - 第1電位出力部と変換部とを接続する配線上に、当該配線を電圧供給可能な状態または電圧供給不能な状態に切り替えるスイッチを備え、
制御回路は、第1の処理を実行するときに、前記スイッチに、電圧供給可能な状態に切り替えさせ、第6の処理を実行するときに、前記スイッチに、電圧供給不能な状態に切り替えさせる
請求項2、3、4、5、6または7に記載のカイラルネマチック液晶表示装置の駆動装置。 - カイラルネマチック液晶表示装置の駆動装置は、電子棚札として使用されるカイラルネマチック液晶表示装置を駆動する駆動装置である請求項1〜8のいずれか1項に記載のカイラルネマチック液晶表示装置の駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054858A JP2005242210A (ja) | 2004-02-27 | 2004-02-27 | カイラルネマチック液晶表示装置の駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054858A JP2005242210A (ja) | 2004-02-27 | 2004-02-27 | カイラルネマチック液晶表示装置の駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005242210A true JP2005242210A (ja) | 2005-09-08 |
Family
ID=35023982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004054858A Pending JP2005242210A (ja) | 2004-02-27 | 2004-02-27 | カイラルネマチック液晶表示装置の駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005242210A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009050771A1 (ja) * | 2007-10-15 | 2009-04-23 | Fujitsu Limited | コレステリック液晶表示装置 |
WO2009066386A1 (ja) * | 2007-11-21 | 2009-05-28 | Fujitsu Limited | 液晶表示素子及びその駆動方法 |
JP2011128441A (ja) * | 2009-12-18 | 2011-06-30 | Fujitsu Ltd | 駆動方法及び表示装置 |
JP2018077469A (ja) * | 2016-11-09 | 2018-05-17 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | 低電力lcd駆動回路 |
-
2004
- 2004-02-27 JP JP2004054858A patent/JP2005242210A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009050771A1 (ja) * | 2007-10-15 | 2009-04-23 | Fujitsu Limited | コレステリック液晶表示装置 |
JP4998556B2 (ja) * | 2007-10-15 | 2012-08-15 | 富士通株式会社 | コレステリック液晶表示装置 |
US8411010B2 (en) | 2007-10-15 | 2013-04-02 | Fujitsu Limited | Cholesteric liquid crystal display device including a voltage stabilization part surpressing variations in output voltage |
WO2009066386A1 (ja) * | 2007-11-21 | 2009-05-28 | Fujitsu Limited | 液晶表示素子及びその駆動方法 |
US7944425B2 (en) | 2007-11-21 | 2011-05-17 | Fujitsu Limited | Liquid crystal display element and method of driving the element |
JP4998560B2 (ja) * | 2007-11-21 | 2012-08-15 | 富士通株式会社 | 液晶表示素子及びその駆動方法 |
JP2011128441A (ja) * | 2009-12-18 | 2011-06-30 | Fujitsu Ltd | 駆動方法及び表示装置 |
JP2018077469A (ja) * | 2016-11-09 | 2018-05-17 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | 低電力lcd駆動回路 |
CN108062934A (zh) * | 2016-11-09 | 2018-05-22 | 斯沃奇集团研究和开发有限公司 | 低功率lcd驱动器电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5034646B2 (ja) | 液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパー | |
US8144074B2 (en) | Display element, electronic paper including the same, electronic terminal apparatus including the same, display system including the same, and method of processing image in display element | |
US20160247458A1 (en) | Integrated circuit device and electronic device | |
US8232952B2 (en) | Display element, method of driving the same, and electronic paper including the same | |
JP2013156452A (ja) | マルチディスプレイ素子、マルチディスプレイ装置およびマルチディスプレイ素子の駆動方法 | |
JP5293606B2 (ja) | 液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパー | |
US8279157B2 (en) | Liquid crystal display element, method of driving the same, and electronic paper using the same | |
CN100433117C (zh) | 液晶显示装置及其驱动方法 | |
JP2005062828A (ja) | 液晶パネルの駆動方法、液晶装置および電子機器 | |
JPWO2008023415A1 (ja) | 液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパー | |
CN100399116C (zh) | 液晶显示元件的驱动方法及液晶显示装置 | |
JP2013205748A (ja) | コレステリック液晶表示装置およびコレステリック液晶表示素子の駆動制御方法 | |
US8487966B2 (en) | Support method | |
CN1881012B (zh) | 双稳态对掌性向列型液晶显示器及其驱动方法 | |
JP2005257999A (ja) | 液晶表示素子およびその駆動方法 | |
JP2005242210A (ja) | カイラルネマチック液晶表示装置の駆動装置 | |
JP5115217B2 (ja) | ドットマトリクス型液晶表示装置 | |
JP5005039B2 (ja) | 単純マトリクス型の表示素子を有する表示装置および単純マトリクスドライバ | |
JP2004264325A (ja) | 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 | |
TWI278815B (en) | Liquid crystal display panel | |
JP4470096B2 (ja) | 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 | |
JP2012078525A (ja) | 表示装置及びその駆動方法 | |
JP2006162927A (ja) | コレステリック液晶表示装置およびコレステリック液晶表示素子の駆動方法 | |
JP5272487B2 (ja) | ドットマトリクス型の表示装置 | |
JP2002366120A (ja) | 表示装置、表示装置の電源回路、表示装置の駆動回路、表示装置の駆動方法および電子機器 |