JP2005236250A - 半導体製作工程及び歩留まり分析の統合的実時間管理方法 - Google Patents

半導体製作工程及び歩留まり分析の統合的実時間管理方法 Download PDF

Info

Publication number
JP2005236250A
JP2005236250A JP2004219091A JP2004219091A JP2005236250A JP 2005236250 A JP2005236250 A JP 2005236250A JP 2004219091 A JP2004219091 A JP 2004219091A JP 2004219091 A JP2004219091 A JP 2004219091A JP 2005236250 A JP2005236250 A JP 2005236250A
Authority
JP
Japan
Prior art keywords
analysis
manufacturing process
semiconductor
management method
time management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004219091A
Other languages
English (en)
Inventor
Hung-En Tai
鴻恩 戴
Chien-Chung Chen
建中 陳
Sheng-Jen Wang
勝仁 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Corp
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Publication of JP2005236250A publication Critical patent/JP2005236250A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32191—Real time statistical process monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】従来の技術による諸問題を解決するための半導体製作工程及び歩留まり分析の統合的実時間管理方法を提供する。
【解決手段】半導体製作工程及び歩留まり分析の統合的実時間管理方法は、半導体製作工程において複数のアイテムで複数の半導体製品を検査して検査結果を記録し、予定ルールで複数の半導体製品を複数のグループに分類して各グループの検査結果によって生データを生じさせ、生データと関連グループをデータベースに保存し、予定製品ルールでデータベースに保存される複数の半導体製品グループに索引をつけ、予定パラメーターで各半導体製品グループの生データに索引をつけるとともに分析モジュールで索引のついた半導体製品グループと生データに基づいて分析結果を計算し、半導体製品グループと生データによって分析結果を表示するなどのステップを含む。
【選択図】図２

Description

この発明は管理方法に関し、特に半導体製作工程及び歩留まり分析の統合的実時間管理方法に関する。
半導体製作工程において、製作工程を監視制御して改良するため大量のデータが必要である。図１を参照する。図１は従来の半導体製作工程１０のフローチャートである。複数のウエハー１２を処理する半導体製作工程１０は、薄膜堆積１４、拡散１６、フォトマスク１８、エッチング２０、サンプルテスト２２、ウエハーテスト２４、最終テスト２６など７回の工程からなり、各工程から、半導体製作工程１０を制御して改良するための複数のテスト結果は得られる。しかし、従来のデータは統合されていないので、半導体製作工程１０の監視は困難である。なお、さまざまな管理クラスで大量のデータから有効のデータを選出するのも簡単ではない。
この発明は前述の問題を解決するための半導体製作工程及び歩留まり分析の統合的実時間管理方法を提供することを課題とする。
この発明は半導体製作工程及び歩留まり分析の統合的実時間管理方法を提供する。当方法は、半導体製作工程において複数のアイテムで複数の半導体製品を検査して検査結果を記録し、予定ルールで複数の半導体製品を複数のグループに分類して各グループの検査結果によって生データを生じさせ、生データと関連グループをデータベースに保存し、予定製品ルールでデータベースに保存される複数の半導体製品グループに索引をつけ、予定パラメーターで各半導体製品グループの生データに索引をつけるとともに分析モジュールで索引のついた半導体製品グループと生データに基づいて分析結果を計算し、半導体製品グループと生データによって分析結果を表示するなどのステップを含む。
この発明による半導体製作工程及び歩留まり分析の統合的実時間管理方法は、半導体製作工程の検査結果を種々の図表で表し、管理階層別に応じてウェッブページで統合するので、実時間で双方向の監視と管理は実現できる。
かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
図２を参照する。図２はこの発明による半導体製作工程及び歩留まり分析の統合的実時間管理方法のフローチャートであり、その説明は以下の通りである。
ステップ３０：半導体製作工程で複数の半導体製品のアイテムを検査して検査結果を記録する。
ステップ３２：予定ルールで半導体製品を複数のグループに分類し、各グループの検査結果によって生データを生じさせる。
ステップ３４：生データと関連グループをデータベースに保存する。
ステップ３６：予定ルールでデータベースに保存される複数の半導体製品グループに索引をつける。予定パラメーターで各半導体製品グループの生データに索引をつける。分析モジュールで索引のついた半導体製品グループと生データに基づいて分析結果を計算する。
ステップ３８：索引のついた半導体製品グループと生データに基づいた分析結果をウェッブページに表示する。
図３を参照する。図３は図２の表示ステップにおける表示フレーム４０を表す説明図である。表示フレーム４０は図１による７回の工程に基づいて工程別で分析結果５６を表示する。分析結果５６は、サンプルテストクラス４２、ウエハーテストクラス４４、最終テストクラス４６、欠陥検査クラス４８、Ｃｐ／Ｃｐｋ統計クラス５０、実時間規格警報クラス５２、根本原因分析（ＲＣＡ）クラス５４などのクラスを含む。
図４を参照する。図４は図３におけるサンプルテストクラス４２、ウエハーテストクラス４４、最終テストクラス４６の表示フレーム６０を表す説明図である。表示フレーム６０は複数のクエリーアイテム６２と、クエリーボタン６４と、複数の分析アイテム６６と、複数の分析結果６８とを含む。使用者はまずクエリーアイテム６２を設定する。クエリーアイテム６２は半導体製品、製作工程、製作日付などを含む。クエリーボタン６４を押すと、分析結果６８は仕切番号６５と分析アイテム６６別で表示される。分析結果６８は、仕切番号、品名末尾、テスト時間、ウエハー番号、歩留まり、ウエハーのＤＣマップ、統計図、修復率などを含む。言い換えれば、半導体製品はウエハー、仕切番号、時間（例えばテスト時間と製作日付）で分類され、使用者は図４における統合インターフェイスで統計分析結果（例えば歩留まりと修復率）を呼び出すことができる。複数のＤＣマップボタン６７と複数の統計図アイテム６９はいずれも、特定仕切番号のある各ウエハーのＤＣマップと統計図を表示するためのその他の表示フレームにハイパーリンクされる。図５を参照する。図５は図４における表示フレーム６０が表示するＤＣマップ６７と統計図６９を表す説明図である。クエリーアイテム６２と仕切番号６５別で、各ウエハーのＤＣマップ７１と統計図７３は表示フレーム６０に表示される。
図６を参照する。図６は図３における欠陥検査クラス４８の表示フレーム７０を表す説明図である。表示フレーム７０は複数のクエリーアイテム７２と、クエリーボタン７４と、明視野分析結果７６と、暗視野分析結果７８とを含む。使用者はまずクエリーアイテム７２を設定する。クエリーアイテム７２は半導体製品と製作日付などを含む。クエリーボタン７４を押すと、明視野分析結果７６と暗視野分析結果７８はウエハーのクラス別で表示される。それは図４における分析結果６８と同じく、仕切番号、品名末尾、テスト時間、ウエハー番号、歩留まり、ウエハーのＤＣマップ、統計図、修復率などを含む。言い換えれば、半導体製品は処理方法（例えば暗視野と明視野）で分類され、使用者は図６におけるインターフェイスで分析結果を呼び出すことができる。図７を参照する。図７は図３におけるＣｐ／Ｃｐ統計クラス５０の表示フレーム８０を表す説明図である。表示フレーム８０は、拡散８２、エッチング８４、フォトマスク８６、薄膜堆積８８など４回の工程の統計データを表示する。各工程の統計データは統計図９０、統計表９２で表示される。統計図９０は統計値の時間別の趨勢を表し、統計表９２は、工程の平均値、標準偏差、Ｃｐ、Ｃｐｋなどの統計値を表す。
図８を参照する。図８は図３における実時間規格警報クラス５２の表示フレーム１００を表す説明図である。表示フレーム１００は警報表１０２を含み、製作日付別で各工程の警報状況を表示する。各工程の細目はウエハーの仕切番号別で警報リスト１０４に表示される。これらの細目は、製作仕切番号、製作装置、製作日付、規格に合わない原因などを含み、使用者は警報リスト１０４それを記すことができる。図９は図３におけるＲＣＡ分析クラス５４の表示フレーム１１０を表す説明図である。表示フレーム１１０は複数の分析アイテム１１２、分析ボタン１１４と複数の分析結果１１６を含む。使用者は、製作技術、製作品目、製品、製作階層などの分析アイテム１１２を設定できる。分析ボタン１１４を押すと、分析結果１１６は製作変数名で表示される。製作変数名は製作時間、平均数、標準偏差などを含む。
図１０を参照する。図１０は多クラス管理構造１２０を表す説明図である。多クラス管理構造１２０はディレクター１２２と、複数のデパートメントマネージャー１２４と、複数のセクションマネージャー１２６と、複数のエンジニア１２８とを含む。統計データは大量の分析モジュールの形で各階層の管理者に示される。分析モジュールはＴ検定、一元配置分散分析、二元配置分散分析、箱ひげ図などを含む。分析結果は管理階層に応じて表示される。例えば、ディレクター１２２に歩留まりを示し、デパートメントマネージャー１２４に欠陥検査の結果を示し、セクションマネージャー１２６に各工程領域の統計結果を示し、エンジニア１２８に各検査による検査結果を示す。したがって、分析結果の表示は使用者の管理階層によって異なる。この発明は複数の表示モードを提供する。表示モードごとに分析結果の表示方式は記録される。使用者は表示モードから一つを選ぶことができる。例えば、エンジニアがインライン品質管理情報を取得しようとする場合、インライン品質に関する分析結果を表示する表示モードを選び、またはデパートメントマネージャーが特定製品または特定工程の歩留まりを知得しようとする場合、関連の表示モードを選ぶことができる。
以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
この発明による半導体製作工程及び歩留まり分析の統合的実時間管理方法は、半導体製作工程の検査結果を種々の図表で表し、管理階層別に応じてウェッブページで統合するので、実時間で双方向の監視と管理は実現できる。
従来の半導体製作工程のフローチャートである。 この発明による半導体製作工程及び歩留まり分析の統合的実時間管理方法のフローチャートである。 図２の表示ステップにおける表示フレームを表す説明図である。 図３におけるサンプルテストクラス、ウエハーテストクラス、最終テストクラスの表示フレームを表す説明図である。 図４における表示フレームが表示するＤＣマップと統計図を表す説明図である。 図３における欠陥検査クラスの表示フレームを表す説明図である。 図３におけるＣｐ／Ｃｐ統計クラスの表示フレームを表す説明図である。 図３における実時間規格警報クラスの表示フレームを表す説明図である。 図３におけるＲＣＡ分析クラスの表示フレームを表す説明図である。 多クラス管理構造を表す説明図である。
符号の説明
１２ ウエハー
１４、８８ 薄膜堆積
１６、８２ 拡散
１８、８６ フォトマスク
２０、８４ エッチング
２２ サンプルテスト
２４ ウエハーテスト
２６ 最終テスト
４０、６０、７０、８０、１００、１１０ 表示フレーム
４２ サンプルテストクラス
４４ ウエハーテストクラス
４６ 最終テストクラス
４８ 欠陥検査クラス
５０ Ｃｐ／Ｃｐｋ統計クラス
５２ 実時間規格警報クラス
５４ ＲＣＡ分析クラス
６６、１１２ 分析アイテム
５６、６８、１１６ 分析結果
６２、７２ クエリーアイテム
６４、７４ クエリーボタン
６５ 仕切番号
６７ ＤＣマップボタン
６９ 統計図アイテム
７１ ＤＣマップ
７３、９０ 統計図
７６ 明視野分析結果
７８ 暗視野分析結果
９２ 統計表
１０２ 警報表
１０４ 警報リスト
１１４ 分析ボタン
１２０ 多クラス管理構造
１２２ ディレクター
１２４ デパートメントマネージャー
１２６ セクションマネージャー
１２８ エンジニア

Claims (21)

  1. 半導体製作工程において複数のアイテムで複数の半導体製品を検査して検査結果を記録し、
    予定ルールで複数の半導体製品を複数のグループに分類して各グループの検査結果によって生データを生じさせ、生データと関連グループをデータベースに保存し、
    予定製品ルールでデータベースに保存される複数の半導体製品グループに索引をつけ、予定パラメーターで各半導体製品グループの生データに索引をつけ、分析モジュールで索引のついた半導体製品グループと生データに基づいて分析結果を計算し、
    半導体製品グループと生データによって分析結果を表示するステップを含むことを特徴とする半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  2. 前記複数の半導体製品はウエハーの異なる位置におけるチップであり、前記方法は、チップ位置の検査結果の統計値で半導体製品グループに索引をつけ、各チップの検査結果をウエハーにある位置別で表示することを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  3. 前記複数の半導体製品はグループと仕切が異なるウエハーであり、前記方法は、ウエハーのグループと、仕切と、製作日付との検査結果の統計値で半導体製品グループに索引をつけ、各ウエハーの検査結果をウエハーのグループ、仕切、製作日付別で表示することを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  4. 前記検査結果と半導体製品検査結果統計は予定の周期によって索引をつけられて表示されることを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  5. 前記複数の半導体製品はさまざまな工程で処理されたウエハーであり、前記検査結果は製作工程におけるウエハーの欠陥検査結果であって製品のグループとウエハーの製作日付によって索引をつけられて表示されることを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  6. 前記複数の半導体製品はさまざまな工程で処理されたウエハーであり、検査結果の時間趨勢によって索引づけと統計を行い、製作工程の種類及び時間によって趨勢図を表示することを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  7. 前記複数の半導体製品はさまざまな工程で処理されたウエハーであり、予定周期内に索引づけと統計を行い、予定周期によって関連の検査結果を表示することを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  8. 前記方法は更に、それぞれ周期内において分析結果を記録し、分析結果の類似性を比較して類似している分析結果を表示するステップを含むことを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  9. 前記それぞれ周期内における分析結果は、検査値によって複数のモジュールとして記録され、前記方法は、分析結果を先行の分析結果と比較し、分析結果が先行の分析結果と類似していない場合、検査値を更新して新しい分析結果モジュールを成立し、分析結果が先行の分析結果と類似している場合、分析結果を記録することを特徴とする請求項８記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  10. 前記分析結果はコンピューターのビジュアルインターフェイスによって表示されることを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  11. 前記索引つけられた半導体製品のグループはビジュアルインターフェイスで箇条ごとに表示され、使用者は半導体製品グループの索引によって相応する生データと分析結果を検索できることを特徴とする請求項１０記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  12. 前記生データはビジュアルインターフェイスで箇条ごとに表示され、使用者は生データの索引によって相応する分析結果を検索できることを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  13. 半導体製作工程のインライン歩留まり検査するステップを含むことを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  14. ウエハーのサンプルテストするステップを含むことを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  15. ウエハーテストするステップを含むことを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  16. 最終テストするステップを含むことを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  17. データの送信及び検索によって、半導体製品のインライン品質管理、製作工程の根本原因分析（ＲＣＡ）、製作工程の品質管理及び歩留まり改善などの分析結果が提供されることを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  18. 前記分析モジュールはＴ検定、一元配置分散分析、二元配置分散分析、または箱ひげ図などであることを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  19. 前記分析結果の表示は、
    使用者が予定の表示モードを設定して分析結果の表示方式を記録し、
    分析結果を予定の表示モードで表示するステップを含むことを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  20. 前記分析結果の表示は更に、
    それぞれ分析結果の表示方式と対応する複数の予定表示モードを提供し、使用者が複数の予定表示モードから表示モードを選定することを特徴とする請求項１９記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
  21. 前記半導体製品の検査結果は予定ターゲットモジュールによって製作及び歩留まり改善のターゲットに変換されることを特徴とする請求項１記載の半導体製作工程及び歩留まり分析の統合的実時間管理方法。
JP2004219091A 2004-02-20 2004-07-27 半導体製作工程及び歩留まり分析の統合的実時間管理方法 Pending JP2005236250A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/708,277 US7099729B2 (en) 2004-02-20 2004-02-20 Semiconductor process and yield analysis integrated real-time management method

Publications (1)

Publication Number Publication Date
JP2005236250A true JP2005236250A (ja) 2005-09-02

Family

ID=34710376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219091A Pending JP2005236250A (ja) 2004-02-20 2004-07-27 半導体製作工程及び歩留まり分析の統合的実時間管理方法

Country Status (6)

Country Link
US (1) US7099729B2 (ja)
EP (1) EP1566715A3 (ja)
JP (1) JP2005236250A (ja)
CN (1) CN100378905C (ja)
SG (1) SG114700A1 (ja)
TW (1) TWI239469B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040724B2 (en) 2007-08-03 2011-10-18 Nec Corporation Magnetic domain wall random access memory
US8194436B2 (en) 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957821B2 (en) 2004-11-17 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for statistical process control
KR100761851B1 (ko) 2006-06-30 2007-09-28 삼성전자주식회사 실시간으로 최적화되는 반도체 소자의 전기적 검사를 위한 컴퓨터로 실행 가능한 저장매체 및 그 적용방법
US7805639B2 (en) * 2007-08-16 2010-09-28 International Business Machines Corporation Tool to report the status and drill-down of an application in an automated manufacturing environment
US7793162B2 (en) * 2007-08-16 2010-09-07 International Business Machines Corporation Method for reporting the status and drill-down of a control application in an automated manufacturing environment
US7493236B1 (en) 2007-08-16 2009-02-17 International Business Machines Corporation Method for reporting the status of a control application in an automated manufacturing environment
US7835814B2 (en) * 2007-08-16 2010-11-16 International Business Machines Corporation Tool for reporting the status and drill-down of a control application in an automated manufacturing environment
US8260034B2 (en) * 2008-01-22 2012-09-04 International Business Machines Corporation Multi-modal data analysis for defect identification
US8233494B2 (en) * 2008-01-22 2012-07-31 International Business Machines Corporation Hierarchical and incremental multivariate analysis for process control
CN102117731B (zh) * 2009-12-31 2013-01-02 中芯国际集成电路制造(上海)有限公司 半导体工艺生产流程中的测量数据的监测方法和装置
JP5566265B2 (ja) * 2010-11-09 2014-08-06 東京エレクトロン株式会社 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
US9129715B2 (en) 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
US8839159B2 (en) 2013-01-17 2014-09-16 International Business Machine Corporation Determining overall optimal yield point for a semiconductor wafer
CN110955863B (zh) * 2018-09-26 2022-09-30 长鑫存储技术有限公司 半导体产品良率分析系统及分析方法和计算机存储介质
US11487848B2 (en) * 2021-01-29 2022-11-01 Applied Materials, Inc. Process abnormality identification using measurement violation analysis

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
US5726920A (en) 1995-09-29 1998-03-10 Advanced Micro Devices, Inc. Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
TW331650B (en) * 1997-05-26 1998-05-11 Taiwan Semiconductor Mfg Co Ltd Integrated defect yield management system for semiconductor manufacturing
KR19990065483A (ko) * 1998-01-14 1999-08-05 윤종용 반도체 제조설비 관리시스템의 설비 유닛상태 관리방법
WO2000014790A1 (fr) 1998-09-03 2000-03-16 Hitachi, Ltd. Systeme d'inspection et procede de production d'un dispositif electronique l'utilisant
US6446022B1 (en) 1999-02-18 2002-09-03 Advanced Micro Devices, Inc. Wafer fabrication system providing measurement data screening
US6477685B1 (en) * 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
US6477432B1 (en) * 2000-01-11 2002-11-05 Taiwan Semiconductor Manufacturing Company Statistical in-process quality control sampling based on product stability through a systematic operation system and method
US6720194B1 (en) * 2002-10-02 2004-04-13 Siverion, Inc. Semiconductor characterization and production information system
TW569373B (en) * 2002-12-31 2004-01-01 Powerchip Semiconductor Corp Method for analyzing defect inspection parameters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040724B2 (en) 2007-08-03 2011-10-18 Nec Corporation Magnetic domain wall random access memory
US8194436B2 (en) 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element

Also Published As

Publication number Publication date
EP1566715A3 (en) 2006-05-03
SG114700A1 (en) 2005-09-28
EP1566715A2 (en) 2005-08-24
US7099729B2 (en) 2006-08-29
CN1658367A (zh) 2005-08-24
TWI239469B (en) 2005-09-11
TW200529034A (en) 2005-09-01
US20050187648A1 (en) 2005-08-25
CN100378905C (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
JP2005236250A (ja) 半導体製作工程及び歩留まり分析の統合的実時間管理方法
US7197414B2 (en) System and method for identifying a manufacturing tool causing a fault
US20130173332A1 (en) Architecture for root cause analysis, prediction, and modeling and methods therefor
US20130174102A1 (en) Intelligent defect diagnosis method
KR20040045402A (ko) 제조 데이터를 분석하는 방법 및 장치
US20070180324A1 (en) Apparatus and program for process fault analysis
JP4399400B2 (ja) 検査データ解析システムと検査データ解析プログラム
US11143689B2 (en) Method and system for data collection and analysis for semiconductor manufacturing
US20190064253A1 (en) Semiconductor yield prediction
JP2008072047A (ja) モデル作成装置並びにプロセス異常分析装置およびそれらの方法並びにプログラム
JP2000162135A (ja) 検査方法、検査システムおよび電子デバイスの製造方法
Pan et al. A virtual metrology system for predicting end-of-line electrical properties using a MANCOVA model with tools clustering
US6459949B1 (en) System and method for corrective action tracking in semiconductor processing
JP2009104523A (ja) 不良要因抽出方法および装置、工程安定化支援システム、プログラム、並びにコンピュータ読み取り可能な記録媒体
JP2002076087A (ja) 抜き取り検査管理システム
JP5593121B2 (ja) 工程管理装置および工程管理方法、制御プログラム、可読記録媒体
US20100017010A1 (en) Monitoring a process sector in a production facility
JP2007264914A (ja) データ解析方法
CN114418011B (zh) 一种产品不良成因分析的方法、设备及系统、存储介质
JP2009032226A (ja) 製造不良要因解析支援装置
CN114766023B (zh) 数据处理方法、装置及系统、电子设备
JP7379303B2 (ja) 類似不良検索／表示システム、装置及び方法
JP2003037143A (ja) 不良原因解析システム、不良原因解析方法、不良原因解析プログラム、工業製品の製造方法
CN110955863A (zh) 半导体产品良率分析系统及分析方法和计算机存储介质
JP2004152052A (ja) 生産管理方法及び電子機器の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090113