JP2005217579A - High frequency power amplification module and mobile terminal - Google Patents

High frequency power amplification module and mobile terminal Download PDF

Info

Publication number
JP2005217579A
JP2005217579A JP2004019474A JP2004019474A JP2005217579A JP 2005217579 A JP2005217579 A JP 2005217579A JP 2004019474 A JP2004019474 A JP 2004019474A JP 2004019474 A JP2004019474 A JP 2004019474A JP 2005217579 A JP2005217579 A JP 2005217579A
Authority
JP
Japan
Prior art keywords
pattern
conductor
layer
power amplification
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004019474A
Other languages
Japanese (ja)
Inventor
Tatsuya Tateishi
立也 立石
Norimitsu Fukamizu
則光 深水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004019474A priority Critical patent/JP2005217579A/en
Publication of JP2005217579A publication Critical patent/JP2005217579A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Amplifiers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high frequency power amplification module with a high efficiency without causing a transmission loss of an output signal pattern and a bias pattern or the like while attaining downsizing and low profile. <P>SOLUTION: The high frequency power amplification module includes an input signal pattern 3 for supplying a signal to a power amplifier element 2 mounted on the front side of a dielectric board 1, the output signal pattern 4 for extracting the signal from the power amplifier element 2, and the bias pattern 5 for supplying power to the power amplifier element 2, and the input signal pattern 3, the output signal pattern 4, and the bias pattern 5 are formed on the surface or the inside of the dielectric board 1, and the conductor thickness of at least one of the output signal pattern 4 and the bias pattern 5 is thicker than that of the input signal pattern 3. Particularly, a relation of t2≥1.5×t1 or t3≥1.5×t1 holds, wherein t1 is the conductor thickness of the input signal pattern, t2 is the conductor thickness of the output signal pattern, and t3 is the conductor thickness of the bias pattern. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、携帯情報端末機、無線LAN、WLL(Wireless Local Loop)等の電子機器・電子装置等に用いられる、小型・高性能かつ低価格な高周波電力増幅モジュールに関するものである。   The present invention relates to a small-sized, high-performance, low-cost, high-frequency power amplification module that is used in electronic devices and devices such as portable information terminals, wireless LANs, and WLL (Wireless Local Loop).

従来から、無線通信などに用いられる高周波電力増幅モジュールには、セラミックスの優れた物性、例えば誘電特性、放熱性等からセラミックスからなる誘電体基板に対して、導体層によって種々の回路を設けてなる。   Conventionally, a high-frequency power amplification module used for wireless communication or the like has various circuits provided by a conductor layer on a dielectric substrate made of ceramics due to excellent physical properties of ceramics, such as dielectric properties and heat dissipation. .

これまでの高周波電力増幅モジュールは、誘電体層となるガラス粉末やセラミック粉末を用いてドクターブレード法などによってグリーンシートを作製し、このシートにNCパンチや金型などで貫通孔を形成した後、導電性ペーストを充填するとともに、グリーンシート表面に配線パターンを印刷形成し、その後、これらのシートを複数積層して、焼成するテープ積層工法によって作製される(特許文献1参照)。その結果、図6に示すように、誘電体基板21の表面に、電力増幅素子2が実装搭載されており、誘電体基板21表面に印刷形成された入力信号パターン23、出力信号パターン24、バイアスパターン25とワイヤボンディングされる。また、各パターン23、23、25は、誘電体層を挟んで電極が形成され、キャパシタ26、27、28が形成される。さらに、電力増幅素子2の直下には、ビア導体29が複数本形成され、グランド電極30と接続される。   Conventional high-frequency power amplification modules produce a green sheet by a doctor blade method or the like using glass powder or ceramic powder as a dielectric layer, and after forming a through hole in this sheet with an NC punch or a mold, A conductive paste is filled, and a wiring pattern is printed on the surface of the green sheet, and then a plurality of these sheets are laminated and fired (see Patent Document 1). As a result, as shown in FIG. 6, the power amplifying element 2 is mounted on the surface of the dielectric substrate 21, and the input signal pattern 23, the output signal pattern 24, and the bias printed on the surface of the dielectric substrate 21 are biased. The pattern 25 is wire-bonded. In each pattern 23, 23, 25, electrodes are formed with a dielectric layer interposed therebetween, and capacitors 26, 27, 28 are formed. Further, a plurality of via conductors 29 are formed immediately below the power amplification element 2 and connected to the ground electrode 30.

近年、携帯電話等の移動体通信機の普及などにより、高周波電力増幅モジュールの小型化、低背化が強く要求されるようになった。これに伴い、回路の高密度化が進むとともに、誘電体層1層あたりの厚みを薄くし、内層されるキャパシタンスの小型化や製品高さの低背化を行い、市場の要求に対応してきた。
特開2002−359321号
In recent years, with the spread of mobile communication devices such as mobile phones, there has been a strong demand for miniaturization and low profile of high frequency power amplification modules. Along with this, the circuit density has been increased, the thickness per dielectric layer has been reduced, the inner capacitance has been reduced, and the product height has been reduced to meet the market demands. .
JP 2002-359321 A

しかしながら、誘電体層1層あたりの厚みを薄くするに伴い、内層の導体パターンの厚みも薄くする必要があった。例えば、誘電体層の厚みを50μmとした場合、導体厚みを20μm以上とすると、導体層と誘電体層との段差が大きくなり、その結果、導体層との段差部で層間剥離が発生し、回路基板としての信頼性が低下してしまうために、導体厚みは10μm以下にする必要がある。   However, as the thickness per dielectric layer is reduced, it is necessary to reduce the thickness of the inner conductor pattern. For example, when the thickness of the dielectric layer is 50 μm, if the conductor thickness is 20 μm or more, the step between the conductor layer and the dielectric layer becomes large. As a result, delamination occurs at the step portion between the conductor layer, In order to reduce the reliability as a circuit board, the conductor thickness needs to be 10 μm or less.

ところが、導体層の厚みが薄くなると、例えば、CDMA方式の携帯電話で用いられる高周波電力増幅モジュールにおいては、バイアスパターンには、数百mAの電流を流し、出力信号パターンには、約1Wの高周波電力を流すことが必要であるが、導体厚みが薄くなると、これらの導体層の抵抗値が増加してしまい、伝送ロスが発生し、効率が悪化してしまうという問題があった。   However, when the thickness of the conductor layer is reduced, for example, in a high frequency power amplifier module used in a CDMA mobile phone, a current of several hundred mA is passed through the bias pattern, and a high frequency of about 1 W is applied through the output signal pattern. Although it is necessary to flow electric power, when the conductor thickness is reduced, the resistance values of these conductor layers are increased, causing a transmission loss, resulting in a decrease in efficiency.

従って、本発明は、小型化かつ低背化を図りつつも、出力信号パターンやバイアスパターン等の伝送ロスが発生せず、効率の高い高周波電力増幅モジュールを提供することにある。   Accordingly, it is an object of the present invention to provide a high-efficiency high-frequency power amplification module that does not cause a transmission loss such as an output signal pattern or a bias pattern, while achieving a reduction in size and height.

本発明の高周波増幅回路モジュールは、誘電体基板と、該誘電体基板の表面に実装された電力増幅素子と、該電力増幅素子へ信号を供給する入力信号パターンと、該電力増幅素子から信号を取り出す出力信号パターンと、該電力増幅素子へ電源を供給するバイアスパターンを有し、前記入力信号パターン、前記出力信号パターン、前記バイアスパターンが前記誘電体基板の表面あるいは内部に形成されてなる高周波電力増幅モジュールであって、前記出力信号パターン、バイアスパターンの少なくとも一方の導体厚みが前記入力信号パターンより厚いことを特徴とするものである。本発明によれば、かかる構造によって、効率に影響する配線の導体厚みを維持したまま、モジュールの低背化、小型化を実現できる。   The high frequency amplifier circuit module of the present invention includes a dielectric substrate, a power amplifying element mounted on the surface of the dielectric substrate, an input signal pattern for supplying a signal to the power amplifying element, and a signal from the power amplifying element. An output signal pattern to be extracted and a bias pattern for supplying power to the power amplifying element, and the input signal pattern, the output signal pattern, and the bias pattern are formed on the surface or inside of the dielectric substrate. The amplification module is characterized in that a conductor thickness of at least one of the output signal pattern and the bias pattern is thicker than the input signal pattern. According to the present invention, such a structure can realize a reduction in the height and size of the module while maintaining the conductor thickness of the wiring that affects the efficiency.

また、前記の高周波電力増幅モジュールにおいて、前記入力信号パターンの導体厚みt1、前記出力信号パターンの導体厚みt2、バイアスパターンの導体厚みt3において、t2≧1.5×t1またはt3≧1.5×t1の関係にすることによって、モジュールの低背化、小型化を行った場合においても効率の維持を実現できる。   In the high-frequency power amplification module, when the conductor thickness t1 of the input signal pattern, the conductor thickness t2 of the output signal pattern, and the conductor thickness t3 of the bias pattern, t2 ≧ 1.5 × t1 or t3 ≧ 1.5 × By maintaining the relationship of t1, efficiency can be maintained even when the module is reduced in height and size.

また、前記の高周波電力増幅モジュールにおいて、出力信号パターンの導体厚みt2とバイアスパターンの導体厚みt3の少なくとも一方を20μm以上としたことにより、効率を悪化させることなく、モジュールの低背化、小型化を実現できる。   In the high-frequency power amplification module, at least one of the conductor thickness t2 of the output signal pattern and the conductor thickness t3 of the bias pattern is set to 20 μm or more, so that the module is reduced in height and size without deteriorating the efficiency. Can be realized.

前記出力信号パターン、バイアスパターンの少なくとも一方の導体層を、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層にて形成することによって、導体層の厚みを厚くしても、誘電体層との段差を生じることがないために、層間剥離などによる信頼性の低下の発生がない。しかも、この複合層の積層数に応じて、導体層の厚みを任意に調整することができる。   The conductor layer of at least one of the output signal pattern and the bias pattern is formed of a dielectric layer and a composite layer in which a conductor layer having substantially the same thickness as the dielectric layer is embedded through the dielectric layer. As a result, even if the thickness of the conductor layer is increased, a step difference from the dielectric layer does not occur, so that there is no reduction in reliability due to delamination or the like. In addition, the thickness of the conductor layer can be arbitrarily adjusted in accordance with the number of laminated composite layers.

特に、モジュール全体が、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層による積層体から構成されていることによって、従来法におけるビア導体を形成するために貫通穴形成、導体ペーストの貫通穴への充填などの工程を行う必要がなく、さらに信頼性を高めることができる。   In particular, the entire module is composed of a dielectric layer and a laminate composed of a composite layer in which a conductor layer having substantially the same thickness as the dielectric layer is embedded through the dielectric layer. It is not necessary to perform steps such as forming a through hole and filling a through hole with a conductor paste in order to form a via conductor in the method, and the reliability can be further improved.

なお、前記複合層の厚みを50μm以下とすることによって、高周波モジュールの低背化、小型化を図ることができる。   Note that, by setting the thickness of the composite layer to 50 μm or less, the high-frequency module can be reduced in height and size.

また、前記複合層は、例えば、(a)光透過可能なキャリアフィルム表面に、少なくとも金属粉末と、有機バインダとを含む導体ペーストによって、光非透過性の所定の導体パターン層を形成する工程と、(b)前記導体パターン層を形成したキャリアフィルム上に、少なくとも光硬化可能なモノマー、光重合開始剤、および誘電体材料を含有する光硬化スラリーを、前記導体パターン層の厚さ以上の厚さに塗布して光硬化誘電体層を形成する工程と、(c)前記キャリアフィルムの裏面より、光を照射して前記導体パターン層形成以外の領域の光硬化誘電体層を光硬化し、現像液を付与して、前記光硬化誘電体層の前記導体パターン層表面を含む非光硬化部を溶化、除去して、複合層を形成する工程と、(d)この複合層を焼成する工程とを経て形成することができる。   In addition, the composite layer includes, for example, (a) a step of forming a predetermined light-impermeable conductive pattern layer on a surface of a light-transmissive carrier film by using a conductive paste containing at least a metal powder and an organic binder. (B) A photocuring slurry containing at least a photocurable monomer, a photopolymerization initiator, and a dielectric material on the carrier film on which the conductor pattern layer is formed, has a thickness equal to or greater than the thickness of the conductor pattern layer. (C) from the back surface of the carrier film, light is irradiated from the back surface of the carrier film to photocure the photocurable dielectric layer in a region other than the conductor pattern layer formation, A step of applying a developing solution to solubilize and remove the non-photocured portion including the conductor pattern layer surface of the photocured dielectric layer to form a composite layer; and (d) a step of firing the composite layer. When It can be through in formation.

また、本発明の高周波モジュールにおいては、ダイプレクサ、アンテナ共用器、方向性結合器、アイソレータ、高周波スイッチ、バンドパスフィルタのうち少なくとも一つを備えることによって、高周波電力増幅モジュールの高機能化を図ることができる。   In the high-frequency module of the present invention, the high-frequency power amplification module is provided with high functionality by including at least one of a diplexer, an antenna duplexer, a directional coupler, an isolator, a high-frequency switch, and a bandpass filter. Can do.

そして、上記の高周波モジュールを搭載することによって、携帯端末機器の小型化、低背化を図るとともに、信頼性を高めることができる。   By mounting the high-frequency module, it is possible to reduce the size and height of the mobile terminal device and improve the reliability.

本発明によれば、高周波電力増幅モジュールの小型化、低背化を図るにあたり、誘電体層の厚みを薄くする場合であっても、効率に大きく影響する出力信号パターン、バイアスパターンの厚みを厚くすることができ、これにより、電池寿命が長く、かつ、小型で薄型の携帯型情報端末機等の電子機器・電子装置等に好適な高周波電力増幅モジュールを提供することができる。   According to the present invention, in reducing the size and height of a high-frequency power amplification module, even if the thickness of the dielectric layer is reduced, the thickness of the output signal pattern and bias pattern that greatly affects the efficiency is increased. Accordingly, it is possible to provide a high-frequency power amplification module that has a long battery life and is suitable for electronic devices and electronic devices such as small and thin portable information terminals.

図1は、本発明の高周波電力増幅モジュールの一例を示す(a)概略斜視図及び(b)A−A’概略断面図、(c)B−B’概略断面図である。また、図2は、本発明の高周波電力増幅モジュールにて形成される回路の一例を示す回路図である。   FIG. 1A is a schematic perspective view, FIG. 1B is a schematic cross-sectional view of A-A ′, and FIG. 1C is a schematic cross-sectional view of B-B ′. FIG. 2 is a circuit diagram showing an example of a circuit formed by the high-frequency power amplification module of the present invention.

図において、1は誘電体基板、2は電力増幅素子、3は入力信号パターン、4は出力信号パターン、5はバイアスパターン、6〜8はキャパシタンス、9は放熱用導体、10はグランドパターンを示す。また、図2中において、11は入力信号端子、12は電源端子、13は出力信号端子である。   In the figure, 1 is a dielectric substrate, 2 is a power amplification element, 3 is an input signal pattern, 4 is an output signal pattern, 5 is a bias pattern, 6 to 8 are capacitances, 9 is a heat dissipation conductor, and 10 is a ground pattern. . In FIG. 2, 11 is an input signal terminal, 12 is a power supply terminal, and 13 is an output signal terminal.

図2の回路によれば、入力信号端子11から入力された信号は、キャパシタンス6と入力信号パターン3を介して、電力増幅素子2へ入力され、電力増幅素子2で電力増幅される。増幅された信号は、出力信号パターン4とキャパシタンス7、8を介して出力信号端子13へ出力される。電力増幅素子2へは、電源端子12からバイアスパターン5を介してDC電源が供給される。   According to the circuit of FIG. 2, the signal input from the input signal terminal 11 is input to the power amplifying element 2 through the capacitance 6 and the input signal pattern 3 and is amplified by the power amplifying element 2. The amplified signal is output to the output signal terminal 13 via the output signal pattern 4 and the capacitances 7 and 8. DC power is supplied to the power amplifying element 2 from the power supply terminal 12 via the bias pattern 5.

図1によれば、誘電体基板1の表面には、入力信号パターン3および出力信号パターン4およびバイアスパターン5が形成されている。また、電力増幅素子2は、基板表面に搭載され、ボンディングワイヤや半田などによって、入力信号パターン3および出力信号パターン4およびバイアスパターン5と接続されている。また、誘電体基板1の内部には、キャパシタンス6、7、8を形成すべく、入力信号パターン3および出力信号パターン4およびバイアスパターン5に対して、それぞれ誘電体層3a、4a、5aを介して対向電極パターン3b、4b、5bが形成されている。そして、この対向電極パターン3b、4b、5bは、誘電体基板1の裏面に形成された入力信号端子11、出力信号端子13、電源端子12にそれぞれ接続されている。また、電力増幅素子2を搭載した部分の直下には、放熱用導体9が埋設されており、電力増幅素子2が増幅動作時に発生した熱は、放熱用導体9、GNDパターン10を経由して系外に放出される。   According to FIG. 1, an input signal pattern 3, an output signal pattern 4, and a bias pattern 5 are formed on the surface of the dielectric substrate 1. The power amplifying element 2 is mounted on the substrate surface and connected to the input signal pattern 3, the output signal pattern 4, and the bias pattern 5 by bonding wires or solder. Further, in order to form capacitances 6, 7, and 8 inside the dielectric substrate 1, the input signal pattern 3, the output signal pattern 4, and the bias pattern 5 are respectively interposed through the dielectric layers 3a, 4a, and 5a. Thus, counter electrode patterns 3b, 4b and 5b are formed. The counter electrode patterns 3b, 4b, and 5b are connected to an input signal terminal 11, an output signal terminal 13, and a power supply terminal 12 formed on the back surface of the dielectric substrate 1, respectively. Further, a heat dissipating conductor 9 is buried immediately below the portion where the power amplifying element 2 is mounted, and heat generated during the amplification operation of the power amplifying element 2 passes through the heat dissipating conductor 9 and the GND pattern 10. Released outside the system.

本発明によれば、上記の高周波モジュールにおいて、出力信号パターン4、バイアスパターン5の少なくとも一方の導体厚みを入力信号パターン3よりも厚く形成されている。このように、出力信号パターン4、バイアスパターン5の少なくとも一方の導体厚みを入力信号パターン3よりも厚く形成することによって、導体厚みが薄くなることによる、効率の悪化を避けることができる。   According to the present invention, in the above-described high frequency module, the conductor thickness of at least one of the output signal pattern 4 and the bias pattern 5 is formed thicker than the input signal pattern 3. Thus, by forming the conductor thickness of at least one of the output signal pattern 4 and the bias pattern 5 to be thicker than that of the input signal pattern 3, it is possible to avoid deterioration in efficiency due to the conductor thickness being reduced.

例えば、800MHz帯の携帯電話のシステムであるCDMA方式に用いられる電力増幅入力信号パターンの厚みt1が10μmであったとすると、出力信号パターンの厚みt2,バイアスパターンの厚みt3は、t2≧1.5×t1またはt3≧1.5×t1、特にt2≧2×t1またはt3≧2×t1、の関係にあることが望ましい。これによって、導体抵抗値による効率の低下を避けることができる。   For example, if the thickness t1 of the power amplification input signal pattern used in the CDMA system which is a 800 MHz band mobile phone system is 10 μm, the output signal pattern thickness t2 and the bias pattern thickness t3 are t2 ≧ 1.5. It is desirable that xt1 or t3 ≧ 1.5 × t1, particularly t2 ≧ 2 × t1 or t3 ≧ 2 × t1. Thereby, a decrease in efficiency due to the conductor resistance value can be avoided.

例えば、内蔵するキャパシタンス6,7,8の面積を削減するために、導体間の最小間隔を50μmとしたとすると、従来のグリーンシート法に基づき作製した場合、各パターンの厚みt1、t2、t3はいずれも10μm以下としなければならず、その結果、効率が低下してしまう。これに対して、本発明によれば、とりわけ、出力信号パターン4の導体厚みt2とバイアスパターン5の導体厚みt3の少なくともどちらか一方が20μm以上、30μm以上、さらには40μm以上とすることによって、さらに効率を高めることができる。   For example, assuming that the minimum distance between conductors is 50 μm in order to reduce the area of the built-in capacitances 6, 7, and 8, the thicknesses t1, t2, and t3 of the respective patterns when manufactured based on the conventional green sheet method are used. Must be 10 μm or less, resulting in a reduction in efficiency. On the other hand, according to the present invention, in particular, by setting at least one of the conductor thickness t2 of the output signal pattern 4 and the conductor thickness t3 of the bias pattern 5 to 20 μm or more, 30 μm or more, and further 40 μm or more, Furthermore, the efficiency can be increased.

一方、誘電体基板1を構成する誘電体層の厚みは、50μm以下、特に40μm以下とすることによって、モジュールの低背化とともに、多機能化を図ることができる。   On the other hand, when the thickness of the dielectric layer constituting the dielectric substrate 1 is set to 50 μm or less, particularly 40 μm or less, the module can be reduced in height and multifunctionalized.

このような薄い誘電体層に対して、20μm以上の厚みの導体パターンを形成する場合両者の厚み差による段差が大きくなり、層間剥離などの問題が発生しやすくなる。   When a conductor pattern having a thickness of 20 μm or more is formed on such a thin dielectric layer, a step due to a difference in thickness between the two becomes large, and problems such as delamination tend to occur.

そこで、本発明によれば、出力信号パターン4、バイアスパターン5の少なくとも一方の導体層を、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層によって形成する。   Therefore, according to the present invention, at least one conductor layer of the output signal pattern 4 and the bias pattern 5 includes a dielectric layer, and a conductor layer having substantially the same thickness as the dielectric layer penetrates the dielectric layer. Formed by embedded composite layers.

このような複合層は、例えば、以下の方法によって作製することができる。図3に、複合層を製造するための工程図を示した。図3によれば、(a)光透過可能なキャリアフィルム100表面に、導体ペーストによって光非透過性の所定のパターンの導体パターン層101を形成し、(b)その上に、光硬化スラリーを導体パターン層101の厚さ以上の厚さに塗布して光硬化セラミック層102を形成する。次に、(c)キャリアフィルム100の裏面より、光を照射して、導体パターン層101形成以外の領域の光硬化セラミック層102を光硬化させた後、(d)これを現像して現像して、光硬化セラミック層12と導体パターン層11からなる複合層を作製する。なお、(e)キャリアフィルム100が適宜、取り外すことができる。   Such a composite layer can be produced, for example, by the following method. FIG. 3 shows a process chart for manufacturing the composite layer. According to FIG. 3, (a) a conductive pattern layer 101 having a predetermined pattern of light non-transmission is formed on a surface of a light transmissive carrier film 100 with a conductive paste, and (b) a photocuring slurry is formed thereon. The photo-curing ceramic layer 102 is formed by coating to a thickness greater than the thickness of the conductor pattern layer 101. Next, (c) light is irradiated from the back surface of the carrier film 100 to photocure the photocurable ceramic layer 102 in a region other than the formation of the conductor pattern layer 101, and (d) this is developed and developed. Thus, a composite layer composed of the photocurable ceramic layer 12 and the conductor pattern layer 11 is produced. In addition, (e) The carrier film 100 can be removed suitably.

上記の複合層の形成にあたって、用いられる光硬化スラリーは、望ましくは、セラミック粉末に、光硬化可能なモノマーと、光重合開始剤と、有機バインダと、可塑剤とを、有機溶剤に混合し、ボールミルで混練して調製する。   In the formation of the composite layer, the photocurable slurry used is desirably a ceramic powder, a photocurable monomer, a photopolymerization initiator, an organic binder, and a plasticizer mixed in an organic solvent, Prepare by kneading with a ball mill.

光硬化可能なモノマーとしては、低温で短時間の焼成工程に対応するために、熱分解性に優れたものであることが望ましい。また、光硬化可能なモノマーは、スリップ材の塗布・乾燥後の露光によって光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、2級もしくは3級炭素を有したモノマーが好ましく、例えば少なくとも1つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレート等が挙げられる。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートも有効である。また、光開始系材料としては、ベンゾフェノン類,アシロインエステル類化合物などが挙げられる。   As the photocurable monomer, it is desirable that the monomer is excellent in thermal decomposability in order to cope with a low-temperature and short-time baking process. In addition, the photo-curable monomer needs to be photopolymerized by exposure after application and drying of the slip material, and can form free radicals and chain-growth addition polymerization, and has a secondary or tertiary carbon. Preferred examples include alkyl acrylates such as butyl acrylate having at least one polymerizable ethylene group, and alkyl methacrylates corresponding thereto. In addition, polyethylene glycol diacrylates such as tetraethylene glycol diacrylate and methacrylates corresponding thereto are also effective. Examples of the photoinitiating material include benzophenones and acyloin ester compounds.

また、有機バインダも、光硬化可能なモノマーと同様に熱分解性が良好であることが望まれ、同時にスリップの粘性を決めるものであるため、固形分との濡れ性も考慮することが必要である。本発明によれば、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。   In addition, the organic binder is desired to have good thermal decomposability like the photo-curable monomer, and at the same time, it determines the viscosity of the slip, so it is necessary to consider the wettability with the solid content. is there. According to the present invention, an ethylenically unsaturated compound having a carboxyl group and an alcoholic hydroxyl group such as an acrylic acid or methacrylic acid polymer is preferred.

有機溶剤としては、エチルカルビトールアセテート、ブチルセルソルブ、3メトキシブチルアセテートの群から選ばれる少なくとも1種が挙げられる。   Examples of the organic solvent include at least one selected from the group consisting of ethyl carbitol acetate, butyl cellosolve, and 3 methoxybutyl acetate.

各成分の含有量は、セラミック粉末100質量部あたり、光硬化モノマー及び光重合開始剤を5〜20質量部、有機バインダを10〜40質量部、可塑剤を1〜5質量部、有機溶剤を50〜100質量部の割合が適当である。   The content of each component is 5 to 20 parts by mass of a photocurable monomer and a photopolymerization initiator, 10 to 40 parts by mass of an organic binder, 1 to 5 parts by mass of a plasticizer, and an organic solvent per 100 parts by mass of the ceramic powder. A ratio of 50 to 100 parts by mass is appropriate.

また、導体パターン層101を形成するための導体ペーストは、平均粒径が1〜3μm程度の前記導体材料の粉末に、必要に応じてセラミック材料を添加した無機成分に対して、エチルセルロース、アクリル樹脂などの有機バインダを加え、さらにジブチルフタレート、αテルピネオール、ブチルカルビトール、2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートなどの適当な溶剤を混合し、3本ローラ等により均質に混練して調製される。   Further, the conductive paste for forming the conductive pattern layer 101 is made of ethyl cellulose, acrylic resin with respect to an inorganic component obtained by adding a ceramic material to the powder of the conductive material having an average particle size of about 1 to 3 μm as necessary. Add an organic binder such as dibutyl phthalate, α-terpineol, butyl carbitol, and mix with a suitable solvent such as 2,2,4-trimethyl-3,3-pentadiol monoisobutyrate. It is prepared by homogeneously kneading.

上記複合層によれば、複合層を形成する誘電体層102および導体層101の厚みは、最初に形成する導体層101の厚みによって定めることができ、誘電体層102の厚みを薄く、かつ導体層101の厚みを厚く形成することが可能である。   According to the composite layer, the thickness of the dielectric layer 102 and the conductor layer 101 forming the composite layer can be determined by the thickness of the conductor layer 101 formed first, the thickness of the dielectric layer 102 is thin, and the conductor The layer 101 can be formed thick.

また、出力信号パターン4、バイアスパターン5の厚みを大きくする場合、上記の複合層を所定の厚みになるまで必要数を積層することによって、出力信号パターン4、バイアスパターン5を厚くすることができる。   Further, when the thicknesses of the output signal pattern 4 and the bias pattern 5 are increased, the output signal pattern 4 and the bias pattern 5 can be thickened by stacking the required number of the composite layers until a predetermined thickness is reached. .

例えば、図1においては、入力信号パターン3は、複合層1層で形成されているのに対して、出力信号パターン4は、複合層を3層積層して形成され、バイアスパターン5は、複合層を2層積層して形成されたものである。   For example, in FIG. 1, the input signal pattern 3 is formed of one composite layer, whereas the output signal pattern 4 is formed by stacking three composite layers, and the bias pattern 5 is combined. It is formed by laminating two layers.

本発明によれば、図1に示すとおり、高周波増幅回路モジュール全体を上記複合層の積層体によって形成することがもっとも望ましい。その場合、誘電体層と導体層とが一体化した複合層において導体層の位置を適宜変更し、それらを積層した後、積層体を焼成することによって、図1に示したような平面回路および垂直回路によって3次元的回路を具備する誘電体基板がセラミックスからなる高周波電力増幅モジュールを形成することができる。   According to the present invention, as shown in FIG. 1, it is most desirable that the entire high-frequency amplifier circuit module is formed of the composite layer stack. In that case, in the composite layer in which the dielectric layer and the conductor layer are integrated, the position of the conductor layer is appropriately changed, and after laminating them, the laminate is fired to obtain a planar circuit as shown in FIG. A high-frequency power amplification module in which a dielectric substrate having a three-dimensional circuit is made of ceramics can be formed by a vertical circuit.

例えば、従来の高周波モジュールにおいて、図5に示したように、ビア導体を複数形成した放熱ビアに変えて、放熱領域をすべて導体層によって形成したて放熱体を設けることができ、これによって放熱ビアに比較して放熱効率を高めることができる。また、キャパシタ6,7,8を形成する誘電体層や電極も薄くできるために、キャパシタ6、7、8を小型化することもできる。   For example, in a conventional high-frequency module, as shown in FIG. 5, instead of a heat radiating via in which a plurality of via conductors are formed, a heat radiating body can be provided with a heat radiating region formed entirely by a conductor layer. Compared with the heat dissipation efficiency can be increased. In addition, since the dielectric layers and electrodes forming the capacitors 6, 7, and 8 can be thinned, the capacitors 6, 7, and 8 can be downsized.

なお、誘電体基板1の表面に形成される表面の出力信号パターン4、バイアスパターン5、入力信号パターン3の表面には、半田との濡れ性を改善するために、ニッケル、金などのメッキ層が1〜3μmの厚みで形成される。   The surface of the output signal pattern 4, the bias pattern 5 and the input signal pattern 3 formed on the surface of the dielectric substrate 1 has a plated layer of nickel, gold or the like in order to improve wettability with solder. Is formed with a thickness of 1 to 3 μm.

また、必要に応じて、表面処理として、さらに入力信号パターン3、出力信号パターン4、バイアスパターン5基板表面に厚膜抵抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さらにICチップを含む電子部品などを実装してもよい。また、必要に応じて、入出力信号パターン3,4、バイアスパターン5と電力増幅素子2とをワイヤボンディングによって接続する。さらには、誘電体基板1表面に形成された各種回路や実装搭載された電子部品を樹脂などによって封止したり、蓋を取り付けるなどによって、高周波電力増幅モジュールとして完成する。   Further, if necessary, the surface treatment further includes input signal pattern 3, output signal pattern 4, bias pattern 5 printing / baking a thick film resistance film or thick film protective film on the substrate surface, plating treatment, and further including an IC chip. Electronic parts may be mounted. Further, if necessary, the input / output signal patterns 3 and 4, the bias pattern 5 and the power amplifying element 2 are connected by wire bonding. Furthermore, various circuits formed on the surface of the dielectric substrate 1 and electronic components mounted and mounted are sealed with a resin or the like, or a lid is attached to complete a high frequency power amplification module.

本発明における上記の高周波電力増幅モジュールにおいて、誘電体基板1は、(1)Al、AlN、Si、SiCを主成分とする焼成温度が1100℃以上のセラミック材料、(2)少なくともSiOおよびBaO、CaO、SrO、MgOなどのアルカリ土類金属酸化物を含有する金属酸化物による混合物からなる1100℃以下、特に1050℃以下で焼成されるセラミック材料、(3)ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼結性のセラミック材料の群から選ばれる少なくとも1種が選択される。 In the above-described high-frequency power amplification module according to the present invention, the dielectric substrate 1 includes: (1) a ceramic material having a firing temperature of 1100 ° C. or higher mainly composed of Al 2 O 3 , AlN, Si 3 N 4 , and SiC; A ceramic material fired at 1100 ° C. or lower, particularly 1050 ° C. or lower, comprising a mixture of metal oxides containing at least SiO 2 and an alkaline earth metal oxide such as BaO, CaO, SrO, MgO, etc. (3) Glass powder Alternatively, at least one selected from the group of low-temperature sinterable ceramic materials which are fired at 1100 ° C. or less, particularly 1050 ° C. or less, comprising a mixture of glass powder and ceramic filler powder is selected.

用いられる(2)の混合物や、(3)のガラス組成物としては、SiO−BaO−Al系、SiO−B系、SiO−B−Al系、SiO−Al−アルカリ金属酸化物系、さらにはこれらの系にアルカリ金属酸化物、ZnO、PbO、Pb、ZrO、TiO等を配合した組成物が挙げられる。(3)におけるセラミックフィラーとしては、Al、SiO、フォルステライト、コージェライト、ムライト、AlN、Si、SiC、MgTiO、CaTiOの群から選ばれる少なくとも1種が挙げられ、ガラスに対して20〜80質量%の割合で混合されることが望ましい。 As the mixture of (2) and the glass composition of (3) used, SiO 2 —BaO—Al 2 O 3 system, SiO 2 —B 2 O 3 system, SiO 2 —B 2 O 3 —Al 2 O 3 systems, SiO 2 —Al 2 O 3 —alkali metal oxide systems, and compositions in which alkali metal oxides, ZnO, PbO, Pb, ZrO 2 , TiO 2, etc. are blended with these systems. Examples of the ceramic filler in (3) include at least one selected from the group consisting of Al 2 O 3 , SiO 2 , forsterite, cordierite, mullite, AlN, Si 3 N 4 , SiC, MgTiO 3 , and CaTiO 3. The glass is preferably mixed at a rate of 20 to 80% by mass with respect to the glass.

一方、入出力信号パターン、バイアスパターン、端子電極、垂直導体は、セラミック材料の焼成温度に応じて種々組み合わせられ、例えば、セラミック材料が前記(1)の場合、タングステン、モリブデン、マンガンの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。セラミック材料が前記(2)の場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。上記の導体材料には、セラミック材料と同時焼成する上で、セラミック材料を構成する成分を含有することが望ましい。   On the other hand, the input / output signal pattern, bias pattern, terminal electrode, and vertical conductor are variously combined depending on the firing temperature of the ceramic material. For example, when the ceramic material is (1), it is selected from the group of tungsten, molybdenum, and manganese. A conductive material mainly containing at least one selected from the above is preferably used. Moreover, it is good also as a mixture with copper etc. for resistance reduction. When the ceramic material is (2), a conductor material mainly composed of at least one selected from the group consisting of copper, silver, gold, and aluminum is preferably used. The conductor material preferably contains a component constituting the ceramic material when co-firing with the ceramic material.

なお、上記の例は、あくまで本発明の例示であって、本発明はこれらに限定されるものではなく、本発明の趣旨を逸脱しない範囲での種々の変更や改良は何ら差し支えないものである。   Note that the above examples are merely examples of the present invention, and the present invention is not limited to these, and various modifications and improvements can be made without departing from the spirit of the present invention. .

例えば、誘電体基板1の上面にキャビティを形成して、そのキャビティ内に電力増幅素子2を収納することによって、モジュールの低背化、小型化を図ることができる。   For example, by forming a cavity on the upper surface of the dielectric substrate 1 and housing the power amplifying element 2 in the cavity, the height and size of the module can be reduced.

また、図4に示すように、テスト信号との切り替えを行う高周波スイッチ21、2周波数の分配を行うダイプレクサ22(例えば、800MHz帯のCDMA信号と1575MHzのGPS信号を分配する)、Tx信号とRx信号を分配するアンテナ共用器23、アンテナのインピーダンスの不整合による反射波を吸収するためのアイソレータ24、高周波電力増幅モジュールの出力をモニタする方向性結合器25、高周波電力増幅モジュールへ入力される信号の純度を高めるためのバンドパスフィルタ26を本発明の高周波電力増幅モジュールに付与することによって、各ブロック回路への接続を最短の配線長で実現できるために、効率を高めることができる。また、図2の高周波電力増幅モジュール、図4の高周波モジュールを携帯通信機に搭載することによって、通信機の効率が改善し、例えば、携帯用通信機の場合、1回の充電による使用時間を延ばすことができる。   Further, as shown in FIG. 4, a high frequency switch 21 for switching to a test signal, a diplexer 22 for distributing frequency (for example, distributing a CDMA signal of 800 MHz band and a GPS signal of 1575 MHz), a Tx signal and an Rx An antenna duplexer 23 that distributes signals, an isolator 24 that absorbs reflected waves due to antenna impedance mismatch, a directional coupler 25 that monitors the output of the high-frequency power amplification module, and a signal that is input to the high-frequency power amplification module By providing the high-frequency power amplification module of the present invention with the band-pass filter 26 for increasing the purity of the present invention, the connection to each block circuit can be realized with the shortest wiring length, so that the efficiency can be increased. Moreover, the efficiency of the communication device is improved by mounting the high frequency power amplification module of FIG. 2 and the high frequency module of FIG. 4 on the portable communication device. For example, in the case of a portable communication device, the usage time by one charge is reduced. Can be extended.

本発明の高周波電力増幅モジュールの一例を示す(a)概略斜視図、(b)はA−A’断面図、(c)はB−B’断面図である。1A is a schematic perspective view showing an example of a high-frequency power amplification module of the present invention, FIG. 1B is a cross-sectional view taken along A-A ′, and FIG. 1C is a cross-sectional view taken along B-B ′. 本発明の高周波電力増幅モジュールの一例を示す回路図である。It is a circuit diagram which shows an example of the high frequency power amplification module of this invention. 本発明における複合層を形成するための工程図を示す。The process drawing for forming the composite layer in this invention is shown. 本発明の高周波電力増幅モジュールを用いた高周波モジュールの回路図を示す。The circuit diagram of the high frequency module using the high frequency power amplification module of this invention is shown. 従来の高周波電力増幅モジュールの一例を示す(a)概略斜視図、(b)はA−A’断面図、(c)はB−B’断面図である。1A is a schematic perspective view showing an example of a conventional high-frequency power amplification module, FIG. 1B is a cross-sectional view taken along line A-A ′, and FIG. 1C is a cross-sectional view taken along line B-B ′.

符号の説明Explanation of symbols

1・・・誘電体基板
2・・・電力増幅素子
3・・・入力信号パターン
4・・・出力信号パターン
5・・・・バイアスパターン
6〜8・・キャパシタンス
9・・・・放熱体
10・・・グランド電極
11・・・入力信号端子
12・・・電源端子
13・・・出力信号端子
DESCRIPTION OF SYMBOLS 1 ... Dielectric substrate 2 ... Power amplification element 3 ... Input signal pattern 4 ... Output signal pattern 5 ... Bias patterns 6-8 ... Capacitance 9 ... Radiator 10- ..Ground electrode 11 ... Input signal terminal 12 ... Power supply terminal 13 ... Output signal terminal

Claims (9)

誘電体基板と、該誘電体基板の表面に実装された電力増幅素子と、該電力増幅素子へ信号を供給する入力信号パターンと、該電力増幅素子から信号を取り出す出力信号パターンと、該電力増幅素子へ電源を供給するバイアスパターンを有し、前記入力信号パターン、前記出力信号パターン、前記バイアスパターンが前記誘電体基板の表面あるいは内部に形成されてなる高周波電力増幅モジュールであって、前記出力信号パターン、バイアスパターンの少なくとも一方の導体厚みが前記入力信号パターンより厚いことを特徴とする高周波電力増幅モジュール。 A dielectric substrate, a power amplification element mounted on the surface of the dielectric substrate, an input signal pattern for supplying a signal to the power amplification element, an output signal pattern for extracting a signal from the power amplification element, and the power amplification A high-frequency power amplification module having a bias pattern for supplying power to an element, wherein the input signal pattern, the output signal pattern, and the bias pattern are formed on a surface of or inside the dielectric substrate; A high-frequency power amplification module, wherein a conductor thickness of at least one of the pattern and the bias pattern is thicker than the input signal pattern. 前記入力信号パターンの導体厚みt1、前記出力信号パターンの導体厚みt2、バイアスパターンの導体厚みt3において、t2≧1.5×t1またはt3≧1.5×t1の関係にあることを特徴とする請求項1記載の高周波電力増幅モジュール。 The conductor thickness t1 of the input signal pattern, the conductor thickness t2 of the output signal pattern, and the conductor thickness t3 of the bias pattern have a relationship of t2 ≧ 1.5 × t1 or t3 ≧ 1.5 × t1. The high frequency power amplification module according to claim 1. 前記出力信号パターンの導体厚みt2とバイアスパターンの導体厚みt3の少なくともどちらか一方が20μm以上であることを特徴とする請求項1または請求項2記載の高周波電力増幅モジュール。 3. The high frequency power amplification module according to claim 1, wherein at least one of the conductor thickness t2 of the output signal pattern and the conductor thickness t3 of the bias pattern is 20 [mu] m or more. 前記出力信号パターン、バイアスパターンの少なくとも一方の導体層が、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層に形成されていることを特徴とする請求項1乃至請求項3のいずれか記載の高周波電力増幅モジュール。 At least one conductor layer of the output signal pattern and the bias pattern is formed in a composite layer in which a dielectric layer and a conductor layer having substantially the same thickness as the dielectric layer are embedded through the dielectric layer. The high-frequency power amplification module according to any one of claims 1 to 3, wherein the high-frequency power amplification module is provided. 全体が、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層の積層体から構成されていることを特徴とする請求項1乃至請求項4のいずれか記載の高周波電力増幅モジュール。 The whole is composed of a laminate of a dielectric layer and a composite layer in which a conductor layer having substantially the same thickness as the dielectric layer is embedded through the dielectric layer. The high frequency power amplification module according to any one of claims 1 to 4. 前記複合層の厚みが50μm以下であることを特徴とする請求項4または請求項5記載の高周波電力増幅モジュール。 6. The high frequency power amplification module according to claim 4, wherein the composite layer has a thickness of 50 [mu] m or less. 前記複合層が、
(a)光透過可能なキャリアフィルム表面に、少なくとも金属粉末と、有機バインダとを含む導体ペーストによって、光非透過性の所定の導体パターン層を形成する工程と、
(b)前記導体パターン層を形成したキャリアフィルム上に、少なくとも光硬化可能なモノマー、光重合開始剤、および誘電体材料を含有する光硬化スラリーを、前記導体パターン層の厚さ以上の厚さに塗布して光硬化誘電体層を形成する工程と、
(c)前記キャリアフィルムの裏面より、光を照射して前記導体パターン層形成以外の領域の光硬化誘電体層を光硬化し、現像液を付与して、前記光硬化誘電体層の前記導体パターン層表面を含む非光硬化部を溶化、除去して、複合層を形成する工程と、
(d)この複合層を焼成する工程と、
を形成されたものである請求項5または請求項6記載の多層配線基板。
The composite layer is
(A) a step of forming a predetermined light-opaque conductor pattern layer on a surface of a light-transmissive carrier film with a conductor paste containing at least a metal powder and an organic binder;
(B) A photocuring slurry containing at least a photocurable monomer, a photopolymerization initiator, and a dielectric material on the carrier film on which the conductor pattern layer is formed has a thickness equal to or greater than the thickness of the conductor pattern layer. A step of applying a photo-curing dielectric layer to the coating,
(C) From the back surface of the carrier film, light is irradiated to photocure the photocuring dielectric layer in a region other than the formation of the conductor pattern layer, and a developer is applied to the conductor of the photocuring dielectric layer. A step of solubilizing and removing the non-photocured portion including the surface of the pattern layer to form a composite layer;
(D) firing the composite layer;
The multilayer wiring board according to claim 5 or 6, wherein the multilayer wiring board is formed.
ダイプレクサ、アンテナ共用器、方向性結合器、アイソレータ、高周波スイッチ、バンドパスフィルタのうち少なくとも一つを備えることを特徴とする請求項1乃至請求項7のいずれか記載の高周波電力増幅モジュール。 The high-frequency power amplification module according to claim 1, comprising at least one of a diplexer, an antenna duplexer, a directional coupler, an isolator, a high-frequency switch, and a band-pass filter. 前記請求項1乃至請求項8のいずれか記載の高周波モジュールを搭載したことを特徴とする携帯端末機器。 A portable terminal device comprising the high-frequency module according to any one of claims 1 to 8.
JP2004019474A 2004-01-28 2004-01-28 High frequency power amplification module and mobile terminal Pending JP2005217579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004019474A JP2005217579A (en) 2004-01-28 2004-01-28 High frequency power amplification module and mobile terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004019474A JP2005217579A (en) 2004-01-28 2004-01-28 High frequency power amplification module and mobile terminal

Publications (1)

Publication Number Publication Date
JP2005217579A true JP2005217579A (en) 2005-08-11

Family

ID=34903676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004019474A Pending JP2005217579A (en) 2004-01-28 2004-01-28 High frequency power amplification module and mobile terminal

Country Status (1)

Country Link
JP (1) JP2005217579A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022012243A (en) * 2020-07-01 2022-01-17 三菱電機エンジニアリング株式会社 High-frequency circuit
WO2022085715A1 (en) * 2020-10-22 2022-04-28 株式会社村田製作所 Multilayer structure and method for producing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022012243A (en) * 2020-07-01 2022-01-17 三菱電機エンジニアリング株式会社 High-frequency circuit
JP7475219B2 (en) 2020-07-01 2024-04-26 三菱電機エンジニアリング株式会社 High Frequency Circuits
WO2022085715A1 (en) * 2020-10-22 2022-04-28 株式会社村田製作所 Multilayer structure and method for producing same

Similar Documents

Publication Publication Date Title
JP2005209881A (en) Ceramic laminated substrate and high frequency electronic component
JP4044830B2 (en) Composite sheet manufacturing method and laminated part manufacturing method
JP4061188B2 (en) Composite sheet manufacturing method and laminate manufacturing method
JP2005217579A (en) High frequency power amplification module and mobile terminal
JP2005216999A (en) Multilayer wiring board, high frequency module and portable terminal apparatus
JP2005244336A (en) Electronic circuit module
JP2005101368A (en) Wiring board
JP2005217580A (en) High frequency module
JP4922616B2 (en) Wiring board and manufacturing method thereof
JP4493399B2 (en) Composite sheet and laminated part manufacturing method
JPH10275979A (en) Ceramic board and divided circuit board
JP4072046B2 (en) Composite sheet manufacturing method and laminated part manufacturing method
JP2005101367A (en) High-frequency module and communication equipment
JP2005217051A (en) Complex sheet, laminated part, and manufacturing method
JP2005044925A (en) Method of manufacturing composite sheet and method of manufacturing multilayer component
JP2004146818A (en) Laminated ceramic substrate and high-frequency electronic component
JP2005072500A (en) Composite sheet, laminate, method for manufacturing them, and laminated part
JP2001044644A (en) Multilayer circuit board and its manufacture
JP2004296543A (en) Method for manufacturing composite sheet and method for manufacturing lamination component
JPH09186458A (en) Ceramic board, manufacture thereof and split circuit board
JP2005159039A (en) Circuit-forming laminate and circuit board
JP2005136007A (en) Composite sheet and manufacturing method for laminated part
JP2005243785A (en) High-frequency module and portable terminal equipment
JPH11112110A (en) High-frequency composite circuit board
JP2005311252A (en) Multilayer board