JP2005215994A - 携帯電話端末のマルチメディア処理装置 - Google Patents

Abstract

【課題】 高速プログラムメモリ容量を削減し、システムＬＳＩの回路規模を小さくする携帯電話端末のマルチメディア処理装置を得る。
【解決手段】 各タスク２１〜２４に応じたプログラムを格納した低速プログラムメモリ２６と、転送要求に応じて低速プログラムメモリ２６から指定されたプログラムを抽出し、高速プログラムメモリ２７に転送するＤＭＡコントローラ２８と、各タスクからの起動要求に応じてＤＭＡコントローラ２８に当該タスクのプログラムについての転送要求を行い、当該タスクが高速プログラムメモリ２７に格納されたプログラムで実行されるようにタスクを起動するタスク切替手段２９とを備えた。各タスクが起動する時に、起動するタスクが使用するプログラムのみを高速プログラムメモリに転送して動作させるようにしたため、システムＬＳＩに実装する高速プログラムメモリ容量を削減し、システムＬＳＩの回路規模を小さくすることができる。
【選択図】 図２

Description

この発明は、画像・音声・その他のデータを相手端末との間でやり取りすることが可能な携帯電話端末のマルチメディア処理装置に関するものである。

従来の携帯電話端末においては、全てのプログラムがシステムＬＳＩ内部の高速プログラムメモリ上に書き込まれ、各処理毎に分割されたタスク単位でプログラムが実行されていた（例えば、特許文献１参照）。

特開２００１−１８６２１２号公報（図６）

従来の携帯電話端末は以上のように構成されているので、マルチメディア処理をファームウェアで実現するためには、高速で読み書き可能な高速メモリを、プログラム容量の分だけシステムＬＳＩに内蔵または接続する必要があった。そのため、マルチメディア機能が高機能化するのに伴い、プログラム容量も増大し、高速メモリ容量が増大し、マルチメディア機能を実現するシステムＬＳＩのチップサイズが増大するという課題があった。
また、一般的にマルチメディア機能を実現するために必要な高速メモリは、画像信号のフレームメモリ等、用途が特化されたものが多く、その機能が動作していない時には高速メモリも使用されない等、高速メモリを有効利用できない構成となっていた。

この発明は上記のような課題を解決するためになされたもので、高速プログラムメモリを有効利用することで、高速プログラムメモリの容量を縮小し、システムＬＳＩのチップサイズを小さくする携帯電話端末のマルチメディア処理装置を得ることを目的とする。

この発明に係る携帯電話端末のマルチメディア処理装置は、マルチメディアの各種情報を処理する各タスクに応じたプログラムを格納した低速プログラムメモリと、転送要求に応じて低速プログラムメモリから指定されたプログラムを抽出し、高速プログラムメモリに転送するＤＭＡコントローラと、各タスクからの起動要求に応じてＤＭＡコントローラに該当するタスクのプログラムについての転送要求を行い、該当するタスクが高速プログラムメモリに格納されたプログラムで実行されるようにタスクを起動するタスク切替手段とを備えたものである。

この発明によれば、各タスクが起動する時に、起動するタスクが使用するプログラムのみを高速プログラムメモリに転送して動作させる構成としたため、残りのプログラムを低速プログラムメモリに格納しておくことが可能となり、マルチメディア機能を実現するシステムＬＳＩに実装する高速プログラムメモリ容量を削減することが可能となる。一般に低速プログラムメモリはシステムＬＳＩの外付けとすることが可能なため、システムＬＳＩの回路規模を小さくすることが可能となり、安価なシステムＬＳＩを実現することができる効果がある。

以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による携帯電話端末を示す機能ブロック図であり、図において、無線部１は、アンテナ１ａを通じて通信ネットワークとの接続を行うものであり、アプリケーション処理部２は、相手端末からあるいは相手端末へのストリームデータを処理するものである。映像入力手段３は、カメラ等により構成され、映像出力手段４は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌｙ）等により構成され、音声出力手段５は受話器等により構成され、音声入力手段６は、送話器等により構成されたものである。
また、アプリケーション処理部２において、回線インタフェース部７は、無線部１との間でマルチメディアデータの送受信を行い、多重分離部８は、回線インタフェース部７から受信する相手端末からのマルチメディアデータを画像データ、音声データおよび制御データに分離したり、自端末で圧縮符号化した画像データ、音声データおよび制御データを多重し、回線インタフェース部７に送信するものである。マルチメディア処理部９は、画像データおよび音声データの圧縮符号化および伸張復号処理を行うものである。メインＣＰＵ１０は、ＣＰＵバス１１を通じてアプリケーション処理部２全体を制御するものである。

図２はこの発明の実施の形態１による携帯電話端末のマルチメディア処理装置を示す機能ブロック図であり、図１における主にマルチメディア処理部９の詳細を示したものである。図において、ビデオエンコードタスク２１は、映像入力手段３から取込んだ画像データを圧縮符号化し、ビデオデコードタスク２２は、相手端末から送られてくる圧縮符号化された画像データを伸張復号し、オーディオエンコードタスク２３は、音声入力手段６から取込んだ音声データを圧縮符号化し、オーディオデコードタスク２４は、相手端末から送られてくる圧縮符号化された音声データを伸張復号するものである。
データメモリ２５ａ〜２５ｄは、各タスクの処理時に画像データまたは音声データを格納するために用いられるものである。低速プログラムメモリ２６は、各タスクに応じたプログラムを全て格納したものであり、高速プログラムメモリ２７は、低速プログラムメモリ２６にＣＰＵバス１１で接続され、各タスク２１〜２４が起動された時に起動されたタスクのプログラムを格納しておくものである。なお、この高速プログラムメモリ２７の容量は、低速プログラムメモリ２６に格納された複数のプログラムのうちの最も大きなプログラムサイズと同一容量を有するものである。
ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラ２８は、転送要求に応じて低速プログラムメモリ２６から指定されたプログラムを抽出し、ＣＰＵバス１１を通じて高速プログラムメモリ２７に転送するものである。タスク切替手段２９は、各タスク２１〜２４から起動要求に応じてＤＭＡコントローラ２８に該当するタスクのプログラムについての転送要求を行い、該当するタスクがＣＰＵバス１１を通じて高速プログラムメモリ２７に格納されたプログラムで実行されるようにタスクを起動するものである。

次に動作について説明する。
まず、携帯電話端末の動作を説明する。図１において、相手端末との間で回線が接続されると、相手端末から送られてくるストリームデータは、無線部１、回線インタフェース部７を経由して多重分離部８に入力される。多重分離部８では、ストリームデータから、画像データ、音声データおよび制御データを分離し、画像データおよび音声データをマルチメディア処理部９に出力する。マルチメディア処理部９では入力された画像データおよび音声データを伸張復号し、映像出力手段４および音声出力手段５に出力する。
また、自端末の画像データおよび音声データは、映像入力手段３および音声入力手段６からマルチメディア処理部９に入力され、圧縮符号化処理が行われ、多重分離部８に出力される。多重分離部８は、符号化された画像データ、音声データおよび制御データを多重し、回線インタフェース部７、無線部１を経由して相手端末へ送信する。
これらは、メインＣＰＵ１０によりＣＰＵバス１１を通じて回線インタフェース部７、多重分離部８およびマルチメディア処理部９を制御することにより行われる。

次に、マルチメディア処理部９の内部の動作を説明する。図２において、映像入力手段３から入力された画像データは、ビデオエンコードタスク２１に入力され、圧縮符号化処理が施され、多重分離部８に出力される。また、相手端末から送信されてきた圧縮符号化された画像データは、多重分離部８からビデオデコードタスク２２に入力され、符号化された画像の伸張復号処理を行い、復号した画像データを映像出力手段４に出力する。また音声入力手段６から入力された音声データは、オーディオエンコードタスク２３に入力され、圧縮符号化処理が施され、多重分離部８に出力される。また、相手端末から送信されてきた圧縮符号化された音声データは、多重分離部８からオーディオデコードタスク２４に入力され、符号化された音声の伸張復号処理を行い、復号した音声データを音声出力手段５に出力する。なお、データメモリ２５ａ〜２５ｄは、各タスクの処理時に画像データまたは音声データを格納するために用いられるものである。
また、各タスク２１〜２４は、同時に動作することはなく、タスク切替手段２９からの起動指示に従って決められた時間だけ動作する。タスク切替手段２９は、各タスク２１〜２４を起動する前に、ＤＭＡコントローラ２８に対してコピー元アドレスおよびコピー先アドレスを設定し、ＤＭＡコントローラ２８ではその設定に応じて、起動するタスクのプログラムを低速プログラムメモリ２６からＣＰＵバス１１を通じて高速プログラムメモリ２７へＤＭＡ転送する。

一般的に、ビデオエンコード、ビデオデコード、オーディオエンコードおよびオーディオデコードの各処理は独立したプログラムとなっており、独立した動作が可能なため、タスク単位でのプログラムの入替えが可能である。図３はタスク切替手段の機能を示すフローチャート、図４はこの発明の実施の形態１によるマルチメディア処理装置のタスク切替え、プログラムの入替えシーケンスを示すタイミングチャートである。
図３において、タスク切替手段２９が起動されると（ステップＳＴ１）、タスク切替手段２９は、タスク起動要求の有無を定周期で判定する。タスク起動要求がない場合は定周期タイマ（ステップＳＴ２）毎にタスク起動要求有無判定を繰り返す（ステップＳＴ３）。タスク起動要求が有った場合は、どのタスクからの起動要求かを判定する。まず、優先順位の高いビデオデコードタスク２２からの起動要求の有無を判定する（ステップＳＴ４）。有りの場合はビデオデコーダのプログラムを低速プログラムメモリ２６から高速プログラムメモリ２７へＤＭＡ転送し、ビデオデコードタスク２２を起動する（ステップＳＴ５）。無しの場合は次に優先順位の高いオーディオデコードタスク２４の起動要求の有無を判定する（ステップＳＴ６）。有りの場合はオーディオデコーダのプログラムを低速プログラムメモリ２６から高速プログラムメモリ２７へＤＭＡ転送し、オーディオデコードタスク２４を起動する（ステップＳＴ７）。無しの場合は次に優先順位の高いオーディオエンコードタスク２３の起動要求の有無を判定する（ステップＳＴ８）。有りの場合はオーディオエンコーダのプログラムを低速プログラムメモリ２６から高速プログラムメモリ２７へＤＭＡ転送し、オーディオエンコードタスク２３を起動する（ステップＳＴ９）。無かった場合は最も優先順位の低いビデオエンコードタスク２１のプログラム転送とビデオエンコードタスク２１の起動が行われる（ステップＳＴ１０）。各タスクの起動が完了すると、定周期タイマ（ステップＳＴ１１）後にタスク起動要求の有無判定（ステップＳＴ３）に戻る。

図４において、Ａ，ＧはＣＰＵバス１１上でのビデオエンコード処理に要する時間を表し、Ｂ，Ｅ，Ｈはオーディオエンコード処理に要する時間、Ｃ，Ｆ，Ｉはオーディオデコード処理に要する時間、Ｄはビデオデコード処理に要する時間を表す。また、Ｊはタスク切替えおよび低速プログラムメモリ２６から高速プログラムメモリ２７へのプログラムの転送に要する時間を表す。以下、図３に示したタスク切替手段２９の機能を用いて、図４に示すような各タスクの起動要求があった場合の具体的な処理について説明する。
タスク切替手段２９は、定周期のタイミングで、各タスク２１〜２４の起動要求をモニタしている。各タスク２１〜２４から起動要求が有ると、タスク切替手段２９は、次のタスク切替タイミングで低速プログラムメモリ２６から高速プログラムメモリ２７へ起動するプログラムを転送し、タスクを起動する。図４の場合、まず、ビデオエンコードタスク２１の起動要求が最初に上がっているため、次のタスク切替タイミング（２）でビデオエンコーダのプログラムを高速プログラムメモリ２７へ転送し、ビデオエンコードタスク２１を起動する。
ビデオエンコーダ起動要求がタスク切替タイミング（２）で受け付けられた後、次のタスク切替タイミング（３）で、優先順位の高いオーディオエンコーダの起動要求が受け付けられる。すると、ビデオエンコードタスク２１は処理を一時中断する。その際、ビデオエンコードタスク２１の処理は完了していないため、起動要求は下げない。次のタスク切替タイミング（４）で、さらに、優先順位の高いオーディオデコードタスク２４の起動要求が受け付けられる。その時、オーディオエンコーダの処理は完了しているため、起動要求は下げる。タスク切替タイミング（６）ではビデオデコーダの起動要求が受け付けられ、オーディオデコーダの処理が完了する。このように、優先順位の高いタスクが処理されるため、ビデオエンコードタスク２１はタスク切替タイミング（１１）まで一時中断される。タスク切替タイミング（１１）にて、他のタスクの起動要求が全て下がるため、ビデオエンコードタスク２１の処理が再開される。
このように、各タスク２１〜２４の切替えが行われる直前にタスク切替時間Ｊが挿入される。タスク切替時間Ｊの間に、ＤＭＡコントローラ２８は低速プログラムメモリ２６からＣＰＵバス１１を通じて高速プログラムメモリ２７にその後に実行されるタスクのプログラムを転送する。以上のような流れによって、マルチメディア処理部９では複数のタスク２１〜２４を１つの高速プログラムメモリ２７上で実行することが可能となる。

以上のように、この実施の形態１によれば、各タスク２１〜２４が起動する時に、起動するタスクが使用するプログラムのみを低速プログラムメモリ２６からＣＰＵバス１１を通じて高速プログラムメモリ２７に転送して動作させる構成としたため、高速プログラムメモリ２７を有効に利用することができ、この高速プログラムメモリ２７の容量を、低速プログラムメモリ２６に格納された複数のプログラムのうちの最も大きなプログラムサイズと同一容量で済ますことができ、マルチメディア処理部９を実現するシステムＬＳＩに実装する高速プログラムメモリ２７の容量を削減することができる。
また、一般に低速プログラムメモリ２６はシステムＬＳＩの外付けとすることが可能なため、システムＬＳＩの回路規模を小さくすることが可能となり、安価なシステムＬＳＩを実現することができる。

なお、３ＧＰＰの勧告では、音声のエンコードおよびデコード処理は、２０ｍｓｅｃ以内、画像のエンコードおよびデコード処理は、６６ｍｓｅｃ以内で完了すれば良いため、タスクの切替えタイミングをこれらのタイミングに同期させることで、３ＧＰＰ勧告に準拠したテレビ電話機能を実現することが可能である。
また、上記実施の形態１では、各タスク２１〜２４に入出力するデータを格納するデータメモリ２５ａ〜２５ｄは、それぞれのタスク毎に独立に持つ構成としたが、そのタスクが次に起動された時に使用しないデータ（前フレームのデータ等）は、不要となるので上書きすることが可能である。これらのデータ領域をＤＭＡコントローラ２８でタスク切替えタイミングと同期して切替えることで、データメモリ２５ａ〜２５ｄの容量も削減することが可能となる。
さらに、上記実施の形態１では、テレビ電話機能を実現するマルチメディア処理部９について説明したが、地上波ディジタル放送を受信し、画像・音声を再生する地上波ディジタル放送受信部のビデオデコーダ、オーディオデコーダを実現する場合でも同様の構成とすることが可能であり、同様の効果が得られる。
さらに、自端末のカメラで撮影した動画を符号化して蓄積し、蓄積した動画を復号して再生する、動画蓄積／再生処理部のビデオエンコーダ、オーディオエンコーダ、ビデオデコーダ、オーディオデコーダを実現する場合でも同様の構成とすることが可能であり、同様の効果が得られる。
さらに、自端末のカメラで撮影した静止画を符号化して蓄積し、蓄積した静止画を復号して再生する、静止画蓄積／再生処理部のビデオエンコーダ、ビデオデコーダを実現する場合でも同様の構成とすることが可能であり、同様の効果が得られる。

実施の形態２．
図５はこの発明の実施の形態２による携帯電話端末のマルチメディア処理装置を示す機能ブロック図であり、図において、高速プログラムメモリ（第１の高速プログラムメモリ）２７ａおよび高速プログラムメモリ（第２の高速プログラムメモリ）２７ｂは、低速プログラムメモリ２６にＣＰＵバス１１で接続され、各タスク２１〜２４が起動された時に起動されたタスクのプログラムを格納しておくものである。なお、この高速プログラムメモリ２７ａ，２７ｂの容量は、低速プログラムメモリ２６に格納された複数のプログラムのうちの最も大きなプログラムサイズと同一容量を有するものである。
タスク切替手段３１は、各タスク２１〜２４からの起動要求に応じて該当するタスクのプログラムの転送先が高速プログラムメモリ２７ａ，２７ｂで交互になるようにＤＭＡコントローラ２８に転送要求を行い、該当するタスクがＣＰＵバス１１を通じて高速プログラムメモリ２７ａ，２７ｂに格納されたプログラムで交互に実行されるようにタスクを起動するものである。
その他の構成については、図２と同一である。

次に動作について説明する。
上記実施の形態１では、高速プログラムメモリが１つしかなかったため、タスクの切替時間に、ＤＭＡコントローラ２８によるプログラム転送時間が含まれていた。従って、ＣＰＵバス１１のタスク占有率が高い場合には、ＤＭＡコントローラ２８のプログラム転送時間を設ける余裕が無くなる場合がある。このような課題を解決するために高速プログラムメモリをもう１つ実装する。図５は高速プログラムメモリ２７ａ，２７ｂの２つ実装した場合の例である。
図６はこの発明の実施の形態２によるマルチメディア処理装置のタスク切替え、プログラムの入替えシーケンスを示すタイミングチャートであり、ＣＰＵバスの下に高速プログラムメモリ２７ａと高速プログラムメモリ２７ｂの状態を示している。また、ここでのＪには、タスクの切替時間が含まれておらず、低速プログラムメモリ２６から高速プログラムメモリ２７ａ，２７ｂへのプログラムの転送に要する時間のみを表す。
タスク切替手段３１では、各タスク２１〜２４から起動要求に応じて該当するタスクのプログラムの転送先が高速プログラムメモリ２７ａ，２７ｂで交互になるようにＤＭＡコントローラ２８に転送要求を行い、ＤＭＡコントローラ２８では、その転送要求に応じてプログラムを高速プログラムメモリ２７ａ，２７ｂに交互に転送する。また、タスク切替手段３１では、タスクの切替タイミングと同期して使用される高速プログラムメモリ２７ａ，２７ｂを交互に切替える。
このように、片方の高速プログラムメモリがタスクで使用中の場合でも、もう片方の高速プログラムメモリは未使用のため、プログラムの転送はタスクの起動要求タイミングから開始することができる。

以上のように、この実施の形態２によれば、２つの高速プログラムメモリ２７ａ，２７ｂを実装し、ＤＭＡコントローラ２８によりプログラムが高速プログラムメモリ２７ａ，２７ｂで交互になるように転送し、タスク切替手段３１によりタスクが高速プログラムメモリ２７ａ，２７ｂに格納されたプログラムで交互に実行されるようにしたので、ＤＭＡコントローラ２８は、プログラムを転送する時間の制約が緩くなり、また、各タスクはタスク切替タイミングの直後からタスク処理を実行することができ、ＣＰＵバス１１のタスク占有率が高い場合でも、マルチメディア処理部９を実現するシステムＬＳＩに実装する高速プログラムメモリ２７ａ，２７ｂの容量を削減することができる。

実施の形態３．
図７はこの発明の実施の形態３による携帯電話端末のマルチメディア処理装置を示す機能ブロック図であり、図において、ＤＭＡバス３２は、低速プログラムメモリ２６、高速プログラムメモリ２７ａ，２７ｂおよびＤＭＡコントローラ２８間を接続するものであり、ＤＭＡコントローラ２８による低速プログラムメモリ２６から高速プログラムメモリ２７ａ，２７ｂへのプログラムの転送をこのＤＭＡバス３２を用いて行われるようにしたものである。
その他の構成については、図５と同一である。

次に動作について説明する。
上記実施の形態２では、タスク起動要求タイミングからプログラム転送を開始することが可能なため、プログラム転送時間をタスク処理の少しの空き時間等に分散させることが可能であったが、タスク処理がＣＰＵバス１１をほとんど占有するようなシステムの場合、プログラム転送時間が全く取れなくなる可能性がある。このような課題を解決するためにＤＭＡコントローラ２８の専用バスであるＤＭＡバス３２を設けることにより、ＣＰＵバス１１の占有率を全く意識することなくプログラム転送を行うことが可能となる。
図７において、ＤＭＡコントローラ２８により、低速プログラムメモリ２６から高速プログラムメモリ２７a，２７ｂへのプログラム転送は、タスク処理が行われていない、すなわち、プログラムが実行中でない高速プログラムメモリにＤＭＡバス３２を介して行われる。従ってその間もＣＰＵバス１１を介してタスク処理が実行可能である。

以上のように、この実施の形態３によれば、ＤＭＡコントローラ２８専用のＤＭＡバス３２を設け、ＤＭＡコントローラ２８によりタスク処理が行われていない高速プログラムメモリにＤＭＡバス３２を介してプログラムを転送するようにしたので、ＤＭＡコントローラ２８は、プログラムを転送する時間の制約が無くなり、ＣＰＵバス１１のタスク占有率が極めて高い場合でも、マルチメディア処理部９を実現するシステムＬＳＩに実装する高速プログラムメモリ２７ａ，２７ｂの容量を削減することができる。

この発明の実施の形態１による携帯電話端末を示す機能ブロック図である。 この発明の実施の形態１による携帯電話端末のマルチメディア処理装置を示す機能ブロック図である。 タスク切替手段の機能を示すフローチャートである。 この発明の実施の形態１によるマルチメディア処理装置のタスク切替え、プログラムの入替えシーケンスを示すタイミングチャートである。 この発明の実施の形態２による携帯電話端末のマルチメディア処理装置を示す機能ブロック図である。 この発明の実施の形態２によるマルチメディア処理装置のタスク切替え、プログラムの入替えシーケンスを示すタイミングチャートである。 この発明の実施の形態３による携帯電話端末のマルチメディア処理装置を示す機能ブロック図である。

符号の説明

１ 無線部、１ａ アンテナ、２ アプリケーション処理部、３ 映像入力手段、４ 映像出力手段、５ 音声出力手段、６ 音声入力手段、７ 回線インタフェース部、８ 多重分離部、９ マルチメディア処理部、１０ メインＣＰＵ、１１ ＣＰＵバス、２１ ビデオエンコードタスク、２２ ビデオデコードタスク、２３ オーディオエンコードタスク、２４ オーディオデコードタスク、２５ａ〜２５ｄ データメモリ、２６ 低速プログラムメモリ、２７ 高速プログラムメモリ、２７ａ 高速プログラムメモリ（第１の高速プログラムメモリ）、２７ｂ 高速プログラムメモリ（第２の高速プログラムメモリ）、２８ ＤＭＡコントローラ、２９，３１ タスク切替手段、３２ ＤＭＡバス。

Claims (4)

1. マルチメディアの各種情報を処理する各タスクに応じたプログラムを格納した低速プログラムメモリと、
   上記低速プログラムメモリにＣＰＵバスで接続される高速プログラムメモリと、
   転送要求に応じて上記低速プログラムメモリから指定されたプログラムを抽出し、上記ＣＰＵバスを通じて上記高速プログラムメモリに転送するＤＭＡコントローラと、
   各タスクからの起動要求に応じて上記ＤＭＡコントローラに該当するタスクのプログラムについての転送要求を行い、該当するタスクが上記ＣＰＵバスを通じて上記高速プログラムメモリに格納されたプログラムで実行されるようにタスクを起動するタスク切替手段とを備えた携帯電話端末のマルチメディア処理装置。
2. マルチメディアの各種情報を処理する各タスクに応じたプログラムを格納した低速プログラムメモリと、
   上記低速プログラムメモリにＣＰＵバスで接続される第１の高速プログラムメモリと、
   上記低速プログラムメモリに上記ＣＰＵバスで接続される第２の高速プログラムメモリと、
   転送要求に応じて上記低速プログラムメモリから指定されたプログラムを抽出し、上記ＣＰＵバスを通じて上記第１または第２の高速プログラムメモリに転送するＤＭＡコントローラと、
   各タスクからの起動要求に応じて該当するタスクのプログラムの転送先が上記第１および第２の高速プログラムメモリで交互になるように上記ＤＭＡコントローラに転送要求を行い、該当するタスクが上記ＣＰＵバスを通じてそれら第１および第２の高速プログラムメモリに格納されたプログラムで交互に実行されるようにタスクを起動するタスク切替手段とを備えた携帯電話端末のマルチメディア処理装置。
3. マルチメディアの各種情報を処理する各タスクに応じたプログラムを格納した低速プログラムメモリと、
   上記低速プログラムメモリにＤＭＡバスで接続される第１の高速プログラムメモリと、
   上記低速プログラムメモリに上記ＤＭＡバスで接続される第２の高速プログラムメモリと、
   転送要求に応じて上記低速プログラムメモリから指定されたプログラムを抽出し、上記ＤＭＡバスを通じて上記第１または第２の高速プログラムメモリに転送するＤＭＡコントローラと、
   各タスクからの起動要求に応じて該当するタスクのプログラムの転送先が上記第１および第２の高速プログラムメモリのうちの格納されたプログラムが実行中でない高速プログラムメモリになるように上記ＤＭＡコントローラに転送要求を行い、該当するタスクがＣＰＵバスを通じてそれら第１および第２の高速プログラムメモリに格納されたプログラムで交互に実行されるようにタスクを起動するタスク切替手段とを備えた携帯電話端末のマルチメディア処理装置。
4. 高速プログラムメモリは、
   低速プログラムメモリに格納された複数のプログラムのうちの最も大きなプログラムサイズと同一容量を有するものとしたことを特徴とする請求項１から請求項３のうちのいずれか１項記載の携帯電話端末のマルチメディア処理装置。

Images