JP2005214765A

JP2005214765A - 半導体集積回路

Info

Publication number: JP2005214765A
Application number: JP2004021118A
Authority: JP
Inventors: Hiroshi Ouchi; 宏大内
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-01-29
Filing date: 2004-01-29
Publication date: 2005-08-11

Abstract

【課題】電子機器の小型化に伴って高密度実装が進む中で、ESD保護回路を搭載している半導体集積回路において、この電源供給端子に実装不具合があった場合は、このESD対策回路が電源供給経路になってしまい、実装不具合を判断できない。
【解決手段】電源供給端子１０１、１０２にスイッチ１１１、１１２と負荷１０９、１１０を接続して、正規の電源供給端子１０１、１０２から電圧が供給されていなければ、その電源供給端子１０１、１０２側のスイッチ１１１、１１２をオンさせて負荷１０９、１１０を接続して、その負荷電流増加によりESD保護トランジスタ１０３の電圧降下を発生させて、所望の電圧より低くなることにより回路が動作しなくなり、これにより実装不具合を判断する。
【選択図】図１

Description

本発明は、半導体集積回路に関するものである。特に実装テスト回路を内蔵して高密度実装時に解析および検査を容易に行うことのできる実装テスト回路付き半導体集積回路に関するものである。

近年、携帯電話等の携帯機器や民生用機器の小型化に伴い、半導体集積装置も、複数チップのモジュール化による、チップオンチップ型のシステムＬＳＩやＣＳＰ（チップサイズパッケージ）などの小型パッケージが開発されている（特許文献１参照）。また、スタックバンプや金バンプ実装などのベア実装などの工法が開発されている。しかし、このようなパッケージの小型に伴い、実装検査も目視や検査装置などでは検査できない状況になっており、以下のような問題点がある。

第１の問題は、パッケージサイズが小さくなるだけでなく、ＣＳＰやＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）等では裏面に接続端子が配置されているため、従来の拡大機能をもったＦＡ（ＦａｃｔｏｒｙＡｕｔｏｍａｔｉｏｎ）用の撮像装置では実装不良の検査ができないという問題がある。

第２の問題は、システムＬＳＩ化されて、複数の機能が１チップの中に搭載された半導体集積装置では、入出力端子や電源供給端子が複数ピンある。入出力端子については、実装基板上に設けられたチェッカーランドから所望の出力が得られるか否かによって実装検査が行われている。しかし、電源供給端子は接続不具合がなければ動作することを前提としており、実装検査は行われていないのが現状である。

また、特許文献２のように、端子間にトランジスタスイッチを装備して、隣接端子のショート、オープン検査を行う例などはあるが、不具合端子の接続抵抗が高い場合はオープンと判定できないという課題がある。
特開昭５８−９２２３０号公報特開平５−１５２４１４号公報（第１図）

半導体集積装置は内部トランジスタの耐圧から静電気などの高電圧パルスに対して弱く、ＥＳＤ対策回路が装備されている。またこのＥＳＤ対策回路は一般的に高電圧の誘導経路をつくり、内部に入らないように電源供給端子間に接続されている。

図４に電源間保護回路を示す。例えば電源供給端子３０１に高電圧パルスＰが混入した場合、ＥＳＤ保護トランジスタ３０３を介して、高電圧パルスＰを別の電源供給端子３０２へと逃がすことにより、内部回路への進入を防ぐことができる。このときＡ回路３０４へは外部電源３０６からＶＤＤ１が、またＢ回路へは外部電源３０７からＶＤＤ２が供給されている。高電圧パルスＰが混入しない場合はＥＳＤ保護トランジスタ３０３のソースとドレインにそれぞれＶＤＤ１、ＶＤＤ２が供給されているためトランジスタは導通しない。

しかしながら、図４の構成では、高密度実装が進む中で、この電源供給端子３０１、３０２のどちらかに実装不具合があった場合は、このＥＳＤ保護トランジスタ３０３が電源供給経路になってしまう場合がある。

図５に実装不具合を起こしている時の回路動作を示す。この場合、電源供給端子３０２が外部電源３０７と実装基板上で接続不良になっている。Ａ回路３０４へは外部電源３０６からＶＤＤ１が供給されているが、Ｂ回路３０６へは、外部電源３０７からＶＤＤ２が供給されないためＥＳＤ保護トランジスタ３０３が導通してしまい、ＥＳＤ保護トランジスタ３０３の抵抗分の電圧減を含めたＶＤＤ１−αの電圧が供給されてしまう。このとき、Ｂ回路３０５が動作してしまうので、実装テストを行っても、電源供給端子３０２の実装不具合を発見できない。

本発明は上記に鑑みてなされたものであり、ＥＳＤ保護回路を設けた半導体集積回路において、確実に電源供給端子の実装不具合を発見することができることを目的とする。

請求項１記載の半導体集積回路は、第１の電源供給端子と第２の電源供給端子を備える半導体集積回路であって、
第１の電源供給端子と第２の電源供給端子の間に接続され、正規の入力信号とは異なるノイズ信号が第１の電源供給端子と第２の電源供給端子のいずれか一方に供給された場合に、ノイズ信号から内部回路を保護する保護回路と、
第２の電源供給端子に接続されたスイッチと、
スイッチを介して第２の電源供給端子に接続された負荷とを備え、
負荷は、第２の電源供給端子に接続不良が生じた場合に、スイッチのオンにより保護回路を通して第１の電源供給端子から入力される電圧で第２の電源供給端子に接続される回路が動作しないように抵抗値が設定されていることを特徴とするものである。

請求項１記載の半導体集積回路によれば、電源供給端子にスイッチと負荷を接続して、正規の電源供給端子から電圧が供給されていなければ、その電源供給端子側のスイッチをオンさせて負荷を接続し、その負荷電流増加により保護回路の電圧降下を発生させ、所望の電圧より低くなることにより内部回路が動作しなくなる。このため、確実に電源供給端子の実装不具合を発見することができる。一方通常動作時には電源供給端子を負荷へと接続するスイッチが開いていると、従来と同様に動作を行うこと可能である。

請求項２記載の半導体集積回路は、請求項１において、スイッチの制御を行うスイッチ制御部をさらに備えており、スイッチ制御部が、内部回路の通常動作時にスイッチが非導通状態であるようにスイッチを制御するものである。

請求項２記載の半導体集積回路によれば、請求項１と同様な効果がある。

請求項３記載の半導体集積回路は、請求項２において、スイッチ制御部が、内部回路の実装テスト時に第２の電源供給端子に接続不良が生じているか否かに応じてスイッチを制御するものである。

請求項３記載の半導体集積回路によれば、請求項２と同様な効果がある。

請求項４記載の半導体集積回路は、第１の電源供給端子と第２の電源供給端子を含む複数の電源入力端子と、
第１の電源供給端子に接続された第１の回路と、
第２の電源供給端子に接続された第２の回路と、
第１の電源供給端子と第２の電源供給端子の間に接続され、正規の入力信号とは異なるノイズ信号から第１の回路および第２の回路を保護する保護回路と、
第１の電源供給端子と接続された第１の負荷と、
第２の電源供給端子に接続された第２の負荷と、
第１の電源供給端子と第１の負荷の間に接続された第１のスイッチと、
第２の電源供給端子と第２の負荷の間に接続された第２のスイッチと、
第１のスイッチおよび第２のスイッチを制御するスイッチ制御部とを備えたものである。

請求項４記載の半導体集積回路によれば、請求項１と同様な効果のほか、多電源集積回路においても不具合端子を特定できる。

請求項５記載の半導体集積回路は、請求項４において、スイッチ制御部が、通常動作時には第１のスイッチおよび第２のスイッチが非導通状態であるように制御を行うものである。

請求項５記載の半導体集積回路によれば、請求項４と同様な効果がある。

請求項６記載の半導体集積回路は、請求項５において、スイッチ制御部が、実装テストの開始時には第１のスイッチおよび第２のスイッチが導通状態となるように制御を行うものである。

請求項６記載の半導体集積回路によれば、請求項５と同様な効果がある。

請求項７記載の半導体集積回路は、請求項６において、第１の電源供給端子と第２の電源供給端子のいずれか一方の電源供給端子に接続不良がある場合には、実装テストの開始時から後に、第１のスイッチと第２のスイッチのうち他方の電源供給端子に接続されたスイッチを非導通状態とするように、スイッチ制御部が制御を行うものである。

請求項７記載の半導体集積回路によれば、請求項６と同様な効果のほか、該当端子のみに負荷がつながるため、外部電源の供給能力に負担をかけることがなく、不具合のない端子を誤って不具合と判定することはない。

請求項８記載の半導体集積回路は、請求項４において、実装テスト時にはＨとなり、通常動作時にはＬとなるテスト信号を供給するテスト端子をさらに備えており、
スイッチ制御部が、テスト信号を一方の入力とし、第１の電源供給端子から供給される信号を第２の入力とし、出力を第２のスイッチに供給する第１の論理回路と、
テスト信号を一方の入力とし、第２の電源供給端子から供給される信号を他方の入力とし、出力を第１のスイッチに供給する第２の論理回路とを備えたものである。

請求項８記載の半導体集積回路によれば、請求項４および請求項７と同様な効果がある。

請求項９記載の半導体集積回路は、請求項４において、第１の負荷および第２の負荷の少なくとも一方は、機能追加または修正用の回路が用いられているものである。

請求項９記載の半導体集積回路によれば、請求項４と同様な効果のほか、別途に専用の負荷を使用せず、回路を共用できるので構成が簡単になる。

請求項１記載の半導体集積回路によれば、電源供給端子にスイッチと負荷を接続して、正規の電源供給端子から電圧が供給されていなければ、その電源供給端子側のスイッチをオンさせて負荷を接続し、その負荷電流増加により保護回路の電圧降下を発生させ、所望の電圧より低くなることにより半導体集積回路が動作しなくなる。このため、確実に電源供給端子の実装不具合を発見することができる。一方通常動作時には電源供給端子を負荷へと接続するスイッチが開いていると、従来と同様に動作を行うこと可能である。

以下、本発明の第１の実施形態における半導体集積装置の半導体集積回路について、図を用いて説明する。図１は本実施形態における半導体集積装置の全体構成図である。

本実施形態における半導体集積装置は、内部集積回路であるＡ回路１０４およびＢ回路１０５と、Ａ回路１０４にＶＤＤ１を供給するための外部電源１０６と、Ｂ回路１０５にＶＤＤ２を供給するための外部電源１０７と、外部電源１０６と接続される電源供給端子１０１と、外部電源１０７と接続される電源供給端子１０２と、高電圧パルスからＡ回路１０４およびＢ回路１０５を保護するためのＥＳＤ保護トランジスタ１０３といった従来と同様の構成に加え、さらに負荷１０９、１１０と、スイッチ１１１、１１２と、スイッチ制御回路１０８とを備えている。

本実施形態において半導体集積回路は、通常動作を行うための通常動作モードと、実装テストを行うための実装テストモードを有している。通常動作モードにおいてはスイッチ１１１とスイッチ１１２は開いている。そのため、通常動作モードにおいては従来の半導体集積回路と動作は変わらない。

実装テストモードにおいては、まず、スイッチ１１１とスイッチ１１２を閉じて導通状態とする。すると電源供給端子１０１と負荷１０９が、電源供給端子１０２と負荷１１０が接続され、電圧降下が生じる。仮に電源供給端子１０２において接続不良があったとすると、Ｂ回路１０５は電源ＶＤＤ２が供給されていないため動作不能となる。このとき、Ａ回路１０４についてもスイッチ１１１が導通状態であるため電圧降下が生じるが、ＥＳＤ保護トランジスタ１０３を介さずに外部電源１０６と接続されているため動作不能となることはない。Ｂ回路１０５が動作不能であることを検出するとスイッチ制御回路１０８はスイッチ１１１を開くので、Ａ回路１０４は問題なく動作することになる。これと反対に電源供給端子１０１に接続不良があった場合は、Ａ回路１０４が動作不能、Ｂ回路１０５が動作、オンとなっていたスイッチ１１２がオフとなる。

電源供給端子１０１、１０２の双方について接続不良がなかった場合は、スイッチ１１１、１１２が導通状態にはなるが、Ａ回路１０４、Ｂ回路１０５のそれぞれがＶＤＤ１、ＶＤＤ２を供給されるので動作を行う。また、電源供給端子１０１、１０２の双方に接続不良があった場合は、当然双方の回路共に動作不能となる。

本実施形態の半導体集積回路におけるスイッチ制御回路の具体的な構成について、図２を用いて詳細に説明する。まず、半導体集積装置を実装テストモードにするために、テスト端子１１３にＨレベルを入力する。スイッチ制御回路１０８の内部回路のアンド回路で構成したセレクタ１０８ａは、電源供給端子１０１に外部電源１０６からＶＤＤ１が供給されているので、出力としてＨレベルをスイッチ１１２に供給する。またスイッチ制御回路１０８の内部回路のアンド回路で構成したセレクタ１０８ｂは、電源供給端子１０２に外部電源１０７からＶＤＤ２が供給されていないが、ＥＳＤ保護トランジスタ１０３からの漏れ電圧により、出力としてＨレベルをスイッチ１１１に供給する。スイッチ１１１、１１２ともにオン状態になり、負荷１０９は電源供給端子１０１と、また負荷１１０は電源供給端子１０２とそれぞれ接続される。電源供給端子１０２からは電源が供給されていないため、負荷１１０が接続されると電圧降下をして、内部集積回路のＢ回路１０５の動作電圧以下になり、Ｂ回路１０５が動作を停止する。このとき同時にセレクタ１０８ｂの片方のゲート入力がＬレベルになるため、セレクタ１０８ｂはＬレベルを出力する。したがってスイッチ１１１がオフ状態になる。よってＡ回路１０４は問題なく動作するが、電源供給端子１０２につながっているＢ回路１０５が動作しないため、接続不具合を検査することができる。さらに電源供給端子１０２がオープン状態ではなく高抵抗で接続していても同様に検出できる。

本発明の第２の実施の形態について図３により説明する。第１の実施形態との違いは、電流を消費する負荷として負荷１０９、１１０に代えて、内部集積回路のＣ回路５０１およびＤ回路５０２を用いる点である。一般に半導体集積装置では機能追加や修正用にあらかじめ回路を搭載している。これらを負荷として使うことにより上記動作と同じように電源供給端子１０１、１０２の不具合が検出できる。

なお、第１の実施の形態および第２の実施の形態では、電源供給端子が２個の場合で説明を行ったが、これに限られるものでなく、３個でも４個でも同様の構成を採用できることは当然である。

以上のように、本発明によれば、パッケージの小型化に伴う高密度実装における実装不具合を、従来の目視検査や撮像装置などの検査機に依存することなく、容易に判断することができる。この結果、この半導体集積装置を搭載した電子機器の試験時間の短縮化を図ることが可能である。また、不具合の発生は内部集積回路の動作条件や温度条件によって消費電流が変化して、発見をするのが難しかったが、本発明によって製品の信頼性の向上を図ることができる。

本発明の半導体集積回路は、確実に電源供給端子の実装不具合を発見することができるという効果を有し、半導体集積回路等に有用である。

本発明の第１の実施の形態の半導体集積回路の全体構成図である。本発明の第１の実施の形態の半導体集積回路の実装不具合が発生した場合の動作原理を示す図である。本発明の第２の実施の形態の半導体集積回路の全体構成図である。従来例における半導体集積回路の構成図である。従来例の実装不具合発生時の動作を説明する図である。

符号の説明

１０１、１０２電源供給端子
１０３ＥＳＤ保護トランジスタ
１０４Ａ回路
１０５Ｂ回路
１０６、１０７外部電源
１０８スイッチ制御回路
１０８ａ、１０８ｂセレクタ
１０９、１１０負荷
１１１、１１２スイッチ
１１３テスト端子
５０１Ｃ回路
５０２Ｄ回路

Claims

第１の電源供給端子と第２の電源供給端子を備える半導体集積回路であって、
前記第１の電源供給端子と前記第２の電源供給端子の間に接続され、正規の入力信号とは異なるノイズ信号が前記第１の電源供給端子と前記第２の電源供給端子のいずれか一方に供給された場合に、前記ノイズ信号から内部回路を保護する保護回路と、
前記第２の電源供給端子に接続されたスイッチと、
前記スイッチを介して前記第２の電源供給端子に接続された負荷とを備え、
前記負荷は、前記第２の電源供給端子に接続不良が生じた場合に、前記スイッチのオンにより前記保護回路を通して前記第１の電源供給端子から入力される電圧で前記第２の電源供給端子に接続される回路が動作しないように抵抗値が設定されていることを特徴とする半導体集積回路。
スイッチの制御を行うスイッチ制御部をさらに備えており、
前記スイッチ制御部が、内部回路の通常動作時に前記スイッチが非導通状態であるように前記スイッチを制御する請求項１記載の半導体集積回路。
スイッチ制御部が、内部回路の実装テスト時に第２の電源供給端子に接続不良が生じているか否かに応じてスイッチを制御する請求項２記載の半導体集積回路。
第１の電源供給端子と第２の電源供給端子を含む複数の電源入力端子と、
前記第１の電源供給端子に接続された第１の回路と、
前記第２の電源供給端子に接続された第２の回路と、
前記第１の電源供給端子と前記第２の電源供給端子の間に接続され、正規の入力信号とは異なるノイズ信号から前記第１の回路および第２の回路を保護する保護回路と、
前記第１の電源供給端子と接続された第１の負荷と、
前記第２の電源供給端子に接続された第２の負荷と、
前記第１の電源供給端子と前記第１の負荷の間に接続された第１のスイッチと、
前記第２の電源供給端子と前記第２の負荷の間に接続された第２のスイッチと、
前記第１のスイッチおよび前記第２のスイッチを制御するスイッチ制御部とを備えた半導体集積回路。
スイッチ制御部が、通常動作時には第１のスイッチおよび第２のスイッチが非導通状態であるように制御を行う請求項４記載の半導体集積回路。
スイッチ制御部が、実装テストの開始時には第１のスイッチおよび第２のスイッチが導通状態となるように制御を行う請求項５記載の半導体集積回路。
第１の電源供給端子と第２の電源供給端子のいずれか一方の電源供給端子に接続不良がある場合には、前記実装テストの開始時から後に、第１のスイッチと第２のスイッチのうち他方の電源供給端子に接続されたスイッチを非導通状態とするように、スイッチ制御部が制御を行う請求項６記載の半導体集積回路。
実装テスト時にはＨとなり、通常動作時にはＬとなるテスト信号を供給するテスト端子をさらに備えており、
スイッチ制御部が、前記テスト信号を一方の入力とし、前記第１の電源供給端子から供給される信号を第２の入力とし、出力を第２のスイッチに供給する第１の論理回路と、
前記テスト信号を一方の入力とし、前記第２の電源供給端子から供給される信号を他方の入力とし、出力を第１のスイッチに供給する第２の論理回路とを備えた請求項４記載の半導体集積回路。
第１の負荷および第２の負荷の少なくとも一方は、修正用追加回路が用いられている請求項４記載の半導体集積回路。