JP2005203581A - Circuit board and manufacturing method thereof - Google Patents
Circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2005203581A JP2005203581A JP2004008725A JP2004008725A JP2005203581A JP 2005203581 A JP2005203581 A JP 2005203581A JP 2004008725 A JP2004008725 A JP 2004008725A JP 2004008725 A JP2004008725 A JP 2004008725A JP 2005203581 A JP2005203581 A JP 2005203581A
- Authority
- JP
- Japan
- Prior art keywords
- alloy foil
- circuit board
- alloy
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
Abstract
Description
本発明は、回路基板及びその製造方法に係わり、特に、エッチング加工によって微細なパターンを形成することができ、表皮効果における信号の伝播ロスを抑制できる回路基板及びその製造方法、また、エッチング残渣の発生を抑制できる回路基板及びその製造方法に関する。 The present invention relates to a circuit board and a manufacturing method thereof, and in particular, a circuit board capable of forming a fine pattern by etching processing and suppressing a signal propagation loss in the skin effect, a manufacturing method thereof, and an etching residue The present invention relates to a circuit board capable of suppressing generation and a method for manufacturing the circuit board.
図7(A)〜(D)は、従来の回路基板の製造方法を示す断面図である。この回路基板はラミネート法により銅箔と基板とを密着させて接合する方法を用いたものである。
まず、図7(A)に示すように、銅箔101を準備し、この銅箔101の表面をあらして粗面化する。
7A to 7D are cross-sectional views illustrating a conventional circuit board manufacturing method. This circuit board uses a method in which a copper foil and a board are brought into close contact with each other by a laminating method.
First, as shown in FIG. 7A, a
次に、図7(B)に示すように、ポリイミド基板102を準備し、このポリイミド基板102に前記銅箔101の粗面化した表面を対向させる。次いで、ポリイミド基板102と銅箔101を加熱及び加圧することにより熱圧着する。これによって、図7(C)に示すように、ポリイミド基板102と銅箔101は密着して接合される。この際、銅箔101の表面を粗面化しているため、銅箔101がポリイミド基板102にある程度の強度を持って接着する。
Next, as shown in FIG. 7B, a
次に、図7(D)に示すように、銅箔101の上にフォトレジスト膜(図示せず)を塗布し、露光及び現像することにより、銅箔101の上にはレジストパターン(図示せず)が形成される。次いで、このレジストパターンをマスクとして銅箔101をウエットエッチングすることにより、ポリイミド基板102の上には銅箔からなる配線パターン103a〜103dが形成される。
Next, as shown in FIG. 7D, a photoresist film (not shown) is applied on the
ところで、上記従来の回路基板では、ポリイミド基板102と銅箔101との密着性を確保するためにアンカー効果を期待して、銅箔101の表面を粗面化している。しかしながら、配線パターン103a〜103dの微細化が進むに従い、銅箔を粗面化しているとエッチング加工による微細パターニングに限界がある。
By the way, in the said conventional circuit board, in order to ensure the adhesiveness of the polyimide board |
また、銅箔101の表面を粗面化すると表皮効果における信号の伝播ロスが生じやすくなるという問題がある。尚、表皮効果とは、高周波電流が導体表面に集中することである。このことから、ミクロ的に見て凹凸のある表面(ポリイミド基板102との接合面)を有する配線パターンを流れる電流のパスは相対的に長く抵抗値が増える。即ち、図7(D)に示すような表面に凹凸のある配線パターンを流れる電流のパスは表面の平坦性に優れた配線パターンに比べて長くなるから、抵抗値が増えることになる。従って、表面に凹凸のある配線パターンでは表皮効果において不利となる。
Further, when the surface of the
図8(A)〜(D)は、他の従来の回路基板の製造方法を示す断面図である。この回路基板はキャスティング法により銅箔上にポリイミド膜を形成する方法を用いたものである。 8A to 8D are cross-sectional views showing another conventional circuit board manufacturing method. This circuit board uses a method of forming a polyimide film on a copper foil by a casting method.
まず、図8(A)に示すように、銅箔101を準備し、この銅箔101の表面をあらして粗面化する。
First, as shown to FIG. 8 (A), the
次に、図8(B)に示すように、銅箔101の粗面化された表面上にCr、Ni、Zn等の添加物を塗布することにより、銅箔101の粗面上に前記添加物からなる下地膜104を形成する。
Next, as shown in FIG. 8 (B), the additive is applied onto the rough surface of the
この後、図8(C)に示すように、密着性助長膜104の上にポリイミドになる前の状態であるポリイミドの前駆体を塗布し、熱処理でイミド化することにより、銅箔101の粗面上には密着性助長膜104を介してポリイミド膜105が形成される。尚、下地膜104は、銅箔101とポリイミド膜105との密着層として作用する。
Thereafter, as shown in FIG. 8C, a polyimide precursor in a state before becoming a polyimide is applied on the
次に、図8(D)に示すように、銅箔101の上にフォトレジスト膜(図示せず)を塗布し、露光及び現像することにより、銅箔101の上にはレジストパターン(図示せず)が形成される。次いで、このレジストパターンをマスクとして銅箔101をウエットエッチングすることにより、ポリイミド膜105の上には銅箔101からなる配線パターン103a〜103dが形成される。
Next, as shown in FIG. 8D, a photoresist film (not shown) is applied on the
ところで、上記他の従来の回路基板では、ポリイミド膜105と銅箔101との密着性を確保するためにアンカー効果を期待して銅箔101の表面を粗面化すると共に、銅箔101の粗面上に下地膜104を形成している。しかしながら、配線パターン103a〜103dの微細化が進むに従い、Cu箔の粗面化及び下地膜という構造ではエッチング加工による微細パターニング加工に限界がある。
By the way, in the other conventional circuit board, the surface of the
また、銅箔101の表面を粗面化すると表皮効果における信号の伝播ロスが生じやすくなるという問題がある。
Further, when the surface of the
また、銅箔101と下地膜104をウエットエッチングしてパターニングする際、銅箔と下地膜では材質が異なるためエッチング性が異なる。従って、銅箔と下地膜を同一条件で1回のエッチングによりパターニングを行うとエッチング残渣が残ってしまい、それによって配線間のショート、マイグレーション等の問題が発生することがある。これに対し、エッチング残渣が残らないようにするため、銅箔と下地膜を別々の条件で2回のエッチングによりパターニングを行うことも可能であるが、この場合はエッチング工程の時間が長くなりスループットが低くなるという問題が生じる。
Further, when the
前述した通り、従来及び他の従来の回路基板では、銅箔を粗面化するとエッチング加工による微細パターニング加工に限界があること、表皮効果における信号の伝播ロスが生じること、エッチング残渣が生じることといった問題がある。 As described above, in conventional and other conventional circuit boards, when copper foil is roughened, there is a limit to fine patterning by etching, signal propagation loss due to skin effect, etching residue, etc. There's a problem.
本発明は上記のような事情を考慮してなされたものであり、その目的は、エッチング加工によって微細なパターンを形成することができ、表皮効果における信号の伝播ロスを抑制できる回路基板及びその製造方法を提供することにある。また、本発明の他の目的は、エッチング残渣の発生を抑制できる回路基板及びその製造方法を提供することにある。 The present invention has been made in consideration of the above-described circumstances, and an object of the present invention is to provide a circuit board capable of forming a fine pattern by etching and suppressing a signal propagation loss in the skin effect and its manufacture. It is to provide a method. Another object of the present invention is to provide a circuit board capable of suppressing the generation of etching residues and a method for manufacturing the circuit board.
上記課題を解決するため、本発明に係る回路基板は、基板とCu合金箔が張り合わされた回路基板であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
In order to solve the above problems, a circuit board according to the present invention is a circuit board in which a substrate and a Cu alloy foil are bonded together,
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Features.
上記回路基板によれば、上述した組成を有するCu合金箔と基板との密着性が非常に良いため、Cu合金箔からなる配線パターンを微細化しても配線パターンと基板との密着性を十分に確保できる。また、密着性が良いので従来技術のようにCu合金箔の表面を粗面化する必要がない。従って、配線パターンの平坦性が良いため、表皮効果における信号の伝播ロスを抑制できる。表皮効果とは、高周波電流が導体表面に集中することである。このことから、ミクロ的に見て凹凸のある表面を有する配線パターンを流れる電流のパスは相対的に長く抵抗値が増える。このため、表面の平坦性に優れた配線パターンを流れる電流のパスは凹凸のある場合に比べて長くならず抵抗値が増えることもない。従って、平坦性に優れたCu合金箔では表皮効果において有利となる。 According to the circuit board, the adhesion between the Cu alloy foil having the above-described composition and the substrate is very good, so that the adhesion between the wiring pattern and the substrate is sufficient even if the wiring pattern made of the Cu alloy foil is miniaturized. It can be secured. Further, since the adhesion is good, it is not necessary to roughen the surface of the Cu alloy foil as in the prior art. Therefore, since the flatness of the wiring pattern is good, signal propagation loss due to the skin effect can be suppressed. The skin effect is a concentration of high-frequency current on the conductor surface. For this reason, the path of the current flowing through the wiring pattern having an uneven surface as viewed microscopically is relatively long and the resistance value increases. For this reason, the path of the current flowing through the wiring pattern having excellent surface flatness does not become longer and the resistance value does not increase as compared with the case where there is unevenness. Therefore, Cu alloy foil excellent in flatness is advantageous in the skin effect.
本発明に係る回路基板は、基板とCu合金箔が張り合わされた回路基板であって、
前記Cu合金箔は、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有し、残部がCuからなる合金からなることを特徴とする。
The circuit board according to the present invention is a circuit board in which a substrate and a Cu alloy foil are bonded together,
The Cu alloy foil is characterized in that it contains at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag in a total amount of 0.5 to 5.0 wt%, and the balance is made of an alloy consisting of Cu. To do.
また、本発明に係る回路基板においては、前記基板と前記Cu合金箔との間に接着層が配置されていることも可能である。 In the circuit board according to the present invention, an adhesive layer may be disposed between the substrate and the Cu alloy foil.
本発明に係る回路基板は、Cu合金箔と、
前記Cu合金箔上に形成されたポリイミド膜と、
を具備する回路基板であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
The circuit board according to the present invention includes a Cu alloy foil,
A polyimide film formed on the Cu alloy foil;
A circuit board comprising:
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Features.
上記回路基板によれば、上述した組成を有するCu合金箔とポリイミド膜との密着性が非常に良いため、Cu合金箔からなる配線パターンを微細化しても配線パターンとポリイミド膜との密着性を十分に確保できる。また、密着性が良いので従来技術のようにCu合金箔の表面を粗面化する必要がない。従って、表皮効果における信号の伝播ロスを抑制できる。 According to the circuit board, the adhesion between the Cu alloy foil having the above-described composition and the polyimide film is very good. Therefore, even if the wiring pattern made of the Cu alloy foil is miniaturized, the adhesion between the wiring pattern and the polyimide film is maintained. Enough can be secured. Further, since the adhesion is good, it is not necessary to roughen the surface of the Cu alloy foil as in the prior art. Therefore, signal propagation loss due to the skin effect can be suppressed.
また、本発明に係る回路基板においては、前記Cu合金箔の厚さが5μm以上50μm以下であることも可能であり、前記Cu合金箔は表皮効果に伴う伝播損失を低減又は削減するものである。 In the circuit board according to the present invention, the thickness of the Cu alloy foil may be 5 μm or more and 50 μm or less, and the Cu alloy foil reduces or reduces the propagation loss associated with the skin effect. .
本発明に係る回路基板は、第1のCu合金箔と、
前記第1のCu合金箔上に形成されたポリイミド膜と、
前記ポリイミド膜上に張り合わされた第2のCu合金箔と、
を具備する回路基板であって、
前記第1のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、
前記第2のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
The circuit board according to the present invention includes a first Cu alloy foil,
A polyimide film formed on the first Cu alloy foil;
A second Cu alloy foil laminated on the polyimide film;
A circuit board comprising:
The first Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Become
The second Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. It is characterized by becoming.
本発明に係る回路基板は、基板と、
前記基板の表面に配置された第1のCu合金箔と、
前記基板の裏面に配置された第2のCu合金箔と、
を具備する回路基板であって、
前記第1のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、厚さが5μm以上50μm以下であり、
前記第2のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、厚さが5μm以上50μm以下であることを特徴とする。
A circuit board according to the present invention includes a board,
A first Cu alloy foil disposed on the surface of the substrate;
A second Cu alloy foil disposed on the back surface of the substrate;
A circuit board comprising:
The first Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. The thickness is not less than 5 μm and not more than 50 μm,
The second Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. The thickness is 5 μm or more and 50 μm or less.
本発明に係る回路基板は、基板と、
前記基板上に形成され、Cu合金箔からなる配線パターンと、
を具備する回路基板であって、
前記配線パターンは、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
A circuit board according to the present invention includes a board,
A wiring pattern formed on the substrate and made of Cu alloy foil;
A circuit board comprising:
The wiring pattern is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. And
上記回路基板によれば、上述した組成を有するCu合金箔からなる配線パターンと基板との密着性が非常に良いため、配線パターンを微細化しても配線パターンと基板との密着性を十分に確保できる。また、密着性が良いので従来技術のようにCu合金箔の表面を粗面化する必要がないので、配線パターンの平坦性も良い。従って、表皮効果における信号の伝播ロスを抑制できる。 According to the above circuit board, the adhesion between the wiring pattern made of the Cu alloy foil having the above-described composition and the board is very good, so that the adhesion between the wiring pattern and the board is sufficiently ensured even if the wiring pattern is miniaturized. it can. Further, since the adhesiveness is good, it is not necessary to roughen the surface of the Cu alloy foil as in the prior art, and the flatness of the wiring pattern is also good. Therefore, signal propagation loss due to the skin effect can be suppressed.
本発明に係る回路基板は、基板と、
前記基板上に形成され、Cu合金箔からなる第1の配線パターンと、
前記第1の配線パターン及び前記基板の上に形成された絶縁膜と、
前記絶縁膜上に形成された第2の配線パターンと、
を具備する回路基板であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、厚さが5μm以上50μm以下であり、
前記第2の配線パターンは、薄膜と、該薄膜上に形成されたCu膜とを有し、
前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、膜厚が5nm以上1μm以下であることを特徴とする。
A circuit board according to the present invention includes a board,
A first wiring pattern formed on the substrate and made of a Cu alloy foil;
An insulating film formed on the first wiring pattern and the substrate;
A second wiring pattern formed on the insulating film;
A circuit board comprising:
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag. Is not less than 5 μm and not more than 50 μm,
The second wiring pattern includes a thin film and a Cu film formed on the thin film,
The thin film is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag. 5 nm or more and 1 μm or less.
また、本発明に係る回路基板において、前記基板は高分子材料、樹脂材料又はセラミック材料からなることも可能である。 In the circuit board according to the present invention, the board may be made of a polymer material, a resin material, or a ceramic material.
また、本発明に係る回路基板においては、前記高分子材料がポリイミド、液晶ポリマー、テフロン(登録商標)及びエポキシ樹脂からなる群から選ばれた一つであることも可能である。 In the circuit board according to the present invention, the polymer material may be one selected from the group consisting of polyimide, liquid crystal polymer, Teflon (registered trademark), and epoxy resin.
本発明に係る回路基板の製造方法は、基板とCu合金箔を熱圧着によって張り合わる工程を具備する回路基板の製造方法であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
A method for manufacturing a circuit board according to the present invention is a method for manufacturing a circuit board comprising a step of bonding a substrate and a Cu alloy foil by thermocompression bonding,
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Features.
本発明に係る回路基板の製造方法は、基板とCu合金箔を熱圧着によって張り合わせる工程を具備する回路基板の製造方法であって、
前記Cu合金箔は、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有し、残部がCuからなる合金からなることを特徴とする。
A method for manufacturing a circuit board according to the present invention is a method for manufacturing a circuit board comprising a step of bonding a substrate and a Cu alloy foil by thermocompression bonding,
The Cu alloy foil is characterized in that it contains at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag in a total amount of 0.5 to 5.0 wt%, and the balance is made of an alloy consisting of Cu. To do.
本発明に係る回路基板の製造方法は、基板とCu合金箔との間に接着層を配置し、前記基板と前記Cu合金箔を圧着によって張り合わせる工程を具備する回路基板の製造方法であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
A method for manufacturing a circuit board according to the present invention is a method for manufacturing a circuit board comprising a step of arranging an adhesive layer between a substrate and a Cu alloy foil, and bonding the substrate and the Cu alloy foil by pressure bonding. ,
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Features.
また、本発明に係る回路基板の製造方法においては、前記張り合わせる工程の後に、前記Cu合金箔をエッチング加工することにより、前記基板上に前記Cu合金箔からなる配線パターンを形成する工程をさらに具備することも可能である。
この回路基板の製造方法によれば、前述した組成のCu合金箔は、純Cuと同じエッチング液でエッチングでき、1回のウエットエッチングによりCu合金箔をエッチングすることが可能であり、エッチング残渣等の問題も生じない。
Moreover, in the method for manufacturing a circuit board according to the present invention, after the bonding step, the Cu alloy foil is etched to further form a wiring pattern made of the Cu alloy foil on the substrate. It can also be provided.
According to this method of manufacturing a circuit board, the Cu alloy foil having the above-described composition can be etched with the same etching solution as pure Cu, and the Cu alloy foil can be etched by one wet etching. No problem arises.
また、本発明に係る回路基板の製造方法においては、前記配線パターンを形成する工程の後に、
前記配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、
前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が300nm以上30μm以下のCu膜を形成する工程と、
前記Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記Cu膜及び前記薄膜からなる配線パターンを形成する工程をさらに具備し、
前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることも可能である。
In the method for manufacturing a circuit board according to the present invention, after the step of forming the wiring pattern,
Forming an insulating film on the wiring pattern and the substrate;
Forming a thin film on the insulating film by sputtering or vapor deposition;
Forming a Cu film having a thickness of 300 nm or more and 30 μm or less on the thin film by an electric field plating method or an electroless plating method;
Etching the Cu film and the thin film further to form a wiring pattern comprising the Cu film and the thin film on the insulating film,
The thin film may be made of an alloy containing 0.5 to 5.0 wt% in total of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. is there.
本発明に係る回路基板の製造方法は、Cu合金箔上にポリイミドの前駆体を塗布する工程と、
前記前駆体に熱処理を施して該前駆体をイミド化することにより、前記Cu合金箔上にポリイミド膜を形成する工程と、
を具備する回路基板の製造方法であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
尚、前記ポリイミドの前駆体とは、ポリイミドになる前の樹脂のことである。
The method of manufacturing a circuit board according to the present invention includes a step of applying a polyimide precursor on a Cu alloy foil,
Forming a polyimide film on the Cu alloy foil by subjecting the precursor to heat treatment to imidize the precursor;
A circuit board manufacturing method comprising:
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Features.
The polyimide precursor is a resin before becoming a polyimide.
また、本発明に係る回路基板の製造方法においては、前記ポリイミド膜を形成する工程の後に、前記Cu合金箔をエッチング加工することにより、前記基板上に前記Cu合金箔からなる配線パターンを形成する工程をさらに具備することも可能である。 In the method for manufacturing a circuit board according to the present invention, after the step of forming the polyimide film, the Cu alloy foil is etched to form a wiring pattern made of the Cu alloy foil on the substrate. It is possible to further include a process.
また、本発明に係る回路基板の製造方法においては、前記配線パターンを形成する工程の後に、
前記配線パターン及び前記ポリイミド膜の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、
前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が300nm以上30μm以下のCu膜を形成する工程と、
前記Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記Cu膜及び前記薄膜からなる配線パターンを形成する工程をさらに具備し、
前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることも可能である。
In the method for manufacturing a circuit board according to the present invention, after the step of forming the wiring pattern,
Forming an insulating film on the wiring pattern and the polyimide film;
Forming a thin film on the insulating film by sputtering or vapor deposition;
Forming a Cu film having a thickness of 300 nm or more and 30 μm or less on the thin film by an electric field plating method or an electroless plating method;
Etching the Cu film and the thin film to further form a wiring pattern comprising the Cu film and the thin film on the insulating film;
The thin film may be made of an alloy containing 0.5 to 5.0 wt% in total of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. is there.
また、本発明に係る回路基板の製造方法においては、前記Cu合金箔の厚さが5μm以上50μm以下であることも可能である。 In the method for manufacturing a circuit board according to the present invention, the Cu alloy foil may have a thickness of 5 μm or more and 50 μm or less.
本発明に係る回路基板の製造方法は、第1のCu合金箔上にポリイミドの前駆体を塗布する工程と、
前記前駆体に熱処理を施して該前駆体をイミド化することにより、前記第1のCu合金箔上にポリイミド膜を形成する工程と、
前記ポリイミド膜上に第2のCu合金箔を熱圧着によって張り合わせる工程と、
を具備する回路基板の製造方法であって、
前記第1のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、
前記第2のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
The method for manufacturing a circuit board according to the present invention includes a step of applying a polyimide precursor on the first Cu alloy foil,
Forming a polyimide film on the first Cu alloy foil by applying heat treatment to the precursor to imidize the precursor;
Bonding the second Cu alloy foil on the polyimide film by thermocompression bonding;
A circuit board manufacturing method comprising:
The first Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Become
The second Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. It is characterized by becoming.
本発明に係る回路基板の製造方法は、第1のCu合金箔上に熱可塑性のポリイミドワニスを塗布する工程と、
前記ポリイミドワニスに熱処理を施して該ポリイミドワニスを硬化することにより、前記第1のCu合金箔上にポリイミド膜を形成する工程と、
前記ポリイミド膜と第2のCu合金箔との間に接着層を配置し、前記ポリイミド膜と前記第2のCu合金箔を圧着によって張り合わせる工程と、
を具備する回路基板であって、
前記第1のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、
前記第2のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする。
The method of manufacturing a circuit board according to the present invention includes a step of applying a thermoplastic polyimide varnish on the first Cu alloy foil,
Forming a polyimide film on the first Cu alloy foil by applying heat treatment to the polyimide varnish to cure the polyimide varnish;
Placing an adhesive layer between the polyimide film and the second Cu alloy foil, and bonding the polyimide film and the second Cu alloy foil together by pressure bonding;
A circuit board comprising:
The first Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Become
The second Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. It is characterized by becoming.
本発明に係る回路基板の製造方法は、基板とCu合金箔を熱圧着によって張り合わる工程と、
前記Cu合金箔をエッチング加工することにより、前記基板上に前記Cu合金箔からなる第1の配線パターンを形成する工程と、
前記第1の配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、
前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が300nm以上30μm以下のCu膜を形成する工程と、
前記Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記Cu膜及び前記薄膜からなる第2の配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、
前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、膜厚が5nm以上1μm以下であることを特徴とする。
The circuit board manufacturing method according to the present invention includes a step of bonding a substrate and a Cu alloy foil together by thermocompression bonding,
Etching the Cu alloy foil to form a first wiring pattern made of the Cu alloy foil on the substrate;
Forming an insulating film on the first wiring pattern and the substrate;
Forming a thin film on the insulating film by sputtering or vapor deposition;
Forming a Cu film having a thickness of 300 nm or more and 30 μm or less on the thin film by an electric field plating method or an electroless plating method;
Forming a second wiring pattern comprising the Cu film and the thin film on the insulating film by etching the Cu film and the thin film; and
A circuit board manufacturing method comprising:
The Cu alloy foil is made of an alloy containing, as a main component, Cu and containing at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag in a total amount of 0.5 to 5.0 wt%,
The thin film is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag. 5 nm or more and 1 μm or less.
以上説明したように本発明によれば、エッチング加工によって微細なパターンを形成することができ、表皮効果における信号の伝播ロスを抑制できる回路基板及びその製造方法を提供することができる。また、他の本発明によれば、エッチング残渣の発生を抑制できる回路基板及びその製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a circuit board capable of forming a fine pattern by etching and suppressing a signal propagation loss due to the skin effect, and a manufacturing method thereof. In addition, according to another aspect of the present invention, it is possible to provide a circuit board capable of suppressing the generation of etching residues and a manufacturing method thereof.
以下、図面を参照して本発明の実施の形態について説明する。
(実施の形態1)
図1(A)〜(E)及び図2は、本発明の実施の形態1による回路基板を製造し、回路基板上に電子部品を実装する方法を示す断面図である。この回路基板はラミネート法によりCu合金箔と基板とを密着させて接合する方法を用いたものである。
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
1A to 1E and FIG. 2 are cross-sectional views illustrating a method of manufacturing a circuit board according to
まず、図1(A)に示すように、5μm以上50μm以下程度のCu合金箔1及び基板2を準備し、両者を対向させて位置合わせする。Cu合金箔1には、電解鍍金法により製造する方法と、圧延法により製造する方法がある。電解鍍金法の場合、例えば金属ドラム上に電気鍍金でCu合金膜を形成し、それを連続的に剥がして巻き取ったものをCu合金箔として用いる。また、圧延法の場合は、例えば約20cm厚の金属のインゴットを母材として、繰り返し圧延、焼鈍を行い、所定の箔厚になるまで加工したものをCu合金箔として用いる。
First, as shown in FIG. 1 (A), a
前記Cu合金箔1は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0重量%(wt%)含有してなる合金からなるものである。また、より好ましいCu合金箔1としては、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有し、残部がCuからなる合金からなるものである。また、さらに好ましいCu合金箔としては、Moを1.1〜1.2wt%含有し、残部がCuからなる合金からなるものである。また、基板2は、ポリイミド、液晶ポリマー、テフロン(登録商標)又はエポキシ樹脂等からなる高分子材料或いは樹脂材料によって形成されたものである。
The
前記Cu合金箔1に上述したような材料を用いる理由は次の通りである。合金材料を容易に製作することができること、化学的に安定な材料で構成されること、高価な金属を使用しないので材料のコスト的優位性が高いこと、材料的に粒径が微細で緻密な箔形成を容易に行うことができる組成であること、ウエットエッチングを行う際に、純Cuと同じエッチング液(例えば塩化第II鉄、塩化第II銅)で同じレートでエッチングを行うことが可能であることによる。また、従来の銅箔では、銅箔表面に腐食防止処理を施す必要があるのに対し、前記Cu合金箔1では、従来の銅箔に比べて耐食性に優れているため、腐食防止処理を施す必要がない。この点において低コスト化を図ることができる。
The reason why the above-described material is used for the
この後、基板2とCu合金箔1を加熱及び加圧することにより熱圧着する。これによって、図1(B)に示すように、基板2とCu合金箔1は密着して接合され、張り合わされる。この際、Cu合金箔1と高分子材料又は樹脂材料からなる基板2との密着性は、従来のCr又はNi等の下地膜を用いた場合や銅箔の表面を粗面化した場合に比べて非常に良い。従って、本実施の形態では、従来の回路基板のように密着性を確保するための下地膜を必要とせず、従来技術のようにCu合金箔の表面を粗面化して密着性を高める必要もない。
Thereafter, the
次に、図1(C)に示すように、Cu合金箔1の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより、Cu合金箔1の上にはレジストパターン4が形成される。
Next, as shown in FIG. 1 (C), a photoresist film is applied on the
この後、図1(D)に示すように、レジストパターン4をマスクとしてCu合金箔1を塩化第II鉄、塩化第II銅等のエッチング液によってウエットエッチングする。
Thereafter, as shown in FIG. 1D, the
次に、レジストパターン4を除去することにより、図1(E)に示すように、基板2の上にはCu合金箔1からなる配線パターン5a〜5dが形成される。前述した組成のCu合金箔1は、塩化第II鉄、塩化第II銅等のエッチング液でエッチングできる上、エッチングレートもほぼ同じである。また、従来技術のような下地膜を用いないため、エッチング残渣が残ることもない。
Next, by removing the resist pattern 4,
この後、図2に示すように、回路基板に実装する半導体チップ8のような電子部品を準備する。半導体チップ8の能動面には外部端子としてのAuバンプ9が形成されている。
次いで、回路基板上に半導体チップ8を位置合わせし、配線パターン上にAuバンプ9を配置し、基板上の配線パターンと半導体チップを熱圧着する。これにより、配線パターンとAuバンプが接合され、回路基板に半導体チップが実装される。
Thereafter, as shown in FIG. 2, an electronic component such as a
Next, the
上記実施の形態1によれば、前述したようにCu合金箔1と高分子材料又は樹脂材料からなる基板2との密着性が非常に良い。このため、配線パターン5a〜5dを微細化しても配線パターンと基板との密着性を十分に確保できる。従って、従来技術のようにCu合金箔の表面を粗面化する必要がなく、密着性を助長するための下地膜を配置する必要もないので、工程を削減でき、製造コストを低減できる。また、従来技術では銅箔を粗面化させることで配線パターンを微細化するにも限界があったのに対し、本実施の形態では、Cu合金箔を粗面化する必要がないので、エッチング加工によってより微細な配線パターンを形成することが可能となる。
According to the first embodiment, as described above, the adhesion between the
また、上述したようにCu合金箔1の表面を粗面化しないため、表皮効果における信号の伝播ロスが生じにくい。即ち、高周波電流が導体表面に集中しても、配線パターンの表面の平坦性が高いため、配線パターンを流れる電流のパスは従来の回路基板の場合に比べて相対的に短くなり抵抗値が低くなる。従って、表面の平坦性の高いCu合金箔1を用いることにより表皮効果において有利となる。
Moreover, since the surface of the
また、Cu合金箔1を用いることにより、配線パターンと基板との密着性が良く、表皮効果において有利となるため、微細な配線パターンを有し且つ信頼性の高い薄型の回路基板を実現することが可能となる。
Moreover, since the adhesion between the wiring pattern and the substrate is good by using the
また、Cu合金箔1はその中のCuが基板2に拡散しにくいことが確認されている。また、前述した組成のCu合金箔1は、純Cuと同じエッチング液でエッチングできる上、エッチングレートもほぼ同じであり、さらにCu合金薄膜は純Cuと化学反応上の差異が無い。従って、1回のウエットエッチングによりCu合金箔1をエッチングすることが可能であり、エッチング残渣等の問題も生じない。よって、エッチング工程におけるスループットを向上させることができる。
Further, it has been confirmed that the
また、従来技術では、銅箔表面を粗面化することで基板に銅や下地膜が食い込んでいるため、エッチング後も基板に銅等のエッチング残渣が残りやすいのに対し、本実施の形態では、Cu合金箔を粗面化する必要がないため、この点においてもエッチング残渣が残りにくくなる。 In addition, in the prior art, the copper foil surface is roughened so that copper and the base film are eroded into the substrate, so that etching residues such as copper are likely to remain on the substrate even after etching. Further, since it is not necessary to roughen the Cu alloy foil, an etching residue hardly remains in this respect as well.
尚、上記実施の形態1では、Cu合金箔からなる配線パターンとAuバンプ9とを接合することにより半導体チップ8を回路基板に実装しているが、半導体チップなどの電子部品の実装方法はこれに限定されるものではなく、他の実装方法を用いて回路基板に実装することも可能である。例えば、Cu合金箔上に他の材料の鍍金膜を形成した配線パターンにAuバンプ9を接合することにより半導体チップ8を回路基板に実装することも可能である。また、配線パターンと電子部品の外部端子とを導電性粒子を用いて接合することにより電子部品を回路基板に実装することも可能であり、また、配線パターンと電子部品の外部端子との接合部分を接着剤で固定することにより電子部品を回路基板に実装することも可能である。
In the first embodiment, the
(実施の形態2)
図3(A)〜(E)は、本発明の実施の形態2による回路基板を製造する方法を示す断面図であり、図1と同一部分には同一符号を付す。この回路基板はラミネート法によりCu合金箔と基板とを密着させて接合する方法を用いたものである。
(Embodiment 2)
FIGS. 3A to 3E are cross-sectional views showing a method for manufacturing a circuit board according to the second embodiment of the present invention, and the same parts as those in FIG. This circuit board uses a method in which the Cu alloy foil and the substrate are bonded together by a laminating method.
まず、図3(A)に示すように、Cu合金箔1及び基板2を準備し、基板2の表面に接着層3を形成する。次いで、Cu合金箔1と接着層2が対向するように位置合わせする。前記Cu合金箔1の製造方法、前記Cu合金箔1のCu合金組成及び基板2の材質は実施の形態1と同様である。
First, as shown in FIG. 3A, a
この後、基板2とCu合金箔1を加圧して圧着する。これによって、図3(B)に示すように、基板2とCu合金箔1は接着層を介して密着して接合され張り合わされる。本実施の形態では実施の形態1と異なり、加熱をすることなく加圧して圧着しているが、基板2とCu合金箔1との間に接着層3を配置しているため、加熱しなくても十分に密着性を確保できる。従って、Cu合金箔1と高分子材料又は樹脂材料からなる基板2との密着性は、従来のCr又はNi等の下地膜を用いた場合や銅箔の表面を粗面化した場合に比べて非常に良い。よって、本実施の形態では、従来の回路基板のように密着性を確保するための下地膜を必要とせず、従来技術のようにCu合金箔の表面を粗面化して密着性を高める必要もない。
Thereafter, the
次に、図3(C)に示すように、Cu合金箔1の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより、Cu合金箔1の上にはレジストパターン4が形成される。
Next, as shown in FIG. 3C, a photoresist film is applied on the
この後、図3(D)に示すように、レジストパターン4をマスクとしてCu合金箔1を塩化第II鉄、塩化第II銅等のエッチング液によってウエットエッチングする。
Thereafter, as shown in FIG. 3D, the
次に、レジストパターン4を除去することにより、図3(E)に示すように、基板2の上にはCu合金箔1からなる配線パターン5a〜5dが形成される。この際、Cu合金箔1を粗面化する必要がないので、エッチング加工によってより微細な配線パターンを形成することが可能となる。また、前述した組成のCu合金箔1は、塩化第II鉄、塩化第II銅等のエッチング液でエッチングできる上、エッチングレートもほぼ同じである。また、従来技術のような下地膜を用いないため、エッチング残渣が残ることもない。
Next, by removing the resist pattern 4,
この後の工程は、図2に示す工程と同様である。
上記実施の形態2においても実施の形態1と同様の効果を得ることができる。
The subsequent steps are the same as the steps shown in FIG.
In the second embodiment, the same effect as in the first embodiment can be obtained.
(実施の形態3)
図4(A),(B)は、本発明の実施の形態3による回路基板の製造方法を示す断面図である。この回路基板はキャスティング法によりCu合金箔上にポリイミド膜を形成する方法を用いたものである。
(Embodiment 3)
4A and 4B are cross-sectional views showing a method for manufacturing a circuit board according to Embodiment 3 of the present invention. This circuit board uses a method of forming a polyimide film on a Cu alloy foil by a casting method.
まず、図4(A)に示すように、Cu合金箔1を準備する。前記Cu合金箔1の製造方法及び前記Cu合金箔1のCu合金組成の材質は実施の形態1と同様である。
First, as shown in FIG. 4A, a
この後、Cu合金箔1の上にポリイミドになる前の樹脂(前駆体)を塗布し、熱処理でイミド化することにより、Cu合金箔1上にはポリイミド膜6が形成される。この際、Cu合金箔1とポリイミド膜6との密着性は、従来の銅箔の表面を粗面化し且つCr又はNi等の下地膜を用いた場合に比べて非常に良い。従って、本実施の形態では、従来の回路基板のように密着性を確保するための下地膜を必要とせず、従来技術のようにCu合金箔の表面を粗面化して密着性を高める必要もない。
Thereafter, a resin (precursor) before becoming polyimide is applied onto the
次に、Cu合金箔1の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより、Cu合金箔1の上にはレジストパターン(図示せず)が形成される。この後、このレジストパターンをマスクとしてCu合金箔1を塩化第II鉄、塩化第II銅等のエッチング液によってウエットエッチングする。次に、レジストパターンを除去することにより、図4(B)に示すように、ポリイミド膜6の上にはCu合金箔1からなる配線パターン5a〜5dが形成される。この際、Cu合金箔1を粗面化する必要がないので、エッチング加工によってより微細な配線パターンを形成することが可能となる。また、前述した組成のCu合金箔1は、塩化第II鉄、塩化第II銅等のエッチング液でエッチングできる上、エッチングレートもほぼ同じである。また、従来技術のような下地膜を用いないため、エッチング残渣が残ることもない。
Next, a photoresist film is applied on the
この後の工程は、図2に示す工程と同様である。 The subsequent steps are the same as the steps shown in FIG.
上記実施の形態3においても実施の形態1と同様の効果を得ることができる。
すなわち、前述したようにCu合金箔1とポリイミド膜6との密着性が4〜6N/cmと非常に良い。このため、配線パターン5a〜5dを微細化しても配線パターンとポリイミド膜6との密着性を十分に確保できる。従って、Cu合金箔を粗面化する必要がないので、エッチング加工によってより微細な配線パターンを形成することが可能となる。また、Cu合金箔1の表面を粗面化しないため、表皮効果における信号の伝播ロスが生じにくい。また、Cu合金箔1を用いることにより、配線パターンとポリイミド膜6との密着性が良く、表皮効果において有利となるため、微細な配線パターンを有し且つ信頼性の高い薄型の回路基板を実現することが可能となる。また、Cu合金箔1はその中のCuがポリイミド膜6に拡散しにくいことが確認されている。また、前述した組成のCu合金箔1は、純Cuと同じエッチング液でエッチングできる。従って、1回のウエットエッチングによりCu合金箔1をエッチングすることが可能であり、エッチング残渣等の問題も生じない。よって、エッチング工程におけるスループットを向上させることができる。
In the third embodiment, the same effect as in the first embodiment can be obtained.
That is, as described above, the adhesion between the
(実施の形態4)
図5(A),(B)は、本発明の実施の形態4による回路基板の製造方法を示す断面図である。この回路基板は基板1の両面に配線パターンを形成するものである。この回路基板はキャスティング法によりCu合金箔上にポリイミド膜を形成し、このポリイミド膜とCu合金箔をラミネート法により接着する方法を用いたものである。
(Embodiment 4)
5A and 5B are cross-sectional views illustrating a method for manufacturing a circuit board according to Embodiment 4 of the present invention. In this circuit board, wiring patterns are formed on both surfaces of the
まず、図5(A)に示すように、Cu合金箔1の上にポリイミド膜6を形成する。この形成方法は図4(A)に示す工程と同様である。
First, as shown in FIG. 5A, a polyimide film 6 is formed on the
次いで、Cu合金箔7を準備し、Cu合金箔7とポリイミド膜6とが対向するように位置合わせする。前記Cu合金箔7の製造方法及び前記Cu合金箔7のCu合金組成は実施の形態1と同様である。 Next, a Cu alloy foil 7 is prepared and aligned so that the Cu alloy foil 7 and the polyimide film 6 face each other. The manufacturing method of the Cu alloy foil 7 and the Cu alloy composition of the Cu alloy foil 7 are the same as those in the first embodiment.
この後、ポリイミド膜6とCu合金箔7を加熱及び加圧することにより実施の形態1と同様の方法で熱圧着する。これによって、図5(B)に示すように、ポリイミド膜6とCu合金箔7は密着して接合され張り合わされる。この際、Cu合金箔7とポリイミド膜6との密着性は、従来のCr又はNi等の下地膜を用いた場合や銅箔の表面を粗面化した場合に比べて非常に良い。従って、本実施の形態では、従来の回路基板のように密着性を確保するための下地膜を必要とせず、従来技術のようにCu合金箔の表面を粗面化して密着性を高める必要もない。尚、ポリイミド膜6とCu合金箔7を実施の形態2と同様の方法で加圧して圧着しても良い。但し、この場合はポリイミド膜6とCu合金箔7との間に接着層を配置することが好ましい。 Thereafter, the polyimide film 6 and the Cu alloy foil 7 are thermocompression bonded in the same manner as in the first embodiment by heating and pressurizing. Thus, as shown in FIG. 5B, the polyimide film 6 and the Cu alloy foil 7 are closely bonded and bonded together. At this time, the adhesion between the Cu alloy foil 7 and the polyimide film 6 is very good as compared with the case where a conventional base film such as Cr or Ni is used or the surface of the copper foil is roughened. Therefore, in the present embodiment, it is not necessary to provide a base film for ensuring adhesion as in the case of a conventional circuit board, and it is also necessary to increase the adhesion by roughening the surface of the Cu alloy foil as in the prior art. Absent. The polyimide film 6 and the Cu alloy foil 7 may be pressed and pressure bonded in the same manner as in the second embodiment. However, in this case, it is preferable to dispose an adhesive layer between the polyimide film 6 and the Cu alloy foil 7.
次に、実施の形態1と同様の方法により、Cu合金箔1及びCu合金箔7それぞれをウエットエッチングすることにより、ポリイミド膜6の表面上及び裏面上それぞれにはCu合金箔1,7からなる配線パターンが形成される(図示せず)。この際、Cu合金箔を粗面化していないため、エッチング加工によってより微細な配線パターンを形成することが可能となる。
Next, each of the
上記実施の形態4においても実施の形態1と同様の効果を得ることができる。 In the fourth embodiment, the same effect as in the first embodiment can be obtained.
尚、上記実施の形態4では、Cu合金箔1上にポリイミド膜6を形成し、このポリイミド膜6とCu合金箔7を張り合わせているが、実施の形態1の方法又は実施の形態2の方法を用いて基板の両面にCu合金箔を張り合わせた回路基板を用いることも可能である。
In the fourth embodiment, the polyimide film 6 is formed on the
また、本実施の形態では、ポリイミド膜6とCu合金箔7を加熱及び加圧することにより実施の形態1と同様の方法で熱圧着しているが、ポリイミド膜6とCu合金箔7との間に接着層を配置し、前記ポリイミド膜と前記Cu合金箔を圧着によって張り合わせることも可能である。 In this embodiment, the polyimide film 6 and the Cu alloy foil 7 are heated and pressed by the same method as in the first embodiment. It is also possible to dispose an adhesive layer on and bond the polyimide film and the Cu alloy foil together by pressure bonding.
(実施の形態5)
図6(A),(B)は、本発明の実施の形態5による回路基板の製造方法を示す断面図である。この回路基板は多層配線構造を有するものである。
(Embodiment 5)
6 (A) and 6 (B) are cross-sectional views showing a method for manufacturing a circuit board according to Embodiment 5 of the present invention. This circuit board has a multilayer wiring structure.
まず、図6(A)に示すように、実施の形態1と同様の方法で図1(B)に示す基板2とCu合金箔1を密着して接合したものを用意する。尚、実施の形態2と同様の方法で図3(B)に示す基板2とCu合金箔1との間に密着層3を配置したものを用いても良いし、実施の形態3と同様の方法で図4(A)に示すCu合金箔1上にポリイミド膜6を形成したものを用いても良い。
First, as shown in FIG. 6 (A), a
次いで、Cu合金箔1の上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像することにより、Cu合金箔1の上にはレジストパターンが形成される。この後、このレジストパターンをマスクとしてCu合金箔1を塩化第II鉄、塩化第II銅等のエッチング液によってウエットエッチングする。次に、前記レジストパターンを除去することにより、基板2の上にはCu合金箔1からなる配線パターンが形成される。
Next, a photoresist film (not shown) is applied on the
この後、配線パターン及び基板2の上にポリイミドになる前の樹脂(前駆体)を塗布し、熱処理することにより、配線パターン及び基板2の上にはポリイミド膜10が形成される。次いで、このポリイミド膜10をエッチング加工することにより、該ポリイミド膜10には配線パターン上に位置するスルーホール10aが形成される。尚、ポリイミド膜が感光性を有するものであれば、ポリイミド膜を露光し現像することにより、スルーホールを形成することができる。
Thereafter, a
次に、図6(B)に示すように、スルーホール10aの底面、内側面及びポリイミド膜10上に膜厚が5nm以上1μm以下のCu合金薄膜11をスパッタリングにより形成し、Cu合金薄膜11の上に電界鍍金法又は無電界鍍金法により膜厚が300nm以上30μm以下のCu鍍金膜12を形成する。尚、Cu鍍金膜12の替わりにCu蒸着膜を形成しても良い。
Next, as shown in FIG. 6B, a Cu alloy
前記Cu合金薄膜11は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0重量%(wt%)含有してなる合金からなるものである。また、より好ましいCu合金薄膜11としては、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有し、残部がCuからなる合金からなるものである。また、さらに好ましいCu合金薄膜としては、Moを1.1〜1.2wt%含有し、残部がCuからなる合金からなるものである。
The Cu alloy
この後、Cu鍍金膜12の上にフォトレジスト膜を(図示せず)塗布し、露光及び現像することにより、Cu鍍金膜12の上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてCu鍍金膜12及びCu合金薄膜11を塩化第II鉄、塩化第II銅等のエッチング液によってウエットエッチングする。次いで、前記レジストパターンを除去することにより、ポリイミド膜10の上にはCu鍍金膜12及びCu合金薄膜11からなる配線パターンが形成される。前記ポリイミド膜10上の配線パターンは基板2上の配線パターンとスルーホール10aを介して電気的に接続される。
Thereafter, a photoresist film (not shown) is applied on the
純CuであるCu鍍金膜12と前述した組成のCu合金薄膜11は、塩化第II鉄、塩化第II銅等のエッチング液でエッチングできる上、エッチングレートもほぼ同じである。さらにCu合金薄膜は純Cuと化学反応上の差異が無く、残渣等の問題も生じない。
The Cu-plated
上記の方法により多層配線構造を有する回路基板が形成される。尚、図6(B)に示す回路基板では基板上に2層の配線層が形成された多層配線構造となっているが、3層以上の配線層を基板上に形成することも可能である。この場合は、図6(B)に示す2層目の配線層を形成する工程を3層目以降も繰り返すことにより、3層以上の多層配線構造を形成することができる。 A circuit board having a multilayer wiring structure is formed by the above method. The circuit board shown in FIG. 6B has a multilayer wiring structure in which two wiring layers are formed on the substrate. However, three or more wiring layers can be formed on the board. . In this case, a multilayer wiring structure having three or more layers can be formed by repeating the process of forming the second wiring layer shown in FIG.
上記実施の形態5においても実施の形態1と同様の効果を得ることができる。 In the fifth embodiment, the same effect as in the first embodiment can be obtained.
また、スルーホール10a内にCu合金薄膜11をスパッタリングにより形成しているため、微細なスルーホール10aであっても膜厚を薄く且つカバレージ良くCu合金薄膜11を成膜することができる。つまり、配線パターンが微細化されてスルーホールの微細化が進んだ場合に特に有効なものとなる。
Further, since the Cu alloy
また、Cu合金薄膜11をスパッタリングにより成膜すると膜厚制御性が非常に良い。
また、ポリイミド膜10とCu合金薄膜11との密着性が非常に良く、実用上必要な密着性を十分に確保することができる。
Further, when the Cu alloy
Further, the adhesion between the
尚、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、実施の形態4による両面に配線パターンを有する回路基板に、実施の形態1における半導体チップ8を実施の形態1と同様の方法を用いて実装することも可能である。
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, the
また、実施の形態5による多層配線構造を有する回路基板に、実施の形態1における半導体チップ8を実施の形態1と同様の方法を用いて実装することも可能である。
Further, the
また、実施の形態5では、基板2の片面に多層配線構造を設けているが、基板2の両面に多層配線構造を設けることも可能である。
In the fifth embodiment, the multilayer wiring structure is provided on one surface of the
また、上記実施の形態では、ポリイミド、液晶ポリマー、テフロン(登録商標)又はエポキシ樹脂等からなる高分子材料或いは樹脂材料によって形成された基板2を用いているが、基板の材質はこれらに限定されるものではなく、基板の材質を種々変更して実施することも可能である。例えば、Al2O3又はAl2O3を主原料とした複合酸化物、AlN、SiO2などのセラミック、紙基材フェノール樹脂銅張積層板、紙基材エポキシ樹脂銅張積層板、合成繊維布基材エポキシ樹脂銅張積層板、ガラス布・紙複合基材エポキシ樹脂銅張積層板、ガラス布・ガラス不織布複合基材エポキシ樹脂銅張積層板、ガラス布基材エポキシ樹脂銅張積層板、ガラス基材ポリイミド樹脂銅張積層板、ガラス基材BT樹脂銅張積層板、ガラス基材ふっ素樹脂銅張積層板、ガラス基材熱硬化型PPO樹脂銅張積層板などの基板を用いることも可能である。
In the above embodiment, the
以下、実施例について説明する。
市販のポリイミド、液晶ポリマー、テフロン(登録商標)、エポキシ樹脂からなる基板を準備する。また、電解鍍金法により作製したCu合金箔を準備する。次いで、前記Cu合金箔と前記基板を熱圧着により密着して接合する。このようにしてCu合金箔/樹脂基材を作製した。このCu合金箔/樹脂基材の常態での接着強度と、121℃100%RHの環境に96時間曝露した後のCu合金箔と樹脂基材の接着強度をJIS、C-6481に従って銅パターン幅50μmで90度ピール試験法にて評価した。
Examples will be described below.
A substrate made of commercially available polyimide, liquid crystal polymer, Teflon (registered trademark), and epoxy resin is prepared. Moreover, Cu alloy foil produced by the electrolytic plating method is prepared. Next, the Cu alloy foil and the substrate are closely bonded by thermocompression bonding. In this way, a Cu alloy foil / resin substrate was produced. This copper alloy foil / resin substrate adhesion strength in the normal state and the Cu alloy foil / resin substrate adhesion strength after exposure to an environment of 121 ° C and 100% RH for 96 hours are measured according to JIS and C-6481. Evaluation was made by a 90 degree peel test method at 50 μm.
実施例の評価に当たり、作成した試験基材は表1の通りである。表1におけるCu合金箔の組成は、実施例1〜4がTiを0.5〜5重量%含有し、残部がCuからなる合金であり、実施例5〜8がMoを0.5〜5重量%含有し、残部がCuからなる合金であり、実施例9〜12がNiを0.5〜5重量%含有し、残部がCuからなる合金であり、実施例13〜16がAgを0.5〜5重量%含有し、残部がCuからなる合金である。 In the evaluation of the examples, the prepared test substrates are as shown in Table 1. The composition of the Cu alloy foil in Table 1 is an alloy in which Examples 1 to 4 contain 0.5 to 5% by weight of Ti and the balance is made of Cu, and Examples 5 to 8 contain 0.5 to 5% by weight of Mo. The balance is an alloy made of Cu, Examples 9 to 12 contain 0.5 to 5% by weight of Ni, the balance is an alloy made of Cu, and Examples 13 to 16 contain 0.5 to 5% by weight of Ag. The balance is an alloy made of Cu.
また、表1に記載する実施例の効果を確認する為に、表2に記載する比較例となる試験基材を作成した。 Moreover, in order to confirm the effect of the Example described in Table 1, the test base material used as the comparative example described in Table 2 was created.
上記の表1及び表2の通りの実施例および比較例のCu合金箔/樹脂基材の常態での接着強度と、121℃100%RHの環境に96時間曝露した後のCu合金箔と樹脂基材の接着強度をJIS、C-6481に従って銅パターン幅50μmで90度ピール試験法にて評価した。
評価の結果は表3の通りである。
Example 1 and Table 2 Cu alloy foils / resin base materials in the normal state as shown in Table 1 and Table 2 above, and Cu alloy foils and resins after being exposed to an environment of 121 ° C. and 100% RH for 96 hours The adhesive strength of the substrate was evaluated by a 90 ° peel test method with a copper pattern width of 50 μm according to JIS C-6481.
The results of evaluation are as shown in Table 3.
上記の表3の通り、Cuを主成分としてTi,Mo,Ni,Al,Agの内より少なくとも1種類以上の金属が0.5〜5重量%で含有される合金材料を用いたCu合金箔と各種樹脂基材を張り合わせてなる回路基板はいずれも高密着性であり、かつPCT後での経時変化が少ない為に環境に左右されないで安定で、回路基板として高信頼性を得られることが確認される。 As shown in Table 3, Cu alloy foils using various alloy materials containing 0.5 to 5% by weight of at least one metal of Ti, Mo, Ni, Al, and Ag with Cu as the main component and various types It is confirmed that all circuit boards made by laminating resin base materials have high adhesion and are stable without being influenced by the environment because of little change over time after PCT, and high reliability can be obtained as a circuit board. The
上記の表3にある、比較例1,2も密着性の常態およびPCT後の結果は充分に産業上の有用性を確保しているが、金属Crはエッチング中に酸素と結合して六価クロムを生成し、この六価クロムは環境上極めて毒性が高く、PRTR規制やRoHS規制でも特に指定される為に、特性は得られてもこうした環境上の問題が生じる為に、使用撤廃の方向に進んでいる。これは従来、本発明の従来技術で産業上、使用されているNiCrについても同様であり、技術的な優位性以外にも本発明は環境上の優位性も多く含むことは確認できる。 In Comparative Examples 1 and 2 in Table 3 above, the normal state of adhesion and the results after PCT sufficiently ensure industrial usefulness, but metal Cr is bonded to oxygen during etching to be hexavalent. Since this hexavalent chromium is extremely toxic in the environment and is specified in the PRTR regulations and RoHS regulations, it causes environmental problems even if its characteristics are obtained. Is going on. This is the same for NiCr used in the industry in the prior art of the present invention, and it can be confirmed that the present invention includes many environmental advantages in addition to the technical advantages.
即ち、本発明の構造にて得られた回路基板を用いてフレキシブルプリント配線板を製造すると、耐環境性、特には高温高湿環境下に暴露された後での接着強度が優れる為に、高温高湿の厳しい環境下でも機能を損なうことなく作動する電気機器回路として好適なCu合金箔/樹脂基板及びフレキシブルプリント配線板を提供することができるという有利性が与えられる。 That is, when a flexible printed wiring board is manufactured using the circuit board obtained by the structure of the present invention, the environment resistance, particularly the adhesive strength after being exposed to a high temperature and high humidity environment is excellent. There is an advantage that it is possible to provide a Cu alloy foil / resin substrate and a flexible printed wiring board suitable as an electric equipment circuit that operates without impairing the function even in a severe environment of high humidity.
1…Cu合金箔
2…基板
3…接着層
4…レジストパターン
5a〜5d…配線パターン
6…ポリイミド膜
7…Cu合金箔
8…半導体チップ
9…Auバンプ
10…ポリイミド膜
10a…スルーホール
11…Cu合金薄膜
12…Cu鍍金膜又はCu蒸着膜
101…銅箔
102…ポリイミド基板
103a〜103d…配線パターン
104…下地膜
105…ポリイミド膜
DESCRIPTION OF
Claims (23)
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板。 A circuit board in which a substrate and a Cu alloy foil are bonded together,
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Feature circuit board.
前記Cu合金箔は、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有し、残部がCuからなる合金からなることを特徴とする回路基板。 A circuit board in which a substrate and a Cu alloy foil are bonded together,
The Cu alloy foil is characterized in that it contains at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag in a total amount of 0.5 to 5.0 wt%, and the balance is made of an alloy consisting of Cu. Circuit board to do.
前記Cu合金箔上に形成されたポリイミド膜と、
を具備する回路基板であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板。 Cu alloy foil;
A polyimide film formed on the Cu alloy foil;
A circuit board comprising:
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Feature circuit board.
前記第1のCu合金箔上に形成されたポリイミド膜と、
前記ポリイミド膜上に張り合わされた第2のCu合金箔と、
を具備する回路基板であって、
前記第1のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、
前記第2のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板。 A first Cu alloy foil;
A polyimide film formed on the first Cu alloy foil;
A second Cu alloy foil laminated on the polyimide film;
A circuit board comprising:
The first Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Become
The second Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. A circuit board characterized by comprising:
前記基板の表面に配置された第1のCu合金箔と、
前記基板の裏面に配置された第2のCu合金箔と、
を具備する回路基板であって、
前記第1のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、厚さが5μm以上50μm以下であり、
前記第2のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、厚さが5μm以上50μm以下であることを特徴とする回路基板。 A substrate,
A first Cu alloy foil disposed on the surface of the substrate;
A second Cu alloy foil disposed on the back surface of the substrate;
A circuit board comprising:
The first Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. The thickness is not less than 5 μm and not more than 50 μm,
The second Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. And a thickness of 5 μm or more and 50 μm or less.
前記基板上に形成され、Cu合金箔からなる配線パターンと、
を具備する回路基板であって、
前記配線パターンは、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板。 A substrate,
A wiring pattern formed on the substrate and made of Cu alloy foil;
A circuit board comprising:
The wiring pattern is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. A circuit board.
前記基板上に形成され、Cu合金箔からなる第1の配線パターンと、
前記第1の配線パターン及び前記基板の上に形成された絶縁膜と、
前記絶縁膜上に形成された第2の配線パターンと、
を具備する回路基板であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、厚さが5μm以上50μm以下であり、
前記第2の配線パターンは、薄膜と、該薄膜上に形成されたCu膜とを有し、
前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、膜厚が5nm以上1μm以下であることを特徴とする回路基板。 A substrate,
A first wiring pattern formed on the substrate and made of a Cu alloy foil;
An insulating film formed on the first wiring pattern and the substrate;
A second wiring pattern formed on the insulating film;
A circuit board comprising:
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag. Is not less than 5 μm and not more than 50 μm,
The second wiring pattern includes a thin film and a Cu film formed on the thin film,
The thin film is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag. A circuit board having a thickness of 5 nm to 1 μm.
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板の製造方法。 A method of manufacturing a circuit board comprising a step of bonding a substrate and a Cu alloy foil by thermocompression bonding,
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. A method of manufacturing a circuit board.
前記Cu合金箔は、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有し、残部がCuからなる合金からなることを特徴とする回路基板の製造方法。 A circuit board manufacturing method comprising a step of bonding a substrate and a Cu alloy foil by thermocompression bonding,
The Cu alloy foil is characterized in that it contains at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag in a total amount of 0.5 to 5.0 wt%, and the balance is made of an alloy consisting of Cu. Circuit board manufacturing method.
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板の製造方法。 A method of manufacturing a circuit board comprising a step of arranging an adhesive layer between a substrate and a Cu alloy foil, and bonding the substrate and the Cu alloy foil by pressure bonding,
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. A method of manufacturing a circuit board.
前記配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、
前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が300nm以上30μm以下のCu膜を形成する工程と、
前記Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記Cu膜及び前記薄膜からなる配線パターンを形成する工程をさらに具備し、
前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする請求項15に記載の回路基板の製造方法。 After the step of forming the wiring pattern,
Forming an insulating film on the wiring pattern and the substrate;
Forming a thin film on the insulating film by sputtering or vapor deposition;
Forming a Cu film having a thickness of 300 nm or more and 30 μm or less on the thin film by an electric field plating method or an electroless plating method;
Etching the Cu film and the thin film further to form a wiring pattern comprising the Cu film and the thin film on the insulating film,
The thin film is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. The method for manufacturing a circuit board according to claim 15.
前記前駆体に熱処理を施して該前駆体をイミド化することにより、前記Cu合金箔上にポリイミド膜を形成する工程と、
を具備する回路基板の製造方法であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板の製造方法。 Applying a polyimide precursor on the Cu alloy foil;
Forming a polyimide film on the Cu alloy foil by subjecting the precursor to heat treatment to imidize the precursor;
A circuit board manufacturing method comprising:
The Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. A method of manufacturing a circuit board.
前記配線パターン及び前記ポリイミド膜の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、
前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が300nm以上30μm以下のCu膜を形成する工程と、
前記Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記Cu膜及び前記薄膜からなる配線パターンを形成する工程をさらに具備し、
前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする請求項18に記載の回路基板の製造方法。 After the step of forming the wiring pattern,
Forming an insulating film on the wiring pattern and the polyimide film;
Forming a thin film on the insulating film by sputtering or vapor deposition;
Forming a Cu film having a thickness of 300 nm or more and 30 μm or less on the thin film by an electric field plating method or an electroless plating method;
Etching the Cu film and the thin film to further form a wiring pattern comprising the Cu film and the thin film on the insulating film;
The thin film is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. The method for manufacturing a circuit board according to claim 18.
前記前駆体に熱処理を施して該前駆体をイミド化することにより、前記第1のCu合金箔上にポリイミド膜を形成する工程と、
前記ポリイミド膜上に第2のCu合金箔を熱圧着によって張り合わせる工程と、
を具備する回路基板の製造方法であって、
前記第1のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、
前記第2のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板の製造方法。 Applying a polyimide precursor on the first Cu alloy foil;
Forming a polyimide film on the first Cu alloy foil by subjecting the precursor to heat treatment to imidize the precursor;
Bonding the second Cu alloy foil on the polyimide film by thermocompression bonding;
A circuit board manufacturing method comprising:
The first Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Become
The second Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. A circuit board manufacturing method comprising:
前記ポリイミドワニスに熱処理を施して該ポリイミドワニスを硬化することにより、前記第1のCu合金箔上にポリイミド膜を形成する工程と、
前記ポリイミド膜と第2のCu合金箔との間に接着層を配置し、前記ポリイミド膜と前記第2のCu合金箔を圧着によって張り合わせる工程と、
を具備する回路基板の製造方法であって、
前記第1のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、
前記第2のCu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなることを特徴とする回路基板の製造方法。 Applying a thermoplastic polyimide varnish on the first Cu alloy foil;
Forming a polyimide film on the first Cu alloy foil by applying heat treatment to the polyimide varnish to cure the polyimide varnish;
Placing an adhesive layer between the polyimide film and the second Cu alloy foil, and bonding the polyimide film and the second Cu alloy foil together by pressure bonding;
A circuit board manufacturing method comprising:
The first Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. Become
The second Cu alloy foil is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag. A circuit board manufacturing method comprising:
前記Cu合金箔をエッチング加工することにより、前記基板上に前記Cu合金箔からなる第1の配線パターンを形成する工程と、
前記第1の配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、
前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が300nm以上30μm以下のCu膜を形成する工程と、
前記Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記Cu膜及び前記薄膜からなる第2の配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記Cu合金箔は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、
前記薄膜は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5〜5.0wt%含有してなる合金からなり、膜厚が5nm以上1μm以下であることを特徴とする回路基板の製造方法。 Bonding the substrate and the Cu alloy foil by thermocompression bonding;
Etching the Cu alloy foil to form a first wiring pattern made of the Cu alloy foil on the substrate;
Forming an insulating film on the first wiring pattern and the substrate;
Forming a thin film on the insulating film by sputtering or vapor deposition;
Forming a Cu film having a thickness of 300 nm or more and 30 μm or less on the thin film by an electric field plating method or an electroless plating method;
Forming a second wiring pattern comprising the Cu film and the thin film on the insulating film by etching the Cu film and the thin film; and
A circuit board manufacturing method comprising:
The Cu alloy foil is made of an alloy containing, as a main component, Cu and containing at least one element selected from the group consisting of Ti, Mo, Ni, Al, and Ag in a total amount of 0.5 to 5.0 wt%,
The thin film is made of an alloy containing Cu as a main component and containing a total of 0.5 to 5.0 wt% of at least one element selected from the group consisting of Ti, Mo, Ni, Al and Ag. A method for producing a circuit board, wherein the thickness is 5 nm or more and 1 μm or less.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008725A JP2005203581A (en) | 2004-01-16 | 2004-01-16 | Circuit board and manufacturing method thereof |
PCT/JP2004/017070 WO2005069706A1 (en) | 2004-01-16 | 2004-11-17 | Circuit board and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008725A JP2005203581A (en) | 2004-01-16 | 2004-01-16 | Circuit board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203581A true JP2005203581A (en) | 2005-07-28 |
Family
ID=34792245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008725A Withdrawn JP2005203581A (en) | 2004-01-16 | 2004-01-16 | Circuit board and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2005203581A (en) |
WO (1) | WO2005069706A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180030150A (en) * | 2015-07-17 | 2018-03-21 | 로저스 저매니 게엠베하 | A substrate for an electric circuit and a method for producing a substrate of the above type |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02122926A (en) * | 1988-11-01 | 1990-05-10 | Mitsui Toatsu Chem Inc | Flexible copper-clad board |
JPH05251844A (en) * | 1991-12-27 | 1993-09-28 | Southwall Technol Inc | Manufacture for flexible circuit board |
JPH05315740A (en) * | 1992-05-06 | 1993-11-26 | Fujimori Kogyo Kk | Coppered film for printed circuit and manufacture thereof |
JPH0786736A (en) * | 1993-09-14 | 1995-03-31 | Fujitsu Ltd | Thin film multilayer circuit board |
JPH10193505A (en) * | 1997-01-09 | 1998-07-28 | Sumitomo Metal Mining Co Ltd | 2 layer flexible circuit board production method |
JP2003064430A (en) * | 2001-08-20 | 2003-03-05 | Nippon Mining & Metals Co Ltd | Copper alloy foil for laminate sheet |
-
2004
- 2004-01-16 JP JP2004008725A patent/JP2005203581A/en not_active Withdrawn
- 2004-11-17 WO PCT/JP2004/017070 patent/WO2005069706A1/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180030150A (en) * | 2015-07-17 | 2018-03-21 | 로저스 저매니 게엠베하 | A substrate for an electric circuit and a method for producing a substrate of the above type |
KR102295797B1 (en) * | 2015-07-17 | 2021-08-31 | 로저스 저매니 게엠베하 | Substrates for electrical circuits and methods for producing substrates of this type |
Also Published As
Publication number | Publication date |
---|---|
WO2005069706A1 (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5374469A (en) | Flexible printed substrate | |
US7495177B2 (en) | Printed wiring board, its manufacturing method, and circuit device | |
KR100902970B1 (en) | Printed wiring board and circuit device using the same | |
US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
JP2006278774A (en) | Double-sided wiring board, method for manufacturing the same and base substrate thereof | |
WO2007058147A1 (en) | Printed wiring board, method for manufacturing same and use of same | |
JP2005158887A (en) | Circuit board and its production process | |
KR20080044174A (en) | Semiconductor package and method for manufacturing the same | |
US7307022B2 (en) | Method of treating conductive layer for use in a circuitized substrate and method of making said substrate having said conductive layer as part thereof | |
JP2009253294A (en) | Wiring substrate and method for manufacturing the wiring substrate | |
US20020086171A1 (en) | Laminate for electronic circuit | |
KR20060052481A (en) | Copper-clad laminate for cof and carrier tape for cof | |
JP2007013048A (en) | Multilayer wiring board manufacturing method | |
JPH11163525A (en) | Manufacture of multilayer wiring board | |
JP2005244104A (en) | Manufacturing method of wiring board | |
JP2005203581A (en) | Circuit board and manufacturing method thereof | |
JP4445778B2 (en) | Wiring board manufacturing method | |
JPH04144190A (en) | Circuit board and manufacture thereof | |
JP4200664B2 (en) | Multilayer substrate and manufacturing method thereof | |
JP2002158447A (en) | Multilayer wiring board and method of manufacturing the same | |
JP2003282773A (en) | Multilayer wiring board, its manufacturing method, and semiconductor device | |
JP2004235554A (en) | Printed-wiring board and multilayer wiring board and their manufacturing method | |
JPH05267810A (en) | Double-sided board and manufacture of the same | |
JPH1117300A (en) | Wiring board and circuit part mounting body and electronic part package and manufacture of wiring board and manufacture of package of electronic part | |
JP2000036664A (en) | Multilayer wiring board and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |