JP2005202312A5 - - Google Patents

Download PDF

Info

Publication number
JP2005202312A5
JP2005202312A5 JP2004010811A JP2004010811A JP2005202312A5 JP 2005202312 A5 JP2005202312 A5 JP 2005202312A5 JP 2004010811 A JP2004010811 A JP 2004010811A JP 2004010811 A JP2004010811 A JP 2004010811A JP 2005202312 A5 JP2005202312 A5 JP 2005202312A5
Authority
JP
Japan
Prior art keywords
conductive layer
lower conductive
electro
optical device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004010811A
Other languages
English (en)
Other versions
JP4457672B2 (ja
JP2005202312A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2004010811A priority Critical patent/JP4457672B2/ja
Priority claimed from JP2004010811A external-priority patent/JP4457672B2/ja
Publication of JP2005202312A publication Critical patent/JP2005202312A/ja
Publication of JP2005202312A5 publication Critical patent/JP2005202312A5/ja
Application granted granted Critical
Publication of JP4457672B2 publication Critical patent/JP4457672B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (30)

  1. 基板上に、
    所定パターンを有する第１下側導電層と、
    該第１下側導電層の上層側に積層され且つチャネル領域、ソース領域及びドレイン領域
    を有する半導体層と、
    前記チャネル領域にゲート絶縁膜を介して積層されたゲート電極と、
    前記ゲート電極に電気的に繋がった走査線と、
    該走査線の上層側に積層され且つ前記半導体層を上側から覆う上側遮光膜と、
    前記ドレイン領域に電気的に接続された画素電極と
    を備えており、
    前記第１下側導電層は、前記ソース領域に接続されているとともに前記走査線と交差し
    て延びるデータ線の全部又は一部として機能することを特徴とする電気光学装置。
  2. 前記基板上に、
    所定パターンを有する第１下側導電層と、
    該第１下側導電層の上層側に積層され且つチャネル領域、ソース領域及びドレイン領域
    を有する半導体層と、
    前記チャネル領域にゲート絶縁膜を介して積層されたゲート電極と、
    ゲート電極に電気的につながった走査線と、
    該走査線の上層側に積層され且つ前記半導体層を上側から覆う上側遮光膜と、
    前記ドレイン領域に電気的に接続された画素電極と、
    前記ドレイン領域及び前記画素電極に電気的に接続された画素電位中継層とを備えてな
    り、
    前記第１下側導電層は、前記ドレイン領域に接続されているとともに前記画素電位中継
    層の全部又は一部として機能することを特徴とする電気光学装置。
  3. 前記基板上に、
    前記第１下側導電層に加えて又は代えて、前記半導体層の下層側に積層され且つ所定パ
    ターンを有する第２下側導電層と、
    前記ドレイン領域及び前記画素電極に電気的に接続された画素電位中継層とを更に備え
    てなり、
    前記第２下側導電層は、前記ドレイン領域に接続されているとともに前記画素電位中継
    層の全部又は一部として機能することを特徴とする請求項１に記載の電気光学装置。
  4. 前記第２下側導電層及び前記第１下側導電層は同一膜からなることを特徴とする請求項
    ３に記載の電気光学装置。
  5. 前記基板上に、
    前記半導体層の下層側に積層され且つ所定パターンを有する第３下側導電層と、
    少なくとも前記走査線に沿って延びる共通電位線とを更に備えてなり、
    前記第３下側導電層は、前記共通電位線の全部又は一部として機能することを特徴とす
    る請求項１、３又は４に記載の電気光学装置。
  6. 前記第３下側導電層及び前記第１下側導電層は同一膜からなることを特徴とする請求項
    ５に記載の電気光学装置。
  7. 前記第３下側導電層及び前記第２下側導電層は同一膜からなることを特徴とする請求項
    ５に記載の電気光学装置。
  8. 前記第１下側導電層と、前記第２下側導電層及び前記第３下側導電層の少なくとも一つ
    とは平面的に見て相互に重なり合う部分を有することを特徴とする請求項３乃至７のいず
    れか一項に記載の電気光学装置。
  9. 前記重なり合う部分は、平面的に見て前記チャネル領域と重なり合うことを特徴とする
    請求項８に記載の電気光学装置。
  10. 前記第３下側導電層は、前記半導体層の下層側且つ前記第１下側導電層又は前記第２導
    電層の上層側に層間絶縁膜を介して積層されていることを特徴とする請求項５乃至９のい
    ずれか一項に記載の電気光学装置。
  11. 前記データ線の全部は前記半導体層の下層側に積層されており、
    前記第１下側導電層は前記データ線の全部として機能することを特徴とする請求項１及
    び３乃至１０のいずれか一項に記載の電気光学装置。
  12. 前記データ線の一部は前記上側遮光膜の上層側に積層されており、
    前記第１下側導電層は前記データ線の他の一部として機能することを特徴とする請求項
    １及び３乃至１０のいずれか一項に記載の電気光学装置。
  13. 前記上側遮光膜の上層側に積層された前記データ線の一部は、前記半導体層及び前記上
    側遮光膜の存在しない平面領域に開孔された第１コンタクトホールを介して前記第１下側
    導電層に接続されており、
    前記第１下側導電層は、前記上側遮光膜が存在する平面領域に開孔された第２コンタク
    トホールを介して前記ソース領域に接続されていることを特徴とする請求項１２に記載の
    電気光学装置。
  14. 前記第１下側導電層は積層構造を有することを特徴とする請求項１３に記載の電気光学
    装置。
  15. 前記上側遮光膜の上層側に積層された前記データ線の一部及び前記第１下側導電層は、
    前記走査線に交差して連続的に延びることを特徴とすることを特徴とする請求項１２乃至
    １４のいずれか一項に記載の電気光学装置。
  16. 前記第１下側導電層、第２下側遮光膜及び前記第３下側導電層の少なくとも一つは、導
    電性の遮光膜からなり且つ前記半導体層を下側から覆うことを特徴とする請求項１乃至１
    ５のいずれか一項に記載の電気光学装置。
  17. 前記上側遮光膜は、導電性の遮光膜からなり且つ所定種類の配線又は電極としても機能
    することを特徴とする請求項１乃至１６のいずれか一項に記載の電気光学装置。
  18. 前記上側遮光膜は前記共通電位線の一部として機能するとともに、前記第３下側導電層
    は前記共通電位線の別の一部として機能することを特徴とする請求項５乃至１７のいずれ
    か一項に記載の電気光学装置。
  19. 前記ドレイン領域及び前記画素電極に電気的に接続された画素電位側容量電極、該画素
    電位側容量電極に対向配置された共通電位側容量電極、及びこれら両電極に挟持された誘
    電体膜からなる蓄積容量を更に備えてなり、
    前記上側遮光膜は前記画素電位側容量電極の少なくとも一部又は前記共通電位側容量電
    極の少なくとも一部として機能することを特徴とする請求項１乃至１８のいずれか一項に
    記載の電気光学装置。
  20. 前記画素電位側容量電極は前記画素電位中継層の少なくとも一部として機能することを
    特徴とする請求項１９に記載の電気光学装置。
  21. 前記共通電位側容量電極は前記共通電位線の少なくとも一部として機能することを特徴
    とする請求項１９又は２０に記載の電気光学装置。
  22. 前記基板に対して、電気光学物質を介して他の基板が対向配置されてなることを特徴と
    する請求項１乃至２１のいずれか一項に記載の電気光学装置。
  23. 前記上側遮光膜は、高融点金属及び半導体からなる導電性の積層構造を有し、
    前記基板上の周辺領域において、前記上側遮光膜は、前記周辺領域に作り込まれるＣＭ
    ＯＳ（Complementary MOS）回路内のＰ型及びＮ型薄膜トランジスタのソース・ドレイン
    領域に接続される配線又は電極として用いられることを特徴とする請求項１乃至２２のい
    ずれか一項に記載の電気光学装置。
  24. 基板上に、
    所定パターンを有する第１下側導電層と、
    該第１下側導電層の上層側に積層され且つチャネル領域、ソース領域及びドレイン領域
    を有する半導体層と、
    前記チャネル領域にゲート絶縁膜を介して積層されたゲート電極と、
    前記ゲート電極に電気的に繋がった走査線と、
    該走査線の上層側に積層され且つ前記半導体層を上側から覆う上側遮光膜と、
    前記ドレイン領域に電気的に接続された画素電極と
    前記ドレイン領域及び前記画素電極に電気的に接続され当該基板の面において島状に点
    在する画素電位側容量電極と
    を備えてなり、
    前記第１下側導電層は、前記ドレイン領域に接続されているとともに前記画素電位側容
    量電極の全部又は一部として機能することを特徴とする電気光学装置。
  25. 前記画素電位側容量電極に対向配置される共通電位側容量電極と、前記画素電位側容量
    電極及び前記共通電位側容量電極に挟持される誘電体膜とを備えてなり、
    前記画素電位側容量電極、前記共通電位側容量電極及び前記誘電体膜は前記半導体層の
    下側において蓄積容量を構成することを特徴とする請求項２４に記載の電気光学装置。
  26. 前記第１下側導電層は前記データ線の全部又は一部として機能する部分を含み、
    当該部分と、前記第１下側導電層のうち前記画素電位側容量電極の全部又は一部として
    機能する部分とが同一膜からなることを特徴とする請求項２４又は２５に記載の電気光学
    装置。
  27. 前記ドレイン領域及び前記画素電極に電気的に接続された画素電位中継層を更に備えて
    なり、
    前記第１下側導電層は前記画素電位側容量電極の全部又は一部として機能する部分を含
    み、
    当該部分と、前記第１下側導電層のうち前記画素電位側容量電極の全部又は一部として
    機能する部分とが同一膜からなることを特徴とする請求項２４乃至２６のいずれか一項に
    記載の電気光学装置。
  28. 基板上に、
    所定パターンを有する第１下側導電層と、
    該第１下側導電層の上層側に積層され且つチャネル領域、ソース領域及びドレイン領域
    を有する半導体層と、
    前記チャネル領域にゲート絶縁膜を介して積層されたゲート電極と、
    前記ゲート電極に電気的に繋がった走査線と、
    該走査線の上層側に積層され且つ前記半導体層を上側から覆う上側遮光膜と、
    前記ドレイン領域に電気的に接続された画素電極と
    前記データ線及び前記走査線の少なくとも一方に沿って当該基板の面において島状に点
    在しながら延びる共通電位側容量電極と
    を備えてなり、
    前記第１下側導電層は、前記共通電位側容量電極の全部又は一部として機能することを
    特徴とする電気光学装置。
  29. 前記共通電位側容量電極に対向配置される画素電位側容量電極と、前記共通電位側容量
    電極及び該画素電位側容量電極に挟持される誘電体膜とを備えてなり、
    前記共通電位側容量電極、前記画素電位側容量電極及び前記誘電体膜は前記半導体層の
    下側において蓄積容量を構成することを特徴とする請求項２８に記載の電気光学装置。
  30. 請求項１乃至２９のいずれか一項に記載の電気光学装置を具備してなることを特徴とす
    る電子機器。
JP2004010811A 2004-01-19 2004-01-19 電気光学装置及び電子機器 Expired - Fee Related JP4457672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004010811A JP4457672B2 (ja) 2004-01-19 2004-01-19 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004010811A JP4457672B2 (ja) 2004-01-19 2004-01-19 電気光学装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2005202312A JP2005202312A (ja) 2005-07-28
JP2005202312A5 true JP2005202312A5 (ja) 2006-06-08
JP4457672B2 JP4457672B2 (ja) 2010-04-28

Family

ID=34823430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004010811A Expired - Fee Related JP4457672B2 (ja) 2004-01-19 2004-01-19 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4457672B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4957023B2 (ja) * 2006-03-09 2012-06-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2010032830A (ja) * 2008-07-30 2010-02-12 Sony Corp 表示装置と電子機器

Similar Documents

Publication Publication Date Title
US9620531B2 (en) TFT array substrate, display panel and display device
JP2023138517A5 (ja) 表示装置
US9012273B2 (en) Method of manufacturing a flat panel display device
JP2024036322A5 (ja) 表示装置
CN107490913B (zh) 阵列基板、显示面板及显示装置
JP2001356709A5 (ja)
JP2003195330A5 (ja)
JP2007510949A (ja) タッチスクリーン機能を有する液晶表示装置及びその製造方法
KR970071090A (ko) 액티브 매트릭스 기판 및 그 제조 방법
JP2009063994A5 (ja)
TW201928635A (zh) 具有觸控感測器的顯示器及製造其之方法
JPWO2015087586A1 (ja) 半導体装置およびその製造方法
JP2011075695A5 (ja)
US10101853B2 (en) Display with shallow contact holes and reduced metal residue at planarization layer steps
JP2006091274A5 (ja)
JP2002156653A5 (ja)
TW201447450A (zh) 觸控顯示面板及其製造方法
CN104142594B (zh) 薄膜晶体管基板及显示装置
JP2009122256A5 (ja)
JP2008020791A5 (ja)
TW202102915A (zh) 畫素陣列基板
JP2004170908A5 (ja)
JP2001265253A5 (ja)
JP2004177589A5 (ja)
JP2005202312A5 (ja)