JP2005197576A - Method for manufacturing thin-film transistor, electro-optical device, and electronic device - Google Patents

Method for manufacturing thin-film transistor, electro-optical device, and electronic device Download PDF

Info

Publication number
JP2005197576A
JP2005197576A JP2004004124A JP2004004124A JP2005197576A JP 2005197576 A JP2005197576 A JP 2005197576A JP 2004004124 A JP2004004124 A JP 2004004124A JP 2004004124 A JP2004004124 A JP 2004004124A JP 2005197576 A JP2005197576 A JP 2005197576A
Authority
JP
Japan
Prior art keywords
film
substrate
thin film
laser
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004004124A
Other languages
Japanese (ja)
Inventor
Kazuyuki Miyashita
一幸 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004004124A priority Critical patent/JP2005197576A/en
Publication of JP2005197576A publication Critical patent/JP2005197576A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a poly-silicon film which has very high quality and contains less impurities. <P>SOLUTION: Formation of a semiconductor layer, measurement of the film thickness of the semiconductor layer, and crystallization thereof by light irradiation are carried out continuously, without being exposed to atmosphere, and the crystallization is carried out with an optimum light irradiation energy density found from the film thickness. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は薄膜トランジスタの製造方法、及びその薄膜トランジスタを表示画素のスイッチング素子として備える電気光学装置、及び電子機器に関し、特に、単結晶半導体基板上あるいは絶縁体上薄膜トランジスタを形成するのに好適な薄膜トランジスタの製造方法に関するものである。   The present invention relates to a method for manufacturing a thin film transistor, an electro-optical device including the thin film transistor as a switching element of a display pixel, and an electronic apparatus. It is about the method.

従来、多結晶シリコン(poly−Si)等の半導体薄膜は薄膜トランジスタ(TFT)や太陽電池に広く利用されている。とりわけpoly−SiTFTは、キャリア移動度が高い上、ガラス基板のような透明の絶縁基板上に作製できるという特徴を生かして、液晶表示装置、液晶プロジェクタや有機EL表示装置などのスイッチング素子、或いは液晶駆動用ドライバの回路素子として広く用いられている。   Conventionally, semiconductor thin films such as polycrystalline silicon (poly-Si) have been widely used for thin film transistors (TFTs) and solar cells. In particular, poly-Si TFTs have high carrier mobility and can be manufactured on a transparent insulating substrate such as a glass substrate, so that switching elements such as liquid crystal display devices, liquid crystal projectors and organic EL display devices, or liquid crystal devices can be used. It is widely used as a circuit element of a driver for driving.

ガラス基板上に高性能なTFTを作製する方法としては高温プロセスと呼ばれている製造方法がすでに実用化されている。TFTの製造プロセスの中でも、最高温度が1000℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質の多結晶シリコンを成膜する事ができる点、シリコンの熱酸化により良質のゲート絶縁層を得ることができる点、及び清浄な多結晶シリコンとゲート絶縁層との界面を形成できる点である。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能TFTを安定的に製造することができる。しかし、高温プロセスでは固相成長によりSi膜の結晶化をおこなうために、600℃程度の温度で48時間程度の長時間の熱処理を必要とする。これは大変長時間の工程であり、工程のスループットを上げるためには必然的に熱処理炉を多数必要とし、低コスト化が難しいという点が課題である。加えて、耐熱性の高い絶縁性基板として石英ガラスを使わざるを得ないため基板価格が高く、大面積化には向かないとされている。   As a method for producing a high-performance TFT on a glass substrate, a manufacturing method called a high-temperature process has already been put into practical use. Among TFT manufacturing processes, a process using a high temperature having a maximum temperature of about 1000 ° C. is generally called a high temperature process. The characteristics of the high-temperature process are that a relatively good quality polycrystalline silicon can be formed by solid phase growth of silicon, a good quality gate insulating layer can be obtained by thermal oxidation of silicon, and clean polycrystalline. This is the point that an interface between silicon and the gate insulating layer can be formed. Due to these characteristics, a high-performance TFT having high mobility and high reliability can be stably manufactured in a high-temperature process. However, in the high-temperature process, in order to crystallize the Si film by solid phase growth, a long-time heat treatment of about 48 hours at a temperature of about 600 ° C. is required. This is a very long process, and in order to increase the process throughput, a large number of heat treatment furnaces are inevitably required, and it is difficult to reduce the cost. In addition, quartz glass must be used as an insulating substrate with high heat resistance, so the substrate price is high and it is said that it is not suitable for large area.

一方、工程温度を下げ、安価な大面積ガラス基板上にpoly−SiTFTを作製するための技術が低温プロセスと呼ばれる技術である。TFTの製造プロセスの中でも、最高温度が概ね600℃以下の温度環境下において比較的安価な耐熱性ガラス基板上にpoly−SiTFTを製造するプロセスは一般に低温プロセスと呼ばれている。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうレーザー結晶化技術が広く使われている。レーザー結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。最近ではガラス基板上のアモルファスシリコン膜にエキシマレーザービームを繰り返し照射しながらスキャンすることによって大面積のpoly−Si膜を作製する技術が広く使われるようになった。また、ゲート絶縁層としてはプラズマCVDを用いた成膜方法により二酸化珪素(SiO2)膜が大面積基板上に成膜可能となった。これらの技術によって、現在では一辺が数十センチほどもある大型のガラス基板上にpoly−SiTFTが作製可能となっている。 On the other hand, a technique for lowering the process temperature and manufacturing a poly-Si TFT on an inexpensive large-area glass substrate is a technique called a low-temperature process. Among TFT manufacturing processes, a process for manufacturing a poly-Si TFT on a relatively inexpensive heat-resistant glass substrate under a temperature environment where the maximum temperature is approximately 600 ° C. or lower is generally called a low-temperature process. In a low temperature process, a laser crystallization technique for crystallizing a silicon film by using a pulse laser having an extremely short oscillation time is widely used. Laser crystallization is a technique that utilizes the property of crystallizing in the process of solidifying instantaneously by irradiating a silicon thin film on a substrate with high-power pulsed laser light. Recently, a technique for producing a large-area poly-Si film by scanning an amorphous silicon film on a glass substrate while repeatedly irradiating it with an excimer laser beam has been widely used. As the gate insulating layer, a silicon dioxide (SiO 2 ) film can be formed on a large area substrate by a film forming method using plasma CVD. With these technologies, poly-Si TFTs can be fabricated on a large glass substrate that is currently several tens of centimeters on a side.

しかし、この低温プロセスで問題となるのが、能動層となる半導体層(poly−Si)内部に導入されるハイドロカーボン等の不純物である。一般的に、レーザー結晶化技術を利用した低温poly−si TFTを製造する場合、アモルファスシリコン膜を形成する装置とレーザー結晶化装置は異なる。そのため、アモルファスシリコン膜を形成した後、装置から取り出すことによって、アモルファスシリコン表面は大気に曝されることになり、ハイドロカーボン等の不純物がアモルファスシリコン膜表面に付着する。レーザー結晶化を行う前には、一般的に希フッ酸等で自然酸化膜を除去し、それと同時にハイドロカーボンは除去できるが、自然酸化膜除去工程とレーザー照射装置への搬送もやはり大気中で行わなければならず、再びハイドロカーボンはアモルファスシリコン表面に付着することになる。これらの不純物は、半導体層内部で捕獲準位を形成し、移動度の低下、高閾値電圧の原因となり、特性に多大なる悪影響を及ぼす。このような問題を解決するために、半導体層の形成とレーザー結晶化を大気に曝すことなく行うことによって、poly−Si膜中への不純物の混入を防ぐ方法がある(例えば、特許文献1参照)。   However, what becomes a problem in this low-temperature process is impurities such as hydrocarbon introduced into the semiconductor layer (poly-Si) serving as an active layer. Generally, when manufacturing a low-temperature poly-si TFT using a laser crystallization technique, an apparatus for forming an amorphous silicon film is different from a laser crystallization apparatus. Therefore, after the amorphous silicon film is formed and taken out from the apparatus, the amorphous silicon surface is exposed to the atmosphere, and impurities such as hydrocarbon adhere to the amorphous silicon film surface. Before laser crystallization, the natural oxide film is generally removed with dilute hydrofluoric acid, etc., and at the same time, the hydrocarbon can be removed. However, the natural oxide film removal process and transport to the laser irradiation device are also performed in the atmosphere. Again, the hydrocarbon will adhere to the amorphous silicon surface again. These impurities form trap levels inside the semiconductor layer, cause a decrease in mobility and a high threshold voltage, and have a great adverse effect on characteristics. In order to solve such a problem, there is a method for preventing contamination of the poly-Si film by forming a semiconductor layer and performing laser crystallization without exposure to the atmosphere (see, for example, Patent Document 1). ).

この方法は、半導体層中に不純物を混入させることを防ぐ上で非常に有効な手段ではあるが、大きな問題を有している。それは、形成された半導体層の膜厚が未知の状態でレーザー照射を行わなければならないという問題である。図2は同一のレーザー照射エネルギー密度で照射した場合の膜厚に対する結晶化率を分光エリプソメトリーによって測定した図である。この図から、レーザー結晶化の最適なレーザー照射エネルギー密度は膜厚に大きく依存することが分かる。また、全く同条件のもと半導体層形成を行ったとしても、膜厚にバラツキが出る。従って先述の手法では、最適なレーザー照射条件で必ずしもレーザーが照射されないことになり、基板ごとに結晶化の状態が大きく異なることになる。つまり、基板ごとのTFT特性が大きくばらつくことになる。   This method is a very effective means for preventing impurities from being mixed into the semiconductor layer, but has a serious problem. That is a problem that laser irradiation must be performed in a state where the thickness of the formed semiconductor layer is unknown. FIG. 2 is a diagram in which the crystallization ratio with respect to the film thickness when irradiated at the same laser irradiation energy density is measured by spectroscopic ellipsometry. From this figure, it can be seen that the optimum laser irradiation energy density for laser crystallization greatly depends on the film thickness. Even when the semiconductor layer is formed under exactly the same conditions, the film thickness varies. Therefore, in the above-described method, the laser is not necessarily irradiated under the optimum laser irradiation condition, and the crystallization state is greatly different for each substrate. That is, the TFT characteristics vary greatly from substrate to substrate.

特開平3−289140号公報JP-A-3-289140

そこで本発明は上述の諸課題を鑑み、半導体層形成、半導体層の膜厚測定および光照射による結晶化を大気に曝すことなく連続で行い、最適な光照射エネルギー密度によって結晶化を行うことで、poly−SiTFTの特性向上を実現する薄膜トランジスタの製造方法であり、尚且つ基板間のバラツキを低減することを可能とする製造方法であり、更にはこれを用いた高性能な電気光学装置及び電子機器を提供する技術を与えるものである。   Therefore, in view of the above-described problems, the present invention performs semiconductor layer formation, semiconductor layer thickness measurement, and crystallization by light irradiation continuously without exposure to the atmosphere, and by performing crystallization with an optimal light irradiation energy density. , A manufacturing method of a thin film transistor that realizes improvement in characteristics of poly-Si TFT, and a manufacturing method that can reduce variation between substrates, and further, a high-performance electro-optical device and an electronic device using the same Gives technology to provide equipment.

上記課題を解決するために本発明の薄膜トランジスタの製造方法は、基板上にチャンネル部となる半導体層を形成する第1工程と、前記半導体層の膜厚を測定する第2工程と、前記基板を搬送する第3工程と、光照射によって前記半導体層を結晶化する第4工程と、を行う薄膜トランジスタの製造方法において、第1工程および第2工程および第3工程および第4工程を大気に曝すことなく連続で行うことを特徴とする。   In order to solve the above problems, a method of manufacturing a thin film transistor according to the present invention includes a first step of forming a semiconductor layer serving as a channel portion on a substrate, a second step of measuring a film thickness of the semiconductor layer, and the substrate. In the method of manufacturing a thin film transistor, which includes a third step of transporting and a fourth step of crystallizing the semiconductor layer by light irradiation, the first step, the second step, the third step, and the fourth step are exposed to the atmosphere. It is characterized by being performed continuously.

また、前記第1工程と前記第2工程を同一の雰囲気で行うことを特徴とする。   The first step and the second step are performed in the same atmosphere.

もしくは、前記第2工程と前記第3工程を同一の雰囲気で行うことを特徴とする。   Alternatively, the second step and the third step are performed in the same atmosphere.

上記課題を解決するために本発明の薄膜トランジスタの製造方法は、基板上にチャンネル部となる半導体層を形成する第1工程と、前記基板を搬送する第2工程と、前記半導体層の膜厚を測定する第3工程と、光照射によって前記半導体層を結晶化する第4工程と、を行う薄膜トランジスタの製造方法において、第1工程および第2工程および第3工程および第4工程を大気に曝すことなく連続で行うことを特徴とする。   In order to solve the above problems, a thin film transistor manufacturing method of the present invention includes a first step of forming a semiconductor layer to be a channel portion on a substrate, a second step of transporting the substrate, and a film thickness of the semiconductor layer. In the method for manufacturing a thin film transistor, which includes a third step of measuring and a fourth step of crystallizing the semiconductor layer by light irradiation, the first step, the second step, the third step, and the fourth step are exposed to the atmosphere. It is characterized by being performed continuously.

また、前記第3工程と前記第4工程を同一の雰囲気で行うことを特徴とする。   Further, the third step and the fourth step are performed in the same atmosphere.

また、前記半導体層の膜厚は、基板に対して垂直に光を照射することによって測定することを特徴とする。   The film thickness of the semiconductor layer is measured by irradiating light perpendicular to the substrate.

また、本発明の電機光学装置は、上記のうちいずれかに記載された方法により製造された薄膜トランジスタを表示画素の駆動素として備えることを特徴とする。これによりLCDや有機EL表示装置にメモリーや指紋センサー、更には演算機能を有する回路郡を備えることが可能となり、より高機能な表示装置を提供することができる。   The electro-optical device according to the present invention includes a thin film transistor manufactured by any of the above-described methods as a driving element of a display pixel. As a result, the LCD or organic EL display device can be provided with a memory, a fingerprint sensor, and a circuit group having a calculation function, and a higher-performance display device can be provided.

また、本発明の電子機器は上記の電気光学装置を備える。このような電子機器として、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクタ、ファックス装置、デジタルカメラ、携帯型テレビ、携帯情報端末、電子手帳、多機能カードなどが好適である。   The electronic apparatus of the present invention includes the above electro-optical device. As such an electronic device, for example, a mobile phone, a video camera, a personal computer, a head mounted display, a projector, a fax machine, a digital camera, a portable television, a portable information terminal, an electronic notebook, a multi-function card, and the like are preferable.

以下、図面を参照して本発明の実施形態について説明する。図1に本発明の半導体薄膜製造工程断面図を示す。
(1.半導体層の形成)
本願発明の実施のためには通常、基板(100)の上に下地保護膜(101)を形成しその上に半導体薄膜(102)を形成するので、この一連の形成方法について説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a sectional view of a semiconductor thin film manufacturing process of the present invention.
(1. Formation of semiconductor layer)
In order to carry out the present invention, usually, a base protective film (101) is formed on a substrate (100) and a semiconductor thin film (102) is formed thereon. This series of forming methods will be described.

本発明を適応し得る基板(100)としては金属等の導電性物質、シリコン・カーバイト(SiC)やアルミナ(Al23)や窒化アルミニウム(AlN)等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコン、ゲルマニウムウェーハー等の半導体物質、並びにそれを加工したLSI基板等が可能である。半導体膜は基板上に直接、又は下地保護膜や下部電極等を介して堆積する。 Examples of the substrate (100) to which the present invention can be applied include conductive materials such as metals, ceramic materials such as silicon carbide (SiC), alumina (Al 2 O 3 ), and aluminum nitride (AlN), fused quartz, glass, and the like. A transparent or non-transparent insulating material, a semiconductor material such as silicon or germanium wafer, and an LSI substrate processed therewith are possible. The semiconductor film is deposited directly on the substrate or via a base protective film, a lower electrode, or the like.

下地保護膜(101)としては酸化硅素膜(SiOX :0<x≦2)や窒化硅素膜(Si3x :0<x≦4)等の絶縁性物質が挙げられる。TFTなどの薄膜半導体装置を通常のガラス基板上に作成する場合の様な半導体膜への不純物制御が重要である時、ガラス基板中に含まれているナトリウム(Na)、カリウム(K)等の可動イオンが半導体膜中に混入しない様に下地保護膜を形成した後に半導体膜を堆積する事が好ましい。金属材料などの導電性材料を基板として用い、且つ半導体膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保する為に当然下地保護膜は必要不可欠である。更に半導体基板やLSI素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜でもある。 Examples of the base protective film (101) include an insulating material such as a silicon oxide film (SiO x : 0 <x ≦ 2) and a silicon nitride film (Si 3 N x : 0 <x ≦ 4). When it is important to control impurities in a semiconductor film as in the case where a thin film semiconductor device such as a TFT is formed on a normal glass substrate, sodium (Na), potassium (K), etc. contained in the glass substrate are important. It is preferable to deposit the semiconductor film after forming the base protective film so that mobile ions do not enter the semiconductor film. In the case where a conductive material such as a metal material is used as a substrate and the semiconductor film must be electrically insulated from the metal substrate, a base protective film is naturally indispensable to ensure insulation. Further, when a semiconductor film is formed on a semiconductor substrate or an LSI element, an interlayer insulating film between transistors or wirings is also a base protective film.

下地保護膜はまず基板を純水やアルコールなどの有機溶剤で洗浄した後、基板上に常圧化学気相堆積法(APCVD法)や低圧化学気相堆積法(LPCVD法)、プラズマ化学気相堆積法(PECVD法)等のCVD法或いはスパッタ法等で形成する。下地保護膜として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を250℃程度から450℃程度としてモノシラン(SiH4)や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッタ法では基板温度は室温から400℃程度である。下地保護膜の膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要で、その値は最小で100nm程度以上である。ロット間や基板間のばらつきを考慮すると200nm程度以上が好ましく、300nm程度あれば保護膜としての機能を十分に果たし得る。下地保護膜がIC素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常400nmから600nm程度の膜厚となる。絶縁膜が余りにも厚くなると絶縁膜のストレスに起因するクラックが生ずる。その為最大膜厚は2μm程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は1μm程度が上限である。 For the base protective film, the substrate is first cleaned with an organic solvent such as pure water or alcohol, and then an atmospheric pressure chemical vapor deposition method (APCVD method), a low pressure chemical vapor deposition method (LPCVD method), or a plasma chemical vapor phase is formed on the substrate. It is formed by a CVD method such as a deposition method (PECVD method) or a sputtering method. When a silicon oxide film is used as the base protective film, the atmospheric pressure chemical vapor deposition method can be deposited using monosilane (SiH 4 ) or oxygen as a raw material at a substrate temperature of about 250 ° C. to 450 ° C. In the plasma chemical vapor deposition method and the sputtering method, the substrate temperature is about room temperature to 400 ° C. The film thickness of the base protective film needs to be sufficient to prevent the impurity element from diffusing and mixing from the substrate, and its value is at least about 100 nm. Considering the variation between lots and substrates, the thickness is preferably about 200 nm or more, and if it is about 300 nm, the function as a protective film can be sufficiently achieved. In the case where the base protective film also serves as an interlayer insulating film such as a wiring connecting IC elements or wirings between them, the film thickness is usually about 400 nm to 600 nm. If the insulating film becomes too thick, cracks due to the stress of the insulating film occur. Therefore, the maximum film thickness is preferably about 2 μm. When it is necessary to consider productivity, the upper limit of the insulating film thickness is about 1 μm.

次に半導体薄膜(102)について説明する。本発明が適用される半導体膜としてはシリコン(Si)やゲルマニウム(Ge)等の四族単体の半導体膜の他に、シリコン・ゲルマニウム(Six Ge1-x :0<x<1)やシリコン・カーバイド(Six1-x :0<x<1)やゲルマニウム・カーバイド(Gex1-x :0<x<1)等の四族元素複合体の半導体膜、ガリウム・ヒ素(GaAs)やインジウム・アンチモン(InSb)等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン(CdSe)等の二族元素と六族元素との複合体化合物半導体膜等がある。或いはシリコン・ゲルマニウム・ガリウム・ヒ素(Six Gey Gaz Asz :x+y+z=1)と云った更なる複合化合物半導体膜やこれらの半導体膜にリン(P)、ヒ素(As)、アンチモン(Sb)などのドナー元素を添加したN型半導体膜、或いはホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等のアクセプター元素を添加したP型半導体膜に対しても本発明は適応可能である。これら半導体薄膜はAPCVD法やLPCVD法、PECVD法等のCVD法、或いはスパッタ法等や蒸着法等のPVD法で形成する。半導体膜としてシリコン膜を用いる場合、LPCVD法では基板温度を400℃程度から700℃程度としてジシラン(Si26)などを原料として堆積し得る。PECVD法ではモノシラン(SiH4)などを原料として基板温度が100℃程度から500℃程度で堆積可能である。スパッタ法を用いる時には基板温度は室温から400℃程度である。この様に堆積された半導体膜の初期状態(as−deposited状態)は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本願発明において初期状態はいずれの状態であっても構わない。尚本願明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。半導体膜の膜厚はそれをTFTに用いる時には20nm程度から100nm程度が適している。 Next, the semiconductor thin film (102) will be described. As a semiconductor film to which the present invention is applied, silicon / germanium (Si x Ge 1-x : 0 <x <1), silicon, etc., in addition to a single group IV semiconductor film such as silicon (Si) or germanium (Ge). carbide (Si x C 1-x: 0 <x <1) and germanium carbide (Ge x C 1-x: 0 <x <1) group IV element complexes of the semiconductor film such as gallium arsenide (GaAs ) And indium antimony (InSb), etc., a compound compound semiconductor film of a group 3 element and a group 5 element, or a compound compound semiconductor film of a group 2 element, such as cadmium selenium (CdSe), and a group 6 element, etc. is there. Or a silicon germanium gallium arsenide (Si x Ge y Ga z As z: x + y + z = 1) and further went Naru complex compound semiconductor film or a phosphorus these semiconductor films (P), arsenic (As), antimony (Sb The present invention also applies to an N-type semiconductor film to which a donor element such as) is added, or a P-type semiconductor film to which an acceptor element such as boron (B), aluminum (Al), gallium (Ga), or indium (In) is added. Is adaptable. These semiconductor thin films are formed by a CVD method such as an APCVD method, an LPCVD method, or a PECVD method, or a PVD method such as a sputtering method or a vapor deposition method. In the case of using a silicon film as the semiconductor film, the LPCVD method can be deposited using disilane (Si 2 H 6 ) or the like as a raw material at a substrate temperature of about 400 ° C. to 700 ° C. In the PECVD method, deposition can be performed at a substrate temperature of about 100 ° C. to 500 ° C. using monosilane (SiH 4 ) as a raw material. When the sputtering method is used, the substrate temperature is about room temperature to 400 ° C. The initial state (as-deposited state) of the semiconductor film deposited in this manner includes various states such as amorphous, mixed crystal, microcrystalline, and polycrystalline. It may be in a state. In the present specification, not only amorphous crystallization but also polycrystalline and microcrystalline recrystallization are all called crystallization. The thickness of the semiconductor film is suitably about 20 nm to 100 nm when it is used for a TFT.

半導体層を形成した後、基板は大気に曝すことなく半導体層の膜厚測定およびレーザー結晶化を行う。これによって、ハイドロカーボン等の不純物が半導体薄膜上に付着し、レーザー結晶化時に半導体層中に拡散してしまうことを阻止することが可能となる。また、膜厚を測定することで、次工程で行うレーザー結晶化において最適な照射エネルギー密度を算出することができ、TFT特性の向上および基板ごとのばらつきを低減することができる。さらに、大気に曝さないことにより半導体薄膜上に自然酸化膜が形成されることがなく、エッチングの工程を省くことができ、大幅なスループットの向上が可能となる。   After forming the semiconductor layer, the thickness of the semiconductor layer is measured and laser crystallization is performed without exposing the substrate to the atmosphere. This makes it possible to prevent impurities such as hydrocarbons from adhering to the semiconductor thin film and diffusing into the semiconductor layer during laser crystallization. In addition, by measuring the film thickness, it is possible to calculate the optimum irradiation energy density in laser crystallization performed in the next process, and to improve the TFT characteristics and reduce the variation for each substrate. Further, by not exposing to the atmosphere, a natural oxide film is not formed on the semiconductor thin film, the etching process can be omitted, and the throughput can be significantly improved.

(2.半導体層の膜厚測定)
ここで膜厚測定に関して説明する。
(2. Measurement of semiconductor layer thickness)
Here, the film thickness measurement will be described.

薄膜の膜厚測定には、現在、分光エリプソメトリー(図3参照)や光干渉型膜厚測定装置(図4参照)等が用いられている。分光エリプソメトリーは、角度θ(一般的には70度程度)をもって光源(300)から照射された光が、偏光板(301)を通過することで直線偏光となり、薄膜に照射される。薄膜からの反射光は、角度θで設置した受光素子(303)により反射光の偏光特性の変化を検出し、その光を分光し光電変換を行い、振幅反射率および位相差のパラメーターより膜厚を測定する。そのため測定する薄膜の高さがずれると、受光素子に薄膜からの反射光が導入されないため、膜厚を測定することができない。つまり、分光エリプソメトリーは基板の高さに対して非常に敏感な測定であり、装置に高さを調整する機構を具備する必要があり、装置コストが高くなる。   For measuring the thickness of a thin film, spectroscopic ellipsometry (see FIG. 3), an optical interference type film thickness measuring device (see FIG. 4), and the like are currently used. In spectroscopic ellipsometry, light irradiated from a light source (300) with an angle θ (generally about 70 degrees) passes through a polarizing plate (301) to become linearly polarized light and is irradiated onto a thin film. Reflected light from the thin film is detected by a light receiving element (303) installed at an angle θ, the change in polarization characteristics of the reflected light is detected, and the light is dispersed and subjected to photoelectric conversion. The film thickness is determined from the parameters of amplitude reflectance and phase difference. Measure. Therefore, when the height of the thin film to be measured is shifted, the reflected light from the thin film is not introduced into the light receiving element, and thus the film thickness cannot be measured. That is, spectroscopic ellipsometry is a very sensitive measurement with respect to the height of the substrate, and it is necessary to provide the apparatus with a mechanism for adjusting the height, which increases the cost of the apparatus.

それに対して、干渉膜厚測定装置は、基板に対して垂直に光を照射し、半導体層表面および、半導体層と下地保護膜の界面および、下地保護膜と基板との界面から反射した光の干渉現象を測定することによって、膜厚を求める。したがって、基板の高さに関する制約はない。また、装置として非常に簡易的な機構であるため、分光エリプソメトリーにくらべ低コストでの装置化が実現できる。つまり、本発明に具備する膜厚測定装置は、光干渉型膜厚測定装置のよう基板の高さに制約を受けない装置であることが望ましい。   On the other hand, the interference film thickness measuring device irradiates light perpendicularly to the substrate, and reflects the light reflected from the surface of the semiconductor layer, the interface between the semiconductor layer and the base protective film, and the interface between the base protective film and the substrate. The film thickness is obtained by measuring the interference phenomenon. Therefore, there is no restriction regarding the height of the substrate. Further, since the mechanism is very simple as an apparatus, it can be realized at a lower cost than spectroscopic ellipsometry. That is, it is desirable that the film thickness measuring apparatus provided in the present invention is an apparatus that is not limited by the height of the substrate, such as an optical interference type film thickness measuring apparatus.

膜厚測定装置は、装置の製造コストと搬送時のタクトタイムを低減する上で、新たに測定用の室を設けるのではなく、半導体形成室(図5参照)もしくは光照射室(図6参照)もしくは搬送室(図7参照)に具備することが好ましい。   In order to reduce the manufacturing cost of the apparatus and the tact time during transport, the film thickness measuring apparatus does not provide a new measuring chamber, but a semiconductor forming chamber (see FIG. 5) or a light irradiation chamber (see FIG. 6). ) Or a transfer chamber (see FIG. 7).

膜厚測定装置の設置位置は、半導体形成室、搬送室、光照射室それぞれにおいて、異なる利点を持つ。   The installation position of the film thickness measuring device has different advantages in each of the semiconductor formation chamber, the transfer chamber, and the light irradiation chamber.

半導体膜形成室(500)に膜厚測定装置(501)を具備した場合、半導体膜形成後、膜厚を測定することによって、所望の膜厚よりも薄く形成された場合には、追加での処理が可能である。また、プラズマの異常放電等によって本来の光学特性とは大きく異なる場合には、レーザー照射室に搬送する前に不良と判断することが出来る。しかしながら、成膜室に膜厚測定装置を具備する場合に於いては、前記薄膜測定装置に薄膜が形成されることを防ぐために、形成室と隔離できる機構が必要である。例えばそれは、形成室と測定室を隔離するシャッター(502)のような機構である。   When the semiconductor film formation chamber (500) is provided with a film thickness measuring device (501), the film thickness is measured after the semiconductor film is formed, and if the film is formed thinner than a desired film thickness, Processing is possible. Further, if the optical characteristics are significantly different from the original due to abnormal discharge of plasma or the like, it can be determined to be defective before being transferred to the laser irradiation chamber. However, in the case where the film forming chamber is provided with a film thickness measuring device, a mechanism that can be separated from the forming chamber is necessary to prevent the thin film measuring device from forming a thin film. For example, it is a mechanism such as a shutter (502) that separates the formation chamber from the measurement chamber.

レーザー照射室(600)に膜厚測定装置(601)を具備した場合、レーザー照射による結晶化の後に、結晶化されたpoly−si膜を測定することによってその光学的特性から、結晶性を検査することが出来る。しかしながら、レーザー処理室に膜厚測定装置を具備する場合においても、レーザー結晶化によってわずかに放出されたシリコンが前記薄膜測定装置に付着することを防ぐために、形成室と隔離できる機構が必要である。例えばそれは、形成室と測定室を隔離するシャッター(602)のような機構である。   When the laser irradiation chamber (600) is equipped with a film thickness measuring device (601), the crystallinity is inspected from its optical characteristics by measuring the crystallized poly-si film after crystallization by laser irradiation. I can do it. However, even when the laser processing chamber is equipped with a film thickness measuring device, a mechanism that can be isolated from the forming chamber is necessary to prevent silicon slightly released by laser crystallization from adhering to the thin film measuring device. . For example, it is a mechanism such as a shutter (602) that separates the formation chamber and the measurement chamber.

搬送室(700)に膜厚測定装置(701)を具備した場合、前記薄膜測定装置に薄膜が形成及び付着することはないため、前記薄膜形成装置と搬送室を隔離する必要がないという利点を有する。   When the transfer chamber (700) is provided with a film thickness measuring device (701), there is no need to isolate the thin film forming device from the transfer chamber because a thin film is not formed and attached to the thin film measuring device. Have.

(3.半導体薄膜のレーザー結晶化)
ここでレーザー光について説明する。レーザー光は半導体薄膜(102)表面で強く吸収され、その直下の絶縁膜(101)や基板(100)にはほとんど吸収されないことが望まれる。従ってこのレーザー光としては紫外域またはその近傍の波長を持つエキシマレーザー、アルゴンイオンレーザー、YAGレーザー高調波等が好ましい。また、半導体薄膜を高温に加熱すると同時に基板へのダメージを防ぐためには大出力でしかも極短時間のパルス発振であることが必要となる。従って、上記レーザー光の中でも特にキセノン・クロライド(XeCl)レーザー(波長308nm)やクリプトンフロライド(KrF)レーザー(波長248nm)等のエキシマレーザーが最も適している。
(3. Laser crystallization of semiconductor thin films)
Here, laser light will be described. It is desired that the laser light is strongly absorbed on the surface of the semiconductor thin film (102) and hardly absorbed by the insulating film (101) or the substrate (100) immediately below the laser light. Therefore, excimer laser, argon ion laser, YAG laser harmonic, etc. having a wavelength in the ultraviolet region or the vicinity thereof are preferable as this laser light. Further, in order to heat the semiconductor thin film to a high temperature and simultaneously prevent damage to the substrate, it is necessary to have a pulse output with a large output and a very short time. Therefore, excimer lasers such as a xenon chloride (XeCl) laser (wavelength 308 nm) and a krypton fluoride (KrF) laser (wavelength 248 nm) are most suitable among the above laser beams.

次にこれらのレーザー光の照射方法について図8にそって述べる。レーザーパルスの強度半値幅は10ns程度から500ns程度の極短時間である。レーザー照射は基板(800)を室温(25℃)程度から400℃程度の間とし、背景真空度が10-4Torr程度から10-9Torr程度の真空中にて行う。レーザー照射の一回の照射面積は対角5mm□程度から60mm□程度の正方形または長方形状である。レーザー照射の一回の照射で例えば8mm□の正方形面積が結晶化できるビームを用いた場合について説明する。1カ所に1発のレーザー照射(801)をおこなった後、基板とレーザーとの位置を相対的に水平方向にわずかにずらす(803)。この後再び1発のレーザー照射(802)をおこなう。このショットアンドスキャンを連続的に繰り返していく事によって大面積の基板にも対応できる。更に具体的には、各照射毎に照射領域を1%程度から99%程度ずらしていく(例えば50%:先の例では4mm)。最初に水平方向(X方向)に走査した後、次に垂直方向(Y方向)に適当量(804)ずらせて、再び水平方向に所定量(803)ずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は50mJ/cm2程度から600mJ/cm2程度の間が好ましい。第一回目のレーザー照射が終了した後、必要に応じて第二回目のレーザー照射を全面に施す。第二回目のレーザー照射を行う場合、そのエネルギー密度は一回目より高い値が好ましく、100mJ/cm2程度から1000mJ/cm2程度の間としても良い。走査方法は第一回目のレーザー照射と同じで正方形状の照射領域をY方向とX方向に適当量ずらせて走査する。更に必要に応じてエネルギー密度をより高くした第三回目或いは第四回目のレーザー照射を行う事も可能で有る。こうした多段階レーザー照射法を用いるとレーザー照射領域端部に起因するばらつきを完全に消失させる事が可能になる。多段階レーザー照射の各回目の照射に限らず通常の一段階照射でも、レーザー照射は総て半導体膜に損傷が入らぬエネルギー密度で行う。これ以外にも図9に示すように、照射領域形状を幅100μm程度以上で長さが数10cm以上のライン状(901)とし、このライン状レーザー光を走査して結晶化を進めても良い。この場合各照射毎のビームの幅方向の重なりはビーム幅の5%程度から95%程度とする。ビーム幅が100μmでビーム毎の重なり量が90%で有れば、一回の照射毎にビームは10μm進むので同一点は10回のレーザー照射を受ける事となる。通常半導体膜を基板全体で均一に結晶化させるには少なくとも5回程度以上のレーザー照射が望まれるので、照射毎のビームの重なり量は80%程度以上が求められる。高い結晶性の多結晶膜を確実に得るには同一点が10回程度から30回程度の照射が行われる様に重なり量を90%程度から97%程度へと調整するのが好ましい。ラインビームを用いることによって1方向のスキャニングで広い面積の結晶化ができるので、前述の正方形ビームに比べてスループットを高められるというメリットが得られる。 Next, the laser light irradiation method will be described with reference to FIG. The half width of the intensity of the laser pulse is an extremely short time of about 10 ns to about 500 ns. The laser irradiation is performed in a vacuum in which the substrate (800) is between room temperature (25 ° C.) and 400 ° C. and the background vacuum is about 10 −4 Torr to 10 −9 Torr. The single irradiation area of the laser irradiation is a square or rectangular shape with a diagonal of about 5 mm □ to about 60 mm □. A case where a beam capable of crystallizing, for example, a square area of 8 mm □ by one irradiation of laser irradiation will be described. After one laser irradiation (801) is performed at one place, the positions of the substrate and the laser are slightly shifted in the horizontal direction relatively (803). Thereafter, one laser irradiation (802) is performed again. By repeating this shot and scan continuously, it is possible to cope with a large area substrate. More specifically, the irradiation area is shifted from about 1% to about 99% for each irradiation (for example, 50%: 4 mm in the previous example). After first scanning in the horizontal direction (X direction), the scanning is then shifted by an appropriate amount (804) in the vertical direction (Y direction), and then again by a predetermined amount (803) in the horizontal direction, and this scanning is repeated thereafter. The first laser irradiation is performed on the entire surface of the substrate. Laser irradiation energy density of the first time is preferably between about 50 mJ / cm 2 of about 600 mJ / cm 2. After the first laser irradiation is completed, the second laser irradiation is performed on the entire surface as necessary. When the second laser irradiation is performed, the energy density is preferably higher than that of the first time, and may be between about 100 mJ / cm 2 and about 1000 mJ / cm 2 . The scanning method is the same as the first laser irradiation, and the square irradiation region is scanned by shifting an appropriate amount in the Y direction and the X direction. Furthermore, it is possible to perform the third or fourth laser irradiation with a higher energy density as required. When such a multi-stage laser irradiation method is used, it is possible to completely eliminate variations caused by the end of the laser irradiation region. The laser irradiation is performed at an energy density that does not damage the semiconductor film, not only in the multi-stage laser irradiation but also in the normal one-step irradiation. In addition to this, as shown in FIG. 9, the irradiation region shape may be a line shape (901) having a width of about 100 μm or more and a length of several tens of centimeters or more, and the crystallization may be advanced by scanning this line-shaped laser beam. . In this case, the overlap in the beam width direction for each irradiation is about 5% to 95% of the beam width. If the beam width is 100 μm and the overlap amount for each beam is 90%, the beam advances 10 μm for each irradiation, so that the same point receives 10 laser irradiations. Usually, in order to crystallize the semiconductor film uniformly over the entire substrate, at least about 5 times of laser irradiation is desired. Therefore, the overlap amount of the beam for each irradiation is required to be about 80% or more. In order to reliably obtain a highly crystalline polycrystalline film, it is preferable to adjust the overlap amount from about 90% to about 97% so that the same point is irradiated about 10 to 30 times. By using a line beam, it is possible to crystallize a wide area by scanning in one direction, so that an advantage is obtained that the throughput can be increased as compared with the above-described square beam.

ここで、レーザー照射による半導体薄膜に捕獲準位が形成されることについて説明する。レーザー照射により半導体薄膜は溶融・結晶化するので、シリコン膜の温度は1400℃以上に上昇し、その後基板への熱拡散により1010K/s程度のレートで急冷される。すなわち、レーザーを照射してからせいぜい100nsで溶融および結晶成長が完了するのである。これから容易に推察できるように、結晶粒界の形成時間が極端に短時間であるためシリコン原子同士が良好な結合を形成できず、結晶粒界ではダングリングボンドが大量に発生するという結果になる。これらダングリングボンドが捕獲準位を形成する。結果として、レーザー結晶化のような高速の結晶成長では結晶粒界に1018cm-3以上の捕獲準位が発生する。 Here, the formation of trap levels in a semiconductor thin film by laser irradiation will be described. Since the semiconductor thin film is melted and crystallized by laser irradiation, the temperature of the silicon film rises to 1400 ° C. or higher, and is then rapidly cooled at a rate of about 10 10 K / s by thermal diffusion to the substrate. That is, melting and crystal growth are completed at most after 100 ns after laser irradiation. As can be easily inferred from this, the formation time of the crystal grain boundary is extremely short, so that silicon atoms cannot form a good bond with each other, resulting in a large amount of dangling bonds occurring at the crystal grain boundary. . These dangling bonds form trap levels. As a result, a trap level of 10 18 cm −3 or more is generated at the crystal grain boundary in high-speed crystal growth such as laser crystallization.

(4.半導体薄膜のプラズマ処理)
ダングリングボンドによる捕獲準位を低減するために、レーザー結晶化後、水素プラズマ処理もしくは酸素プラズマ処理(106)を行うことは有効である。また、これらのプラズマ処理をレーザー照射後大気に曝すことなく行うことは、プラズマ処理を行う前に希フッ酸で自然酸化膜を除去する工程を省くことができるため、タクトタイムの短縮につながる。
(4. Plasma treatment of semiconductor thin films)
In order to reduce the trap level due to dangling bonds, it is effective to perform hydrogen plasma treatment or oxygen plasma treatment (106) after laser crystallization. Further, performing these plasma treatments without exposure to the atmosphere after laser irradiation can eliminate the step of removing the natural oxide film with dilute hydrofluoric acid before performing the plasma treatment, leading to a reduction in tact time.

ここで、プラズマ処理について説明する。プラズマ処理室にマスフローコントローラを経て水素もしくは酸素を導入し、平行平板RF電極により基板全面にプラズマ放電を行う。プラズマ処理時の基板温度は200℃から400℃が望ましい。   Here, the plasma treatment will be described. Hydrogen or oxygen is introduced into the plasma processing chamber via a mass flow controller, and plasma discharge is performed on the entire surface of the substrate by parallel plate RF electrodes. The substrate temperature during the plasma treatment is desirably 200 ° C. to 400 ° C.

水素プラズマ処理においては、活性な水素原子、イオンやラジカルが捕獲準位の原因であるダングリングボンドと容易に結合する。これによりダングリングボンドは電気的に不活性化し、実効的に捕獲準位を低減することが可能である。しかし、水素プラズマ処理は捕獲準位を不活性化すると同時に、シリコン結合を切断しダングリングボンド(すなわち捕獲準位)を発生するという性質を持っている。シリコン結合を切断する現象は、RF電力が高いほど顕著に現れるため、RF電力は、0.05W/cm2程度の低い電力で放電させることが好ましい。また、水素は短時間で容易にpoly−si膜中に拡散し、ダングリングボンドと結合する。そのため、処理時間は、15秒から1分程度が好ましい。 In the hydrogen plasma treatment, active hydrogen atoms, ions, and radicals are easily bonded to dangling bonds that cause trap levels. As a result, the dangling bonds are electrically inactivated and the trap levels can be effectively reduced. However, the hydrogen plasma treatment has the property of inactivating the trap level and simultaneously breaking the silicon bond to generate a dangling bond (that is, the trap level). Since the phenomenon of breaking the silicon bond appears more prominently as the RF power is higher, it is preferable to discharge the RF power with a low power of about 0.05 W / cm 2 . In addition, hydrogen easily diffuses into the poly-si film in a short time and bonds with dangling bonds. Therefore, the processing time is preferably about 15 seconds to 1 minute.

酸素プラズマ処理においては、上記のようなシリコン結合を切断する現象は見られず、より効果的にダングリングボンドと結合することが分かっている。酸素は水素に比べ、poly−si膜中への拡散係数が低いため、処理時間は、水素プラズマ処理に比べ長時間を要し、5分から20分程度が好ましい。   In the oxygen plasma treatment, the phenomenon of breaking the silicon bond as described above is not observed, and it is known that the oxygen bond is more effectively bonded to the dangling bond. Since oxygen has a lower diffusion coefficient into the poly-si film than hydrogen, the treatment time is longer than hydrogen plasma treatment, and is preferably about 5 to 20 minutes.

(5.以降の工程)
プラズマ処理を行った後、TFT素子同士を電気的に絶縁するために素子分離工程を行う。poly−Si膜上にフォトリソグラフィーによりパターンを形成した後、ドライエッチングによりpoly−Si膜をエッチングする。ここではエッチング後のエッジの形状が庇状にならないよう注意する必要がある。
(5. Subsequent steps)
After performing the plasma treatment, an element isolation process is performed to electrically insulate the TFT elements from each other. A pattern is formed on the poly-Si film by photolithography, and then the poly-Si film is etched by dry etching. Here, care must be taken so that the shape of the edge after etching does not become wrinkled.

次にゲート絶縁膜(107)を、プラズマCVDを用いて形成する。放電の形態としては平行平板型RF放電、ICP放電、ECR放電などがあり、電源としてはRF電源やVHF、UHF電源、マイクロ波源を用いることができる。   Next, a gate insulating film (107) is formed using plasma CVD. There are parallel plate type RF discharge, ICP discharge, ECR discharge, and the like as discharge forms, and RF power supply, VHF, UHF power supply, and microwave source can be used as power supply.

引き続いてゲート電極(108)となる薄膜をPVD法或いはCVD法などで堆積する。この材質は電気抵抗が低く、350℃程度の熱工程に対して安定である事が望まれ、例えばタンタル、タングステン、クロム等の高融点金属がふさわしい。また、イオン・ドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するためにこのゲート電極の膜厚がおよそ700nm程度必要になる。前記高融点金属の中で700nmもの膜厚で成膜しても膜ストレスによるクラックが生じない材料となると、タンタルが最もふさわしい。ゲート電極となる薄膜に対して堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域(109)を形成する。この時ゲート電極がイオン注入のマスクとなっているので、チャンネルはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度0.1%程度から10%程度のホスフィン(PH3)やジボラン(B26)等の注入不純物元素の水素化物を用いる。CMOS TFTを作成する時はポリイミド樹脂等の適当なマスク材を用いてNMOS又はPMOSの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。 Subsequently, a thin film to be the gate electrode (108) is deposited by the PVD method or the CVD method. This material has a low electric resistance and is desired to be stable to a heat process of about 350 ° C., and a high melting point metal such as tantalum, tungsten, or chromium is suitable. Further, when the source and drain are formed by ion doping, the thickness of the gate electrode is required to be about 700 nm in order to prevent hydrogen channeling. Among the refractory metals, tantalum is most suitable when it becomes a material that does not cause cracks due to film stress even if it has a film thickness of 700 nm. The thin film to be the gate electrode is patterned after deposition, and then impurity ions are implanted into the semiconductor film to form source / drain regions (109). At this time, since the gate electrode is a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode. Impurity ion implantation uses an ion doping method in which hydride and hydrogen of an implanted impurity element are implanted using a mass non-separable ion implanter, and ion implantation in which only a desired impurity element is implanted using a mass separated ion implanter. Two types of law can be applied. As a source gas for the ion doping method, a hydride of an implanted impurity element such as phosphine (PH 3 ) or diborane (B 2 H 6 ) having a concentration of about 0.1% to 10% diluted in hydrogen is used. When a CMOS TFT is formed, one of NMOS and PMOS is alternately covered with a mask using an appropriate mask material such as polyimide resin, and each ion implantation is performed by the method described above.

また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これは絶縁膜を通してレーザー照射することによりソース、ドレイン部のドープpoly−Siを溶融・固化させ、不純物を活性化させる方法である。   Further, there is laser activation that irradiates an excimer laser or the like as an efficient method for activating impurities. This is a method of activating impurities by melting and solidifying doped poly-Si in the source and drain portions by laser irradiation through an insulating film.

次に層間絶縁膜(110)を形成し、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極(111)と配線をPVD法やCVD法などで形成して薄膜トランジスタが完成する。   Next, an interlayer insulating film (110) is formed, a contact hole is formed on the source / drain, and a source / drain extraction electrode (111) and wiring are formed by a PVD method, a CVD method, or the like to complete the thin film transistor.

本発明の実施例を図1にそって説明する。また、本例では、レーザー照射室に膜厚測定装置を具備した場合について説明する(図6参照)。本発明で用いられる基板及び下地保護膜に関しては前述の説明に準ずるが、ここでは基板の一例として300mm×300mmの正方形状汎用無アルカリガラス(100)を用いる。まず基板(100)上に絶縁性物質である下地保護膜(101)を形成する。本例では基板温度を430℃として平行平板プラズマCVD法にて、酸化珪素膜を、500nm程度堆積する。次に後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜(102)を堆積する。半導体膜の厚みは50nm程度である。本例では下地保護膜(101)堆積と連続して平行平板プラズマCVD法にて同一チャンバー内で堆積した。下地保護膜を堆積した後、真空引きとAr封入を二回繰り返し、チャンバー内をArにて置換し、下地膜で使用したO2等のガスをチャンバー内より排出する。次に原料ガスであるシラン(SiH4 )を100sccm流し、430℃の堆積温度で60秒間、非晶質シリコン膜(102)を堆積する。次に加熱室に基板を真空中にて搬送し、490℃で10分間基板加熱を行う。これによって半導体膜中の水素含有量が1atm.%程度となり、レーザー結晶化が可能となる。 An embodiment of the present invention will be described with reference to FIG. In this example, a case where a film thickness measuring device is provided in the laser irradiation chamber will be described (see FIG. 6). Although the substrate and the base protective film used in the present invention are in accordance with the above description, 300 mm × 300 mm square general-purpose non-alkali glass (100) is used here as an example of the substrate. First, a base protective film (101) that is an insulating material is formed on a substrate (100). In this example, a silicon oxide film is deposited to a thickness of about 500 nm by a parallel plate plasma CVD method at a substrate temperature of 430.degree. Next, a semiconductor film (102) such as an intrinsic silicon film to be an active layer of the thin film transistor later is deposited. The thickness of the semiconductor film is about 50 nm. In this example, the film was deposited in the same chamber by the parallel plate plasma CVD method continuously with the deposition of the base protective film (101). After depositing the base protective film, evacuation and Ar filling are repeated twice, the inside of the chamber is replaced with Ar, and a gas such as O 2 used in the base film is discharged from the chamber. Next, 100 sccm of silane (SiH 4 ) as a source gas is flowed, and an amorphous silicon film (102) is deposited at a deposition temperature of 430 ° C. for 60 seconds. Next, the substrate is transferred to a heating chamber in a vacuum, and the substrate is heated at 490 ° C. for 10 minutes. As a result, the hydrogen content in the semiconductor film is 1 atm. %, And laser crystallization is possible.

次に加熱チャンバー内より基板を取り出し、真空中にてレーザー照射室に搬送する。搬送された基板はまず、光干渉型膜厚測定装置(103)によって膜厚を測定した。その結果、非晶質シリコン膜(102)の膜厚は47.3nmであり、最適なレーザー照射条件は420mJ/cm2である。膜厚を測定した後、シャッター(602)を閉じ、光干渉型膜厚測定装置とレーザー処理室とを隔離した。引き続き、レーザー光の照射をおこなう。本例ではキセノン・クロライド(XeCl)のエキシマレーザー(波長:308nm)を照射する。レーザーパルスの強度半値幅(時間に対する半値幅)は25nsである。レーザー照射面積は長さ150mm×幅0.4mmのライン状で、照射面でのエネルギー密度は420mJ/cm2とした。このレーザー光を96.25%ずつ重ねつつ(つまり照射するごとに15μmづつ)相対的にずらしながら照射を繰り返す(図9参照)。こうして一辺300mmの基板全体のアモルファスシリコンを結晶化する。基板をレーザー照射室から取り出す前に、ゲートバルブ(602)を開け、再び光干渉型膜厚測定装置によって光学特性を測定した。その結果、レーザー結晶化poly−si膜の結晶化率は97.3%であり、結晶性に優れた膜が形成できている。 Next, the substrate is taken out from the heating chamber and transferred to a laser irradiation chamber in a vacuum. First, the thickness of the conveyed substrate was measured by a light interference type film thickness measuring device (103). As a result, the film thickness of the amorphous silicon film (102) is 47.3 nm, and the optimum laser irradiation condition is 420 mJ / cm 2 . After measuring the film thickness, the shutter (602) was closed to isolate the optical interference type film thickness measuring apparatus from the laser processing chamber. Next, laser light is irradiated. In this example, an xenon chloride (XeCl) excimer laser (wavelength: 308 nm) is irradiated. The intensity half width (half width with respect to time) of the laser pulse is 25 ns. The laser irradiation area was a line having a length of 150 mm and a width of 0.4 mm, and the energy density on the irradiated surface was 420 mJ / cm 2 . Irradiation is repeated while the laser beams are overlapped 96.25% each (that is, 15 μm for each irradiation) and relatively shifted (see FIG. 9). In this way, the amorphous silicon of the entire substrate having a side of 300 mm is crystallized. Before taking the substrate out of the laser irradiation chamber, the gate valve (602) was opened, and the optical characteristics were again measured with an optical interference type film thickness measuring device. As a result, the crystallization rate of the laser crystallized poly-si film is 97.3%, and a film having excellent crystallinity can be formed.

次に基板をプラズマ処理室にセットし、この室内に酸素ガスを導入する。本例では99.999%酸素ガスをマスフローコントローラから導入し、ガス流量は1000sccmとした。チャンバー内圧力は1torrになるように調整した。チャンバー内のガス圧力が安定したらRF放電を開始し、レーザー結晶化poly−Si膜中の捕獲準位の終端をおこなった。基板温度は350℃とし、投入したRFパワーは0.15W/cm2とした。発生させた活性種により、600秒の処理時間でpoly−Si膜の捕獲準位を十分低い密度にまで不活性化した。 Next, the substrate is set in a plasma processing chamber, and oxygen gas is introduced into the chamber. In this example, 99.999% oxygen gas was introduced from the mass flow controller, and the gas flow rate was 1000 sccm. The pressure in the chamber was adjusted to 1 torr. When the gas pressure in the chamber was stabilized, RF discharge was started, and the trap level in the laser crystallized poly-Si film was terminated. The substrate temperature was 350 ° C., and the input RF power was 0.15 W / cm 2 . With the generated active species, the trap level of the poly-Si film was inactivated to a sufficiently low density in a processing time of 600 seconds.

次にpoly−si膜を素子分離するためにエッチングを行った。   Next, etching was performed to separate the poly-si film.

次にゲート絶縁膜を形成する。チャンバー内にシランガスと酸素ガスを流量比1:6で導入し、チャンバー圧力を2×10-3(Torr)に調節する。チャンバー内のガス圧力が安定したらECR放電を開始し、絶縁膜の成膜を開始する。投入したマイクロ波パワーは1kWで、マイクロ波は磁力線に平行に導入窓から導入した。導入窓から14cmの位置にECRポイントがある。成膜は100(nm/min.)の成膜速度でおこなった。これにより、ゲート絶縁膜(107)を100nm形成した。 Next, a gate insulating film is formed. Silane gas and oxygen gas are introduced into the chamber at a flow ratio of 1: 6, and the chamber pressure is adjusted to 2 × 10 −3 (Torr). When the gas pressure in the chamber is stabilized, ECR discharge is started and film formation of the insulating film is started. The input microwave power was 1 kW, and the microwave was introduced from the introduction window parallel to the magnetic field lines. There is an ECR point at a position 14 cm from the introduction window. The film formation was performed at a film formation rate of 100 (nm / min.). Thereby, a gate insulating film (107) was formed to 100 nm.

引き続いてゲート電極(108)となる薄膜をPVD法やCVD法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られるため、この材質は電気抵抗が低く、350℃程度の熱工程に対して安定であることが望まれる。本例では膜厚が600nmのタンタル薄膜をスパッタ法により形成する。タンタル薄膜を形成する際の基板温度は180℃であり、スパッタガスとして窒素ガスを6.7%含むアルゴンガスを用いる。このように形成したタンタル薄膜は結晶構造がα構造となっており、その比抵抗はおよそ40μΩcmである。ゲート電極となる薄膜に対し堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域(109)およびチャンネル領域を形成する。この時ゲート電極がイオン注入のマスクとなっているため、チャンネルはゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度0.1%程度から10%程度のホスフィン(PH3)やジボラン(B26)等の注入不純物元素の水素化物を用いる。本例ではNMOS形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度5%のホスフィン(PH3)を加速電圧100keVで注入する。PH3 +やH2 +イオンを含む全イオン注入量は1×1016cm-2である。 Subsequently, a thin film to be the gate electrode (108) is deposited by a PVD method, a CVD method or the like. Usually, since the gate electrode and the gate wiring are made of the same material and in the same process, it is desirable that this material has a low electric resistance and is stable to a heat process of about 350 ° C. In this example, a tantalum thin film having a thickness of 600 nm is formed by sputtering. The substrate temperature when forming the tantalum thin film is 180 ° C., and an argon gas containing 6.7% nitrogen gas is used as the sputtering gas. The tantalum thin film thus formed has an α structure and a specific resistance of about 40 μΩcm. The thin film to be the gate electrode is patterned after deposition, and then impurity ions are implanted into the semiconductor film to form the source / drain region (109) and the channel region. At this time, since the gate electrode is a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode. As a source gas for the ion doping method, a hydride of an implanted impurity element such as phosphine (PH 3 ) or diborane (B 2 H 6 ) having a concentration of about 0.1% to 10% diluted in hydrogen is used. In this example, aiming at NMOS formation, an ion doping apparatus is used to implant phosphine (PH 3 ) having a concentration of 5% diluted in hydrogen at an acceleration voltage of 100 keV. The total ion implantation amount including PH 3 + and H 2 + ions is 1 × 10 16 cm −2 .

次に層間絶縁膜(110)を堆積し、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極(111)をと配線をPVD法やスパッタ法などで形成して薄膜トランジスタが完成する。   Next, an interlayer insulating film (110) is deposited, contact holes are formed on the source / drain, source / drain extraction electrodes (111) and wiring are formed by PVD or sputtering, thereby completing the thin film transistor. .

本発明の製造方法により得られた薄膜トランジスタは電気光学装置を備える各種の電子機器に適用可能である。図10および図11に電気光学装置を適用可能な電子機器の例を挙げる。図10は携帯電話への適用例であり、携帯電話(1000)は、アンテナ部(1001)、音声出力部(1002)、音声入力部(1003)、操作部(1004)、及び本発明の電気光学装置(10)を備えている。このように本発明の電気光学装置(10)を携帯電話(1000)の表示部として利用可能である。図11はビデオカメラへの適用例であり、ビデオカメラ(1100)は、受像部(1101)、操作部(1102)、及び本発明の電気光学装置(10)を備えている。このように本発明の電気光学装置は、ファインダや表示部として利用可能である。このほかにも携帯型パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型プロジェクター、フロント型プロジェクタへの適用が可能である。このように本発明の電気光学装置は画像表示源として利用可能である。   The thin film transistor obtained by the manufacturing method of the present invention can be applied to various electronic devices including an electro-optical device. 10 and 11 show examples of electronic apparatuses to which the electro-optical device can be applied. FIG. 10 shows an application example to a cellular phone. The cellular phone (1000) includes an antenna unit (1001), an audio output unit (1002), an audio input unit (1003), an operation unit (1004), and the electric of the present invention. An optical device (10) is provided. As described above, the electro-optical device (10) of the present invention can be used as a display unit of the mobile phone (1000). FIG. 11 shows an application example to a video camera. The video camera (1100) includes an image receiving unit (1101), an operation unit (1102), and the electro-optical device (10) of the present invention. As described above, the electro-optical device of the present invention can be used as a finder or a display unit. In addition, the present invention can be applied to portable personal computers, head mounted displays, rear projectors, and front projectors. As described above, the electro-optical device of the present invention can be used as an image display source.

上記例に限らず本発明の電気光学装置(10)は、アクティブマトリクス型の電気光学装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、などにも活用することができる。   The electro-optical device (10) of the present invention is not limited to the above example, and can be applied to any electronic apparatus to which an active matrix electro-optical device can be applied. For example, in addition to this, it can also be used for a fax machine with a display function, a finder of a digital camera, a portable TV, a DSP device, a PDA, an electronic notebook, an electric bulletin board, a display for advertisement announcement, and the like.

本発明の薄膜トランジスタの製造方法を用いることによって極めて低い不純物量で、高品質なpoly−Si膜の形成が可能となる。これにより、極めて特性の高いTFTが製造可能となる。結果として、多機能な電気光学装置及び電子機器を提供できる。   By using the method for manufacturing a thin film transistor of the present invention, a high-quality poly-Si film can be formed with an extremely low amount of impurities. As a result, a TFT with extremely high characteristics can be manufactured. As a result, a multifunctional electro-optical device and electronic apparatus can be provided.

本発明の薄膜トランジスタの製造方法を示した工程断面図。FIG. 6 is a process cross-sectional view illustrating a method for manufacturing a thin film transistor of the present invention. 一定のレーザー照射エネルギー密度でレーザー結晶化を行ったpoly−si膜の、膜厚に対する結晶化率の推移を示した線図。The diagram which showed transition of the crystallization rate with respect to the film thickness of the poly-si film | membrane which performed laser crystallization with a fixed laser irradiation energy density. 分光エリプソメトリーの概略図。Schematic of spectroscopic ellipsometry. 光干渉型膜厚測定装置の概略図。Schematic of an optical interference type film thickness measuring apparatus. 膜厚測定装置を具備した半導体膜形成室を示す図。The figure which shows the semiconductor film formation chamber which equipped with the film thickness measuring apparatus. 膜厚測定装置を具備した光照射室を示す図。The figure which shows the light irradiation chamber which comprised the film thickness measuring apparatus. 膜厚測定装置を具備した搬送室を示す図。The figure which shows the conveyance chamber which comprised the film thickness measuring apparatus. レーザー結晶化時のレーザービーム照射方法を模式的に示す図。The figure which shows typically the laser beam irradiation method at the time of laser crystallization. レーザー結晶化時のレーザービーム照射方法を模式的に示す図。The figure which shows typically the laser beam irradiation method at the time of laser crystallization. 本発明の電気光学装置を備える電子機器の例を示す図。FIG. 14 is a diagram illustrating an example of an electronic apparatus including the electro-optical device according to the invention. 本発明の電気光学装置を備える電子機器の例を示す図。FIG. 14 is a diagram illustrating an example of an electronic apparatus including the electro-optical device according to the invention.

符号の説明Explanation of symbols

100 基板
101 下地保護膜
102 半導体膜
103 膜厚測定装置
104 レーザー光
105 結晶化した半導体層
106 プラズマ
107 ゲート絶縁膜
108 ゲート電極
109 ソースおよびドレイン領域
110 層間絶縁膜
111 ソースおよびドレイン電極
300 光源
301 偏光板
302 検光板
303 受光素子
400 光源
401 受光素子
500 半導体膜形成室
501 膜厚測定装置
502 シャッター
503 基板
504 ステージ
505 シャワープレート
506 移載用ハンド
600 レーザー照射室
601 膜厚測定装置
602 シャッター
603 基板
604 ステージ
605 レーザー照射装置
606 レーザー光
700 搬送室
701 膜厚測定装置
702 基板
703 移載用ハンド
800 基板
801 レーザー照射領域
803 X方向
804 Y方向
900 基板
901 ライン状ビーム
1000 携帯電話
1001 アンテナ
1002 音声出力部
1003 音声入力部
1004 操作部
1100 ビデオカメラ
1101 受像部
1102 操作部
10 本発明に半導体薄膜を用いて作製したTFTを利用した電気光学装置
DESCRIPTION OF SYMBOLS 100 Substrate 101 Base protective film 102 Semiconductor film 103 Film thickness measuring device 104 Laser light 105 Crystallized semiconductor layer 106 Plasma 107 Gate insulating film 108 Gate electrode 109 Source and drain region 110 Interlayer insulating film 111 Source and drain electrode 300 Light source 301 Polarization Plate 302 Light detection plate 303 Light receiving element 400 Light source 401 Light receiving element 500 Semiconductor film forming chamber 501 Film thickness measuring device 502 Shutter 503 Substrate 504 Stage 505 Shower plate 506 Transfer hand 600 Laser irradiation chamber 601 Film thickness measuring device 602 Shutter 603 Substrate 604 Stage 605 Laser irradiation device 606 Laser light 700 Transfer chamber 701 Film thickness measurement device 702 Substrate 703 Transfer hand 800 Substrate 801 Laser irradiation region 803 X direction 804 Y direction Direction 900 Substrate 901 Line beam 1000 Mobile phone 1001 Antenna 1002 Audio output unit 1003 Audio input unit 1004 Operation unit 1100 Video camera 1101 Image receiving unit 1102 Operation unit 10 Electro-optical device using TFTs manufactured using a semiconductor thin film according to the present invention

Claims (8)

基板上にチャンネル部となる半導体層を形成する第1工程と、前記半導体層の膜厚を測定する第2工程と、前記基板を搬送する第3工程と、光照射によって前記半導体層を結晶化する第4工程と、を行う薄膜トランジスタの製造方法において、前記第1工程および前記第2工程および前記第3工程および前記第4工程を大気に曝すことなく連続で行うことを特徴とする薄膜トランジスタの製造方法。   A first step of forming a semiconductor layer serving as a channel portion on the substrate; a second step of measuring the thickness of the semiconductor layer; a third step of transporting the substrate; and crystallization of the semiconductor layer by light irradiation. In the method of manufacturing a thin film transistor, the first step, the second step, the third step, and the fourth step are continuously performed without being exposed to the atmosphere. Method. 請求項1に記載の薄膜トランジスタの製造方法において、前記第1工程と前記第2工程を同一の雰囲気で行うことを特徴とする薄膜トランジスタの製造方法。   2. The method of manufacturing a thin film transistor according to claim 1, wherein the first step and the second step are performed in the same atmosphere. 請求項1に記載の薄膜トランジスタの製造方法において、前記第2工程と前記第3工程を同一の雰囲気で行うことを特徴とする薄膜トランジスタの製造方法。   2. The method of manufacturing a thin film transistor according to claim 1, wherein the second step and the third step are performed in the same atmosphere. 基板上にチャンネル部となる半導体層を形成する第1工程と、前記基板を搬送する第2工程と、前記半導体層の膜厚を測定する第3工程と、光照射によって前記半導体層を結晶化する第4工程と、を行う薄膜トランジスタの製造方法において、前記第1工程および前記第2工程および前記第3工程および前記第4工程を大気に曝すことなく連続で行うことを特徴とする薄膜トランジスタの製造方法。   A first step of forming a semiconductor layer to be a channel portion on the substrate; a second step of transporting the substrate; a third step of measuring the thickness of the semiconductor layer; and crystallization of the semiconductor layer by light irradiation. In the method of manufacturing a thin film transistor, the first step, the second step, the third step, and the fourth step are continuously performed without being exposed to the atmosphere. Method. 請求項4に記載の薄膜トランジスタの製造方法において、前記第3工程と前記第4工程を同一の雰囲気で行うことを特徴とする薄膜トランジスタの製造方法。   5. The method of manufacturing a thin film transistor according to claim 4, wherein the third step and the fourth step are performed in the same atmosphere. 請求項1乃至請求項5のいずれか1項に記載の薄膜トランジスタの製造方法において、前記半導体層の膜厚は、基板に対して垂直に光を照射することによって測定することを特徴とする薄膜トランジスタの製造方法。   6. The method of manufacturing a thin film transistor according to claim 1, wherein the thickness of the semiconductor layer is measured by irradiating light perpendicular to the substrate. Production method. 請求項1乃至請求項6のいずれか1項に記載の方法により製造された薄膜トランジスタを表示画素の駆動素子として備えることを特徴とする電気光学装置。   An electro-optical device comprising: a thin film transistor manufactured by the method according to claim 1 as a driving element of a display pixel. 請求項7に記載の電気光学装置を備えることを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 7.
JP2004004124A 2004-01-09 2004-01-09 Method for manufacturing thin-film transistor, electro-optical device, and electronic device Withdrawn JP2005197576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004004124A JP2005197576A (en) 2004-01-09 2004-01-09 Method for manufacturing thin-film transistor, electro-optical device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004004124A JP2005197576A (en) 2004-01-09 2004-01-09 Method for manufacturing thin-film transistor, electro-optical device, and electronic device

Publications (1)

Publication Number Publication Date
JP2005197576A true JP2005197576A (en) 2005-07-21

Family

ID=34818829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004004124A Withdrawn JP2005197576A (en) 2004-01-09 2004-01-09 Method for manufacturing thin-film transistor, electro-optical device, and electronic device

Country Status (1)

Country Link
JP (1) JP2005197576A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147578A (en) * 2006-12-13 2008-06-26 Tokyo Univ Of Agriculture & Technology Method and device for measuring crystallization rate
JP2012508985A (en) * 2008-11-14 2012-04-12 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク System and method for thin film crystallization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147578A (en) * 2006-12-13 2008-06-26 Tokyo Univ Of Agriculture & Technology Method and device for measuring crystallization rate
JP2012508985A (en) * 2008-11-14 2012-04-12 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク System and method for thin film crystallization

Similar Documents

Publication Publication Date Title
KR100327086B1 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal dispaly, and electronic device
JP4026182B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
WO2002047137A1 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
KR100274494B1 (en) Thin film semiconductor device, manufacturing method of thin film semiconductor device, liquid crystal display device, manufacturing method of liquid crystal display device, electronic device, manufacturing method of electronic device and thin film deposition method
JP4258476B2 (en) Method for manufacturing thin film semiconductor device
JP2004288864A (en) Thin film semiconductor, manufacturing method thereof, electro-optical device and electronic equipment
JPH10189449A (en) Manufacture of crystallize semiconductor film and manufacture of thin-film transistor
JP2005197576A (en) Method for manufacturing thin-film transistor, electro-optical device, and electronic device
JP4200530B2 (en) Thin film transistor manufacturing method
JP4123410B2 (en) Manufacturing method of semiconductor device
JP2005259818A (en) Method of crystallizing semiconductor film, method of manufacturing thin film transistor, electrooptic device, and electronic apparatus
JP3911947B2 (en) Method for manufacturing field effect transistor
JP2005167280A (en) Semiconductor device, active matrix substrate, and electronic equipment
JP2004349581A (en) Manufacturing method of thin film transistor, electrooptical device, and electronic apparatus
JP2002237598A (en) Manufacturing method of thin-film transistor
JP2001053278A (en) Thin film transistor and manufacture of display device wherein it is used
JP2004214546A (en) Transistor, manufacturing method thereof, semiconductor integrated circuit, and display
JP2002289862A (en) Method for manufacturing semiconductor thin-film transistor
JP2004273629A (en) Method for manufacturing thin-film transistor, electrooptical apparatus, and electronic equipment
JP2003124231A (en) Method for manufacturing thin film transistor, electronic device and electrooptic device
JP2004014644A (en) Method for manufacturing transistor, integrated circuit and electro-optical device using same, as well as electronic apparatus mounted with the device
JP2002280565A (en) Manufacturing method for thin-film transistor, manufacturing method for electro-optical device, and electro-optical device
JP2002237599A (en) Manufacturing method of thin-film transistor
JP2001053277A (en) Manufacture of thin film transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403