JP2005191605A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005191605A
JP2005191605A JP2005090415A JP2005090415A JP2005191605A JP 2005191605 A JP2005191605 A JP 2005191605A JP 2005090415 A JP2005090415 A JP 2005090415A JP 2005090415 A JP2005090415 A JP 2005090415A JP 2005191605 A JP2005191605 A JP 2005191605A
Authority
JP
Japan
Prior art keywords
stress
stress relaxation
semiconductor device
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005090415A
Other languages
English (en)
Other versions
JP2005191605A5 (ja
JP4258660B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005090415A priority Critical patent/JP4258660B2/ja
Publication of JP2005191605A publication Critical patent/JP2005191605A/ja
Publication of JP2005191605A5 publication Critical patent/JP2005191605A5/ja
Application granted granted Critical
Publication of JP4258660B2 publication Critical patent/JP4258660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 本発明の目的は、配線を切断しないように、熱応力を緩和できる電子部品及び半導体装置並びにこれらの製造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器を提供することにある。
【解決手段】 半導体装置は、半導体チップ１２と、外部との接続のためのハンダボール２０と、半導体チップ１２とハンダボール２０とを電気的に接続する配線１８と、半導体チップ１２の上に設けられる応力緩和層１６と、ハンダボール２０と配線１８との電気的な接続部２４ａの外周位置でハンダボール２０から応力緩和層１６に対して応力を伝える応力伝達部２２と、を有する。
【選択図】 図１

Description

本発明は、小型の電子部品や形成された最終パッケージサイズがチップ（半導体素子）サイズに近い半導体装置及びこれらの製造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器に関する。
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、チップサイズに近いパッケージのＣＳＰ（chip scale/size package）が開発されている。
このようなＣＳＰ型の半導体装置では、半導体チップと実装基板との熱膨張係数の差による熱応力を緩和することが重要な課題となっている。特に、多ピン化が進むと、電極からハンダボールまでを接続する配線が必要なので、熱応力によって配線が切断されないようにすることが要求される。
特開平８−３３０３５５号公報 特開平８−３３０３１３号公報
本発明は、上述したような課題を解決するものであり、その目的は、配線を切断しないように、熱応力を緩和できる電子部品及び半導体装置並びにこれらの製造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器を提供することにある。
本発明に係る半導体装置は、半導体素子と、前記半導体素子の領域内に外部との接続のために設けられた外部電極と、接続部を介して前記外部電極に接続されて前記半導体素子と前記外部電極とを電気的に接続する配線と、前記半導体素子の上に設けられる応力緩和部と、前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部と、を有する。
本発明によれば、配線によって半導体素子と外部電極とが接続されているので、外部電極のピッチを必要に応じて変換することができる。また、応力伝達部が外部電極からの応力を応力緩和部に伝達して応力を緩和することができる。
なお、配線は、接続部を介して外部電極に接続されている。ここで、接続部は、配線と外部電極との間に別部材として存在する場合のみならず、配線及び外部電極の少なくとも一方の一部である場合も含む。また、接続部は、少なくとも配線及び外部電極の一方に直接的に接触するもののみならず、いずれにも直接的には接触しないものも含む。すなわち、本発明における接続部は、配線と外部電極とを電気的に接続する部材の少なくとも一部を指す。
具体的には、前記配線は、前記応力緩和部の上に設けられ、前記応力伝達部は、前記接続部に設けられてもよい。
これによれば、配線が応力緩和部の上に設けられるので、接続部及び応力伝達部が応力緩和部の上に設けられて、外部電極からの応力が応力緩和部に伝えられる。
あるいは、前記配線は、前記応力緩和部の下に設けられ、前記接続部は、前記応力緩和部を貫通して設けられ、前記応力伝達部は、前記応力緩和部の上において前記接続部に一体的に形成されてもよい。
これによれば、接続部が応力緩和部を貫通しているので、接続部は応力緩和部に対して上下方向には応力を伝達しない。その代わりに、応力緩和部の上に設けられた応力伝達部が、応力緩和部に応力を伝える。
前記応力緩和部は、前記配線から前記応力伝達部に至る厚みで形成されてもよい。
前記応力緩和部には、前記応力伝達部の外側に溝が形成されてもよい。溝が形成されることで、応力緩和部が変形しやすくなって、応力伝達部からの応力を吸収しやすくなる。
前記応力緩和部には、前記配線上で接触する部位と、前記応力伝達部下で接触する部位と、の間に空間が形成されてもよい。こうすることで、応力緩和部が変形しやすくなって、応力伝達部からの応力を吸収しやすくなる。
このような空間を有する応力緩和部は、前記配線から前記応力伝達部に至る厚みで形成されてから、前記応力伝達部の外側から下方に至るまでエッチングされて形成されてもよい。
本発明は、前記外部電極の少なくとも根本外周と前記応力緩和部との間に介在し、前記外部電極からの応力を前記応力緩和部に伝達する補助伝達部を有してもよい。
補助伝達部によって、外部電極からの応力が応力緩和部に伝達されるので、外部電極と応力伝達部との間に応力が集中することを防止できる。
前記補助伝達部は、前記応力緩和部として利用可能な材料から形成することができる。
前記応力緩和部は、第１の応力緩和層と、該第１の応力緩和層の上に形成される第２の応力緩和層と、を有し、
前記配線は、前記第１及び第２の応力緩和層の間に設けられ、
前記接続部は、前記第２の応力緩和層を貫通して設けられ、
前記応力伝達部は、前記第２の応力緩和層の上において前記接続部に一体的に形成されてもよい。
これによれば、接続部は、第１の応力緩和層に対して上下方向の応力を伝達する。また、応力伝達部は、第２の応力緩和層に対して応力を伝達する。こうして、二箇所で応力が緩和される。
前記応力緩和部は、第１の応力緩和層と、該第１の応力緩和層の上に形成される第２の応力緩和層と、を有し、
前記配線は、前記第１及び第２の応力緩和層の間に設けられ、
前記接続部は、前記第２の応力緩和層を貫通して設けられ、
前記応力伝達部は、前記第１及び第２の応力緩和層の間で前記接続部に一体的に形成される第１の伝達部と、前記第２の応力緩和層の上において前記接続部に一体的に形成される第２の伝達部と、を有してもよい。
これによれば、接続部は、第１の応力緩和層に対して上下方向の応力を伝達する。また、第１の応力緩和層に対しては、応力伝達部の第１の伝達部からも応力が伝達される。さらに、応力伝達部は第２の応力伝達部を有し、この第２の応力伝達部は第２の応力緩和層に対して応力を伝達する。こうして、三箇所で応力が緩和される。
ここで、前記第２の伝達部は、前記第１の伝達部よりも大きな面積で前記応力を前記第２の応力緩和層に伝達することが好ましい。
これによれば、第２の伝達部が大きく応力を伝達するので、第１の伝達部が伝達する応力は比較的小さくなる。ここで、第１の伝達部は、接続部と配線との直接的な接触部分に近いので、第１の伝達部から伝えられる応力を小さくしたことで、この接触部分に与える影響を小さくすることができる。
前記応力伝達部は、前記接続部に対して非接触状態で設けられることが好ましい。
こうすることで、応力伝達部は、接続部と配線との直接的な接触部分に応力を伝達しないようになる。
前記応力緩和部は、前記応力伝達部を支持する支持領域と、前記接続部が形成される接続領域と、の間に応力の伝達を妨げる分離部を有してもよい。
これによれば、応力伝達部から応力緩和部の支持領域に伝達された応力は、分離部が設けられたことで、接続領域に伝達しないようになっている。したがって、応力緩和部を介して応力伝達部から接続部へ応力が伝達することもなくなる。
ここで、前記分離部としては、例えば溝が挙げられる。
前記配線は、前記半導体素子との間に中空空間を形成する屈曲部を有することが好ましい。
これによれば、屈曲部において配線は自由に変形できるので、最も応力を吸収することができる。
また、前記中空空間にゲル材料を注入して、屈曲部を保護してもよい。
前記応力緩和部は、第１の応力緩和層と、該第１の応力緩和層の上に形成される第２の応力緩和層と、を有し、
前記配線は、前記第１の応力緩和層の下に形成される第１の配線部と、前記第１及び第２の応力緩和層の間に形成される第２の配線部と、を有し、
前記接続部は、前記第１の応力緩和層を貫通して前記第１及び第２の配線部を接続する第１の配線接続部と、前記第２の応力緩和層を貫通して前記外部電極と前記第２の配線部とを接続する第２の配線接続部を有し、
前記第１及び第２の配線接続部は、平面的にずれた位置に設けられ、
前記応力伝達部は、前記第１及び第２の応力緩和層の間で前記第１の配線接続部に一体的に形成される第１の伝達部と、前記第２の応力緩和層の上において前記第２の配線接続部に一体的に形成される第２の伝達部と、を有してもよい。
本発明によれば、第１及び第２の配線接続部のそれぞれに、第１及び第２の伝達部が設けられているので、それぞれの配線接続部において、応力を応力緩和層に伝達することができる。また、第１及び第２の配線部に対する第１の配線接続部の接触位置と、外部電極及び第２の配線部に対する第２の配線接続部の接触位置と、が平面的にずれた位置となっている。したがって、一方の接触位置に加えられる応力が、直接的には、他方の接触位置に伝わりにくくなっている。そして、外部電極から伝えられる応力は、半導体素子に至る前に緩和されるので、この半導体素子に与える影響を減少させることができる。
前記配線は、前記応力の発生方向に対してほぼ直角方向で、前記外部電極から引き出されてもよい。
こうすることで、応力の発生する方向と、配線の配設方向とが、ほぼ直角に交差する。そして、配線が、その配設方向に引っ張られて切断されることを防止できる。
前記応力伝達部は、前記接続部の外周位置に形成されてもよい。
こうすることで、応力伝達部が、外部電極と配線との接続部の外周位置で応力を伝えるので、大きな面積で応力を伝えることができる。
本発明に係る電子部品は、電子素子と、外部との接続のための外部電極と、前記電子素子と前記外部電極とを電気的に接続する配線と、前記電子素子の上に設けられる応力緩和部と、前記外部電極と前記配線との電気的な接続部の外周位置で前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部と、を有する。
本発明に係る電子部品の製造方法は、基板状に複数の電子素子を一体的に形成する工程と、
前記基板状の電子素子に電極を形成する工程と、
前記電極を避けて前記基板状の電子素子に応力緩和部を設ける工程と、
前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記基板状の電子素子を個々の個片に切断する工程と、
を有する。
本発明に係る半導体装置の製造方法は、ウエーハに電極を形成する工程と、
前記電極を避けて前記ウエーハに応力緩和部を設ける工程と、
前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有する。
本発明によれば、ウエーハに応力緩和層、配線及び外部電極を形成してから、ウエーハが切断されて個々の半導体装置が得られる。したがって、たくさんの半導体装置に対する応力緩和層、配線及び外部電極の形成を同時に行えるので、製造工程を簡略化することができる。
前記応力緩和部の形成工程は、前記配線の形成工程の後に行われ、
前記ウエーハの切断工程の前に、前記応力緩和部における前記応力伝達部の外側に、エッチングによって溝を形成する工程を含んでもよい。
溝が形成されることで、応力緩和部が変形しやすくなって、応力伝達部からの応力を吸収しやすくなる。
前記応力緩和部の形成工程は、前記配線の形成工程の後に行われ、
前記ウエーハの切断工程の前に、前記応力緩和部を、前記応力伝達部の下方に至るまでエッチングする工程を含んでもよい。
こうすることで、応力緩和部には、配線上で接触する部位と、応力伝達部下で接触する部位と、の間に空間が形成される。そして、応力緩和部が変形しやすくなって、応力伝達部からの応力を吸収しやすくなる。
前記ウエーハの切断工程の前に、前記応力緩和部の上から前記外部電極の少なくとも根本外周に至るまで、前記応力緩和部として利用可能な材料を設けて、補助伝達部を形成する工程を含んでもよい。
こうして、補助伝達部を形成すると、補助伝達部によって外部電極からの応力が応力緩和部に伝達されるので、外部電極と応力伝達部との間に応力が集中することを防止できる。
本発明に係る回路基板は、上記半導体装置と、所望の配線パターンが形成された基板と、を有し、前記半導体装置の外部電極が前記配線パターンに接続される。本発明に係る電子機器は、この回路基板を有する。
以下、本発明の好適な実施の形態について図面を参照して説明する。本発明は、小型の電子部品に適用することができるが、特に、半導体装置に適用した例を説明する。
なお、各図面は説明を分かりやすくするために一部を拡大して示したものである。特に以下の説明においては、最終的に個片にしたときの１つの半導体装置を想定して説明しているため、用いている用語や形状等において若干実際と異なる箇所がある。半導体チップと記載してある箇所は、その意味の通り個片（すなわちチップ状）のものを指す場合にとどまらず、個片になっていないウエーハ状のものを指す場合もある。すなわちここでいう半導体チップとはベース基板（例えばシリコンからなる）上に切り離したとしても使える所定の回路が形成されていれば良く、切り離されて個片となっているかそれとも一体となっているかについては特に限定する必要はない。また配線等の説明に必要な個所の代表的な箇所のみを取り上げているので、各図にはその他の箇所に同様のものやその他の構造が省略されている。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置１０は、応力緩和層１６と、この上に形成された配線１８と、を有する。詳しくは、半導体チップ１２の上に、電極１４を避けて応力緩和層１６が形成され、電極１４から応力緩和層１６の上にかけて配線１８が形成されている。
ここで、応力緩和層１６は、感光性のポリイミド樹脂からなり、半導体装置１０が基板（図示せず）に実装されたときに、半導体チップ１２と基板との熱膨張係数の差によって生じる応力を緩和するものである。また、ポリイミド樹脂は、配線１８に対して絶縁性を有して表面を保護することができ、ハンダボール２０を溶融するときの耐熱性も有する。ポリイミド樹脂の中でも、ヤング率が低いもの（例えばオレフィン系のポリイミド樹脂やダウケミカル社製のＢＣＢ等）を用いることが好ましく、特にヤング率が２０ｋｇ／ｍｍ２程度以下であることが好ましい。応力緩和層１６は、厚いほど応力緩和力が大きくなるが、１〜１００μｍ程度の厚みとすることが好ましい。ただし、ヤング率が１０ｋｇ／ｍｍ２程度のポリイミド樹脂を用いた場合には、１０μｍ程度の厚みで足りる。
あるいは、応力緩和層１６として、例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等、ヤング率が低く応力緩和の働きを果たせる材質を用いることができる。非感光性樹脂を用いる場合には、他のレジストと組み合わせて、フォトエッチング工程で所定のパターンを形成するようにすればよい。
配線１８は、クローム（Ｃｒ）からなる。ここで、クローム（Ｃｒ）は、応力緩和層１６を構成するポリイミド樹脂との密着性が良いことから選択された。あるいは、耐クラック性を考慮すれば、アルミニウムやアルミシリコン、アルミカッパー等のアルミ合金又はカッパー合金又は銅（Ｃｕ）又は金のような延展性（延びる性質）のある金属でもよい。または、耐湿性に優れたチタン又はチタンタングステンを選択すれば、腐食による断線を防止することができる。チタンは、ポリイミドとの密着性の観点からも好ましい。なお配線１８にチタンを用いる場合にはチタンと他の上記金属とを組み合わせて２層以上に形成しても良い。配線１８は、スパッタ、メッキ又はその組み合わせ等の方法で成膜され、フォトエッチングで所定のパターンを形成する。
なおここで例にあげた応力緩和層の材料及び配線の材料は、第２実施形態以降のあらゆる形態においても第１実施形態のものを同様に適宜選択して用いることができる。
配線１８の上には、ハンダボール（外部電極）２０が設けられている。詳しくは、配線１８の上に、応力伝達部２２が設けられ、この応力伝達部２２の上に台座２４が設けられて、台座２４の上にハンダボール２０が設けられている。応力伝達部２２及び台座２４は、銅メッキにより形成され、ハンダボール２０は、半球以上のボール状となったハンダからなる。なお、応力伝達部２２及び台座２４は、配線１８に用いる材料と同じ金属で形成することが好ましい。
本実施形態で特徴的なことは、図１に示すように、台座２４における応力伝達部２２との基端部２４ａの幅ｄと、応力伝達部２２の幅Ｄとの関係が、ｄ＜Ｄとなっていることである。
言い換えると、台座２４の基端部２４ａが、ハンダボール（外部電極）２０と配線１８とを電気的に接続する部材の一部（接続部）となっており、その外周位置にまで応力伝達部２２は一体的に拡がっている。このような応力伝達部２２を形成することで、ハンダボール２０は、比較的広い幅Ｄで応力緩和層１６上に支持される。
このような広い幅の応力伝達部２２は、応力の伝達において効果的である。すなわち、実装基板と半導体チップ１２との熱膨張係数の差によって、例えば熱が基板及びその基板に実装された半導体装置に付加された場合、半導体チップ１２を曲げるような応力が生じる。この応力は、ハンダボール２０の中心を軸として倒すような力となる。本実施形態によれば、比較的広い幅Ｄの応力伝達部２２によって、応力緩和層１６に対してハンダボール２０が支持されている。したがって、ハンダボール２０を倒そうとする応力は、広い面積で応力緩和層１６に伝達され、応力緩和層１６において大きな応力を吸収することができる。
また、応力伝達の作用については、第２実施形態以降も第１実施形態中に示したものと同様である。
なお図には省略されているが、配線の腐食等を防止するためにソルダーレジスト等の配線保護層を最外層として設ける方がよい。
（第２実施形態）
図２は、第２実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置３０は、応力緩和層３６の下に配線３８が形成されたものである。詳しくは、半導体チップ３２の上に、絶縁層としての酸化膜（図示せず）を介して、電極３４から配線３８が形成され、この上に応力緩和層３６が形成されている。なお、配線３８は、クローム（Ｃｒ）からなる。
応力緩和層３６には、フォトリソグラフィによって穴３６ａが形成されており、この穴３６ａの領域においては配線３８上を応力緩和層３６が覆わないようになっている。言い換えると、穴３６ａの直下に配線３８が位置するように、穴３６ａは形成されている。そして、配線３８、並びに穴３６ａを形成する内周面及び開口端部にかけて、スパッタリングによってクローム（Ｃｒ）層４２及び銅（Ｃｕ）層４４が形成されている。つまり、応力緩和層３６を貫通するように、クローム（Ｃｒ）層４２及び銅（Ｃｕ）層４４が形成されている。しかも、開口端部においては比較的広い幅で、クローム（Ｃｒ）層４２及び銅（Ｃｕ）層４４が拡がるようになっている。
銅（Ｃｕ）層４４の上には、銅（Ｃｕ）からなる台座４６が形成され、この台座４６に、ハンダボール４０が形成されている。ハンダボール４０は、ひかれた配線３８、銅層４４、クローム層４２及び台座４６を介して電極３４と電気的に接続されている。
本実施形態によれば、穴３６ａの開口端部において、クローム（Ｃｒ）層４２、銅（Ｃｕ）層４４及び台座４６の少なくとも一部から形成される応力伝達部４８から、応力緩和層３６に、ハンダボール４０からの応力が伝達される。
この応力伝達部４８は、接続部３８ａよりも外周に位置している。ここで、接続部３８ａは、クローム（Ｃｒ）層４２の一部であって、ハンダボール（外部電極）４０と配線３８とを電気的に接続する部材の一部である。
本例では応力伝達部４８は、つば状部４８ａ、つまり突出した部分を含めて設けられている。したがって、ハンダボール４０の中心を軸として倒すように働く応力を、応力伝達部４８は広い面積で応力緩和層３６に伝達することができる。応力伝達部４８は、面積が広いほど効果的である。
また、本実施形態によれば、応力伝達部４８が、配線３８に対する接続部３８ａとは別の高さの位置に配置されており、接続部３８ａ、配線３８は硬い酸化膜上に配置されているので、発生する応力は応力緩和層３６に吸収される。したがって、接続部３８ａには応力が伝わりにくくなり、配線３８にも応力が伝わりにくいのでクラックを防止することができる。
（第３実施形態）
図３は、第３実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置３１は、図２に示す半導体装置３０の応力緩和層３６上に、補助伝達層３３が形成されたものである。本実施形態でも、接続部３８ａは、クローム（Ｃｒ）層４２の一部であって、ハンダボール（外部電極）４０と配線３８とを電気的に接続する部材の一部である。
補助伝達層３３は、ハンダボール４０の少なくとも根本外周に接触して形成されている。したがって、補助伝達層３３を介して、ハンダボール４０から応力緩和層３６に応力が伝達される。こうすることで、応力が分散されて、ハンダボール４０と応力伝達部４８との間、特に、台座４６と銅（Ｃｕ）層４４との接合部に応力が集中することを避けられる。なお、ここで、応力伝達部４８は、クローム（Ｃｒ）層４２、銅（Ｃｕ）層４４及び台座４６の少なくとも一部から形成される。
補助伝達層３３は、応力緩和層３６として使用可能な樹脂で構成されており、その厚みは、樹脂自体の柔軟性（ヤング率）と、伝達が要求される応力の大きさに応じて決められる。すなわち、柔らかい樹脂が使用される場合には、補助伝達層３３を厚く形成すれば、大きな応力伝達が可能となる。また、比較的堅い樹脂が使用される場合には、補助伝達層３３を薄く形成すれば、伝達される応力が大きくなり過ぎるのを避けることができる。
補助伝達層３３は、ハンダボール４０の形成後に、スピンコート法によって形成することができる。
あるいは、応力伝達部４８（台座４６を含む）の形成後、ハンダボール４０の形成前に、応力緩和層３６上に樹脂層を形成し、応力伝達部４８上で樹脂層に開口部を形成してハンダボール４０を設けても良い。この場合には、開口部は、フォトリソグラフィの技術や、エッチング（ドライ又はウェット）の技術を適用して形成することができる。
これらの方法は、半導体装置３１を個片に切断する前に補助伝達層３３を形成するときに適している。
（第４実施形態）
図４Ａ及び図４Ｂは、第４実施形態に係る半導体装置を示す断面図である。なお、図４Ａは、図４ＢのIV−IV線断面図である。これらの図に示す半導体装置３７は、図２に示す半導体装置３０の応力緩和層３６に溝３５が形成されたものである。ただし、図２と図４Ａとは、断面位置において異なる。本実施形態でも、接続部３８ａは、ハンダボール（外部電極）４０と配線３８（図２参照）とを電気的に接続する部材の一部である。
図４Ａ及び図４Ｂに示すように、溝３５は、応力緩和層３６における応力伝達部４８の外側に位置する部位に形成されている。
こうすることで、応力伝達部４８から応力緩和層３６に応力が伝えられると、応力緩和層３６は、溝３５よりも応力伝達部４８側において変形しやすくなる。これによって、応力緩和層３６が応力を吸収しやすくなる。特に、応力吸収層３６を構成する材料の柔軟性が低い（ヤング率が高い）ときに溝３５を形成することで、柔軟性が高い（ヤング率が低い）材料を使用するときと同等の応力緩和力を得ることができる。柔軟性の高い材料を用いて更に上記加工を行えば、より応力緩和が図られる。また、後述する第５及び第６実施形態においても同じことが言える。
また、溝３５は、応力伝達部４８から応力緩和層３６に応力を加える方向（図４Ｂに矢印で示す方向）の側に形成されている。したがって、応力の加えられる方向において、応力緩和力が高められる。
なお、溝３５の形成位置は、図４Ａ及び図４Ｂに示す位置に限るものではない。例えば、溝３５を、応力伝達部４８から応力緩和層３６に応力を加える方向（図４Ｂに矢印で示す方向）とは異なる方向の側に形成してもよく、あるいは、応力伝達部４８を囲むように形成してもよい。
（第５実施形態）
図５は、第５実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置３９は、図２に示す半導体装置３０の応力緩和層３６をエッチングしたものである。
すなわち、半導体装置３９の応力緩和層４１は、図２に示す応力緩和層３６よりも薄く形成されている。また、応力伝達部４８のつば部４８ａの下で接触する部位と配線３８上で接触する部位との間に、空間４３が形成されている。つまり、応力伝達部４８のつば状部４８ａの下で、くびれるように応力緩和層４１は形成されている。このくびれる形状は、その断面形状が丸い形状であってもテーパ状の形状であってもよい。
本実施形態でも、接続部３８ａは、ハンダボール（外部電極）４０と配線３８とを電気的に接続する部材の一部である。
このように、応力伝達部４８のつば状部４８ａの下に空間４３を形成することで、応力緩和層４１は変形しやすくなる。これによって、応力緩和層４１が応力を吸収しやすくなる。
なお、空間４３は、図２に示す応力緩和層３６に対して、等方性ドライエッチングを施すことで形成することができる。つまり、等方性ドライエッチングによれば、水平方向と深さ方向のエッチング速度がほぼ等しいので、図５に示すように、応力伝達部４８のつば状部４８ａの下を、くびれた形状にエッチングすることができる。これによって、空間４３を形成することができる。
（第６実施形態）
図６は、第６実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置４５は、図５に示す半導体装置３９に補助伝達部４７を付加したものである。
すなわち、図６において、応力緩和層４１から連続して、ハンダボール４０の外周に補助伝達部４７が形成されている。補助伝達部４７は、ハンダボール４０の少なくとも根本外周と応力緩和層４１との間に介在する。こうすることで、ハンダボール４０に加えられる応力を、補助伝達部４７を介して、応力緩和層４１に伝えることができる。そして、応力が分散されて、ハンダボール４０と応力伝達部４８との接合部に応力が集中することを避けられる。
なお、このような補助伝達部４７を有する半導体装置４５は、図３に示すように、応力緩和層３６及び補助伝達層３３を形成してから、第５実施形態と同様の方法でエッチングを施して製造することができる。
本実施形態でも、接続部３８ａは、ハンダボール（外部電極）４０と配線３８とを電気的に接続する部材の一部である。
（第７実施形態）
図７は、第７実施形態に係る半導体装置を示す断面図である。この第７実施形態は、第１及び第２実施形態の両方の特徴を有する。
同図において、半導体装置５０は、第１及び第２の応力緩和層５６、５７の間に、配線５８が形成されたものである。詳しくは、半導体チップ５２の上に、電極５４を避けて第１の応力緩和層５６が形成され、電極５４から応力緩和層５６の上にかけて配線５８が形成されている。この構成は、第１実施形態と同様である。
配線５８の上には、第２の応力緩和層５７が形成されている。第２の応力緩和層５７も前述の第１の応力緩和層５６と同程度の範囲の厚みに設ければよい。この応力緩和層５７には、穴５７ａが形成されており、応力緩和層５７を貫通するように、クローム（Ｃｒ）層６２及び銅（Ｃｕ）層６４が形成されている。あるいは、これらの代わりに第１実施形態で述べた配線１８を用いても良い。穴５７ａの開口端部においては比較的広い幅で、クローム（Ｃｒ）層６２及び銅（Ｃｕ）層６４が拡がるようになっている。銅（Ｃｕ）層６４の上には台座６６が形成され、この台座６６にハンダボール６０が形成されている。
また、穴５７ａの開口端部において、クローム（Ｃｒ）層６２、銅（Ｃｕ）層６４及び台座６６の一部から形成される応力伝達部６８から、第２の応力緩和層５７に、ハンダボール６０からの応力が伝達される。この応力伝達部６８は、接続部５８ａよりも外周位置に設けられている。ここで、接続部５８ａは、クローム（Ｃｒ）層６２の一部であって、ハンダボール（外部電極）６０と配線５８とを電気的に接続する部材の一部である。
配線５８よりも上の構成については、第２実施形態と同様であるので、詳しい説明を省略する。
本実施形態によれば、ハンダボール６０からの上下方向の応力は、接続部５８ａを介して第１の応力緩和層５６に伝達され吸収されるとともに、応力伝達部６８を介して第２の応力緩和層５７に伝達され吸収される。このように、二段の吸収構造を設けることで、応力の吸収が一層効果的となる。なお、本実施形態において、第２の応力緩和層５７は、配線５８や半導体チップ５２に対する保護膜ともなる。
なお、本実施形態の第２の応力緩和層５７には、第４〜第６実施形態の溝３５、応力緩和層４１のくびれる形状又は補助伝達部４７を適用してもよい。
（第８実施形態）
図８は、第８実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置５１は、図７に示す半導体装置５０の第１の応力緩和層５７上に、補助伝達層５３が形成されたものである。本実施形態でも、接続部５８ａは、ハンダボール（外部電極）６０と配線５８とを電気的に接続する部材の一部である。
補助伝達層５３は、ハンダボール６０の少なくとも根本外周に接触して形成されている。したがって、補助伝達層５３を介して、ハンダボール６０から応力緩和層５７に応力が伝達される。こうすることで、応力が分散されて、ハンダボール６０と応力伝達部６８との接合部に応力が集中することを避けられる。
なお、補助伝達層５３の材質及び形成方法は、第３実施形態と同様であるので説明を省略する。
（第９実施形態）
図９は、第９実施形態に係る半導体装置を示す断面図である。この第９実施形態は、第７実施形態の変形例である。
同図において、半導体装置７０は、第１及び第２の応力緩和層７６、７７の間に、配線７８が形成されたものである。詳しくは、半導体チップ７２の上に、電極７４を避けて第１の応力緩和層７６が形成され、電極７４から応力緩和層７６の上にかけて配線７８が形成されている。
配線７８の上には、第２の応力緩和層７７が形成されている。この応力緩和層７７を貫通するように、スパッタリングによる銅（Ｃｕ）層８２、メッキによる銅（Ｃｕ）層８４、スパッタリングによる銅（Ｃｕ）層８６、及びメッキによる台座８８が形成されている。この台座８８にハンダボール８０が形成されている。
ここで、銅（Ｃｕ）層８２及び銅（Ｃｕ）層８４は、台座８８及び銅（Ｃｕ）層８６の基端部８８ａよりも広い面積となっている。そして、銅（Ｃｕ）層８２及び銅（Ｃｕ）層８４における、基端部８８ａの外周位置に対応する応力伝達部８９が、ハンダボール８０からの応力を第１の応力緩和層７６に伝えるようになっている。なお、応力伝達部８９の一部（基端部８８ａとの接触部）は、ハンダボール（外部電極）８０と配線７８との間で、両者を電気的に接続する部材の一部（接続部）となっている。
本実施形態によれば、ハンダボール８０と配線７８とを電気的に接続する基端部８８ａの外周位置に応力伝達部８９が形成されるので、第１の応力緩和層７６に広い面積で応力を伝達することができる。なお、本実施形態では、第１の応力緩和層７６を省略しても、第２の応力緩和層７７によって応力を吸収することができる。
また、本実施形態においても、第７実施形態の応力伝達部６８（図７参照）と同様の応力伝達部８７が更に形成されており、同様の作用効果を達成する。
（第１０実施形態）
図１０は、第１０実施形態に係る半導体装置を示す断面図である。この第１０実施形態は、第９実施形態の変形例である。そこで、第９実施形態との違いのみを説明すると、配線９１の上に形成される銅（Ｃｕ）層９２及び銅（Ｃｕ）層９３が、応力伝達部９４よりも小さくなっている。したがって、ハンダボール９５を倒そうとする応力は、応力伝達部９４からは伝達するものの、銅（Ｃｕ）層９２及び銅（Ｃｕ）層９３からは伝達しにくくなっている。そして、銅（Ｃｕ）層９２及び銅（Ｃｕ）層９３が、応力伝達部として機能しないので、配線９１には応力が伝わりにくくなる。こうすることで、配線９１の断線を防止することができる。
本実施形態では、応力伝達部９４の一部が、ハンダボール（外部電極）９５と配線９１とを電気的に接続する部材の一部（接続部）となっている。
なお、第９実施形態で第１の応力緩和層７６を省略しても第２の応力緩和層７７によって応力を吸収できるという効果は、第１０実施形態でも同様である。
（第１１実施形態）
図１１Ａ及び図１１Ｂは、第１１実施形態に係る半導体装置を示す図である。なお、図１１Ｂは、図１１ＡのXI−XI位置にてみた平面図である。
これらの図において、半導体装置１００は、電気的な接続部１１０とは非接触位置の応力伝達部１１２によって、ハンダボール１１４が支持されている。
詳しくは、半導体チップ１０２に形成される酸化膜１０４の上には、配線１０６が形成されている。配線１０６は、ハンダボール１１４の中央に位置するパッド１０６ａから電極１０８までを電気的に接続している。しかも、配線１０６は、実装基板と半導体装置１００との熱膨張係数の差により生じる応力の方向（図１１Ｂにおいて矢印で示す）とは直角方向に、パッド１０６ａから延びている。したがって、配線１０６に応力が加えられても、パッド１０６ａの付近においては、延設方向には力が加えられないので断線しにくいようになっている。
配線１０６の上には、応力緩和層１１８が形成されている。ただし、パッド１０６ａの上は、応力緩和層１１８に穴が形成されて、接続部１１０が、パッド１０６ａとハンダボール１１４とを電気的に接続するように形成されている。接続部１１０は、ハンダボール（外部電極）１１４と配線１０６とを電気的に接続する部材の一部となっている。
また、接続部１１０の外周位置でかつ非接触位置で、酸化膜１０４とハンダボール１１４との間に複数の応力伝達部１１２が設けられている。このため、応力緩和層１１８に複数の穴が形成されている。なお、接続部１１０と応力伝達部１１２とは、ハンダボール１１４を受ける台座１１６から下向きに突出する突起として連続的に形成されている。
本実施形態は、上記のように構成されており、その作用を説明する。本実施形態では、ハンダボール１１４は、中央位置で接続部１１０によって配線１０６と電気的に接続されている。そして、接続部１１０の外周位置でかつ非接触位置に、応力伝達部１１２が設けられている。したがって、非接触状態であることから、応力伝達部１１２が伝達する応力の影響を、接続部１１０に伝えにくいので、配線１０６に応力を伝えないようにして断線を防止することができる。
また、台座１１６は、部分的に応力緩和層１１８の上に接触している。特に、応力伝達部１１２の外周に位置する接触部１１６ａは、応力緩和層１１８に応力を伝達して吸収するようになっている。
（第１２実施形態）
図１２Ａ及び図１２Ｂは、第１２実施形態に係る半導体装置を示す図である。なお、図１２Ｂは、図１２Ａの XII−XII 位置にてみた平面図である。この第１２実施形態は、上述した第１１実施形態の変形例である。そこで、第１１実施形態との相違を説明する。
図１２Ａ及び図１２Ｂにおいて、半導体装置１２０は、第１及び第２の応力緩和層１２２、１２４を有する。そして、第１の応力緩和層１２２の上に配線１２６が形成され、第１の応力緩和層１２４の上に応力伝達部１２８が形成されている。したがって、ハンダボール１３０からの応力は、応力伝達部１２８から第１の応力緩和層１２２に伝達され吸収される。なお、パッド１２６ａの上に形成される接続部１３２については、図１１Ａに示す接続部１１０と同様の構成であるので説明を省略する。すなわち、接続部１３２は、ハンダボール（外部電極）１３０と配線１２６とを電気的に接続する部材の一部となっている。
また、本実施形態によれば、応力伝達部１２８を介して第１の応力緩和層１２２によって応力を緩和する。したがって、台座１３４は、応力伝達部１２８の外周位置につば状に形成される、第２の応力緩和層１２４との接触部が省略されている。もっとも、第１１実施形態と同様に接触部を設けてもよい。
（第１３実施形態）
図１３は、第１３実施形態に係る半導体装置を示す図である。この第１３実施形態は、上述した第１１実施形態又は第１２実施形態の変形例である。つまり、図１１Ａ及び図１１Ｂに示す柱状の複数の応力伝達部１１２の代わりに、図１３に示す半導体装置１４０は、円筒状の応力伝達部１４２を有する。この応力伝達部１４２は、配線１４４を内側に導入するために一部が切り欠かかれており、配線１４４とは接触しないようになっている。このような応力伝達部１４２であっても、第１１実施形態と同様の作用効果を達成することができる。
なお、ハンダボール（外部電極）と配線とを電気的に接続する接続部については、第１２実施形態と同様である。
（第１４実施形態）
図１４は、第１４実施形態に係る半導体装置を示す図である。同図に示す半導体装置１５０も、半導体チップ１５２上に第１の応力緩和層１５４が形成されている。ただし、この応力緩和層１５４には、ほぼリング状の溝１５６が形成されている。そして、溝１５６にて区画されたアイランド部１５８が形成される。また、アイランド部１５８に至るように配線１５９が形成されている。詳しくは、配線１５９を形成するために、溝１５６はＣ字状をなしている。
第１の応力緩和層１５４の上には、第２の応力緩和層１６０が形成されている。第２の応力緩和層１６０には、溝１５６のさらに外側まで拡がる穴１６０ａが形成されている。
そして、穴１６０ａの内周面及び開口端部と、第１の応力緩和層１５４における穴１６０ａからの露出面１５４ａと、アイランド部１５８上に形成された配線１５９と、の上には、スパッタリングによる金属薄膜を介して、台座１６２が設けられている。台座１６２にはハンダボール１６４が設けられている。
本実施形態によれば、溝１５６によって、アイランド部１５８が、ハンダボール１６４からの応力を受ける領域から分離されている。したがって、配線１５９に応力が伝達しにくく、断線の発生も防止することができる。
なお、ハンダボール（外部電極）と配線とを電気的に接続する部材の一部となる接続部については、第１２実施形態と同様である。
（第１５実施形態）
図１５は、第１５実施形態に係る半導体装置を示す図である。同図に示す半導体装置１７０は、応力緩和層１７２の上にバンプ１７４を設けて応力を吸収する点において、上記実施形態と同様である。
本実施形態の特徴は、配線１７６が、半導体チップ１７８との間に中空空間を形成する屈曲部１８０を有し、中空空間にゲル材料１８２が注入された点にある。なお、ゲル材料１８２は、補強のために注入されるものなので省略してもよい。また、配線１７６は、延展性の点から金で構成することが好ましい。このように屈曲部１８０を形成すると、配線１７６に応力が加えられても、屈曲部１８０で吸収される。したがって、バンプ１７４から伝達された応力は、電極１８４には伝わらない。こうして、断線を防止することができる。
屈曲部１８０を形成するには、屈曲部１８０の輪郭を描くように、レジストを堆積させておいて、その上に配線１７６を形成し、その後レジストをドライエッチング又はウェットエッチングによって除去すればよい。なお、エッチングが可能であれば、レジスト以外の材料を使用することができる。
なお図には省略されているが、配線の腐食等を防止するためにソルダーレジスト等の配線保護層を最外層として設ける方がよい。
本実施形態は、他の実施形態に適用することができ、その場合に、ハンダボール（外部電極）と配線とを電気的に接続する部材の一部となる接続部については、第１２実施形態と同様である。
（第１６実施形態）
図１６は、第１６実施形態に係る半導体装置を示す図である。同図に示す半導体装置１９０は、半導体チップ１９２上に形成される第１の配線１９４と、この配線１９４の上に形成される第１の応力緩和層１９６と、この応力緩和層１９６の上に形成される第２の配線１９８と、を有する。
詳しくは、第１の配線１９４の上で、第１の応力緩和層１９６に穴が形成されて、第１の配線１９４から第１の応力緩和層１９６の上にかけて、第２の配線１９８が形成されている。
第２の配線１９８の上には、メッキによる銅（Ｃｕ）層２００が設けられ、この銅（Ｃｕ）層２００の上には、第２の応力緩和層２０２が形成されている。また、第２の応力緩和層２０２には、銅（Ｃｕ）層２００の上において穴２０２ａが形成されている。そして、銅（Ｃｕ）層２００の上にバンプ２０４が設けられている。なお、バンプ２０４の一部は、第２の応力緩和層２０２に接触して、応力を伝えられるようになっている。
本実施形態によれば、第１及び第２の配線１９４、１９８の接続部２０６と、第２の配線１９８とバンプ２０４との接続部２０８と、が平面的にずれた位置に配置されている。ここで、接続部２０６は、第１及び第２の配線１９４、１９８の接触する部分を指し、接続部２０８は、第２の配線１９８及びバンプ２０４の接触する部分を指す。接続部２０６、２０８は、配線１９４とバンプ（外部電極）２０４とを電気的に接続する部材の一部をなしている。
したがって、バンプ２０４から接続部２０８を介して第２の配線１９８に応力が伝達されても、この応力は、他の接続部２０６には伝わりにくくなっている。こうして、第１の配線１９４に応力が伝わりにくくなっているので、この配線１９４の断線が防止される。
（製造工程）
図１７Ａ〜図１８Ｃは、本実施形態に係る半導体装置の製造方法を示す図である。
まず、周知の技術によって、通常、ダイシングを行う前の状態までウエーハ３００に電極３０２その他の素子を形成しておく（図１７Ａ参照）。なお本実施形態では、電極３０２はアルミニウムで形成されるが、アルミニウム合金系の材料（例えばアルミニウムシリコンやアルミニウムシリコン銅など）もしくは銅系の材料を用いても良い。
また、ウエーハ３００の表面には、化学的変化を防止するために酸化膜などからなるパッシベーション膜（図示せず）が形成されている。パッシベーション膜は、電極３０２を避けるのみならず、ダイシングが行われるスクライブラインも避けて形成される。スクライブラインにパッシベーション膜を形成しないことで、ダイシング時に、パッシベーション膜により発生するゴミの発生を避けることができ、さらに、パッシベーション膜のクラックの発生も防止することができる。
続いて、ウエーハ３００をターゲットとしてスパッタリングを行って、ウエーハ３００の表面の異物を飛ばす（すなわち逆スパッタリング）。
次に、図１７Ａに示すように、スパッタリングによってウエーハ３００の全面にチタンタングステン（ＴｉＷ）層３０４及び銅（Ｃｕ）層３０６を重ねて形成する。なお、本製造工程は、チタンタングステン（ＴｉＷ）及び銅（Ｃｕ）を配線として用いる例で説明するが、本発明はこれに限定されるものではない。
そして、配線抵抗を下げた場合は特に銅層３０６の上に、銅メッキ層３０８を電気メッキ法により形成する。各層の厚みは、例えば、
チタンタングステン層：１０００Å（１０−１０ｍ）
銅層 ：１０００Å（１０−１０ｍ）
銅メッキ層 ：０．５〜５μｍ
程度としてもよい。
次に、図１７Ｂに示すように、チタンタングステン層３０４、銅層３０６及び銅メッキ層３０８を、フォトリソグラフィの技術を適用して、ドライエッチングを行って配線３１０を形成する。
詳しくは、銅メッキ層３０８の上に、フォトレジスト（図示せず）を塗布し、プリベーク、露光及び現像を行い、洗浄してから乾燥及びポストベークを行う。そして、銅メッキ層３０８及び銅層３０６に対してドライエッチングを行って水洗し、チタンタングステン層３０４に対してドライエッチングを行う。続いて、フォトレジスを剥離して洗浄する。こうして、図１７Ｂに示すように、配線３１０が形成される。
次に、配線３１０に対してＯ２ プラズマによるアッシングを行い、ウエーハ３００の脱水を行ってから、図１７Ｃに示すように、ウエーハ３００の全面にポリイミド樹脂３１２を塗布する。ポリイミド樹脂３１２は、図２に示す応力緩和層３６等と同様に応力緩和層となる。ここで、アッシングが行われることで、配線３１０及びウエハ３００とポリイミド樹脂３１２との密着性が向上する。
ポリイミド樹脂３１２として、ウエーハ３００のパッシベーション膜との密着性が高く、低ヤング率かつ低吸水率で、大きな膜厚とすることが可能なものを用いることが好ましい。
そして、ポリイミド樹脂３１２に対して、プリベーク、露光、乾燥、現像、洗浄、乾燥及び硬化の工程を行う。こうして、図１７Ｄに示すように、ポリイミド樹脂３１２に穴３１４が形成される。ポリイミド樹脂３１２は、配線３１０及びウエーハ３００に密着した状態で、乾燥及び硬化の工程により収縮するので、穴３１４は内面に、６０〜７０°程度のテーパが付される。したがって、ポリイミド樹脂３１２として、穴３１４の内面にテーパが付されるものを選択することが好ましい。
続いて、ポリイミド樹脂３１２の表面に対してＯ２ プラズマによるアッシングを行い、このポリイミド樹脂３１２をターゲットとしてスパッタリングを行って異物を飛ばす。ポリイミド樹脂３１２の表面は、アッシングによって金属膜との密着性が向上している。
そして、図１７Ｅに示すように、ポリイミド樹脂３１２の全面にスパッタリングによってチタンタングステン（ＴｉＷ）層３１６及び銅（Ｃｕ）層３１８を重ねて形成する。そして、銅層３１８の上に、銅メッキ層３２０を電気メッキ法により形成する。なお、チタンタングステン層３１６の替わりに、チタン（Ｔｉ）層を形成してもよい。各層の厚みは、例えば、
チタンタングステン層：１０００Å（１０−１０ｍ）
銅層 ：１０００Å（１０−１０ｍ）
銅メッキ層 ：０．５〜１００μｍ
程度としてもよい。
次に、銅メッキ層３２０の上に、フォトレジストを塗布し、プリベーク、露光、現像、洗浄、乾燥及びポストベークを行ってから、銅メッキ層３２０及び銅層３１８をエッチングする。そして、洗浄してから、チタンタングステン層３１６をエッチングし、フォトレジストを剥離して洗浄する。
こうして、図１８Ａに示すように、配線３１０上に、応力伝達部３２２が形成される。そして、応力伝達部３２２に対して、Ｏ２ プラズマによるアッシングを行う。
そして、図１８Ｂに示すように、応力伝達部３２２にハンダペースト３２４を設ける。ハンダペースト３２４は、例えば、スクリーン印刷によって設けることができる。また、ハンダペースト３２４の粒度を２５〜１５μｍ程度とすれば、印刷マスクからの抜けがよい。あるいは、ハンダペースト３２４をハンダメッキ法によって設けても良い。
続いて、リフロー工程を経て、ハンダペースト３２４を溶融させて表面張力によって、図１８Ｃに示すように、ハンダボール３２６の形状にする。そして、フラックス洗浄を行う。
以上説明した半導体装置の製造方法によれば、ウエーハプロセスにおいてほぼ全ての工程が完結する。言い換えると、実装基板と接続する外部端子を形成する工程がウエーハプロセス内で行えることになり、従来のパッケージング工程、すなわち個々の半導体チップを扱って、個々の半導体チップに対してそれぞれインナーリードボンディング工程や外部端子形成工程等を行わなくとも良い。また、応力緩和層を形成するときに、パターニングされたフィルムなどの基板が不要になる。これらの理由から、低コストかつ高品質の半導体装置を得ることができる。
（その他の実施形態）
本発明は、ＣＳＰ型の半導体装置に適用することができる。図１９には、代表的なＣＳＰ型の半導体装置が示されている。同図において、半導体チップ１の電極２から、能動面１ａの中央方向に配線３が形成され、各配線３には外部電極５が設けられている。全ての外部電極５は、応力緩和層７の上に設けられているので、回路基板（図示せず）に実装されたときの応力の緩和を図ることができる。また、外部電極５を除く領域には、保護膜としてソルダレジスト層８が形成されている。
応力緩和層７は、少なくとも電極２にて囲まれた領域に形成される。なお、電極２とは、配線３と接続される部位を指す。また、外部電極５を形成する領域の確保を考慮した場合、図１９には示していないが、電極２よりも外周の位置に応力緩和層７を存在させて、その上に配線３を引き回して同じように外部電極５を設けるようにしてもよい。
電極２は、半導体チップ１の周辺部に位置する、いわゆる周辺電極型の例であるが、半導体チップの周辺領域よりも内側領域に電極が形成されたエリアアレイ配置型の半導体チップを用いても良い。この場合、応力緩和層７は、電極２の少なくとも一部を避けるように形成されればよい。
なお、同図に示されるように、外部電極５は半導体チップ１の電極２上ではなく半導体チップ１の能動領域（能動素子が形成されている領域）に設けられている。応力緩和層７を能動領域に設け、更に配線３を能動領域内に配設する（引き込む）ことで、外部電極５を能動領域内に設けることができる。すなわち、ピッチ変換をすることができる。従って外部電極５を配置する際に能動領域内、すなわち一定の面としての領域が提供できることになり、外部電極５の設定位置の自由度が非常に増すことになる。
そして、配線３を必要な位置で屈曲させることにより、外部電極５は格子状に並ぶように設けられている。なお、これは、本発明の必須の構成ではないので、外部電極５は必ずしも格子状に並ぶように設けなくても良い。
また、図１９には、電極２と配線３との接合部において、電極２の幅と配線３の幅が、
配線３＜電極２
となっているが、
電極２≦配線３
とすることが好ましい。特に、
電極２＜配線３
となる場合には、配線３の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
前述した全ての実施形態において、ハンダボール部に加わる外部応力が配線に集中する場合には、配線を平面方向に湾曲（または屈曲）させて設計したり、これに加えて、あるいはこれとは別に、第１５実施形態の如く屈曲（湾曲）構造をそれぞれの実施形態に取り入れることにより、配線への応力集中を分散化させることができる。
このような半導体装置は、ほぼ全ての工程をウエーハプロセスで行って製造することができる。具体的には、ウエーハに複数の電極２を形成し、これらの電極２を避けてウエーハに応力緩和層７を設けるとともに電極２から配線３を形成する工程を経て、その後にウエーハを個々の個片に切断して半導体装置を得る。
ここで、電極２及び配線３の形成には、例えばスパッタリングやエッチング等の金属薄膜の形成加工技術を適用することができる。また、外部電極５の形成には、ハンダのメッキ工程を適用することができる。さらに、応力緩和層７の形成加工には、感光性樹脂を露光及び現像するフォトリソグラフィを適用することができる。これらの工程は、全てウエーハプロセスで行うことができる。
このように、ウエーハプロセスでほぼ全ての工程を行ってから個々の半導体装置に切断すれば、多数の半導体装置の応力緩和層７、配線３及び外部電極５の形成を同時に行えるので、製造工程を簡略化することができる。
図２０には、上述した実施形態に係る方法によって製造された半導体装置１１００を実装した回路基板１０００が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部電極とを機械的に接続することでそれらの電気的導通を図る。この場合、上述の半導体装置には外部との熱膨張差により生じる歪みを吸収する構造が応力緩和部として設けられているため、本半導体装置を回路基板に実装しても接続時及びそれ以降の信頼性を向上できる。また更に半導体装置の配線に対しても工夫が成されていることにより、接続時及び接続後の信頼性を向上させることができる。なお実装面積もベアチップにて実装した面積にまで小さくすることができる。このため、この回路基板を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。
そして、この回路基板１０００を備える電子機器として、図２１には、ノート型パーソナルコンピュータ１２００が示されている。
なお、上記実施形態は、半導体装置に本発明を適用した例であるが、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を適用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。そして、上述した実施形態の半導体素子の代わりに所定の電子素子を用いて、上記実施形態と同様の応力伝達部を形成することで、応力緩和部にて応力を緩和して配線の断線等を防止することができる。また、その製造方法も、上記実施形態と同様であるため説明を省略する。
図１は、第１実施形態に係る半導体装置を示す図である。 図２は、第２実施形態に係る半導体装置を示す図である。 図３は、第３実施形態に係る半導体装置を示す図である。 図４Ａ及び図４Ｂは、第４実施形態に係る半導体装置を示す図である。 図５は、第５実施形態に係る半導体装置を示す図である。 図６は、第６実施形態に係る半導体装置を示す図である。 図７は、第７実施形態に係る半導体装置を示す図である。 図８は、第８実施形態に係る半導体装置を示す図である。 図９は、第９実施形態に係る半導体装置を示す図である。 図１０は、第１０実施形態に係る半導体装置を示す図である。 図１１Ａ及び図１１Ｂは、第１１実施形態に係る半導体装置を示す図である。 図１２Ａ及び図１２Ｂは、第１２実施形態に係る半導体装置を示す図である。 図１３は、第１３実施形態に係る半導体装置を示す図である。 図１４は、第１４実施形態に係る半導体装置を示す図である。 図１５は、第１５実施形態に係る半導体装置を示す図である。 図１６は、第１６実施形態に係る半導体装置を示す図である。 図１７Ａ〜図１７Ｅは、本発明に係る半導体装置の製造工程を示す図である。 図１８Ａ〜図１８Ｃは、本発明に係る半導体装置の製造工程を示す図である。 図１９は、ＣＳＰ型の半導体装置を示す図である。 図２０は、本発明に係る方法を適用して製造された半導体装置を実装した回路基板を示す図である。 図２１は、本発明に係る方法を適用して製造された半導体装置を実装した回路基板を備える電子機器を示す図である。
符号の説明
１…半導体チップ、 ２…電極、 ３…配線、 ５…外部電極、 ７…応力緩和層、 ８…ソルダレジスト層、 １０…半導体装置、 １２…半導体チップ、 １４…電極、 １６…応力緩和層、 １８…配線、 ２０…ハンダボール、 ２２…応力伝達部、 ２４…台座、 ３０…半導体装置、 ３１…半導体装置、 ３２…半導体チップ、 ３３…補助伝達層、 ３４…電極、 ３６…応力緩和層、 ３６…応力吸収層、 ３７…半導体装置、 ３８…配線、 ３９…半導体装置、 ４０…ハンダボール、 ４１…応力緩和層、 ４３…空間、 ４５…半導体装置、 ４６…台座、 ４７…補助伝達部、 ４８…応力伝達部、 ５０…半導体装置、 ５１…半導体装置、 ５２…半導体チップ、 ５３…補助伝達層、 ５４…電極、 ５６…第１の応力緩和層、 ５７…第２の応力緩和層、 ５８…配線、 ６０…ハンダボール、 ６６…台座、 ６８…応力伝達部、 ７０…半導体装置、 ７２…半導体チップ、 ７４…電極、 ７６…第１の応力緩和層、 ７７…第２の応力緩和層、 ７８…配線、 ８０…ハンダボール、 ８７…応力伝達部、 ８８…台座、 ８９…応力伝達部、 ９１…配線、 ９４…応力伝達部、 ９５…ハンダボール、 １００…半導体装置、 １０２…半導体チップ、 １０４…酸化膜、 １０６…配線、 １０８…電極、 １１０…接続部、 １１２…応力伝達部、 １１４…ハンダボール、 １１６…台座、 １１８…応力緩和層、 １２０…半導体装置、 １２２…第１の応力緩和層、 １２４…第１の応力緩和層、 １２４…第２の応力緩和層、 １２６…配線、 １２８…応力伝達部、 １３０…ハンダボール、 １３２…接続部、 １３４…台座、 １４０…半導体装置、 １４２…応力伝達部、 １４４…配線、 １５０…半導体装置、 １５４…第１の応力緩和層、 １５８…アイランド部、 １５９…配線、 １６０…第２の応力緩和層、 １６２…台座、 １６４…ハンダボール、 １７０…半導体装置、 １７２…応力緩和層、 １７４…バンプ、 １７６…配線、 １７８…半導体チップ、 １８０…屈曲部、 １８２…ゲル材料、 １８４…電極、 １９０…半導体装置、 １９４…第１の配線、 １９６…第１の応力緩和層、 １９８…第２の配線、 ２０２…第２の応力緩和層、 ２０４…バンプ、 ２０６…接続部、 ２０８…接続部、 ３００…ウエーハ、 ３０２…電極、 ３０４…チタンタングステン層、 ３０６…銅層、 ３０８…銅メッキ層、 ３１０…配線、 ３１２…ポリイミド樹脂、 ３１６…チタンタングステン層、 ３１８…銅層、 ３２０…銅メッキ層、 ３２２…応力伝達部、 ３２４…ハンダペースト、 ３２６…ハンダボール、

Claims (28)

  1. 半導体素子と、前記半導体素子の領域内に外部との接続のために設けられた外部電極と、接続部を介して前記外部電極に接続されて前記半導体素子と前記外部電極とを電気的に接続する配線と、前記半導体素子の上に設けられる応力緩和部と、前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部と、を有する半導体装置。
  2. 請求項１記載の半導体装置において、
    前記配線は、前記応力緩和部の上に設けられ、
    前記応力伝達部は、前記接続部に設けられる半導体装置。
  3. 請求項１記載の半導体装置において、
    前記配線は、前記応力緩和部の下に設けられ、
    前記接続部は、前記応力緩和部を貫通して設けられ、
    前記応力伝達部は、前記応力緩和部の上において前記接続部に一体的に形成される半導体装置。
  4. 請求項３記載の半導体装置において、
    前記応力緩和部は、前記配線から前記応力伝達部に至る厚みで形成される半導体装置。
  5. 請求項４記載の半導体装置において、
    前記応力緩和部には、前記応力伝達部の外側に溝が形成される半導体装置。
  6. 請求項３記載の半導体装置において、
    前記応力緩和部には、前記配線上で接触する部位と、前記応力伝達部下で接触する部位と、の間に空間が形成される半導体装置。
  7. 請求項６記載の半導体装置において、
    応力緩和部は、前記配線から前記応力伝達部に至る厚みで形成されてから、前記応力伝達部の外側から下方に至るまでエッチングされて形成される半導体装置。
  8. 請求項３記載の半導体装置において、
    前記外部電極の少なくとも根本外周と前記応力緩和部との間に介在し、前記外部電極からの応力を前記応力緩和部に伝達する補助伝達部を有する半導体装置。
  9. 請求項８記載の半導体装置において、
    前記補助伝達部は、前記応力緩和部として利用可能な材料からなる半導体装置。
  10. 請求項１記載の半導体装置において、
    前記応力緩和部は、第１の応力緩和層と、該第１の応力緩和層の上に形成される第２の応力緩和層と、を有し、
    前記配線は、前記第１及び第２の応力緩和層の間に設けられ、
    前記接続部は、前記第２の応力緩和層を貫通して設けられ、
    前記応力伝達部は、前記第２の応力緩和層の上において前記接続部に一体的に形成される半導体装置。
  11. 請求項１記載の半導体装置において、
    前記応力緩和部は、第１の応力緩和層と、該第１の応力緩和層の上に形成される第２の応力緩和層と、を有し、
    前記配線は、前記第１及び第２の応力緩和層の間に設けられ、
    前記接続部は、前記第２の応力緩和層を貫通して設けられ、
    前記応力伝達部は、前記第１及び第２の応力緩和層の間で前記接続部に一体的に形成される第１の伝達部と、前記第２の応力緩和層の上において前記接続部に一体的に形成される第２の伝達部と、を有する半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記第２の伝達部は、前記第１の伝達部よりも大きな面積で前記応力を前記第２の応力緩和層に伝達する半導体装置。
  13. 請求項１記載の半導体装置において、
    前記応力伝達部は、前記接続部に対して非接触状態で設けられる半導体装置。
  14. 請求項１３記載の半導体装置において、
    前記応力緩和部は、前記応力伝達部を支持する支持領域と、前記接続部が形成される接続領域と、の間に応力の伝達を妨げる分離部を有する半導体装置。
  15. 請求項１４記載の半導体装置において、
    前記分離部は、溝である半導体装置。
  16. 請求項１記載の半導体装置において、
    前記配線は、前記半導体素子との間に中空空間を形成する屈曲部を有する半導体装置。
  17. 請求項１６記載の半導体装置において、
    前記中空空間にゲル材料が注入されてなる半導体装置。
  18. 請求項１記載の半導体装置において、
    前記応力緩和部は、第１の応力緩和層と、該第１の応力緩和層の上に形成される第２の応力緩和層と、を有し、
    前記配線は、前記第１の応力緩和層の下に形成される第１の配線部と、前記第１及び第２の応力緩和層の間に形成される第２の配線部と、を有し、
    前記接続部は、前記第１の応力緩和層を貫通して前記第１及び第２の配線部を接続する第１の配線接続部と、前記第２の応力緩和層を貫通して前記外部電極と前記第２の配線部とを接続する第２の配線接続部を有し、前記第１及び第２の配線接続部は、平面的にずれた位置に設けられ、
    前記応力伝達部は、前記第１及び第２の応力緩和層の間で前記第１の配線接続部に一体的に形成される第１の伝達部と、前記第２の応力緩和層の上において前記第２の配線接続部に一体的に形成される第２の伝達部と、を有する半導体装置。
  19. 請求項１記載の半導体装置において、
    前記配線は、前記応力の発生方向に対してほぼ直角方向で、前記外部電極から引き出される半導体装置。
  20. 請求項１記載の半導体装置において、
    前記応力伝達部は、前記接続部の外周位置に形成される半導体装置。
  21. 電子素子と、外部との接続のための外部電極と、前記電子素子と前記外部電極とを電気的に接続する配線と、前記電子素子の上に設けられる応力緩和部と、前記外部電極と前記配線との電気的な接続部の外周位置で前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部と、を有する電子部品。
  22. 基板状に複数の電子素子を一体的に形成する工程と、
    前記基板状の電子素子に電極を形成する工程と、
    前記電極を避けて前記基板状の電子素子に応力緩和部を設ける工程と、
    前記電極から配線を形成する工程と、
    前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を形成する工程と、
    前記基板状の電子素子を個々の個片に切断する工程と、
    を有する電子部品の製造方法。
  23. ウエーハに電極を形成する工程と、
    前記電極を避けて前記ウエーハに応力緩和部を設ける工程と、
    前記電極から配線を形成する工程と、
    前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を形成する工程と、
    前記ウエーハを個々の個片に切断する工程と、
    を有する半導体装置の製造方法。
  24. 請求項２３記載の半導体装置の製造方法において、
    前記応力緩和部の形成工程は、前記配線の形成工程の後に行われ、
    前記ウエーハの切断工程の前に、前記応力緩和部における前記応力伝達部の外側に、エッチングによって溝を形成する工程を含む半導体装置の製造方法。
  25. 請求項２３記載の半導体装置の製造方法において、
    前記応力緩和部の形成工程は、前記配線の形成工程の後に行われ、
    前記ウエーハの切断工程の前に、前記応力緩和部を、前記応力伝達部の下方に至るまでエッチングする工程を含む半導体装置の製造方法。
  26. 請求項２３記載の半導体装置の製造方法において、
    前記ウエーハの切断工程の前に、前記応力緩和部の上から前記外部電極の少なくとも根本外周に至るまで、前記応力緩和部として利用可能な材料を設けて、補助伝達部を形成する工程を含む半導体装置の製造方法。
  27. 請求項１から請求項２０のいずれかに記載の半導体装置と、所望の配線パターンが形成された基板と、を有し、
    前記半導体装置の外部電極が前記配線パターンに接続された回路基板。
  28. 請求項２７記載の回路基板を有する電子機器。
JP2005090415A 1997-01-17 2005-03-28 半導体装置 Expired - Lifetime JP4258660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005090415A JP4258660B2 (ja) 1997-01-17 2005-03-28 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1991597 1997-01-17
JP2005090415A JP4258660B2 (ja) 1997-01-17 2005-03-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP53270398A Division JP3811957B2 (ja) 1997-01-17 1998-01-16 電子部品及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008247471A Division JP2009027185A (ja) 1997-01-17 2008-09-26 電子部品および半導体装置

Publications (3)

Publication Number Publication Date
JP2005191605A true JP2005191605A (ja) 2005-07-14
JP2005191605A5 JP2005191605A5 (ja) 2007-03-08
JP4258660B2 JP4258660B2 (ja) 2009-04-30

Family

ID=34796884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005090415A Expired - Lifetime JP4258660B2 (ja) 1997-01-17 2005-03-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4258660B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759309B1 (ko) 2005-08-08 2007-09-17 세이코 엡슨 가부시키가이샤 반도체 장치
JP2008016549A (ja) * 2006-07-04 2008-01-24 Tdk Corp 電子部品
JP2009027185A (ja) * 1997-01-17 2009-02-05 Seiko Epson Corp 電子部品および半導体装置
US7705454B2 (en) 2005-08-08 2010-04-27 Seiko Epson Corporation Semiconductor device
JP2010171253A (ja) * 2009-01-23 2010-08-05 Toshiba Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027185A (ja) * 1997-01-17 2009-02-05 Seiko Epson Corp 電子部品および半導体装置
US8399999B2 (en) 1997-01-17 2013-03-19 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
KR100759309B1 (ko) 2005-08-08 2007-09-17 세이코 엡슨 가부시키가이샤 반도체 장치
US7705454B2 (en) 2005-08-08 2010-04-27 Seiko Epson Corporation Semiconductor device
US7851912B2 (en) 2005-08-08 2010-12-14 Seiko Epson Corporation Semiconductor device
JP2008016549A (ja) * 2006-07-04 2008-01-24 Tdk Corp 電子部品
JP2010171253A (ja) * 2009-01-23 2010-08-05 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4258660B2 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
JP3811957B2 (ja) 電子部品及び半導体装置
US6900548B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP4310647B2 (ja) 半導体装置及びその製造方法
JP2006202969A (ja) 半導体装置およびその実装体
JP4258660B2 (ja) 半導体装置
US7863719B2 (en) Wafer level chip scale package
JP3905032B2 (ja) 半導体装置、および、その製造方法
JP2005354120A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11220069A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR101009158B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP2008060178A (ja) 半導体装置、および半導体装置の製造方法
JP2011034988A (ja) 半導体装置
WO1999049511A1 (fr) Composant a semi-conducteur, sa fabrication, plaquette de circuit et composant electronique

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050426

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term