JP2005191121A - Process for producing wiring board - Google Patents
Process for producing wiring board Download PDFInfo
- Publication number
- JP2005191121A JP2005191121A JP2003428083A JP2003428083A JP2005191121A JP 2005191121 A JP2005191121 A JP 2005191121A JP 2003428083 A JP2003428083 A JP 2003428083A JP 2003428083 A JP2003428083 A JP 2003428083A JP 2005191121 A JP2005191121 A JP 2005191121A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- connection pads
- connection pad
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、半導体素子等を搭載するために用いられる配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board used for mounting a semiconductor element or the like.
従来、半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁層やエポキシ樹脂等から成る絶縁層が複数層積層された絶縁基板の内部および表面に銅箔や銅めっき膜等の導体層から成る配線導体が配設されている。配線導体には半導体素子に接地電位を供給するための接地用の配線導体と、電源電位を供給するための電源用の配線導体と、半導体素子との間で信号の入出力を行なうための信号用の配線導体とがある。また、絶縁基板の上面中央部には半導体素子の電極が半田バンプを介して電気的に接続される接地用や電源用、信号用の第1の接続パッドが複数形成されているとともに、絶縁基板の下面外周部には外部電気回路基板の配線導体に半田ボールを介して電気的に接続される外部接続用の第2の接続パッドが形成されており、これらの第1の接続パッドおよび第2の接続パッドはそれぞれ対応する配線導体に電気的に接続されている。 Conventionally, a wiring board used for mounting a semiconductor element such as a semiconductor integrated circuit element includes an insulating substrate in which a plurality of insulating layers made of, for example, a glass-epoxy plate or an insulating layer made of an epoxy resin are stacked and A wiring conductor made of a conductor layer such as a copper foil or a copper plating film is disposed on the surface. The wiring conductor includes a ground wiring conductor for supplying a ground potential to the semiconductor element, a power supply wiring conductor for supplying a power supply potential, and a signal for inputting and outputting signals between the semiconductor elements. And wiring conductors. In addition, a plurality of first connection pads for grounding, power supply, and signal for electrically connecting the electrodes of the semiconductor element via solder bumps are formed at the center of the upper surface of the insulating substrate. A second connection pad for external connection, which is electrically connected to a wiring conductor of the external electric circuit board via a solder ball, is formed on the outer periphery of the lower surface of the first and second connection pads. The connection pads are electrically connected to the corresponding wiring conductors.
さらに、近時の高集積化および高速化した半導体素子を搭載する配線基板においては、例えば絶縁基板の下面中央部に接地用の配線導体や電源用の配線導体に電気的に接続されたコンデンサ素子接続用の複数対の第3の接続パッドが形成されており、これらの第3の接続パッドにはセラミックチップコンデンサ等のコンデンサ素子が接地用の配線導体と電源用の配線導体との間に電気的に接続されるようにして半田を介して接続されている。このコンデンサ素子は、接地用の配線導体と電源用の配線導体との間に電気的に接続されることにより接地電位や電源電位の変動を抑制して半導体素子の誤動作を防止するためのデカップリングコンデンサとして機能する。 Furthermore, in a wiring board on which a recent highly integrated and high-speed semiconductor element is mounted, for example, a capacitor element electrically connected to a grounding conductor or a power supply conductor in the center of the lower surface of the insulating substrate A plurality of pairs of third connection pads for connection are formed, and capacitor elements such as ceramic chip capacitors are electrically connected between the ground wiring conductor and the power supply wiring conductor on these third connection pads. It is connected via solder so as to be connected. This capacitor element is decoupled to prevent malfunction of the semiconductor element by suppressing the fluctuation of the ground potential and the power supply potential by being electrically connected between the wiring conductor for grounding and the wiring conductor for power supply. Functions as a capacitor.
なお、このような配線基板においては、第1の接続パッドには半導体素子との電気的な接続を容易なものとするために半田バンプが予め溶着されている。 In such a wiring board, solder bumps are previously welded to the first connection pads in order to facilitate electrical connection with the semiconductor element.
そして、半導体素子を第1の接続パッドに溶着させた半田バンプ上にその電極が当接するように載置するとともに、第1の接続パッドに溶着させた半田バンプを加熱溶融させることによって半導体素子が配線基板上に搭載されるとともに半導体素子の電極が第1の接続パッドに半田バンプを介して電気的に接続される。 Then, the semiconductor element is placed on the solder bump welded to the first connection pad so that the electrode abuts, and the semiconductor bump is heated and melted by heating and melting the solder bump welded to the first connection pad. The electrode of the semiconductor element is mounted on the wiring substrate and electrically connected to the first connection pad via the solder bump.
また、第2の接続パッド上に半田ボールを載置するとともに半田ボールを加熱溶融させることによって、第2の接続パッド上に半田ボールを接合させ、この半田ボールを外部電気回路基板の配線導体上に接触させた状態で加熱溶融させることによって、配線基板が半田ボールを介して外部電気回路基板上に実装されるとともに、配線基板に搭載された半導体素子が外部電気回路基板に電気的に接続されることとなる。 Further, by placing the solder ball on the second connection pad and heating and melting the solder ball, the solder ball is joined on the second connection pad, and the solder ball is placed on the wiring conductor of the external electric circuit board. The circuit board is mounted on the external electric circuit board via the solder balls and the semiconductor element mounted on the wiring board is electrically connected to the external electric circuit board. The Rukoto.
ところで、このようなコンデンサ素子付きの配線基板において、コンデンサ素子を第3の接続パッドに接続する半田としては、第1の接続パッドに溶着された半田バンプよりも融点の高い半田が使用されている。これは第1の接続パッドに半導体素子を接続する際に、コンデンサ素子を接続する半田を溶融させることなくコンデンサ素子をしっかりと固定した状態で半導体素子の電極と第1の接続パッドとを半田バンプを介して良好に接続させることを可能とするためである。また、このようなコンデンサ素子付きの配線基板において絶縁基板の下面中央部に設けた第3の接続パッドにコンデンサ素子を接続するとともに絶縁基板の上面に設けた第1の接続パッドに半田バンプを溶着させるには、絶縁基板をその下面側が上になるようにして印刷用のテーブルに載置した状態で絶縁基板の下面中央部に設けた第3の接続パッド上に半田ペーストを印刷し、次にその半田ペースト上にコンデンサ素子を載置するとともに半田ペースト中の半田を加熱溶融させてコンデンサ素子と第3の接続パッドとを半田を介して接続し、次にコンデンサ素子が接続された絶縁基板をコンデンサ素子が下になるようにして印刷用のテーブル上に載置した状態で第1の接続パッド上に半田バンプ用の半田ペーストを印刷した後、コンデンサ素子を接続する半田の融点より低い温度で半田ペースト中の半田を加熱溶融させて第1の接続パッドに半田バンプを形成する製造方法が採用されている。
ところで、このような従来のコンデンサ素子付きの配線基板の製造方法によれば、絶縁基板の下面中央部に設けた第3の接続パッドにコンデンサ素子を接続した後、絶縁基板の上面中央部に形成された第1の接続パッドに半田ペーストを印刷する際に、絶縁基板ががたついたりコンデンサ素子が印刷テーブルに接触して傷ついたり破壊されたりすることを防止するために、印刷用のテーブルの絶縁基板下面中央部に対応する位置にコンデンサ素子を収容可能な凹部を形成しておき、コンデンサ素子をテーブルから浮かした状態で印刷する方法が採用されている。 By the way, according to such a conventional method for manufacturing a wiring board with a capacitor element, a capacitor element is connected to a third connection pad provided at the center of the lower surface of the insulating substrate, and then formed at the center of the upper surface of the insulating substrate. In order to prevent the insulating substrate from rattling or the capacitor element from coming into contact with the print table when the solder paste is printed on the first connection pad, the printing table A method is employed in which a concave portion capable of accommodating a capacitor element is formed at a position corresponding to the central portion of the lower surface of the insulating substrate, and printing is performed while the capacitor element is floated from the table.
しかしながら、近時の配線基板への薄型化の要求に伴い、絶縁基板も厚みが0.5〜1mm程度と薄型化しており、そのため絶縁基板が外力により撓みやすいものとなってきている。そして、このように薄型化した絶縁基板に従来の製造方法を用いて絶縁基板の下面中央部にコンデンサ素子を接続するとともに絶縁基板の上面中央部に半田バンプを溶着すると、絶縁基板の上面中央部に形成された第1の接続パッドに半田ペーストを印刷する際に、印刷用のテーブルに設けられた凹部に対応する部位において絶縁基板が印刷の圧力によって撓んでしまい、そのため第1の接続パッドの全てに均一に半田ペーストを印刷することができず、得られる半田バンプの大きさに大きなばらつきが発生してしまう。その結果、得られる配線基板において、第1の接続パッドと半導体素子の電極とを半田バンプを介して良好に接続することが困難であるという問題があった。 However, with the recent demand for thinning the wiring board, the insulating board is also thinned to about 0.5 to 1 mm, and therefore the insulating board is easily bent by an external force. Then, when a capacitor element is connected to the central portion of the lower surface of the insulating substrate and a solder bump is welded to the central portion of the upper surface of the insulating substrate using the conventional manufacturing method to the thinned insulating substrate in this manner, When the solder paste is printed on the first connection pad formed on the insulating board, the insulating substrate is bent by the printing pressure at a portion corresponding to the concave portion provided on the printing table. The solder paste cannot be printed uniformly on all, resulting in large variations in the size of the obtained solder bumps. As a result, the obtained wiring board has a problem that it is difficult to connect the first connection pad and the electrode of the semiconductor element satisfactorily through the solder bump.
また、特許文献1に示したような従来の配線基板においては、第2の接続パッドが剥き出しとなっているので、第1の接続パッドに半田バンプを溶着させる際や、第3の接続パッドに半田を介してコンデンサ素子を接続する際に第2の接続パッドの表面が酸化されやすく、第2の接続パッドの表面が酸化された場合、第2の接続パッドに半田ボールを溶着させる際に加熱溶融された半田ボールが第2の接続パッド上に良好に濡れず、その結果、第2の接続パッドと半田ボールとの接合が弱いものとなって、その配線基板を外部電気回路基板に実装した後に、半導体素子が作動時に発生する熱や外部環境の温度変化に伴う熱が長期間にわたり繰り返し加えられた場合、熱により発生する応力により半田ボールが第2の接続パッドから外れて、配線基板に搭載された半導体素子と外部電気回路との電気的な接続を良好に保つことが困難であるという問題を有していた。
Further, in the conventional wiring substrate as shown in
本発明は、かかる従来の問題に鑑み案出されたものであり、その目的は、半導体素子が電気的に接続される第1の接続パッドに溶着された半田バンプの大きさに大きなばらつきがなく、第1の接続パッドに半導体素子の電極を半田バンプを介して良好に接続することが可能なコンデンサ素子付きの配線基板を提供することにある。また、外部接続用の第2の接続パッドに半田ボールを溶着させた際、第2の接続パッドと半田ボールとが強固に接合され、その半田ボールを介して外部電気回路基板に実装された後、半導体素子が作動時に発生する熱や外部環境の温度変化による熱等が長期間にわたり繰り返し加えられたとしても、半導体素子が半田ボールを介して外部電気回路に良好に電気的に接続される、電気的接続信頼性の高い配線基板を提供することにある。 The present invention has been devised in view of such a conventional problem, and the object thereof is not to greatly vary the size of solder bumps welded to the first connection pads to which the semiconductor elements are electrically connected. Another object of the present invention is to provide a wiring board with a capacitor element capable of satisfactorily connecting an electrode of a semiconductor element to a first connection pad via a solder bump. Further, after the solder ball is welded to the second connection pad for external connection, the second connection pad and the solder ball are firmly bonded and mounted on the external electric circuit board via the solder ball. Even if heat generated during operation of the semiconductor element or heat due to temperature change in the external environment is repeatedly applied over a long period of time, the semiconductor element is electrically connected to the external electric circuit through the solder balls. An object of the present invention is to provide a wiring board with high electrical connection reliability.
本発明の配線基板の製造方法は、上面に半導体素子が電気的に接続される第1の接続パッドおよび下面に外部電気回路基板に電気的に接続される第2の接続パッドならびに下面にコンデンサ素子が電気的に接続される第3の接続パッドが形成された絶縁基板の前記第1の接続パッドに半田バンプが溶着されているとともに、前記第2の接続パッドに前記半田バンプよりも融点が高い半田層が溶着され、かつ前記第3の接続パッドに前記半田層と同じ組成の半田を介して前記コンデンサ素子が電気的に接続されている配線基板の製造方法であって、前記第2の接続パッドおよび前記第3の接続パッドに前記半田層および前記半田の一部となる第1の半田ペーストを印刷した後、該第1の半田ペースト中の半田粉末を加熱溶融させて前記第2の接続パッドに前記半田層および前記第3の接続パッドに前記半田の一部となる下地半田層を溶着する工程と、前記第1の接続パッドに前記半田バンプとなる第2の半田ペーストを印刷した後、該第2の半田ペースト中の半田粉末を加熱溶融させて前記第1の接続パッドに前記半田バンプを溶着する工程と、前記下地半田層の上に前記半田の残部となる第3の半田ペーストを印刷した後、該第3の半田ペースト上に前記コンデンサ素子を載置するとともに前記第3の半田ペースト中の半田粉末を加熱溶融させて前記第3の接続パッド上に前記コンデンサ素子を前記半田を介して接続する工程とを具備することを特徴とするものである。 The method for manufacturing a wiring board according to the present invention includes a first connection pad electrically connected to a semiconductor element on an upper surface, a second connection pad electrically connected to an external electric circuit board on a lower surface, and a capacitor element on a lower surface. Solder bumps are welded to the first connection pads of the insulating substrate on which the third connection pads to which are electrically connected are formed, and the melting points of the second connection pads are higher than the solder bumps A method of manufacturing a wiring board, wherein a solder layer is welded and the capacitor element is electrically connected to the third connection pad via solder having the same composition as the solder layer, wherein the second connection After printing the solder layer and the first solder paste which becomes a part of the solder on the pad and the third connection pad, the solder powder in the first solder paste is heated and melted to melt the second contact. A step of welding the solder layer to the pad and a base solder layer to be a part of the solder to the third connection pad, and after printing the second solder paste to be the solder bump on the first connection pad A step of heating and melting the solder powder in the second solder paste to weld the solder bumps to the first connection pads, and a third solder paste that becomes the remainder of the solder on the base solder layer After the capacitor is printed, the capacitor element is placed on the third solder paste and the solder powder in the third solder paste is heated and melted to place the capacitor element on the third connection pad. And a step of connecting via a wire.
さらに、本発明の配線基板の製造方法は、好ましくは前記絶縁基板の下面に前記第2の接続パッドおよび前記第3の接続パッドを露出させる開口部を有するソルダーレジスト層が形成されているとともに、前記半田層および前記下地半田層の各厚みが前記ソルダーレジスト層よりも薄いことを特徴とするものである。 Furthermore, in the method for manufacturing a wiring board according to the present invention, preferably, a solder resist layer having an opening exposing the second connection pad and the third connection pad is formed on the lower surface of the insulating substrate. Each thickness of the solder layer and the base solder layer is thinner than the solder resist layer.
またさらに、本発明の配線基板の製造方法は、好ましくは前記第3の半田ペースト中の半田粉末を加熱溶融させる際に、前記半田バンプの表面をフラックスにより被覆しておくことを特徴とするものである。 Furthermore, the method for manufacturing a wiring board according to the present invention is preferably characterized in that the surface of the solder bump is coated with a flux when the solder powder in the third solder paste is heated and melted. It is.
またさらに、本発明の配線基板の製造方法は、好ましくは前記第1の半田ペーストの粘度が前記第3の半田ペーストの粘度よりも低いことを特徴とするものである。 Furthermore, the method for manufacturing a wiring board of the present invention is preferably characterized in that the viscosity of the first solder paste is lower than the viscosity of the third solder paste.
本発明の配線基板の製造方法は、絶縁基板の下面にコンデンサ素子を接続する前に、絶縁基板の上面の半導体素子が電気的に接続される第1の接続パッドに半田バンプ形成用の第2の半田ペーストを印刷することから、第2の半田ペーストを印刷する際に絶縁基板を撓ませることなく、第1の接続パッドの全てに第2の半田ペーストを均一に印刷することができ、その結果、第1の接続パッドに均一な大きさの半田バンプを有し、その半田バンプを介して第1の接続パッドに半導体素子の電極を良好に接続することが可能なコンデンサ素子付きの配線基板を提供することができる。また、外部接続用の第2の接続パッドに半田層およびコンデンサ素子接続用の第3の接続パッドに下地半田層を溶着した後、前記下地半田層上に第3の半田ペーストを印刷し、その後、第3の半田ペースト上にコンデンサ素子を載置するとともに第3の半田ペースト中の半田粉末を加熱溶融させて第3の接続パッドにコンデンサ素子を半田を介して接続することから、コンデンサ素子を第3の接続パッドに十分な量の半田を介して接続することができるとともに第2の接続パッドを薄い半田層で被覆することができ、その半田層により第2の接続パッドの酸化が有効に防止される。その結果、第2の接続パッドに半田ボールを強固に接合させることができ、半田ボールを介した外部電気回路基板との接続信頼性の高い配線基板を提供することができる。 In the method for manufacturing a wiring board according to the present invention, before the capacitor element is connected to the lower surface of the insulating substrate, the second solder bump is formed on the first connection pad to which the semiconductor element on the upper surface of the insulating substrate is electrically connected. The second solder paste can be uniformly printed on all of the first connection pads without bending the insulating substrate when the second solder paste is printed. As a result, a wiring board with a capacitor element that has a solder bump of uniform size on the first connection pad and that can satisfactorily connect the electrode of the semiconductor element to the first connection pad via the solder bump. Can be provided. Also, after welding the solder layer and the base solder layer to the third connection pad for connecting the capacitor element to the second connection pad for external connection, a third solder paste is printed on the base solder layer, and then The capacitor element is placed on the third solder paste and the solder powder in the third solder paste is heated and melted to connect the capacitor element to the third connection pad via the solder. A sufficient amount of solder can be connected to the third connection pad, and the second connection pad can be covered with a thin solder layer, which effectively oxidizes the second connection pad. Is prevented. As a result, the solder ball can be firmly bonded to the second connection pad, and a wiring board having high connection reliability with the external electric circuit board via the solder ball can be provided.
さらに、本発明の配線基板の製造方法は、前記絶縁基板の下面に前記第2の接続パッドおよび前記第3の接続パッドを露出させる開口部を有するソルダーレジスト層が形成されているとともに、前記半田層および前記下地半田層の各厚みが前記ソルダーレジスト層よりも薄い場合、第1の接続パッドに半田バンプ形成用の第2の半田ペーストを印刷する際に半田層および下地半田層が他の部材に接触することがなく、半田層や下地半田層による他部材への汚染を有効に防止することができる。 Furthermore, in the method for manufacturing a wiring board according to the present invention, a solder resist layer having openings for exposing the second connection pads and the third connection pads is formed on a lower surface of the insulating substrate, and the solder When the thickness of each of the layer and the underlying solder layer is thinner than the solder resist layer, the solder layer and the underlying solder layer may be another member when the second solder paste for forming solder bumps is printed on the first connection pad. It is possible to effectively prevent contamination of other members by the solder layer or the base solder layer.
またさらに、本発明の配線基板の製造方法は、第2の半田ペースト中の半田粉末を加熱溶融させる際に、半田バンプの表面をフラックスにより被覆しておくと、第2の半田ペースト中の半田粉末を加熱溶融させる際における半田バンプの酸化および変形を有効に防止することができる。 Furthermore, in the method of manufacturing a wiring board according to the present invention, when the solder powder in the second solder paste is heated and melted, the surface of the solder bump is covered with a flux. It is possible to effectively prevent the solder bumps from being oxidized and deformed when the powder is heated and melted.
またさらに、本発明の配線基板の製造方法は、第2の半田ペーストの粘度が第3の半田ペーストの粘度よりも低い場合、第2の接続パッドを厚みの薄い半田層で被覆することが容易である。 Furthermore, in the method for manufacturing a wiring board according to the present invention, when the viscosity of the second solder paste is lower than the viscosity of the third solder paste, it is easy to cover the second connection pads with a thin solder layer. It is.
次に、本発明のコンデンサ素子付き配線基板の製造方法を添付の図面に基づき説明する。図1は、本発明の製造方法により製作されるコンデンサ素子付きの配線基板の一例を示す断面図であり、図中、1は絶縁層1aおよび絶縁層1bから成る絶縁基板、2a,2b,2cはそれぞれ接地用,電源用,信号用の第1の接続パッド、3a,3b,3cはそれぞれ接地用,電源用,信号用の第2の接続パッド、4a,4b,4cはそれぞれ接地用,電源用,信号用の配線導体、5a,5bは第3の接続パッド、6は半田バンプ、7は半田層、8はコンデンサ素子、9は半田、10はソルダーレジスト層である。
Next, a method for manufacturing a wiring board with a capacitor element of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing an example of a wiring board with a capacitor element manufactured by the manufacturing method of the present invention. In the figure,
なお、本例では、ガラス織物に熱硬化性樹脂を含浸させて成る絶縁層1aの上下面に熱硬化性樹脂から成る絶縁層1bを2層ずつ積層して絶縁基板1を形成しており、最表層の絶縁層1b上にソルダーレジスト層10が形成されている。また、絶縁基板1の上面中央部にはそれぞれ半導体素子の電極が半田バンプ6を介して電気的に接続される接地用,電源用,信号用の第1の接続パッド2a,2b,2cが形成されているとともに絶縁基板1の下面外周部にはそれぞれ外部電気回路基板に半田ボール11を介して電気的に接続される接地用,電源用,信号用の第2の接続パッド3a,3b,3cが形成されており、絶縁基板1の上面から下面にかけてはそれぞれ対応する第1の接続パッド2a,2b,2cと第2の接続パッド3a,3b,3cとを互いに電気的に接続する接地用,電源用,信号用の配線導体4a,4b,4cが配設されている。また、絶縁基板1の下面の中央部には接地用の配線導体4a,電源用の配線導体4bに電気的に接続された第3の接続パッド5a,5bが配設されている。そして、第1の接続パッド2a,2b,2cには半田バンプ6が溶着されており、第2の接続パッド3a,3b,3cには半田層7が溶着されている。さらに、第3の接続パッド5a,5bにはコンデンサ素子8が半田9を介して接続されている。
In this example, the insulating
絶縁層1aは、本例の配線基板の芯体となる部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜1mm程度の複数の貫通孔12を有している。そして、その上下面および各貫通孔12の内面には配線導体4a,4b,4cの一部が被着されており、上下面の配線導体4a,4b,4cが貫通孔12を介して電気的に接続されている。
The insulating layer 1a is a member that becomes the core of the wiring board of this example, and is formed by impregnating a glass fabric in which glass fiber bundles are woven vertically and horizontally with a thermosetting resin such as epoxy resin or bismaleimide triazine resin, The thickness is about 0.3 to 1.5 mm, and a plurality of through
このような絶縁層1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁層1a上下面の配線導体4a,4b,4cは、絶縁層1a用の絶縁シートの上下全面に厚みが3〜50μm程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔12内面の配線導体4a,4b,4cは、絶縁層1aに貫通孔12を設けた後に、この貫通孔12内面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
Such an insulating layer 1a is manufactured by thermally curing an insulating sheet in which a glass fabric is impregnated with an uncured thermosetting resin, and then drilling the insulating sheet from the upper surface to the lower surface. The
さらに、絶縁層1aは、その貫通孔12の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱13が充填されている。樹脂柱13は、貫通孔12を塞ぐことにより貫通孔12の直上および直下に配線導体4a,4b,4cおよび各絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔12内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱13を含む絶縁層1aの上下面に絶縁層1bがそれぞれ2層ずつ積層されている。
Furthermore, the insulating layer 1a is filled with a
絶縁層1aの上下面に積層された各絶縁層1bは、それぞれの厚みが20〜60μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔14を有している。これらの各絶縁層1bは、配線導体4a,4b,4cを高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体4a,4b,4cと下層の配線導体4a,4b,4cとを貫通孔14を介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層1bは、厚みが20〜60μm程度の未硬化の熱硬化性樹脂の絶縁フィルムを絶縁層1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工により貫通孔14を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1bの表面および貫通孔14内に被着された配線導体4a,4b,4cは、各絶縁層1bを形成する毎に各絶縁層1bの表面および貫通孔14内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
Each insulating
また、絶縁基板1の上面に形成された第1の接続パッド2a,2b,2cならびに絶縁基板1の下面に形成された第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bは、厚みが3〜50μm程度の銅めっき膜から成り、それぞれ対応する配線導体4a,4b,4cに電気的に接続されている。そして、第1の接続パッド2a,2b,2cは半導体素子を接続するための端子として、第2の接続パッド3a,3b,3cは外部電気回路に接続するための端子として、第3の接続パッド5a,5bはコンデンサ素子8を接続するための端子としてそれぞれ機能する。このような第1の接続パッド2a,2b,2cおよび第2の接続パッド3a,3b,3c、第3の接続パッド5a,5bは、絶縁層1bの表面に公知のセミアディティブ法やサブトラクティブ法により銅めっき膜を所定のパターンに被着させることにより形成される。なお、第1の接続パッド2a,2b,2cには半田バンプ6が溶着されており、第2の接続パッド3a,3b,3cには半田層7が溶着されている。また、第3の接続パッド5a,5bにはコンデンサ素子8が半田9を介して接続されている。
Further, the
また、絶縁基板1の上面から下面にかけて配設された接地用,電源用,信号用の各配線導体4a,4b,4cは、それぞれ半導体素子の各電極を外部電気回路基板に接続するための導電路として機能し、接地用および電源用の配線導体4a,4bであれば、広面積の導体パターンを含んでおり、信号用の配線導体4cであれば、細い帯状の導体パターンを含んでいる。そして、接地用および電源用の配線導体4a,4bは、半導体素子に接地電位や電源電位を供給するための導体として機能するとともに信号用の配線導体4cを電磁的に遮蔽するシールドとしても機能し、信号用の配線導体4cは、半導体素子に信号の出し入れを行なうための導体として機能する。また、例えは接地用の配線導体4aや電源用の配線導体4bと信号用の配線導体4cとが絶縁層1bを挟んで対向することにより信号用の配線導体4cに所定の特性インピーダンスが付与される。
The grounding, power supply, and
第1の接続パッド2a,2b,2cの表面に溶着された半田バンプ6は、例えば鉛−錫合金から成り、第1の接続パッド2a,2b,2cと半導体素子とを接続するための接続部材として機能する。そして、半導体素子の電極を半田バンプ6に接触させた状態で半田バンプ6を溶融させることにより第1の接続パッド2a,2b,2cと半導体素子の電極とが半田バンプ6を介して電気的に接続されることとなる。このように半田バンプ6を第1の接続パッド2a,2b,2cに予め溶着させておくことにより第1の接続パッド2a,2b,2cへの半導体素子の接続の作業性が極めて良好なものとなる。
The solder bump 6 welded to the surface of the
また、第2の接続パッド3a,3b,3cに溶着された半田層7は、第2の接続パッド3a,3b,3cの酸化を防止するとともに第2の3a,3b,3cに半田ボール11を接合させる際にその接合を容易かつ強固とするための下地金属として機能し、後述する半田9と同一組成の半田から成る。そして、半田ボール11を半田層7に接触させた状態で半田ボール11を加熱溶融させることにより、半田ボール11が第2の接続パッド3a,3b,3cに接合される。
Further, the
また、接続パッド5a,5bに半田9を介して接続されたコンデンサ素子8は、一般的にはセラミックチップコンデンサであり、その両端に一対の電極を有している。このコンデンサ素子8は、いわゆるデカップリングコンデンサとして機能し、一方の電極が接地用の第3の接続パッド5aに接続されており、他方の電極が電源用の第3の接続パッド5bに接続されている。そして、第3の接続パッド5a,5bを介して接地用の配線導体4aや電源用の配線導体4bに電荷を供給することによって接地および電源電位の変動を抑えることが可能となっている。なお、コンデンサ素子8を第3の接続パッド5a,5bに接続している半田9は例えば錫−銀−銅合金から成り、半田バンプ6よりも融点が高い。このようにコンデンサ素子8を第3の接続パッド5a,5bに接続している半田9の融点が半田バンプ6の融点よりも高いことから、半導体素子を第1の接続パッド2a,2b,2cに半田バンプ6を介して接続する際に、半田バンプ6の融点以上でかつ半田9の融点未満の温度に加熱して半田バンプ6のみを溶融させることによりコンデンサ素子8を第3の接続パッド5a,5bにしっかりと固定した状態で半導体素子を接続することが可能となる。
The
また、最表層の絶縁層1bの上に形成されたソルダーレジスト層10は、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂にシリカやタルク等のフィラーを含有させて成り、
上面側のソルダーレジスト層10であれば、第1の接続パッド2a,2b,2cの中央部を露出させる開口部を有しているとともに半田バンプ6の高さよりも薄い厚みである。また、下面側のソルダーレジスト層10であれば、第2の接続パッド3a,3b,3cの中央部および第3の接続パッド5a,5bの中央部を露出させる開口部を有しているとともに、半田層7の厚みよりよりも厚く、半田9の厚みよりも薄い厚みである。
Further, the solder resist
The solder resist
これらのソルダーレジスト層10は、第1の接続パッド2a,2b,2c同士や第2の接続パッド3a,3b,3c同士および第3の接続パッド5a,5b同士の電気的な絶縁信頼性を高めるとともに、第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bの樹脂層1bへの接合強度を大きなものとする作用をなす。
These solder resist
なお、ソルダーレジスト層10の厚みが半田バンプ6の高さよりも薄いことにより、半導体素子を第1の接続パッド2a,2b,2cに半田バンプ6を介して電気的に接続する際に、半導体素子の電極と半田バンプ6とが良好に接触することができるので、半田バンプ6を介した半導体素子と第1の接続パッド2a,2b,2cとの電気的な接続が容易となる。
When the solder resist
またソルダーレジスト層10の厚みが半田層7の厚みより厚いことにより、半田層7上にソルダーレジスト層10の開口部による窪みが形成されるので、第2の接続パッド3a,3b,3c上に半田ボール11を接合させる際に半田ボール11がソルダーレジスト層10の開口部内の窪みに良好に位置決めされて、半田ボール11と第2の接続パッド3a,3b,3cとの接合が容易となる。
Further, since the solder resist
このようなソルダーレジスト層10は、その厚みが10〜50μm程度であり、感光性を有するソルダーレジスト層10用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最表層の樹脂層1b上に塗布し、これを乾燥させた後、露光および現像処理を行なって第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bを露出させる開口部を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層10用の未硬化の樹脂フィルムを最表層の樹脂層1b上に貼着した後、これを熱硬化させ、しかる後、第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bに対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bを露出させる開口部を有するように形成される。
Such a solder resist
次に、上述のコンデンサ素子付きの配線基板を本発明の製造方法に従って製造する場合の例を説明する。 Next, an example in which the above-described wiring board with a capacitor element is manufactured according to the manufacturing method of the present invention will be described.
まず、上述したように、上面に半導体素子が電気的に接続される第1の接続パッド2a,2b,2cならびに下面に外部電気回路基板に電気気に接続される第2の接続パッド3a,3b,3cおよび下面に第3の接続パッド5a,5bが形成されているとともに、上下面に第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bを露出させる開口部を有するソルダーレジスト層10が形成された絶縁基板1を準備する。
First, as described above, the
次に、図2(a)に示すように、絶縁基板1を上下逆さまにするとともに絶縁基板1の下面に形成した第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5b上に錫−銀合金や錫−銀−銅合金等の鉛フリーの半田粉末を含有する粘度が30〜150Pa・sである低粘度の第1の半田ペースト21をメタルマスクを用いたスクリーン印刷法により印刷する。このように粘度が30〜150Pa・sの低粘度の第1の半田ペースト21を第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5b上に印刷することによって、第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bの表面を少量の薄い第1の半田ペースト21で均一に覆うことができる。なお、第1の半田ペースト21の粘度が30Pa・s未満であると、第1の半田ペースト21を印刷する際に第1の半田ペースト21が大きく滲んでしまい良好に印刷することが困難となり、他方、150Pa・sを超えると、第1の半田ペースト21の粘度が高すぎて拡がり難くなるため第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bの表面を少量の薄い第1の半田ペースト21で覆うことが困難となる。したがって、第1の半田ペースト21の粘度は、30〜150Pa・sの範囲が好ましい。
Next, as shown in FIG. 2A, the insulating
次に、図2(b)に示すように、第1の半田ペースト21中の半田粉末を加熱し溶融させて第2の接続パッド3a,3b,3cに半田層7を溶着させるとともに第3の接続パッド5a,5bに半田9の一部となる下地半田層9aを溶着させる。このとき、第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bに印刷された第1の半田ペースト21は粘度が低く、薄く均一に印刷されているので、第1の半田ペースト21中の半田が溶融すると、それが第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bの表面に薄く均一に濡れ広がって第2の接続パッド3a,3b,3cや第3の接続パッド5a,5bの表面に均一な厚みの薄い半田層7や下地半田層9aが溶着される。このように第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bの表面に均一な厚みの薄い半田層7および下地半田層9aが溶着されることにより第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bの酸化や変色が半田層7や下地半田層9aにより有効に防止される。なお、第2の接続パッド3a,3b,3cに溶着された半田層7および第3の接続パッド5a,5bに溶着された下地半田層9aは、その厚みをソルダーレジスト層10の厚みよりも薄くしておくと、後述するように、第1の接続パッド2a,2b,2cに半田バンプ6用の半田ペースト22を印刷する際に、その印刷を阻害することがないとともに他の部材を汚染することがない。したがって、第2の接続パッド3a,3b,3cに溶着された半田層7および第3の接続パッド5a,5bに溶着された下地半田層9aの厚みはソルダーレジスト層10の厚みよりも薄くしておくことが好ましい。また、第2の接続パッド3a,3b,3cに溶着させた半田層7や第3の接続パッド5a,5bに溶着させた下地半田層9aは、その厚みが1μm未満であると、第2の接続パッド3a,3b,3cや第3の接続パッド5a,5bを良好に被覆することができなくなり、第2の接続パッド3a,3b,3cや第3の接続パッド5a,5bに酸化や変色をきたす危険性がある。したがって、第2の接続パッド3a,3b,3cに被着させた半田層7や第3の接続パッド5a,5bに溶着させた下地半田層9aの厚みは1μm以上であることが好ましい。
Next, as shown in FIG. 2B, the solder powder in the
次に、図2(c)に示すように、絶縁基板1の上面に形成した第1の接続パッド2a,2b,2c上に例えば半田層7や下地半田層9aよりも融点が低い鉛−錫合金から成る半田粉末を含有する第2の半田ペースト22をメタルマスクを用いたスクリーン印刷法により印刷する。このとき、絶縁基板1の下面にはコンデンサ素子7が接続されていないので、絶縁基板1に撓みを発生させることなく、第1の接続パッド2a,2b,2cの全てに第2の半田ペースト22を均一に印刷することができる。さらに、第2の接続パッド3a,3b,3cに溶着された半田層7および第3の接続パッド5a,5bに溶着された下地半田層9aの各厚みがソルダーレジスト層10の厚みよりも薄いものであると、第1の接続パッド2a,2b,2cに第2の半田ペースト22を印刷する際に半田層7および下地半田層9aが他の部材に接触することがなく、半田層7や下地半田層9aによる他部材への汚染が有効に防止される。
Next, as shown in FIG. 2C, lead-tin having a melting point lower than that of, for example, the
次に、図2(d)に示すように、第2の半田ペースト22中の半田粉末を加熱溶融させて第1の接続パッド2a,2b,2c上に半田バンプ6を溶着する。このとき、第1の接続パッド2a,2b,2cの全てに第2の半田ペースト22が均一に印刷されていることから、均一な大きさの半田バンプ6を形成することができる。
Next, as shown in FIG. 2D, the solder powder in the
次に、図2(e)に示すように、半田バンプ6の表面をフラックス31で被覆する。このように半田バンプ6の表面をフラックス31で被覆しておくことによって、後述するように第3の接続パッド5a,5bにコンデンサ素子8を半田9を介して接続する際に、半田バンプ6が熱により酸化および変形するのを有効に防止することができる。なお、半田バンプ6の表面をフラックス31で被覆するには、半田バンプ6を溶着した際に付着したフラックスを一旦除去した後、新たに絶縁基板1の上面中央部にペースト状のフラックス31をスクリーン印刷により半田バンプ6を覆うように印刷すればよい。フラックス31を新たに印刷するのは、活性の高いフラックスにより半田バンプ6を覆った方が半田バンプ6の熱による酸化および変形を防止する効果が高いためである。なお、半田バンプ6の酸化や変形を考慮する必要がない場合には、半田バンプ6の表面をフラックス31で被覆することは必ずしも必要ではない。
Next, as shown in FIG. 2 (e), the surface of the solder bump 6 is covered with a
次に、図2(f)に示すように、絶縁基板1を上下逆さまにするとともに第3の接続パッド5a,5b上に溶着させた下地半田層9aの上に、下地半田層9aと同じ組成の半田粉末を含有し、第1の半田ペースト21よりも高い粘度の第3の半田ペースト23を、メタルマスクを用いたスクリーン印刷により印刷した後、印刷された第3の半田ペースト23の上にコンデンサ素子8を載置する。このとき、第3の半田ペースト23は第1の半田ペースト21よりも粘度が高いことから、印刷された第3の半田ペースト23の形状を維持し易いので、下地半田層9aの上に厚く印刷することができる。したがって、後述するように、第3の半田ペースト23中の半田粉末を加熱し溶融させて第3の接続パッド5a,5bに半田9を介してコンデンサ素子98を接続させる際に十分な量の半田9を確保することができる。
Next, as shown in FIG. 2 (f), the insulating
なお、第3の半田ペースト23の粘度が160Pa・s未満であると、下地半田層9a上に十分な厚みの第3の半田ペースト23を印刷することが困難となり、他方、450Pa・sを超えると、第3の半田ペースト23を印刷する際にメタルマスクからのペーストの抜けが悪くなり、均一な量の第3の半田ペースト23を印刷するのが困難となる傾向にある。したがって、第3の半田ペースト23の粘度は160〜450Pa・sであることが好ましい。
If the viscosity of the
ところで、第3の半田ペースト23の印刷に用いる印刷用のテーブルには、半田バンプ6が溶着された絶縁基板1の中央部に対応する位置に半田バンプ6を収容可能な凹部を設けておく。それにより絶縁基板1の中央部が印刷用のテーブルから浮いた状態で印刷されるので印刷時に絶縁基板1が撓むが、印刷された第3の半田ペースト23の印刷量に絶縁基板1の撓みに起因するばらつきがあったとしても、コンデンサ素子8は小さく、かつ電極が少ないので、第3の半田ペースト23上に問題なく載置することができる。
By the way, the printing table used for printing the
次に、図2(g)に示すように、コンデンサ素子8が載置された第3の半田ペースト23中の半田粉末および下地半田層9aを加熱して溶融させることにより第3の接続パッド5a,5bにコンデンサ素子8を半田9を介して電気的に接続する。このとき、半田バンプ6の表面がフラックス31で被覆されていると、第3の半田ペースト23中の半田粉末および下地半田層9aを溶融させる際に半田バンプ6に熱が加えられても、半田バンプ6はその表面がフラックス31で保護されていることから、半田バンプ6が熱により酸化および変形することを有効に防止することができる。そして、最後に、残存するフラックス31を除去することによって均一な大きさの半田バンプ6を有するコンデンサ素子付きの配線基板が完成する。
Next, as shown in FIG. 2G, the third connecting
かくして、本発明の配線基板の製造方法によれば、均一な大きさの半田バンプ6を有し、その半田バンプ6を介して第1の接続パッド2a,2b,2cに半導体素子の電極を良好に接続することが可能であるとともに、第2の接続パッド3a,3b,3cに半田ボール11を強固に接合させることが可能な接続信頼性に優れるコンデンサ素子付きの配線基板を提供することができる。
Thus, according to the method for manufacturing a wiring board of the present invention, the solder bumps 6 of uniform size are provided, and the electrodes of the semiconductor element are satisfactorily applied to the
なお、本発明は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることはいうまでもない。 It should be noted that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
1:絶縁基板
2a,2b,2c:第1の接続パッド
3a,3b,3c:第2の接続パッド
5a,5b:第3の接続パッド
6:半田バンプ
7:半田層
8:コンデンサ素子
9:半田
9a:下地半田層
21:第1の半田ペースト
22:第2の半田ペースト
23:第3の半田ペースト
31:フラックス
1: insulating
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428083A JP2005191121A (en) | 2003-12-24 | 2003-12-24 | Process for producing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428083A JP2005191121A (en) | 2003-12-24 | 2003-12-24 | Process for producing wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191121A true JP2005191121A (en) | 2005-07-14 |
Family
ID=34787183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428083A Pending JP2005191121A (en) | 2003-12-24 | 2003-12-24 | Process for producing wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191121A (en) |
-
2003
- 2003-12-24 JP JP2003428083A patent/JP2005191121A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007059588A (en) | Method of manufacturing wiring board, and wiring board | |
JP2009212160A (en) | Wiring board and manufacturing method therefor | |
JP2004327743A (en) | Wiring board with solder bump and its producing process | |
JP5311656B2 (en) | Wiring board | |
JP4514459B2 (en) | Wiring board and manufacturing method thereof | |
JP2005209847A (en) | Method of manufacturing wiring board | |
JP2005191122A (en) | Wiring board and its production process | |
JP2009123757A (en) | Wiring board and manufacturing method thereof | |
JP2005191121A (en) | Process for producing wiring board | |
JP4395356B2 (en) | Wiring board manufacturing method | |
JP3967989B2 (en) | Manufacturing method of wiring board with solder bump | |
JP4434702B2 (en) | Wiring board manufacturing method | |
JP5115241B2 (en) | Electronic component mounting method | |
JP2005191123A (en) | Wiring board and its production process | |
JP2000294675A (en) | Chip carrier, semiconductor device and manufacture of chip carrier | |
JP2008251869A (en) | Wiring board, and manufacturing method thereof | |
JP2004119544A (en) | Wiring board and its manufacturing method | |
JP2005209844A (en) | Wiring board | |
JP2004179363A (en) | Manufacturing method of wiring board with solder bump | |
JP2004327741A (en) | Wiring board with solder bump and its producing process | |
JP2004055958A (en) | Wiring board with pin, and electronic device using same | |
JP2004165328A (en) | Wiring board having solder bump and its manufacturing method | |
JP2005209846A (en) | Wiring board | |
JP2005209845A (en) | Wiring board | |
JP2007150358A (en) | Process for producing wiring board with solder bump and electronic device |