JP2005190992A - Display device and its fabrication method - Google Patents
Display device and its fabrication method Download PDFInfo
- Publication number
- JP2005190992A JP2005190992A JP2004324614A JP2004324614A JP2005190992A JP 2005190992 A JP2005190992 A JP 2005190992A JP 2004324614 A JP2004324614 A JP 2004324614A JP 2004324614 A JP2004324614 A JP 2004324614A JP 2005190992 A JP2005190992 A JP 2005190992A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode
- film
- insulating film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 305
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 67
- 230000008569 process Effects 0.000 claims abstract description 48
- 239000010408 film Substances 0.000 claims description 644
- 239000004065 semiconductor Substances 0.000 claims description 157
- 239000010409 thin film Substances 0.000 claims description 111
- 239000007789 gas Substances 0.000 claims description 39
- 239000010949 copper Substances 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 24
- 239000007788 liquid Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 20
- 239000010936 titanium Substances 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 17
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 239000004332 silver Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 13
- 239000012298 atmosphere Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- 239000011135 tin Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 238000005406 washing Methods 0.000 claims description 6
- 230000005525 hole transport Effects 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910052725 zinc Inorganic materials 0.000 claims 1
- 239000011701 zinc Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 72
- 239000000758 substrate Substances 0.000 description 118
- 239000010410 layer Substances 0.000 description 74
- 239000011229 interlayer Substances 0.000 description 57
- 239000002585 base Substances 0.000 description 51
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 45
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 42
- 238000010438 heat treatment Methods 0.000 description 34
- 239000011521 glass Substances 0.000 description 30
- 229910052581 Si3N4 Inorganic materials 0.000 description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 24
- 230000006870 function Effects 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 21
- 239000000126 substance Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 239000011368 organic material Substances 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 239000004642 Polyimide Substances 0.000 description 14
- 230000001699 photocatalysis Effects 0.000 description 14
- 229920001721 polyimide Polymers 0.000 description 14
- 238000002203 pretreatment Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000002904 solvent Substances 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 11
- 229910010272 inorganic material Inorganic materials 0.000 description 11
- 239000011147 inorganic material Substances 0.000 description 11
- 238000007747 plating Methods 0.000 description 11
- 230000009467 reduction Effects 0.000 description 11
- 239000002699 waste material Substances 0.000 description 11
- 239000007864 aqueous solution Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 10
- 238000005192 partition Methods 0.000 description 10
- 229910003437 indium oxide Inorganic materials 0.000 description 9
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 238000009832 plasma treatment Methods 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 239000004372 Polyvinyl alcohol Substances 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000007664 blowing Methods 0.000 description 6
- 239000007822 coupling agent Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 6
- 238000001035 drying Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229920002451 polyvinyl alcohol Polymers 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000004952 Polyamide Substances 0.000 description 5
- 150000001408 amides Chemical class 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 230000005281 excited state Effects 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920002647 polyamide Polymers 0.000 description 5
- 229920001709 polysilazane Polymers 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052783 alkali metal Inorganic materials 0.000 description 4
- 150000001340 alkali metals Chemical class 0.000 description 4
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000002274 desiccant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- BGHCVCJVXZWKCC-UHFFFAOYSA-N tetradecane Chemical compound CCCCCCCCCCCCCC BGHCVCJVXZWKCC-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910015711 MoOx Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 3
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000005871 repellent Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- 238000009864 tensile test Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 2
- 229910004261 CaF 2 Inorganic materials 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 239000006087 Silane Coupling Agent Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000003570 air Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 2
- 239000010406 cathode material Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000007750 plasma spraying Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910001923 silver oxide Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 125000001424 substituent group Chemical group 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910021485 fumed silica Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011941 photocatalyst Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- -1 silver halide Chemical class 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、大面積ガラス基板上に形成したトランジスタなどの能動素子をもって構成される表示装置及びその製造方法に関する。 The present invention relates to a display device including active elements such as transistors formed on a large-area glass substrate and a manufacturing method thereof.
従来、ガラス基板上の薄膜トランジスタ(以下、TFTとも表記する。)によって構成される、所謂アクティブマトリクス駆動方式の表示パネルは、フォトマスクを使った露光技術により、各種薄膜をパターニングして製造されてきた。 Conventionally, so-called active matrix drive type display panels composed of thin film transistors (hereinafter also referred to as TFTs) on a glass substrate have been manufactured by patterning various thin films by an exposure technique using a photomask. .
このような表示パネルにおいて、一枚のマザーガラス基板から複数の表示パネルを切り出すという、効率良く大量生産を行う技術が採用されてきた。マザーガラス基板のサイズは、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm又は730×920mmへと大型化して、一枚のマザーガラス基板から多数の表示パネルが取れるように生産技術が進歩してきた。 In such a display panel, a technique for efficiently mass-producing a plurality of display panels from a single mother glass substrate has been adopted. The size of the mother glass substrate was increased from 300 × 400 mm of the first generation in early 1990 to the fourth generation in 2000 and increased to 680 × 880 mm or 730 × 920 mm. Production technology has progressed so that display panels can be removed.
マザーガラス基板のサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能であった。しかし、マザーガラス基板が大型化するにつれ、1回の露光処理でマザーガラス基板の全面を同時に処理することが不可能となってきた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた(例えば、特許文献1参照)。
しかしながら、マザーガラス基板のサイズはさらに大型化しており、第5世代で1000×1200mm又は1100×1300mm、次世代では1500×1800mm又はそれ以上のサイズが想定される。従って従来のパターニング方法では、生産性良く、低コストで表示パネルを製造することが困難となって来た。すなわち、上記文献のように露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応した露光装置の開発には多大な投資が必要となってきた。 However, the size of the mother glass substrate is further increased, and a size of 1000 × 1200 mm or 1100 × 1300 mm in the fifth generation and 1500 × 1800 mm or more in the next generation is assumed. Therefore, it has become difficult to produce a display panel with high productivity and low cost by the conventional patterning method. That is, if the exposure process is performed many times by exposure as in the above-mentioned document, the processing time increases, and it has become necessary to invest a great deal in developing an exposure apparatus corresponding to the increase in the size of the substrate.
そればかりでなく、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまうという問題があった。 In addition, the method of forming various coatings on the entire surface of the substrate and removing the etching while leaving a small area has a problem in that it wastes material costs and requires a large amount of waste liquid to be processed. It was.
そこで本発明は、作製工程を簡略化させ、かつ、材料の利用効率を向上させることが可能な表示装置及びその製造技術を提供することを課題とする。更に、パターンの密着性を向上させる製造技術を提供することを課題とする。 In view of the above, an object of the present invention is to provide a display device that can simplify the manufacturing process and improve the utilization efficiency of the material, and a manufacturing technique thereof. It is another object of the present invention to provide a manufacturing technique that improves the adhesion of the pattern.
上記課題を鑑み、本発明は、「選択的にパターンを形成可能な方法」を用いてパターンを形成することを特徴とする。特に本発明は、下地前処理を行った後、選択的にパターンを形成可能な方法を用いて、パターンを形成するとよい。また選択的にパターンを形成可能な方法によりパターンを形成した後に、下地前処理を行ってもよい。下地前処理を行う結果、パターンの密着性を高めることができる。 In view of the above problems, the present invention is characterized in that a pattern is formed using a “method capable of selectively forming a pattern”. In particular, in the present invention, the pattern may be formed by using a method capable of selectively forming a pattern after the base pretreatment. Further, after the pattern is formed by a method capable of selectively forming the pattern, the base pretreatment may be performed. As a result of the base pretreatment, the adhesion of the pattern can be improved.
下地前処理として、光触媒物質を形成することができる。またパターンを形成する領域に選択的に、光触媒物質を形成してもよい。 As the substrate pretreatment, a photocatalytic substance can be formed. Alternatively, a photocatalytic substance may be selectively formed in a region where a pattern is to be formed.
その他の下地前処理として、スパッタリング法によりTi等の導電膜を形成してもよい。またTiOx膜と同様に、パターンを形成する領域に選択的にTiを形成してもよい。さらにTiに対して酸化処理を行って、表面にTiOxを形成してもよい。またT光触媒物質としてTiOx以外に、チタン酸ストロンチウム(SrTiO3)、セレン化カドミウム(CdSe)、タンタル酸カリウム(KTaO3)、硫化カドミウム(CdS)、酸化ジルコニウム(ZrO2)、酸化ニオブ(Nb2O5)、酸化亜鉛(ZnO)、酸化鉄(Fe2O3)、酸化タングステン(WO3)を形成してもよい。光触媒物質は、光触媒機能を有する物質を指し、紫外光領域の光(波長400nm以下、好ましくは380nm以下)を照射し、光触媒活性を生じさせるものである。このような光触媒物質上に、選択的にパターンを形成可能な方法を用いて、溶媒に混入された導電体を吐出すると、微細なパターンを形成することができる。 As another base pretreatment, a conductive film such as Ti may be formed by a sputtering method. Similarly to the TiOx film, Ti may be selectively formed in a pattern formation region. Further, oxidation treatment may be performed on Ti to form TiOx on the surface. In addition to TiOx as a T photocatalytic substance, strontium titanate (SrTiO 3 ), cadmium selenide (CdSe), potassium tantalate (KTaO 3 ), cadmium sulfide (CdS), zirconium oxide (ZrO 2 ), niobium oxide (Nb 2) O 5 ), zinc oxide (ZnO), iron oxide (Fe 2 O 3 ), and tungsten oxide (WO 3 ) may be formed. The photocatalytic substance refers to a substance having a photocatalytic function, and emits light in the ultraviolet region (wavelength of 400 nm or less, preferably 380 nm or less) to cause photocatalytic activity. A fine pattern can be formed by discharging a conductor mixed in a solvent by using a method capable of selectively forming a pattern on such a photocatalytic substance.
別の下地前処理として、塗布法等により、カップリング剤等の有機膜を形成してもよい。カップリング剤としては、シラン系カップリング剤やフッ素系カップリング剤等が挙げられる。またTiOx膜と同様に、パターンを形成する領域に選択的に有機膜を形成してもよい。 As another base pretreatment, an organic film such as a coupling agent may be formed by a coating method or the like. Examples of the coupling agent include a silane coupling agent and a fluorine coupling agent. Similarly to the TiOx film, an organic film may be selectively formed in a pattern formation region.
このような下地前処理の結果、パターンの密着性を高めたり、パターンの微細化を達成することができる。 As a result of such a base pretreatment, the adhesion of the pattern can be improved or the pattern can be miniaturized.
選択的にパターンを形成可能な方法として、導電膜や絶縁膜などの材料が混入された組成物の液滴(ドット)を選択的に吐出してする液滴吐出法(その方式によっては、インクジェット法とも呼ばれる。)を用いることができる。 As a method for selectively forming a pattern, a droplet discharge method that selectively discharges droplets (dots) of a composition mixed with a material such as a conductive film or an insulating film (depending on the method, ink jet Can also be used.
インクジェット法としては、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、MLP(Multi Layer Piezo)タイプとMLChip(Multi Layer Ceramic Hyper Integrated Piezo Segments)タイプがある。また溶媒の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、所謂サーマル方式を用いたインクジェット法でもよい。 As the ink jet method, a piezo method can be used. The piezo method is also used in inkjet printers because of its excellent droplet controllability and high degree of freedom in ink selection. Note that there are two types of piezo methods: MLP (Multi Layer Piezo) type and MLChip (Multi Layer Ceramic Hyper Integrated Piezo Segments) type. Depending on the material of the solvent, an ink jet method using a so-called thermal method in which a heating element generates heat to generate bubbles to push out the solution may be used.
このような組成物のドットを吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。 The step of discharging such a composition dot is preferably performed under reduced pressure. The solvent of the composition evaporates between the time when the composition is discharged and the material is landed on the object to be processed, so that the steps of drying and baking the composition can be omitted. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. The step of dropping the composition may be performed in a nitrogen atmosphere or an organic gas atmosphere.
このとき、組成物はドット状に吐出されたり、ドットが連なった柱状に吐出されたりする。また組成物がドット状又は柱状に吐出されることを単に滴下とも表記する。すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず線状に吐出されることもあるが、合わせて滴下と表記する。 At this time, the composition is ejected in the form of dots or is ejected in the form of columns in which dots are connected. In addition, the fact that the composition is ejected in the form of dots or columns is simply referred to as dripping. That is, since a plurality of dots are ejected continuously, they may not be recognized as dots but may be ejected linearly, but they are collectively referred to as dropping.
導電体としては、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、ビスマス(Bi)、鉛(Pb)、インジウム(In)、錫(Sn)、亜鉛(Zn)、チタン(Ti)、若しくはアルミニウム(Al)、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅を用いるとよい。但し銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、窒素を有する絶縁膜やホウ化処理されたニッケル(NiB)をバリア膜として形成する。 As the conductor, gold (Au), silver (Ag), copper (Cu), platinum (Pt), palladium (Pd), tungsten (W), nickel (Ni), tantalum (Ta), bismuth (Bi), Lead (Pb), indium (In), tin (Sn), zinc (Zn), titanium (Ti), or aluminum (Al), alloys made of these, dispersible nanoparticles, or silver halide fine particles Can be used. In particular, low resistance silver or copper may be used. However, in the case of using copper, in order to prevent copper from diffusing into the semiconductor film or the like, an insulating film containing nitrogen or nickel (NiB) subjected to boride treatment is formed as a barrier film.
また透明導電膜として、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(SiO2)を混合したITSO、有機インジウム、有機スズ、窒化チタン(TiN)等を用いることもできる。 As the transparent conductive film, indium tin oxide (ITO), IZO (indium zinc oxide) in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide, and 2 to 20% oxidation in indium oxide. ITSO mixed with silicon (SiO 2 ), organic indium, organic tin, titanium nitride (TiN), or the like can also be used.
組成物中において導電体が効率よく分散するため、微粒子となる導電体の表面を有機物、又は導電物によりコーティングするとよい。また表面を覆う物質は、積層構造を有してもよい。表面を覆う物質は導電性を有すると好ましいが、導電性を有さず絶縁性を有していてもそれを加熱処理等により除去すればよい。 In order to efficiently disperse the conductor in the composition, the surface of the conductor to be fine particles may be coated with an organic substance or a conductor. The substance covering the surface may have a laminated structure. The substance covering the surface is preferably conductive, but it may be removed by heat treatment or the like even if it does not have conductivity but has insulation.
例えば、図24(A)に示すように、ノズルから滴下されるドットであって、Cu301の表面にニッケル(Ni)又はホウ化処理されたニッケル(NiB)等の導電物302をコーティングしてもよい。例えば、図24(B)に示すように、Cu301の表面をニッケル(Ni)又はホウ化処理されたニッケル(NiB)等の導電物302によりコーティングし、加えてNi又はNiBの表面をAg303でコーティングしてもよい。その結果、加熱等によるCuの熱拡散を防止することができる。
For example, as shown in FIG. 24A, even when the dots are dripped from a nozzle and the surface of
このような選択的に形成するパターンとしては、ゲート電極、ソース電極、及びドレイン電極、画素電極等の電極、ソース配線、ドレイン配線等の配線、半導体膜、半導体膜等をパターニングするためのマスク等、が挙げられる。 Such selectively formed patterns include gate electrodes, source electrodes and drain electrodes, electrodes such as pixel electrodes, wirings such as source wirings and drain wirings, masks for patterning semiconductor films, semiconductor films, and the like. .
また本発明は、表示装置を作製するために必要なパターン形成工程のうち、少なくとも一工程において、選択的にパターンを形成可能な方法を用いてパターンを形成すればよい。パターン形成工程の一工程において、選択的にパターンを形成可能な方法を用いることにより、作製工程を簡略化させ、かつ、材料の利用効率を向上させる等の効果を奏することができるからである。 In the present invention, the pattern may be formed using a method capable of selectively forming a pattern in at least one of the pattern forming steps necessary for manufacturing the display device. This is because, by using a method capable of selectively forming a pattern in one step of the pattern forming step, effects such as simplification of the manufacturing step and improvement of material utilization efficiency can be achieved.
また本発明の表示装置は、エレクトロルミネセンス(以下「EL」ともいう。)と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子とTFTとが接続された表示装置である。液滴吐出法を用いてこのような表示装置を形成することで、上記目的を達成する。 In addition, the display device of the present invention includes a light-emitting element, a TFT, and a medium including an organic substance that emits light called electroluminescence (hereinafter also referred to as “EL”) or a mixture of an organic substance and an inorganic substance interposed between electrodes. Is a connected display device. The above object is achieved by forming such a display device using a droplet discharge method.
このように本発明は、液滴吐出法によりパターンを形成し、該パターンの密着性を高めることを特徴としており、薄膜トランジスタの構造等は限定されない。すなわち、結晶性半導体膜及び非結晶性半導体膜のいずれを有する薄膜トランジスタであってもよく、半導体膜より下方にゲート電極が設けられる所謂ボトムゲート型、及び半導体膜より上方にゲート電極が設けられる所謂トップゲート型のいずれの構造を有する薄膜トランジスタであってもよい。 As described above, the present invention is characterized in that a pattern is formed by a droplet discharge method and adhesion of the pattern is improved, and the structure of the thin film transistor is not limited. That is, it may be a thin film transistor having either a crystalline semiconductor film or an amorphous semiconductor film, a so-called bottom gate type in which a gate electrode is provided below the semiconductor film, and a so-called gate electrode provided above the semiconductor film. A thin film transistor having any structure of a top gate type may be used.
また薄膜トランジスタが有する、ゲート電極、ソース電極、ドレイン電極、及びそれら電極に接続される配線のいずれにおいても、液滴吐出法により形成する場合、下地前処理を行うことにより、密着性を高めることができる。 In addition, in any of the gate electrode, the source electrode, the drain electrode, and the wiring connected to the electrodes included in the thin film transistor, adhesion can be improved by performing a base pretreatment when the droplet discharge method is used. it can.
液滴吐出法を用いることにより、作製工程を簡略化させ、かつ、材料の利用効率を向上させるように、第5世代以降の大型マザーガラス基板に対して、トランジスタ等を形成することができる。液滴吐出法により配線等を形成すると、フォトプロセスの簡略化を行うことができる。その結果、フォトマスクが不要となり、設備投資コストの削減、コストの削減を達成することができる。さらにフォトリソグラフィー工程が不要となるため、製造時間を短縮することができる。 By using the droplet discharge method, a transistor or the like can be formed on a large mother glass substrate of the fifth generation or later so as to simplify the manufacturing process and improve the material utilization efficiency. When a wiring or the like is formed by a droplet discharge method, the photo process can be simplified. As a result, a photomask becomes unnecessary, and it is possible to achieve a reduction in capital investment cost and a reduction in cost. Furthermore, since a photolithography process is unnecessary, manufacturing time can be shortened.
また液滴吐出法によりマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。このように液滴吐出法を、大型マザーガラス基板へ適用すると好適である。また、マザーガラス基板から多数の表示パネルを作製することができ、表示装置の価格が下がることが期待できる。 Further, when a mask or the like is formed by a droplet discharge method, the utilization efficiency of the material is improved, and the cost and the amount of waste liquid can be reduced. As described above, it is preferable to apply the droplet discharge method to a large mother glass substrate. In addition, a large number of display panels can be manufactured from the mother glass substrate, and the price of the display device can be expected to decrease.
このように第5世代以降の大型マザーガラス基板においても、液滴吐出法を用いることにより、採算を維持できる製造ラインを構築することができる。 As described above, even in a large mother glass substrate of the fifth generation or later, a production line capable of maintaining profitability can be constructed by using the droplet discharge method.
本発明は、液滴吐出法によりパターンを形成する前後に、下地前処理を行うことにより、密着性を高めることができる。 In the present invention, adhesiveness can be improved by performing a base pretreatment before and after forming a pattern by a droplet discharge method.
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
以下の実施の形態において、液滴吐出法にはインクジェット法を用い、下地前処理には光触媒物質としてTiOx膜を用い、ゲート電極、ソース電極及びドレイン電極の材料にはAgを用いる場合で説明する。 In the following embodiments, an ink jet method is used as a droplet discharge method, a TiOx film is used as a photocatalyst material for a base pretreatment, and Ag is used as a material for a gate electrode, a source electrode, and a drain electrode. .
なお本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。 It should be noted that the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. It should not be construed as being limited to the following embodiments.
またTFTはゲート、ソース、ドレインの3端子を有するが、ソース端子(ソース電極)、ドレイン端子(ドレイン電極)に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第1の電極、他方を第2の電極と表記することができる。 A TFT has three terminals, a gate, a source, and a drain. However, the source terminal (source electrode) and the drain terminal (drain electrode) cannot be clearly distinguished because of the structure of the transistor. Therefore, when describing connection between elements, one of a source electrode and a drain electrode can be referred to as a first electrode, and the other as a second electrode.
(実施の形態1)
本実施の形態では、第1及び第2の薄膜トランジスタの作製方法の一例について説明する。
(Embodiment 1)
In this embodiment, an example of a method for manufacturing the first and second thin film transistors will be described.
まず図1(A)に示すように、絶縁表面を有する基板100を用意する。基板100には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板、バルク半導体膜等を用いることができる。また、ポリエチレン-テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。特に、半導体膜を結晶化するための加熱工程を要しない非晶質半導体膜を有する薄膜トランジスタを形成する場合、可撓性を有する合成樹脂からなる基板を用いやすい。
First, as shown in FIG. 1A, a
また基板の平坦性を高めるため、CMP法(Chemical-Mechanical Polishing)、いわゆる化学的又は機械的ポリッシング法により、表面研磨してから用いると好ましい。CMPの研磨剤(スラリー)には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をKOH添加水溶液に分散したものを用いることができる。 In order to improve the flatness of the substrate, it is preferable to use after polishing the surface by CMP (Chemical-Mechanical Polishing), so-called chemical or mechanical polishing. As the CMP abrasive (slurry), for example, fumed silica particles obtained by thermally decomposing silicon chloride gas dispersed in a KOH-added aqueous solution can be used.
基板100上には、必要に応じて下地膜を形成してもよい。下地膜は、基板中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。そのため、アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いて下地膜を形成することができる。またチタン等の導電膜を用いて下地膜を形成することもできる。この場合、導電膜は、作製工程における加熱処理等により、酸化されることがある。特に、下地膜の材料は、ゲート電極材料と密着性の高いものを選択するとよい。例えば、ゲート電極にAgを用いる場合、酸化チタン(TiOx)からなる下地膜を形成すると好ましい。なお下地膜は単層構造又は積層構造を有してもよい。
A base film may be formed on the
また下地膜は、不純物が半導体膜へ拡散することが防止できれば、必ずしも設ける必要はない。そのため本実施の形態のように、ゲート電極上にゲート絶縁膜を介して半導体膜を形成する場合、ゲート絶縁膜が半導体膜へ不純物の拡散を防止する機能を果たすことができるため、下地膜を設ける必要はない。更に、基板材料により下地膜を設けると好ましい場合がある。ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効である。一方、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも下地膜を設ける必要はない。 The base film is not necessarily provided as long as impurities can be prevented from diffusing into the semiconductor film. Therefore, as in this embodiment, when a semiconductor film is formed over a gate electrode through a gate insulating film, the gate insulating film can function to prevent diffusion of impurities into the semiconductor film. There is no need to provide it. Further, it may be preferable to provide a base film with a substrate material. In the case of using a substrate containing an alkali metal or an alkaline earth metal, such as a glass substrate, a stainless steel substrate, or a plastic substrate, it is effective to provide a base film from the viewpoint of preventing impurity diffusion. On the other hand, in the case where diffusion of impurities does not cause any problem such as a quartz substrate, it is not always necessary to provide a base film.
その後、基板上にゲート電極として機能する導電膜(以下、ゲート電極と表記する)を形成するための下地前処理を行うため、光触媒物質101を全面に形成する。光触媒物質は、ゾルゲル法を用いたディップコーティング法、スピンコーティング法、インクジェット法、イオンプレーティング法、イオンビーム法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法、又は陽極酸化法により形成することができる。また複数の金属を含む酸化物半導体からなる光触媒物質の場合、構成元素の塩を混合、融解して形成することができる。ディップコーティング法、スピンコーティング法等の塗布法により光触媒物質を形成する場合であって、溶媒を除去する必要があるとき、焼成したり、乾燥するために加熱するとよい。具体的には、所定の温度(例えば、150〜500℃程度)で加熱する。
After that, a
本実施の形態では、光触媒物質としてTiOx膜を、ゾルゲル溶液を用いた塗布法により全面に形成する。なおTiOxは、ルチル型 (金紅石)、アナターゼ型 (鋭錐石)、ブルッカイト型 (板チタン石) と呼ばれる結晶性を有しても、非晶質性を有してもよい。その後、150℃で10分間、加熱を行う。加えて、250〜500℃で1時間の範囲で加熱してもよい。 In this embodiment, a TiOx film as a photocatalytic substance is formed on the entire surface by a coating method using a sol-gel solution. In addition, TiOx may have crystallinity called rutile type (goldenite), anatase type (sharpstone), brookite type (plate titanium stone), or may have amorphousness. Thereafter, heating is performed at 150 ° C. for 10 minutes. In addition, you may heat at 250-500 degreeC in the range of 1 hour.
TiOx膜を形成することにより、ゲート電極の密着性を高めることができる。 By forming the TiOx film, the adhesion of the gate electrode can be improved.
またゲート電極を形成する領域に選択的にTiOxを形成してもよい。この場合、ゲート電極との密着性が高い領域を選択的に形成することとなり、ゲート電極を微細化することもできる。選択的にTiOxを形成する手段としては、全面にTiOxを形成した後、不要な領域をウェットエッチング又はドライエッチング等により除去すればよい。また全面にTiOxを形成した後、選択的に光照射等を行って活性化し、ゲート電極との密着性を選択的に高める手段でもよい。 Alternatively, TiOx may be selectively formed in the region where the gate electrode is formed. In this case, a region having high adhesion with the gate electrode is selectively formed, and the gate electrode can be miniaturized. As a means for selectively forming TiOx, after forming TiOx on the entire surface, unnecessary regions may be removed by wet etching or dry etching. Alternatively, after TiOx is formed on the entire surface, it may be activated by selectively irradiating light or the like to selectively enhance the adhesion with the gate electrode.
その他の下地前処理として、スパッタリング法によりTi等の導電膜を形成してもよい。その結果、ゲート電極の密着性を高めたり、ゲート電極の微細化を達成することができる。またTiOx膜と同様に、ゲート電極を形成する領域に選択的にTiを形成してもよい。さらにTiに対して酸化処理を行って、表面にTiOxを形成してもよい。 As another base pretreatment, a conductive film such as Ti may be formed by a sputtering method. As a result, the adhesion of the gate electrode can be improved and the gate electrode can be miniaturized. Similarly to the TiOx film, Ti may be selectively formed in the region where the gate electrode is formed. Further, oxidation treatment may be performed on Ti to form TiOx on the surface.
別の下地前処理として、インクジェット法等により、カップリング剤等の有機膜を形成してもよい。カップリング剤としては、シラン系カップリング剤やフッ素系カップリング剤等が挙げられる。その結果、ゲート電極の密着性を高めたり、ゲート電極の微細化を達成することができる。またTiOx膜と同様に、ゲート電極を形成する領域に選択的に有機膜を形成してもよい。 As another base pretreatment, an organic film such as a coupling agent may be formed by an inkjet method or the like. Examples of the coupling agent include a silane coupling agent and a fluorine coupling agent. As a result, the adhesion of the gate electrode can be improved and the gate electrode can be miniaturized. Similarly to the TiOx film, an organic film may be selectively formed in a region where the gate electrode is formed.
なお、以上のように下地前処理として形成する膜は、下地膜の機能を兼ねることもできる。すなわち、下地膜及び光触媒物質として、TiOx膜を形成することができる。 As described above, the film formed as the base pretreatment can also function as the base film. That is, a TiOx film can be formed as the base film and the photocatalytic substance.
更に別の下地前処理として、ゲート電極形成面にプラズマ処理を行ってもよい。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力を数十Torr〜1000Torr(133000Pa)、好ましくは100(13300Pa)〜1000Torr(133000Pa)、より好ましくは700Torr(93100Pa)〜800Torr(106400Pa)、つまり大気圧又は大気圧近傍の圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、1×1010〜1×1014m-3、所謂コロナ放電やグロー放電の状態となるようにする。プラズマ処理は、ゲート電極の被形成面に対して非接触で行うとよい。その結果、ゲート電極の密着性を高めたり、ゲート電極の微細化を達成することができる。またTiOx膜と同様に、ゲート電極を形成する領域に選択的にプラズマ処理を行ってもよい。 Further, as another base pretreatment, plasma treatment may be performed on the gate electrode formation surface. The plasma treatment is performed using air, oxygen, or nitrogen as a treatment gas, and the pressure is several tens of Torr to 1000 Torr (133000 Pa), preferably 100 (13300 Pa) to 1000 Torr (133000 Pa), more preferably 700 Torr (93100 Pa) to 800 Torr ( 106400 Pa), that is, a pulse voltage is applied in a state where the pressure becomes atmospheric pressure or a pressure near atmospheric pressure. At this time, the plasma density is set to 1 × 10 10 to 1 × 10 14 m −3 , so-called corona discharge or glow discharge. The plasma treatment may be performed in a non-contact manner with respect to the formation surface of the gate electrode. As a result, the adhesion of the gate electrode can be improved and the gate electrode can be miniaturized. Similarly to the TiOx film, plasma treatment may be selectively performed on the region where the gate electrode is formed.
次に、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して、第1の薄膜トランジスタ形成領域11及び第2の薄膜トランジスタ形成領域12に、ゲート電極103を形成する。本実施の形態では、テトラデカンの溶媒中に銀(Ag)の導電体が分散しているドットを滴下する。このとき、ゲート電極を形成する領域上のインクジェット装置のノズル104からドットを滴下する。このようにノズルからドットを滴下して、ゲート電極を描画するように形成する。
Next, by using an ink jet method, dots mixed with a conductor in a solvent are dropped to form the
その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば、200℃〜300℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。本実施の形態のように銀(Ag)を有するドットを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行う。例えば、酸素の組成比は、10〜25%となるように設定する。すると、ドットの溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀(Ag)を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。この加熱処理により、下地前処理として形成されるTiを酸化してもよい。 Then, when it is necessary to remove the solvent of a dot, it heat-processes in order to bake or to dry. Specifically, heating may be performed at a predetermined temperature, for example, 200 ° C. to 300 ° C., and heat treatment is preferably performed in an atmosphere containing oxygen. At this time, the heating temperature is set so that the gate electrode surface is not uneven. When using dots containing silver (Ag) as in this embodiment, heat treatment is performed in an atmosphere containing oxygen and nitrogen. For example, the oxygen composition ratio is set to 10 to 25%. Then, since organic substances, such as thermosetting resins, such as an adhesive agent contained in the solvent of dots, are decomposed, silver (Ag) that does not contain organic substances can be obtained. As a result, the flatness of the gate electrode surface can be improved and the specific resistance value can be lowered. By this heat treatment, Ti formed as the base pretreatment may be oxidized.
またゲート電極の材料として、銀(Ag)以外にタンタル、タングステン、チタン、金、モリブデン、アルミニウム、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料が挙げられる。また導電膜は、インクジェット法以外に、スパッタリング法、プラズマCVD法により形成することができる。スパッタリング法、プラズマCVD法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いることができる。 In addition to silver (Ag), an element selected from tantalum, tungsten, titanium, gold, molybdenum, aluminum, and copper (Cu), or an alloy material or a compound material containing the element as a main component can be given as a material for the gate electrode. It is done. The conductive film can be formed by a sputtering method or a plasma CVD method in addition to the ink jet method. As a conductive film formed by a sputtering method or a plasma CVD method, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy can be used.
またゲート電極は単層構造であっても、積層構造であってもよい。例えば、下層導電膜としてインクジェット法によりAgを含むドットを滴下し、上層導電膜としてインクジェット法やスパッタリング法によりCuを形成してもよい。Cuのように低抵抗材料を形成することにより、配線抵抗の低減、配線抵抗に伴う発熱や信号遅延を防止することができる。また、下層導電膜上に下地前処理を施し、上層導電膜を形成してもよい。その結果、特にインクジェット法により形成する下層導電膜と、上層導電膜との密着性を高めることができる。 The gate electrode may have a single layer structure or a stacked structure. For example, a dot containing Ag may be dropped as an underlayer conductive film by an inkjet method, and Cu may be formed as an upper layer conductive film by an inkjet method or a sputtering method. By forming a low resistance material such as Cu, it is possible to reduce wiring resistance, and to prevent heat generation and signal delay associated with wiring resistance. In addition, a base pretreatment may be performed on the lower conductive film to form an upper conductive film. As a result, the adhesion between the lower conductive film formed by the inkjet method and the upper conductive film can be improved.
また積層構造のゲート電極を形成する手段として、メッキ法を用いてもよい。例えば、電気メッキ法又は無電解メッキ法により、インクジェット法により形成された第1の導電膜の周りに第2の導電膜を形成してもよい。具体的には電気メッキ処理を行い、インクジェット法により形成されたAgの周りに、Cuを形成することができる。また電流を流す必要のない無電解メッキ処理を行い、インクジェット法により形成されたAgの周りに、Cuを形成してもよい。その結果、配線抵抗の低減、配線抵抗に伴う発熱や信号遅延を防止することができる。特に、第1の導電膜を微細化して形成する場合、第2の導電膜により配線抵抗を低下することができるため好ましい。またCuのように拡散性の高い導電体を形成する場合、拡散を防止するためCuを覆うようにバリア膜を形成するとよい。バリア膜としては、窒化珪素、酸化珪素、ホウ化処理されたニッケル(NiB)を用いることができる。 Alternatively, a plating method may be used as a means for forming a gate electrode having a stacked structure. For example, the second conductive film may be formed around the first conductive film formed by an inkjet method by an electroplating method or an electroless plating method. Specifically, Cu can be formed around Ag formed by an ink-jet method by electroplating. Further, an electroless plating process that does not require a current to flow may be performed, and Cu may be formed around Ag formed by the inkjet method. As a result, wiring resistance can be reduced, and heat generation and signal delay associated with wiring resistance can be prevented. In particular, when the first conductive film is formed to be fine, it is preferable because the wiring resistance can be reduced by the second conductive film. When a highly diffusible conductor such as Cu is formed, a barrier film may be formed so as to cover Cu in order to prevent diffusion. As the barrier film, silicon nitride, silicon oxide, or boron-treated nickel (NiB) can be used.
このとき、基板を金属の溶けた水溶液に浸けることにより、メッキ処理を行うことができる。また大型マザーガラス基板を用いる場合、該基板上に金属の溶けた水溶液を流すことによりメッキ処理を行うことができる。この場合、メッキ処理を行う装置の大型化を防止することができる。 At this time, the plating process can be performed by immersing the substrate in an aqueous solution in which a metal is dissolved. When a large mother glass substrate is used, the plating process can be performed by flowing an aqueous solution in which a metal is dissolved over the substrate. In this case, it is possible to prevent the apparatus for performing the plating process from being enlarged.
このように本実施の形態において、導電膜、特にインクジェット法により導電膜を形成する前に下地前処理を行うと好ましい。 Thus, in this embodiment mode, it is preferable to perform base pretreatment before forming a conductive film, particularly a conductive film by an inkjet method.
またゲート電極を覆うように絶縁膜や導電膜を形成してもよい。絶縁膜としては、窒化珪素、酸化珪素、導電膜としてはホウ化処理されたニッケル(NiB)を用いることができる。その結果、ゲート電極の酸化を防止したり、表面の平坦化を向上することができる。 Further, an insulating film or a conductive film may be formed so as to cover the gate electrode. Silicon nitride or silicon oxide can be used as the insulating film, and boride-treated nickel (NiB) can be used as the conductive film. As a result, oxidation of the gate electrode can be prevented, and planarization of the surface can be improved.
図1(B)に示すように、ゲート電極を覆ってゲート絶縁膜105として機能する絶縁膜(以下、ゲート絶縁膜とも表記する)を形成する。ゲート絶縁膜として、プラズマCVD法又はスパッタリング法により酸化珪素、窒化珪素又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法によりポリイミド等の絶縁膜の材料が混入されたドットを吐出してゲート絶縁膜を形成してもよい。本実施の形態のように、Agをゲート電極として用いる場合、ゲート絶縁膜として、Agと接する絶縁膜には窒化珪素膜を用いると好ましい。酸素を有する絶縁膜を用いると、Agと反応し、酸化銀が形成され、ゲート電極表面が荒れる恐れがあるからである。 As shown in FIG. 1B, an insulating film functioning as the gate insulating film 105 (hereinafter also referred to as a gate insulating film) is formed so as to cover the gate electrode. As the gate insulating film, an insulator such as silicon oxide, silicon nitride, or silicon nitride oxide can be formed by a plasma CVD method or a sputtering method. Note that the gate insulating film may be formed by discharging dots mixed with an insulating film material such as polyimide by an inkjet method. When Ag is used as a gate electrode as in this embodiment mode, it is preferable to use a silicon nitride film as an insulating film in contact with Ag as a gate insulating film. This is because when an insulating film containing oxygen is used, it reacts with Ag, silver oxide is formed, and the gate electrode surface may be roughened.
またゲート絶縁膜は単層構造又は積層構造をとることができる。例えば、窒化珪素、酸化珪素、窒化珪素の順に積層されたゲート絶縁膜を形成することができる。また、ゲート電極と、ゲート絶縁膜との密着性を高めるため、下地前処理を行った後にゲート絶縁膜を形成してもよい。例えば、ゲート電極上にTiOx膜、ゲート絶縁膜の順に積層してもよい。このとき、TiOxは絶縁膜としても機能する。 The gate insulating film can have a single-layer structure or a stacked structure. For example, a gate insulating film in which silicon nitride, silicon oxide, and silicon nitride are stacked in this order can be formed. In order to improve the adhesion between the gate electrode and the gate insulating film, the gate insulating film may be formed after the base pretreatment. For example, a TiOx film and a gate insulating film may be stacked in this order on the gate electrode. At this time, TiOx also functions as an insulating film.
このように本実施の形態において、導電膜、特にインクジェット法により導電膜を形成する後に下地前処理を行うと好ましい。 Thus, in this embodiment mode, it is preferable to perform base pretreatment after a conductive film, particularly a conductive film is formed by an ink-jet method.
次いで、ゲート絶縁膜上に、半導体膜106を形成する。半導体膜は、プラズマCVD法、スパッタリング法、インクジェット法等により形成することができる。半導体膜の膜厚は25〜200nm(好ましくは30〜60nm)とするとよい。半導体膜の材料は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。
Next, the
半導体膜は、非晶質(アモルファス)半導体、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体、及び非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、有機半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。特に、0.5nm〜20nmの結晶粒を観察することができる微結晶状態は所謂マイクロクリスタル(μc)と呼ばれている。 The semiconductor film includes an amorphous semiconductor, a semi-amorphous semiconductor in which crystal grains are dispersed in the amorphous semiconductor, and crystal grains of 0.5 nm to 20 nm in the amorphous semiconductor. It may have any state selected from a microcrystalline semiconductor, an organic semiconductor, and a crystalline semiconductor that can be observed. In particular, a microcrystalline state in which crystal grains of 0.5 nm to 20 nm can be observed is called a so-called microcrystal (μc).
セミアモルファス半導体の材料としてシリコンを用いたセミアモルファスシリコン(SASとも表記する)は、珪化物気体をグロー放電分解することにより得ることができる。またSASは、珪化物気体に加えてフッ素(F2)を用いて形成してもよい。代表的な珪化物気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることによりSASの形成を容易なものとすることができる。このとき希釈率が10倍〜1000倍の範囲となるように、珪化物気体を希釈すると好ましい。またSASは、Si2H6及びGeF4を用い、ヘリウムガスで希釈する方法を用いて形成することができる。 Semi-amorphous silicon (also referred to as SAS) using silicon as a semi-amorphous semiconductor material can be obtained by glow discharge decomposition of a silicide gas. The SAS may be formed using fluorine (F 2 ) in addition to the silicide gas. A typical silicide gas is SiH 4 , and in addition, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4 and the like can be used. The formation of the SAS can be facilitated by diluting the silicide gas with one or more kinds of rare gas elements selected from hydrogen, hydrogen and helium, argon, krypton, and neon. At this time, it is preferable to dilute the silicide gas so that the dilution rate is in the range of 10 to 1000 times. The SAS can be formed by using Si 2 H 6 and GeF 4 and diluting with helium gas.
グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略0.1Pa〜133Paの範囲で行えばよい。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すればよい。基板加熱温度は300度以下が好ましく、100〜250度の基板加熱温度が推奨される。 The reaction generation of the coating by glow discharge decomposition is preferably performed under reduced pressure, and the pressure may be in the range of about 0.1 Pa to 133 Pa. The power for forming the glow discharge may be high frequency power of 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or less, and a substrate heating temperature of 100 to 250 ° C. is recommended.
また、非晶質半導体の材料としてシリコンを用いた非晶質珪素膜(アモルファスシリコン、ASとも表記する)は、珪化物気体を用いて形成することができる。代表的な珪化物気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。そして、珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いるとよい。本実施の形態では、半導体膜として、プラズマCVD法を用いて非晶質珪素膜を形成する。 Further, an amorphous silicon film (also referred to as amorphous silicon or AS) using silicon as an amorphous semiconductor material can be formed using a silicide gas. A typical silicide gas is SiH 4 , and in addition, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4 and the like can be used. The silicide gas is preferably diluted with one or more kinds of rare gas elements selected from hydrogen, hydrogen and helium, argon, krypton, and neon. In this embodiment, an amorphous silicon film is formed as the semiconductor film by a plasma CVD method.
このようなSASやASは、単層構造又は積層構造をとることができる。積層構造とする場合、成膜ガスの種類や流量を変えることにより、大気に曝さず連続形成することができる。例えば、珪化物気体とフッ素系のガスを用いて形成した後、フッ素系のガスを水素系のガスに変えることにより、積層構造を有するSASを形成することができる。 Such SAS and AS can take a single layer structure or a laminated structure. In the case of a laminated structure, the film can be continuously formed without being exposed to the atmosphere by changing the type and flow rate of the film forming gas. For example, a SAS having a stacked structure can be formed by forming a silicide gas and a fluorine-based gas and then changing the fluorine-based gas to a hydrogen-based gas.
その後、半導体膜上にチャネル保護膜として機能する絶縁膜(以下、チャネル保護膜と表記する)108を形成する。チャネル保護膜の材料としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。 After that, an insulating film (hereinafter referred to as a channel protective film) 108 that functions as a channel protective film is formed over the semiconductor film. As a material for the channel protective film, an organic material or an inorganic material can be used. As the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, siloxane, or polysilazane can be used. Siloxane has a skeletal structure composed of a bond of silicon (Si) and oxygen (O), and the substituent contains at least hydrogen, or the substituent has at least one of fluorine, an alkyl group, and an aromatic hydrocarbon. A polymeric material having a starting material. Polysilazane is formed using a liquid material containing a polymer material having a bond of silicon (Si) and nitrogen (N) as a starting material. As the inorganic material, silicon oxide or silicon nitride can be used.
チャネル保護膜の作製方法としては、インクジェット法やプラズマCVD法を用いることができる。インクジェット法を用いる場合、チャネル保護膜を半導体膜上に選択的に形成することができる。またプラズマCVD法を用いる場合、チャネル保護膜をエッチングする必要がある。このとき、チャネル保護膜上にマスクを形成し、該マスクを用いてチャネル保護膜をエッチングすればよい。例えば、ゲート電極をマスクとして使用する裏面露光によりチャネル保護膜上にマスクを形成したり、インクジェット法によりチャネル保護膜上に選択的にマスクを形成することができる。 As a method for manufacturing the channel protective film, an inkjet method or a plasma CVD method can be used. In the case of using an ink jet method, a channel protective film can be selectively formed over a semiconductor film. Further, when the plasma CVD method is used, it is necessary to etch the channel protective film. At this time, a mask may be formed over the channel protective film, and the channel protective film may be etched using the mask. For example, the mask can be formed on the channel protective film by backside exposure using the gate electrode as a mask, or the mask can be selectively formed on the channel protective film by an inkjet method.
次いで、一導電型を有する半導体膜を形成する。一導電型を有する半導体膜は、プラズマCVD法、スパッタリング法、インクジェット法等を用いて形成することができる。一導電型を有する半導体膜を設ける場合、半導体膜と電極とのコンタクト抵抗が低くなり好ましいが、必ずしも設ける必要はない。本実施の形態では、プラズマCVD法を用いてN型を有する半導体膜109を形成する。
Next, a semiconductor film having one conductivity type is formed. The semiconductor film having one conductivity type can be formed by a plasma CVD method, a sputtering method, an ink jet method, or the like. In the case where a semiconductor film having one conductivity type is provided, the contact resistance between the semiconductor film and the electrode is preferably reduced, but it is not necessarily provided. In this embodiment, the N-
図1(C)に示すように、半導体膜106及びN型を有する半導体膜109を所望の形状にパターニングするためのマスク111を形成する。マスクは、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるためインクジェット法を用いて形成すると好ましいが、フォトリソグラフィー法により形成してもよい。更にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。本実施の形態では、インクジェット法によりマスクを形成する。そのため、マスクを形成する領域上のノズル104から、マスク材料が含まれたドットを滴下する。
As shown in FIG. 1C, a
マスク材料として、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジストまたはベンゾシクロブテン)を用いることができる。例えばポリイミドを用いてインクジェット法によりマスクを形成する場合、所望箇所にインクジェット法によりポリイミドを吐出した後、焼成するため150〜300℃で加熱処理を行うとよい。 Inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, etc.) and photosensitive or non-photosensitive organic materials (polyimide, acrylic, polyamide, polyimide amide, polyvinyl alcohol, resist or benzocyclobutene) are used as mask materials. Can do. For example, in the case where a mask is formed using an inkjet method using polyimide, heat treatment may be performed at 150 to 300 ° C. for firing after discharging polyimide to a desired portion by an inkjet method.
図1(D)に示すように、マスクを用いてドライエッチング又はウェットエッチングにより、半導体膜106及びn型を有する半導体膜109をエッチングする。エッチング後、マスクを除去するため、プラズマ処理等を行う。なお、マスクは除去せずに絶縁膜として機能させてもよい。
As shown in FIG. 1D, the
図2(A)に示すように、ソース電極及びドレイン電極として機能する導電膜(以下、ソース電極及びドレイン電極と表記する)を形成する。導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。導電膜はインクジェット法、CVD法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して、ソース電極及びドレイン電極115を形成する。具体的には、図1(A)に示したゲート電極と同様に行えばよく、テトラデカンの溶媒中に銀(Ag)の導電体が分散しているドットを滴下する。このとき、ソース電極及びドレイン電極を形成する領域上のノズル104からドットを滴下し、所望の領域に描画するように形成する。ソース電極及びドレイン電極は、ゲート電極と同様に、単層構造及び積層構造のいずれを有してもよい。
As shown in FIG. 2A, a conductive film functioning as a source electrode and a drain electrode (hereinafter referred to as a source electrode and a drain electrode) is formed. As the conductive film, a film made of gold, silver, copper, aluminum, titanium, molybdenum, tungsten, or silicon or an alloy film using these elements can be used. The conductive film can be formed using any one of an inkjet method, a CVD method, and a sputtering method. In this embodiment, a dot in which a conductor is mixed in a solvent is dropped by an inkjet method, so that the source and drain
本実施の形態のように、Agをソース電極及びドレイン電極として用いる場合、保護膜として機能する絶縁膜には窒化珪素膜を形成するとよい。その結果、ゲート電極表面の膜荒れを防止することができる。 In the case where Ag is used as a source electrode and a drain electrode as in this embodiment mode, a silicon nitride film is preferably formed as an insulating film functioning as a protective film. As a result, film roughness on the gate electrode surface can be prevented.
また、ソース電極及びドレイン電極として機能する導電膜を形成する前後に、下地前処理を行ってもよい。その結果、ソース電極及びドレイン電極の密着性を高めることができる。例えば、n型半導体膜上にTiOx膜やTi膜を薄く形成し、インクジェット法によりソース電極及びドレイン電極を形成することができる。 In addition, base pretreatment may be performed before and after the conductive film functioning as the source electrode and the drain electrode is formed. As a result, the adhesion between the source electrode and the drain electrode can be improved. For example, a TiOx film or a Ti film can be thinly formed on an n-type semiconductor film, and a source electrode and a drain electrode can be formed by an inkjet method.
その後、ドットの溶媒を除去する必要があるとき、ゲート電極と同様に、焼成したり、乾燥させるため加熱処理を施す。本実施の形態のように銀(Ag)を有するドットを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うとよい。例えば、酸素の組成比は、10〜25%となるように設定する。 After that, when it is necessary to remove the solvent of the dots, heat treatment is performed for baking or drying in the same manner as the gate electrode. In the case where a dot containing silver (Ag) is used as in this embodiment mode, heat treatment may be performed in an atmosphere containing oxygen and nitrogen. For example, the oxygen composition ratio is set to 10 to 25%.
またソース電極又はドレイン電極に対して、上述したようなメッキ処理を施してもよい。 Further, the above-described plating treatment may be performed on the source electrode or the drain electrode.
図2(B)に示すように、ソース電極及びドレイン電極をマスクとして、n型を有する半導体膜109をエッチングする。n型を有する半導体膜により、ソース電極とドレイン電極とが短絡することを防止するためである。このとき、チャネル保護膜が多少エッチングされることがある。このようにして、第1及び第2の薄膜トランジスタとして機能する能動素子が完成する。
As shown in FIG. 2B, the n-
次いで、第1の薄膜トランジスタのソース電極又はドレイン電極と、第2の薄膜トランジスタのゲート電極を接続するため、ドライエッチング又はウェットエッチングにより、ゲート絶縁膜にコンタクトホールを形成する。このとき、マスクを形成し(図示しない)、該マスクを用いてゲート絶縁膜にコンタクトホールを形成することができる。マスクはインクジェット法やフォトリソグラフィー法により形成することができる。またソース電極及びドレイン電極をマスクとして、ゲート絶縁膜にコンタクトホールを形成してもよい。この場合、ソース電極及びドレイン電極が設けられていない領域において、ゲート絶縁膜が除去される。 Next, in order to connect the source electrode or the drain electrode of the first thin film transistor and the gate electrode of the second thin film transistor, a contact hole is formed in the gate insulating film by dry etching or wet etching. At this time, a mask (not shown) can be formed, and a contact hole can be formed in the gate insulating film using the mask. The mask can be formed by an inkjet method or a photolithography method. A contact hole may be formed in the gate insulating film using the source electrode and the drain electrode as a mask. In this case, the gate insulating film is removed in a region where the source electrode and the drain electrode are not provided.
その後、コンタクトホールに、第1の薄膜トランジスタのソース電極又はドレイン電極と、第2の薄膜トランジスタのゲート電極を接続するための導電膜116を形成する。導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。本実施の形態では、該導電膜をインクジェット法により形成する。そのため、導電膜を形成する領域上のノズル104から、導電膜材料が含まれたドットを滴下する。
After that, a
上述のように半導体膜及びn型を有する半導体膜をパターニング後、ゲート絶縁膜にコンタクトホールを形成し、その後ソース電極及びドレイン電極を形成する場合、導電膜116はソース電極及びドレイン電極の一部として形成することができる。
In the case where a contact hole is formed in the gate insulating film after the semiconductor film and the n-type semiconductor film are patterned as described above, and then the source electrode and the drain electrode are formed, the
なお、ゲート絶縁膜形成前、第1の薄膜トランジスタのソース電極又はドレイン電極と、第2の薄膜トランジスタのゲート電極を接続するために導電膜を柱状に形成しておいてもよい。ゲート絶縁膜形成後、柱状の導電膜の先端を露出するように、ゲート絶縁膜をエッチバックする。そして、該柱状の導電膜を介して第1の薄膜トランジスタのソース電極又はドレイン電極と、第2の薄膜トランジスタのゲート電極を接続することができる。この場合、ゲート絶縁膜にコンタクトホールを形成する必要がない。 Note that before the gate insulating film is formed, a conductive film may be formed in a column shape in order to connect the source electrode or the drain electrode of the first thin film transistor and the gate electrode of the second thin film transistor. After the gate insulating film is formed, the gate insulating film is etched back so that the end of the columnar conductive film is exposed. Then, the source electrode or the drain electrode of the first thin film transistor and the gate electrode of the second thin film transistor can be connected through the columnar conductive film. In this case, it is not necessary to form a contact hole in the gate insulating film.
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、チャネル保護膜が設けられている、所謂チャネル保護型である。このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。 As described above, the thin film transistor provided with the source electrode and the drain electrode is completed. The thin film transistor in this embodiment is a so-called bottom gate thin film transistor in which a gate electrode is provided below a semiconductor film. More specifically, it is a so-called channel protection type in which a channel protection film is provided. A substrate provided with a plurality of such thin film transistors is referred to as a TFT substrate.
図2(C)に示すように、第2の薄膜トランジスタのソース電極又はドレイン電極上に、柱状の導電膜117を形成する。柱状の導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。柱状の導電膜はインクジェット法、CVD法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、インクジェット法により柱状の導電膜を形成する。インクジェット法により形成する場合、導電膜を形成する領域上のノズル104からドットを滴下する。このとき、柱状の導電膜を所望の高さにするため、複数回に渡ってドットを滴下するとよい。更に、ドットを滴下するたびに加熱処理を行うとよい。加熱処理により導電膜が焼成し、適切な硬度を有するようになるため、柱状の導電膜を簡便に形成することができる。但し、導電膜を有するドットの粘性が所望の値であれば、一回又は少数回のドットの滴下により、柱状の導電膜を形成することもできる。
As shown in FIG. 2C, a columnar
図2(D)に示すように、絶縁膜(以下、層間絶縁膜と表記する)118を形成する。層間絶縁膜の材料としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。また層間絶縁膜は、スピンコーティング法やディップ法の塗布法や、プラズマCVD法、又はインクジェット法により形成することができる。マザーガラス基板が大型化する場合、スピンコーティング法を用いることが難しくなることが懸念されるため、大型マザーガラス基板を斜めに設置し、該基板の上端から層間絶縁膜材料を有する溶媒を滴下する方法を用いてもよい。層間絶縁膜を形成することにより平坦性を高めることができ好ましい。 As shown in FIG. 2D, an insulating film (hereinafter referred to as an interlayer insulating film) 118 is formed. As a material for the interlayer insulating film, an organic material or an inorganic material can be used. As the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, siloxane, or polysilazane can be used. As the inorganic material, silicon oxide or silicon nitride can be used. The interlayer insulating film can be formed by a spin coating method, a dip coating method, a plasma CVD method, or an ink jet method. If the size of the mother glass substrate is increased, it may be difficult to use the spin coating method. Therefore, the large mother glass substrate is installed at an angle, and a solvent having an interlayer insulating film material is dropped from the upper end of the substrate. A method may be used. It is preferable to form an interlayer insulating film because the flatness can be improved.
またソース電極及びドレイン電極と、層間絶縁膜との密着性を高めるため、ソース電極及びドレイン電極形成後に下地前処理を行ってもよい。 Further, in order to improve the adhesion between the source electrode and the drain electrode and the interlayer insulating film, a base pretreatment may be performed after the formation of the source electrode and the drain electrode.
その後、柱状の導電膜117と接続するように画素電極119を形成する。そのため、必要に応じて、層間絶縁膜をエッチバックし、柱状の導電膜の先端を露出する。画素電極は、スパッタリング法やインクジェット法により形成することができる。また画素電極は、透光性又は非透光性を有する材料から形成することができる。例えば、透光性を有する場合、ITO等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な画素電極の材料として、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(SiO2)を混合したITO−SiOx(便宜上ITSO又はNITOと表記する)、有機インジウム、有機スズ、窒化チタン(TiN)等を用いることもできる。本実施の形態では、スパッタリング法により、NITOを用いて画素電極を形成する。なお、画素電極にNITOを用いる場合、層間絶縁膜上に窒化珪素膜を形成した後にNITOを形成するとよい。
After that, a
次いで、画素電極119の端部を覆うように、隔壁又は土手として機能する絶縁膜120を形成する。絶縁膜には、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。この状態のTFT基板をモジュール用TFT基板と表記する。
Next, an insulating
また図22には、メッキ法を用いてゲート電極を積層構造として形成した場合の断面図を示す。メッキ法により、ゲート電極103の周囲に、銅からなる導電膜102が形成される。その他の構成は図2(D)と同様であるため、説明を省略する。
FIG. 22 shows a cross-sectional view in the case where the gate electrode is formed in a laminated structure by using a plating method. A
またソース電極、又はドレイン電極の周囲に銅からなる導電膜を形成することもできる。 In addition, a conductive film made of copper can be formed around the source electrode or the drain electrode.
図23には、電気メッキ処理を行う状態を示し、大型マザーガラス基板から4つのパネルを得る多面取りを行う場合について説明する。 FIG. 23 shows a state in which electroplating is performed, and a case of performing multi-chamfering to obtain four panels from a large mother glass substrate will be described.
図23(A)に示すように、基板100には、ゲート電極103と同一レイヤー、例えばインクジェット法によりAgを描画して、電流を供給するための導電膜180を形成する。該導電膜180は、ゲート電極と異なる材料から形成してもよく、電解メッキ処理により形成したいCuから形成してもよい。このとき、Agからなるゲート電極上にもCuを形成するとよい。その結果、メッキ処理により、Cuを均一に形成することができる。
As shown in FIG. 23A, a
図23(B)に示すように、基板100はステージ184に固定され、基板に対して、金属の溶けた水溶液を滴下するためのヘッド181と、該金属の溶けた水溶液を水洗するためのヘッド182と、乾燥させるために気体が噴出するためのヘッド183と、が順に配置される。このように複数のノズルを配置することにより、連続処理ができ、スループットを高めることができる。電気メッキ法によりCuを形成する場合、金属の溶けた水溶液として硫酸銅と希硫酸からなる溶液を用いることができる。乾燥させるための気体は、酸素、窒素、それらの混合物を用いることができる。さらに乾燥を早めるため、温風を噴出してもよい。
As shown in FIG. 23B, the
この状態で、基板100を矢印方向に移動させ、大型マザーガラス基板に対して、電気メッキ処理を行うことができる。もちろん基板100とヘッド181、182、183とは相対的に移動すればよい。
In this state, the
このとき、図23(C)に示すように、基板100は、ステージ184に固定され、角度θとなるように斜めに配置する。角度θは、0°<θ<90°、好ましくは45°<θ<80°の範囲をとることができる。また角度θは、90°<θ<120°とし、圧力を高くしてヘッド181からの水溶液を噴出することもできる。同様に、圧力を高くしてヘッド182から水洗の水、及びヘッド183からの気体を噴出する。この場合、水溶液は基板100上を垂れることなく、そのまま落ちるため、水溶液のムラを防止することができる。このように、基板を斜めに配置することにより、マザーガラス基板の大型化に伴うメッキ処理装置の大型化を防ぐことができる。
At this time, as shown in FIG. 23C, the
また、ステージ184は、導電体、及び絶縁体185からなり、一方の導電体を陽極、他方の導電体を陰極とし、基板100に形成された導電膜180に接続している。これらに電流を流すことにより、メッキ処理を行うことができる。もちろん、ステージ184に、導電体及び絶縁体を設置してもよい。
The
なお、本実施の形態と異なり、基板100を金属の溶けた水溶液に浸けてメッキ処理を行ってもよい。
Note that unlike the present embodiment, the plating process may be performed by immersing the
また、溶液中の金属イオンの還元作用により電流を流すことない無電解メッキ法により、ゲート電極の周囲に導電膜102を形成してもよい。この場合、電流を流すための導電膜180を形成することがない。
Alternatively, the
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。 In addition, the thin film transistor described in this embodiment is characterized in that a conductive film or a mask other than a conductive film is formed by at least an inkjet method. Therefore, if an inkjet method is used for one step of forming a conductive film or a mask other than the conductive film, a step other than the inkjet method may be used for forming the other conductive film. If the ink jet method is used in one process, the material utilization efficiency is improved, and the cost and the amount of waste liquid can be reduced. In particular, when a mask is formed by an inkjet method, the process can be simplified as compared with a photolithography process. As a result, it is possible to reduce capital investment cost, cost reduction, and manufacturing time.
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。 As described above, a thin film transistor having a miniaturized gate electrode, source electrode, and drain electrode can be obtained by the base pretreatment. In addition, when the pre-treatment is selectively performed, wiring can be formed along the pre-treatment region even when dots are ejected with a slight shift, and accurate position control of wiring formation is possible. Become.
(実施の形態2)
本実施の形態では、上記実施の形態と異なる方法により第1及び第2の薄膜トランジスタを作製する例を説明する。具体的には、層間絶縁膜に設けられたコンタクトホールの形成方法が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
(Embodiment 2)
In this embodiment, an example in which the first and second thin film transistors are manufactured by a method different from that in the above embodiment will be described. Specifically, the method of forming the contact hole provided in the interlayer insulating film is different, and the other configurations are the same as those in the above embodiment, so that the description thereof is omitted.
図3(A)に示すように、上記実施の形態と同様に、第1及び第2の薄膜トランジスタを形成する。本実施の形態では、柱状の導電膜を形成することなく、第1及び第2の薄膜トランジスタを覆うように層間絶縁膜118を形成する。
As shown in FIG. 3A, first and second thin film transistors are formed as in the above embodiment. In this embodiment, the
その後、層間絶縁膜上にマスクを形成する。マスクは、インクジェット法又はフォトリソグラフィー法により形成することができる。本実施の形態では、インクジェット法によりマスクを形成する。インクジェット法によりマスクを形成すると、フォトリソグラフィー工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。
このとき、マスクを形成する領域上のノズル104から、マスク材料を有するドットを滴下する。
Thereafter, a mask is formed on the interlayer insulating film. The mask can be formed by an inkjet method or a photolithography method. In this embodiment mode, a mask is formed by an inkjet method. When a mask is formed by an inkjet method, the photolithography process can be simplified. That is, photomask formation, exposure, and the like are not required, a reduction in equipment investment cost can be achieved, and a manufacturing time can be shortened.
At this time, dots having a mask material are dropped from the
その後、該マスクを用いて、ドライエッチング法により層間絶縁膜にコンタクトホール122を形成する。コンタクトホールは、第2の薄膜トランジスタのソース電極又はドレイン電極と接続する領域に形成する。
Thereafter, using the mask, a
図3(B)に示すように、コンタクトホールに柱状の導電膜123を形成する。柱状の導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。柱状の導電膜はインクジェット法、CVD法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、インクジェット法により柱状の導電膜を形成する。インクジェット法により形成する場合、導電膜を形成する領域上のノズル104からドットを滴下する。このとき、柱状の導電膜を所望の高さにするため、複数回に渡ってドットを滴下するとよい。また本実施の形態では、コンタクトホールの側壁に保護されているため、ドットを滴下するたびに加熱処理を行わなくともよい。
As shown in FIG. 3B, a columnar
図3(C)に示すように、上記実施の形態と同様に、柱状の導電膜と接続するように画素電極119を形成する。その後、画素電極の端部を覆うように土手又は隔壁として機能する絶縁膜120を形成する。このようにしてモジュール用TFT基板を形成することができる。
As shown in FIG. 3C, a
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。 In addition, the thin film transistor described in this embodiment is characterized in that a conductive film or a mask other than a conductive film is formed by at least an inkjet method. Therefore, if an inkjet method is used for one step of forming a conductive film or a mask other than the conductive film, a step other than the inkjet method may be used for forming the other conductive film. If the ink jet method is used in one process, the material utilization efficiency is improved, and the cost and the amount of waste liquid can be reduced. In particular, when a mask is formed by an inkjet method, the process can be simplified as compared with a photolithography process. As a result, it is possible to reduce capital investment cost, cost reduction, and manufacturing time.
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。 As described above, a thin film transistor having a miniaturized gate electrode, source electrode, and drain electrode can be obtained by the base pretreatment. In addition, when the pre-treatment is selectively performed, wiring can be formed along the pre-treatment region even when dots are ejected with a slight shift, and accurate position control of wiring formation is possible. Become.
(実施の形態3)
本実施の形態では、上記実施の形態と異なる方法により第1及び第2の薄膜トランジスタを作製する例を説明する。具体的には、層間絶縁膜の形成方法が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
(Embodiment 3)
In this embodiment, an example in which the first and second thin film transistors are manufactured by a method different from that in the above embodiment will be described. Specifically, the formation method of the interlayer insulating film is different, and the other configurations are the same as those in the above embodiment, so that the description thereof is omitted.
図4(A)に示すように、上記実施の形態と同様に、第1及び第2の薄膜トランジスタを形成し、薄膜トランジスタを覆うように層間絶縁膜を形成する。本実施の形態では、インクジェット法により層間絶縁膜を形成する。そして第2の薄膜トランジスタのソース電極又はドレイン電極において、画素電極と接続する電極上には層間絶縁膜125を形成しないように形成する。このとき、層間絶縁膜を形成する領域上のノズル104から絶縁膜材料を有するドットを滴下する。ドットの粘性を設定することにより、図4(A)に示すような層間絶縁膜を形成することが可能となる。その結果、層間絶縁膜に画素電極を接続するためのコンタクトホールを形成する必要がない。
As shown in FIG. 4A, as in the above embodiment, first and second thin film transistors are formed, and an interlayer insulating film is formed so as to cover the thin film transistors. In this embodiment, an interlayer insulating film is formed by an inkjet method. Then, in the source electrode or drain electrode of the second thin film transistor, the
図4(B)に示すように、層間絶縁膜の開口部126に、画素電極119を形成することができる。画素電極は、スパッタリング法やインクジェット法により形成することができる。また画素電極は、透光性又は非透光性を有する材料から形成することができる。例えば、透光性を有する場合、ITO等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な画素電極の材料として、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(SiO2)を混合したITO−SiOx(便宜上ITSO又はNITOと表記する)、有機インジウム、有機スズ、窒化チタン(TiN)等を用いることもできる。本実施の形態では、ノズル104から透明導電膜材料を有するドットを滴下し、画素電極119を形成する。
As shown in FIG. 4B, the
図4(C)に示すように、画素電極の端部、及び該開口部領域上の画素電極(合わせて画素電極の一部とも表記する)を覆うように土手又は隔壁として機能する絶縁膜120を形成する。このとき、絶縁膜120は、平坦な領域に設けられている画素電極が露出するように、平坦領域外の画素電極を覆って形成する。その結果、後に形成する電界発光層の段切れを防止することができる。また絶縁膜120を形成せずに、層間絶縁膜の開口部に設けられた状態で電界発光層を形成してもよい。このようにしてモジュール用TFT基板を形成することができる。
As shown in FIG. 4C, the insulating
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。 In addition, the thin film transistor described in this embodiment is characterized in that a conductive film or a mask other than a conductive film is formed by at least an inkjet method. Therefore, if an inkjet method is used for one step of forming a conductive film or a mask other than the conductive film, a step other than the inkjet method may be used for forming the other conductive film. If the ink jet method is used in one process, the material utilization efficiency is improved, and the cost and the amount of waste liquid can be reduced. In particular, when a mask is formed by an inkjet method, the process can be simplified as compared with a photolithography process. As a result, it is possible to reduce capital investment cost, cost reduction, and manufacturing time.
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。 As described above, a thin film transistor having a miniaturized gate electrode, source electrode, and drain electrode can be obtained by the base pretreatment. In addition, when the pre-treatment is selectively performed, wiring can be formed along the pre-treatment region even when dots are ejected with a slight shift, and accurate position control of wiring formation is possible. Become.
(実施の形態4)
本実施の形態では、上記実施の形態と異なる方法により第1及び第2の薄膜トランジスタを作製する例を説明する。具体的には、層間絶縁膜及びコンタクトホールの形成方法が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
(Embodiment 4)
In this embodiment, an example in which the first and second thin film transistors are manufactured by a method different from that in the above embodiment will be described. Specifically, the formation method of the interlayer insulating film and the contact hole is different, and the other structures are the same as those in the above embodiment, so the description is omitted.
図5(A)に示すように、上記実施の形態と同様に、第1及び第2の薄膜トランジスタを形成し、薄膜トランジスタを覆うように層間絶縁膜を形成する。本実施の形態では、柱状形状を有し、撥液性を有する有機膜128を形成した後、インクジェット法により、層間絶縁膜118を形成する。このとき、有機膜が層間絶縁膜に対して撥液性となっているため、有機膜上に層間絶縁膜は形成されない。
As shown in FIG. 5A, as in the above embodiment, first and second thin film transistors are formed, and an interlayer insulating film is formed so as to cover the thin film transistors. In this embodiment, after the organic film 128 having a columnar shape and liquid repellency is formed, the
有機膜は、インクジェット法により、例えばPVA(ポリビニルアルコール)やFAS(フルオロアルキルシラン)を用いて形成することができる。またさらに、有機膜に対してプラズマ、レーザー又は電子ビーム等によって処理を行う。その結果、有機膜の撥液性を高めることができる。なお詳細は、同出願人の特願2003−344880を参照すればよい。 The organic film can be formed by, for example, PVA (polyvinyl alcohol) or FAS (fluoroalkylsilane) by an inkjet method. Further, the organic film is processed by plasma, laser, electron beam or the like. As a result, the liquid repellency of the organic film can be improved. For details, see Japanese Patent Application No. 2003-344880 of the same applicant.
図5(B)に示すように、有機膜128をドライエッチング、ウェットエッチング、大気圧プラズマを用いたエッチングや、水洗処理、又はレーザーや電子ビームを用いた処理によって選択的に除去することができる。本実施の形態では、水洗処理により有機膜128を除去する。その結果、有機膜が除去された領域をコンタクトホール129として使用することができる。
As shown in FIG. 5B, the organic film 128 can be selectively removed by dry etching, wet etching, etching using atmospheric pressure plasma, water washing treatment, or treatment using a laser or an electron beam. . In this embodiment, the organic film 128 is removed by a water washing process. As a result, the region from which the organic film has been removed can be used as the
図5(C)に示すように、画素電極119を形成する。画素電極は、スパッタリング法やインクジェット法により形成することができる。また画素電極は、透光性又は非透光性を有する材料から形成することができる。例えば、透光性を有する場合、ITO等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な画素電極の材料として、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(SiO2)を混合したITO−SiOx(便宜上ITSO又はNITOと表記する)、有機インジウム、有機スズ、窒化チタン(TiN)等を用いることもできる。本実施の形態では、ノズル104から透明導電膜材料を有するドットを滴下し、画素電極119を形成する。このとき、コンタクトホール129に画素電極が形成されるよう、コンタクトホール上のノズル104からのドット量を調整する。
As shown in FIG. 5C, the
その後上記実施の形態と同様に、画素電極の端部を覆うように土手又は隔壁として機能する絶縁膜を形成する。このようにしてモジュール用TFT基板を形成することができる。 After that, as in the above embodiment, an insulating film functioning as a bank or a partition is formed so as to cover the end portion of the pixel electrode. In this way, a module TFT substrate can be formed.
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。 In addition, the thin film transistor described in this embodiment is characterized in that a conductive film or a mask other than a conductive film is formed by at least an inkjet method. Therefore, if an inkjet method is used for one step of forming a conductive film or a mask other than the conductive film, a step other than the inkjet method may be used for forming the other conductive film. If the ink jet method is used in one process, the material utilization efficiency is improved, and the cost and the amount of waste liquid can be reduced. In particular, when a mask is formed by an inkjet method, the process can be simplified as compared with a photolithography process. As a result, it is possible to reduce capital investment cost, cost reduction, and manufacturing time.
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。 As described above, a thin film transistor having a miniaturized gate electrode, source electrode, and drain electrode can be obtained by the base pretreatment. In addition, when the pre-treatment is selectively performed, wiring can be formed along the pre-treatment region even when dots are ejected with a slight shift, and accurate position control of wiring formation is possible. Become.
(実施の形態5)
本実施の形態では、上記実施の形態と異なる方法により第1及び第2の薄膜トランジスタを作製する例を説明する。具体的には、層間絶縁膜及びコンタクトホールの形成方法が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
(Embodiment 5)
In this embodiment, an example in which the first and second thin film transistors are manufactured by a method different from that in the above embodiment will be described. Specifically, the formation method of the interlayer insulating film and the contact hole is different, and the other structures are the same as those in the above embodiment, so the description is omitted.
図6(A)に示すように、上記実施の形態と同様に、第1及び第2の薄膜トランジスタを形成する。その後、層間絶縁膜の被形成面、本実施の形態ではソース電極及びドレイン電極、チャネル保護膜、並びにゲート絶縁膜等の上に、層間絶縁膜に対して撥液性を有する膜136を形成する。撥液性を有する膜として、インクジェット法により、例えばPVA(ポリビニルアルコール)やFAS(フルオロアルキルシラン)を用いて形成することができる。
As shown in FIG. 6A, first and second thin film transistors are formed as in the above embodiment. After that, a
図6(B)に示すように、選択的にマスク131を形成する。マスクは、インクジェット法により、例えばポリイミド、ポリビニルアルコール等を用いて形成することができる。マスク131を用いて、撥液性を有する膜136を選択的に除去する。除去する手段として、ドライエッチング、ウェットエッチング、大気圧プラズマを用いたエッチングや、水洗処理、又はレーザーや電子ビームを用いた処理を用いることができる。本実施の形態では、大気圧中において酸素ガスを用いたプラズマ処理により撥液性を有する膜を除去する。その後、マスク131も同様な手段を用いて除去する。本実施の形態では、水洗処理によりマスクを除去する。
As shown in FIG. 6B, a
図6(C)に示すように、層間絶縁膜118を形成する。層間絶縁膜は、選択的に形成された撥液性を有する膜上には形成されない。その結果、開口部135が形成される。
As shown in FIG. 6C, an
図6(D)に示すように、開口部135に画素電極119を形成し、画素電極の端部、及び開口部上の画素電極(合わせて画素電極の一部と表記する)を覆うように土手又は隔壁として機能する絶縁膜120を形成する。このようにしてモジュール用TFT基板を形成することができる。
As shown in FIG. 6D, a
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。 In addition, the thin film transistor described in this embodiment is characterized in that a conductive film or a mask other than a conductive film is formed by at least an inkjet method. Therefore, if an inkjet method is used for one step of forming a conductive film or a mask other than the conductive film, a step other than the inkjet method may be used for forming the other conductive film. If the ink jet method is used in one process, the material utilization efficiency is improved, and the cost and the amount of waste liquid can be reduced. In particular, when a mask is formed by an inkjet method, the process can be simplified as compared with a photolithography process. As a result, it is possible to reduce capital investment cost, cost reduction, and manufacturing time.
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。 As described above, a thin film transistor having a miniaturized gate electrode, source electrode, and drain electrode can be obtained by the base pretreatment. In addition, when the pre-treatment is selectively performed, wiring can be formed along the pre-treatment region even when dots are ejected with a slight shift, and accurate position control of wiring formation is possible. Become.
(実施の形態6)
本実施の形態では、上記実施の形態と異なる方法により第1及び第2の薄膜トランジスタを作製する例を説明する。具体的には、チャネル保護膜を設けない構成が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
(Embodiment 6)
In this embodiment, an example in which the first and second thin film transistors are manufactured by a method different from that in the above embodiment will be described. Specifically, the configuration in which the channel protective film is not provided is different, and the other configurations are the same as those in the above embodiment, and thus description thereof is omitted.
図7(A)に示すように、上記実施の形態と同様に、基板100上に、光触媒物質としてTiOx膜101を形成し、第1及び第2の薄膜トランジスタを形成する領域11、12にゲート電極103を形成し、ゲート絶縁膜105、半導体膜106、n型を有する半導体膜109を順に形成する。このように半導体とn型を有する半導体膜をプラズマCVD法により形成する場合、半導体膜106と、n型を有する半導体膜109、更にはゲート絶縁膜を連続形成すると好ましい。この場合、原料ガスの供給を変化させることにより大気開放せず、連続形成することができる。
As shown in FIG. 7A, as in the above embodiment, a
その後、半導体膜106、n型を有する半導体膜109を所望の形状にパターニングするため、マスク111を形成する。
After that, a
図7(B)に示すように、半導体膜及びn型を有する半導体膜をパターニング後、半導体膜及びn型を有する半導体膜の周囲部に絶縁膜130を形成する。但し、n型を有する半導体膜と、後に形成するソース電極及びドレイン電極が接続する必要がある。そのため、絶縁膜130は、n型を有する半導体膜が露出するように、周辺部に形成する。
As shown in FIG. 7B, after the semiconductor film and the n-type semiconductor film are patterned, an insulating
絶縁膜130の材料としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。絶縁膜130は、インクジェット法やプラズマCVD法により形成することができる。
As a material of the insulating
絶縁膜130により、半導体膜及びn型を有する半導体膜の周辺部の段差を小さくでき、なめらかな形状とすることができる。その結果、後に形成するソース電極及びドレイン電極の段切れを防止することができる。本実施の形態の半導体膜及びn型を有する半導体膜の周囲部に絶縁膜130を形成する構造は、上記実施の形態と自由に組み合わせて用いることができる。
With the insulating
その後、ソース電極及びドレイン電極115をマスクとして、n型を有する半導体膜109をエッチングする。n型を有する半導体膜により、ソース電極とドレイン電極とが短絡することを防止するためである。このとき、半導体膜が多少エッチングされることがある。
After that, the n-
次いで、第1の薄膜トランジスタのソース電極又はドレイン電極と、第2の薄膜トランジスタのゲート電極を接続するため、エッチング法により、ゲート絶縁膜にコンタクトホールを形成する。ゲート絶縁膜のコンタクトホール形成方法は、上記実施の形態を参照すればよい。 Next, in order to connect the source electrode or the drain electrode of the first thin film transistor and the gate electrode of the second thin film transistor, a contact hole is formed in the gate insulating film by an etching method. For the method of forming a contact hole in the gate insulating film, the above embodiment may be referred to.
その後、コンタクトホールに、第1の薄膜トランジスタのソース電極又はドレイン電極と、第2の薄膜トランジスタのゲート電極を接続するための導電膜116を形成する。導電膜116の形成方法は、上記実施の形態を参照すればよい。
After that, a
このようにして、第1及び第2の薄膜トランジスタとして機能する能動素子が完成する。 In this manner, active elements that function as the first and second thin film transistors are completed.
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、チャネル保護膜が設けられていない、所謂チャネルエッチ型である。このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。 As described above, the thin film transistor provided with the source electrode and the drain electrode is completed. The thin film transistor in this embodiment is a so-called bottom gate thin film transistor in which a gate electrode is provided below a semiconductor film. More specifically, it is a so-called channel etch type in which a channel protective film is not provided. A substrate provided with a plurality of such thin film transistors is referred to as a TFT substrate.
図7(C)に示すように、第2の薄膜トランジスタのソース電極又はドレイン電極上に、柱状の導電膜117を形成する。その後、層間絶縁膜118、画素電極119、土手又は隔壁として機能する絶縁膜120を形成する。柱状の導電膜117、層間絶縁膜118、画素電極119、土手又は隔壁として機能する絶縁膜120の形成方法は、上記実施の形態を参照すればよい。また図7(C)は、実施の形態1に対応するように柱状の導電膜117、層間絶縁膜118、画素電極119、等を形成しているが、本実施の形態は実施の形態2乃至5と自由に組み合わせることができる。この状態のTFT基板をモジュール用TFT基板と表記する。
As shown in FIG. 7C, a columnar
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。 In addition, the thin film transistor described in this embodiment is characterized in that a conductive film or a mask other than a conductive film is formed by at least an inkjet method. Therefore, if an inkjet method is used for one step of forming a conductive film or a mask other than the conductive film, a step other than the inkjet method may be used for forming the other conductive film. If the ink jet method is used in one process, the material utilization efficiency is improved, and the cost and the amount of waste liquid can be reduced. In particular, when a mask is formed by an inkjet method, the process can be simplified as compared with a photolithography process. As a result, it is possible to reduce capital investment cost, cost reduction, and manufacturing time.
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。 As described above, a thin film transistor having a miniaturized gate electrode, source electrode, and drain electrode can be obtained by the base pretreatment. In addition, when the pre-treatment is selectively performed, wiring can be formed along the pre-treatment region even when dots are ejected with a slight shift, and accurate position control of wiring formation is possible. Become.
(実施の形態7)
本実施の形態では、上記実施の形態と異なる方法により第1及び第2の薄膜トランジスタを作製する例を説明する。具体的には、半導体膜上にゲート電極が設けられた所謂トップゲート型の薄膜トランジスタであって、その他の構成は上記実施の形態と同様であるため説明を省略する。
(Embodiment 7)
In this embodiment, an example in which the first and second thin film transistors are manufactured by a method different from that in the above embodiment will be described. Specifically, it is a so-called top gate type thin film transistor in which a gate electrode is provided over a semiconductor film, and the description of other structures is omitted because it is the same as that of the above embodiment mode.
図8(A)に示すように、基板100上にTiOx膜101を形成する。また基板上には、必要に応じて下地膜を形成してもよいことは上述の通りである。下地膜としては、酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いることができる。本実施の形態では、TiOx膜が下地膜として機能している。
As shown in FIG. 8A, a
第1及び第2の薄膜トランジスタを形成する領域11、12に、ソース電極及びドレイン電極115を形成する。ソース電極及びドレイン電極の作製方法は、上記実施の形態を参照すればよく、本実施の形態ではインクジェット法により、Agを有するドットを滴下して形成する。その後、必要に応じてn型を有する半導体膜109を形成する。その結果、ソース電極及びドレイン電極と、半導体膜の抵抗が低くなることができ、好ましい。n型を有する半導体膜を形成する場合、n型を有する半導体膜により、ソース電極とドレイン電極とが短絡することを防止するためにエッチングする必要がある。
A source electrode and a
半導体膜106、ゲート絶縁膜105を順に形成する。半導体膜及びゲート絶縁膜は、原料ガスを変えることにより連続形成することができる。半導体膜及びゲート絶縁膜の作製方法は、上記実施の形態を参照すればよい。その後、マスクを形成し(図示しない)、n型を有する半導体膜109、半導体膜106、及びゲート絶縁膜105を、所望の形状にパターニングする。
A
半導体膜上に、ゲート電極103を形成する。ゲート電極の作製方法は、上記実施の形態を参照すればよい。本実施の形態では、インクジェット法により、Agを有するドットを滴下して形成する。
A
また図示しないが、ゲート電極上には、保護膜を形成するとよい。保護膜は、窒化珪素、酸化珪素等から形成することができ、また単層構造又は積層構造をとることができる。例えば、窒化珪素、酸化珪素、窒化珪素の順に積層された保護膜を形成することができる。本実施の形態のように、Agをゲート電極として用いる場合、ゲート絶縁膜として、Agと接する絶縁膜には窒化珪素膜を用いると好ましい。酸素を有する絶縁膜を用いると、Agと反応し、酸化銀が形成され、ゲート電極表面が荒れる恐れがあるからである。 Although not shown, a protective film may be formed over the gate electrode. The protective film can be formed of silicon nitride, silicon oxide, or the like, and can have a single layer structure or a laminated structure. For example, a protective film in which silicon nitride, silicon oxide, and silicon nitride are stacked in this order can be formed. When Ag is used as a gate electrode as in this embodiment mode, it is preferable to use a silicon nitride film as an insulating film in contact with Ag as a gate insulating film. This is because when an insulating film containing oxygen is used, it reacts with Ag, silver oxide is formed, and the gate electrode surface may be roughened.
その後、第1の薄膜トランジスタのソース電極又はドレイン電極と、第2の薄膜トランジスタのゲート電極を接続するための導電膜116を形成する。導電膜の作製方法は、上記実施の形態を参照すればよい。
After that, a
このようにして、第1及び第2の薄膜トランジスタとして機能する能動素子が完成する。 In this manner, active elements that function as the first and second thin film transistors are completed.
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。 As described above, the thin film transistor provided with the source electrode and the drain electrode is completed. The thin film transistor of this embodiment is a so-called top gate thin film transistor in which a gate electrode is provided above a semiconductor film. A substrate provided with a plurality of such thin film transistors is referred to as a TFT substrate.
図8(B)に示すように、第2の薄膜トランジスタのソース電極又はドレイン電極上に、柱状の導電膜117を形成する。その後、層間絶縁膜118、画素電極119、土手又は隔壁として機能する絶縁膜120を形成する。柱状の導電膜117、層間絶縁膜118、画素電極119、土手又は隔壁として機能する絶縁膜120の形成方法は、上記実施の形態を参照すればよい。また図8(B)は、実施の形態1に対応するように柱状の導電膜117、層間絶縁膜118、画素電極119、等を形成しているが、本実施の形態は実施の形態2乃至5と自由に組み合わせることができる。この状態のTFT基板をモジュール用TFT基板と表記する。
As shown in FIG. 8B, a columnar
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。 In addition, the thin film transistor described in this embodiment is characterized in that a conductive film or a mask other than a conductive film is formed by at least an inkjet method. Therefore, if an inkjet method is used for one step of forming a conductive film or a mask other than the conductive film, a step other than the inkjet method may be used for forming the other conductive film. If the ink jet method is used in one process, the material utilization efficiency is improved, and the cost and the amount of waste liquid can be reduced. In particular, when a mask is formed by an inkjet method, the process can be simplified as compared with a photolithography process. As a result, it is possible to reduce capital investment cost, cost reduction, and manufacturing time.
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。 As described above, a thin film transistor having a miniaturized gate electrode, source electrode, and drain electrode can be obtained by the base pretreatment. In addition, when the pre-treatment is selectively performed, wiring can be formed along the pre-treatment region even when dots are ejected with a slight shift, and accurate position control of wiring formation is possible. Become.
(実施の形態8)
本実施の形態では、層間絶縁膜に対する平坦化処理について説明する。
(Embodiment 8)
In this embodiment mode, planarization treatment for an interlayer insulating film is described.
図9(A)に示すように、インクジェット法や塗布法により層間絶縁膜118を形成する。層間絶縁膜の材料は、上記実施の形態を参照することができる。本実施の形態では、シロキサンを用い、インクジェット法により層間絶縁膜を形成する。このとき、有機材料を有するドットを滴下し、加熱する前に、気体を噴きつける手段150により、層間絶縁膜を平坦化する。例えば、気体を噴きつける手段としては、基板等の不純物除去に使われているエアナイフを用いることができる。また気体としては、大気、酸素、又は窒素を用いることができる。その結果、層間絶縁膜表面に形成されたミクロな凹凸まで平坦化することができる。平坦化処理後、加熱を行い、焼成する。
As shown in FIG. 9A, an
気体を噴きつける手段により、柱状の導電膜117の表面も平坦化することができる。例えば、層間絶縁膜にコンタクトホールを形成した後、該コンタクトホールへインクジェット法により導電膜を形成する場合、導電膜材料を有するドットを滴下し、加熱する前に、気体を噴きつける手段により、導電膜の表面を平坦化することができる。平坦化処理後、加熱を行い、焼成する。
The surface of the columnar
また、導電膜を形成後、柱状形状を保持する程度に加熱し、層間絶縁膜を形成する。その後、加熱する前に、気体を噴きつける手段により導電膜及び層間絶縁膜の表面を平坦化することができる。平坦化処理後、加熱を行い、焼成する。 Further, after the conductive film is formed, the interlayer insulating film is formed by heating to the extent that the columnar shape is maintained. Then, before heating, the surfaces of the conductive film and the interlayer insulating film can be planarized by means of blowing gas. After the planarization treatment, heating is performed and baking is performed.
また更に、導電膜形成領域に導電膜材料を有するドットを数滴滴下し、層間絶縁膜を形成する。このとき、導電膜材料を有するドットに、撥液性を持たせることにより、ドット上の層間絶縁膜に開口部が形成される。そして、開口部に導電膜材料を有するドットを滴下して柱状の導電膜を形成する。その後、加熱する前に、気体を噴きつける手段により、導電膜及び層間絶縁膜の表面を平坦化することができる。平坦化処理後、加熱を行い、焼成する。 Further, a few drops of conductive material are dropped on the conductive film formation region to form an interlayer insulating film. At this time, an opening is formed in the interlayer insulating film on the dot by imparting liquid repellency to the dot having the conductive film material. Then, a dot-shaped conductive film is formed by dropping a dot having a conductive film material into the opening. After that, before heating, the surfaces of the conductive film and the interlayer insulating film can be planarized by means of blowing gas. After the planarization treatment, heating is performed and baking is performed.
このように層間絶縁膜及び導電膜の表面の平坦性を高めることにより、絶縁膜及び導電膜が積層した多層配線を形成することができる。 Thus, by increasing the flatness of the surfaces of the interlayer insulating film and the conductive film, a multilayer wiring in which the insulating film and the conductive film are stacked can be formed.
本実施の形態において、気体を噴きつける手段により層間絶縁膜等の表面を平坦化することを特徴としており、その他の構成は上記実施の形態と自由に組み合わせることができる。 The present embodiment is characterized in that the surface of an interlayer insulating film or the like is planarized by a means for blowing gas, and other structures can be freely combined with the above embodiment.
図9(B)には、平坦化処理工程の全体図を示す。気体を噴きつける手段150の幅が、層間絶縁膜が形成された基板100の幅より大きい方場合、大型マザーガラス基板であっても生産性が高くなり、好ましい。一方、気体を噴きつける手段の幅が、基板の幅よりも小さくとも、複数回走査することにより、大型マザーガラス基板に対する平坦化処理を行うことができる。また図9において、気体を噴きつける手段が移動するよう記載するが、気体を噴きつける手段と基板とが相対的に移動すればよい。
FIG. 9B shows an overall view of the planarization process. In the case where the width of the gas blowing means 150 is larger than the width of the
このような平坦化処理は、大気圧下又は減圧下で行うことができる。更に、平坦化処理室を酸素、窒素、希ガス等を導入して雰囲気制御を行ってもよい。また、基板を加熱したり、平坦化処理室の温度を制御してもよい。 Such planarization treatment can be performed under atmospheric pressure or reduced pressure. Furthermore, the atmosphere may be controlled by introducing oxygen, nitrogen, a rare gas, or the like into the planarization chamber. Further, the substrate may be heated or the temperature of the planarization treatment chamber may be controlled.
図10には、インクジェット法等によるドットの滴下を行う処理室(滴下処理室)と、平坦化処理室とが直列方向に連結されたインライン方式の製造装置を示す。 FIG. 10 shows an in-line manufacturing apparatus in which a processing chamber (dropping processing chamber) for dropping dots by an inkjet method or the like and a planarization processing chamber are connected in series.
基板を保管するロード室200は、搬送室201を介して液滴吐出を行う滴下処理室202と設置され、滴下処理室は搬送室203を介して平坦化処理室204と設置される。基板100は、ロード室、滴下処理室、平坦化処理室の順に搬送され、上記実施の形態に示したように処理される。また平坦化処理の後、滴下処理を行ってもよい。
The
また図10に示す平坦化処理室のように、気体を噴きつける手段を基板対して斜めに配置すると好ましい。平坦化を開始する位置を制御することができるからである。 Further, as in the planarization treatment chamber shown in FIG. 10, it is preferable to dispose the means for injecting gas obliquely with respect to the substrate. This is because the position where flattening is started can be controlled.
このような製造装置により、基板の搬送が簡便となり好ましい。また、滴下処理、及び平坦化処理において、雰囲気制御を行う場合、インライン方式の製造装置を用いると、大気開放することなく処理することができ、好ましい。 Such a manufacturing apparatus is preferable because the substrate can be easily transported. In addition, when performing atmosphere control in the dropping process and the planarization process, it is preferable to use an in-line manufacturing apparatus because the process can be performed without opening to the atmosphere.
(実施の形態9)
本実施の形態では、上記実施の形態で示したモジュール用TFT基板に、電界発光層を形成する場合について説明する。
(Embodiment 9)
In this embodiment, a case where an electroluminescent layer is formed over the module TFT substrate described in the above embodiment will be described.
図11(A)に示すように、土手又は隔壁として機能する絶縁膜120に、画素電極(発光素子の第1の電極とも表記する)119が露出するように開口部を形成する。絶縁膜の開口部の端面は、テーパ又は曲率を有する。例えば、絶縁膜120をポジ型の感光性アクリルを用いて形成した場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。開口部のテーパ又は曲率により、後に形成する電界発光層等の段切れを防止することができる。
As shown in FIG. 11A, an opening is formed in the insulating
絶縁膜120を形成後、大気圧下又は減圧下で加熱処理を行うと好ましい。加熱温度は、100℃〜450℃、好ましくは250℃〜350℃で行うとよい。その結果、絶縁膜120中又はその表面に吸着している水分を除去することができる。
After the insulating
なお本実施の形態では、画素電極にNITOを用いるため、層間絶縁膜上に窒化珪素膜132を形成した後に画素電極119を形成する。
Note that in this embodiment mode, since the ITO is used for the pixel electrode, the
絶縁膜120の開口部に、電界発光層133を形成する。絶縁膜120に対する加熱処理の後、大気に晒さずに電界発光層を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。また電界発光層を形成する前にプラズマ処理を施し、絶縁膜120に撥液性処理を行ってもよい。本実施の形態では、絶縁膜120の開口部に対してプラズマ処理を行う。電界発光層の材料は、有機材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料として用いることができる。また電界発光層は、インクジェット法、塗布法又は蒸着法により形成することができる。高分子材料は、インクジェット法又は塗布法が好ましく、低分子材料は蒸着法、特に真空蒸着法が好ましい。本実施の形態では、電界発光層として、低分子材料を真空蒸着法により形成する。
An
なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各RGBの発光特性(発光輝度や寿命等)により蛍光及び燐光のいずれかを選択することができる。 Note that the type of molecular excitons formed by the electroluminescent layer can be a singlet excited state or a triplet excited state. The ground state is usually a singlet state, and light emission from the singlet excited state is called fluorescence. In addition, light emission from the triplet excited state is called phosphorescence. The light emission from the electroluminescent layer includes the case where either excited state contributes. Furthermore, fluorescence and phosphorescence may be used in combination, and either fluorescence or phosphorescence can be selected depending on the emission characteristics of each RGB (emission luminance, lifetime, etc.).
一般的に電界発光層は、画素電極119側から順に、HIL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)の順に積層されている。但し、本発明では駆動用トランジスタがnチャネル型であるため、画素電極を陰極として、EIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)の順に積層すると好ましい。なお電界発光層は、このような積層構造以外に単層構造、又は混合構造をとることができる。
In general, the electroluminescent layer is in the order of HIL (hole injection layer), HTL (hole transport layer), EML (light emitting layer), ETL (electron transport layer), and EIL (electron injection layer) in this order from the
具体的には、HILとしてCuPcやPEDOT、HTLとしてα−NPD、ETLとしてBCPやAlq3、EILとしてBCP:LiやCaF2をそれぞれ用いる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい。 Specifically, CuPc or PEDOT is used as HIL, α-NPD is used as HTL, BCP or Alq 3 is used as ETL, and BCP: Li or CaF 2 is used as EIL. Further, for example, EML may be Alq 3 doped with a dopant corresponding to each emission color of R, G, and B (DCM in the case of R, DMQD in the case of G).
なお、電界発光層は上記材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。 Note that the electroluminescent layer is not limited to the above materials. For example, instead of CuPc or PEDOT, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) and α-NPD or rubrene can be co-evaporated to improve the hole injection property.
本実施の形態において、電界発光層141として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成することができる。インクジェット法を用いる場合、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、蒸着マスクを用いずに形成することができる。 In this embodiment mode, a material that emits red (R), green (G), and blue (B) light is selectively formed as the electroluminescent layer 141 by an evaporation method using an evaporation mask or the like. it can. In the case of using an inkjet method, a material that emits red (R), green (G), or blue (B) light can be formed without using an evaporation mask.
さらに各RGBの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各RGBの発光スペクトルにおけるブロードなピークを鋭くなるように補正できるからである。 Furthermore, when each RGB electroluminescent layer is formed, high-definition display can be performed using a color filter. This is because the color filter can correct a broad peak in the emission spectrum of each RGB so as to be sharp.
以上、各RGBの電界発光層を形成する場合を説明したが、単色の発光を示す電界発光層を形成してもよい。この場合であってカラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフィルターやカラーフィルターと色変換層とを組み合わせたものを設けることによりフルカラー表示を行うことができる。カラーフィルターや色変換層は、例えば第2の基板(封止基板とも表記する)に形成し、基板へ張り合わせればよい。カラーフィルター、及び色変換層のいずれもインクジェット法により形成することができる。 The case where the RGB electroluminescent layers are formed has been described above, but an electroluminescent layer exhibiting monochromatic light emission may be formed. In this case, full color display can be performed by combining a color filter and a color conversion layer. For example, when an electroluminescent layer that emits white or orange light is formed, full color display can be performed by providing a color filter or a combination of a color filter and a color conversion layer. For example, the color filter and the color conversion layer may be formed over a second substrate (also referred to as a sealing substrate) and attached to the substrate. Both the color filter and the color conversion layer can be formed by an inkjet method.
もちろん単色の発光を示す電界発光層を形成して単色表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示を行うことができる。エリアカラータイプは、パッシブマトリクス型の構造が適しており、主に文字や記号を表示することができる。 Needless to say, a monochromatic display may be performed by forming an electroluminescent layer that emits monochromatic light. For example, an area color type display can be performed using monochromatic light emission. The area color type is suitable for a passive matrix structure and can mainly display characters and symbols.
その後図11(B)に示すように、電界発光層133及び絶縁膜120を覆うように発光素子の第2の電極134を形成する。
After that, as illustrated in FIG. 11B, the
第1の電極119及び第2の電極134の材料は、仕事関数を考慮して選択する必要がある。そして第1の電極及び第2の電極は、画素構成により、いずれも陽極、又は陰極となりうる。本実施の形態では、第1の電極が接続される第2の薄膜トランジスタの極性がnチャネル型であるため、第1の電極を陰極、第2の電極を陽極とすると好ましい。また第2の薄膜トランジスタの極性がpチャネル型である場合、第1の電極を陽極、第2の電極を陰極とすると好ましい。
The materials of the
以下に、陽極及び陰極に用いる電極材料について説明する。 Below, the electrode material used for an anode and a cathode is demonstrated.
陽極として用いる電極材料としては、仕事関数の大きい(仕事関数4.0eV以上)金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料としては、ITO(indium tin oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、ITSO(NITO)、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物(例えば、窒化チタン等)を用いることができる。 As an electrode material used as the anode, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a high work function (work function of 4.0 eV or more). Specific materials include ITO (indium tin oxide), IZO (indium zinc oxide) in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide, ITSO (NITO), gold, platinum, nickel, tungsten, Chromium, molybdenum, iron, cobalt, copper, palladium, or a nitride of a metal material (eg, titanium nitride) can be used.
一方、陰極として用いる電極材料としては、仕事関数の小さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の1族又は2族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等のアルカリ土類金属、及びこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、CaF2)の他、希土類金属を含む遷移金属を用いて形成することができる。 On the other hand, as an electrode material used as a cathode, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function (work function of 3.8 eV or less). Specific examples of the material include elements belonging to Group 1 or Group 2 of the element periodic rule, that is, alkali metals such as lithium and cesium, alkaline earth metals such as magnesium, calcium, and strontium, and alloys containing these (Mg: In addition to Ag, Al: Li) and compounds (LiF, CsF, CaF 2 ), transition metals including rare earth metals can be used.
また、本実施の形態において陰極材料を透光性とする必要がある場合、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ITO、IZO、ITSO又はその他の金属(合金を含む)との積層により形成することができる。 Further, in the present embodiment, when the cathode material needs to be light-transmitting, these metals or alloys containing these metals are formed very thin, and ITO, IZO, ITSO, or other metals (including alloys) are formed. And can be formed by lamination.
このように第1の電極又は第2の電極として用いられる陽極材料又は陰極材料を、透光性、又は非透光性とすることにより、電界発光層からの光の射出方向を選択することができる。例えば、第1の電極及び第2の電極を、透光性を有する材料で形成する場合、電界発光層からの光が基板側170及び封止基板側171へ射出する両面発光型の表示を行うことができる。このとき、光の出射方向とならない側に設けられた非透光性の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。
As described above, the light emitting direction from the electroluminescent layer can be selected by making the anode material or the cathode material used as the first electrode or the second electrode light-transmitting or non-light-transmitting. it can. For example, in the case where the first electrode and the second electrode are formed using a light-transmitting material, a dual emission display in which light from the electroluminescent layer is emitted to the
これら第1の電極及び第2の電極は蒸着法、スパッタリング法、又はインクジェット法等により形成することができる。 The first electrode and the second electrode can be formed by an evaporation method, a sputtering method, an inkjet method, or the like.
またスパッタリング法により、第2の電極として、例えばITO、ITSO、又はそれらの積層体を形成する場合、スパッタリング時、電界発光層にダメージが入る恐れがある。スパッタリングによるダメージを低減するため、酸化モリブデン(MoOx:x=2〜3)等の酸化物が電界発光層の最上面に形成されると好ましい。そのため、HIL等として機能する酸化モリブデン(MoOx:x=2〜3)又は酸化チタン(TiOx)等の酸化物を電界発光層の最上面に形成し、第1の電極側から順に、EIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極の順に積層するとよい。すなわち、有機材料と無機材料とが混在した電界発光層を形成してもよい。このとき第1の電極は陰極として機能し、第2の電極は陽極として機能する。 Moreover, when forming ITO, ITSO, or those laminated bodies as a 2nd electrode by sputtering method, there exists a possibility that an electroluminescent layer may be damaged at the time of sputtering. In order to reduce damage due to sputtering, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) is preferably formed on the uppermost surface of the electroluminescent layer. Therefore, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) or titanium oxide (TiOx) that functions as an HIL or the like is formed on the uppermost surface of the electroluminescent layer, and the EIL (electron) is sequentially formed from the first electrode side. The injection layer), the ETL (electron transport layer), the EML (light emitting layer), the HTL (hole transport layer), the HIL (hole injection layer), and the second electrode may be stacked in this order. That is, an electroluminescent layer in which an organic material and an inorganic material are mixed may be formed. At this time, the first electrode functions as a cathode, and the second electrode functions as an anode.
特に本実施の形態では、第2の薄膜トランジスタの極性がnチャネル型であるため、電子の移動方向を考慮すると、第1の電極を陰極、EIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極を陽極とすると好ましい。 In particular, in this embodiment, since the polarity of the second thin film transistor is an n-channel type, the first electrode is a cathode, EIL (electron injection layer), ETL (electron transport layer), It is preferable that the EML (light emitting layer), HTL (hole transport layer), HIL (hole injection layer), and the second electrode be an anode.
また本実施の形態において、層間絶縁膜を形成するため高い平坦性を有し、電界発光層へ均一に電圧を印加することができ好ましい。 In this embodiment mode, an interlayer insulating film is formed, which has high flatness and can apply a voltage uniformly to the electroluminescent layer.
その後、第2の電極上に保護膜として、スパッタリング法やCVD法により、窒素を含む絶縁膜、窒素を含む炭素膜(CNx)、DLC等を形成するとよい。またこれら無機材料から成る膜上に、スチレンポリマー等の有機材料から成る膜を積層してもよい。その結果、水分や酸素の侵入を防止することができる。特に、第2の電極にNITOを用いる場合、保護膜として窒化珪素膜を形成すると好ましい。また第1の電極、第2の電極、その他の電極により、表示領域の側面を覆って酸素や水分の侵入を防ぐこともできる。 After that, an insulating film containing nitrogen, a carbon film containing nitrogen (CNx), DLC, or the like may be formed as a protective film over the second electrode by a sputtering method or a CVD method. A film made of an organic material such as styrene polymer may be laminated on the film made of these inorganic materials. As a result, moisture and oxygen can be prevented from entering. In particular, when NITO is used for the second electrode, it is preferable to form a silicon nitride film as the protective film. In addition, the first electrode, the second electrode, and other electrodes can cover the side surface of the display region and prevent entry of oxygen and moisture.
その後、図12(A)に示すように、シール材153を用いて封止基板151を張り合わせる。封止基板により形成される空間154には、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。本実施の形態では、封止基板151に溝を形成して、該溝へ乾燥剤152を充填させる。乾燥剤は、電界発光層からの光の射出を遮らないように絶縁膜120上方に形成するとよい。また乾燥剤はシール材上方に乾燥剤を設けてもよい。その結果、シール材からの酸素や水分の侵入を防ぐことができるからである。
After that, as illustrated in FIG. 12A, the sealing
このようにして発光モジュールが完成する。 In this way, the light emitting module is completed.
またシール材の外側に設けられた外部端子との接続領域において、基板上の配線は異方性導電膜160を用いてFPC(フレキシブルプリントサーキット:Flexible Printed Circuit)161を接着して外部端子162と接続することができる。外部端子は、信号線駆動回路又は走査線駆動回路であって、ICチップ又は結晶性半導体膜を有する集積回路から構成される。本実施の形態において、半導体膜材料として微結晶半導体を選択する場合走査線駆動回路、又はそれら回路の一部を構成するセレクタ回路(アナログスイッチ)等を、同一基板上に形成することができる。また結晶性半導体膜を選択する場合、走査線駆動回路及び信号線駆動回路を、同一基板上に形成することができる。信号線駆動回路又は走査線駆動回路とを接続すればよい。また信号線駆動回路又は走査線駆動回路を外部回路として形成してもよい。
Further, in the connection region with the external terminal provided outside the sealing material, the wiring on the substrate is bonded to the
このように発光モジュールに外部端子が接続された発光装置を形成することができる。 In this manner, a light emitting device in which an external terminal is connected to the light emitting module can be formed.
(実施の形態10)
本実施の形態では、画素回路、及びその動作について説明する。
(Embodiment 10)
In this embodiment mode, a pixel circuit and an operation thereof are described.
図13(A)に示す画素は、列方向に信号線410及び電源線411、412、行方向に走査線414が配置される。また、スイッチング用TFT401、駆動用TFT403、電流制御用TFT404、容量素子402及び発光素子405を有する。
In the pixel shown in FIG. 13A, a
図13(C)に示す画素は、駆動用TFT403のゲート電極が、行方向に配置された電源線412に接続される点が異なっており、それ以外は図13(A)に示す画素と同じ構成である。つまり、図13(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、信号線と平行な方向(行方向)に電源線412が配置される場合(図13(A))と、走査線と平行な方向(列方向)に電源線412が配置される場合(図13(C))とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用TFT403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図13(A)(C)として分けて記載する。
The pixel shown in FIG. 13C is different from the pixel shown in FIG. 13A except that the gate electrode of the driving
図13(A)(C)に示す画素の特徴として、画素内に駆動用TFT403、電流制御用TFT404が直列に接続されており、駆動用TFT403のチャネル長L(403)、チャネル幅W(403)、電流制御用TFT404のチャネル長L(404)、チャネル幅W(404)は、L(403)/W(403):L(404)/W(404)=5〜6000:1を満たすように設定するとよい。
As a feature of the pixel shown in FIGS. 13A and 13C, a driving
なお、駆動用TFT403は、飽和領域で動作し発光素子405に流れる電流値を制御する役目を有し、電流制御用TFT404は線形領域で動作し発光素子405に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましく、本実施の形態ではnチャネル型TFTとして形成する。また駆動用TFT403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、電流制御用TFT404が線形領域で動作するために、電流制御用TFT404のVgsの僅かな変動は、発光素子405の電流値に影響を及ぼさない。つまり、発光素子405の電流値は、飽和領域で動作する駆動用TFT403により決定することができる。上記構成により、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
Note that the driving
図13(A)〜(D)に示す画素において、スイッチング用TFT401は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用TFT401がオンとなると、画素内にビデオ信号が入力される。すると、容量素子402にそのビデオ信号の電圧が保持される。なお図13(A)(C)には、容量素子402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子402を設けなくてもよい。
In the pixels shown in FIGS. 13A to 13D, the switching
図13(B)に示す画素は、容量素子402に蓄積された電荷を放電するための消去用TFT406と走査線415を追加している以外は、図13(A)に示す画素構成と同じである。同様に、図13(D)に示す画素は、消去用TFT406と走査線415を追加している以外は、図13(C)に示す画素構成と同じである。
The pixel illustrated in FIG. 13B has the same pixel configuration as that illustrated in FIG. 13A except that an erasing
消去用TFT406は、新たに配置された走査線415によりオン又はオフが制御される。消去用TFT406がオンとなると、容量素子402に保持された電荷は放電し、電流制御用TFT404がオフとなる。つまり、消去用TFT406の配置により、強制的に発光素子405に電流が流れない状態を作ることができる。そのため消去用TFT406を消去用TFTと呼ぶことができる。従って、図13(B)(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
The erasing
図13(E)に示す画素は、列方向に信号線410、電源線411、行方向に走査線414が配置される。また、スイッチング用TFT401、駆動用TFT403、容量素子402及び発光素子405を有する。図13(F)に示す画素は、消去用TFT406と走査線415を追加している以外は、図13(E)に示す画素構成と同じである。なお、図13(F)の構成も、消去用TFT406の配置により、デューティ比を向上することが可能となる。
In the pixel shown in FIG. 13E, a
以上のように、多様な画素回路を採用することができる。特に、非晶質半導体膜から薄膜トランジスタを形成する場合、駆動用TFTの半導体膜を大きくすると好ましい。そのため、上記画素回路において、電界発光層からの光が封止基板側から射出する上面発光型とすると好ましい。 As described above, various pixel circuits can be employed. In particular, when a thin film transistor is formed from an amorphous semiconductor film, it is preferable to increase the semiconductor film of the driving TFT. Therefore, it is preferable that the pixel circuit be a top emission type in which light from the electroluminescent layer is emitted from the sealing substrate side.
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にTFTが設けられているため低電圧駆動でき、有利であると考えられている。 Such an active matrix light-emitting device is considered to be advantageous because it can be driven at a low voltage because a TFT is provided in each pixel when the pixel density is increased.
本実施の形態では、一画素に各TFTが設けられるアクティブマトリクス型の発光装置について説明したが、一列毎にTFTが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にTFTが設けられていないため、高開口率となる。発光が電界発光層の両側へ射出する発光装置の場合、パッシブマトリクス型の表示装置を用いる透過率が高まる。 In this embodiment mode, an active matrix light-emitting device in which each pixel is provided with each TFT has been described; however, a passive matrix light-emitting device in which a TFT is provided for each column can also be formed. A passive matrix light-emitting device has a high aperture ratio because a TFT is not provided for each pixel. In the case of a light-emitting device in which light emission is emitted to both sides of an electroluminescent layer, transmittance using a passive matrix display device is increased.
(実施の形態11)
本実施の形態では、図13(E)に示す等価回路に相当する、上面図について説明する。
(Embodiment 11)
In this embodiment, a top view corresponding to the equivalent circuit illustrated in FIG. 13E is described.
本実施の形態において、第1及び第2の薄膜トランジスタは、ボトムゲート型を有する。また第1の薄膜トランジスタのソース電極又はドレイン電極と、第2の薄膜トランジスタのゲート電極を接続するために、ソース電極及びドレイン電極を用いたドライエッチングにより、ゲート絶縁膜へコンタクトホールを形成する場合について説明する。その他の薄膜トランジスタの作製方法は、上記実施の形態を参照すればよいため、詳細な説明を省略する。 In this embodiment mode, the first and second thin film transistors have a bottom gate type. A case where a contact hole is formed in the gate insulating film by dry etching using the source electrode and the drain electrode in order to connect the source electrode or the drain electrode of the first thin film transistor and the gate electrode of the second thin film transistor is described. To do. Other thin film transistors can be manufactured by referring to the above embodiment modes, and detailed description thereof is omitted.
図14に示すように、TiOx膜上に、インクジェット法又はスパッタリング法により、スイッチング用TFT401、駆動用TFT403のゲート電極、及び走査線803を同一レイヤーで形成する。インクジェット法によりゲート電極等を形成する場合、TiOx膜により密着性を高めることができる。
As shown in FIG. 14, the switching
図示しないが、スイッチング用TFT401、駆動用TFT403が有するゲート絶縁膜、半導体膜、n型を有する半導体膜を順に形成する。その後、所望の形状にパターニングする。
Although not illustrated, a gate insulating film, a semiconductor film, and an n-type semiconductor film included in the switching
そして、インクジェット法又はスパッタリング法により、スイッチング用TFT401、駆動用TFT403のソース電極及びドレイン電極、信号線804、並びに電源線805を同一レイヤーで形成する。インクジェット法によりソース電極及びドレイン電極等を形成する場合、下地前処理により密着性を高めることができる。
Then, the switching
その後、ソース電極及びドレイン電極を用いてn型を有する半導体膜をエッチングする。 After that, the n-type semiconductor film is etched using the source electrode and the drain electrode.
またソース電極及びドレイン電極、信号線804、並びに電源線805を用いて、ゲート絶縁膜をエッチングする。すると、駆動用TFTのゲート電極が露出するため、該ゲート電極とスイッチング用TFTのソース電極又はドレイン電極とを導電膜806により接続することができる。導電膜は、インクジェット法により形成することができる。
In addition, the gate insulating film is etched using the source and drain electrodes, the
次いで、駆動用TFTのソース電極又はドレイン電極と接続するように、画素電極を形成する。本実施の形態では、NITOを用いてインクジェット法により画素電極807を形成する。
Next, a pixel electrode is formed so as to be connected to the source electrode or the drain electrode of the driving TFT. In this embodiment mode, the
また駆動用TFTのゲート電極と同一レイヤーの導電膜と、ゲート絶縁膜と、電源線と同一レイヤーの導電膜とにより容量素子402が形成される。
In addition, the
本実施の形態において、駆動用TFTは非晶質半導体膜を有するため、駆動用TFTのチャネル幅(W)が広くなるように設計するとよい。 In this embodiment mode, since the driving TFT includes an amorphous semiconductor film, the driving TFT may be designed to have a wide channel width (W).
図15(A)には、図14のA−Bに相当する断面図を示す。 FIG. 15A shows a cross-sectional view corresponding to AB in FIG.
基板100上にTiOx膜101が設けられている。TiOx膜上のスイッチング用TFT401を形成する領域及び走査線と信号線の交差部領域800に、ゲート電極823及び走査線803として機能する導電膜が設けられている。
A
そして、所望の形状にパターニングされたゲート絶縁膜811、半導体膜812、n型を有する半導体膜813が順に積層されている。
Then, a
スイッチング用TFT401を形成する領域及び走査線と信号線の交差部領域800において、ゲート絶縁膜上には信号線804、ソース電極及びドレイン電極814として機能する導電膜が設けられている。
In a region where the switching
また図15(B)には、図15(A)と異なり、信号線804、ソース電極及びドレイン電極814を形成する前に、絶縁膜816を形成する。絶縁膜はインクジェット法により形成することができ、交差部領域800において走査線803上や、半導体膜及びn型を有する半導体膜の周囲部に設けるとよい。走査線803上に絶縁膜816を形成することにより、信号線と走査線が短絡することを防止できる。また半導体膜及びn型を有する半導体膜の周囲部に絶縁膜816を設けることにより、ソース電極及びドレイン電極814の段切れを防止することができる。
In FIG. 15B, unlike FIG. 15A, an insulating
次いで、トップゲート型の薄膜トランジスタを用いる場合の上面図を示す。 Next, a top view in the case of using a top-gate thin film transistor is shown.
図16には、図14と異なり、先ずスイッチング用401のソース電極及びドレイン電極、信号線804、並びに電源線805を、同一レイヤーで形成する。本実施の形態では、インクジェット法により、ソース電極及びドレイン電極、信号線804、並びに電源線805を形成する。インクジェット法によりソース電極及びドレイン電極等を形成する場合、下地前処理により密着性を高めることができる。
In FIG. 16, unlike FIG. 14, first, the source electrode and the drain electrode for switching 401, the
その後、半導体膜、ゲート絶縁膜を順に形成し、所望の形状にパターニングする。また必要に応じて、n型を有する半導体膜を、ソース電極及びドレイン電極と、半導体膜の界面に形成してもよい。 Thereafter, a semiconductor film and a gate insulating film are sequentially formed and patterned into a desired shape. Further, an n-type semiconductor film may be formed at the interface between the source and drain electrodes and the semiconductor film as necessary.
そして、スイッチング用TFT401及び駆動用TFT403のゲート電極、及び走査線803を同一レイヤーで形成する。本実施の形態では、インクジェット法により、ゲート電極、及び走査線803を形成する。インクジェット法によりゲート電極等を形成する場合、下地前処理により密着性を高めることができる。
Then, the gate electrodes of the switching
駆動用TFT403のゲート電極と、スイッチング用TFTのソース電極又はドレイン電極と、を導電膜806により接続する。導電膜は、インクジェット法により形成することができる。
A gate electrode of the driving
次いで、駆動用TFT403のソース電極又はドレイン電極と接続するように、画素電極を形成する。本実施の形態では、NITOを用いてインクジェット法により画素電極807を形成する。
Next, a pixel electrode is formed so as to be connected to the source electrode or the drain electrode of the driving
なお図16において、容量素子は設ける構成となっていないが、図14と同様に、設けてもよい。 In FIG. 16, the capacitor is not provided, but may be provided as in FIG.
本実施の形態において、駆動用TFTは非晶質半導体膜を有するため、駆動用TFTのチャネル幅(W)が広くなるように設計するとよい。 In this embodiment mode, since the driving TFT includes an amorphous semiconductor film, the driving TFT may be designed to have a wide channel width (W).
図17(A)には、図16のA−Bに相当する断面図を示す。 FIG. 17A shows a cross-sectional view corresponding to AB in FIG.
基板100上にTiOx膜101が設けられている。TiOx膜は、下地膜としても機能することができる。TiOx膜上のスイッチング用TFT401及び駆動用TFT403を形成する領域に、ソース電極及びドレイン電極814及び信号線804を含む導電膜が設けられている。
A
そして、所望の形状にパターニングされたn型を有する半導体膜813、半導体膜812、ゲート絶縁膜811、が順に積層されている。n型を有する半導体膜は必ずしも必要ではない。
Then, an n-
スイッチング用TFT401を形成する領域及び走査線と信号線の交差部領域800において、ゲート絶縁膜上には走査線803、ゲート電極として機能する導電膜が設けられている。
In a region where the switching
また図17(B)には、図17(A)と異なり、走査線803、ゲート電極を形成する前に、絶縁膜816を形成する。絶縁膜はインクジェット法により形成することができ、交差部領域や、半導体膜及びn型を有する半導体膜の周囲部に設けることができる。交差部領域において、絶縁膜816を形成することにより、走査線と信号線が短絡することを防止できる。また半導体膜及びn型を有する半導体膜の周囲部に絶縁膜816を設けることにより、ソース電極及びドレイン電極814の段切れを防止することができる。
In FIG. 17B, unlike FIG. 17A, an insulating
(実施の形態12)
本実施の形態では、図13(E)に示す等価回路を用い、走査線及び信号線に保護回路としてダイオードを設ける場合について説明する。
(Embodiment 12)
In this embodiment, the case where a diode is provided as a protective circuit in the scan line and the signal line is described using the equivalent circuit illustrated in FIG.
図21には、画素部500にスイッチング用TFT401、駆動用TFT403、容量素子402、発光素子405が設けられている。信号線410には、ダイオード561と562が設けられている。ダイオード561と562は、スイッチング用TFT401又は駆動用TFT403と同様に、上記実施の形態に基づき作製され、ゲート電極、半導体層、ソース電極及びドレイン電極等を有する。ダイオード561と562は、ゲート電極と、ドレイン電極又はソース電極とを接続することによりダイオードとして動作させている。
In FIG. 21, a switching
ダイオードと接続する共通電位線554、555はゲート電極と同じレイヤーで形成している。従って、ダイオードのソース電極又はドレイン電極と接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。
Common
ゲート絶縁層へのコンタクトホールは、インクジェット法によりマスクを形成し、エッチング加工すればよい。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。 The contact hole to the gate insulating layer may be etched by forming a mask by an ink jet method. In this case, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask on the entire surface of the substrate.
走査線414に設けられるダイオードも同様な構成である。
A diode provided in the
このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを形成する位置は、本実施の形態に限定されず、駆動回路と画素との間に設けることもできる。 Thus, according to the present invention, the protection diode provided in the input stage can be formed simultaneously. Note that the position where the protective diode is formed is not limited to this embodiment mode, and the protective diode can be provided between the driver circuit and the pixel.
(実施の形態13)
本実施の形態では、液滴吐出装置について説明する。
(Embodiment 13)
In this embodiment, a droplet discharge device will be described.
図18には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段823は、ヘッド825を有し、ヘッド825は複数のノズル104を有する。なおノズル104はヘッド825の先端から見えない場合もある。本実施の形態では、十個のノズルが設けられたヘッドを二つ有する液滴吐出手段で説明する。ヘッド825は、制御手段827に接続され、制御手段がコンピュータ810により制御されることにより、予め設定されたパターンを描画することができる。描画するタイミングは、例えば、ステージ831上に固定された基板100等に形成されたマーカー841を基準点として行えばよい。また、基板100の縁を基準点として行ってもよい。これら基準点をCCDなどの撮像手段824で検出し、画像処理手段809にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ810で認識して、制御信号を発生させて制御手段827に送る。このとき、基板100上に形成されるパターンの情報は記憶媒体808に格納されており、この情報を基にして制御手段827に制御信号を送り、液滴吐出手段823の個々のヘッド825、つまりヘッドが有するノズルを個別に制御することができる。
FIG. 18 shows one mode of a droplet discharge device used for forming a pattern such as a wiring. The droplet discharge means 823 has a
ノズルを個別に制御することができるため、特定のノズルから異なる材料を有するドットを滴下することができる。例えば、導電膜材料を有するドットを滴下するノズルと、絶縁膜材料を有するドットを滴下するノズルとを、同一ヘッドに設けることができる。また層間絶縁膜のように大面積に対して滴下処理を行う場合、スループットを向上させるため、層間絶縁膜材料を有するドットを全ノズルから滴下してもよい。 Since the nozzles can be individually controlled, dots having different materials can be dropped from a specific nozzle. For example, a nozzle for dropping a dot having a conductive film material and a nozzle for dropping a dot having an insulating film material can be provided in the same head. Further, in the case of performing a dropping process on a large area like an interlayer insulating film, dots having an interlayer insulating film material may be dropped from all nozzles in order to improve throughput.
液滴吐出手段823全体の幅は、基板100の幅と同等又はそれ以下となる。特に、大型マザーガラス基板を用いる場合、液滴吐出手段823全体の幅は該マザーガラス基板の幅より小さくなると考えられる。このとき、ヘッドと基板を相対的に複数回走査させることにより大型マザーガラス基板に対するパターン形成を行うことができる。
The entire width of the droplet discharge means 823 is equal to or less than the width of the
例えば、図26のように、大型マザーガラスから複数のパネルを形成する場合、液滴吐出手段823全体の幅を、パネルの幅とすることもできる。また図26では液滴吐出手段823を走査方向に対して3列としている。 For example, as shown in FIG. 26, when a plurality of panels are formed from a large mother glass, the entire width of the droplet discharge means 823 can be the width of the panel. In FIG. 26, the droplet discharge means 823 is arranged in three rows in the scanning direction.
図26において、大型基板100上において、1つのパネルが形成される領域830を点線で示す。液滴吐出手段823は、1つのパネルの幅と同じ幅のヘッド825a、825b、825cを備え、この液滴吐出手段823をジグザグまたは往復させたりしてパターンを形成する。このとき、ヘッドと基板を相対的に複数回走査させればよい。その他の構成は、図18と同様であるため説明を省略する。なお図26において、ノズルは各ヘッド825a、825b、825cから見えない場合もある。
In FIG. 26, a
図26において、ヘッド825a、825b、825cはそれぞれ異なる材料層を形成することを可能としてもよいし、同一材料を吐出してもよい。3つのヘッドで同一材料を吐出して層間絶縁膜をパターン形成する場合にはスループットが向上する。
In FIG. 26,
(実施の形態14)
上記実施の形態で示した表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、大型画面を有する大型テレビ等に上記実施の形態で示したインクジェット法を用いることが望ましい。それら電子機器の具体例を図19に示す。
(Embodiment 14)
As electronic devices using the display device described in the above embodiment, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproducing device (car audio, audio component, etc.), a notebook type personal computer , Game devices, portable information terminals (mobile computers, mobile phones, portable game machines, electronic books, etc.), image playback devices equipped with recording media (specifically, digital Versatile Disc (DVD) and other recording media) And a device provided with a display capable of displaying the image). In particular, it is desirable to use the ink jet method described in the above embodiment mode for a large television having a large screen. Specific examples of these electronic devices are shown in FIGS.
図19(A)は大型のELテレビ受像機であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ信号入力端子2005等を含む。表示部2003は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子を有し、上記実施の形態で示したインクジェット法より形成されたTFTを有する。なお、表示装置は、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 19A illustrates a large EL television receiver including a
画素部にはコントラストを高めるため、偏光板、又は円偏光板を備えるとよい。例えば、封止基板へ1/4λ板、1/2λ板、偏光板の順にフィルムを設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。 In order to increase contrast, the pixel portion may be provided with a polarizing plate or a circular polarizing plate. For example, a film may be provided on the sealing substrate in the order of a 1 / 4λ plate, a 1 / 2λ plate, and a polarizing plate. Further, an antireflection film may be provided on the polarizing plate.
図19(B)はELテレビ受像機の主要な構成を示すブロック図を示している。表示パネルには、上記実施の形態で示すような構成として画素部901が形成されている。走査線駆動回路903と信号線駆動回路902とは、TAB方式により実装される場合と、画素部の周辺に走査線駆動回路903と信号線駆動回路902とがCOG方式により実装される場合と、SASでTFTを形成し、画素部901と走査線駆動回路903を基板上に一体形成し信号線駆動回路902を別途ドライバICとして実装する場合などがある。
FIG. 19B is a block diagram illustrating a main structure of an EL television receiver. In the display panel, a
外部回路の構成として、映像信号の入力側では、チューナ904で受信した信号のうち、映像信号を増幅する映像信号増幅回路905と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路906と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路907などからなっている。コントロール回路907から、走査線駆動回路と信号線駆動回路にそれぞれ信号が出力する。デジタル駆動する場合には、コントロール回路と信号線駆動回路との間に信号分割回路908を設け、入力デジタル信号をm個に分割して供給する構成としてもよい。
As the configuration of the external circuit, on the video signal input side, among the signals received by the
チューナ904で受信した信号のうち、音声信号は、音声信号増幅回路909に送られ、その出力は音声信号処理回路910を経てスピーカー913に供給される。制御回路911は受信局(受信周波数)や音量の制御情報を入力部912から受け、チューナ904や音声信号処理回路910に信号を送出する。
Of the signals received by the
このような外部回路を組みこんだ表示部を、筐体2001に組みこんで、テレビ受像機を完成させることができる。その他付属設備としてスピーカー部2004、ビデオ信号入力端子2005や操作スイッチなどが備えられている。このように、本発明によりELテレビ受像機を完成させることができる。
A television receiver can be completed by incorporating a display portion in which such an external circuit is incorporated into the
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television receiver, and is applied to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.
図20(A)は携帯端末のうちの携帯電話機であり、本体2101、筐体2102、表示部2103、音声入力部2104、音声出力部2105、操作キー2106、アンテナ2107等を含む。表示部2103は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子を有し、上記実施の形態で示したインクジェット法より形成されたTFTを有する。またさらに表示部2103を大型マザーガラス基板から多面取り形成することにより、携帯電話機のコストを低減することができる。
FIG. 20A illustrates a mobile phone among mobile terminals, which includes a
図20(B)はシート型の携帯電話機であり、本体2301、表示部2303、音声入力部2304、音声出力部2305、スイッチ2306、外部接続ポート2307等を含む。外部接続ポート2307を介して、別途用意したイヤホン2308を接続することができる。表示部2303には、センサを備えたタッチパネル式の表示画面が用いられており、表示部2303に表示されたタッチパネル式操作キー2309に触れることで、一連の操作を行うことができる。表示部2303は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子を有し、上記実施の形態で示したインクジェット法より形成されたTFTを有する。またさらに表示部2303を大型マザーガラス基板から多面取り形成することにより、シート型の携帯電話機のコストを低減することができる。
FIG. 20B illustrates a sheet-type mobile phone, which includes a
このように小型の電子機器であっても、本発明を用いて表示部を形成することにより、大型マザーガラス基板から多面取り形成することができ、コストを低減することができる。 Even in such a small electronic device, by forming the display portion using the present invention, it is possible to form multiple surfaces from a large mother glass substrate and reduce costs.
図25(A)はデジタルビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。
表示部2602は、画素部及び駆動回路部を有するモジュールが設けられている。
画素部は、発光素子を有し、上記実施の形態で示したインクジェット法より形成されたTFTを有する。
またさらに表示部2602を大型マザーガラス基板から多面取り形成することにより、デジタルビデオカメラのコストを低減することができる。
FIG. 25A shows a digital video camera, which includes a
The
The pixel portion includes a light-emitting element and includes a TFT formed by the inkjet method described in the above embodiment mode.
Furthermore, the cost of the digital video camera can be reduced by forming the
特に本実施の形態のデジタルビデオカメラを用いて自分を撮影する場合、両面発光型の画素部とすると好ましい。
両面発光型の画素部は、透光性を有するため、筐体2603を反転させることなく、自分の映像を確認することができるからである。
In particular, when taking a picture of himself / herself using the digital video camera of this embodiment mode, it is preferable to use a dual emission pixel portion.
This is because the double-sided light emitting pixel portion has a light-transmitting property and thus can check its own image without inverting the
例えば、被写体2610が自分を撮影するとき、筐体2603を反転させることなく、表示部2602の映像は、図25(B)に示すように、自分の映像を表示させることができる。
このとき、被写体と反対側からみた表示部2602の映像は、図25(C)に示すように、図25(B)の映像が反転した状態となっている。
For example, when the subject 2610 takes a picture of himself / herself, the video of the
At this time, the image of the
また撮影者に、被写体2610を撮影してもらう場合、両面発光型の画素部が透光性を有するため、撮影者及び被写体2610が表示部2602の映像を確認することができる。この場合、撮影者又は被写体2610のいずれが図25(B)又は(C)のいずれの映像を認識するかを選択することができる。
Further, when the photographer photographs the subject 2610, the photographer and the subject 2610 can check the image on the
またデジタルビデオカメラ以外でも、例えばデジタルカメラを用いて自分を撮影する場合において、両面発光型の画素部を搭載することにより、筐体を反転させることなく、自分の映像を確認することができる。この場合、図25(A)に示すデジタルビデオカメラと同様に、表示部を有する筐体は折り畳める機構を有しており、デジタルカメラの本体から、表示部を有する筐体が離れることができるようにする。 In addition to a digital video camera, for example, when taking a picture using a digital camera, by mounting a double-sided light emitting pixel portion, it is possible to check one's own image without inverting the casing. In this case, similarly to the digital video camera shown in FIG. 25A, the housing having the display portion has a mechanism for folding, so that the housing having the display portion can be separated from the main body of the digital camera. To.
またデジタルビデオカメラであっても、撮影者に被写体2610を撮影してもらう場合、両面発光型の画素部が透光性を有するため、撮影者及び被写体2610が表示部2602の映像を確認することができる。
Even in the case of a digital video camera, when the photographer photographs the subject 2610, the photographer and the subject 2610 check the image on the
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、上記実施の形態に示したいずれの構成を用いることができる。 As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, any of the structures described in the above embodiments can be used for the electronic device of this example.
(実施例1)
本実施例では、下地前処理としてTiOxを形成したときの導電膜の密着性を評価した結果を示す。
(Example 1)
In this example, the result of evaluating the adhesion of the conductive film when TiOx is formed as the base pretreatment is shown.
まず、スパッタリング法によりTi薄膜(1〜5nm)を形成し、加熱処理を行ってTiOxとする。加熱処理はオーブンを使用し、230℃まで加熱する。その後、TiOxのシート抵抗を測定し、1×106(Ω/□)以上で測定不能であったため、絶縁性を有することを確認した。 First, a Ti thin film (1 to 5 nm) is formed by a sputtering method, and heat treatment is performed to obtain TiOx. The heat treatment uses an oven and heats to 230 ° C. Thereafter, the sheet resistance of TiOx was measured, and since it was not measurable at 1 × 10 6 (Ω / □) or more, it was confirmed that it had insulating properties.
その後、TiOx上に、インクジェット法によりAgを有するドットを滴下し、線長1cm、線幅200〜300μm、高さ400〜500nmの導電膜、つまり配線を16本引いた。その後、230℃で加熱処理を行った。 Thereafter, dots containing Ag were dropped on TiOx by an ink jet method, and 16 conductive films, that is, wirings having a line length of 1 cm, a line width of 200 to 300 μm, and a height of 400 to 500 nm were drawn. Thereafter, heat treatment was performed at 230 ° C.
この配線に対する引っ張り試験を行った。引っ張り試験は、配線上にカップトンテープを貼り、配線が剥がれるか否かを評価した。その結果、配線は一本も剥がれることがなかった。 A tensile test was performed on the wiring. In the tensile test, a cupton tape was applied on the wiring to evaluate whether or not the wiring was peeled off. As a result, no wiring was peeled off.
また同様に配線が形成された基板を0.5%のHF溶液に、1分間浸漬し、流水洗浄を行った。その結果、配線は一本も除去されることなく残っていた。 Similarly, the substrate on which the wiring was formed was immersed in a 0.5% HF solution for 1 minute and washed with running water. As a result, no wiring remained without being removed.
一方、TiOx膜を形成せずに配線を形成した場合、上記0.5%のHF溶液に浸漬すると、配線は多数除去されてしまい、数本しか残らなかった。 On the other hand, when the wiring was formed without forming the TiOx film, when the wiring was immersed in the 0.5% HF solution, many wirings were removed, and only a few remained.
またスプレー法によりTiOxにより形成し、同様に配線を形成した場合において、同様の引っ張り試験と0.5%のHF溶液の浸漬試験を行ったが、配線は剥がれることが無かった。 Further, when the wiring was formed in the same manner by TiOx by the spray method, a similar tensile test and a 0.5% HF solution immersion test were performed, but the wiring was not peeled off.
このように下地前処理を行うことにより、Agから成る配線の密着性が向上していることがわかった。 It was found that the adhesion of the wiring made of Ag was improved by performing the base pretreatment in this way.
Claims (27)
前記第1のトランジスタのドレイン電極に接続されたゲート電極を有する第2のトランジスタと、
前記第1及び第2のトランジスタを覆うように設けられた絶縁膜と、
前記第2のトランジスタのドレイン電極に接続された電界発光層の第1の電極と、
前記電界発光層上に形成された電界発光層の第2の電極と、を有する
ことを特徴とする表示装置。 A first transistor having a gate electrode provided in a region subjected to base pretreatment;
A second transistor having a gate electrode connected to the drain electrode of the first transistor;
An insulating film provided to cover the first and second transistors;
A first electrode of an electroluminescent layer connected to the drain electrode of the second transistor;
And a second electrode of the electroluminescent layer formed on the electroluminescent layer.
前記第1のトランジスタのドレイン電極に接続されたゲート電極を有する第2のトランジスタと、
前記第1及び第2のトランジスタを覆うように設けられた絶縁膜と、
前記第2のトランジスタのドレイン電極に接続された電界発光層の第1の電極と、
前記電界発光層上に形成された電界発光層の第2の電極と、を有する
ことを特徴とする表示装置。 A first transistor having a gate electrode formed by a droplet discharge method in a region subjected to base pretreatment;
A second transistor having a gate electrode connected to the drain electrode of the first transistor;
An insulating film provided to cover the first and second transistors;
A first electrode of an electroluminescent layer connected to the drain electrode of the second transistor;
And a second electrode of the electroluminescent layer formed on the electroluminescent layer.
前記第1のトランジスタのドレイン電極に接続されたゲート電極を有する第2のトランジスタと、
前記第1及び第2のトランジスタを覆うように設けられた絶縁膜と、
前記絶縁膜を覆うように設けられた窒素を有する絶縁膜と、
前記第2のトランジスタのドレイン電極に接続された電界発光層の陰極と、
前記電界発光層上に形成された電界発光層の陽極と、を有する
ことを特徴とする表示装置。 A first transistor having a gate electrode formed by a droplet discharge method in a region subjected to base pretreatment;
A second transistor having a gate electrode connected to the drain electrode of the first transistor;
An insulating film provided to cover the first and second transistors;
An insulating film having nitrogen provided to cover the insulating film;
A cathode of an electroluminescent layer connected to the drain electrode of the second transistor;
And an anode of an electroluminescent layer formed on the electroluminescent layer.
前記第1のトランジスタのドレイン電極に接続されたゲート電極を有する第2のトランジスタと、
前記第1及び第2のトランジスタを覆うように設けられた絶縁膜と、
前記絶縁膜を覆うように設けられた窒素を有する絶縁膜と、
前記第2のトランジスタのドレイン電極に接続された電界発光層の陰極と、
前記電界発光層上に形成された電界発光層の陽極と、を有する
表示装置であって、
前記電界発光層は、前記陰極から、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層されている
ことを特徴とする表示装置。 A first transistor having a gate electrode formed by a droplet discharge method in a region subjected to base pretreatment;
A second transistor having a gate electrode connected to the drain electrode of the first transistor;
An insulating film provided to cover the first and second transistors;
An insulating film having nitrogen provided to cover the insulating film;
A cathode of an electroluminescent layer connected to the drain electrode of the second transistor;
An electroluminescent layer anode formed on the electroluminescent layer, comprising:
The display device, wherein the electroluminescent layer is laminated in order of an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, and a hole injection layer from the cathode.
前記ゲート電極、前記ソース電極、及びドレイン電極は、金、銀、銅、白金、パラジウム、タングステン、ニッケル、タンタル、ビスマス、鉛、インジウム、錫、亜鉛、チタン、又はアルミニウムを有することを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The gate electrode, the source electrode, and the drain electrode include gold, silver, copper, platinum, palladium, tungsten, nickel, tantalum, bismuth, lead, indium, tin, zinc, titanium, or aluminum. Display device.
前記液滴吐出法はインクジェット法であることを特徴とする表示装置。 In any one of Claims 2 thru | or 5,
The display device, wherein the droplet discharge method is an inkjet method.
前記第1のトランジスタ及び前記第2のトランジスタは、非晶質半導体、又はセミアモルファス半導体を有することを特徴とする表示装置。 In any one of Claims 1 thru | or 6,
The display device, wherein the first transistor and the second transistor include an amorphous semiconductor or a semi-amorphous semiconductor.
前記第1のトランジスタのゲート電極に走査線が接続され、
前記第1のトランジスタのソース電極又はドレイン電極に信号線が接続され、
前記走査線及び前記信号線に保護回路が設けられていることを特徴とする表示装置。 In any one of Claims 1 thru | or 7,
A scanning line is connected to the gate electrode of the first transistor;
A signal line is connected to a source electrode or a drain electrode of the first transistor;
A display device, wherein a protection circuit is provided for the scanning line and the signal line.
前記第1の導電膜上に半導体膜を形成し、
前記下地前処理を行った半導体膜上に、導電体が混入された組成物を滴下することにより第2の導電膜を形成することにより薄膜トランジスタを形成し、
前記薄膜トランジスタを覆うように、第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 A first conductive film is formed by dropping a composition mixed with a conductor in a region where the base pretreatment is performed,
Forming a semiconductor film on the first conductive film;
A thin film transistor is formed by forming a second conductive film by dropping a composition mixed with a conductor on the semiconductor film subjected to the base pretreatment,
Forming a first insulating film so as to cover the thin film transistor;
Forming a first electrode on the first insulating film;
Forming a second insulating film so as to cover an end of the first electrode;
Forming an electroluminescent layer in an opening provided in the second insulating film;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
前記第1の導電膜上に半導体膜を形成し、
前記下地前処理を行った半導体膜上に、液滴吐出法により第2の導電膜を形成することにより薄膜トランジスタを形成し、
前記薄膜トランジスタを覆うように、第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 A first conductive film is formed by a droplet discharge method in a region where the base pretreatment is performed,
Forming a semiconductor film on the first conductive film;
A thin film transistor is formed by forming a second conductive film on the semiconductor film subjected to the base pretreatment by a droplet discharge method,
Forming a first insulating film so as to cover the thin film transistor;
Forming a first electrode on the first insulating film;
Forming a second insulating film so as to cover an end of the first electrode;
Forming an electroluminescent layer in an opening provided in the second insulating film;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成することにより薄膜トランジスタを形成し、
前記ソース電極又は前記ドレイン電極上に柱状の導電膜を形成し、
前記柱状の導電膜及び前記薄膜トランジスタを覆うように、第1の絶縁膜を形成し、
前記第1の絶縁膜上において、前記柱状の導電膜と接続するように第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に、液滴吐出法により電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 A gate electrode is formed by a droplet discharge method in a region where the base pretreatment is performed,
Forming a semiconductor film on the gate electrode;
Forming a mask on the semiconductor film;
Patterning the semiconductor film using the mask;
A base pretreatment is performed on the patterned semiconductor film,
A thin film transistor is formed by forming a source electrode and a drain electrode by a droplet discharge method on the semiconductor film subjected to the base pretreatment,
Forming a columnar conductive film on the source electrode or the drain electrode;
Forming a first insulating film so as to cover the columnar conductive film and the thin film transistor;
A first electrode is formed on the first insulating film so as to be connected to the columnar conductive film,
Forming a second insulating film so as to cover an end of the first electrode;
Forming an electroluminescent layer in the opening provided in the second insulating film by a droplet discharge method;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成することにより薄膜トランジスタを形成し、
前記薄膜トランジスタを覆うように、第1の絶縁膜を形成し、
前記ソース電極又は前記ドレイン電極上において、前記第1の絶縁膜にコンタクトホールを形成し、
前記コンタクトホールに柱状の導電膜を形成し、
前記柱状の導電膜と接続するように第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に、液滴吐出法により電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 A gate electrode is formed by a droplet discharge method in a region where the base pretreatment is performed,
Forming a semiconductor film on the gate electrode;
Forming a mask on the semiconductor film;
Patterning the semiconductor film using the mask;
A base pretreatment is performed on the patterned semiconductor film,
A thin film transistor is formed by forming a source electrode and a drain electrode by a droplet discharge method on the semiconductor film subjected to the base pretreatment,
Forming a first insulating film so as to cover the thin film transistor;
Forming a contact hole in the first insulating film on the source electrode or the drain electrode;
Forming a columnar conductive film in the contact hole;
Forming a first electrode so as to connect to the columnar conductive film;
Forming a second insulating film so as to cover an end of the first electrode;
Forming an electroluminescent layer in the opening provided in the second insulating film by a droplet discharge method;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
液滴吐出法により、第1の絶縁膜上にマスクを形成し、
前記マスクを用いて、エッチング法により前記第1の絶縁膜にコンタクトホールを形成することを特徴とする表示装置の作製方法。 In claim 13,
A mask is formed on the first insulating film by a droplet discharge method,
A method for manufacturing a display device, wherein a contact hole is formed in the first insulating film by an etching method using the mask.
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成することにより薄膜トランジスタを形成し、
前記ソース電極又は前記ドレイン電極上に開口部が形成されるように、第1の絶縁膜を形成し、
前記第1の絶縁膜の開口部に第1の電極を形成し、
前記第1の電極の一部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に、液滴吐出法により電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 A gate electrode is formed by a droplet discharge method in a region where the base pretreatment is performed,
Forming a semiconductor film on the gate electrode;
Forming a mask on the semiconductor film;
Patterning the semiconductor film using the mask;
A base pretreatment is performed on the patterned semiconductor film,
A thin film transistor is formed by forming a source electrode and a drain electrode by a droplet discharge method on the semiconductor film subjected to the base pretreatment,
Forming a first insulating film so that an opening is formed on the source electrode or the drain electrode;
Forming a first electrode in the opening of the first insulating film;
Forming a second insulating film so as to cover a part of the first electrode;
Forming an electroluminescent layer in the opening provided in the second insulating film by a droplet discharge method;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成することにより薄膜トランジスタを形成し、
前記ソース電極又は前記ドレイン電極上に柱状の有機膜を形成し、
前記柱状の有機膜及び前記薄膜トランジスタを覆うように、第1の絶縁膜を形成し、
前記柱状の有機膜を除去し、
前記第1の絶縁膜上において、前記ソース電極又はドレイン電極と接続するように第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に、液滴吐出法により電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 A gate electrode is formed by a droplet discharge method in a region where the base pretreatment is performed,
Forming a semiconductor film on the gate electrode;
Forming a mask on the semiconductor film;
Patterning the semiconductor film using the mask;
A base pretreatment is performed on the patterned semiconductor film,
A thin film transistor is formed by forming a source electrode and a drain electrode by a droplet discharge method on the semiconductor film subjected to the base pretreatment,
A columnar organic film is formed on the source electrode or the drain electrode,
Forming a first insulating film so as to cover the columnar organic film and the thin film transistor;
Removing the columnar organic film,
On the first insulating film, a first electrode is formed so as to be connected to the source electrode or the drain electrode,
Forming a second insulating film so as to cover an end of the first electrode;
Forming an electroluminescent layer in the opening provided in the second insulating film by a droplet discharge method;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
前記第1の絶縁膜は、前記柱状の有機膜に対して撥液性を有することを特徴とする表示装置の作製方法。 In claim 16,
The method for manufacturing a display device, wherein the first insulating film has liquid repellency with respect to the columnar organic film.
水洗により、前記柱状の有機膜を除去することを特徴とする表示装置の作製方法。 In claim 16 or 17,
A method for manufacturing a display device, wherein the columnar organic film is removed by washing with water.
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成することにより薄膜トランジスタを形成し、
前記薄膜トランジスタの表面に、第1の絶縁膜に対して撥液性を有する有機膜を形成し、
前記ソース電極又はドレイン電極上にマスクを形成し、
前記マスクを用いて、前記有機膜を除去し、
前記マスクを除去した後、前記第1の絶縁膜を形成することにより、前記マスク上の領域の前記第1の絶縁膜には開口部が形成され、
前記開口部に、前記ソース電極又はドレイン電極と接続するように第1の電極を形成し、
前記第1の電極の一部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に、液滴吐出法により電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 A gate electrode is formed by a droplet discharge method in a region where the base pretreatment is performed,
Forming a semiconductor film on the gate electrode;
Forming a mask on the semiconductor film;
Patterning the semiconductor film using the mask;
A base pretreatment is performed on the patterned semiconductor film,
A thin film transistor is formed by forming a source electrode and a drain electrode by a droplet discharge method on the semiconductor film subjected to the base pretreatment,
Forming an organic film having liquid repellency with respect to the first insulating film on the surface of the thin film transistor;
Forming a mask on the source or drain electrode;
The organic film is removed using the mask,
After removing the mask, by forming the first insulating film, an opening is formed in the first insulating film in a region on the mask,
Forming a first electrode in the opening so as to be connected to the source electrode or the drain electrode;
Forming a second insulating film so as to cover a part of the first electrode;
Forming an electroluminescent layer in the opening provided in the second insulating film by a droplet discharge method;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
前記ゲート電極上の前記半導体膜に接してチャネル保護膜を形成することを特徴とする表示装置の作製方法。 In any one of Claims 12 thru | or 19,
A method for manufacturing a display device, wherein a channel protective film is formed in contact with the semiconductor film over the gate electrode.
前記ソース電極及びドレイン電極に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりゲート電極を形成することにより薄膜トランジスタを形成し、
前記ソース電極又は前記ドレイン電極上に柱状の導電膜を形成し、
前記柱状の導電膜及び前記薄膜トランジスタを覆うように、第1の絶縁膜を形成し、
前記第1の絶縁膜上において、前記柱状の導電膜と接続するように第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に、液滴吐出法により電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 A source electrode and a drain electrode are formed by a droplet discharge method in a region where the base pretreatment is performed,
Forming a semiconductor film on the source electrode and the drain electrode;
Forming a mask on the semiconductor film;
Patterning the semiconductor film using the mask;
A base pretreatment is performed on the patterned semiconductor film,
A thin film transistor is formed by forming a gate electrode on the semiconductor film subjected to the base pretreatment by a droplet discharge method,
Forming a columnar conductive film on the source electrode or the drain electrode;
Forming a first insulating film so as to cover the columnar conductive film and the thin film transistor;
A first electrode is formed on the first insulating film so as to be connected to the columnar conductive film,
Forming a second insulating film so as to cover an end of the first electrode;
Forming an electroluminescent layer in the opening provided in the second insulating film by a droplet discharge method;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
前記ゲート電極上にゲート絶縁膜を介して半導体膜を形成し、
前記半導体膜に下地前処理を行い、
前記下地前処理が行われた半導体膜上に、液滴吐出法により前記第1及び第2のトランジスタのソース電極及びドレイン電極を形成し、
前記ゲート絶縁膜をエッチングすることにより、前記第1のトランジスタのソース電極又はドレイン電極と、前記第2のトランジスタのゲート電極とを接続するためのコンタクトホールを形成し、
前記コンタクトホールに、液滴吐出法により導電膜を形成する
ことにより薄膜トランジスタを形成し、
前記第2のトランジスタの前記ソース電極又は前記ドレイン電極上に柱状の導電膜を形成し、
前記柱状の導電膜及び前記第1及び第2のトランジスタを覆うように第1の絶縁膜を形成し、
前記第1の絶縁膜上において、前記柱状の導電膜と接続するように第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 Forming the gate electrodes of the first and second transistors by a droplet discharge method in the region subjected to the base pretreatment,
Forming a semiconductor film on the gate electrode through a gate insulating film;
The base film is pretreated on the semiconductor film,
Forming a source electrode and a drain electrode of the first and second transistors on the semiconductor film on which the base pretreatment has been performed by a droplet discharge method;
Etching the gate insulating film forms a contact hole for connecting the source or drain electrode of the first transistor and the gate electrode of the second transistor,
A thin film transistor is formed by forming a conductive film in the contact hole by a droplet discharge method,
Forming a columnar conductive film on the source electrode or the drain electrode of the second transistor;
Forming a first insulating film so as to cover the columnar conductive film and the first and second transistors;
A first electrode is formed on the first insulating film so as to be connected to the columnar conductive film,
Forming a second insulating film so as to cover an end of the first electrode;
Forming an electroluminescent layer in an opening provided in the second insulating film;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
前記ゲート電極上にゲート絶縁膜を介して半導体膜を形成し、
前記半導体膜をパターニングし、
前記パターニングされた半導体膜を覆うようにゲート絶縁膜を形成し、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理が行われた半導体膜上に、液滴吐出法により前記第1及び第2のトランジスタのソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極を用いて、前記ゲート絶縁膜をエッチングすることにより、前記第1のトランジスタのソース電極又はドレイン電極と、前記第2のトランジスタのゲート電極とを接続するためのコンタクトホールを形成し、
前記コンタクトホールに、液滴吐出法により導電膜を形成する
ことにより薄膜トランジスタを形成し、
前記第2のトランジスタの前記ソース電極又は前記ドレイン電極上に柱状の導電膜を形成し、
前記柱状の導電膜及び前記第1及び第2のトランジスタを覆うように、液滴吐出法により第1の絶縁膜を形成し、
前記第1の絶縁膜上において、前記柱状の導電膜と接続するように第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜に設けられた開口部に、液滴吐出法により電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する
ことを特徴とする表示装置の作製方法。 Forming the gate electrodes of the first and second transistors by a droplet discharge method in the region subjected to the base pretreatment,
Forming a semiconductor film on the gate electrode through a gate insulating film;
Patterning the semiconductor film;
Forming a gate insulating film so as to cover the patterned semiconductor film;
A base pretreatment is performed on the patterned semiconductor film,
Forming a source electrode and a drain electrode of the first and second transistors on the semiconductor film on which the base pretreatment has been performed by a droplet discharge method;
A contact hole for connecting the source or drain electrode of the first transistor and the gate electrode of the second transistor is formed by etching the gate insulating film using the source and drain electrodes. Forming,
A thin film transistor is formed by forming a conductive film in the contact hole by a droplet discharge method,
Forming a columnar conductive film on the source electrode or the drain electrode of the second transistor;
Forming a first insulating film by a droplet discharge method so as to cover the columnar conductive film and the first and second transistors;
A first electrode is formed on the first insulating film so as to be connected to the columnar conductive film,
Forming a second insulating film so as to cover an end of the first electrode;
Forming an electroluminescent layer in the opening provided in the second insulating film by a droplet discharge method;
A method for manufacturing a display device, comprising forming a second electrode so as to cover the electroluminescent layer.
平坦化処理を行う第2の処理室と、が配置された処理装置を用いて、
前記第1の処理室において、被処理物の下地前処理を行った領域に、液滴吐出法により導電膜及び絶縁膜を形成し、
大気に曝すことなく前記被処理物を前記第2の処理室に搬送し、
前記第2の処理室において、前記導電膜及び前記絶縁膜に対して平坦化処理を行うことを特徴とする表示装置の作製方法。 A first processing chamber for discharging droplets;
Using a processing apparatus in which a second processing chamber for performing a planarization process is disposed,
In the first processing chamber, a conductive film and an insulating film are formed by a droplet discharge method in a region where the pretreatment of the object to be processed is performed,
Transporting the object to be processed to the second processing chamber without being exposed to the atmosphere;
A method for manufacturing a display device, characterized in that planarization treatment is performed on the conductive film and the insulating film in the second treatment chamber.
前記液滴吐出法はインクジェット法であることを特徴とする表示装置の作製方法。
27. Any one of claims 10 to 26.
A method for manufacturing a display device, wherein the droplet discharge method is an inkjet method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004324614A JP4831954B2 (en) | 2003-11-14 | 2004-11-09 | Method for manufacturing display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003386020 | 2003-11-14 | ||
JP2003386020 | 2003-11-14 | ||
JP2004324614A JP4831954B2 (en) | 2003-11-14 | 2004-11-09 | Method for manufacturing display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005190992A true JP2005190992A (en) | 2005-07-14 |
JP2005190992A5 JP2005190992A5 (en) | 2007-10-25 |
JP4831954B2 JP4831954B2 (en) | 2011-12-07 |
Family
ID=34797141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004324614A Expired - Fee Related JP4831954B2 (en) | 2003-11-14 | 2004-11-09 | Method for manufacturing display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4831954B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103947A (en) * | 2005-10-06 | 2007-04-19 | Seiko Epson Corp | Method for manufacturing thin film transistor and electron device |
JP2007324121A (en) * | 2006-06-01 | 2007-12-13 | Samsung Electronics Co Ltd | Display device and manufacturing method thereof |
JP2008108857A (en) * | 2006-10-25 | 2008-05-08 | Sony Corp | Method of forming via |
JP2009158517A (en) * | 2007-12-25 | 2009-07-16 | Seiko Epson Corp | Method for forming film pattern, method for forming contact hole, method for forming bump and method for manufacturing light-emitting device |
JP2010123655A (en) * | 2008-11-18 | 2010-06-03 | Konica Minolta Holdings Inc | Method of manufacturing organic thin-film transistor array, and the organic thin-film transistor array |
WO2011024770A1 (en) * | 2009-08-26 | 2011-03-03 | 株式会社アルバック | Semiconductor device, liquid crystal display device equipped with semiconductor device, and process for production of semiconductor device |
WO2011142064A1 (en) * | 2010-05-11 | 2011-11-17 | シャープ株式会社 | Active matrix substrate and display panel |
JPWO2014106938A1 (en) * | 2013-01-07 | 2017-01-19 | 富士電機株式会社 | Transparent organic thin film transistor and manufacturing method thereof |
KR20190123805A (en) * | 2009-09-16 | 2019-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR20220053042A (en) * | 2009-09-04 | 2022-04-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and method for manufacturing the same |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10161564A (en) * | 1996-11-28 | 1998-06-19 | Casio Comput Co Ltd | Display device |
JP2001068680A (en) * | 1999-04-06 | 2001-03-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device and fabrication thereof |
JP2003058077A (en) * | 2001-08-08 | 2003-02-28 | Fuji Photo Film Co Ltd | Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method |
JP2003133691A (en) * | 2001-10-22 | 2003-05-09 | Seiko Epson Corp | Method and device for forming film pattern, conductive film wiring, electro-optical device, electronic equipment, and non-contact card medium |
JP2003243328A (en) * | 2001-12-05 | 2003-08-29 | Seiko Epson Corp | Device and method for discharging droplets; device, medium, and method for forming pattern; and device and method for forming wiring |
JP2003257992A (en) * | 2002-03-06 | 2003-09-12 | Matsushita Electric Ind Co Ltd | Method for manufacturing thin film transistor |
JP2003282885A (en) * | 2002-03-26 | 2003-10-03 | Sharp Corp | Semiconductor device and its fabricating method |
JP2003318131A (en) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | Device, manufacturing method therefor and electronic apparatus |
JP2003318516A (en) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | Method and device for forming film, electronic apparatus, and method of manufacturing device |
-
2004
- 2004-11-09 JP JP2004324614A patent/JP4831954B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10161564A (en) * | 1996-11-28 | 1998-06-19 | Casio Comput Co Ltd | Display device |
JP2001068680A (en) * | 1999-04-06 | 2001-03-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device and fabrication thereof |
JP2003058077A (en) * | 2001-08-08 | 2003-02-28 | Fuji Photo Film Co Ltd | Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method |
JP2003133691A (en) * | 2001-10-22 | 2003-05-09 | Seiko Epson Corp | Method and device for forming film pattern, conductive film wiring, electro-optical device, electronic equipment, and non-contact card medium |
JP2003243328A (en) * | 2001-12-05 | 2003-08-29 | Seiko Epson Corp | Device and method for discharging droplets; device, medium, and method for forming pattern; and device and method for forming wiring |
JP2003257992A (en) * | 2002-03-06 | 2003-09-12 | Matsushita Electric Ind Co Ltd | Method for manufacturing thin film transistor |
JP2003282885A (en) * | 2002-03-26 | 2003-10-03 | Sharp Corp | Semiconductor device and its fabricating method |
JP2003318131A (en) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | Device, manufacturing method therefor and electronic apparatus |
JP2003318516A (en) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | Method and device for forming film, electronic apparatus, and method of manufacturing device |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4730275B2 (en) * | 2005-10-06 | 2011-07-20 | セイコーエプソン株式会社 | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
JP2007103947A (en) * | 2005-10-06 | 2007-04-19 | Seiko Epson Corp | Method for manufacturing thin film transistor and electron device |
JP2007324121A (en) * | 2006-06-01 | 2007-12-13 | Samsung Electronics Co Ltd | Display device and manufacturing method thereof |
JP2008108857A (en) * | 2006-10-25 | 2008-05-08 | Sony Corp | Method of forming via |
JP2009158517A (en) * | 2007-12-25 | 2009-07-16 | Seiko Epson Corp | Method for forming film pattern, method for forming contact hole, method for forming bump and method for manufacturing light-emitting device |
JP4661864B2 (en) * | 2007-12-25 | 2011-03-30 | セイコーエプソン株式会社 | Film pattern forming method and light emitting device manufacturing method |
JP2010123655A (en) * | 2008-11-18 | 2010-06-03 | Konica Minolta Holdings Inc | Method of manufacturing organic thin-film transistor array, and the organic thin-film transistor array |
KR101175085B1 (en) | 2009-08-26 | 2012-08-21 | 가부시키가이샤 알박 | Semiconductor device, liquid crystal display device equipped with semiconductor device, and process for production of semiconductor device |
JP4970622B2 (en) * | 2009-08-26 | 2012-07-11 | 株式会社アルバック | Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device |
WO2011024770A1 (en) * | 2009-08-26 | 2011-03-03 | 株式会社アルバック | Semiconductor device, liquid crystal display device equipped with semiconductor device, and process for production of semiconductor device |
KR20220053042A (en) * | 2009-09-04 | 2022-04-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and method for manufacturing the same |
KR102528026B1 (en) | 2009-09-04 | 2023-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and method for manufacturing the same |
US11626521B2 (en) | 2009-09-04 | 2023-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US11211499B2 (en) | 2009-09-16 | 2021-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR20190123805A (en) * | 2009-09-16 | 2019-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR102246529B1 (en) | 2009-09-16 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
US11183597B2 (en) | 2009-09-16 | 2021-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11791417B2 (en) | 2009-09-16 | 2023-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2011142064A1 (en) * | 2010-05-11 | 2011-11-17 | シャープ株式会社 | Active matrix substrate and display panel |
US8592811B2 (en) | 2010-05-11 | 2013-11-26 | Sharp Kabushiki Kaisha | Active matrix substrate and display panel |
JP5133467B2 (en) * | 2010-05-11 | 2013-01-30 | シャープ株式会社 | Active matrix substrate and display panel |
JPWO2014106938A1 (en) * | 2013-01-07 | 2017-01-19 | 富士電機株式会社 | Transparent organic thin film transistor and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4831954B2 (en) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7859187B2 (en) | Display device and method for fabricating the same | |
JP5315317B2 (en) | apparatus | |
US8619219B2 (en) | Thin film transistor, display device and liquid crystal display device and method for manufacturing the same | |
JP3923462B2 (en) | Method for manufacturing thin film transistor | |
US7491590B2 (en) | Method for manufacturing thin film transistor in display device | |
US8518728B2 (en) | Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same | |
US7572718B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI392094B (en) | Light emitting display device, method for manufacturing the same, and tv set | |
JP4614652B2 (en) | Thin film transistor manufacturing method and display device manufacturing method | |
KR20070098850A (en) | Display device | |
JP4652120B2 (en) | Semiconductor device manufacturing apparatus and pattern forming method | |
JP4081580B2 (en) | Method for manufacturing display device | |
JP4831954B2 (en) | Method for manufacturing display device | |
JP4712361B2 (en) | Method for manufacturing thin film transistor | |
JP4393968B2 (en) | Wiring manufacturing method and semiconductor device manufacturing method | |
JP4522904B2 (en) | Method for manufacturing semiconductor device | |
JP4877868B2 (en) | Method for manufacturing display device | |
JP4610173B2 (en) | Method for manufacturing thin film transistor | |
JP2005199269A (en) | Device for discharging liquid drops, pattern forming method and method for manufacturing display device | |
JP2005167229A (en) | Light-emitting device and its manufacturing method | |
JP4657173B2 (en) | Thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |