JP2005183527A - Ｃｍｏｓイメージセンサ - Google Patents

Abstract

【課題】 その目的とするところは、各画素列毎の特性の非対称性をなくし、細線化、薄肉化等によって配線の微細化を行った場合でも、画像上で一列毎に明るさが変わって横縞状に見えるということのないＣＭＯＳイメージセンサを提供することにある。
【解決手段】 複数の画素３２ａ，３２ｂ，３３，３４を二次元的に水平方向、垂直方向に所定ピッチで配列すると共に、垂直方向に隣接する２つの水平画素列３６ａ，３６ｂの各列２つの隣接する４つの画素を、グリーン、レッド、ブルーの３色の色フィルタに対応するよう配置して色ユニットセルＣＣｅを構成し、かつ色ユニットセルＣＣｅのグリーン対応画素３２ａ，３２ｂをそれぞれ奇数画素列３６ａと偶数画素列３６ｂに配置し、レッド対応画素３３とブルー対応画素３４とをそれぞれ異なる画素列に配置するようにしたもので、色ユニットセルＣＣｅのグリーン対応画素３２ａ，３２ｂのパターンが、画素の電荷を検出する電荷検出部１２に対してレイアウト的に略同一に形成されている。
【選択図】 図１

Description

本発明は、例えば携帯電話のモバイルカメラ等に用いられる受光部、電荷検出部、信号増幅部を有してなるＣＭＯＳイメージセンサに関する。

従来技術を図５乃至図１０を参照して説明する。図５は概略を示す構成図であり、図６は要素部分の回路図であり、図７は読み出し動作時のタイミング図であり、図８は回路図であり、図９はカラーフィルタの色配列状態を示す図であり、図１０はセルパターンを示す図である。

周知の通り、ＣＭＯＳイメージセンサ１は、図５に概略構成を示すように、１つのユニットセルＣｅを２つのフォトダイオードでなる画素２と画素アンプ３で構成したものとなっている。そして、１つのユニットセルＣｅを２つのフォトダイオードでなる画素２と画素アンプ３で構成し、さらに複数のユニットセルＣｅを二次元的に水平方向、垂直方向にそれぞれ所定の配列ピッチで略格子状に配置し、複数の画素列を設けて画素部４を構成し、また画素部４の周辺部にタイミング発生回路５と、垂直ライン走査回路６、ノイズキャンセル回路７、さらに水平ライン走査回路８、出力アンプ９を有する読み出し部１０を配置したものとなっている。

また、ＣＭＯＳイメージセンサ１の１画素分の要素部分は、図６にその回路図を示し、図７にその読み出し動作時のタイミングを横方向に時間軸を取って示す構成となっている。すなわち、画素２が転送トランジスタ（Ｔｒ．）１１を介して電荷検出部１２を構成する増幅Ｔｒ．１３のゲートに接続されており、増幅Ｔｒ．１３のゲートにはリセットＴｒ．１４が接続され、リセットＴｒ．１４のドレインには、所定の電圧が印加されるようになっている。さらに、増幅Ｔｒ．１３にはアドレスＴｒ．１５が接続され、アドレスＴｒ．１５のドレインがドレイン電圧線ＤＬに接続されている。

そして、その読み出し動作は、以下の通りとなる。先ずアドレスＴｒ．１５をＯＮして画素２を選択し、次に、リセットＴｒ．１４がＯＮ（オン）することで、電荷検出部１２の電圧をリセットＴｒ．１４のＶｔｈによって決まる電圧に固定する。さらに、リセットＴｒ．１４がＯＦＦ(オフ)し、電荷検出部１２の電圧を基準電圧としてラッチする。そして、転送Ｔｒ．１１をＯＮする。これにより、図示しない光学系で画素部４に集光、結像され、画素２で光電変換され出力された電荷が電荷検出部１２に移動し蓄積され、電荷検出部１２の電位が画素２の電荷に応じた電位となる。こうした電荷検出部１２の電位変動を、さらに増幅Ｔｒ．１３をＯＮして増幅し、さらに電荷検出部１２のラッチ電圧を基準にして、画素２の電荷に応じた電位変動部分Ｓを信号として増幅し、出力する。

また、画素部４は、図８に回路図を示すようになっており、１つのユニットセルＣｅが、対をなす２つのフォトダイオードでなる画素２ａ，２ｂと、２つの画素２ａ，２ｂに対応する２つの転送Ｔｒ．１１ａ，１１ｂを有し、さらに、リセットＴｒ．１４、増幅Ｔｒ．１３、アドレスＴｒ．１５を１つずつ有する構成となっている。そして、画素部４の隣り合う水平方向の画素列の２ラインは、水平方向に配列されたユニットセルＣｅの一方の画素２ａで１ラインを形成し、他方の画素２ｂで残りの１ラインを形成している。なお、画素２ａ，２ｂの水平方向及び垂直方向の配列ピッチ、すなわち画素ピッチは、それぞれ所定のピッチで、画素２ａ，２ｂの配列は略格子状となっている。

また、複数のユニットセルＣｅは、各対応する部位を転送配線ＴＧＬ_ａ，ＴＧＬ_ｂ、リセット配線ＲＳＬ、アドレス配線ＡＤＬ、ドレイン電圧線ＤＬ、信号出力線ＳＬに接続したものとなっている。そして、ＣＭＯＳイメージセンサ１の概略の動作は、水平方向に配列されたユニットセルＣｅにおける一方の画素列の各画素２ａについて、上記の要素部分の読み出し動作を行った後、他方の画素列の各画素２ｂについて読み出し動作を行い、さらに、画素部４の複数のユニットセルＣｅについて繰り返し読み出し動作を行い、こうした読み出し動作で、増幅Ｔｒ．１３から信号出力線ＳＬを通じて図示しない負荷トランジスタに対応した信号を読み出し、読み出し部１０を通じて外部に時系列的に出力するように行われる。

また、カラー画像の撮像を行うＣＭＯＳイメージセンサ１では、画素部４の各画素２ａ，２ｂの前面側に、グリーン（Ｇ）、レッド（Ｒ）、ブルー（Ｂ）の各単色フィルタによって構成したカラーフィルタを配置したものとなる。そして、こうしたカラー対応のＣＭＯＳイメージセンサ１では、Ｇ、Ｒ、Ｂの３色を４つの画素２ａ，２ｂにそれぞれ対応させ、２組のユニットセルＣｅで１つの色ユニットセルＣＣｅとしたものがある。

このようなものでは、カラーフィルタの色配列を、例えば図９に示すように、１つの色ユニットセルＣＣｅに２つのグリーン（Ｇ）部分１６ａ，１６ｂを設け、これらのＧ部分１６ａ，１６ｂとレッド（Ｒ）部分１７、ブルー（Ｂ）部分１８を二次元的に水平方向、垂直方向に配列したものとなっている。すなわち、水平方向の一方の画素列に対応する奇数列１９ａをＧ部分１６ａとＲ部分１７の繰り返しとし、他方の画素列に対応する偶数列１９ｂをＢ部分１８とＧ部分１６ｂの繰り返しとして水平方向、垂直方向に隣接するもの同士異なる色となるようになっている。そして、垂直方向に隣接する奇数列１９ａと偶数列１９ｂの２列、各列２つの隣接する色部分１６ａ，１６ｂ，１７，１８で、１つのカラーユニット２０を構成するものとなっている。

また、１つのカラーユニット２０に対応する色ユニットセルＣＣｅのパターンは、図１０に示すようなもので、色配列の各色部分１６ａ，１６ｂ，１７，１８に対応するグリーン対応画素（Ｇ画素）２１ａ，２１ｂ、レッド対応画素（Ｒ画素）２２、ブルー対応画素（Ｂ画素）２３は、略格子状に配置される。そして、図示しないが半導体基板上には、図９の色配列と同様に、各画素２１ａ，２１ｂ，２２，２３が二次元的に水平方向、垂直方向に配列されており、奇数画素列２４ａにはＧ画素２１ａとＲ画素２２とが繰り返し配列され、偶数画素列２４ｂにはＢ画素２３とＧ画素２１ｂとが繰り返し配列される。なお、色ユニットセルＣＣｅの一方のユニットセルＣｅ_ｓの画素２ａ，２ｂは、Ｇ画素２１ａとＢ画素２３に対応し、他方のユニットセルＣｅ_ｔの画素２ａ，２ｂは、Ｒ画素２２とＧ画素２１ｂに対応する。

さらに、垂直方向に繰り返される奇数画素列２４ａと偶数画素列２４ｂの間には、各色ユニットセルＣＣｅの各画素の配列方向に沿って、Ｇ画素２１ａとＲ画素２２の外方側に略直線状にアドレス配線ＡＤＬが、またＢ画素２３とＧ画素２１ｂの外方側に直線状にリセット配線ＲＳＬがそれぞれ配置されている。またさらに、水平方向に配列された各色ユニットセルＣＣｅの奇数画素列２４ａの画素と偶数画素列２４ｂの画素の間には、各画素の配列方向に沿って直線状に転送配線ＴＧＬ_ａ，ＴＧＬ_ｂが配置されており、さらに転送配線ＴＧＬ_ａ，ＴＧＬ_ｂの間には、各色ユニットセルＣＣｅのＧ画素２１ａとＢ画素２３、Ｒ画素２２とＧ画素２１ｂの間に転送Ｔｒ．１１ａ，１１ｂを各々設けるようにして、電荷検出部１２，１２がそれぞれ配置されている。

また、奇数画素列２４ａの水平方向に配列された画素の間には、各色ユニットセルＣＣｅのＧ画素２１ａとＢ画素２３、Ｒ画素２２とＧ画素２１ｂに対応する各増幅Ｔｒ．１３のドレインとアドレスＴｒ．１５のソースを形成する長方形状のジャンクション部２５が配置されている。さらに、偶数画素列２４ｂの水平方向に配列された画素の間には、ジャンクション部２５よりも小さい長方形状の各色ユニットセルＣＣｅのＧ画素２１ａとＢ画素２３、Ｒ画素２２とＧ画素２１ｂに対応する各リセットＴｒ．１４が配置されている。そして電荷検出部１２とジャンクション部２５、リセットＴｒ．１４とは、接続配線２６によって接続されている。これにより、転送Ｔｒ．１１ａ，１１ｂのドレイン、リセットＴｒ．１４のソース、増幅Ｔｒ．１３のゲートが接続されることになる。

しかし、上記のように構成されたものでは、装置の小型化に伴う各配線の微細化で細線化、薄肉化等を行っていった場合、配線の抵抗増加を招き、例えばアドレスＴｒ．１５のゲートに印加される電圧のタイミングに差ができる。その結果、奇数画素列２４ａと偶数画素列２４ｂとで電荷を読み出す時間が変わってしまい、奇数画素列２４ａの画素と偶数画素列２４ｂの画素とで明るさに差が生じ、画像上では横縞状に見えることになる。そして、カラー撮像を行うものでは、奇数画素列２４ａと偶数画素列２４ｂにそれぞれ対応する画素があるグリーンにおいて、Ｇ画素２１ａとＧ画素２１ｂの形状が、同じ色ユニットセルＣＣｅ中で異なったものとなっており、特性に非対称性が生じ、画像上では一列毎に明るさが変わり、横縞状に見えることになる。

上記のような状況に鑑みて本発明はなされたもので、その目的とするところは、各画素列毎の特性の非対称性をなくし、細線化、薄肉化等によって配線の微細化を行った場合でも、画像上で一列毎に明るさが変わって横縞状に見えるということのないＣＭＯＳイメージセンサを提供することにある。

本発明のＣＭＯＳイメージセンサは、複数の画素を二次元的に水平方向、垂直方向に所定ピッチで配列すると共に、垂直方向に隣接する２つの水平画素列の各列２つの隣接する４つの前記画素を、それぞれ異なる３色の色フィルタに対応するよう配置して色ユニットセルを構成し、かつ前記色ユニットセルの第１色対応画素を両画素列に配置し、第２色対応画素と第３色対応画素とをそれぞれ異なる画素列に配置するようにしたＣＭＯＳイメージセンサにおいて、前記色ユニットセルを構成する２つの前記第１色対応画素のパターンが、該第１色対応画素の電荷を検出する電荷検出部に対してレイアウト的に略同一に形成されていることを特徴とするものであり、
さらに、前記４つの画素が、水平方向、垂直方向に隣接するもの同士異なる色対応画素となるようレイアウトされていることを特徴とするものである。

また、所定間隔を間に設けて垂直方向に隣接し対をなす２つの画素と、これら２つの画素に対応する２つの転送トランジスタと、２つの前記画素に対してそれぞれ１つ設けられたリセットトランジスタ、アドレストランジスタ、増幅トランジスタを備えるユニットセルを、二次元的に水平方向、垂直方向にそれぞれ所定ピッチで略格子状に複数配置し、略格子状に配置した前記ユニットセルの水平方向に配列された一方の画素列の前記画素の画素信号を水平方向に順次読み出しを行った後、垂直方向に隣接する他方の画素列の前記画素の画素信号を水平方向に順次読み出しを行うＣＭＯＳイメージセンサにおいて、前記ユニットセルの前記リセットトランジスタとアドレストランジスタとを、水平方向に該ユニットセルに隣接する隣接ユニットセルとの間に、垂直方向に所定間隔を間に設けて配置し、かつ水平方向に配列された前記画素の間では、前記リセットトランジスタとアドレストランジスタとが交互に配置されるようにすると共に、前記ユニットセルのリセットトランジスタのゲートが前記隣接ユニットセルのアドレストランジスタのゲートに第１の信号配線により接続されており、前記ユニットセルのアドレストランジスタのゲートが前記隣接ユニットセルのリセットトランジスタのゲートに第２の信号配線により接続されていることを特徴とするものであり、
さらに、前記ユニットセルの読み出し時に、前記第１の信号配線にリセット信号が加えられ、第２の信号配線にアドレス信号が加えられ、前記隣接ユニットセルの読み出し時に、前記第１の信号配線にアドレス信号が加えられ、第２の信号配線にリセット信号が加えられることを特徴とするものであり、
さらに、前記ユニットセルの一方の画素列の前記画素が前記隣接ユニットセルの他方の画素列の前記画素と、また前記ユニットセルの他方の画素列の前記画素が前記隣接ユニットセルの一方の画素列の前記画素と略同一形状となっていることを特徴とするものである。

以上の説明から明らかなように、本発明によれば、各画素列毎の特性の非対称性がなく、細線化、薄肉化等によって配線の微細化を行った場合であっても、画像上で一列毎に明るさが変わって横縞状に見えるという不具合を引き起こす虞がない等の効果を奏する。

以下本発明の一実施形態を、図１乃至図４を参照して説明する。図１はセルパターンを示す図であり、図２は図１のＹ矢方向視の断面図であり、図３はセルの結線図であり、図４は読み出し動作時のタイミング図である。なお、センサ全体の概略構成及び要素部分、カラーフィルタの色配列状態等は従来と略同じであるため従来図を参照すると共に、従来と同一部分には同一符号を付して説明を省略し、従来と異なる本発明の構成について説明する。

図１乃至図４において、カラー画像の撮像を行うＣＭＯＳイメージセンサの画素部を構成する１つの色ユニットセルＣＣｅは、グリーン（Ｇ）、レッド（Ｒ）、ブルー（Ｂ）の３色を４つの画素２ａ，２ｂにそれぞれ対応させ、２組のユニットセルＣｅ_ｓ，Ｃｅ_ｔにより構成されている。そして、画素部は、その前面側に配置されるＧ、Ｒ、Ｂの各単色フィルタによって構成したカラーフィルタの、例えば図９に示した色配列に倣い、色ユニットセル３１を二次元的に水平方向、垂直方向に繰り返し配列して構成されている。

また、色ユニットセル３１は、２つの水平方向に隣接するユニットセルＣｅ_ｓ，Ｃｅ_ｔでなり、それぞれが、対をなす２つのフォトダイオードでなる画素２ａ，２ｂと、２つの画素２ａ，２ｂに対応する２つの転送Ｔｒ．１１ａ，１１ｂを有し、さらに、リセットＴｒ．１４、増幅Ｔｒ．１３、アドレスＴｒ．１５を１つずつ有する構成となっている。そして、画素部の隣り合う水平方向の画素列の２ラインは、水平方向に配列されたユニットセルＣｅ_ｓ，Ｃｅ_ｔの一方の画素２ａで１ラインを形成し、他方の画素２ｂで残りの１ラインを形成している。なお、画素２ａ，２ｂの水平方向及び垂直方向の配列ピッチ、すなわち画素ピッチは、それぞれ所定のピッチで、画素２ａ，２ｂの配列は略格子状となっている。

すなわち、１つのカラーユニット２０に対応する色ユニットセルＣＣｅのパターンは、色配列の各色部分１６ａ，１６ｂ，１７，１８に対応する方形状または略方形状のグリーン対応画素（Ｇ画素）３２ａ，３２ｂ、レッド対応画素（Ｒ画素）３３、ブルー対応画素（Ｂ画素）３４を略格子状に配置し、カラーフィルタの各単色フィルタに対向させるようにしたものとなる。そのため装置基板である半導体基板３５には、図９の色配列と同様に、各画素３２ａ，３２ｂ，３３，３４が二次元的に水平方向、垂直方向に配列され、奇数画素列３６ａにはＧ画素３２ａとＲ画素３３とが繰り返し配列され、偶数画素列３６ｂにはＢ画素３４とＧ画素３２ｂとが繰り返し配列される。なお、色ユニットセルＣＣｅの一方のユニットセルＣｅ_ｓの画素２ａ，２ｂは、それぞれＧ画素３２ａとＢ画素３４に対応し、同様に、他方のユニットセルＣｅ_ｔの画素２ａ，２ｂは、それぞれＲ画素３３とＧ画素３２ｂに対応する。

さらに、垂直方向に繰り返される奇数画素列３６ａと偶数画素列３６ｂの間には、各色ユニットセルＣＣｅの各画素の配列方向に沿って、Ｇ画素３２ａとＲ画素３３の外方側である図１中の上方側に、略直線状に第１の信号配線ＡＲＬ_ａが配置され、またＢ画素３４とＧ画素３２ｂの外方側である図１中の下方側に、配列方向に沿って略直線状に第２の信号配線ＡＲＬ_ｂがそれぞれ配置されている。またさらに、水平方向に配列された各色ユニットセルＣＣｅの奇数画素列３６ａの画素と偶数画素列３６ｂの画素の間には、各画素の配列方向に沿って直線状に転送配線ＴＧＬ_ａ，ＴＧＬ_ｂが配置されており、さらに転送配線ＴＧＬ_ａ，ＴＧＬ_ｂの間には、各色ユニットセルＣＣｅのＧ画素３２ａとＢ画素３４、Ｒ画素３３とＧ画素３２ｂの間に転送Ｔｒ．１１ａ，１１ｂを各々設けるようにして、電荷検出部１２，１２がそれぞれ配置されている。

また、奇数画素列３６ａの水平方向に配列された画素の間には、各色ユニットセルＣＣｅの一方のユニットセルＣｅ_ｓのＧ画素３２ａとＢ画素３４に対応するリセットＴｒ．１４が、図１中の一部を切り欠き略方形状としたＧ画素３２ａの右上部に隣接して配置され、他方のユニットセルＣｅ_ｔのＲ画素３３とＧ画素３２ｂに対応する増幅Ｔｒ．１３のドレインとアドレスＴｒ．１５のソースを形成するジャンクション部３７が、図１中の方形状Ｒ画素３３の右側部に隣接して配置されている。

さらに、偶数画素列３６ｂの水平方向に配列された画素の間には、同じく各色ユニットセルＣＣｅの一方のユニットセルＣｅ_ｓのＧ画素３２ａとＢ画素３４に対応する増幅Ｔｒ．１３のドレインとアドレスＴｒ．１５のソースを形成するジャンクション部３７が、図１中の方形状Ｂ画素３４の右側部に隣接して配置され、他方のユニットセルＣｅ_ｔのＲ画素３３とＧ画素３２ｂに対応するリセットＴｒ．１４が、図１中の一部を切り欠き略方形状としたＧ画素３２ｂの右下部に隣接して配置されている。

そして電荷検出部１２とリセットＴｒ．１４、ジャンクション部３７とは、接続配線３８ｓ，３８ｔによって接続されており、これにより、転送Ｔｒ．１１ａ，１１ｂのドレイン、増幅Ｔｒ．１３のゲート、リセットＴｒ．１４のソースが接続されることになる。なお、３９は接続配線３８ｓ，３８ｔと電荷検出部１２の接続部分であり、４０は接続配線３８ｓ，３８ｔとリセットＴｒ．１４のソースの接続部分であり、４１は接続配線３８ｓ，３８ｔとジャンクション部３７の接続部分である。また接続配線３８ｓ，３８ｔは、図２に断面図を示すように、Ｇ画素３２ａやＢ画素３４、転送配線ＴＧＬ_ａ，ＴＧＬ_ｂ等が形成された半導体基板３５上に絶縁層４２を成層し、これを間に介するようにして形成されている。

また、上記のように構成したものでは、一方のユニットセルＣｅ_ｓと他方のユニットセルＣｅ_ｔとは、片方のパターンを水平方向の対称軸を中心に反転させることで両ユニットセルＣｅ_ｓ，Ｃｅ_ｔのパターンは同一のものとなり、Ｇ画素３２ａとＧ画素３２ｂのパターンは、それぞれの電荷を検出する電荷検出部１２に対してレイアウト的に同一に形成され、略同一形状をしたものとなる。すなわち、隣接して設けられるリセットＴｒ．１４やジャンクション部３７等の形状に対応して、奇数画素列３６ａではＧ画素３２ａを一部切り欠き略方形状とし、同様に偶数画素列３６ｂではＧ画素３２ｂを一部切り欠き略方形状としたり、また第１の信号配線ＡＲＬ_ａと第２の信号配線ＡＲＬ_ｂのリセットＴｒ．１４との交差部分をそれぞれ折曲し、折曲部分をリセットＴｒ．１４のゲートとの接続部分としたりするなどして各部を形成、配置することで、奇数画素列３６ａと偶数画素列３６ｂとは、水平方向に配列された画素のパターンや各部のパターンが、１ピッチずらした状態で鏡映対称の形態を有するものとなる。

さらにまた、上記構成の色ユニットセルＣＣｅの結線状態は、図３に示す通りであって、一方のユニットセルＣｅ_ｓは、Ｇ画素３２ａとＢ画素３４が、それぞれ対応する転送Ｔｒ．１１ａ，１１ｂのソースに接続されており、両転送Ｔｒ．１１ａ，１１ｂのゲートには、画素信号を読み出すための転送パルスがそれぞれ転送配線ＴＧＬ_ａ，ＴＧＬ_ｂから印加可能となっている。また両転送Ｔｒ．１１ａ，１１ｂのドレインは、リセットＴｒ．１４のソースと増幅Ｔｒ．１３のゲートに接続されている。さらにリセットＴｒ．１４には、ドレインがドレイン電圧線ＤＬに接続され、ゲートが第１の信号配線ＡＲＬ_ａに接続されており、ゲートに電荷検出部１２を所定の電圧にリセットするためのリセットパルスを第１の信号配線ＡＲＬ_ａを通じて印加することが可能となっている。

さらに増幅Ｔｒ．１３は、ソースが対応する信号出力線ＳＬに接続され、ジャンクション部３７を介してアドレスＴｒ．１５のソースに接続されている。またアドレスＴｒ．１５は、ドレインがドレイン電圧線ＤＬに接続され、ゲートが第２の信号配線ＡＲＬ_ｂに接続されており、ゲートに水平方向に配列されたアドレスＴｒ．１５を選択するためのアドレスパルスが第２の信号配線ＡＲＬ_ｂを通じて印加可能となっている。そして、アドレスＴｒ．１５の選択によって、対応する増幅Ｔｒ．１３を通じて信号出力線ＳＬに画素信号が出力され、読み出しが行われる。

また、他方のユニットセルＣｅ_ｔは、Ｒ画素３３とＧ画素３２ｂが、それぞれ対応する転送Ｔｒ．１１ａ，１１ｂのソースに接続されており、両転送Ｔｒ．１１ａ，１１ｂのゲートには、画素信号を読み出すための転送パルスがそれぞれ転送配線ＴＧＬ_ａ，ＴＧＬ_ｂから印加可能となっている。また両転送Ｔｒ．１１ａ，１１ｂのドレインは、リセットＴｒ．１４のソースと増幅Ｔｒ．１３のゲートに接続されている。さらにリセットＴｒ．１４には、ドレインがドレイン電圧線ＤＬに接続され、ゲートが第２の信号配線ＡＲＬ_ｂに接続されており、ゲートに電荷検出部１２を所定の電圧にリセットするためのリセットパルスを第２の信号配線ＡＲＬ_ｂを通じて印加することが可能となっている。

さらに増幅Ｔｒ．１３は、ソースが対応する信号出力線ＳＬに接続され、ジャンクション部３７を介してアドレスＴｒ．１５のソースに接続されている。またアドレスＴｒ．１５は、ドレインがドレイン電圧線ＤＬに接続され、ゲートが第１の信号配線ＡＲＬ_ａに接続されており、ゲートに水平方向に配列されたアドレスＴｒ．１５を選択するためのアドレスパルスが第１の信号配線ＡＲＬ_ａを通じて印加可能となっている。そして、アドレスＴｒ．１５の選択によって、対応する増幅Ｔｒ．１３を通じて信号出力線ＳＬに画素信号が出力され、読み出しが行われる。

また、こうした構成の色ユニットセルＣＣｅにおける読み出し動作は、次のように行われる。先ず水平方向に配列されたユニットセルＣｅ_ｓ，Ｃｅ_ｔにおける一方の奇数画素列３６ａの各Ｇ画素３２ａ、Ｒ画素３３について、配列方向に順に読み出しが行われ、最初のユニットセルＣｅ_ｓのＧ画素３２ａでの読み出し動作は、図４に示すようにアドレスＴｒ．１５のゲートに第２の信号配線ＡＲＬ_ｂを通じてアドレスパルスを印加し、アドレスＴｒ．１５をＯＮし、Ｇ画素３２ａを選択する。

次に、リセットＴｒ．１４のゲートに第１の信号配線ＡＲＬ_ａを通じてリセットパルスを印加する。それによりリセットＴｒ．１４はＯＮ（オン）し、電荷検出部１２の電圧をリセットＴｒ．１４のＶｔｈによって決まる電圧に固定し、さらに、リセットＴｒ．１４がＯＦＦ(オフ)することで、電荷検出部１２の電圧を基準電圧としてラッチする。続いて、転送Ｔｒ．１１ａのゲートに転送配線ＴＧＬ_ａを通じて転送パルスを印加し、印加転送Ｔｒ．１１をＯＮする。これにより、図示しない光学系で集光、結像がなされ、Ｇ画素３２ａで光電変換され出力された電荷が電荷検出部１２に移動し蓄積され、電荷検出部１２の電位がＧ画素３２ａの電荷に応じた電位となる。こうした電荷検出部１２の電位変動を、ゲートが電荷検出部１２に接続されている増幅Ｔｒ．１３をＯＮして増幅し、さらに電荷検出部１２のラッチ電圧を基準にして、Ｇ画素３２ａの電荷に応じた電位変動部分Ｓ_ｓを信号として増幅し、信号出力線ＳＬに画素信号が出力され、読み出しが行われる。

そして、ユニットセルＣｅ_ｓのＧ画素３２ａでの読み出しが終了すると、水平方向に並ぶ次のユニットセルＣｅ_ｔのＲ画素３３での読み出し動作に移る。Ｒ画素３３での読み出しは、アドレスＴｒ．１５のゲートに第１の信号配線ＡＲＬ_ａを通じてアドレスパルスを印加し、アドレスＴｒ．１５をＯＮし、Ｒ画素３３を選択する。

次に、リセットＴｒ．１４のゲートに第２の信号配線ＡＲＬ_ｂを通じてリセットパルスを印加する。それによりリセットＴｒ．１４はＯＮし、電荷検出部１２の電圧をリセットＴｒ．１４のＶｔｈによって決まる電圧に固定し、さらに、リセットＴｒ．１４がＯＦＦすることで、電荷検出部１２の電圧を基準電圧としてラッチする。続いて、転送Ｔｒ．１１ａのゲートに転送配線ＴＧＬ_ａを通じて転送パルスを印加し、印加転送Ｔｒ．１１をＯＮする。これにより、図示しない光学系で集光、結像がなされ、Ｒ画素３３で光電変換され出力された電荷が電荷検出部１２に移動し蓄積され、電荷検出部１２の電位がＲ画素３３の電荷に応じた電位となる。こうした電荷検出部１２の電位変動を、ゲートが電荷検出部１２に接続されている増幅Ｔｒ．１３をＯＮして増幅し、さらに電荷検出部１２のラッチ電圧を基準にして、Ｒ画素３３の電荷に応じた電位変動部分Ｓ_ｔを信号として増幅し、信号出力線ＳＬに画素信号が出力され、読み出しが行われる。

以降、上記を繰り返すことによって奇数画素列３６ａの各Ｇ画素３２ａ、Ｒ画素３３についての読み出しを終了した後、偶数画素列３６ｂの各Ｂ画素３４、Ｇ画素３２ｂについての読み出しを行う。偶数画素列３６ｂにおける読み出し動作も、奇数画素列３６ａにおける読み出し動作と同様に、ユニットセルＣｅ_ｓのＢ画素３４の読み出動作では、第１の信号配線ＡＲＬ_ａを通じてリセットパルスを印加し、第２の信号配線ＡＲＬ_ｂを通じてアドレスパルスを印加する。またユニットセルＣｅ_ｔのＧ画素３２ｂの読み出動作では、第２の信号配線ＡＲＬ_ｂを通じてリセットパルスを印加し、第１の信号配線ＡＲＬ_ａを通じてアドレスパルスを印加する。そして、画素部の垂直方向に並ぶ他の奇数画素列３６ａの各Ｇ画素３２ａ、Ｒ画素３３や偶数画素列３６ｂの各Ｂ画素３４、Ｇ画素３２ｂについても、同様に繰り返すようにして読み出しを行う。

以上、説明した通り、上記構成とすることで、奇数画素列３６ａと偶数画素列３６ｂとが、水平方向に配列されたそれぞれの画素のパターンや各部のパターンが、対称な形態をなすものであるから、各配線の微細化で細線化、薄肉化等を行った場合でも、奇数画素列３６ａと偶数画素列３６ｂとで明るさに差が生じるということがなくなり、画像上で横縞状に見えるといったことがなくなる。また、奇数画素列３６ａと偶数画素列３６ｂとに同色のグリーンに対応する画素のＧ画素３２ａとＧ画素３２ｂを有するものの、両Ｇ画素３２ａ，３２ｂのパターンが、同一の電荷検出部１２に対してレイアウト的に同一に形成されており、特性の非対称性がなく、同一色内で差が生じるといったこともなくなる。

なお、上記の実施形態においてはカラーフィルタを画素の前面側に対向配置したカラー画像の撮像を行うイメージセンサについて説明したが、モノクロ画像の撮像を行うイメージセンサであってもよい。

本発明の一実施形態におけるセルパターンを示す図である。 図１におけるＹ矢方向視の断面図である。 本発明の一実施形態におけるセルの結線図である。 本発明の一実施形態における読み出し動作時のタイミング図である。 ＣＭＯＳイメージセンサの概略を示す構成図である。 ＣＭＯＳイメージセンサの要素部分の回路図である。 ＣＭＯＳイメージセンサの要素部分の読み出し動作時のタイミング図である。 従来技術の回路図である。 カラーフィルタの色配列状態を示す図である。 従来技術のセルパターンを示す図である。

符号の説明

１１ａ，１１ｂ…転送トランジスタ
１２…電荷検出部
１３…増幅トランジスタ
１４…リセットトランジスタ
１５…アドレストランジスタ
３２ａ，３２ｂ…グリーン対応画素（Ｇ画素）
３３…レッド対応画素（Ｒ画素）
３４…ブルー対応画素
３６ａ…奇数画素列
３６ｂ…偶数画素列
ＡＲＬ_ａ…第１の信号配線
ＡＲＬ_ｂ…第２の信号配線
ＣＣｅ…色ユニットセル
Ｃｅ_ｓ，Ｃｅ_ｔ…ユニットセル

Claims (5)

1. 複数の画素を二次元的に水平方向、垂直方向に所定ピッチで配列すると共に、垂直方向に隣接する２つの水平画素列の各列２つの隣接する４つの前記画素を、それぞれ異なる３色の色フィルタに対応するよう配置して色ユニットセルを構成し、かつ前記色ユニットセルの第１色対応画素を両画素列に配置し、第２色対応画素と第３色対応画素とをそれぞれ異なる画素列に配置するようにしたＣＭＯＳイメージセンサにおいて、前記色ユニットセルを構成する２つの前記第１色対応画素のパターンが、該第１色対応画素の電荷を検出する電荷検出部に対してレイアウト的に略同一に形成されていることを特徴とするＣＭＯＳイメージセンサ。
2. 前記４つの画素が、水平方向、垂直方向に隣接するもの同士異なる色対応画素となるようレイアウトされていることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
3. 所定間隔を間に設けて垂直方向に隣接し対をなす２つの画素と、これら２つの画素に対応する２つの転送トランジスタと、２つの前記画素に対してそれぞれ１つ設けられたリセットトランジスタ、アドレストランジスタ、増幅トランジスタを備えるユニットセルを、二次元的に水平方向、垂直方向にそれぞれ所定ピッチで略格子状に複数配置し、略格子状に配置した前記ユニットセルの水平方向に配列された一方の画素列の前記画素の画素信号を水平方向に順次読み出しを行った後、垂直方向に隣接する他方の画素列の前記画素の画素信号を水平方向に順次読み出しを行うＣＭＯＳイメージセンサにおいて、前記ユニットセルの前記リセットトランジスタとアドレストランジスタとを、水平方向に該ユニットセルに隣接する隣接ユニットセルとの間に、垂直方向に所定間隔を間に設けて配置し、かつ水平方向に配列された前記画素の間では、前記リセットトランジスタとアドレストランジスタとが交互に配置されるようにすると共に、前記ユニットセルのリセットトランジスタのゲートが前記隣接ユニットセルのアドレストランジスタのゲートに第１の信号配線により接続されており、前記ユニットセルのアドレストランジスタのゲートが前記隣接ユニットセルのリセットトランジスタのゲートに第２の信号配線により接続されていることを特徴とするＣＭＯＳイメージセンサ。
4. 前記ユニットセルの読み出し時に、前記第１の信号配線にリセット信号が加えられ、第２の信号配線にアドレス信号が加えられ、前記隣接ユニットセルの読み出し時に、前記第１の信号配線にアドレス信号が加えられ、第２の信号配線にリセット信号が加えられることを特徴とする請求項３記載のＣＭＯＳイメージセンサ。
5. 前記ユニットセルの一方の画素列の前記画素が前記隣接ユニットセルの他方の画素列の前記画素と、また前記ユニットセルの他方の画素列の前記画素が前記隣接ユニットセルの一方の画素列の前記画素と略同一形状となっていることを特徴とする請求項３記載のＣＭＯＳイメージセンサ。

Images