JP2005166786A - 不純物拡散方法及び半導体装置の製造方法、並びに半導体装置 - Google Patents
不純物拡散方法及び半導体装置の製造方法、並びに半導体装置 Download PDFInfo
- Publication number
- JP2005166786A JP2005166786A JP2003401290A JP2003401290A JP2005166786A JP 2005166786 A JP2005166786 A JP 2005166786A JP 2003401290 A JP2003401290 A JP 2003401290A JP 2003401290 A JP2003401290 A JP 2003401290A JP 2005166786 A JP2005166786 A JP 2005166786A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- diffusion
- insulating film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】エッチング制御のばらつきなどに依存することのない不純物拡散方法を提供する。また、互いに閾値電圧の異なる電界効果トランジスタを、同一基板上に形成する際に、エッチング制御のばらつきなどに依存することのないようにし、かつ製品歩留まりを向上させる。
【解決手段】同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして前記半導体基板内に不純物を拡散させる。第1の電界効果トランジスタの第1ゲート拡散層上及び第2の電界効果トランジスタの第2ゲート拡散層上に、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第1ゲート拡散層と前記第2ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させる。
【選択図】 図6
【解決手段】同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして前記半導体基板内に不純物を拡散させる。第1の電界効果トランジスタの第1ゲート拡散層上及び第2の電界効果トランジスタの第2ゲート拡散層上に、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第1ゲート拡散層と前記第2ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させる。
【選択図】 図6
Description
この発明は、不純物拡散方法及び半導体装置の製造方法、並びに半導体装置に関する。
半導体プロセスにおいて、半導体基板内に不純物を注入する技術は必要不可欠であり、例えば後述する電界効果型トランジスタの製造では、閾値電圧を決定するために半導体基板内にP型不純物を拡散させている。
他方、近年ではマイクロ波帯を中心とする高い周波数の電波が利用されている携帯電話などの移動体通信機器などでは、高周波信号の送受信における増幅、スイッチング及びミキシングなどに、一つのチップ上にパワーアンプ、スイッチ等の複数の機能回路を設けた通信用MMIC(Monolithic Microwave IC)が用いられている。
かかる通信用MMICには、化合物半導体を材料として製造されたショットキー型電界効果トランジスタ(MESFET:Metal-Semiconductor Field Effect Transistor)や接合型電界効果トランジスタ(JFET:Junction Field Effect Transistor)などの前記電界効果型トランジスタ(FET:Field Effect Transistor)が多用されているが、高集積化の観点から、一つの基板上に、異なる閾値電圧を有するFETを混載することが重要となってきている。
このようなことから、同一の半導体基板上に異なる閾値電圧を有する複数のトランジスタを形成した半導体装置が種々提案されてきている(例えば、特許文献1を参照)。
ここで、接合型高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)において異なる閾値電圧を有するFETを同一基板上にモノリシックに形成する技術の一例を、図8〜図14を参照しながら説明する。
図8は素子分離により、FET部分以外の半導体基板が不活性化された状態の断面視による説明図である。ここでは、左側のFET−1を閾値電圧の高いエンハンスメント型電界効果トランジスタ(E−FET)、右側のFET−2をデプレッション型電界効果トランジスタ(D−FET)としており、図中、100は半導体基板、110、120はチャネル層、130,140は拡散層、150は絶縁膜である。
先ず、図9に示すように、レジスト160でマスクし、図10に示すように、前記絶縁膜150のみならず、FET−1側の拡散層130まで選択的にエッチングして層厚を薄くする。
次いで、図11に示すように、再度レジスト170を用いてパターンニングを行い、図12に示すようにFET−2側の絶縁膜150を開口する。
そして、ゲート形成工程において、図13に示すようにゲート部へ同時にP型不純物を拡散する。このとき、図示するように、開口直下部180,190における両拡散層130,140は厚さが異なることから、図14に示すように、FET−1とFET−2とのゲート拡散には実効的な拡散深さが生じ、それぞれの閾値電圧が異なるものとなる。
特開2003−298060号公報
ところが、上述した製法では、エンハンスメント型とするFET−1の拡散層130のエッチング量は数nmしかなく、エッチング制御が極めて難しいものとなっていた。
したがって、実際のエッチング量のばらつきも大きくなって、E−FETの閾値電圧の制御は非常に困難であった。
また、前記E−FETの閾値電圧を、D−FETの閾値電圧との相関によって決定する方法もあるが、例えばD−FETの閾値電圧を調整するために拡散を追い込んでいくと、拡散の追い込みが多くなるにしたがってE−FETのゲート拡散層が深くなりすぎてしまい、E−FETの閾値電圧が規格外の値になってしまうおそれがあった。
このように、同一の半導体基板上に閾値電圧の異なるトランジスタをモノリシックに形成することは、極めて重要でありながら製造時における歩留まりの向上を図ることが困難な状況にある。
本発明は、上記課題を解決することのできる不純物拡散方法及び半導体装置の製造方法、並びに半導体装置を提供することを目的としている。
請求項1記載の本発明では、同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして前記半導体基板内に同時に不純物を拡散させることとした。
請求項2記載の本発明では、同一の半導体基板上に、互いに閾値電圧の異なる第1の電界効果トランジスタと第2の電界効果トランジスタとを設けた半導体装置の製造方法において、前記第1の電界効果トランジスタの第1ゲート拡散層上及び前記第2の電界効果トランジスタの第2ゲート拡散層上に、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第1ゲート拡散層と前記第2ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させることとした。
請求項3記載の本願発明では、同一の半導体基板上に、互いに閾値電圧の異なる第1の電界効果トランジスタと第2の電界効果トランジスタとを設けた半導体装置において、前記第1の電界効果トランジスタの第1ゲート拡散層上及び前記第2の電界効果トランジスタの第2ゲート拡散層上に露出させた互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして同時に不純物を拡散させ、前記第1ゲート拡散層と前記第2ゲート拡散層とにおける不純物の拡散深さを異ならせた。
(1)請求項1記載の本発明では、同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして前記半導体基板内に同時に不純物を拡散させることとしたので、制御が困難な半導体基板内の拡散層へのエッチングが不要となり、これを同一半導体基板上に異なる閾値電圧を有するFETを形成する技術に応用すれば、製法が容易になるとともに、製品歩留まりなどの向上を図ることが可能となる。
(2)請求項2記載の本発明によれば、同一の半導体基板上に、互いに閾値電圧の異なる第1の電界効果トランジスタと第2の電界効果トランジスタとを設けた半導体装置の製造方法において、前記第1の電界効果トランジスタの第1ゲート拡散層上及び前記第2の電界効果トランジスタの第2ゲート拡散層上に、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第1ゲート拡散層と前記第2ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させることとしたので、制御が困難な半導体基板内の拡散層へのエッチングが不要となり、かかるエッチングのばらつきに依存することなく同一半導体基板上に異なる閾値電圧を有する電界効果トランジスタを形成することが可能となり、かつ製品歩留まりの向上も期待できる。
(3)請求項3記載の本願発明によれば、同一の半導体基板上に、互いに閾値電圧の異なる第1の電界効果トランジスタと第2の電界効果トランジスタとを設けた半導体装置において、前記第1の電界効果トランジスタの第1ゲート拡散層上及び前記第2の電界効果トランジスタの第2ゲート拡散層上に露出させた互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして同時に不純物を拡散させ、前記第1ゲート拡散層と前記第2ゲート拡散層とにおける不純物の拡散深さを異ならせたので、安価なMMICなどを提供することが可能となる。
本発明は、同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして前記半導体基板内に同時に不純物を拡散させるようにしたものである。
すなわち、拡散マスクとして物性の異なる複数の絶縁膜を用意して、各絶縁膜を半導体基板上に露出させ、これらに拡散用開口を設けた後、所定の不純物を同時に拡散させていくものであるが、かかる方法によれば、前記両拡散用開口部へのそれぞれの不純物の導入量が結果的に異なってくる。
これは、第1絶縁膜と第2絶縁膜とで物性が異なることに起因しているもので、拡散材料である不純物の原子あるいは分子の表面マイグレーション長が異なることや不純物の原子あるいは分子の絶縁膜への吸着や反応の難易度によるものと考えられる。
このように、絶縁膜の物性の違いとして、例えば拡散材料である不純物の原子あるいは分子の表面マイグレーション長を異ならせるものを採用することで、それぞれの拡散用開口への不純物の移動度合いを異ならせて、同一基板内に深さの異なる不純物拡散を実現可能としているのである。
ここで、マイグレーション長とは、エピタキシャル成長や不純物拡散において、原料となる原子あるいは分子が物質の表面上を単位時間あたりに移動する距離を示している。
また、不純物拡散は、その拡散深さによってEFTなどの閾値電圧を決定することができることから、上述した不純物拡散方法を同一半導体基板上に異なる閾値電圧を有するFETを形成する技術に応用することができる。
そこで、同一の半導体基板上に、互いに閾値電圧の異なる第1の電界効果トランジスタと第2の電界効果トランジスタとを設けた半導体装置を製造する場合において、前記第1の電界効果トランジスタの第1ゲート拡散層上及び前記第2の電界効果トランジスタの第2ゲート拡散層上に、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第1ゲート拡散層と前記第2ゲート拡散層とに拡散深さを異ならせて不純物を同時に拡散させ、拡散部分の底部とチャネル層との距離とをそれぞれ異ならせることにより、前記第1の電界効果トランジスタと第2の電界効果トランジスタとの閾値電圧を異ならせることができる。
このとき、上記半導体装置の半導体基板としては、電子移動度が大きく高速デバイスに適しているGaAs(ガリウム砒素)などの化合物半導体基板を用いることが好ましい。
このように、本実施の形態によれば、従来のように、制御が困難な半導体基板内の拡散層へのエッチングが不要となり、かかるエッチングのばらつきに依存することなく同一半導体基板上に異なる閾値電圧を有するFETを容易に形成することが可能となる。なおかつ製品歩留まりの向上も期待できる。
また、前記第1の電界効果トランジスタをエンハンスメント形電界効果トランジスタ(E−FET)、前記第2の電界効果トランジスタをデプレッション形電界効果トランジスタ(D−FET)とし、また、前記第1絶縁膜をSiN膜、前記第2絶縁膜をSiO2膜とすることができる。前記SiN膜上では、例えば拡散不純物ZnはSiO2膜よりも大きなマイグレーション長を示すと考えられている。
これにより、例えば通信用MMICへE−FETとD−FETとの混載が可能となり、しかも、上記SiN膜やSiO2膜は、従来絶縁膜として用いられるものであって、拡散マスクとして特別な材料を用いる必要はないことからコスト増のおそれもなく、安価なMMICなどを提供することが可能となる。
以下、図面を参照しながら本発明の実施の形態をより具体的に説明する。
図1〜図7は、本発明に係る半導体装置としての接合型高電子移動度トランジスタの製造工程の一部を示しており、理解を容易にするために、各図面の左側にE−FETを、右側にD−FETを配置して説明する。
図1に示すように、予め素子分離してFET部分以外の部分が不活性化されたGaAs等の化合物半導体基板10上に、周知の方法によりSi等のイオンを注入してD−FET及びE−FETの各チャネル層21,31を形成するとともに、両チャネル層21,31上に拡散層22,32を形成し、化合物半導体基板10上に、先ずプラズマCVD法などによって、SiN膜からなる第1絶縁膜4を成膜する。膜厚は300nm程度とする。
次いで、図2に示すように、前記第1絶縁膜4上に、SiO2膜からなる第2絶縁膜5を同様に成膜する。この膜厚も300nm程度とする。
これら第1絶縁膜4と第2絶縁膜5とは物性が異なり、特に、両者では拡散材料である不純物の原子あるいは分子の表面マイグレーション長や吸着率が互いに異なると考えられている。なお、絶縁膜材料としては、必ずしもSiN膜とSiO2膜とを用いる必要はないが、RIE(反応性イオンエッチング)技術などのエッチングで選択エッチングが可能なものとする。
また、本実施の形態で用いたSiO2膜は、半絶縁性のGaAsである化合物半導体基板10上では、酸素原子がSiO2膜から化合物半導体基板10内に進入するおそれがあるので、化合物半導体基板10上に直接ではなく、第1絶縁膜4上に成膜する第2絶縁膜5として用いている。そして、本実施形態で用いた前記SiN膜からなる第1絶縁膜4上では、拡散材料であるZnなどの不純物は、より大きなマイグレーション長を示すものと考えられている。このように、絶縁膜の種類を決定する場合は、絶縁膜の物性、半導体基板の種類、FETの種類、さらにはFETの閾値電圧などを勘案する必要がある。
次に、図3に示すように、D−FETのゲート形成領域を開口するために、第1のレジストパターン6を第2絶縁膜5上に形成する。ここでは、拡散深さの浅いD−FETを形成するために、そのゲート部周辺のみを残すようにパターンニングしている。
そして、RIEなどの異方性エッチングにより第2絶縁膜5を選択的にエッチングした後にレジストを除去すれば、図4に示すように、化合物半導体基板10上には第1絶縁膜4と第2絶縁膜5の物性の異なる2つの絶縁膜が露出する。
次に、図5に示すように、前記第1絶縁膜4と第2絶縁膜5の表面上に、第2のレジストパターン7を形成し、拡散深さの浅いD−FETを形成するために形成した開口部50に対応させるとともに、E−FETのゲート形成領域を開口するためにそのゲート部周辺のみを残すようにパターンニングし、さらにRIEなどの異方性エッチングを選択的に行って、E−FETのゲート部開口部23とD−FETのゲート開口部33とを形成する。このようにして、化合物半導体基板10上には、ゲート領域が第1絶縁膜4に囲まれたE−FETの形成領域と、ゲート領域が第2絶縁膜5に囲まれたD−FET形成領域が形成されることになる(図6)。
前述したように、第1絶縁膜4は、第2絶縁膜5に比べてマイグレーション長が大きいとされているために、同一雰囲気下で同時に気相拡散させた場合でも、図6に示すように、D−FETのゲート開口部33よりもE−FETのゲート開口部23の方へ、より多くの不純物原子あるいは分子が供給され、化合物半導体基板10のエピタキシャル結晶への拡散速度が速くなる。その結果、図7に示すように、同一基板内に、異なる深さで不純物拡散が実現する。
その後、コンタクトホール形成工程や電極の形成工程などの周知の工程を経て、最終的に閾値電圧が互いに異なるFETを同一基板上に形成することができる。
そして、これをMMICなどに採用することで、従来のように、拡散層にエッチングばらつきなどに依存することがなくなり、製品歩留まりが良好で安価な製品提供が可能となる。
4 第1絶縁膜
5 第2絶縁膜
10 化合物半導体基板
21,31 チャネル層
22,32 拡散層
23,33 ゲート開口部
5 第2絶縁膜
10 化合物半導体基板
21,31 チャネル層
22,32 拡散層
23,33 ゲート開口部
Claims (3)
- 同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして前記半導体基板内に同時に不純物を拡散させることを特徴とする不純物拡散方法。
- 同一の半導体基板上に、互いに閾値電圧の異なる第1の電界効果トランジスタと第2の電界効果トランジスタとを設けた半導体装置の製造方法において、
前記第1の電界効果トランジスタの第1ゲート拡散層上及び前記第2の電界効果トランジスタの第2ゲート拡散層上に、互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第1ゲート拡散層と前記第2ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させることを特徴とする半導体装置の製造方法。 - 同一の半導体基板上に、互いに閾値電圧の異なる第1の電界効果トランジスタと第2の電界効果トランジスタとを設けた半導体装置において、
前記第1の電界効果トランジスタの第1ゲート拡散層上及び前記第2の電界効果トランジスタの第2ゲート拡散層上に露出させた互いに物性の異なる第1絶縁膜と第2絶縁膜とを拡散マスクとして同時に不純物を拡散させ、前記第1ゲート拡散層と前記第2ゲート拡散層とにおける不純物の拡散深さを異ならせたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003401290A JP2005166786A (ja) | 2003-12-01 | 2003-12-01 | 不純物拡散方法及び半導体装置の製造方法、並びに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003401290A JP2005166786A (ja) | 2003-12-01 | 2003-12-01 | 不純物拡散方法及び半導体装置の製造方法、並びに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005166786A true JP2005166786A (ja) | 2005-06-23 |
Family
ID=34725271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003401290A Pending JP2005166786A (ja) | 2003-12-01 | 2003-12-01 | 不純物拡散方法及び半導体装置の製造方法、並びに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005166786A (ja) |
-
2003
- 2003-12-01 JP JP2003401290A patent/JP2005166786A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6555839B2 (en) | Buried channel strained silicon FET using a supply layer created through ion implantation | |
US7989296B2 (en) | Semiconductor device and method of manufacturing same | |
KR970004457B1 (ko) | 반도체 장치 및 그 제조 방법 | |
EP0119089B1 (en) | Gaas semiconductor device and a method of manufacturing it | |
US7297583B2 (en) | Method of making strained channel CMOS transistors having lattice-mismatched epitaxial | |
WO2002031886A1 (en) | Monolithically integrated e/d mode hemt and method for fabricating the same | |
JPS6215863A (ja) | 自己整合金属−半導体電界効果トランジスタの製造方法 | |
US7923346B2 (en) | Field effect transistor structure with an insulating layer at the junction | |
US20030232467A1 (en) | High mobility transistors in SOI and method for forming | |
US4717685A (en) | Method for producing a metal semiconductor field effect transistor | |
US6455361B1 (en) | Semiconductor device and manufacturing method of the same | |
JP2005166786A (ja) | 不純物拡散方法及び半導体装置の製造方法、並びに半導体装置 | |
US5824575A (en) | Semiconductor device and method of manufacturing the same | |
KR930000603B1 (ko) | 반도체장치 및 그 제조방법 | |
JP3858888B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
CA2104745A1 (en) | Field effect transistor | |
JP2000195871A (ja) | 半導体装置とその製造方法 | |
JPH11233731A (ja) | ショットキーゲートfetおよびモノリシック型マイクロ波集積回路装置ならびにその製造方法 | |
JPS63131584A (ja) | 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法 | |
JPH1197452A (ja) | 半導体装置 | |
JPS5979576A (ja) | 電界効果型半導体装置 | |
JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
JPH0456139A (ja) | 電界効果トランジスタ、その製造方法およびこれを用いた半導体集積回路 | |
JPH06132319A (ja) | 半導体装置の製造方法 | |
JPH01144684A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタの製造方法 |