JP2005166748A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005166748A
JP2005166748A JP2003400376A JP2003400376A JP2005166748A JP 2005166748 A JP2005166748 A JP 2005166748A JP 2003400376 A JP2003400376 A JP 2003400376A JP 2003400376 A JP2003400376 A JP 2003400376A JP 2005166748 A JP2005166748 A JP 2005166748A
Authority
JP
Japan
Prior art keywords
substrate
electrode
pad
semiconductor device
deforming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003400376A
Other languages
English (en)
Other versions
JP4127198B2 (ja
Inventor
Hidemi Senda
英美 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2003400376A priority Critical patent/JP4127198B2/ja
Publication of JP2005166748A publication Critical patent/JP2005166748A/ja
Application granted granted Critical
Publication of JP4127198B2 publication Critical patent/JP4127198B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】 本発明は、半導体装置に関し、基板電極の基板への接合の確実性を向上させることを目的とする。
【解決手段】 半導体装置20は、基板22の電位を外部に取り出すために設けられた、電極パッドが配設される方形状のパッド部52と、パッド部52から延設する棒状の変形部54と、変形部54に接続し変形部54の変形により基板22に接合する方形状の基板接合部56と、からなる基板電極34を備える。パッド部52に、変形部54の延設方向と平行に延びる支持部80,82を一体に形成する。支持部80,82の基板接合部56側端部に、変形部54側へ突起する横方向ストッパ84,86を設ける。横方向ストッパ84,86は、基板接合部56の基板22への接合工程時に変形部54が枠体26側へ向けて変位するのを防止・規制する機能を有する。
【選択図】 図6

Description

本発明は、半導体装置に係り、特に、基板の電位を外部に取り出すために設けられた基板電極を備え、その基板電極を例えば静電結合等により基板に接合するうえで好適な半導体装置に関する。
従来より、基板の電位を外部に取り出すために設けられたシリコン等の材料による基板電極を備える半導体装置が知られている(例えば、特許文献1参照)。この基板電極は、基板上に構成された絶縁膜からなる犠牲層上に形成されると共に方形状の電極パッドが配設されるパッド部と、パッド部から延設する可撓性部材としての変形部と、変形部に接続すると共に変形部の変形により基板の上面に接合する基板接合部と、により構成されている。かかる基板電極において、基板接合部の基板への接合は、パッド部に配設された電極パッドと基板との間に電圧を印加して、変形部及び基板接合部と基板との間に静電引力を発生させ、変形部を変形させることにより実現される。
特開2001−91263号公報
しかしながら、上記従来の半導体装置において、基板接合部や変形部の周囲には犠牲層上に形成されたシリコン等の枠体が設けられているが、この枠体は上記した基板接合部の接合工程においてその基板接合部や変形部から電気的に浮いた状態にあるため、両者の間に十分な隙間が形成されていないと、電極パッドと基板との間に電圧が印加された際、基板接合部や変形部が基板側ではなく枠体側に引き寄せられて、基板接合部等が基板ではなく枠体に張り付いてしまうことがある。
本発明は、上述の点に鑑みてなされたものであり、基板電極の基板への接合の確実性を向上させた半導体装置を提供することを目的とする。
上記の目的は、請求項1に記載する如く、基板の電位を外部に取り出すために設けられ、電極パッドが配設されるパッド部と、該パッド部から延設する変形部と、該変形部に接続すると共に該変形部の変形により前記基板に接合する接合部と、からなる基板電極を備える半導体装置であって、前記変形部又は前記接合部の、前記接合部の前記基板への接合が行われる過程における前記変形部の変形方向に対して直交する方向への変位を規制する規制部材を設けた半導体装置により達成される。
請求項1記載の発明において、基板の電位を外部に取り出すために設けられる基板電極は、電極パッドが配設されるパッド部と、パッド部から延設する変形部と、変形部に接続すると共に該変形部の変形により基板に接合する接合部とからなる。また、変形部又は接合部の、接合部の基板への接合過程における変形部の変形に対して直交する方向への変位は、規制部材により規制される。すなわち、変形部又は接合部は、接合部の基板への接合工程において所望の方向にのみ変位し得る。このため、基板電極の接合工程において接合部や変形部が枠体等の周辺部材へ張り付くのを防止することができ、基板電極の基板への接合を確実に実現することができる。
この場合、請求項2に記載する如く、請求項1記載の半導体装置において、前記基板電極が、更に、前記接合部から前記変形部の延設方向と同方向に延設する延長部を有すると共に、前記延長部の、前記接合部の前記基板への接合が行われる過程における前記変形部の変形方向に対して直交する方向への変位を規制する規制部材を設けたこととすれば、基板電極の接合工程において延長部が枠体等の周辺部材へ張り付くのを防止することができ、基板電極の基板への接合を確実に実現することができる。
尚、請求項3に記載する如く、請求項1又は2記載の半導体装置において、前記規制部材を、前記変形部又は前記接合部と同電位となるように前記パッド部に接続することとすれば、基板電極の接合工程において規制部材と変形部又は接合部との間に電位差が生ずるのを防止することができ、これにより、静電引力等に起因する接合部等の規制部材への張り付きを抑制することができる。
また、上記の目的は、請求項4に記載する如く、基板の電位を外部に取り出すために設けられ、電極パッドが配設されるパッド部と、該パッド部から延設する変形部と、該変形部に接続すると共に該変形部の変形により前記基板に接合する接合部と、からなる基板電極を備える半導体装置であって、前記接合部の、前記変形部の延設方向に直交する方向における幅を、前記変形部のものよりも大きくすると共に、前記変形部の延設方向における長さを前記変形部と前記接合部との全長の0.4〜0.75倍とした半導体装置により達成される。
請求項4記載の発明において、接合部は、その幅が変形部のものよりも大きくなるように形成されている。接合部の幅が大きいほど、その面積が大きくなるため、接合部が基板へ張り付き易くなる。また、本発明において、変形部は、その延設方向における長さが変形部と接合部との全長の0.4〜0.75倍となるように形成されている。かかる倍率範囲においては、接合部が基板へ最も張り付き易くなる。従って、本発明によれば、基板電極の基板への接合を確実に実現することができる。
尚、請求項5に記載する如く、請求項1乃至4の何れか一項記載の半導体装置において、前記接合部は、幅が略一定である直線部と、前記直線部同士の交点に形成した曲線部と、からなる方形状が並んだメッシュ部が隣接するメッシュ部と互い違いに配置されたメッシュ構造により形成されていることとすれば、接合部の基板側下方に位置する犠牲層を等方性エッチングにより確実に除去することができるため、接合部での基板電極の基板への接合を確実に実現することができる。
請求項1及び2記載の発明によれば、基板電極の基板への接合が行われる過程における接合部や変形部の周辺への張り付きを防止することができるので、基板電極の基板への接合の確実性を向上させることができる。
請求項3記載の発明によれば、規制部材と変形部や接合部等との間に電位差が生ずるのを防止することができので、静電引力等に起因する接合部等の規制部材への張り付きを抑制することができる。
請求項4記載の発明によれば、基板電極を基板へ張り付き易くすることができるので、基板電極の基板への接合の確実性を向上させることができる。
また、請求項5記載の発明によれば、接合部の基板側下方に位置する犠牲層を等方性エッチングにより確実に除去することができるので、接合部での基板電極の基板への接合の確実性を向上させることができる。
図1は、本発明の一実施例である半導体装置20の平面図を示す。図2は、本実施例の半導体装置20を図1に示す直線III−IIIに沿って切断した際の断面を製造工程順に並べた図を示す。また、図3は、本実施例の半導体装置20を図1に示す直線IV−IVに沿って切断した際の断面を製造工程順に並べた図を示す。本実施例の半導体装置20は、例えば車両等に搭載される角速度を検出するための半導体センサである。
本実施例において、半導体装置20は、シリコンからなる略方形状の基板22と、基板22上に形成された所定厚さを有するシリコン酸化膜(絶縁膜)からなる犠牲層24と、犠牲層24上に形成されたシリコンからなる枠体26と、枠体26内に形成されたシリコンからなる可動部(振動部)28と、櫛歯状電極30a,30b,32a,32bと、基板22の電位を取り出すための基板電極34と、を備えている。尚、上記したシリコンは、P型又はN型半導体を構成している。
可動部28は、複数の貫通孔28aを有し、枠体26の内側においてX軸方向(図1において左右方向)及びY軸方向(図1において上下方向)に振動可能に基板22に支持されている。すなわち、可動部28には、略L字状の梁36a〜36dの一端が連結されている。各梁36a〜36dの他端は、犠牲層24上に形成されたベース部38a〜38dに接続されている。可動部28及び梁36はそれぞれ、基板22から犠牲層24の厚さ分だけ浮いている。また、梁36のベース部38との接続部分近傍と枠体26との間、及び、ベース部38の側壁と枠体26との間には、所定の隙間が基板22の上面まで形成されている。ベース部38aの上面には、アルミニウム等の導電金属からなる方形状の電極パッド39が配設されている。電極パッド39の上面には、アルミニウム等からなる接続導線(ワイヤ)が接合されている。
可動部28のX軸方向端側には、櫛歯状電極40a,40bが一体に形成されている。櫛歯状電極40a,40bはそれぞれ、X軸方向に延設する複数の電極指を有している。これらの各電極指は、Y軸方向に等間隔に並んで配置されている。また、可動部28のY軸方向端部には、櫛歯状電極42a,42bが一体に形成されている。櫛歯状電極42a,42bはそれぞれ、Y軸方向に延設する複数の電極指を有している。これらの各電極指は、X軸方向に等間隔に並んで配置されている。
上記した櫛歯状電極30a,30bはそれぞれ、枠体26内において可動部28のX軸方向外側に形成されている。櫛歯状電極30a,30bはそれぞれ、上記した櫛歯状電極40a,40bと同様に、X軸方向に延設する複数の電極指を有している。これらの各電極指は、Y軸方向に等間隔に並んで配置されていると共に、上記した櫛歯状電極40a,40bの電極指間にそれらの電極指と等間隔で対向するように進入している。
櫛歯状電極30a,30bは、犠牲層24上に形成されたパッド部44a,44bに接続されている。パッド部44a,44bの側壁と枠体26との間には、所定の隙間が基板22の上面まで形成されている。パッド部44a,44bの上面には、アルミニウム等の導電金属からなる方形状の電極パッド46a,46bが配設されている。電極パッド46a,46bは共に、上記した電極パッド39と同一平面内に位置している。電極パッド46a,46bの上面にはそれぞれ、アルミニウム等からなる接続導線(ワイヤ)が接合されている。櫛歯状電極30a,30bには、かかる接続導線を介して駆動用信号が印加される。かかる駆動用信号が櫛歯状電極30a,30bに印加されると、その櫛歯状電極30a,30bの電極指と櫛歯状電極40a、40bの電極指との間に静電引力が作用し、可動部28が基板22に対してX軸方向に振動する。すなわち、櫛歯状電極30a,30bと櫛歯状電極40a,40bとは、可動部28をX軸方向に励振する駆動部を構成している。
また、上記した櫛歯状電極32a,32bはそれぞれ、枠体26内において可動部28のY軸方向外側に形成されている。櫛歯状電極32a,32bはそれぞれ、上記した櫛歯状電極42a,42bと同様に、Y軸方向に延設する複数の電極指を有している。これらの各電極指は、X軸方向に等間隔に並んで配置されていると共に、上記した櫛歯状電極42a,42bの電極指間にそれらの電極指と等間隔で対向するように進入している。
櫛歯状電極32a,32bは、犠牲層24上に形成されたパッド部48a,48bに接続されている。パッド部48a,48bの側壁と枠体26との間には、所定の隙間が基板22の上面まで形成されている。パッド部48a,48bの上面には、アルミニウム等の導電金属からなる方形状の電極パッド50a,50bが配設されている。電極パッド50a,50bは共に、上記した電極パッド39と同一平面内に位置している。電極パッド50a,50bの上面にはそれぞれ、アルミニウム等からなる接続導線(ワイヤ)が接合されている。櫛歯状電極32a,32bは、その電極32aの電極指と櫛歯状電極42aの電極指との間に形成されるコンデンサの静電容量の変化、及び、その電極32bの電極指と櫛歯状電極42bの電極指との間に形成されるコンデンサの静電容量の変化をそれぞれ検出するために設けられた電極である。すなわち、櫛歯状電極32a,32bと櫛歯状電極42a,42bとは、上記したコンデンサの静電容量変化から可動部28のY軸方向への振動(変位)を検出する検出部を構成している。
上記した基板電極34は、可動部28と同一の材料(シリコン)からなり、枠体26内において可動部28から離間した位置に独立して設けられている。基板電極34の側壁と枠体26との間には、所定の隙間が基板22の上面まで形成されている。基板電極34は、方形状のパッド部52と、棒状の変形部54と、方形状の基板接合部56と、から構成されている。パッド部52は、犠牲層24上に形成されている。パッド部52の上面には、アルミニウム等の導電金属からなる方形状の電極パッド58が配設されている。電極パッド58の上面には、アルミニウム等の導電金属からなる接続導線(ワイヤ)が接合されている。変形部54は、パッド部52の側面中央からX軸方向に延設しつつ、中途から基板22側へ折れるように変形し、基板接合部56の側面に接続されている。基板接合部56は、変形部54の横幅よりも幅広に形成されていると共に、基板22の上面に静電接合(静電引力により密着)されている。このため、基板電極34と基板22とは、電気的に接続されており、同電位となっている。
図4(A)は、本実施例の基板電極34の基板接合部56の詳細平面図を示す。また、図4(B)は、同図(A)に示す基板接合部56の要部拡大図を示す。基板電極34において上記の如く基板接合部56の基板22への接合を確実に実現するためには、製造工程において基板接合部56と基板22との間の犠牲層24をすべて後述の如く等方性エッチングにより除去する必要がある。一方、基板接合部56を静電引力等により基板22に接合するためには、基板接合部56の下面の面積を大きくすることが有効である。しかし、基板接合部56が平板の張られた平面構造であると、基板22への張り付き力を十分に確保することは可能となる一方で、その下方の犠牲層24をエッチングにより完全に除去することは困難となる。
そこで、本実施例において、基板接合部56は、図4に示す如く、等方性エッチングにより下方の犠牲層24がすべて除去されるように、変形部54の横幅と略一致する幅を有する線からなるメッシュ構造とされている。このメッシュ構造は、幅がほぼ一定である直線部60と、直線部60同士の交点に形成される円状の曲線部62と、からなる方形状64が一つ以上変形部54の延設方向と直交する方向(図4において縦方向)に並んだメッシュ部66を有している。また、曲線部62の半径Rは、直線部60の幅Lの1/2倍となっている(R=L/2)。そして、メッシュ構造は、変形部54の延設方向(図4において横方向)に隣接するメッシュ部66同士が同一の直線部60を完全には共有することなく、互い違いに配置されたものとなっている。尚、基板接合部56の下面の総面積は、基板22への張り付き力を十分に確保することができる程度であればよい。
かかる基板接合部56の構造によれば、基板接合部56のすべての部分が空間との境界からL/2未満の直線距離に位置することとなるので、犠牲層24を除去する等方性エッチングにより基板接合部56の下方に位置する犠牲層24をすべて除去することが可能となり、基板接合部56の基板22への接合を確実に行うことができる。
また、本実施例において、枠体26の上面には、梁36a〜36d、可動部28、櫛歯状電極30a,30b,32a,32b、櫛歯状電極40a,40b,42a,42b、及び基板電極34を覆うように方形状のガラス蓋が固着されている。かかる構造において、可動部28は、基板22,犠牲層24,枠体26と上記のガラス蓋とにより密閉される空間内で振動可能に構成されている。
次に、本実施例の半導体装置20の製造方法を工程順に説明する。
(第1工程)まず、図2(A)及び図3(A)に示す如く、シリコンからなる基板22と、その上面に数μmの厚さのシリコン酸化膜である犠牲層24と、数十μmの厚さのシリコンからなる上層70と、を積層してなるSOI(Silicon On Insulator)ウエハの上面全体にシリコン酸化膜62を形成する。
(第2工程)次に、図2(B)及び図3(B)に示す如く、シリコン酸化膜62の上面の、可動部28(貫通孔28aを除く)、櫛歯状電極30,32,40,42、パッド部44,48、梁36、ベース部38、枠体30、及び基板電極34に相当する部分とこの部分に僅かな幅を加えた部分とをレジスト膜Rにてマスクする。
(第3工程)次に、図2(C)及び図3(C)に示す如く、上層70及びシリコン酸化膜62をRIE(反応性イオンエッチング)等でエッチングして、後に可動部28となる部分に貫通孔28aを形成すると共に、犠牲層24上にベース部38、櫛歯状電極30,32、パッド部44,48、及び枠体26を形成し、可動部28、櫛歯状電極40,42、梁36、及び基板電極34に相当する部分を残す。
(第4工程)次に、図2(D)及び図3(D)に示す如く、レジストRを除去し、次いで、酸化シリコンを溶解する一方でシリコンを溶解しないフッ酸水溶液(エッチング液)で満たされた槽内にウエハを浸漬し、可動部28、櫛歯状電極40,42、梁36、基板電極34の変形部54、及びその基板接合部56と基板22とに挟まされる犠牲層24を等方性エッチングで除去し、可動部28、櫛歯状電極40,42、及び梁36を形成する。また、基板電極34に関しては、一部が犠牲層24の上面に残されてパッド部52を形成し、他の部分が基板22から浮いた状態となって変形部54及び基板接合部56を形成する。
(第5工程)次に、図2(E)及び図3(E)に示す如く、アルミ膜を電極パッド39,46a,46b,50a,50b,58に相当する部分にスパッタリング法等により形成し、電極パッド39,46a,46b,50a,50b,58を形成する。
(第6工程)次に、図3(F)に示す如く、第1工程から第5工程までの工程を経たウエハを金属ステージ76上に載置した後、この金属ステージ76と基板電極34の電極パッド58との間に電圧を印加して、基板電極34の変形部54及び基板接合部56と基板22との間に静電引力を発生させる。これにより、変形部54を基板22方向へ変形させ、鏡面状態である基板22の上面と鏡面状態である基板接合部56とがファンデルワールス力により密着(静電接合)する。尚、このウエハが金属ステージ76上に載置された状態では、半導体センサとしての機能チェックも実施される。
(第7工程)次に、電極パッド39,46a,46b,50a,50b,58の上面にアルミニウムからなる接続導線(ワイヤ)Wを超音波ワイヤボンディング法等により接合する。そして、これらの接続導線を電気回路(図示せず)の端子に接続する。
(第8工程)そして、最後に、真空中において上述したガラス蓋(図示せず)を枠体30上面に陽極接合等により固着する。
次に、本実施例の半導体装置20のセンサとしての動作について説明する。本実施例において、電気回路は、可動部28をその固有振動数f0でX軸方向に一定振幅で振動させるべく、互いに逆相の駆動用信号を電極パッド46a,46bに供給する。また、可動部28のY軸方向の振動を検出すべく、互いに逆相の検出用信号を電極パッド50a,50bに供給する。
電極パッド46a,46bに上記の如き駆動用信号が供給されると、可動部28が、櫛歯状電極30a,30bと櫛歯状電極40a,40bとにより構成される駆動部に発生する静電引力により固有振動数f0でX軸方向に一定振幅で振動する。かかる状態においてX軸に直交しかつY軸にも直交するZ軸(図1において紙面を貫く方向)回りの角速度が発生すると、可動部28は、コリオリ力の作用によりその角速度に応じた振幅でY軸方向にも振幅する。この際、可動部28に一体に形成された櫛歯状電極42a,42bが互いにY軸方向において同一方向に振動するため、櫛歯状電極42aと32aとの間の静電容量と、櫛歯状電極42bと32bとの間の静電容量とが互いに逆方向に変化する。この静電容量変化を表す信号は、電極パッド39を介して電気回路に入力される。電気回路は、入力された静電容量信号に基づいて上記したZ軸回りの角速度を検出する。
図5は、本実施例の半導体装置20が有する電気回路の回路図を示す。尚、図5に示す電気回路においては、回路構成の簡素化のため、上記した電極パッド39,46a,50a,58を用いているが、すべての電極パッド39,46a,46b,50a,50b,58を用いる電気回路も原理的に同様の回路構成となる。
本実施例の電気回路は、周波数ωの電圧vを出力する検出用高周波電源Vを備えている。検出用高周波電源Vには、上記した電極パッド50aが接続導線を介して接続されている。電極パッド50aは、また、櫛歯状電極32aと櫛歯状電極42aとの間に形成されるコンデンサC10を介して電極パッド39に接続されている。電極パッド39は、オペアンプOP1の反転入力端子に接続されている。オペアンプOP1の出力端子は、帰還抵抗rを介してその反転入力端子に接続されている。また、オペアンプOP1の非反転入力端子は接地されている。
また、本実施例の電気回路は、周波数ωdの電圧vdを出力する駆動用高周波電源Vdを備えている。駆動用高周波電源Vdには、上記した電極パッド46aが接続導線を介して接続されている。電極パッド46aは、櫛歯状電極30a(及びパッド部44a)と基板22との間に形成されるコンデンサC20を介して基板電極34の電極パッド58に接続されている。電極パッド58は接地されている。
上記した電気回路においては、帰還抵抗rに可動部28に加わる角速度により変動するコンデンサC10の容量に比例した電流が流れ、オペアンプOP1の出力端子にコンデンサC10の容量に比例した電圧(−jωrvC)が現れる。電気回路は、このオペアンプOP1の出力を用いて上記したZ軸回りの角速度を検出する。
また、可動部28の電極パッド39は、非反転入力端子が接地されているオペアンプOP1の反転入力端子に接続されると共に、基板22は、基板接合部56において接合されている基板電極34の電極パッド58を介して接地されている。従って、基板22と可動部28とは、オペアンプOP1のイマジナリショートによって同電位に維持される。このため、基板22と可動部28との間に静電引力は発生しないので、可動部28の振動特性が安定することとなる。更に、基板22と可動部28との間のインピーダンスは、オペアンプOP1の非反転入力端子と反転入力端子との間のインピーダンスとなるため、実質的に無限大となる。このため、駆動用高周波電源Vdからの電流が基板22経由で可動部28に流れ込むことは回避されるので、櫛歯状電極42aと32aとの間の静電容量の変化、及び、櫛歯状電極42bと32bとの間の静電容量の変化が共に正確に検出される。従って、本実施例の半導体装置20によれば、角速度を正確に検出することが可能となっている。
ところで、本実施例の如く基板22と可動部28とを同電位に維持するためには、基板電極34の基板接合部56を基板22に確実に接合することが必要である。しかしながら、その接合する基板接合部56やその接合時に変形する棒状の変形部54の周囲には、それらの部位から電気的に浮いた枠体26が設けられているため、それらの基板接合部56及び変形部54と枠体26との間に十分な隙間が形成されていないと、上記した第6工程において、基板接合部56を基板22側へ引き寄せてその基板22に接合すべく、基板22と基板電極34の電極パッド58との間に電圧が印加された際に、変形部54又は基板接合部56が基板22側ではなく枠体26側に引き寄せられ、その枠体26に張り付く事態が生じ得る。一方、基板接合部56及び変形部54と枠体26との間の隙間が開き過ぎていると、上記した不都合が生ずることは抑制されるが、装置自体の規模が過大となるおそれがある。
そこで、本実施例の半導体装置20は、比較的小さい装置規模で基板接合部56の基板22への接合を確実に実現すべく、変形部54又は基板接合部56の枠体26への張り付きを防止する点に第1の特徴を有している。以下、図6を参照して、本実施例の第1の特徴部について説明する。
図6は、本実施例の半導体装置20の要部平面図を示す。図6に示す如く、本実施例の半導体装置20において、基板電極34は、パッド部52に一体に形成された一対の支持部80,82を有している。各支持部80,82は、犠牲層24上に形成されていると共に、方形状のパッド部52の側面から変形部54の延設方向にその変形部54とは所定距離離間して平行に延びている。一対の支持部80,82は、変形部54を挟むように設けられている。支持部80と82とは、それらの延設方向と直交する方向の最外殻端面を結ぶ距離が基板接合部56の横幅よりも僅かに大きくなるように配置されている。各支持部80,82は、その延設方向長さが変形部54の長さよりもすなわちパッド部52の端面から基板接合部56の端面までの距離よりも僅かに短くなるように、また、その延設方向と直交する方向の幅が変形部54の幅よりも僅かに大きくなるように形成されている。
支持部80,82の基板接合部56側端部には、変形部54側へ突起する横方向ストッパ84,86が設けられている。各横方向ストッパ84,86は、先端が上方から見て円形となる半円柱状となるように、かつ、その先端と変形部54との間に僅かな隙間が形成されるように形成されている。横方向ストッパ84,86は、基板接合部56の基板22への接合工程時に変形部54が枠体26側へ向けて変位するのを防止・規制する機能を有している。
尚、上記した支持部80,82は、上述した半導体装置20の製造方法では、基板電極34の他の部位と同様に、第2工程においてレジスト膜Rにてマスクされ、第3工程においてRIE等によるエッチングにより残され、第4工程における等方性エッチングにより犠牲層24の上面に残されることにより、基板22から浮くことなく形成される。また、支持部80,82と枠体26との間には、所定の隙間が基板22の上面まで形成されている。
このような半導体装置20の構造においては、基板電極34の変形部54と枠体26との間に支持部80,82が介在すると共に、横方向ストッパ84,86が変形部54の枠体26側(図1におけるY軸方向)への変位を規制するため、基板接合部56の基板22への接合工程において、パッド部52から棒状に延設する変形部54が枠体26側へ大きく変形するのは防止され、これにより、その変形部54ひいては変形部54に接続する基板接合部56が枠体26に張り付くことは防止される。
また、本実施例において、横方向ストッパ84,86を有する支持部80,82は、基板電極34のパッド部52に一体に形成されている。この点、横方向ストッパ84,86並びに支持部80,82は、変形部54及び基板接合部56と共に基板電極34を構成しており、その変形部54及び基板接合部56と常に同電位に維持されている。このため、基板接合部56を基板22に接合すべく基板電極34の電極パッド58と基板22との間に電圧が印加された場合にも、支持部80,82と変形部54や基板接合部56との間に静電引力が発生することはなく、変形部54が支持部80,82側へ引き寄せられ張り付くことは抑制される。
従って、本実施例の半導体装置20によれば、その製造工程において基板接合部56を基板22に接合すべく基板電極34の電極パッド58と基板22との間に電圧が印加された際に、変形部54及び基板接合部56が枠体26側へ変位することはなく、基板22側へのみ変位するので、それらの変形部54や基板接合部56の枠体26等への張り付きを防止して、基板接合部56の基板22への接合を確実に実現することが可能となっている。すなわち、上記した張り付き防止によって基板接合部56の基板22への接合の確実性を向上させている。
ここで、本実施例において、基板接合部56の枠体26への張り付きの防止は、横方向ストッパ84,86によって変形部54の枠体26側(図1におけるY軸方向)への変位が規制されることにより実現されている。この点、変形部54近傍には支持部80,82を配置するためのスペースが必要となる一方、基板接合部56の周囲には何らスペースは必要なく、また、基板接合部56と枠体26との間の隙間をあまり大きく開ける必要はないので、半導体装置20自体の規模が過大となるのを抑制することが可能である。従って、本実施例によれば、比較的小さい装置規模で基板接合部56の基板22への接合の確実性を向上させることが可能となっている。
ところで、上記の如く、本実施例において、基板電極34は、基板22に接合される方形状の基板接合部56と、基板接合部56を基板22に接合する際に変形する棒状の変形部54と、を有している。基板接合部56は、変形部54の横幅よりも幅広に形成されている。この基板接合部56の横幅が広いほど、その下面の面積が大きくなるため、静電引力の増大によって基板接合部56は基板22に接合し易くなる。一方、変形部54と基板接合部56との延設方向における全長が同一であるものとした場合において、変形部54の延設方向長さと基板接合部56の延設方向長さとの比率によっては、変形部54が変形し難くなり、基板接合部56に十分な静電引力が作用せず、基板接合部56が基板22に接合することが困難となるおそれがある。
そこで、本実施例の半導体装置20は、基板接合部56の基板22への接合を確実に実現すべく、変形部54と基板接合部56との延設方向長さの比率を最適にする点に第2の特徴を有している。以下、図7及び図8を参照して、本実施例の第2の特徴部について説明する。
図7は、本実施例の半導体装置20の有する基板電極34の変形部54及び基板接合部56の概略平面図を示す。また、図8は、変形部54と基板接合部56との延設方向における全長に対する変形部54の延設方向長さをパラメータとして基板接合部56の基板22への接合し易さを表した図を示す。尚、図8において、基板接合部56の基板22への接合し易さは、基板接合部56を基板22側へ変位させる張り付き力Fsと変形部54のバネ力Fkとの比(Fs/Fk)により表されている。
図7に示す如く、基板電極34の変形部54の延設方向長さをLbとし、その延設方向に直交する幅方向の長さをWbとすると共に、また、変形部54と基板接合部56との延設方向全長をLfとし、基板接合部56の幅方向の長さ(総和)をWfとするものとすると、図8に示す如く、延設方向長さの比が同一である状況下、Wf=5・Wbが成立する場合は、Wf=3・Wbが成立する場合に比して、基板接合部56の下面の総面積が大きくなるため、張り付き力Fsが増大し、基板接合部56が基板22に接合し易くなる。
一方、図8に示す如く、変形部54の長さLbが上記した全長Lfに対して小さ過ぎる(例えばLb<0.4・Lf)と、変形部54が変形し難くなるため、バネ力Fkが増大し、基板接合部56が基板22に接合し難くなる。また、変形部54の長さLbが全長Lfに対して大き過ぎる(例えばLb>0.75・Lf)と、基板接合部56の下面の総面積が小さくなるため、張り付き力Fsが減少し、基板接合部56が基板22に接合し難くなる。
本実施例の半導体装置20において、基板電極34の基板接合部56は、変形部54の横幅に対してスペースの許す限りできるだけ大きな横幅を有している。また、変形部54は、変形部54と基板接合部56との全長Wfに対して0.4〜0.75倍とされた延設方向長さWbを有している。かかる構成においては、基板電極34が、製造過程において基板接合部56が基板22へ最も張り付き易くなり、その接合が最も行われ易い形状となる。このため、本実施例の半導体装置20によれば、基板電極34の形状からも、基板接合部56の基板22への接合を確実に実現することが可能となっており、その確実性を向上させている。
尚、上記の実施例においては、電極パッド58が特許請求の範囲に記載した「電極パッド」に、パッド部52が特許請求の範囲に記載した「パッド部」に、変形部54が特許請求の範囲に記載した「変形部」に、基板接合部56が特許請求の範囲に記載した「接合部」に、基板電極34が特許請求の範囲に記載した「基板電極」に、横方向ストッパ84,86が特許請求の範囲に記載した「規制部材」に、それぞれ相当している。
ところで、上記の実施例においては、半導体装置20としてZ軸回りの角速度を検出するための半導体センサを用いることとしているが、本発明はこれに限定されるものではなく、加速度や減速度等の力学量を検出する半導体センサに適用することも可能である。
また、上記の実施例においては、横方向ストッパ84,86の先端を半円柱状となるように形成することとしているが、本発明はこれに限定されるものではなく、三角や四角の形状にすることとしてもよい。また、横方向ストッパ84,86をパッド部52から延設する支持部80,82に一体に設けることとしているが、本発明はこれに限定されるものではなく、変形部54や基板接合部56の枠体26への張り付きの防止が確保されれば、枠体26自体に変形部54側へ突起した横方向ストッパを設けることとしてもよい。
また、上記の実施例においては、変形部54に対して突起し、変形部54の枠体26側への変位を規制する横方向ストッパ84,86を設けることとしているが、本発明はこれに限定されるものではなく、スペースに余裕があれば、基板接合部56に対して突起し、基板接合部56の枠体26側への変位を規制する横方向ストッパを設けることとしてもよい。
また、上記の実施例においては、基板電極34に設けた支持部80,82にそれぞれ唯一つの横方向ストッパ84,86が設けられているが、変形部54と基板接合部56との全長や変形部54の延設方向長さが長くなるほど、変形部54や基板接合部56の枠体26等への張り付きが発生し易くなるので、かかる全長や延設方向長さに応じて、支持部の形状や横方向ストッパの個数を設定することとすればよい。
すなわち、図9は、本発明の変形例である半導体装置の要部構成図を示す。尚、図9(A)には要部平面図を、図9(B)には同図(A)に示す直線V−Vに沿って切断した際の断面図を、また、図9(C)には同図(A)に示す直線VI−VIに沿って切断した際の断面図を、それぞれ示している。更に、図9(B)においては、基板接合部56が基板22に接合される前の状態を実線で、基板接合部56が基板22に接合された後の状態を破線で、それぞれ示している。
図9に示す如く、基板電極34のパッド部52と基板接合部56との離間距離が比較的大きく、変形部54の延設方向長さが比較的大きい構成においては、支持部80,82を変形部54と基板接合部56との全長に合わせた長さまで延設すると共に、変形部54の延設方向長さに合わせた数だけ支持部80,82に突起状の横方向ストッパ84,86を設ける。尚、支持部80,82にそれぞれ複数の横方向ストッパ84,86を設ける場合、その配置間隔は、主に材質と関係する変形部54の変形し易さに従って設定される。このような構成によれば、変形部54が変形し易いものである場合にも、枠体26側への変形・変位を横方向ストッパ84,86で抑えることが可能となり、変形部54や基板接合部56の枠体26等への張り付きを防止し、基板接合部56の基板22への接合を確実に実現することができる。
また、基板接合部56から更に変形部54とは反対側において変形部54の延設方向と同方向に変形部54と同程度の幅で延設する延長部90が設けられる構成においては、パッド部52と一体の支持部80,82を更に延長部90に対向し得るまで延ばすと共に、その支持部80,82に延長部90側へ突起する横方向ストッパ92,94を設ける。この横方向ストッパ92,94は、上記した横方向ストッパ84,86と同様の形状を有し、延長部90が枠体26側へ向けて変位するのを防止・規制する機能を有する。かかる構成によれば、上記した延長部90が設けられている場合にも、その延長部90の枠体26側への変形・変位を横方向ストッパ92,94で抑えることが可能となり、変形部54や基板接合部56,延長部90の枠体26等への張り付きを防止し、基板接合部56の基板22への接合を確実に実現することができる。この場合には、横方向ストッパ92,94が特許請求の範囲に記載した「規制部材」に相当する。
また、上記の実施例においては、基板電極34がパッド部52と変形部54と基板接合部56とをそれぞれ一つずつ有しているが、図10に示す如く一つのパッド部52に対して2つ或いはそれ以上の変形部54および基板接合部56を接続することとしてもよい。かかる構造においては、2つ以上の基板接合部56のうち少なくとも何れかが基板22に接合すれば、基板電極34と基板22との同電位が確保されるため、その信頼性が向上することとなる。
また、上記の実施例においては、半導体装置20に一つの基板電極34を設けることとしているが、図11に示す如く互いに離間した2つ或いはそれ以上の基板電極34を設けることとしてもよい。かかる構造においては、基板接合部56の基板22への接合工程後に、両基板電極34間の抵抗値を測定することで、両基板電極34における基板接合部56の基板22への接合状態を把握することが可能となる。すなわち、通常は、基板接合部56が基板22に確実に接合されている場合には両基板電極34間の抵抗はほとんどゼロであるので、従って、かかる部位の抵抗値がゼロ近傍であるか否かを判定することで、両基板電極34の少なくとも何れか一方で基板接合部56の基板22への接合が行われていない状態を検知することが可能となる。
また、上記の実施例においては、基板電極34の基板接合部56を方形状としたが、テーパ加工等を施したり、或いは、方形状以外の形状とすることとしてもよい。尚、かかる構成においては、棒状の変形部54との接続部分から基板接合部56の延設方向長さが決まることとなる。
更に、上記の実施例においては、基板電極34の基板接合部56を基板22に接合するうえで、基板電極34の電極パッド58と基板22との間に電圧を印加して基板接合部56と基板22との間に静電引力を作用させることとしているが、上記した接合の方法はこれに限定されるものではなく、犠牲層24をウェットエッチングした後の乾燥時に生ずる液体表面に作用する圧力(表面張力)を用いることとしてもよい。
本発明の一実施例である半導体装置の平面図である。 本実施例の半導体装置を図1に示す直線III−IIIに沿って切断した際の断面を製造工程順に並べた図である。 本実施例の半導体装置を図1に示す直線IV−IVに沿って切断した際の断面を製造工程順に並べた図である。 本実施例の半導体装置が有する基板電極の基板接合部の詳細平面図である。 本実施例の半導体装置が有する電気回路の回路図である。 本実施例の半導体装置の要部平面図である。 本実施例の半導体装置の有する基板電極の変形部及び基板接合部の概略平面図である。 変形部と基板接合部との延設方向における全長に対する変形部の延設方向長さをパラメータとして基板接合部の基板への接合し易さを表した図である。 本発明の変形例である半導体装置の要部構成図である。 本発明の変形例である半導体装置の要部平面図である。 本発明の変形例である半導体装置の平面図である。
符号の説明
20 半導体装置
22 基板
24 犠牲層
26 枠体
28 可動部
34 基板電極
52 パッド部
54 変形部
56 基板接合部
58 電極パッド
80,82 支持部
84,86,92,94 横方向ストッパ
90 延長部

Claims (5)

  1. 基板の電位を外部に取り出すために設けられ、電極パッドが配設されるパッド部と、該パッド部から延設する変形部と、該変形部に接続すると共に該変形部の変形により前記基板に接合する接合部と、からなる基板電極を備える半導体装置であって、
    前記変形部又は前記接合部の、前記接合部の前記基板への接合が行われる過程における前記変形部の変形方向に対して直交する方向への変位を規制する規制部材を設けたことを特徴とする半導体装置。
  2. 前記基板電極が、更に、前記接合部から前記変形部の延設方向と同方向に延設する延長部を有すると共に、
    前記延長部の、前記接合部の前記基板への接合が行われる過程における前記変形部の変形方向に対して直交する方向への変位を規制する規制部材を設けたことを特徴とする請求項1記載の半導体装置。
  3. 前記規制部材を、前記変形部又は前記接合部と同電位となるように前記パッド部に接続したことを特徴とする請求項1又は2記載の半導体装置。
  4. 基板の電位を外部に取り出すために設けられ、電極パッドが配設されるパッド部と、該パッド部から延設する変形部と、該変形部に接続すると共に該変形部の変形により前記基板に接合する接合部と、からなる基板電極を備える半導体装置であって、
    前記接合部の、前記変形部の延設方向に直交する方向における幅を、前記変形部のものよりも大きくすると共に、
    前記変形部の延設方向における長さを前記変形部と前記接合部との全長の0.4〜0.75倍としたことを特徴とする半導体装置。
  5. 前記接合部は、幅が略一定である直線部と、前記直線部同士の交点に形成した曲線部と、からなる方形状が並んだメッシュ部が隣接するメッシュ部と互い違いに配置されたメッシュ構造により形成されていることを特徴とする請求項1乃至4の何れか一項記載の半導体装置。
JP2003400376A 2003-11-28 2003-11-28 半導体装置 Expired - Fee Related JP4127198B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003400376A JP4127198B2 (ja) 2003-11-28 2003-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003400376A JP4127198B2 (ja) 2003-11-28 2003-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2005166748A true JP2005166748A (ja) 2005-06-23
JP4127198B2 JP4127198B2 (ja) 2008-07-30

Family

ID=34724665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003400376A Expired - Fee Related JP4127198B2 (ja) 2003-11-28 2003-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4127198B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007263740A (ja) * 2006-03-28 2007-10-11 Matsushita Electric Works Ltd 静電容量式センサ
US9828235B2 (en) 2014-05-01 2017-11-28 Seiko Epson Corporation Functional element, physical quantity sensor, electronic apparatus and mobile entity

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454543B2 (ja) 2005-06-23 2010-04-21 Necディスプレイソリューションズ株式会社 歪み補正手段を備えたプロジェクタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007263740A (ja) * 2006-03-28 2007-10-11 Matsushita Electric Works Ltd 静電容量式センサ
US9828235B2 (en) 2014-05-01 2017-11-28 Seiko Epson Corporation Functional element, physical quantity sensor, electronic apparatus and mobile entity
US10421661B2 (en) 2014-05-01 2019-09-24 Seiko Epson Corporation Functional element, electronic apparatus and mobile entity

Also Published As

Publication number Publication date
JP4127198B2 (ja) 2008-07-30

Similar Documents

Publication Publication Date Title
US7578186B2 (en) Inertial sensor and fabrication method of inertial sensor
US9151776B2 (en) Combined sensor
CN106664039B (zh) 静电型装置
JPH1090299A (ja) 静電容量式加速度センサ
US8240205B2 (en) Mechanical quantity sensor and method of manufacturing the same
US9511993B2 (en) Semiconductor physical quantity detecting sensor
JPH06123632A (ja) 力学量センサ
US7159462B2 (en) Electrostatically oscillated device
JP4127198B2 (ja) 半導体装置
JP2001349732A (ja) マイクロマシンデバイスおよび角加速度センサおよび加速度センサ
JP3489505B2 (ja) 半導体センサ
CN105637335B (zh) 压力传感器以及压力检测装置
JP2009052899A (ja) 慣性力センサおよびその製造方法
JP3729192B2 (ja) 半導体センサ及び同半導体センサの製造方法
JPH08247768A (ja) 角速度センサ
US10330472B2 (en) Angular velocity acquisition device
JP4367111B2 (ja) 半導体力学量センサ
JP4736420B2 (ja) 微小電気機械デバイス
JPH10104266A (ja) 力学量センサおよびそれを用いた集積回路
US20070126415A1 (en) Mechanical quantity detecting element and mechanical quantity detecting device
JP3435647B2 (ja) 振動型半導体センサの製造方法
JP2009068936A (ja) 物理量検出装置
JP4362739B2 (ja) 振動型角速度センサ
JP2001349731A (ja) マイクロマシンデバイスおよび角加速度センサおよび加速度センサ
US10191078B2 (en) Acceleration sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080505

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees