JP2005165954A - 発振装置および半導体集積回路装置 - Google Patents

Abstract

【課題】広い動作温度範囲にわたって発振周波数が安定なクロック信号を生成可能であり、その発振周波数の制御性が高く、消費電力が小さく、小型化が容易で集積化に適した発振装置を提供する。
【解決手段】温度センサ１２は周囲温度に対応する電圧Ｖｔを生成する。メモリ２２には、発振装置１０の使用環境の複数の所定における温度データ信号ＤＴに対して所望の発振周波数のクロック信号ＣＫが得られるような周波数制御データ信号ＤＦが記憶されている。周波数制御データ生成回路１６は演算回路２０およびメモリ２２から構成され、メモリ２２のデータに基づいて温度データ信号ＤＴから周波数制御データ信号ＤＦを算出する。デジタル制御発振回路１８は周波数制御データ信号ＤＦに対応した発振周波数のクロック信号ＣＫを生成する。
【選択図】 図１

Description

本発明は、発振装置および半導体集積回路装置に係り、詳しくは、発振周波数をデジタルデータによって制御可能なデジタル制御発振回路を備えた発振装置と、その発振装置を半導体チップ上に集積化した半導体集積回路装置とに関するものである。

従来より、ＡＳＩＣ、ＤＲＡＭ、フラッシュＥＥＰＲＯＭなどの内部クロック信号が必要なＩＣ（半導体集積回路装置）では、水晶発振子やセラロック（セラミック発振子）などの外部発振素子をＩＣに外付けし、その外部発振素子からＩＣへクロック信号を与えるようにしていた。

しかし、外部発振素子をＩＣに外付けする場合、(1)外付けした外部発振素子の分だけシステム全体が大型化する、(2)外部発振素子の接続用のピン端子をＩＣに設ける必要があるためＩＣが大型化することに加えてＩＣのコストが増大する、(3)外部発振素子は比較的高価であるためシステム全体のコストが増大する、などの欠点があった。

そこで、発振周波数（発振周期）をアナログ制御電圧によって制御可能な電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）をＩＣ内に組み込む技術が開発された（例えば、特許文献１参照）。
特開２００２−２１５２５８号公報（第５〜９頁、図１〜図７）

電圧制御発振回路（ＶＣＯ）をＩＣ内に組み込む技術には以下の問題がある。

（１）電圧制御発振回路では、所望の発振周波数を得るために固有の抵抗やコンデンサが必要である。そのため、発振周波数を変更するには抵抗やコンデンサを取り替えなければならず、発振周波数の精度を確保するには抵抗やコンデンサの微調整を行う必要があることから、発振周波数の制御性が悪い。また、電圧制御発振回路は、アナログ回路を用いるために、小型化が困難であり消費電力が大きい。

（２）電圧制御発振回路は、広い動作温度範囲にわたって発振周波数が安定なクロック信号を生成できない。例えば、特許文献１には、広い動作温度範囲にわたってクロック信号の実際の発振周期を温度補償して一定に保持できる旨の記載がある。しかし、電圧制御発振回路が安定なクロック信号を生成できるのは、せいぜい−１０℃〜＋８０℃程度であり、例えば、自動車の電子制御システムに用いられるＥＣＵのように、−４０℃〜＋１２０℃といった非常に広い動作温度範囲で使用される電子機器を構成するＩＣには使用できない。

（３）上記（１）（２）のような問題のある電圧制御発振回路を組み込んだＩＣは、内部クロック信号の発振周波数の温度変動によって動作が不安定になり、半導体チップが大型化し、消費電力が大きくなる。

ところで、本出願人は、発振周波数をデジタルデータによって制御可能なデジタル制御発振回路（ＤＣＯ：Digitally Controlled Oscillator）を種々提案している（例えば、特開平７−１０６９２３号公報など）。

このデジタル制御発振回路は、電圧制御発振回路における上記（１）の問題を解決することが可能であり、発振周波数の制御性が高く、消費電力が小さく、小型化が容易で集積化に適している。

しかし、デジタル制御発振回路は、遅延素子（ゲートディレイ、インバータゲート、反転回路）を複数個リング状に連結したリングオシレータを用いるため、発振周波数の分解能が遅延素子の遅延時間によって規定され、発振周波数が遅延素子の遅延時間に依存する。そして、遅延素子の遅延時間は動作温度によって大きく変動するため、デジタル制御発振回路の発振周波数も動作温度によって変動する。つまり、デジタル制御発振回路においても、電圧制御発振回路と同様に、広い動作温度範囲にわたって発振周波数が安定なクロック信号を生成できないという問題があった。

本発明は上記問題を解決するためになされたものであって、その目的は、広い動作温度範囲にわたって発振周波数が安定なクロック信号を生成可能であり、その発振周波数の制御性が高く、消費電力が小さく、小型化が容易で集積化に適した発振装置を提供することにある。

また、本発明の別の目的は、広い動作温度範囲にわたって安定な動作が可能であり、消費電力が小さく半導体チップが小型な半導体集積回路装置を提供することにある。

請求項１に記載の発明は、デジタルデータである周波数制御データ信号によって発振周波数を制御可能なデジタル制御発振手段と、周囲温度を検出する温度検出手段と、その温度検出手段が検出した周囲温度に対応する温度データ信号を生成する温度データ生成手段と、その温度データ生成手段が生成した温度データ信号と、前記デジタル制御発振手段の発振周波数の温度変動特性を補正するための周波数制御データ信号との対応関係を記憶する記憶手段と、その記憶手段から読み出した前記対応関係に基づき、前記温度データ生成手段が生成した温度データ信号から、前記デジタル制御発振手段の発振周波数の温度変動特性を補正するための周波数制御データ信号を生成する制御データ生成手段とを備え、前記デジタル制御発振手段は、前記制御データ生成手段が生成した周波数制御データ信号に対応した発振周波数のクロック信号を生成する発振装置を技術的特徴とする。

請求項２に記載の発明は、請求項１に記載の発振装置において、前記記憶手段は、複数の所定温度における温度データ信号に対して、所望の発振周波数のクロック信号が得られるような周波数制御データ信号を記憶しており、前記制御データ生成手段は、前記複数の所定温度における温度データ信号に対しては、前記記憶手段から読み出した周波数制御データ信号をそのまま出力し、前記複数の所定温度の中間値に対応する温度データ信号に対しては、予め設定されている温度データ信号と周波数制御データ信号との対応関係に基づき、温度データ信号を周波数制御データ信号に写像することによって生成することを技術的特徴とする。

請求項３に記載の発明は、請求項１または請求項２に記載の発振装置における前記各手段は同一の半導体チップ上に集積化され、その半導体チップ上に集積化されて前記デジタル制御発振手段が生成したクロック信号を内部クロックとして用いる半導体集積回路装置を技術的特徴とする。

請求項１に記載の発明によれば、デジタルデータである周波数制御データ信号によって発振周波数を制御可能なデジタル制御発振手段を用いるため、クロック信号の発振周波数の制御性が高く、消費電力が小さく、小型化が容易で集積化に適している。そして、デジタル制御発振手段の発振周波数の温度変動特性を補正するための周波数制御データ信号が制御データ生成手段によって生成され、その周波数制御データ信号に対応した発振周波数のクロック信号がデジタル制御発振手段によって生成されるため、デジタル制御発振手段の発振周波数の温度変動特性が補正され、広い動作温度範囲にわたって発振周波数が安定なクロック信号を生成できる。

請求項２に記載の発明によれば、前記複数の所定温度における温度データ信号に対しては記憶手段から読み出された周波数制御データ信号がそのまま出力され、前記複数の所定温度の中間値に対応する温度データ信号に対しては、予め設定されている温度データ信号と周波数制御データ信号との対応関係に基づき、温度データ信号を周波数制御データ信号に写像することによって生成されるため、請求項１に記載の発振装置を簡単に構成することができる。

請求項３に記載の発明によれば、請求項１または請求項２に記載の発振装置を半導体チップ上に集積化し、その発振装置が生成したクロック信号を内部クロック信号として用いるため、消費電力を低減して半導体チップが小型化できることに加え、広い動作温度範囲にわたって安定な動作が可能になる。

（用語の説明）
尚、上述した［課題を解決するための手段］に記載した構成要素と、後述する［発明を実施するための最良の形態］に記載した構成部材との対応関係は以下のようになっている。

「デジタル制御発振手段」は、デジタル制御発振回路１８に該当する。「温度検出手段」は、温度センサ１２に該当する。「温度データ生成手段」は、Ａ／Ｄコンバータ１４に該当する。「記憶手段」は、メモリ２２に該当する。「制御データ生成手段」は、周波数制御データ生成回路１６に該当する。

図１は、本発明を具体化した一実施形態の発振装置１０の構成を説明するためのブロック回路図である。発振装置１０は、温度センサ１２、Ａ／Ｄ（Analog to Digital）コンバータ（ＡＤＣ）１４、周波数制御データ生成回路１６、デジタル制御発振回路（ＶＣＯ）１８から構成され、クロック信号ＣＫを生成して出力する。

図２は、発振装置１０が内蔵されたＩＣ（半導体集積回路装置）１００の構成を説明するためのブロック図である。発振装置１０は、ＩＣ１００の内部に組み込まれ、ＩＣ１００が形成されたシリコン基板（半導体チップ）上に集積化されたモノリシック集積回路によって構成されている。そして、ＩＣ１００は、発振装置１０が生成したクロック信号ＣＫを内部クロック信号として用いる。尚、内部クロック信号が必要なＩＣ１００には、例えば、ＡＳＩＣ、ＤＲＡＭ、フラッシュＥＥＰＲＯＭなどがある。

図１に示すように、温度センサ１２は、定電圧電源Ｖccとアース間に各抵抗Ｒａ，Ｒｂがこの順番に直列接続されることで構成され、各抵抗Ｒａ，Ｒｂ間のノードから電圧Ｖｔを生成する。

定電圧電源Ｖccは、例えば、バンドギャップ定電圧回路などから構成されている。抵抗Ｒａは、ＩＣ１００と同一のシリコン基板上に形成されたポリシリコン層からなるポリシリコン抵抗素子によって形成されている。ポリシリコン抵抗素子である抵抗Ｒａの抵抗温度係数および温度非直線性は共にほぼゼロである。

抵抗Ｒｂは、ＩＣ１００と同一のシリコン基板に形成されたベース拡散層またはエミッタ拡散層を用いた拡散抵抗素子によって形成されている。ちなみに、拡散抵抗素子の比抵抗は、エミッタ拡散層に比べてベース拡散層の方が大きいため、抵抗Ｒｂの抵抗値が大きい場合にはベース拡散層を用いることにより、基板上の占有面積を小さくして高集積化を図ることができる。拡散抵抗素子である抵抗Ｒｂは、不純物濃度を調整することにより、その抵抗温度係数および温度非直線性を適宜に設定することができる。

そのため、各抵抗Ｒａ，Ｒｂの温度特性（抵抗温度係数および温度非直線性）の違いにより、温度センサ１２が形成されたシリコン基板の周囲温度に対応して電圧Ｖｔが変化する。つまり、温度センサ１２が生成する電圧Ｖｔは、周囲温度に対応した電圧値になる。

Ａ／Ｄコンバータ１４は、温度センサ１２が生成したアナログ信号である電圧Ｖｔを、デジタル信号である温度データ信号ＤＴにＡ／Ｄ変換して出力する。

周波数制御データ生成回路１６は、演算回路２０およびメモリ２２から構成されている。演算回路２０は、予めメモリ２２に記憶（記録）してあるデータに基づいて、Ａ／Ｄコンバータ１４が生成した温度データ信号ＤＴから、デジタルデータである周波数制御データ信号ＤＦを算出して出力する。尚、メモリ２２は、どのような半導体メモリ（例えば、ＥＢＳＲＡＭ、ＤＲＡＭ、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ヒューズＲＯＭなど）によって構成してもよい。

デジタル制御発振回路１８は、周波数制御データ生成回路１６が生成した周波数制御データ信号ＤＦに対応した発振周波数のクロック信号ＣＫを生成して出力する。尚、デジタル制御発振回路１８の具体的な内部構成は、例えば、特開平７−１０６９２３号公報に開示されているものと同様である。

つまり、デジタル制御発振回路１８は、遅延素子（ゲートディレイ、インバータゲート、反転回路）を複数個リング状に連結したリングオシレータを用いるため、発振周波数の分解能が遅延素子の遅延時間によって規定され、発振周波数が遅延素子の遅延時間に依存する。そして、遅延素子の遅延時間は動作温度によって大きく変動するため、デジタル制御発振回路１８の発振周波数も動作温度によって変動する。

そこで、本実施形態では、デジタル制御発振回路１８の発振周波数の温度変動特性を補正するための周波数制御データ信号ＤＦを周波数制御データ生成回路１６によって生成するようにしている。

図３は、温度データ信号ＤＴと周波数制御データ信号ＤＦとの関係の一例を模式的に示すグラフである。

メモリ２２には、３つの温度データ信号ＤＴ（ＤＴａ，ＤＴｂ，ＤＴｃ）にそれぞれ対応する周波数制御データ信号ＤＦ（ＤＦａ，ＤＦｂ，ＤＦｃ）が記憶されている。

各温度データ信号ＤＴａ〜ＤＴｃはそれぞれ、ＩＣ１００を使用環境の最低温度，中間温度，最高温度に置いた場合に、Ａ／Ｄコンバータ１４が生成する温度データ信号ＤＴを予め実験的に求めておくことによって設定される。例えば、ＩＣ１００を自動車の電子制御システムに用いられるＥＣＵに使用する場合には、最低温度を−４０℃、中間温度を＋２５℃、最高温度を＋１２０℃に設定する。

つまり、温度データ信号ＤＴａは、ＩＣ１００を最低温度（−４０℃）の環境に置いた場合にＡ／Ｄコンバータ１４が生成する温度データ信号ＤＴである。また、温度データ信号ＤＴｂは、ＩＣ１００を中間温度（＋２５℃）の環境に置いた場合にＡ／Ｄコンバータ１４が生成する温度データ信号ＤＴである。また、温度データ信号ＤＴｃは、ＩＣ１００を最高温度（＋１２０℃）の環境に置いた場合にＡ／Ｄコンバータ１４が生成する温度データ信号ＤＴである。

そして、各周波数制御データ信号ＤＦａ〜ＤＦｃはそれぞれ、ＩＣ１００を前記最低温度，中間温度，最高温度の環境に置いた場合に、デジタル制御発振回路１８が生成するクロック信号ＣＫの発振周波数が、所望の一定周波数になるような周波数制御データ信号ＤＦを予め実験的に求めておくことによって設定される。

つまり、周波数制御データ信号ＤＦａは、ＩＣ１００を最低温度（−４０℃）の環境に置いた場合にクロック信号ＣＫを一定周波数にするための周波数制御データ信号ＤＦである。また、周波数制御データ信号ＤＦｂは、ＩＣ１００を中間温度（＋２５℃）の環境に置いた場合にクロック信号ＣＫを一定周波数にするための周波数制御データ信号ＤＦである。また、周波数制御データ信号ＤＦｃは、ＩＣ１００を最高温度（＋１２０℃）の環境に置いた場合にクロック信号ＣＫを一定周波数にするための周波数制御データ信号ＤＦである。

そして、周波数制御データ生成回路１６は、各温度データ信号ＤＴａ〜ＤＴｃに対しては、メモリ２２から読み出した各周波数制御データ信号ＤＦａ〜ＤＦｃをそのまま出力する。また、周波数制御データ生成回路１６は、前記最低温度，中間温度，最高温度の中間値に対応する各温度データ信号ＤＴａ〜ＤＴｃの中間値に対しては、予め実験的に求めておいた温度データ信号ＤＴと周波数制御データ信号ＤＦとの対応関係（関数）に基づき、演算回路２０の演算処理により、温度データ信号ＤＴを周波数制御データ信号ＤＦに写像（マッピング）する。

つまり、図３に示すように、演算回路２０は、各温度データ信号ＤＴａ，ＤＴｂの中間値である温度データ信号ＤＴｄを、前記関数を表す直線上にある周波数制御データ信号ＤＦｄに写像する。尚、図３に示す例では、周波数制御データ生成回路１６の発振周波数の温度変動特性が非直線性を示すため前記関数が直線で表されるが、当該発振周波数の温度変動特性が非直線性を示す場合は前記関数が曲線で表される。

［実施形態の作用・効果］
以上詳述したように、本実施形態によれば、以下の作用・効果を得ることができる。

［１］発振装置１０は、デジタル制御発振回路１８を用いるため、クロック信号ＣＫの発振周波数の制御性が高く、消費電力が小さく、小型化が容易で集積化に適している。

［２］メモリ２２には、ＩＣ１００の使用環境の最低温度，中間温度，最高温度における温度データ信号ＤＴａ，ＤＴｂ，ＤＴｃに対して、所望の発振周波数のクロック信号ＣＫが得られるような周波数制御データ信号ＤＦａ，ＤＦｂ，ＤＦｃが記憶されている。そして、周波数制御データ生成回路１６は、前記最低温度，中間温度，最高温度における温度データ信号ＤＴａ，ＤＴｂ，ＤＴｃに対しては、メモリ２２から読み出した周波数制御データ信号ＤＦａ，ＤＦｂ，ＤＦｃをそのまま出力する。また、前記最低温度，中間温度，最高温度の中間値に対応する温度データ信号（例えば、ＤＴｄ）に対しては、予め設定されている温度データ信号ＤＴと周波数制御データ信号ＤＦとの対応関係に基づき、演算回路２０が温度データ信号ＤＴを周波数制御データ信号ＤＦに写像する。デジタル制御発振回路１８は、周波数制御データ生成回路１６が生成した周波数制御データ信号ＤＦに対応した発振周波数のクロック信号ＣＫを生成する。

従って、発振装置１０によれば、デジタル制御発振回路１８の発振周波数の温度変動特性が補正され、広い動作温度範囲にわたって発振周波数が安定なクロック信号ＣＫを生成できる。

［３］ＩＣ１００は、上記［１］の作用・効果を奏する発振装置１０を半導体チップ（シリコン基板）上に集積化し、そのクロック信号ＣＫを内部クロック信号として用いるため、消費電力を低減して半導体チップが小型化できる。また、ＩＣ１００は、上記［２］の作用・効果を奏する発振装置１０を集積化して内蔵するため、広い動作温度範囲にわたって安定な動作が可能になる。

［別の実施形態］
ところで、本発明は上記実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記実施形態と同等もしくはそれ以上の作用・効果を得ることができる。

［ア］上記実施形態の温度センサ１２は、定電圧電源Ｖccとアース間に各抵抗Ｒａ，Ｒｂがこの順番に直列接続されることで構成されている。しかし、図４（Ａ）に示すように、定電圧電源Ｖccとアース間に各抵抗Ｒｂ，Ｒａをこの順番で直列接続して温度センサ１２を構成してもよい（つまり、各抵抗Ｒａ，Ｒｂを入れ替えてもよい）。

また、図４（Ｂ）に示すように、図１に示す温度センサ１２において、拡散抵抗素子である抵抗Ｒｂをダイオード接続されたＮＭＯＳトランジスタＴａに置き換えてもよい。また、図４（Ｃ）に示すように、図４（Ａ）に示す温度センサ１２において、拡散抵抗素子である抵抗Ｒｂをダイオード接続されたＰＭＯＳトランジスタＴｂに置き換えてもよい。図４（Ｂ）（Ｃ）に示す温度センサ１２では、ダイオード接続されたＭＯＳトランジスタＴａ，Ｔｂが拡散抵抗素子と同様に作用し、周囲温度に対応した電圧Ｖｔが生成される。さらに、図４（Ｂ）（Ｃ）に示す温度センサ１２において、ダイオード接続されたＭＯＳトランジスタＴａ，ＴｂをＰＮ接合ダイオードに置き換えてもよい。

［イ］温度センサ１２において、抵抗Ｒｂは、拡散抵抗素子に限らず、抵抗温度係数および温度非直線性を適宜設定可能であればどのような抵抗素子（例えば、ＰＶＤ（Physical Vapour Deposition）法を用いてシリコン基板上に形成された熱敏感性抵抗体など）によって形成してもよい。

［ウ］温度センサ１２において、抵抗Ｒａは、ポリシリコン抵抗素子に限らず、抵抗温度係数および温度非直線性が共にほぼゼロであればどのような抵抗素子（例えば、ＰＶＤ法を用いてシリコン基板上に形成された薄膜抵抗素子など）によって形成してもよい。

［エ］上記実施形態のメモリ２２には、３つの温度データ信号ＤＴａ，ＤＴｂ，ＤＴｃにそれぞれ対応する周波数制御データ信号ＤＦａ，ＤＦｂ，ＤＦｃが記憶されている。

しかし、２つの温度データ信号ＤＴに対応する周波数制御データ信号ＤＦをメモリ２２に記憶させるようにしてもよく、この場合には、メモリ２２に記憶させるデータ量が少なくなるため、データ容量が小さく小型かつ低コストなメモリ２２を使用可能になり、上記［１］［３］の作用・効果を高めることができる。

また、４つ以上の温度データ信号ＤＴに対応する周波数制御データ信号ＤＦをメモリ２２に記憶させるようにしてもよく、この場合には、メモリ２２に記憶させておく各データ信号ＤＴ，ＤＦが多くなるほど、温度データ信号ＤＴに対応する周波数制御データ信号ＤＦをより正確に得ることが可能になるため、上記［２］の作用・効果を高めることができる。

本発明を具体化した一実施形態の発振装置１０の構成を説明するためのブロック回路図。 発振装置１０が内蔵されたＩＣ（半導体集積回路装置）１００の構成を説明するためのブロック図。 発振装置１０において、Ａ／Ｄコンバータ１４が生成した温度データ信号ＤＴと、周波数制御データ生成回路１６が生成した周波数制御データ信号ＤＦとの関係の一例を模式的に示すグラフ。 発振装置１０における温度センサ１２の別の構成例を示す回路図。

符号の説明

１０…発振装置
１２…温度センサ
１４…Ａ／Ｄコンバータ
１６…周波数制御データ生成回路
１８…デジタル制御発振回路
２０…演算回路
２２…メモリ
１００…ＩＣ
ＤＴ（ＤＴａ，ＤＴｂ，ＤＴｃ，ＤＴｄ）…温度データ信号
ＤＦ（ＤＦａ，ＤＦｂ，ＤＦｃ，ＤＦｄ）…周波数制御データ信号
ＣＫ…クロック信号

Claims (3)

1. デジタルデータである周波数制御データ信号によって発振周波数を制御可能なデジタル制御発振手段と、
   周囲温度を検出する温度検出手段と、
   その温度検出手段が検出した周囲温度に対応する温度データ信号を生成する温度データ生成手段と、
   その温度データ生成手段が生成した温度データ信号と、前記デジタル制御発振手段の発振周波数の温度変動特性を補正するための周波数制御データ信号との対応関係を記憶する記憶手段と、
   その記憶手段から読み出した前記対応関係に基づき、前記温度データ生成手段が生成した温度データ信号から、前記デジタル制御発振手段の発振周波数の温度変動特性を補正するための周波数制御データ信号を生成する制御データ生成手段とを備えた発振装置であって、
   前記デジタル制御発振手段は、前記制御データ生成手段が生成した周波数制御データ信号に対応した発振周波数のクロック信号を生成することを特徴とする発振装置。
2. 請求項１に記載の発振装置において、
   前記記憶手段は、複数の所定温度における温度データ信号に対して、所望の発振周波数のクロック信号が得られるような周波数制御データ信号を記憶しており、
   前記制御データ生成手段は、
   前記複数の所定温度における温度データ信号に対しては、前記記憶手段から読み出した周波数制御データ信号をそのまま出力し、
   前記複数の所定温度の中間値に対応する温度データ信号に対しては、予め設定されている温度データ信号と周波数制御データ信号との対応関係に基づき、温度データ信号を周波数制御データ信号に写像することによって生成することを特徴とする発振装置。
3. 請求項１または請求項２に記載の発振装置における前記各手段は同一の半導体チップ上に集積化され、その半導体チップ上に集積化されて前記デジタル制御発振手段が生成したクロック信号を内部クロックとして用いることを特徴とする半導体集積回路装置。

Images