JP2005150695A - 半導体レーザ波長制御装置 - Google Patents

Abstract

【課題】半導体レーザの光出力強度が変化しても光波長を一定に制御することができ、装置全体を小型化することができる半導体レーザ波長制御装置を提供する。
【解決手段】温度制御装置を駆動してレーザダイオード１の温度を制御することで、レーザダイオード１の光波長を所定の波長に制御する制御手段を備え、当該制御手段はローパス特性を有し、波長フィルタ７を通過した光を電気信号に変換した第1の光電変換信号とレーザダイオード１が所定の波長を発光するような目標値とを入力し、前記温度制御装置を駆動するための制御信号を出力すると共に、複数の極のうち大きい極が被制御対象のカットオフ周波数ｆｃより大きくなるように、且つ零点が被制御対象のカットオフ周波数ｆｃより小さくなるように設定される。
【選択図】 図７

Description

本発明は、光通信システムなどに用いられ、半導体レーザの発光波長が一定となるように制御する半導体レーザ波長制御装置に関する。

従来の半導体レーザ波長制御装置として、半導体レーザの発光波長を、半導体レーザの温度を制御することにより一定に保持するものが知られている。この種の半導体レーザ波長制御装置を、図１を参照して説明する。
図１は、従来の半導体レーザ波長制御装置（除算器あり）の構成を示すブロック図である。
図１に示す半導体レーザ波長制御装置は、レーザダイオード１と、熱電子冷却素子(ＴＥＣ：Thermoelectric Cooler)２と、光スプリッタ３と、第１光／電気変換器４と、光強度制御基準生成部５と、自動光出力制御回路６と、波長フィルタ７と、第２光／電気変換器８と、波長制御目標値生成部９と、除算器１０ａと、温度制御回路１１とを備えて構成されている。

このような構成において、まず、レーザダイオード１の光出力信号を、光スプリッタ３を使用して光出力Ａ及びＢに２分岐する。この分岐された一方の光出力Ａは、第１光／電気変換器４に入力され、ここで、その光強度に応じた電気信号ＶＰＤ１に変換される。
ここで、電気信号ＶＰＤ１は、半導体レーザであるレーザダイオード１の光出力強度を表す信号である。例えば、光通信に使用される半導体レーザ装置においては、半導体レーザの平均光出力強度の変動が小さいことが必要されており、これを実現するためにＡＰＣ(Auto Power Control)を用いた自動光出力制御回路６が使用されている。

自動光出力制御回路６は、第１光／電気変換器４から出力される電気信号ＶＰＤ１と光強度制御基準生成部５から生成される光出力強度制御目標値ＲＥＦ１とを比較し、双方の差が零となるようにレーザダイオード１への光出力強度制御電流を制御することによって、レーザダイオード１からの光出力強度を一定とする。
一方、光スプリッタ３にて分岐された他方の光出力Ｂは、光の透過率が光波長依存性を持つ波長フィルタ７を通過した後、第２光／電気変換器８に入力される。第２光／電気変換器８から出力される電気信号ＶＰＤ２は、レーザダイオード１の光出力Ｂが波長フィルタ７を透過した後の光強度に対応する信号であり、光出力強度依存性と光波長依存性を有する。

レーザダイオード１から所望の波長を得るためには、第２光／電気変換器８から出力される電気信号ＶＰＤ２に応じてレーザダイオード１の温度を変化させることによって、当該電気信号ＶＰＤ２と、第１光／電気変換器４から出力される電気信号ＶＰＤ１との比率を一定にする必要がある。
論理的には、一定な波長を得るために、電気信号ＶＰＤ２と電気信号ＶＰＤ１との除算結果（ＶＰＤ２／ＶＰＤ１）を常に一定にしなければならない。

これを実現するために、除算器１０ａが設けられる。電気信号ＶＰＤ２と電気信号ＶＰＤ１とを除算器１０ａに入力し、ＶＰＤ２／ＶＰＤ１の除算を行い、この除算結果をＶＯＵＴとして温度制御回路１１へ出力する。
温度制御回路１１は、ＶＯＵＴが、波長制御目標値生成部９から生成される波長制御目標値ＲＥＦ２と等しくなるように、ペルチェ素子などの熱電子冷却素子２の温度を制御することによって、レーザダイオード１の温度を制御する。

このようにして、レーザダイオード１の温度が一定に保持される。レーザダイオード１、即ち半導体レーザの波長は、半導体レーザの温度に強く依存するため、温度を一定に保持することによって、安定した半導体レーザの波長が得られる。また、波長制御目標値ＲＥＦ２を調整することによって、所望の波長を得ることができる。つまり、上記の半導体レーザ波長制御装置においては、ＶＰＤ２／ＶＰＤ１は次式のようになる。即ち、
ＶＰＤ２／ＶＰＤ１＝ＲＥＦ２
とすることによって、一定な波長を得ることができる。この種の従来の装置として、例えば特許文献１に記載のものがある。

熱電子冷却素子の反応速度及び制御対象物の熱容量の結果として全体の反応速度が決定し、光伝送でのレーザモジュールなどでは、これらの反応速度がローパスフィルタ（ＬＰＦ）に近似でき、ＬＰＦのカットオフ周波数ｆ_Cが０．０１Ｈｚから０．１Ｈｚ程度と非常に低い周波数となる。
熱電子冷却素子及び制御回路をフィードバック回路で構成する場合、フィードバックループでは、制御対象の温度と目標温度とを一致させるためには低周波数（ＤＣ）ゲインが十分必要である。系のエラー量は通常ループのゲイン分の１に比例する。環境温度が一定であり、目標温度が一定であれば、ＤＣでのゲインで系のエラー量が決定する。

そのため、熱電子冷却素子とこれを制御するフィードバック回路では、系全体のループの安定性及び系全体のループのＤＣゲイン確保を考慮する必要がある。さらに、熱電子冷却素子の個体差が大きく、素子の種類を変えるとカットオフ周波数ｆ_Cの範囲が広がるため、カットオフ周波数ｆ_Cのばらつきも考慮する必要がある。
従来、この低周波数特性を持つ制御対象を用いた制御方式には、アナログ制御方式やＰＩＤ制御方式などを採用している。

アナログ制御方式は、図２に示すように、ＤＣゲインを上げるために高ゲイン段９１とＬＰＦ９２で構成されている。
このとき、図２に示す回路の伝達特性Ｈ（ｓ）は下記（１）式で表される。
Ｈ（ｓ）＝｛Ａ／ＲＣ｝・｛１／（ｓ＋１／ＲＣ）｝ ………（１）
ここで、Ａは利得である。
ループ全体を安定させるためには、位相余裕を確保する必要がある。カットオフ周波数ｆ_Cより制御回路の極（Ｐｏｌｅ）が十分に高周波であり、ループ全体のオープンループ利得が１となる周波数ｆ₀より制御回路のＰｏｌｅが十分に高い周波数であれば位相余裕が確保できる。

しかし、この場合、制御対象に大きい信号で高周波の制御信号を加えることになり、制御対象からの出力信号はＬＰＦにより平滑化されるが、制御対象内部では激しく変化することになり、好ましくない。したがって、カットオフ周波数ｆ_Cより低い周波数もしくは近傍にＰｏｌｅを設定している。このため、電気−熱変換素子のカットオフ周波数ｆ_Cと合わせて２次のループとなり位相余裕が問題となるため、図３に示すように位相補償回路を加える方式が採用されている。
このとき、図３に示す回路の伝達特性Ｈ（ｓ）は下記（２）式で表される。

また、ＰＩＤ制御方式では、図４に示すように、比例項Ｐ、積分項Ｉ、微分項Ｄの３項の係数をパラメータとして制御特性を決定する。ＰＩＤ制御は自由度が大きく汎用性がある。ＰＩＤのパラメータを決定するには、調整則を用いて制御対象の特性の大まかな特徴に基づいて、おおよその値即ち初期設定を決める。しかし、この初期設定によって十分満足できる制御特性が得られるとは限らず、この制御で制御対象を制御しつつ実際の制御特性を見ながらパラメータを再調整することが必要となる場合が多い。またループの安定性についても、ステップ応答などに対し実際に制御しつつ制御量及び操作量が一定に落ち着くようにパラメータを調整する（例えば、非特許文献１参照）。

次に、図５に、除算器１０ａを使用しない半導体レーザ波長制御装置の構成を示し、その説明を行う。但し、図５において、図１の各部に対応する部分には同一符号を付し、その説明を省略する。
図５に示す半導体レーザ波長制御装置が図１に示す装置と異なる点は、除算器１０ａに代え、減算器１０を用いたことにある。また、波長制御目標値生成部９は、この図５においては、波長制御目標値ＲＥＦ２として、ＶＰＤ２−ＶＰＤ１の目標値を出力するようになっている。

即ち、減算器１０によって、電気信号ＶＰＤ２から電気信号ＶＰＤ１を引き算し、この結果をＶＯＵＴとして温度制御回路１１へ出力するようにした。温度制御回路１１は、ＶＯＵＴが、波長制御目標値生成部９から生成される波長制御目標値ＲＥＦ２と等しくなるように、熱電子冷却素子２の温度を制御することによって、レーザダイオード１の温度を制御する。この種の従来の装置として、例えば特許文献２に記載のものがある。
特開２００１−７４３８号公報 特開２００２−２７０９５４号公報 システム制御情報学会編、「ＰＩＤ制御」、第１６頁〜第３８頁、朝倉書店、平成１４年９月発行

しかし、従来の図１に示した半導体レーザ波長制御装置においては、除算器１０ａを使用するが、この除算器１０ａは回路規模が大きいため、装置全体が大きくなるという問題がある。
また、除算器１０ａで除算されるＶＰＤ２とＶＰＤ１とは、双方が一定の倍率で変化するので、双方の割り算を行った場合は、図６に曲線２１で示すように、波長を一定に保持することができる。図６は、ＶＰＤ２／ＶＰＤ１と、第１光／電気変換器４から出力される電気信号ＶＰＤ１との依存関係を示す図である。

しかし、ＶＰＤ２とＶＰＤ１との除算結果が割り切れない値である場合、この割り切れない値による設定誤差が生じるため、レーザダイオード１の発光波長を一定に制御することができないという問題がある。
一方、図５に示した半導体レーザ波長制御装置においては、除算器１０ａの代わりに減算器１０を用いたので、上記の回路規模が大きくなることと、割り切れない値による設定誤差の問題は解消することができる。

減算器１０を用いた構成の場合、波長制御目標値ＲＥＦ２は、ＲＥＦ２＝ＶＰＤ２−ＶＰＤ１となるため、ＶＰＤ２／ＶＰＤ１が、次式（３）のようになる。
ＶＰＤ２／ＶＰＤ１＝（ＶＰＤ１＋ＲＥＦ２）／ＶＰＤ１
＝１＋（ＲＥＦ２／ＶＰＤ１） …（３）
この式（３）に示すように、波長を一定に保つためには、第１光／電気変換器４から出力される電気信号ＶＰＤ１を一定にしなければならない。

何故なら、減算器１０を用い、ＶＰＤ２−ＶＰＤ１の計算を行った場合、双方は一定の倍率で変化するので、ある倍率変化した場合、ＶＰＤ２の変化量とＶＰＤ１の変化量とに差が生じており、この差が計算されることになる。例えば、ＶＰＤ２＝２とＶＰＤ１＝１とが各々３倍に変化した場合、６と３とになり、６−３の計算を行った場合、２−１の計算結果と異なることになる。

つまり、電気信号ＶＰＤ１が変化した場合、電気信号ＶＰＤ２とＶＰＤ１との計算結果に誤差が生じ、図６に曲線２２で示すように、波長を一定に保持することができなくなる。このため、自動光出力制御回路６によって電気信号ＶＰＤ１の変動を抑制することによって、波長を一定に保持するようになっている。
しかし、レーザダイオード１の経年劣化によって、当該レーザダイオード１に必要とされる光出力強度制御電流が、自動光出力制御回路６での制御範囲を超えた場合、波長を一定とすることができないという問題がある。

また、半導体レーザ波長制御装置の使用用途によっては、レーザダイオード１の光出力強度を連続的に変化させなければならないが、光出力強度が連続的に変化した場合、上述したように減算器１０による計算誤差が生じるため、波長を一定とすることができないという問題がある。
また、制御対象の周波数特性が低いＬＰＦ特性を持つ場合、カットオフ周波数ｆ_Cがｆ_C＜０．１Ｈｚと低く、図３に示す上記従来のアナログ制御方式にあっては、位相補償がカットオフ周波数ｆ_Cより十分低い必要があるため、ＲＣの定数が大きな値となり、小型化及びＬＳＩ化は困難となるという未解決の課題がある。

また、時定数が非常に低いため、安定するまでに時間がかかるという未解決の課題がある。さらに、カットオフ周波数ｆ_Cは制御対象である素子により個体差があり、またアナログ回路自体もばらつきが大きく、ループ全体を安定とするためには個体調整を必要とするなど、生産性にも問題があるという未解決の課題がある。
また、上記従来のＰＩＤ制御方式にあっては、得られた制御特性に対して実機で評価し、パラメータを調整する必要があるため、素子の個体差を考慮するとパラメータ決めが困難であり、設計開発に多くの時間を要するという未解決の課題がある。また、素子の種類を変える場合にはパラメータの再設計が必要となり、さらに多くの開発工数を必要とするという未解決の課題がある。

そこで、本発明は、半導体レーザの光出力強度が変化しても光波長を一定に制御することができ、装置全体を小型化することができる半導体レーザ波長制御装置を提供することを目的としている。
また、波長制御において制御対象が周波数特性が低いＬＰＦ特性を持つ場合、制御対象の個体差、種類変更を考慮しても十分に安定で設計しやすく、ＬＳＩ化が可能となる温度制御装置を提供することを目的としている。

上記目的を達成するために、請求項１に係る半導体レーザ波長制御装置は、半導体レーザと、半導体レーザからの光を受けると共に、前記光の波長により透過率が変化する光フィルタと、温度制御装置を駆動して前記半導体レーザの温度を制御することで、前記半導体レーザの光波長を所定の波長に制御する制御手段とを備える半導体レーザ波長制御装置において、前記制御手段はローパス特性を有し、前記光フィルタを通過した光を電気信号に変換した第1の光電変換信号と前記半導体レーザが所定の波長を発光するような目標値とを入力し、前記温度制御装置を駆動するための制御信号を出力すると共に、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように、且つ零点が被制御対象のカットオフ周波数より小さくなるように設定されていることを特徴とする。

この前記制御手段は、前記第1の光電変換信号と前記目標値とを比較する比較手段と、該比較手段の出力を演算して、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように、かつ零点が被制御対象のカットオフ周波数より小さくなるように設定されている演算手段とを備えたことを特徴とする。
演算手段は、前記比較手段の出力と帰還信号との差を整数倍する比例手段と、該比例手段の出力を積分した後、前記帰還信号として帰還させる第１の積分手段と、前記比較手段の出力を整数分の１倍して前記比例手段の出力に加算する信号を生成する加算信号生成手段と、該加算信号生成手段の出力を積分して前記制御信号として出力する第２の積分手段とを備えることを特徴とする。

また、前記演算手段は、比較手段の出力と帰還信号との差をＫ倍（Ｋは１以上の整数）する比例手段と、該比例手段の出力を積分した後、１／Ｌ倍（Ｌは１以上の整数）して前記帰還信号として帰還させる第１の積分手段と、前記比較手段の出力を１／Ｎ倍（Ｎは１以上の整数）して前記比例手段の出力に加算する信号を生成する加算信号生成手段と、該加算信号生成手段の出力と前記比例手段の出力とを加算した信号をＭ倍した後、積分して前記制御信号として出力する第２の積分手段とを備え、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように前記Ｋ値及び前記Ｌ値が設定され、零点が被制御対象のカットオフ周波数より小さくなるように前記Ｎ値が設定され、低周波域から被制御対象のカットオフ周波数までの利得が少なくとも１となるように前記Ｍ値が設定されていることを特徴とする。

前記加算信号生成手段は、前記比較手段の出力を累算した値がＮ−１（Ｎは１以上の整数）より大きいときに、累算結果よりＮ−１を減算して＋１を前記比例手段の出力に加算する信号とし、累算した値が−Ｎより小さいときに、累算結果にＮを加算して−１を前記比例手段の出力に加算する信号とすることができる。
また、前記加算信号生成手段は、前記比較手段の出力を累算した値がＮ（Ｎは１以上の整数）より大きいときに、累算結果よりＮを減算して＋１を前記比例手段の出力に加算する信号とし、累算した値が−Ｎより小さいときに、累算結果にＮを加算して−1を前記比例手段の出力に加算する信号とすることもできる。

前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号をＡ／Ｄ変換し、変換後の信号と前記目標値との差を検出するように構成してもよい。
また、前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号と前記目標値との差を検出し、この差をＡ／Ｄ変換するように構成してもよい。

さらに、前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号を比較器の正極入力へ接続し、前記目標値を比較器の負極入力に接続するように構成してもよい。
立ち上げ時と安定時とで前記Ｋ値、前記Ｍ値、前記Ｎ値及び前記Ｌ値を異なる値に設定するように構成してもよい。

さらに、半導体レーザから出力される光を分岐した一方の光を電気信号に変換した第２の光電変換信号と前記半導体レーザの光出力強度を所定強度に制御するための光出力強度制御目標値とが等しくなるように、前記半導体レーザへ出力する光出力強度制御電流を制御する第２の制御手段をさらに備え、前記第２の制御手段は、前記半導体レーザの光波長を所定波長に制御するための波長制御目標値を生成する第１の生成手段と、前記光フィルタの所望の波長に対する透過率に相当する変換係数を生成する第２の生成手段と、前記第２の光電変換信号から前記光出力強度制御目標値を減算して、光出力強度の変化量を求める減算手段と、前記変換係数と前記光出力強度の変化量とを乗算して、当該光出力強度の変化量に応じた前記波長制御目標値の補正値を求める乗算手段と、前記波長制御目標値の補正値と前記波長制御目標値とを加算して、前記波長制御目標値の補正値で前記波長制御目標値を補正する加算手段とを備え、前記加算手段で補正された目標値を前記制御手段に入力する目標値とすることを特徴とする。

前記第１の光電変換信号は、前記分岐した他方の光を前記光フィルタに通過させて電気信号に変換した信号であり、前記変換係数は、前記半導体レーザが所望の光出力強度及び波長となっている条件にあって、前記第１の光電変換信号を前記第２の光電変換信号で除算して得られる値である。
また、本発明は、半導体レーザから出力される光を分岐した一方の光を電気信号に変換した第２の光電変換信号と、前記半導体レーザの光出力強度を所定強度に制御するための光出力強度制御目標値とが等しくなるように、前記半導体レーザへ出力する光出力強度制御電流を制御する半導体レーザ波長制御装置において、前記半導体レーザの光波長を所定波長に制御するための波長制御目標値を生成する第１の生成手段と、前記半導体レーザが所望の光出力強度及び波長となっている条件にあって、前記分岐した他方の光を光透過性が光波長依存性を持つ波長フィルタを透過し、この透過光を電気信号に変換した第１の光電変換信号を、前記第２の光電変換信号で除算した値を変換係数として生成する第２の生成手段と、前記第２の光電変換信号から前記光出力強度制御目標値を減算して、光出力強度の変化量を求める減算手段と、前記変換係数と前記光出力強度の変化量とを乗算して、当該光出力強度の変化量に応じた前記波長制御目標値の補正値を求める乗算手段と、前記波長制御目標値の補正値と前記波長制御目標値とを加算して、前記波長制御目標値の補正値で前記波長制御目標値を補正する加算手段とを備え、前記加算手段で補正された波長制御目標値に前記第１の光電変換信号が等しくなるように、前記半導体レーザの温度を制御することを特徴とする。

本発明の構成によれば、制御対象の周波数特性が低いＬＰＦ特性を持つ場合、制御対象のカットオフ周波数を考慮して制御回路のパラメータを設定するので、十分安定且つＬＳＩ化が可能な制御回路とすることができる。
また、制御対象の個体差によるカットオフ周波数のばらつきや、制御対象である素子の種類変更を考慮して、制御対象のカットオフ周波数を考慮して制御回路のパラメータを変化させて、零点、極及び利得を設定するので、ループ全体を安定にするための位相余裕を確保するように制御回路を設計することができる。従って、十分安定な制御回路を容易に設計することができる。そして、多くの開発工数を必要とすることなく安定したレーザモジュールの温度制御を行うことができる。

さらに、素子の種類を変える場合でもパラメータの再設計が不要となり、開発工数を削減することができるという効果が得られる。
また、複数の極のうち大きい極が制御対象のカットオフ周波数より大きくなるように、また零点が制御対象のカットオフ周波数より小さくなるように、さらに低周波域から制御対象のカットオフ周波数までの利得が少なくとも１となるように制御回路のパラメータを調整するので、ループ全体を安定にするための位相余裕を確保するように制御回路を設計することができると共に、立ち上げ時と安定時とで制御回路のパラメータを変化させて安定状態への収束時間を短縮することができる。

さらに、制御回路をデジタル化することで、制御回路自体のばらつきをなくすことができ、累加算器を用いて制御回路を構成することで、計算上の桁数の増加を抑制することができるので、制御回路を小型化できＬＳＩ化に有利となるという効果が得られる。
一方、半導体レーザに必要とされる光出力強度制御電流が、この光出力強度制御電流を生成するための制御手段の制御範囲を超えた場合、又は半導体レーザの光出力強度を変化させた場合に、第２の光電変換信号が変化しても、第１の光電変換信号／第２の光電変換信号の除算結果が、常に固定値である変換係数となるため、半導体レーザの出力波長を一定に保つことができる。

また、分岐した他方の光を光透過性が光波長依存性を持つ波長フィルタを透過させた光を電気信号に変換した光電変換信号と光電変換信号との除算結果が、従来のように回路規模の大きい除算器を用いずとも、常に固定値となるようにしたので、半導体レーザの出力波長を一定に保つことができる。
従って、半導体レーザの光出力強度が変化しても光波長を一定に制御することができ、装置全体を小型化することができるという効果がある。

以上説明したように本発明は、制御対象の周波数特性が低いＬＰＦ特性を持つ場合、制御対象のカットオフ周波数を考慮して制御回路のパラメータを設定するので、十分安定且つＬＳＩ化が可能な制御回路とすることができる。
また、制御対象の個体差によるカットオフ周波数のばらつきや、制御対象である素子の種類変更を考慮して、制御対象のカットオフ周波数を考慮して制御回路のパラメータを変化させて、零点、極及び利得を設定するので、ループ全体を安定にするための位相余裕を確保するように制御回路を設計することができる。従って、十分安定な制御回路を容易に設計することができる。そして、多くの開発工数を必要とすることなく安定したレーザモジュールの温度制御を行うことができる。

さらに、素子の種類を変える場合でもパラメータの再設計が不要となり、開発工数を削減することができるという効果が得られる。
また、複数の極のうち大きい極が制御対象のカットオフ周波数より大きくなるように、また零点が制御対象のカットオフ周波数より小さくなるように、さらに低周波域から制御対象のカットオフ周波数までの利得が少なくとも１となるように制御回路のパラメータを調整するので、ループ全体を安定にするための位相余裕を確保するように制御回路を設計することができると共に、立ち上げ時と安定時とで制御回路のパラメータを変化させて安定状態への収束時間を短縮することができる。

さらに、制御回路をデジタル化することで、制御回路自体のばらつきをなくすことができ、累加算器を用いて制御回路を構成することで、計算上の桁数の増加を抑制することができるので、制御回路を小型化できＬＳＩ化に有利となるという効果が得られる。
一方、半導体レーザに必要とされる光出力強度制御電流が、この光出力強度制御電流を生成するための制御手段の制御範囲を超えた場合、又は半導体レーザの光出力強度を変化させた場合に、第２の光電変換信号が変化しても、第１の光電変換信号／第２の光電変換信号の除算結果が、常に固定値である変換係数となるため、半導体レーザの出力波長を一定に保つことができる。

また、分岐した他方の光を光透過性が光波長依存性を持つ波長フィルタを透過させた光を電気信号に変換した光電変換信号と光電変換信号との除算結果が、従来のように回路規模の大きい除算器を用いずとも、常に固定値となるようにしたので、半導体レーザの出力波長を一定に保つことができる。
従って、半導体レーザの光出力強度が変化しても光波長を一定に制御することができ、装置全体を小型化することができるという効果がある。

以下、本発明の実施の形態を、図面を参照して説明する。
図７は、本発明の実施の形態に係る半導体レーザ波長制御装置の構成を示すブロック図である。但し、図７に示す本実施の形態において、図５に示した従来例の各構成要素に対応する要素には同一符号を付し、同一用途で適用されているものに関しては、その説明を省略する。

図７に示す半導体レーザ波長制御装置は、半導体レーザとしてのレーザダイオード１と、熱電子冷却素子２と、光スプリッタ３と、第１光／電気変換器４と、光強度制御基準生成部５と、自動光出力制御回路６と、波長フィルタ７と、第２光／電気変換器８と、減算手段としての減算器１０と、制御手段としての温度制御回路１１と、第２の生成手段としての変換係数生成部１２と、乗算手段としての乗算器１３と、加算手段としての加算器１４と、第１の生成手段としての波長制御基準生成部１５とを備えて構成されている。
この減算器１０、変換係数生成部１２、乗算器１３、加算器１４及び波長制御基準生成部１５で第２の制御手段を構成している。

次に、これらの構成要素の説明を行う。
熱電子冷却素子２は、例えばペルチェ素子を用いる。ペルチェ素子は、ビスマス・テルルを基本材料とするＰ型半導体とＮ型半導体を、金属電極を介して接合して構成されており、Ｎ型半導体からＰ型半導体側に電流を流すと、Ｐ型半導体とＮ型半導体の接合部では電子のエネルギーレベルが高い状態から低い状態に遷移して周囲の結晶格子の振動エネルギーを吸収するので吸熱量が増加して温度を低下させる。

一方、Ｐ型半導体からＮ型半導体側に電流を流すと、該接合部では電子のエネルギーレベルが低い状態から高い状態に遷移して周囲の結晶格子に振動エネルギーを供給するので吸熱量が減少して温度を上昇させる。
従って、ペルチェ素子８２に流す電流の方向と電流値を制御することにより、温度制御を行うことができる。

ここで、例えば、図１５に示すように、ペルチェ素子駆動回路８３は、駆動パルスのデューティ比を制御することによってペルチェ素子の吸熱及び発熱を制御するパルス幅変調方式で構成されている。図中ＰＷＭ回路はパルス幅変調回路であって、制御信号ｕに応じて駆動パルスを出力するように構成されている。また、図中８２はペルチェ素子、８３aはペルチェ素子に直列に接続される抵抗、８３bは駆動パルスの論理レベルを反転するインバータ、８３c〜８３fは、例えば、供給されるパルスの論理レベルが“１”の時に開放になり、供給されるパルスの論理レベルが“０”の時に短絡になるスイッチである。

そして、直列に接続されたスイッチ８３ｄ及び８３ｆ、並びに直列に接続されたスイッチ８３ｅ及び８３cが並列に接続され、スイッチ８３ｄと８３ｆとの中間点と、８３ｅと８３cとの中間点とが、直列に接続されたペルチェ素子８２及び抵抗８３aで接続されている。
スイッチの動作を上記のように定義すれば、図１５は、前記駆動パルスの論理レベルが“１”の時を示している。即ち、駆動パルスの論理レベルが“１”であればインバータ８３bの出力の論理レベルは“０”であるので、スイッチ８３ｅ及び８３dが短絡になり、スイッチ８３c及び８３fが開放になるので、この時には図１５において矢印の方向にペルチェ電流が流れる。

一方、前記駆動パルスの論理レベルが“０”になると、インバータ８３bの出力の論理レベルが“１”になるので、スイッチ８３c及び８３fが短絡になり、スイッチ８３ｅ及び８３dが開放になって、図１５において矢印の方向とは逆方向にペルチェ電流が流れる。
従って、このように駆動パルスによってペルチェ素子８２の電流の方向を制御する方式によれば、駆動パルスのデューティ比が５０％の時には吸熱量の増減がバランスして、前記接合部の温度変化がなく、駆動パルスのデューティ比を５０％より増減させると、前記接合部の温度はこの増減に応じて上昇又は下降する。

このように、制御信号ｕに応じて駆動パルスのデューティ比を制御することによりペルチェ素子８２の温度制御を行って、レーザダイオードの温度を設定目標温度に一定に保つことができる。このペルチェ素子８２によってレーザダイオードの温度を制御する装置全体で温度制御装置を構成している。
ここで、このようなレーザモジュールでは、反応特性がローパスフィルタ（ＬＰＦ）に近似でき、ＬＰＦのカットオフ周波数ｆ_Cは０．０１Ｈｚから０．１Ｈｚ程度と非常に低い周波数となり、このカットオフ周波数ｆ_Cは電気−熱変換素子により個体差がある。

そこで、制御信号ｕを出力する制御回路において、後述するような制御対象の素子によるカットオフ周波数ｆ_Cの個体差を考慮して、十分安定した制御回路となるようにパラメータ設定を行う。
光強度制御基準生成部５は、光出力強度制御目標値ＲＥＦ１を自動光出力制御回路６及び減算器１０へ出力するものである。
波長制御基準生成部１５は、波長制御目標値ＲＥＦ２を加算器１４へ出力するものである。

変換係数生成部１２は、調整時にレーザダイオード１が所望の光出力強度及び波長に調整された際に、当該レーザダイオード１の光出力が波長フィルタ７を透過した後の光強度を表す第１の光電変換信号としての信号ＶＰＤ２を、当該レーザダイオード１の光出力強度を表す第２の光電変換信号としての信号ＶＰＤ１で除算し、この結果を固定値Ｋとして生成し、これを乗算器１３へ出力するものである。以降、ＶＰＤ１を光出力強度表示信号、ＶＰＤ２をフィルタ透過光出力強度表示信号、Ｋを変換係数Ｋという。
ここで、変換係数Ｋを次式（４）で示す。
Ｋ＝ＲＥＦ２／ＲＥＦ１ …（４）

自動光出力制御回路６は、光出力強度表示信号ＶＰＤ１と光強度制御目標値ＲＥＦ１とが等しくなるように、レーザダイオード１へ出力する光出力強度制御電流を制御することによって、レーザダイオード１の光出力強度を一定にするものである。
ここで、ＶＰＤ１，ＶＰＤ２の初期値を、それぞれＶＰＤ１（ｔ０），ＶＰＤ２（ｔ０）とし、ＶＰＤ１（ｔ０）を次式（５）で示す。
ＶＰＤ１（ｔ０）＝ＲＥＦ１ …（５）
減算器１０は、光出力強度表示信号ＶＰＤ１から光出力強度制御目標値ＲＥＦ１を引くことによって、光出力強度の変化量Ｖ１を求めるものである。初期状態においては、Ｖ１＝ＶＰＤ１（ｔ０）−ＲＥＦ１＝０の計算を行う。

乗算器１３は、光出力強度の変化量Ｖ１に応じた波長制御目標値ＲＥＦ２の補正値を求めるために、変換係数Ｋと光出力強度の変化量Ｖ１とを乗算し、この結果を波長制御目標値ＲＥＦ２の補正値Ｖ２とするものである。初期状態においては、Ｖ２＝Ｋ×Ｖ１＝０の計算を行う。
加算器１４は、波長制御目標値ＲＥＦ２の補正値Ｖ２で波長制御目標値ＲＥＦ２を補正するために、Ｖ２＋ＲＥＦ２の加算を行い、この結果を補正波長制御目標値Ｖ３として温度制御回路１１へ出力するものである。初期状態においては、Ｖ３＝ＲＥＦ２＋Ｖ２＝ＲＥＦ２の計算を行う。

温度制御回路１１は、フィルタ透過光出力強度表示信号ＶＰＤ２が、補正波長制御目標値Ｖ３と等しくなるように、熱電子冷却素子２の温度を制御することによって、レーザダイオード１の温度を制御するものである。初期状態においては、ＶＰＤ２（ｔ０）は次式（６）となる。
ＶＰＤ２（ｔ０）＝Ｖ３＝ＲＥＦ２ …（６）
ここで、上式（５）及び（６）より、ＶＰＤ２（ｔ０）／ＶＰＤ１（ｔ０）は、
｛ＶＰＤ２（ｔ０）／ＶＰＤ１（ｔ０）｝＝ＲＥＦ２／ＲＥＦ１＝Ｋ …（７）
となり、波長を一定に保つことができるようになっている。

このような構成の半導体レーザ波長制御装置の動作を説明する。
最初に、レーザダイオード１の経年劣化によって、当該レーザダイオード１に必要とされる光出力強度制御電流が、自動光出力制御回路６での制御範囲を超えた際に、光出力強度表示信号ＶＰＤ１が変化する場合の動作を説明する。
但し、経年劣化後のＶＰＤ１，ＶＰＤ２を、それぞれＶＰＤ１（ｔｌ），ＶＰＤ２（ｔｌ）とする。

光出力強度表示信号ＶＰＤ１（ｔｌ）がＶＰＤ１（ｔ０）に比べ、ΔＶＰＤ１に変化した場合、ΔＶＰＤ１＝ＶＰＤ１（ｔ１）−ＶＰＤ１（ｔ０）となる。
この変化量ΔＶＰＤ１は、減算器１０によって検知される。即ち、減算器１０によって、Ｖ１（ｔ１）＝ＶＰＤ１（ｔ１）−ＲＥＦ１の計算結果が得られる。
ここで、その計算結果は、上式（５）より、
Ｖ１（ｔ１）＝ＶＰＤ１（ｔ１）−ＲＥＦ１＝ＶＰＤ１（ｔ１）−ＶＰＤ１（ｔ０）＝ΔＶＰＤ１ …（８）
となる。

次に、乗算器１３によって、その光出力強度の変化量Ｖ１（ｔ１）に、変換係数Ｋが、次式（９）のように乗算され、この結果、波長制御目標値ＲＥＦ２の補正値Ｖ２が求められる。
Ｖ２（ｔ１）＝Ｖ１（ｔ１）×Ｋ＝ΔＶＰＤ１×Ｋ …（９）
次に、加算器１４によって、その波長制御目標値ＲＥＦ２の補正値Ｖ２（ｔ１）に、波長制御目標値ＲＥＦ２が加算され、この加算結果の補正波長制御目標値Ｖ３が求められ、温度制御回路１１へ出力される。温度制御回路１１は、フィルタ透過光出力強度表示信号ＶＰＤ２が、補正波長制御目標値Ｖ３と等しくなるように、熱電子冷却素子２の温度を制御することによって、レーザダイオード１の温度を制御する。

これを数式で表すと、次式（１０）及び（１１）のようになる。
ＶＰＤ２（ｔ１）＝Ｖ３（ｔ１）
Ｖ３（ｔ１）＝Ｖ２（ｔ１）＋ＲＥＦ２＝ΔＶＰＤ１×Ｋ＋ＲＥＦ２ …（１０）
上式（８）及び（１０）より、ＶＰＤ１（ｔ１）、ＶＰＤ２（ｔ１）は
ＶＰＤ１（ｔ１）＝ＲＥＦ１＋ΔＶＰＤ１
ＶＰＤ２（ｔ１）＝ＲＥＦ２＋Ｋ×ΔＶＰＤ１
となり、また、上式（４）より、
Ｋ＝ＲＥＦ２／ＲＥＦ１
となるため、
｛ＶＰＤ２（ｔ１）／ＶＰＤ１（ｔ１）｝＝（ＲＥＦ２＋Ｋ×ΔＶＰＤ１）／（ＲＥＦ１＋ΔＶＰＤ１）＝（Ｋ×ＲＥＦ１＋Ｋ×ΔＶＰＤ１）／（ＲＥＦ１＋ΔＶＰＤ１）＝Ｋ …（１１）
となる。

ここで、上式（１１）で表されるように、レーザダイオード１の経年劣化によって、当該レーザダイオード１に必要とされる光出力強度制御電流が、自動光出力制御回路６での制御範囲を超えた際に、光出力強度表示信号ＶＰＤ１が変化しても、ＶＰＤ２／ＶＰＤ１の結果が常に固定値Ｋとなるため、レーザダイオード１の出力波長を一定に保つことができる。

次に、レーザダイオード１の光出力強度を変化させ、光出力強度表示信号ＶＰＤ１が変化する場合の動作を説明する。
但し、レーザダイオード１の光出力強度を変化させた後のＶＰＤ１，ＶＰＤ２を、それぞれＶＰＤ１（ｔ２），ＶＰＤ２（ｔ２）とする。
レーザダイオード１の光出力強度を変化させ、光出力強度表示信号ＶＰＤ１（ｔ２）がＶＰＤ１（ｔ０）に比べ、ΔＶＰＤ１に変化した場合、ΔＶＰＤ１＝ＶＰＤ１（ｔ２）−ＶＰＤ１（ｔ０）となる。

この変化量ΔＶＰＤ１は、減算器１０によって検知される。即ち、減算器１０によって、Ｖ１（ｔ２）＝ＶＰＤ１（ｔ２）−ＲＥＦ１の計算結果が得られる。
ここで、その計算結果は、上式（５）より、
Ｖ１（ｔ２）＝ＶＰＤ１（ｔ２）−ＲＥＦ１＝ＶＰＤ１（ｔ２）−ＶＰＤ１（ｔ０）＝ΔＶＰＤ１ …（１２）
となる。

次に、乗算器１３によって、その光出力強度の変化量Ｖ１（ｔ２）に、変換係数Ｋが、次式（１３）のように乗算され、この結果、波長制御目標値ＲＥＦ２の補正値Ｖ２が求められる。
Ｖ２（ｔ２）＝Ｖ１（ｔ２）×Ｋ＝ΔＶＰＤ１×Ｋ …（１３）
次に、加算器１４によって、その波長制御目標値ＲＥＦ２の補正値Ｖ２（ｔ２）に、波長制御目標値ＲＥＦ２が加算され、この加算結果の補正波長制御目標値Ｖ３が求められ、温度制御回路１１へ出力される。温度制御回路１１は、フィルタ透過光出力強度表示信号ＶＰＤ２が、補正波長制御目標値Ｖ３と等しくなるように、熱電子冷却素子２の温度を制御することによって、レーザダイオード１の温度を制御する。

これを数式で表すと、次式（１４）及び（１５）のようになる。
ＶＰＤ２（ｔ２）＝Ｖ３（ｔ２）
Ｖ３（ｔ２）＝Ｖ２（ｔ２）＋ＲＥＦ２＝ΔＶＰＤ１×Ｋ＋ＲＥＦ２ …（１４）
上式（８）及び（１０）より、ＶＰＤ１（ｔ２）、ＶＰＤ２（ｔ２）は
ＶＰＤ１（ｔ２）＝ＲＥＦ１＋ΔＶＰＤ１
ＶＰＤ２（ｔ２）＝ＲＥＦ２＋Ｋ×ΔＶＰＤ１
となり、また、上式（４）より、
Ｋ＝ＲＥＦ２／ＲＥＦ１
となるため、
｛ＶＰＤ２（ｔ２）／ＶＰＤ１（ｔ２）｝＝（ＲＥＦ２＋Ｋ×ΔＶＰＤ１）／（ＲＥＦ１＋ΔＶＰＤ１）＝（Ｋ×ＲＥＦ１＋Ｋ×ΔＶＰＤ１）／（ＲＥＦ１＋ΔＶＰＤ１）＝Ｋ …（１５）
となる。

ここで、上式（１５）で表されるように、レーザダイオード１の光出力強度を変化させることによって、光出力強度表示信号ＶＰＤ１が変化しても、ＶＰＤ２／ＶＰＤ１の結果が常に固定値Ｋとなるため、レーザダイオード１の出力波長を一定に保つことができる。
このように、本実施の形態の半導体レーザ波長制御装置によれば、図１に示した従来例のように回路規模の大きい除算器１０ａを用いずとも、レーザダイオード１の出力波長を一定に保つことができる。従って、その分、半導体レーザ波長制御装置全体を小型化することができる。

また、除算器１０ａを用いないので、除算器１０ａを用いた場合のＶＰＤ２とＶＰＤ１との割り切れない除算値による設定誤差が生じ、これが原因でレーザダイオード１の発光波長を一定に制御することができないといったことを防止することができる。
また、レーザダイオード１の経年劣化によって、当該レーザダイオード１に必要とされる光出力強度制御電流が、自動光出力制御回路６での制御範囲を超えた際に、光出力強度表示信号ＶＰＤ１が変化しても、ＶＰＤ２／ＶＰＤ１の結果が常に固定値Ｋとなるため、除算器１０ａを用いずとも、レーザダイオード１の出力波長を一定に保つことができる。
更に、レーザダイオード１の光出力強度を変化させることによって、光出力強度表示信号ＶＰＤ１が変化しても、ＶＰＤ２／ＶＰＤ１の結果が常に固定値Ｋとなるため、除算器１０ａを用いずとも、レーザダイオード１の出力波長を一定に保つことができる。

次に、温度制御回路１１を詳細に説明する。
図８は本発明の温度制御回路１１を示す概略構成図であって、図中１８は制御対象、２０は制御回路である。被制御対象としての制御対象１８は、周波数特性が低いＬＰＦ特性を持ち、制御対象１８からの出力信号Ｙは制御回路２０に入力され、制御回路２０で制御対象１８の特性を制御する制御信号Ｕを出力して制御対象１８に供給することにより、フィードバックループを形成している。ここで、レーザダイオード、温度制御装置、波長フィルタ、光電変換器で構成される系全体が制御対象１８に対応している。

制御回路２０では、比較手段としての誤差検出器２１で制御対象１８からの出力信号Ｙと目標値Ｒとの差を求め、これを信号ａとする。次に減算器２２で、この信号ａと後述する信号処理した帰還信号ｄとの差を求めて信号ｂを生成し、比例手段としての比例回路２３で信号ｂをＫ倍して信号ｃを生成する。そして第１の積分手段としての第１積分回路２４で信号ｃを積分し、次いで１／Ｌ倍することにより前記帰還信号ｄを生成する。

また、信号ａを加算信号生成手段としての１／Ｎ倍回路２５で１／Ｎ倍した信号ｅと前記信号ｃとを加算器２６で加算して信号ｆを生成する。この信号ｆを第２の積分手段としての第２積分回路２７でＭ倍した後、積分した信号を制御信号Ｕとして出力するように構成されている。
このとき、制御回路２の伝達特性Ｈ（ｓ）は、下記（１６）式で表される。
Ｈ（ｓ）＝｛（１＋ＮＫ）／Ｎ｝・Ｍ・（１／ｓ）・｛ｓ＋Ｋ／Ｌ・1／（１＋ＮＫ）｝／（ｓ＋Ｋ／Ｌ） ………（１６）
上記（１６）式より、Ｐｏｌｅ（Ｐ₁、Ｐ₂）とＺｅｒｏ（Ｚ）は夫々下記（１７）式で表される。
Ｐ₁＝０，
Ｐ₂＝Ｋ／Ｌ，
Ｚ＝Ｋ／Ｌ・１／（１＋ＮＫ） ………（１７）

図９は、制御回路２０の周波数−利得特性を示す図である。
この制御回路２０は、ＤＣゲインを高くするために積分特性１／ｓを持ち、ＤＣでは無限大の利得を持つ。また、ループ全体の特性は、応答速度を早くするためにループ全体の帯域を広くとる方が好ましい。このため、低域から極力ＬＰＦのカットオフ周波数ｆ_Cまではループ全体で１倍以上の利得を持つように設定する。ＮＫが十分１より大きければ、（１＋ＮＫ）／ＮはＫに近似でき、ＺからＰ₂までの利得はＬＭに近似できるので、Ｍ値を調整することにより利得を調整することができる。

図１０は、ループ全体の周波数−利得特性を示す図である。
ループ全体を安定させるためには、位相余裕を確保する必要がある。制御回路２０は、積分特性のために周波数０ＨｚにＰｏｌｅを持ち、位相が９０度回った状態となる。制御対象１８がＬＰＦ特性であるため、このＬＰＦのカットオフ周波数ｆ_Cでさらに位相が回るので、カットオフ周波数ｆ_Cで位相が回る前にＺｅｒｏで位相を戻しておく必要がある。そのためには、Ｚはｆ_Cより十分低い周波数である必要がある。

さらに、制御回路２０のＰ₂で位相が回ってしまうため、ループ全体のオープンループ利得が１となる周波数ｆ₀よりＰ₂を十分高い周波数にする必要がある。ｆ₀よりＰ₂が十分高い周波数にあれば、周波数ｆ₀ではＰ₂での位相変化の影響がなく、カットオフ周波数ｆ_Cでの位相変化のみで位相余裕が決まるので、ループ全体の位相余裕が確保される。

このＰ₂は、前記（１７）式で表されるので、Ｋ及びＬを調整することにより、カットオフ周波数ｆ_Cより大きくなるように設定することができる。また、このようにしてＫ及びＬが設定されるので、Ｚは前記（１７）式で表されるように、Ｎを用いて調整することにより、カットオフ周波数ｆ_Cより小さくなるように設定することができる。
このように、カットオフ周波数ｆ_Cを考慮してパラメータＫ，Ｌ，Ｍ及びＮを調整することにより、ループ全体の位相余裕を確保するようにＰ₂及びＺを設定することができ、十分安定な制御回路を設計することができる。

次に、他の実施形態について説明する。
この実施形態は、制御対象からの出力信号をＡ／Ｄ変換し、デジタルの制御信号をＤ／Ａ変換することにより、制御回路をデジタル化したものである。
図１１に示すように、制御回路２０では、制御対象１８からの出力信号ＹをＡ／Ｄ変換器２８でＡ／Ｄ変換し、変換後の信号と目標値Ｒとの差を求めて信号ａとし、各信号ａ〜ｆをデジタル信号として出力し、信号ｆをＭ倍した後積分した信号をＤ／Ａ変換器２９でＤ／Ａ変換し、この信号を制御信号Ｕとして出力するように構成されていることを除いては、図８と同様の構成を有するため、図８との対応部分には同一符号を付し、その詳細な説明は省略する。

このように、制御対象からの出力信号をＡ／Ｄ変換し、デジタルの制御信号をＤ／Ａ変換することにより、制御回路をデジタル化することができ、制御回路のばらつきをなくして、容易にＬＳＩ化を実現することができる。
なお、上記の実施形態においては、制御対象からの出力信号をＡ／Ｄ変換し、変換後の信号と目標値との差を求めて信号ａとする場合について説明したが、これに限定されるものではなく、図１２に示すように、制御対象１８からの出力信号Ｙと目標値Ｒとの差をＡ／Ｄ変換して信号ａとするようにしてもよい。

また、上記実施形態においては、制御対象からの出力信号をＡ／Ｄ変換し、変換後の信号と目標値との差を求めて信号ａとする場合について説明したが、これに限定されるものではなく、図１３に示すように、制御対象１８からの出力信号Ｙを比較器の正極入力へ接続し、目標値Ｒを比較器の負極入力に接続して信号ａを生成するようにしてもよい。この場合にも、信号ａはデジタル信号として出力されて、制御回路がデジタル化されることにより制御回路のばらつきがなくなり、容易にＬＳＩ化を実現することができる。

次に、さらに他の実施形態について説明する。
この実施形態は、図１１に示す１／Ｎ倍の回路の代わりにキャリー付き累加算器を適用したものである。
制御対象のカットオフ周波数ｆ_Cが個体差、素子の種類差により０．０１Ｈｚから０．１Ｈｚまでばらつきがあるとすると、制御回路のＰ₂とＺはこれらより十分離れている必要がある。図１０において、Ｐ₂とｆ₀との関係及びｆ₀とｆ_Cとの関係は下記（１８）式及び（１９）式で表される。
Ｐ₂＞１０ｆ₀ ………（１８）
ｆ₀＞１０ｆ_C ………（１９）

上述したように、Ｐ₂はｆ₀より十分高い周波数とする必要があり、Ｚはｆ_Cより十分低い周波数とする必要がある。そこで、Ｐ₂及びＺは夫々下記（２０）式及び（２１）式で表される。
Ｐ₂＞１００×０．１ ………（２０）
Ｚ＜０．０１／１０ ………（２１）
したがって、Ｐ₂とＺとの関係は下記（２２）式で表され、Ｐ₂とＺは１００００倍以上離れる必要があることになる。
Ｐ₂＞１００００Ｚ ………（２２）
上記（１７）式及び（２２）式より、ＮＫは下記（２３）式のように近似することができる。
ＮＫ＞１００００ ………（２３）

ここで、Ｋ＝１とすると、Ｎ＞１００００となる。これは、デジタル回路簡略のため２累乗にするとＮ＞２¹⁴となり、図１１に示す信号ｅは信号ａより１４ｂｉｔ桁下の信号となることになる。このため、計算は１４ｂｉｔ桁を拡張する必要があるので、加算器や信号線が１４ｂｉｔ分増加し、回路規模が大きくなる。Ｋを増やすことによりＮを小さくすることが可能であるが、Ｋ増加分だけ信号ｃの桁が大きくなり、結果は同じとなる。

そこで、図１４に示すように、図１１に示す１／Ｎ倍の回路の代わりに、キャリー付き累加算器を用いる。この実施形態における制御回路２０では、１／Ｎ倍回路２５の代わりにキャリー付き累加算器３１を用いるように構成されていることを除いては、図１１と同様の構成を有するため、図１１との対応部分には同一符号を付し、その詳細な説明は省略する。

キャリー付き累加算器３１は、信号ａを図示しない加算器の第１の入力に接続し、この加算器の出力を加算器の第２の入力に接続することにより構成している。即ち、信号ａを加算していき、累算した値がＮ−１より大きいときに、累算結果よりＮ−１を減算すると共にＵｐキャリーを出力し、−Ｎより小さいときに、累算結果にＮを加算すると共にＤｏｗｎキャリーを出力するように構成されており、Ｕｐキャリーを＋１、Ｄｏｗｎキャリーを−１として信号ｃと加算する。

すなわち、図１１に示す１／Ｎ倍の回路のように、毎回１／Ｎ倍ずつ信号ｃに加算するのではなく、加算信号が十分に大きくなった時点で＋１又は−１を加算する、つまり１／Ｎ倍した信号をまとめて一度に加算する方式であり、トータルとしての信号ｅの総和は変わらない。
ここで、キャリー付き累加算器３１は、累算した値がＮより大きいときに、累算結果よりＮを減算すると共にＵｐキャリーを出力し、−Ｎより小さいときに、累算結果にＮを加算すると共にＤｏｗｎキャリーを出力するようにしてもよい。

ＵｐキャリーはＮを超えた場合に出力する回路の方が、ＵｐキャリーとＤｏｗｎキャリーとのバランスが良いが、Ｎを超えた場合にＵｐキャリーを出力する回路では、Ｎ−１を超えた場合にＵｐキャリーを出力する回路に比べて加算器のビット数が１ビット増えるなど、回路が大きくなる。Ｎが１に対して十分大きければ計算上無視することができるので、ここではＵｐキャリーはＮ−１を超える場合に出力する回路を適用するものとする。これにより、デジタル回路上、通常のキャリー付き累加算器と構成が同じとなり、小型化することができる。

このように、１／Ｎ倍の回路の代わりにキャリー付き累加算器を適用することにより、１／Ｎによる計算上の桁数を増加させることなく実現可能となり、制御回路を小型化でき、ＬＳＩ化に有利となる。
また、制御対象の個体差及び種類差によるカットオフ周波数ｆ_Cのばらつきを考慮して制御回路のＰ₂及びＺを設定することができるので、安定な回路を簡単に設計することができると共に、制御対象の素子の種類を変える場合でもパラメータの再設計を必要とすることなく、開発工数を削減することができる。

さらに、制御回路のパラメータＫ，Ｌ，Ｍ及びＮの値を立ち上げ時と安定時とで異なる値に設定することで、安定するまでの収束時間を短縮することができる。制御回路の時定数が低い場合、定常状態に引き込む過程においては安定状態に引き込むまでに時間がかかり、これを早くするためには、ループ全体の帯域を広くする、即ち高周波数側へ帯域を伸ばす必要がある。さらに、高周波数側へ伸ばすと、位相余裕が減少してループが不安定になるので、引き込み時の特定の時間だけ帯域を伸ばし、その後通常帯域へ戻す必要がある。しかしながら、制御回路のパラメータＫ，Ｌ，Ｍ及びＮの値を変えることで、これらを実現することが可能となる。

また、各パラメータ値を引き込み時と安定時の２設定を切り替えると、切り替え後、内部状態が安定するまでに時間がかかるが、これを回避するために、立ち上げ時から安定時までの期間に各パラメータ値を徐々に変化させ、制御回路内部、ループ帯域とも変化させ、収束させることにより通常より早く収束させることが可能となる。
このように、制御対象であるレーザモジュールの反応特性がローパスフィルタに近似でき、カットオフ周波数ｆ_Cに個体差、素子の種類差がある場合において、その個体差、素子の種類差を考慮しても十分安定な制御回路を用いて制御を行うので、多くの開発工数を必要とすることなく安定した温度制御を行うことができる。

従来の半導体レーザ波長制御装置（除算器あり）の構成を示すブロック図である。 従来のアナログ制御方式である。 従来のアナログ制御方式である。 従来のＰＩＤ制御方式である。 従来の半導体レーザ波長制御装置（除算器なし）の構成を示すブロック図である。 図１及び図５に示した除算器あり及びなしの半導体レーザ波長制御装置におけるＶＰＤ２／ＶＰＤ１と、第１光／電気変換器から出力される電気信号ＶＰＤ１との依存関係を示す図である。 本発明の実施の形態に係る半導体レーザ波長制御装置の構成を示すブロック図である。 本発明の第１の実施形態における制御回路である。 制御回路の周波数−利得特性である。 ループ全体の周波数−利得特性である。 本発明の他の実施形態における制御回路である。 本発明の他の実施形態における制御回路である。 本発明の他の実施形態における制御回路である。 本発明の他の実施形態における制御回路である。 ペルチェ素子駆動回路の構成図である。

符号の説明

１ レーザダイオード
２ 熱電子冷却素子
３ 光スプリッタ
４ 第１ 光／電気変換器
５ 光強度制御基準生成部
６ 自動光出力制御回路
７ 波長フィルタ
８ 第２ 光／電気変換器
９ 波長制御目標値生成部
１０ 減算器
１０ａ 除算器
１１ 温度制御回路
１２ 変換係数生成部
１３ 乗算器
１４ 加算器
１５ 波長制御基準生成部
１８ 制御対象
２０ 制御回路
８１ レーザダイオード
８２ ペルチェ素子
８３ ペルチェ素子駆動回路
８４ サーミスタ
Ｋ 変換係数
ＲＥＦ１ 光出力強度制御目標値
ＲＥＦ２ 波長制御目標値
Ｖ１ 光出力強度の変化量
Ｖ２ 波長制御目標値ＲＥＦ２ の補正値
Ｖ３ 補正波長制御目標値
ＶＰＤ１ 光出力強度表示信号
ＶＰＤ２ フィルタ透過光出力強度表示信号

Claims (25)

1. 半導体レーザと、半導体レーザからの光を受けると共に、前記光の波長により透過率が変化する光フィルタと、温度制御装置を駆動して前記半導体レーザの温度を制御することで、前記半導体レーザの光波長を所定の波長に制御する制御手段とを備える半導体レーザ波長制御装置において、
   前記制御手段はローパス特性を有し、前記光フィルタを通過した光を電気信号に変換した第1の光電変換信号と前記半導体レーザが所定の波長を発光するような目標値とを入力し、前記温度制御装置を駆動するための制御信号を出力すると共に、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように、且つ零点が被制御対象のカットオフ周波数より小さくなるように設定されていることを特徴とする半導体レーザ波長制御装置。
2. 前記制御手段は、前記第1の光電変換信号と前記目標値とを比較する比較手段と、該比較手段の出力を演算して、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように、かつ零点が被制御対象のカットオフ周波数より小さくなるように設定されている演算手段とを備えることを特徴とする請求項１に記載の半導体レーザ波長制御装置。
3. 前記演算手段は、前記比較手段の出力と帰還信号との差を整数倍する比例手段と、該比例手段の出力を積分した後、前記帰還信号として帰還させる第１の積分手段と、前記比較手段の出力を整数分の１倍して前記比例手段の出力に加算する信号を生成する加算信号生成手段と、該加算信号生成手段の出力を積分して前記制御信号として出力する第２の積分手段とを備えることを特徴とする請求項２に記載の半導体レーザ波長制御装置。
4. 前記演算手段は、比較手段の出力と帰還信号との差をＫ倍（Ｋは１以上の整数）する比例手段と、該比例手段の出力を積分した後、１／Ｌ倍（Ｌは１以上の整数）して前記帰還信号として帰還させる第１の積分手段と、前記比較手段の出力を１／Ｎ倍（Ｎは１以上の整数）して前記比例手段の出力に加算する信号を生成する加算信号生成手段と、該加算信号生成手段の出力と前記比例手段の出力とを加算した信号をＭ倍した後、積分して前記制御信号として出力する第２の積分手段とを備え、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように前記Ｋ値及び前記Ｌ値が設定され、零点が被制御対象のカットオフ周波数より小さくなるように前記Ｎ値が設定され、低周波域から被制御対象のカットオフ周波数までの利得が少なくとも１となるように前記Ｍ値が設定されていることを特徴とする請求項２に記載の半導体レーザ波長制御装置。
5. 前記加算信号生成手段は、前記比較手段の出力を累算した値がＮ−１（Ｎは１以上の整数）より大きいときに、累算結果よりＮ−１を減算して＋１を前記比例手段の出力に加算する信号とし、累算した値が−Ｎより小さいときに、累算結果にＮを加算して−1を前記比例手段の出力に加算する信号とすることを特徴とする請求項４に記載の半導体レーザ波長制御装置。
6. 前記加算信号生成手段は、前記比較手段の出力を累算した値がＮ（Ｎは１以上の整数）より大きいときに、累算結果よりＮを減算して＋１を前記比例手段の出力に加算する信号とし、累算した値が−Ｎより小さいときに、累算結果にＮを加算して−1を前記比例手段の出力に加算する信号とすることを特徴とする請求項４に記載の半導体レーザ波長制御装置。
7. 前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号をＡ／Ｄ変換し、変換後の信号と前記目標値との差を検出するように構成されていることを特徴とする請求項２から６のいずれかに記載の半導体レーザ波長制御装置。
8. 前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号と前記目標値との差を検出し、この差をＡ／Ｄ変換するように構成されていることを特徴とする請求項２から６のいずれかに記載の半導体レーザ波長制御装置。
9. 前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号を比較器の正極入力へ接続し、前記目標値を比較器の負極入力に接続するように構成されていることを特徴とする請求項２から６のいずれかに記載の半導体レーザ波長制御装置。
10. 立ち上げ時と安定時とで前記Ｋ値、前記Ｍ値、前記Ｎ値及び前記Ｌ値を異なる値に設定するように構成されていることを特徴とする請求項４から９の何れかに記載の半導体レーザ波長制御装置。
11. 半導体レーザから出力される光を分岐した一方の光を電気信号に変換した第２の光電変換信号と前記半導体レーザの光出力強度を所定強度に制御するための光出力強度制御目標値とが等しくなるように、前記半導体レーザへ出力する光出力強度制御電流を制御する第２の制御手段をさらに備え、前記第２の制御手段は、前記半導体レーザの光波長を所定波長に制御するための波長制御目標値を生成する第１の生成手段と、前記光フィルタの所望の波長に対する透過率に相当する変換係数を生成する第２の生成手段と、前記第２の光電変換信号から前記光出力強度制御目標値を減算して、光出力強度の変化量を求める減算手段と、前記変換係数と前記光出力強度の変化量とを乗算して、当該光出力強度の変化量に応じた前記波長制御目標値の補正値を求める乗算手段と、前記波長制御目標値の補正値と前記波長制御目標値とを加算して、前記波長制御目標値の補正値で前記波長制御目標値を補正する加算手段とを備え、前記加算手段で補正された目標値を前記制御手段に入力する目標値とすることを特徴とする請求項１から１０のいずれかに記載の半導体レーザ波長制御装置。
12. 前記第１の光電変換信号は、前記分岐した他方の光を前記光フィルタに通過させて電気信号に変換した信号であり、前記変換係数は、前記半導体レーザが所望の光出力強度及び波長となっている条件にあって、前記第１の光電変換信号を前記第２の光電変換信号で除算して得られる値であることを特徴とする請求項１１に記載の半導体レーザ波長制御装置。
13. 半導体レーザからの光と、該半導体レーザからの光を、光の波長により透過率が変化する光フィルタに透過させて得られる光とをそれぞれ電気信号に変換し、当該電気信号を入力して、前記半導体レーザが所定の波長を発光するように前記半導体レーザの温度を制御する半導体レーザ波長制御装置において、
    ローパス特性を有し、前記光フィルタを通過した光を電気信号に変換した第1の光電変換信号と前記半導体レーザが所定の波長を発光するような目標値とを入力し、前記半導体レーザの温度を制御するための制御信号を出力すると共に、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように、且つ零点が被制御対象のカットオフ周波数より小さくなるように設定されている制御手段を備えることを特徴とする半導体レーザ波長制御装置。
14. 前記制御手段は、前記第1の光電変換信号と前記目標値とを比較する比較手段と、該比較手段の出力を演算して、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように、かつ零点が被制御対象のカットオフ周波数より小さくなるように設定されている演算手段とを備えることを特徴とする請求項１３に記載の半導体レーザ波長制御装置。
15. 前記演算手段は、前記比較手段の出力と帰還信号との差を整数倍する比例手段と、該比例手段の出力を積分した後、前記帰還信号として帰還させる第１の積分手段と、前記比較手段の出力を整数分の１倍して前記比例手段の出力に加算する信号を生成する加算信号生成手段と、該加算信号生成手段の出力を積分して前記制御信号として出力する第２の積分手段とを備えることを特徴とする請求項１４に記載の半導体レーザ波長制御装置。
16. 前記演算手段は、比較手段の出力と帰還信号との差をＫ倍（Ｋは１以上の整数）する比例手段と、該比例手段の出力を積分した後、１／Ｌ倍（Ｌは１以上の整数）して前記帰還信号として帰還させる第１の積分手段と、前記比較手段の出力を１／Ｎ倍（Ｎは１以上の整数）して前記比例手段の出力に加算する信号を生成する加算信号生成手段と、該加算信号生成手段の出力と前記比例手段の出力とを加算した信号をＭ倍した後、積分して前記制御信号として出力する第２の積分手段とを備え、複数の極のうち大きい極が被制御対象のカットオフ周波数より大きくなるように前記Ｋ値及び前記Ｌ値が設定され、零点が被制御対象のカットオフ周波数より小さくなるように前記Ｎ値が設定され、低周波域から被制御対象のカットオフ周波数までの利得が少なくとも１となるように前記Ｍ値が設定されていることを特徴とする請求項１４に記載の半導体レーザ波長制御装置。
17. 前記加算信号生成手段は、前記比較手段の出力を累算した値がＮ−１（Ｎは１以上の整数）より大きいときに、累算結果よりＮ−１を減算して＋１を前記比例手段の出力に加算する信号とし、累算した値が−Ｎより小さいときに、累算結果にＮを加算して−1を前記比例手段の出力に加算する信号とすることを特徴とする請求項１６に記載の半導体レーザ波長制御装置。
18. 前記加算信号生成手段は、前記比較手段の出力を累算した値がＮ（Ｎは１以上の整数）より大きいときに、累算結果よりＮを減算して＋１を前記比例手段の出力に加算する信号とし、累算した値が−Ｎより小さいときに、累算結果にＮを加算して−1を前記比例手段の出力に加算する信号とすることを特徴とする請求項１６に記載の半導体レーザ波長制御装置。
19. 前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号をＡ／Ｄ変換し、変換後の信号と前記目標値との差を検出するように構成されていることを特徴とする請求項１４から１８のいずれかに記載の半導体レーザ波長制御装置。
20. 前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号と前記目標値との差を検出し、この差をＡ／Ｄ変換するように構成されていることを特徴とする請求項１４から１８のいずれかに記載の半導体レーザ波長制御装置。
21. 前記第２の積分手段の出力をＤ／Ａ変換するＤ／Ａ変換手段を有し、前記比較手段は、前記第1の光電変換信号を比較器の正極入力へ接続し、前記目標値を比較器の負極入力に接続するように構成されていることを特徴とする請求項１４から１８のいずれかに記載の半導体レーザ波長制御装置。
22. 立ち上げ時と安定時とで前記Ｋ値、前記Ｍ値、前記Ｎ値及び前記Ｌ値を異なる値に設定するように構成されていることを特徴とする請求項１６から２１の何れかに記載の半導体レーザ波長制御装置。
23. 半導体レーザから出力される光を分岐した一方の光を電気信号に変換した第２の光電変換信号と前記半導体レーザの光出力強度を所定強度に制御するための光出力強度制御目標値とが等しくなるように、前記半導体レーザへ出力する光出力強度制御電流を制御する第２の制御手段をさらに備え、前記第２の制御手段は、前記半導体レーザの光波長を所定波長に制御するための波長制御目標値を生成する第１の生成手段と、前記光フィルタの所望の波長に対する透過率に相当する変換係数を生成する第２の生成手段と、前記第２の光電変換信号から前記光出力強度制御目標値を減算して、光出力強度の変化量を求める減算手段と、前記変換係数と前記光出力強度の変化量とを乗算して、当該光出力強度の変化量に応じた前記波長制御目標値の補正値を求める乗算手段と、前記波長制御目標値の補正値と前記波長制御目標値とを加算して、前記波長制御目標値の補正値で前記波長制御目標値を補正する加算手段とを備え、前記加算手段で補正された目標値を前記制御手段に入力する目標値とすることを特徴とする請求項１３から２２のいずれかに記載の半導体レーザ波長制御装置。
24. 前記第１の光電変換信号は、前記分岐した他方の光を前記光フィルタに通過させて電気信号に変換した信号であり、前記変換係数は、前記半導体レーザが所望の光出力強度及び波長となっている条件にあって、前記第１の光電変換信号を前記第２の光電変換信号で除算して得られる値であることを特徴とする請求項２３に記載の半導体レーザ波長制御装置。
25. 半導体レーザから出力される光を分岐した一方の光を電気信号に変換した第２の光電変換信号と、前記半導体レーザの光出力強度を所定強度に制御するための光出力強度制御目標値とが等しくなるように、前記半導体レーザへ出力する光出力強度制御電流を制御する半導体レーザ波長制御装置において、
    前記半導体レーザの光波長を所定波長に制御するための波長制御目標値を生成する第１の生成手段と、前記半導体レーザが所望の光出力強度及び波長となっている条件にあって、前記分岐した他方の光を光透過性が光波長依存性を持つ光フィルタを透過し、この透過光を電気信号に変換した第１の光電変換信号を、前記第２の光電変換信号で除算した値を変換係数として生成する第２の生成手段と、前記第２の光電変換信号から前記光出力強度制御目標値を減算して、光出力強度の変化量を求める減算手段と、前記変換係数と前記光出力強度の変化量とを乗算して、当該光出力強度の変化量に応じた前記波長制御目標値の補正値を求める乗算手段と、前記波長制御目標値の補正値と前記波長制御目標値とを加算して、前記波長制御目標値の補正値で前記波長制御目標値を補正する加算手段とを備え、前記加算手段で補正された波長制御目標値に前記第１の光電変換信号が等しくなるように、前記半導体レーザの温度を制御することを特徴とする半導体レーザ波長制御装置。

Images