JP2005150555A - 半導体製造装置 - Google Patents

Abstract

【課題】本発明は、プラズマを用いる処理室内において、被処理ガラス基板の割れ、欠け、位置のずれ等を異常を特別のセンサーを設置することなしに認識し、処理装置のダウンタイムの縮小や、欠けたガラス基板が後工程に搬送されてしまわないようにするための、半導体製造装置を提供するものである。
【解決手段】本発明に係る基板不具合検出方法は、処理室６内でプラズマを電極１，２により発生させて基板Ｗに各種処理を行う半導体製造装置において欠け等の基板Ｗの不具合を検出する方法であって、前記基板Ｗを保持する側の電極２に関する電位を測定して、この測定値Ｗに基づいて基板の不具合の有無を判断することを特徴とする。
【選択図】図１

Description

本発明は、半導体装置などを製造する際に使用されるプラズマ処理装置に係るものであり、半導体基板またはガラス基板上に電子デバイスを形成するために用いられる成膜装置、エッチング装置において、処理室内での被処理基板の割れ、位置ずれ等の異常を認識する方法に関するものである。

半導体製造や液晶表示装置製造では、半導体ウエハや、ガラス基板上にＣＶＤ（気相成長法）装置、スパッタ装置などの成膜装置をもちいて、各種薄膜を形成した後、フォトリソ装置により基板上にレジストパターンを形成し、これをドライエッチング装置等によってエッチングすることで各種薄膜を所望のパターンに加工することが行われる。

たとえば、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶表示装置を製造する場合は、以下の手法がとられている。まず、ガラス基板上にスパッタ装置や、ＣＶＤ装置を用いて金属薄膜や、半導体膜や絶縁膜を成膜し、これら薄膜を所定の形状に加工するため、保護膜となるレジスト膜をフォトリソグラフにより形成する。このレジスト膜を形成した基板をドライエッチング装置等によってエッチング処理して、これによりレジスト膜によって保護されていない個所が除去されることになる。その後、剥離工程でレジスト膜を除去することでガラス基板上に信号線や半導体層や、配線間の接続を行うためのコンタクトのパターン等が形成されている。以上の工程を繰り返し行うことで液晶分子を配向制御するためのＴＦＴ素子や、ＴＦＴ素子駆動に使用する信号線などをガラス基板上に形成している。また、ＴＦＴ液晶表示装置を製造する際には、成膜するためのスパッタ装置、ＣＶＤ装置や、レジスト膜を形成するためのフォトリソグラフ装置や、薄膜をエッチングするためのドライエッチング装置およびウエットエッチング装置や、レジスト膜を除去するための剥離装置等の装置に加えて、製造の各段階において加工不良を発見するための検査装置による検査も施される。したがって、ＴＦＴ基板の製造においてはガラス基板を基板搬送装置によって、上記の各種装置に搬送し、各装置において所望の処理や検査を実施したのち再び基板搬送装置で次工程の装置に搬送するといったことが繰り返されている。なお、各種装置内において所定の位置にガラス基板を搬送するとともに、所定の位置に固定するといった操作がなされている。

前述の製造装置や搬送装置では、ガラス基板の移動や固定のための設備が備わっており、たとえば、ガラス基板の固定のためには、ガラス基板の周辺部を押さえることで、処理を行うステージ上にガラス基板を固定することがなされている。また、ガラス基板の移動のためにロボットアームを使用する場合、ガラス基板の移動時にアーム上でガラス基板がすべるなどにより位置を変えないようにガラス基板端に接触するようにガイドピンが設けられていることがある。また、複数の処理室を持つ製造装置で、ガラス基板を処理室間で移動させるのにローラー搬送を用いる場合には、ガラス基板の移動を所定の位置で終了させるために、ストッパーが設置されていることがある。以上のような製造装置や搬送装置内におけるガラス基板に接触する部位の調整が不備であるとガラス基板と接触する位置でガラスの欠けが生じ、かつ、そのままガラス基板が欠けた状態で、次の工程に搬送され処理される場合がある。

このように各製造工程での処理中にガラス基板に欠けが発生し、この欠けが進行して最終的にガラス基板が完全に破損した場合、そのガラス基板が破損した処理装置の処理がその時点で停止してしまうこととなり、さらには、破損したガラス基板の除去、処理装置の復旧に要する時間の間、該処理装置ではまったく処理が不可能となる。特に、スパッタ装置、ＣＶＤ装置、ドライエッチング装置等の処理室内でプラズマ放電を起こすことでガラス基板の処理を行う装置内で、欠けの生じたガラス基板が搬入されると、該処理装置内で処理を開始した際に、この欠けた部分にプラズマ放電が集中することなどによりガラス基板が完全に損傷してしまう可能性が高い。しかも、処理装置内の部品のうち、正常なガラス基板を処理している場合にはガラス基板によって隠れている部位が、プラズマ等の処理室内雰囲気に晒されてしまうことになる。これによって、プラズマに晒された部位に異常な放電が集中し、部品が破損した場合や、スパッタ装置、ＣＶＤ装置といった成膜装置では本来成膜されることを予期していない部位に薄膜がついてしまい、処理室内での発塵の原因となったり、成膜速度、膜質の変化など、成膜能力の変化を引き起こしてしまう可能性が有る。このような場合、当然、該処理装置の復旧のためには部品の交換等が必要となり、処理装置のダウンタイムは大変大きいものとなる。

さらに、処理室内に搬送されたガラス基板の位置が所定の位置ではなく、ずれが生じていた場合も同様な問題がおこり、本来、ガラス基板に覆われており、プラズマ雰囲気に暴露されるべきではない部位が処理室内でプラズマに晒されてしまうといった事態となる。

また、従来、例えば特許文献１所載のように、ＴＦＴ基板製造に使用されるスパッタ装置、ＣＶＤ装置、ドライエッチング装置には、ロードロック室、処理室、また、基板を一定枚数保持したりするための搬送室等に光学的な基板センサーを設置することで基板の有無を検知する方法が採用されている。
特開平１１−１９５６９５号公報

しかし、このような方法では図７に示すように基板Ｗの一部が欠けているような場合には、基板Ｗの有無判定は有となってしまい、処理がそのまま続行されてしまう。また、図８のように、処理室内に基板を搬送した際に基板Ｗが正常な位置からずれたような場合でも検知することが不可能である。

また、特許文献２所載の技術ではガラスが割れた際に発生する特有の音波を専用のセンサを設置し、この音波をとらえることでガラスの割れを検知しているが、この方法では、ガラスが割れた瞬間をセンシングする必要があるため、ＴＦＴ製造工程中のいたるところに特別のセンサーを設置する必要がある。
特開２０００−１２１６１５号公報

また、近年になり市場の要求からＴＦＴ液晶表示装置は大型化、低価格化が進んでおり、ＴＦＴ基板製造では要求を満たすべくガラス基板の大型化がすすみ、また、低価格化を実現するために処理装置のスループットを向上させる必要がある。また、ＴＦＴ液晶表示装置の大型化によって、ＴＦＴ基板製造ラインでのガラス基板の大型化がすすんでおり、ガラス基板の自重や、たわみ量の増加につながっていて欠けや、割れがますます生じやすくなっている。さらに、各工程における処理装置および、搬送装置もスループットの向上をはかるべく、高速でガラスを搬送するよう調整されており、このことも、われ・欠けの発生し易い状況を作っているといえる。

本発明は、上記問題点に鑑みてなされたものであり、本発明は、プラズマを用いる処理室内において、被処理ガラス基板の割れ、欠け、位置のずれ等を異常を特別のセンサーを設置することなしに認識し、処理装置のダウンタイムの縮小や、欠けたガラス基板が後工程に搬送されてしまわないようにするための、半導体製造装置を提供するものである。

本発明は、上記課題を解決すべくなされたものであり、本発明に係る基板不具合検出方法は、処理室内でプラズマを電極により発生させて基板に各種処理を行う半導体製造装置において、欠け等の基板の不具合を検出する方法であって、前記基板を保持する側の電極に関する電位を測定して、この測定値に基づいて基板の不具合の有無を判断することを特徴とする。

上記構成からなる検出方法にあっては、処理室内の基板が欠け等の不具合が存在する場合には、基板を保持する側の電極の電圧に異常をきたすため、この異常を検出することによって基板の不具合を検出することができる。このため、従来のような特別のセンサーや治具などを用いることなく、容易かつ確実に不具合を検出することができる。

また、本願発明に係る検出方法にあっては、基板に各種処理を行うための処理電位を印可するより前に、この処理電位よりも弱い電位を印可して、この際に測定した測定値に基づいて基板の不具合の有無を判断し、不具合が存在する場合には、前記処理電圧の印可を行わない構成を採用することが好ましい。これによって、欠け等の不具合が発生している基板に対して通常の処理と同程度のプラズマ処理を行うことがなく、処理室内においてプラズマによる基板の破損を未然に防止することができる。

また、本願発明に係る検出方法にあっては、電極からの放電開始から所定時間経過後に、前記測定値に基づく基板の不具合の有無を判断する構成を採用することが好ましく、これにより、放電開始から所定時間経過後に安定した状態となった後に検査を行うことができる。

また、本願発明に係る半導体製造装置は、処理室内でプラズマを発生させて基板に各種処理を行う半導体製造装置であって、プラズマを発生させるための電極と、該電極への電圧印可の制御を行う制御手段とを備えるとともに、前記基板を保持する側の電極に関する電位を測定して前記制御手段に測定値を送る測定手段を備えることを特徴とする。

上記構成からなる半導体製造装置にあっては、処理室内の基板が欠け等の不具合が存在する場合、電極に電圧印可を行うと、この基板を保持する側の電極の電圧に異常をきたすが、この電極の電圧を測定手段が測定し、制御手段に送ることにより、制御手段が基板の不具合を認識することができる。このため、従来のような特別のセンサーや治具などを用いることなく、容易かつ確実に不具合を検出することができる。

また、本願発明に係る半導体製造装置にあっては、制御手段が、プラズマ発生時における測定値が所定値に相当する場合には基板に不具合が存在すると判断するように設けられている構成を採用することが好ましく、制御手段によって不具合を検出した後に、たとえば電極への電圧印可を停止して、処理の続行を中止することができる。
なお、所定値としては、たとえば、３６０ｍｍ×４６０ｍｍ程度のガラス基板を処理する装置の場合、放電の条件（圧力、使用ガス種、印加電圧等）により数１０〜数１００Ｖ程度の値である

また、上記構成を採用した半導体製造装置にあっては、前記所定値を記憶するための記憶手段を備え、制御手段が、正常な基板によるプラズマ発生時における電位の測定値に基づいて定められた所定値を前記記憶手段に記憶させることができるように設けられている構成を採用することが好ましい。つまり、基板の種類や処理内容に応じて正常な基板の測定値は変更されるものの、正常な基板の電位を測定してこれにより定められた所定値を前記記憶手段に記憶させることができ、このため、処理する基板の変更に随時対応することが可能となる。

また、本願発明に係る半導体製造装置にあっては、制御手段が、基板に各種処理を行うための処理電位を印可するより前に、この処理電位よりも弱い電位を印可して、電極の電位の測定値が所定値に相当する場合には、前記処理電圧の印可を行わないように設けられている構成を採用することが好ましい。これによって、欠け等の不具合が発生している基板に対して通常の処理と同程度のプラズマ処理を行うことがなく、処理室内においてプラズマによる基板の破損を未然に防止することができる。

また、本願発明に係る半導体製造装置にあっては、制御手段が、電極からの放電開始から所定時間経過後に、前記測定値が所定値に相当するか否かの判断を行うように設けられている構成を採用することが好ましく、これにより、放電開始から所定時間経過後に安定した状態となった後に検査を行うことができる。

本願発明によれば、プラズマを用いた半導体製造装置において被処理基板を保持する側の電極電位を測定することにより、基板の欠けや割れ等の不具合を検出することができる。これにより、基板の欠けがあるままで処理を進めてしまうことを防ぐことができ、従来装置のように被処理基板に割れや、欠けがあるにもかかわらず処理を進めてしまうことによる問題を未然に防止することができる。これによって、装置のダウンタイムが大幅に短縮され半導体製造を安定して行うことができる。

以下、本願発明を実施するための最良の形態の実施例について図面を参酌しつつ、以下説明する。

以下、本願発明の実施例について、以下図面を参酌しつつ説明する。
なお、図１は、実施例１の半導体製造装置の説明図であり、（イ）は、高周波放電を利用した半導体製造装置の処理室の模式図であり、（ロ）は、同装置における電位の平均値を説明するための模式図である。図２は、同実施例の装置の等価回路の説明図である。図３は、同装置の処理室の模式図であり、欠けを有する基板が載置された状態を示す。図４は、測定手段によって測定された測定値であり、正常な基板と不具合を有する基板との対比説明図である。

この実施例１の半導体製造装置は、処理室内にプラズマ放電を起こすための電極１，２が対向するように設置され、被処理基板Ｗは高周波電圧が印可される側の電極２上に載置されている。この処理室６は、処理に適当な放電を起こすために内部が減圧可能に設けられているとともに、被処理基板Ｗの種類や、処理の種類に応じたガスが、処理室６内に導入されるように設けられている。ここで、この半導体製造装置は、高周波電圧を印可することで、導入されたガスをプラズマイオン化することにより処理を行うものである。

この実施例１は、本願発明に係る半導体製造装置の一例として、ＴＦＴ液晶基板製造に用いる高周波グロー放電を利用する平行平板型ドライエッチング装置を例示している。この処理室６内の電極１，２は、高周波を印可するための電極２と、これに対向するアノード電極１とから構成されている。被処理基板Ｗは、前記電極２上に載置され、エッチング処理されることになる。

前記電極２の表面は絶縁処理等がなされておらず、また、電源８との間に、マッチングネットワークやブロッキングコンデンサ等を含む回路３が接続されている。なお、この高周波放電が発生している場合の対向する電極１，２間の平均値としてのＤＣ電位を図１（ロ）に模式的に示している。本実施例においては、高周波放電の場合に通常工業的に使用される１３．５６ＭＨｚの電源を使用している。ここで、処理室３内に導入されたガスがプラズマ状態となると、質量の小さい電子は、イオンに比べてかなり大きな速度を持つことになるため、イオンよりも多くチャンバー壁に到達する。このため、処理室６内で発生しているプラズマは電子を失い正の電位を持つようになる。また、マッチングネットワーク、ブロッキングコンデンサ等を含む回路３によって、電極２は直流的には絶縁されているため、電極２に流入した電子によって、電極表面もしくは基板表面を負電位になる。この時の電位の様子を等価回路として図２に示している。

また、高周波放電により処理室６内にプラズマが発生すると、前記回路３と電極２との間の測定位置４では弱い負の電位が測定される（図１（ロ）参照）。これは、絶縁物であるガラス基板Ｗが欠けていない状態であっても、ガラスの微小な浮きによって、プラズマと前記測定位置４との間を完全に絶縁することができないためである。そして、正常な基板による測定位置４の電位と実際に処理を行っている基板Ｗによる測定位置４の電位とを比較することにより、基板Ｗの不具合が検出できることになる。
より、具体的に説明すると、ＴＦＴ基板に一般的に用いられるガラス基板のように被処理基板Ｗが絶縁物であったり、被処理基板Ｗの表面が絶縁物であったり、電極２の表面が絶縁膜で覆われている処理装置のような場合、電位測定位置４で測定されるＤＣ電位は放電が定常状態にあるときには、ほぼ０Vとなり、そうでない場合には、通常負の一定電位となる。このため、被処理基板Ｗの一部が欠けていた場合、つまり、下部電極２がプラズマに晒される面積に変化が起こった場合には、基板Ｗの抵抗成分が小さくなるため、等価回路中の抵抗成分５が小さくなる方向に変化することになる。これを利用して電位測定位置４の電位をプラズマ放電がおこっている時に測定することでガラス基板が欠けていた場合、電圧の変化として検知することが可能となる。

また、本実施例の半導体製造装置にあっては、上記測定位置４の電位を測定する電位計などの測定手段（図示省略）と、該測定手段に接続され測定位置の電位に関する測定値を受け取るコントローラ１３（制御手段）とを備えている（図３参照）。なお、該コントローラ１３は、処理室６の放電の開始および停止、処理室６内の圧力、導入されるガスの種類とその量等の処理条件を制御している。なお、測定手段による電位測定位置４はマッチングネットワークおよびブロッキングコンデンサ等を含む回路３と下部電極２との間としたが、電位変化が有効に確認できる部位であれば、基板Ｗと高周波電源８との間のどこでも良い。

また、本実施例の半導体製造装置は、前記コントローラ１３によって、測定値等のデータを記憶するたとえばメモリからなる記憶手段（図示省略）を有している。

ここで、前記記憶手段には、あらかじめ、われ・欠けがないことを事前に確認をおこなった正常な基板に対して、処理を行うための処理電位を印可した際の前記測定位置４における測定値（以下、処理基準値ということがある）が記憶されている。また、記憶手段には、前記処理電位よりも弱い電位（以下、テスト電位ということがある）を印可した際の測定値（以下、テスト用基準値ということがある）も記憶されている。

また、前記コントローラ１３は、基板８に対して処理を行う前に、前記テスト電位を印可するように、電源８を制御し、測定手段からの測定値と、前記メモリのテスト用基準値とを比較して、基板における不具合の有無を判断するように設けられている。
そして、コントローラ１３は、基板Ｗに不具合が存在すると判断した場合には、電源への処理停止を指示するように設けられている。つまり、測定値がテスト用基準値よりも負方向に超えるような場合、基板Ｗに欠け７が存在したり（図３参照）、被処理基板Ｗが電極２上の正常な位置におかれていないことを示しており、処理装置を停止し確認の必要があるためである。なお、この測定値とテスト用基準値との比較は、電極２による放電開始から所定時間経過後の値を対比するように設けられている。

また、前記コントローラ１３は、前記テスト電位との比較により基板Ｗに不具合が存在しないと判断した場合には、コントローラ１３は、電源８に対して処理電位の印可を指示するように設けられている。また、この処理電位の印可に際して、コントローラ１３は、前記測定手段からの測定値と、前記メモリの処理基準値とを比較して、基板Ｗの不具合の有無を判断するように設けられている。なお、不具合が存在すると判断した場合には、前述と同様に、コントローラ１３は、電源８に対して処理停止を指示するように設けられている。

また、本実施例の装置では、上記不具合を検出した際に、放電の停止とともにアラームを発生しオペレータに対して処理室６内の基板Ｗに異常があることを知らせるように設けられている。なお、オペレータは基板Ｗを装置外に搬送してから、基板Ｗの状況を判別すれば処理室を開く必要はない。

次に、上記半導体製造装置の処理の流れを説明すると、まず、正常な基板を電極２上に載置して、処理電位よりも低いテスト用の電位を印可して、測定手段によって測定位置の電位を測定して、この測定値をテスト用基準値としてメモリに記憶する。また、その後、この基板に対して処理電位を印可して処理を行うとともに、測定手段によって測定位置の電位を測定し、この測定値を処理基準値としてメモリに記憶する。
そして、被処理基板Ｗに対して所望の処理を行うのであるが、まず、被処理基板Ｗを電極２上に載置して、テスト用の電位を印可して、測定手段によって測定位置の電位を測定して、この測定値とメモリに記憶されているテスト用基準値とを比較して、該被処理基板Ｗの不具合の有無を検出する。ここで、不具合が検出された場合には、電極２に対する印可を中止する。
一方、前記テスト用の電位印可により不具合が存在しないと判断された場合には、処理電位を印可して、該被処理基板Ｗに対して所望のエッチング処理を行う。なお、この際にも、前記測定手段による測定値と、メモリに記憶されている処理基準値とを比較しておき、非処理基板の不具合が発見された場合に処理を中止する。

より具体的に説明すると、まず、破損がなく完全であることを確認した正常なガラス基板を用いて、高周波放電を発生させ、このときの測定位置４の電位を測定し、この基板不具合の判定基準となる電位αを決定する。次に、コントローラにこの時の測定値αを設定し、他のガラス基板に対してエッチング処理を行い、この際に電位が異常となった時に処理を停止する。また、処理の条件によっては、大きな高周波電圧を印可しなくてはならないことがあるが、この場合には欠けたガラス基板を上記大きな高周波数電圧により処理すると、本来ガラス基板によって覆われていない部位がただちに破損してしまうことがある。このような処理の場合は、エッチングのための高周波電圧印可の前に、既述のように、比較的低い電圧で短い時間高周波放電を発生させガラス基板が完全であることを確認することが好ましい。この被処理対象のガラス基板Ｗが完全であることを確認（テスト）するための放電条件をＡとして、実際にエッチングを行う放電条件をＢとすると、ガス種、放電の出力等によってプラズマのもつ抵抗成分１４等、等価回路３中の他パラメータも変化するため、放電の条件によって、判定基準電位αの値も異なることとなる。もちろん、電極２の構造や基板材質にも影響されることは言うまでもない。したがって、本実施例では割れ・欠けがないことを確認した実際の正常基板を用いて判定電位αの測定および決定を行っている。また、図４における曲線１５は、放電条件Ａでの放電開始からの測定電位を示したものである。放電直後から約８ｓｅｃ後に一定値（αＶ）になった。これは、高周波放電を用いた処理装置の場合、放電開始直後は出力が設定値まで上昇するのに数秒の時間を要すること、プラズマが安定すること、マッチングネットワークが回路３によって反射波係数を最小にするように自動的に整合が図られるまでに同じく数秒を要するため、定常状態に落ち着くためにはある程度の時間が必要であり、この電位αの値をコントローラ１３に記憶させておき、被処理基板Ｗに対して放電開始後１０ｓｅｃ以降たった後に、αＶを超えた場合は基板が異常であると判定するようにコントローラ１３をプログラムしている。このコントローラ１３は<処理条件の管理も行っており、基板Ｗが入ってくるとまず、ガラス基板Ｗが完全であることを確認するため弱い放電Ａを発生させて、この時の測定値が電位αを超えていた場合、ただちに放電を停止するとともに、以降の実際のエッチング処理をするための放電Bには移らずに処理を停止する。また、図４における曲線１６は基板の一部がかけていた場合に、測定された電位の例である。この曲線１６の時には、１０ｓｅｃ後の測定値がαを越えていたため、処理装置は直ちに停止した。

なお、上記実施例においては、高周波電源の接続されている側の電極で説明を行ったが、ＣＶＤ装置で一般的に用いられているアノードカップリング装置であっても同様の手順によって適用は可能である。

次に、本願発明の実施例２の半導体製造装置について図５を参酌しつつ説明する。なお、図５は、実施例１の半導体製造装置の説明図であり、ＴＦＴ液晶基板製造に用いる高周波グロー放電を利用する平行平板型ドライエッチング装置の処理室の例である。なお、実施例１と同様の構成からなる部分については、その説明を省略する。

実施例２の半導体製造装置は、実施例１のものと異なり、下部電極２にエッチング中にガラス基板Ｗの温度が上がりすぎるのを防止するために静電チャック９が設けられている。このような静電チャック９を有する下部電極２の場合、電極表面が誘電体相１０で皮膜されているためガラス基板が欠けていても抵抗成分５の変化が大変小さいか、またはほとんどなく、０Vに近いことが多い。このため、実施例２では、ガラス基板Ｗの下で、かつ、端面にきわめて近い場所に隙間１１を設けている。つまり、基板Ｗの周囲が載置され内部に導体層１２が内蔵されるケースと、電極２との間に隙間１１を設けている。このため、ガラス基板Ｗが欠けていた場合、プラズマに下部電極２の導体層１２が晒されるようにした。

実施例２の装置にあっても、実施例１と同様に、処理を行う放電条件Ｂの放電の前にこれよりも低い電位によるテスト用の放電（放電条件Ａの放電）を行っている。これは、本実施例のような表面の誘電体層１４はエッチング処理のための放電条件Bのように高い出力の放電に晒されると、ダメージを受けることがあり、結果として静電吸着能力が低下して十分な基板の冷却能力が得られないことがあり、電極２の交換等が必要となる場合があるためであり、既述のように放電条件Ａ→放電条件Ｂとステップを踏んだ放電を行うことで、被害を未然に防ぐことが可能となる。

（実験例）
図６は、ある期間１ヶ月において、実施例１の製造装置Xと、そうでない装置Yのダウンタイムの比較を行ったものである。トラブル事例１では、欠けた基板を処理室内で処理されてしまったために、処理室内で異常放電が発生し電極が損傷したためである。トラブル事例２は処理装置の定期清掃時にあやまって、基板搬送にかかる部品を破損してしまったが、清掃終了後、作業者は気がつかずにそのまま処理を再開してしまった。そのため、基板が電極上の正常な位置にセットされずに処理が進んでしまい、後の検査工程で処理が正常になされていないことが発見され、再度処理室を大気にして、部品の修理と再清掃を行った事例である。この場合、装置のダウンタイムとしては、たとえ装置Ｘであっても避けられないものであるが、装置Ｙでは基板のずれが検知できないために、多数の基板を処理した後、別の検査装置で発見されたものであり、本発明を使用している装置Ｘでは発生しなかったはずの基板の損害があった。トラブル事例３は後工程で基板の欠けが発見された事例である。このような場合、基板が該処理装置で割れた可能性が否定できないと、処理室を大気開放して基板の破片がないか確認する必要がある。これは、万が一処理室内で基板の欠けが発生していて破片が処理室内にあるままであると、処理を行う基板に傷をつける可能性があるためである。傷がつくとディスプレイとしてはもちろん不良品でありすべて仕損品となる。一方で装置Ｘでは、基板が欠けていたかどうか判定が可能であるため、処理室を大気開放して確認する必要がない。

なお、本願発明は上記各実施例の構成に限定されるものではなく、本願発明の意図する範囲内において適宜設計変更可能である。

実施例１の半導体製造装置の説明図であり、（イ）は、高周波放電を利用した半導体製造装置の処理室の模式図であり、（ロ）は、同装置における電位の平均値を説明するための模式図である。 同実施例の装置の等価回路の説明図である。 同実施例の装置の処理室の模式図であり、欠けを有する基板が載置された状態を示す。 同実施例の装置において、測定手段によって測定された測定値であり、正常な基板と不具合を有する基板との対比説明図である。 実施例２の半導体製造装置の説明図であり、ＴＦＴ液晶基板製造に用いる高周波グロー放電を利用する平行平板型ドライエッチング装置の処理室の模式図である。 実施例１のエッチング装置と、従来の装置とのダウンタイムの比較対照表である。 従来装置において、割れ基板が電極上に置かれた状況を表した図である。 従来装置において、基板が電極上で正規の位置ではなく、ゆがんで置かれた場合を示した図である。

符号の説明

１ 上部電極
２ 下部電極（被処理基板を置く側の電極）
３ マッチングネットワークおよび、ブロッキングコンデンサ等を含む回路
４ 基板状態判定のための電位測定位置
５ 基板表面と測定位置との間の抵抗成分
６ 処理室
７ 基板の欠け
８ 電極
９ 静電チャック
１０ 誘電体層
１１ 隙間
１２ 下部電極導電層
１３ コントローラ
１４ プラズマの抵抗成分
１５ 完全な基板を使用したときの測定値
１６ 欠けた基板を使用したときの測定値
Ｗ 被処理基板

Claims (8)

1. 処理室内でプラズマを電極により発生させて基板に各種処理を行う半導体製造装置において、欠け等の基板の不具合を検出する方法であって、
   前記基板を保持する側の電極に関する電位を測定して、この測定値に基づいて基板の不具合の有無を判断することを特徴とする基板不具合検出方法。
2. 請求項１記載の基板不具合検出方法であって、
   前記基板に各種処理を行うための処理電位を印加するより前に、この処理電位よりも弱い電位を印加して、この際に測定した測定値に基づいて基板の不具合の有無を判断し、不具合が存在する場合には、前記処理電圧の印加を行わないことを特徴とする基板不具合検出方法。
3. 請求項１または２記載の基板不具合検出方法であって、
   電極からの放電開始から所定時間経過後に、前記測定値に基づく基板の不具合の有無を判断することを特徴とする基板不具合検出方法。
4. 処理室内でプラズマを発生させて基板に各種処理を行う半導体製造装置であって、
   プラズマを発生させるための電極と、該電極への電圧印加の制御を行う制御手段とを備えるとともに、
   前記基板を保持する側の電極に関する電位を測定して前記制御手段に測定値を送る測定手段を備えることを特徴とする半導体製造装置。
5. 請求項４記載の半導体製造装置であって、
   前記制御手段は、プラズマ発生時における測定値が所定値に相当する場合には基板に不具合が存在すると判断するように設けられていることを特徴とする半導体製造装置。
6. 請求項５記載の半導体製造装置であって、
   前記所定値を記憶するための記憶手段を備え、
   前記制御手段は、正常な基板によるプラズマ発生時における電位の測定値に基づいて定められた所定値を前記記憶手段に記憶させることができるように設けられていることを特徴とする半導体製造装置。
7. 請求項４乃至６の何れかに記載の半導体製造装置であって、
   前記制御手段は、基板に各種処理を行うための処理電位を印加するより前に、この処理電位よりも弱い電位を印加して、電極の電位の測定値が所定値に相当する場合には、前記処理電圧の印加を行わないように設けられていることを特徴とする半導体製造装置。
8. 請求項４乃至７の何れかに記載の半導体製造装置であって、
   前記制御手段は、電極からの放電開始から所定時間経過後に、前記測定値が所定値に相当するか否かの判断を行うように設けられていることを特徴とする半導体製造装置。

Images