JP2005148285A - Display apparatus and driving method therefor - Google Patents

Display apparatus and driving method therefor Download PDF

Info

Publication number
JP2005148285A
JP2005148285A JP2003383713A JP2003383713A JP2005148285A JP 2005148285 A JP2005148285 A JP 2005148285A JP 2003383713 A JP2003383713 A JP 2003383713A JP 2003383713 A JP2003383713 A JP 2003383713A JP 2005148285 A JP2005148285 A JP 2005148285A
Authority
JP
Japan
Prior art keywords
light receiving
circuit
light
pixel
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003383713A
Other languages
Japanese (ja)
Other versions
JP4670236B2 (en
Inventor
Kazuo Nakamura
和夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003383713A priority Critical patent/JP4670236B2/en
Publication of JP2005148285A publication Critical patent/JP2005148285A/en
Application granted granted Critical
Publication of JP4670236B2 publication Critical patent/JP4670236B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve the following problem; on a cellular phone mounted with a CCD sensor or a CMOS sensor and provided with a camera function and a cellular phone with a built-in fingerprint sensor for personal identification, these sensors are not integral with an image display part, therefore, the equipment has to be increased in packaging density. <P>SOLUTION: An active matrix type organic EL display apparatus 10 in which pixels 11 including light emitting circuits 22 and light receiving circuits 23 are arranged in a matrix form is configured so that image information can be fetched without arranging the CCD sensor and the CMOS sensor, further without a touch panel, by converting the light receiving signals outputted to light receiving signal lines 19-1 to 19-n from the light receiving circuit of each pixel 11 into digital light receiving signals through A-D converter circuits 15-1 to 15-n to output, and also the fetched image information can be externally outputted in digital data. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、表示装置およびその駆動方法に関し、特に表示エレメントとして自発光型の素子(以下、「自発光素子」と呼ぶ)を含む画素が行列状に配置されてなるアクティブマトリクス型表示装置およびその駆動方法に関する。   The present invention relates to a display device and a driving method thereof, and in particular, an active matrix display device in which pixels including self-luminous elements (hereinafter referred to as “self-luminous elements”) as display elements are arranged in a matrix, and the same The present invention relates to a driving method.

自発光素子として、例えば、有機薄膜に電界をかけると当該有機薄膜が発光する現象を利用した有機EL(electroluminescence) 素子がある。この有機EL素子を画素の表示エレメントとして用いてなる有機EL表示装置は、当該有機EL素子が10V以下の低い駆動電圧で数100nitの輝度を得ることができるため低消費電力であり、また自発光型の素子であるため液晶表示装置では必須な照明装置を必要とせず、軽量化および薄型化が容易であり、さらには有機EL素子の応答速度が数μs程度と非常に高速であるため、液晶表示装置に代表されるホールド型表示装置に比べて動画表示時に残像の問題が発生しなく、表示性能に優れている等の特長を持っている。   As a self-luminous element, there is, for example, an organic EL (electroluminescence) element that utilizes a phenomenon in which an organic thin film emits light when an electric field is applied. An organic EL display device using this organic EL element as a display element of a pixel has low power consumption because the organic EL element can obtain a luminance of several hundred nits with a driving voltage as low as 10 V or less, and is self-luminous. The liquid crystal display device does not require an illuminating device that is essential for the liquid crystal display device, can be easily reduced in weight and thickness, and the response speed of the organic EL element is as high as about several μs. Compared to a hold-type display device typified by a display device, there is a problem that an afterimage problem does not occur when displaying a moving image, and the display performance is excellent.

このように、低消費電力で、軽量化および薄型化が容易であり、動画表示時の表示性能に優れている等の特長を持つ有機EL表示装置は、近年、特に低消費電力化、軽量化および薄型化が要求される携帯電話や携帯情報端末(PDA;Personal Digital Assistants)に代表される携帯端末装置の表示装置として用いて好適なフラットパネルディスプレイとして有望視されている。この有機EL表示装置の中でも、とりわけ、画素の駆動素子として、多結晶シリコンを活性層とする薄膜トランジスタ(TFT;Thin Film Transistor)を用いたアクティブマトリクス型有機EL表示装置の開発が盛んである。   As described above, organic EL display devices having features such as low power consumption, easy weight reduction and thinning, and excellent display performance during moving image display have recently been particularly reduced in power consumption and weight. In addition, it is promising as a flat panel display suitable for use as a display device of a mobile terminal device represented by a mobile phone or a personal digital assistant (PDA) that is required to be thin. Among these organic EL display devices, in particular, active matrix organic EL display devices using a thin film transistor (TFT) having polycrystalline silicon as an active layer are actively developed as pixel drive elements.

一方、モバイル機器では、一般に、抵抗薄膜を用いた接触型タッチパネルが座標検出装置として用いられ、情報入力の手段として広く使用されている(例えば、非特許文献1参照)。   On the other hand, in a mobile device, a contact-type touch panel using a resistive thin film is generally used as a coordinate detection device, and is widely used as an information input means (for example, see Non-Patent Document 1).

雑誌「メカトロニクス」技術調査会、1993,VOL18,No12,p.36−37Magazine "Mechatronics" Technical Research Committee, 1993, VOL18, No12, p. 36-37

しかしながら、接触型タッチパネルでは、接触点における電位変化を検出する方式であるため、2点以上の接触点を検出することは不可能である。また、表示面上にタッチパネルを配置する構成を採らざるを得ないため、必然的に機器の厚さの増大および表示部の発光輝度の低下を招くという課題がある。   However, since the contact-type touch panel is a method for detecting a potential change at a contact point, it is impossible to detect two or more contact points. In addition, since a configuration in which a touch panel is disposed on the display surface is unavoidable, there is a problem that the thickness of the device is inevitably increased and the light emission luminance of the display unit is decreased.

また、近年、CCDセンサあるいはCMOSセンサを搭載し、カメラ機能を備えた携帯電話が広く普及しており、さらに個人認証用に指紋センサを内蔵する携帯電話も登場してきている。しかしながら、これらセンサは画像表示部とは一体となっていないため、機器の実装密度の増加を招くという課題がある。   In recent years, mobile phones equipped with a CCD sensor or CMOS sensor and equipped with a camera function have been widely used, and mobile phones with a built-in fingerprint sensor for personal authentication have also appeared. However, since these sensors are not integrated with the image display unit, there is a problem that the mounting density of the device is increased.

本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、画像情報の取り込みが可能な表示装置およびその駆動方法を提供することにある。   The present invention has been made in view of the above problems, and the object of the present invention is to capture image information without increasing the thickness of the device or reducing the light emission luminance of the display unit. An object of the present invention is to provide a display device and a driving method thereof.

上記目的を達成するために、本発明では、発光回路と受光回路を含む画素が行列状に配置されてなる画素アレイ部を有し、前記画素アレイ部の各画素の前記発光回路に対して行単位で発光制御を行うとともに、前記画素アレイ部の各画素の前記受光回路に対して行単位で受光制御を行う表示装置において、前記画素アレイ部の各画素に対して列単位で配線された受光信号線の各々を通して前記受光回路から出力される受光信号をデジタル信号に変換して出力するようにする。   In order to achieve the above object, according to the present invention, there is provided a pixel array unit in which pixels including a light emitting circuit and a light receiving circuit are arranged in a matrix, and each pixel in the pixel array unit is connected to the light emitting circuit. In a display device that performs light emission control in units and performs light reception control in row units for the light receiving circuit of each pixel in the pixel array unit, light reception wired in columns for each pixel in the pixel array unit The light receiving signal output from the light receiving circuit through each of the signal lines is converted into a digital signal and output.

画素アレイ部の各画素は、発光回路と受光回路を含むことで、本来の発光機能(表示機能)を持つことに加えて受光機能をも持つ。そして、各画素の受光回路から受光信号線に出力される受光信号をデジタル信号に変換して外部に出力することで、表示装置外部にCCDセンサやCMOSセンサを設けなくても画素アレイ部から画像情報を取り込んでデジタルデータで出力したり、タッチパネルを設けなくても画素アレイ部から座標情報を取り込んでデジタルデータで出力したりすることができる。   Each pixel of the pixel array section includes a light emitting circuit and a light receiving circuit, and thus has a light receiving function in addition to an original light emitting function (display function). Then, the light receiving signal output from the light receiving circuit of each pixel to the light receiving signal line is converted into a digital signal and output to the outside, so that an image from the pixel array unit can be obtained without providing a CCD sensor or a CMOS sensor outside the display device. Information can be captured and output as digital data, or coordinate information can be captured from the pixel array portion and output as digital data without providing a touch panel.

本発明によれば、CCDセンサやCMOSセンサを設けたり、タッチパネルを設けたりしなくても、画像情報を取り込むことができるとともに、取り込んだ画像情報をデジタルデータで出力することができるため、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、低コストにてシステムを構成できる。   According to the present invention, image information can be captured without providing a CCD sensor or a CMOS sensor or a touch panel, and the captured image information can be output as digital data. A system can be configured at low cost without increasing the thickness or reducing the light emission luminance of the display unit.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の一実施形態に係る表示装置、例えば表示エレメントとして自発光素子である有機EL素子を含む画素が行列状に配置されてなるアクティブマトリクス型有機EL表示装置の構成の概略を示すブロック図である。   FIG. 1 shows an outline of the configuration of a display device according to an embodiment of the present invention, for example, an active matrix organic EL display device in which pixels including organic EL elements that are self-luminous elements as display elements are arranged in a matrix. FIG.

図1から明らかなように、本実施形態に係るアクティブマトリクス型有機EL表示装置10は、発光回路および受光回路(共に図示せず)を含む多数の画素11が行列状に配置されてなる画素アレイ部(表示エリア部)12を有するとともに、その周辺駆動回路として発光制御部13、受光制御部14およびA/D(アナログ−デジタル)変換部15を少なくとも有し、例えばA/D変換部15を含む周辺駆動回路が画素アレイ部12と同じ基板(図示せず)上に一体形成された構成となっている。   As is apparent from FIG. 1, the active matrix organic EL display device 10 according to this embodiment includes a pixel array in which a large number of pixels 11 including a light emitting circuit and a light receiving circuit (both not shown) are arranged in a matrix. And a light emission control unit 13, a light reception control unit 14, and an A / D (analog-digital) conversion unit 15 as peripheral drive circuits, for example, an A / D conversion unit 15. The peripheral drive circuit including the pixel array unit 12 is integrally formed on the same substrate (not shown) as the pixel array unit 12.

画素アレイ部12には、m行n列の画素11の配列に対して行ごとに発光制御線群16−1〜16−mおよび発光制御線群17−1〜17−mが配線されるとともに、列ごとに映像信号線18−1〜18−nおよび受光信号線19−1〜19−nが配線されている。発光制御線群16−1〜16−mの各々は、後述するように、例えば第1,第2の発光制御線16A,16Bからなり、各一端が発光制御部13に接続されている。発光制御線群17−1〜17−mも、後述するように、例えば第1,第2の受光制御線17A,17Bからなり、各一端が受光制御部14に接続されている。   The pixel array section 12 is provided with light emission control line groups 16-1 to 16-m and light emission control line groups 17-1 to 17-m for each row with respect to the arrangement of the pixels 11 in m rows and n columns. The video signal lines 18-1 to 18-n and the light receiving signal lines 19-1 to 19-n are wired for each column. As will be described later, each of the light emission control line groups 16-1 to 16-m includes, for example, first and second light emission control lines 16A and 16B, and one end of each of the light emission control line groups 16-1 to 16-m is connected to the light emission control unit 13. The light emission control line groups 17-1 to 17-m are also composed of, for example, first and second light reception control lines 17A and 17B, as will be described later, and one end thereof is connected to the light reception control unit 14.

発光制御部13は、主にシフトレジスタによって構成され、発光期間において第1の発光制御線16A−1〜16A−mを所定の走査サイクルにて順に走査しつつ駆動することにより、発光駆動すべき画素11を行単位で順次選択する。この発光制御部13によって選択された行の各画素11には、映像信号発生回路(図示せず)から映像信号線18−1〜18−nを通して映像信号が供給される。   The light emission control unit 13 is mainly composed of a shift register, and should be driven to emit light by driving the first light emission control lines 16A-1 to 16A-m while sequentially scanning in a predetermined scanning cycle during the light emission period. The pixels 11 are sequentially selected in units of rows. A video signal is supplied to each pixel 11 in the row selected by the light emission control unit 13 from a video signal generation circuit (not shown) through video signal lines 18-1 to 18-n.

受光制御部14は、主にシフトレジスタによって構成され、撮像期間において第1の受光制御線17A−1〜17A−mを所定の走査サイクルにて順に走査しつつ駆動することにより、受光駆動すべき画素11を行単位で順次選択する。この受光制御部14によって選択された行の各画素11からは受光信号が出力される。この受光信号は、受光信号線19−1〜19−nを通して画素アレイ部12の外に出力される。   The light reception control unit 14 is mainly composed of a shift register, and should be driven to receive light by scanning the first light reception control lines 17A-1 to 17A-m sequentially in a predetermined scanning cycle during the imaging period. The pixels 11 are sequentially selected in units of rows. A light reception signal is output from each pixel 11 in the row selected by the light reception control unit 14. This light reception signal is output to the outside of the pixel array section 12 through the light reception signal lines 19-1 to 19-n.

A/D変換部15は、受光信号線19−1〜19−nの各一端に接続されたn個のA/D変換回路15−1〜15−nによって構成され、選択行の各画素11から受光信号線19−1〜19−nを通して供給されるアナログ受光信号をデジタル受光信号#1〜#nに変換して出力する。   The A / D conversion unit 15 includes n A / D conversion circuits 15-1 to 15-n connected to one ends of the light receiving signal lines 19-1 to 19-n, and each pixel 11 of the selected row. The analog light reception signals supplied through the light reception signal lines 19-1 to 19-n are converted into digital light reception signals # 1 to #n and output.

(画素回路)
図2は、画素11の回路構成の一例を示す回路図である。本例に係る画素回路20は、自発光素子である有機EL素子21を含む発光回路22および受光回路23を有する構成となっている。本例に係る画素回路20では、発光素子である有機EL素子21が、逆バイアス状態では受光素子として機能することに着目し、当該有機EL素子21を受光回路23の受光素子として兼用するようにしている。
(Pixel circuit)
FIG. 2 is a circuit diagram illustrating an example of a circuit configuration of the pixel 11. The pixel circuit 20 according to this example has a light emitting circuit 22 and a light receiving circuit 23 including an organic EL element 21 that is a self-light emitting element. In the pixel circuit 20 according to this example, attention is paid to the fact that the organic EL element 21 which is a light emitting element functions as a light receiving element in the reverse bias state, and the organic EL element 21 is also used as the light receiving element of the light receiving circuit 23. ing.

発光回路22は、有機EL素子21に加えて、駆動素子として薄膜トランジスタ221〜224、さらに保持容量225を有する構成となっている。因みに、薄膜トランジスタ(以下、「TFT」と記す)は、多結晶シリコンを活性層としており、駆動能力の高さから画素ごとの素子サイズを小さく形成できるため、有機EL表示装置の高精細化に有利である。   In addition to the organic EL element 21, the light emitting circuit 22 includes thin film transistors 221 to 224 and a storage capacitor 225 as drive elements. Incidentally, a thin film transistor (hereinafter referred to as “TFT”) has polycrystalline silicon as an active layer, and can be formed with a small element size for each pixel due to its high driving capability, which is advantageous for high definition of an organic EL display device. It is.

有機EL素子21はカソードが例えばグランドに接続されている。TFT221は、映像信号サンプリング用トランジスタであり、例えばNチャネル型トランジスタからなり、ゲートが第1の発光制御線16A(図1の発光制御線群16−1〜16−mの各1本に相当)に、ソースが映像信号線18(図1のデータ線18−1〜18−nに相当)にそれぞれ接続されている。TFT222は、有機EL素子21の駆動用トランジスタであり、例えばPチャネル型トランジスタからなり、ゲートがTFT221のドレインに、ソースが例えば正電源VDDにそれぞれ接続されている。   The organic EL element 21 has a cathode connected to, for example, the ground. The TFT 221 is a video signal sampling transistor, which is composed of, for example, an N-channel transistor, and has a gate corresponding to the first light emission control line 16A (corresponding to each one of the light emission control line groups 16-1 to 16-m in FIG. 1). The sources are connected to the video signal lines 18 (corresponding to the data lines 18-1 to 18-n in FIG. 1), respectively. The TFT 222 is a driving transistor for the organic EL element 21 and is composed of, for example, a P-channel transistor, and has a gate connected to the drain of the TFT 221 and a source connected to the positive power supply VDD, for example.

TFT223は、モード切替用トランジスタであり、例えばNチャネル型トランジスタからなり、ゲートがモード切替制御線24に、ドレインがTFT222のドレインにそれぞれ接続されている。TFT224は、有機EL素子21の発光期間制御用トランジスタであり、例えばNチャネル型トランジスタからなり、ゲートが第2の発光制御線16B(図1の発光制御線群16−1〜16−mの各他の1本に相当)に、ドレインがTFT223のソースに、ソースが有機EL素子21のアノードにそれぞれ接続されている。保持容量225は、TFT222のゲート−ソース間に接続されている。   The TFT 223 is a mode switching transistor, which is composed of, for example, an N-channel transistor, and has a gate connected to the mode switching control line 24 and a drain connected to the drain of the TFT 222. The TFT 224 is a transistor for controlling the light emission period of the organic EL element 21 and is made of, for example, an N-channel transistor, and has a gate of each of the second light emission control lines 16B (light emission control line groups 16-1 to 16-m in FIG. The drain is connected to the source of the TFT 223, and the source is connected to the anode of the organic EL element 21. The storage capacitor 225 is connected between the gate and source of the TFT 222.

受光回路23は、例えばNチャネル型の5つのTFT231〜235を有し、受光期間では有機EL素子21を逆バイアス状態にすることによって当該有機EL素子21を受光素子として用いる構成となっている。TFT231は、有機EL素子21の受光電流制御用トランジスタであり、ゲートが第1の受光制御線17A(図1の受光制御線群17−1〜17−mの各1本に相当)に、ソースが有機EL素子21のアノードにそれぞれ接続されている。TFT232は、キャンセル用トランジスタであり、ゲートが第2の受光制御線17B(図1の受光制御線群17−1〜17−mの各他の1本に相当)に、ドレインがTFT231のドレインにそれぞれ接続され、ソースに一定のキャンセル電圧Vcanが与えられる。   The light receiving circuit 23 has, for example, five N-channel TFTs 231 to 235, and is configured to use the organic EL element 21 as a light receiving element by putting the organic EL element 21 in a reverse bias state during the light receiving period. The TFT 231 is a light reception current control transistor of the organic EL element 21, and has a gate connected to the first light reception control line 17A (corresponding to each one of the light reception control line groups 17-1 to 17-m in FIG. 1) Are connected to the anode of the organic EL element 21, respectively. The TFT 232 is a canceling transistor, and has a gate connected to the second light receiving control line 17B (corresponding to the other one of the light receiving control line groups 17-1 to 17-m in FIG. 1) and a drain connected to the drain of the TFT 231. Each is connected, and a constant cancel voltage Vcan is applied to the source.

TFT233は、ゲートとドレインが共通に接続されたダイオード接続の構成となっており、ゲート・ドレインがTFT231,232のドレイン共通接続点に、ソースが第1のバイアス電源Vb1にそれぞれ接続されている。TFT234は、ゲートがTFT233のゲート・ドレインに共通に接続されて当該TFT233と共にカレントミラー回路236を構成している。TFT234のソースは、第2のバイアス電源Vb2に接続されている。   The TFT 233 has a diode-connected configuration in which the gate and the drain are connected in common. The gate and the drain are connected to the common drain connection point of the TFTs 231 and 232, and the source is connected to the first bias power supply Vb1. The TFT 234 has a gate commonly connected to the gate and drain of the TFT 233, and constitutes a current mirror circuit 236 together with the TFT 233. The source of the TFT 234 is connected to the second bias power supply Vb2.

ここで、第1のバイアス電源Vb1は、受光時に有機EL素子21が逆バイアス状態になるように、即ちアノード電圧がカソード電圧よりも低くなるように設定されている。具体的には、本例ではカソード電圧Vkがグランドレベル(0[V])であることから、負の電源電圧、例えば−5[V]程度に設定される。これに対して、第1のバイアス電圧Vb2は、有機EL素子21に対して第1のバイアス電源Vb1よりも大きなバイアス電圧をかけられるように設定されている。具体的には、Vb1=−5[V]であれば、Vb2=−8[V]程度に設定される。   Here, the first bias power supply Vb1 is set so that the organic EL element 21 is in a reverse bias state when receiving light, that is, the anode voltage is lower than the cathode voltage. Specifically, in this example, since the cathode voltage Vk is at the ground level (0 [V]), it is set to a negative power supply voltage, for example, about −5 [V]. On the other hand, the first bias voltage Vb2 is set such that a larger bias voltage can be applied to the organic EL element 21 than the first bias power supply Vb1. Specifically, when Vb1 = −5 [V], Vb2 = −8 [V] is set.

カレントミラー回路236は、有機EL素子21の受光信号電流を増幅して受光信号線19に出力するための電流増幅回路の一種である。したがって、当該電流増幅回路としては、カレントミラー構成のものに限られるものではない。TFT235は、受光信号制御用トランジスタであり、ゲートが第1の受光制御線17Aに、ドレインが受光信号線19に、ソースがTFT234のドレインにそれぞれ接続されている。   The current mirror circuit 236 is a kind of current amplification circuit for amplifying the light reception signal current of the organic EL element 21 and outputting it to the light reception signal line 19. Therefore, the current amplifier circuit is not limited to a current mirror configuration. The TFT 235 is a light reception signal control transistor, and has a gate connected to the first light reception control line 17A, a drain connected to the light reception signal line 19, and a source connected to the drain of the TFT 234.

(A/D変換回路)
図3は、A/D変換部15のi列のA/D変換回路15−iの構成の一例を示す回路図である。
(A / D conversion circuit)
FIG. 3 is a circuit diagram showing an example of the configuration of the i-column A / D conversion circuit 15-i of the A / D conversion unit 15.

図3において、回路入力端子151は、画素アレイ部12のi列の受光信号線19−iの一端に接続される。抵抗Rは、回路入力端子151と所定の読出電圧Vreadの直流電源との間には接続されている。この抵抗Rに画素11の受光信号に応じた電流が流れることにより、ノードN11の電位が決定される。具体的には、ノードN11の電位は、読出電圧Vreadに対して受光信号電流による抵抗Rでの電圧降下分だけ低い電位(受光信号電圧)となる。   In FIG. 3, the circuit input terminal 151 is connected to one end of the light receiving signal line 19-i in the i column of the pixel array unit 12. The resistor R is connected between the circuit input terminal 151 and a DC power source having a predetermined read voltage Vread. When a current corresponding to the light reception signal of the pixel 11 flows through the resistor R, the potential of the node N11 is determined. Specifically, the potential at the node N11 is lower than the read voltage Vread by a voltage drop at the resistor R due to the light reception signal current (light reception signal voltage).

スイッチS1は、ノードN11とノードN12の間に接続されており、オン状態になることによってノードN11の電位、即ち受光信号電圧を選択的に取り込む(サンプリングする)。スイッチS3は、一端がノードN12に接続されており、オン状態になることによって基準電圧発生回路152で発生される基準電圧VrefをノードN12に選択的に与える。保持容量C1は、一端がノードN12(スイッチS1の出力端)に接続されている。反転増幅器153は、入力端がノードN13(保持容量C1の他端)に接続されている。なお、反動増幅器153に代えて、増幅度=1のインバータを用いることも可能である。スイッチS2は、ノードN13とノードN14間(反転増幅器153の入出力端間)に接続されている。   The switch S1 is connected between the node N11 and the node N12, and selectively takes in (samples) the potential of the node N11, that is, the light reception signal voltage when turned on. The switch S3 has one end connected to the node N12, and selectively supplies the reference voltage Vref generated by the reference voltage generation circuit 152 to the node N12 when turned on. One end of the holding capacitor C1 is connected to the node N12 (the output end of the switch S1). The inverting amplifier 153 has an input terminal connected to the node N13 (the other end of the storage capacitor C1). Note that, instead of the reaction amplifier 153, an inverter with an amplification factor = 1 can be used. The switch S2 is connected between the node N13 and the node N14 (between the input and output terminals of the inverting amplifier 153).

ここで、保持容量C1は、ノードN11の電位と反転増幅器153の動作点電圧Vopとの間の電位差を保持する働きをする。スイッチS2は、反転増幅器153の動作点電圧キャンセル時にオン状態になることによって反転増幅器153の入出力端間を短絡する。ラッチ回路154は、例えばD型フリップフロップからなり、ノードN14と回路出力端子155の間に接続され、外部から与えられるクロックCKに同期して反転増幅器153の出力をラッチする。ラッチ回路154のラッチ出力は、回路出力端子155を通して外部へ出力される。なお、スイッチS1〜S3は、例えばTFTによって構成される。   Here, the holding capacitor C1 functions to hold a potential difference between the potential of the node N11 and the operating point voltage Vop of the inverting amplifier 153. The switch S2 is short-circuited between the input and output terminals of the inverting amplifier 153 by being turned on when the operating point voltage of the inverting amplifier 153 is canceled. The latch circuit 154 is composed of, for example, a D-type flip-flop, is connected between the node N14 and the circuit output terminal 155, and latches the output of the inverting amplifier 153 in synchronization with a clock CK given from the outside. The latch output of the latch circuit 154 is output to the outside through the circuit output terminal 155. Note that the switches S1 to S3 are constituted by TFTs, for example.

続いて、上記構成の本実施形態に係るアクティブマトリクス型有機EL表示装置10の動作について説明する。図4に、1フレーム期間の動作の概略を示す。同図から明らかなように、先ず映像信号を全画素分(1フレーム分)取り込んだ後、受光動作に移行する。受光動作期間は、キャンセル信号出力期間、撮像期間および受光信号出力期間の3つの期間に分けられる。   Next, the operation of the active matrix organic EL display device 10 according to the present embodiment having the above configuration will be described. FIG. 4 shows an outline of the operation during one frame period. As is apparent from the drawing, the video signal is first taken in for all pixels (one frame), and then the operation proceeds to a light receiving operation. The light receiving operation period is divided into three periods: a cancel signal output period, an imaging period, and a light receiving signal output period.

先ず、映像信号取り込み期間の動作について説明する。図2に示す画素回路20において、TFT221は、図1の発光制御部13から第1の発光制御線16Aを通して書込み走査信号WSがゲートに与えられることで、映像信号線18を通して供給される映像信号Sigをサンプリングする。このサンプリングされた映像信号Sigは、保持容量224によって1フレーム期間に亘って保持される。この映像信号のサンプリング動作が発光制御部13による走査の下に、1行目からm行目に亘って順に繰り返されることで、映像信号が全画素分取り込まれる。   First, the operation during the video signal capturing period will be described. In the pixel circuit 20 shown in FIG. 2, the TFT 221 is supplied with the write scanning signal WS from the light emission control unit 13 of FIG. 1 through the first light emission control line 16 </ b> A to the gate. Sig is sampled. The sampled video signal Sig is held by the holding capacitor 224 for one frame period. This video signal sampling operation is repeated in order from the first row to the m-th row under scanning by the light emission control unit 13, whereby the video signal is captured for all pixels.

なお、発光モードと受光モードの切り替えは、図2に示す画素回路20において、モード切替制御線24を通して与えられるモード切替制御信号modによって行われる。すなわち、モード切替制御信号modが略VDDレベル(以下、「“H”レベル」と記す)のときは、発光回路22内のTFT223がオン(導通)状態となることによって発光モードが設定され、モード切替制御信号modが略グランドレベル(以下、「“L”レベル」と記す)のときは、TFT223がオフ(非導通)状態となることによって受光モードが設定される。   Note that switching between the light emission mode and the light reception mode is performed by the mode switching control signal mod given through the mode switching control line 24 in the pixel circuit 20 shown in FIG. That is, when the mode switching control signal mod is substantially at the VDD level (hereinafter referred to as “H” level), the light emission mode is set by turning on the TFT 223 in the light emission circuit 22 (conduction), and the mode When the switching control signal mod is substantially at the ground level (hereinafter referred to as “L” level), the light receiving mode is set by turning off the TFT 223 (non-conduction).

次に、受光動作期間の動作について、図5のタイミングチャートを用いて説明する。なお、図5には、1行目の画素行#1について代表して示しており、他の画素行#2〜#mの動作についても基本的に同じである。   Next, the operation in the light receiving operation period will be described with reference to the timing chart of FIG. FIG. 5 representatively shows the first pixel row # 1, and the operations of the other pixel rows # 2 to #m are basically the same.

先ず、モード切替制御信号modが“L”レベルになることで、発光モードから受光モードに移行し、画素11の発光動作が停止する。そして、キャンセル信号出力期間では、受光制御部14から第1,第2の受光制御線17A,17Bを通して供給される読出し走査信号READおよびキャンセル制御信号CANCELが1水平読み取り期間だけ“H”レベルになる。すると、TFT231,232がオン状態になるため、TFT231を通して有機EL素子21の受光信号電流の読み出しが可能になるとともに、TFT232を通してキャンセル電圧Vcanがカレントミラー回路236に供給される。   First, when the mode switching control signal mod becomes “L” level, the light emission mode is shifted to the light reception mode, and the light emission operation of the pixel 11 is stopped. In the cancel signal output period, the read scanning signal READ and the cancel control signal CANCEL supplied from the light receiving control unit 14 through the first and second light receiving control lines 17A and 17B are set to the “H” level only for one horizontal reading period. . Then, since the TFTs 231 and 232 are turned on, the light reception signal current of the organic EL element 21 can be read through the TFT 231 and the cancel voltage Vcan is supplied to the current mirror circuit 236 through the TFT 232.

これにより、1行目の各画素11の受光回路23から、キャンセル電圧Vcanによって決定される受光信号電流が出力され、受光信号線18−1〜18−nを通して対応するA/D変換回路15−1〜15−nに入力される。このキャンセル信号出力期間での受光信号電流は、有機EL素子21に入射される光には依存せず、カレントミラー回路236の回路素子の特性バラツキを含んだ電流Icanとなる。   As a result, the light reception signal current determined by the cancel voltage Vcan is output from the light reception circuit 23 of each pixel 11 in the first row, and the corresponding A / D conversion circuit 15-is transmitted through the light reception signal lines 18-1 to 18-n. 1 to 15-n. The light reception signal current in the cancel signal output period does not depend on the light incident on the organic EL element 21 and becomes a current Ican including characteristic variations of the circuit elements of the current mirror circuit 236.

ここで、1水平読み取り期間(キャンセル信号出力期間)における図3のA/D変換回路15−iの回路動作について、図6のタイミングチャートを用いて説明する。   Here, the circuit operation of the A / D conversion circuit 15-i in FIG. 3 in one horizontal reading period (cancellation signal output period) will be described with reference to the timing chart in FIG.

読出し走査信号READが“H”レベル状態になっている最初のある期間にD/A変換回路15−iのスイッチS1,S2がオン(閉)状態になり、スイッチS3がオフ(開)状態になることで、保持容量C1のスイッチS1側の端子電位、即ちノードN12の電位は、抵抗Rと電流Icanによる電圧降下によって決定される電圧V1canとなる。これにより、反転増幅器153の入力側ノードN13の電位は、スイッチS2によって反転増幅器153の入出力端間が短絡されているため、反転増幅器152の動作点電圧Vopとなる。このときには、反転増幅器153の出力は“L”レベルとなる。   In the first certain period when the read scanning signal READ is in the “H” level state, the switches S1 and S2 of the D / A conversion circuit 15-i are turned on (closed), and the switch S3 is turned off (open). Thus, the terminal potential on the switch S1 side of the storage capacitor C1, that is, the potential of the node N12 becomes the voltage V1can determined by the voltage drop due to the resistor R and the current Ican. As a result, the potential of the input side node N13 of the inverting amplifier 153 becomes the operating point voltage Vop of the inverting amplifier 152 because the input / output terminal of the inverting amplifier 153 is short-circuited by the switch S2. At this time, the output of the inverting amplifier 153 becomes the “L” level.

続いて、スイッチS1,S2が“L”レベル状態になった後、スイッチS3がオン状態になることで、当該スイッチS3を介して保持容量C1に基準電圧Vrefが入力され、このとき同時にラッチ回路154にクロックCKが与えられる。このときのA/D変換回路15−iの作用は次の通りである。   Subsequently, after the switches S1 and S2 are in the “L” level state, the switch S3 is turned on, whereby the reference voltage Vref is input to the holding capacitor C1 via the switch S3. The clock CK is given to 154. The operation of the A / D conversion circuit 15-i at this time is as follows.

先ず、容量C1の端子間電圧Vcapは、
Vcap=V1can−Vop
である。ここで、基準電圧Vrefが入力されると、反転増幅器153の入力電圧Vuinは、保持容量C1の電位保持動作により次式で表すことができる。
Vuin=Vref−(V1can−Vop)
First, the inter-terminal voltage Vcap of the capacitor C1 is
Vcap = V1can-Vop
It is. Here, when the reference voltage Vref is input, the input voltage Vuin of the inverting amplifier 153 can be expressed by the following equation by the potential holding operation of the holding capacitor C1.
Vuin = Vref− (V1can−Vop)

基準電圧Vrefが電圧V1canよりも大きいと、反転増幅器153の入力電圧Vuinは、当該反転増幅器153の動作点電圧Vopよりも大きくなるため、反転増幅器153の出力(即ち、ラッチ回路153の入力)は反転する。そこで、図6に示すように、スイッチS3がオンになっている状態で、基準電圧発生回路152から出力される基準電圧Vrefを階段状に変化させると、基準電圧Vrefが電圧V1canよりも大きくなった時点で、反転増幅器153の出力が反転する。そして、ラッチ回路154の出力、即ちA/D変換回路15−iの出力OUTは、クロックCKに同期して反転して“L”レベルとなり、その結果、図6に示すようなパルス幅Dcの単峰パルスとなる。   When the reference voltage Vref is larger than the voltage V1can, the input voltage Vuin of the inverting amplifier 153 becomes larger than the operating point voltage Vop of the inverting amplifier 153, so that the output of the inverting amplifier 153 (that is, the input of the latch circuit 153) is Invert. Therefore, as shown in FIG. 6, when the reference voltage Vref output from the reference voltage generation circuit 152 is changed stepwise in the state where the switch S3 is on, the reference voltage Vref becomes higher than the voltage V1can. At this point, the output of the inverting amplifier 153 is inverted. Then, the output of the latch circuit 154, that is, the output OUT of the A / D conversion circuit 15-i is inverted in synchronization with the clock CK to become the “L” level. As a result, the pulse width Dc as shown in FIG. It becomes a single peak pulse.

この単峰パルスのパルス幅Dcは、1行目の画素11の受光回路23におけるカレントミラー回路236の回路素子の特性バラツキに起因する電流に対応したデータ幅となる。すなわち、当該特性バラツキに起因する電流をキャンセル時のデータ幅DcとしてA/D変換することができる。そして、外部システム(図示せず)において、単峰パルスのパルス幅Dcを当該パルス期間内におけるクロックCKのクロック数として計測することにより、1行目の画素11の受光回路23におけるカレントミラー回路236の回路素子の特性バラツキに起因する電流の検出が可能になる。この動作を1水平読み取り期間ごとに各水平ライン(画素行)で行ない、各画素のキャンセル時のA/D変換データDcを外部システムのメモリ(図示せず)にストアしておく。   The pulse width Dc of the unimodal pulse is a data width corresponding to the current caused by the characteristic variation of the circuit elements of the current mirror circuit 236 in the light receiving circuit 23 of the pixel 11 in the first row. That is, the current resulting from the characteristic variation can be A / D converted as the data width Dc at the time of cancellation. Then, in an external system (not shown), the current mirror circuit 236 in the light receiving circuit 23 of the pixel 11 in the first row is measured by measuring the pulse width Dc of the unimodal pulse as the number of clocks CK within the pulse period. It is possible to detect a current due to the characteristic variation of the circuit elements. This operation is performed for each horizontal line (pixel row) every horizontal reading period, and A / D conversion data Dc at the time of canceling each pixel is stored in a memory (not shown) of the external system.

キャンセル信号出力期間の終了後、撮像期間に移行する。撮像期間中は、読出し走査信号READおよびキャンセル制御信号CANCELは共に“L”レベルの状態になっている。この撮像期間では、キャンセル信号出力期間に有機EL素子21の端子間容量に充電された電位が、有機EL素子21の光リーク電流で放電されることにより、受光信号データ(画像データ)を取得できる。撮像期間としては、通常、1〜2ms程度の期間を必要とする。撮像期間の終了後、受光信号出力期間に移行する。   After the cancellation signal output period, the imaging period starts. During the imaging period, the read scanning signal READ and the cancel control signal CANCEL are both at the “L” level. In this imaging period, the potential charged in the inter-terminal capacitance of the organic EL element 21 during the cancel signal output period is discharged by the light leakage current of the organic EL element 21, whereby light reception signal data (image data) can be acquired. . As an imaging period, a period of about 1 to 2 ms is usually required. After the imaging period ends, the process proceeds to a light reception signal output period.

次に、受光信号出力期間の図3のA/D変換回路15−iの回路動作について、図7のタイミングチャートを用いて説明する。   Next, the circuit operation of the A / D conversion circuit 15-i in FIG. 3 during the light reception signal output period will be described with reference to the timing chart in FIG.

受光信号出力期間では、キャンセル信号出力期間とは異なり、読出し走査信号READのみが“H”レベル状態となり、キャンセル制御信号CANCELは“L”レベルの状態となる。これにより、有機EL素子21からTFT231を通して読み込まれた入射光量に応じた受光信号電流がカレントミラー回路236で電流増幅される。その結果、1行目の各画素11の受光回路23からは、撮像期間で取り込まれた画像データに対応した受光信号電流が出力される。そして、この受光信号電流をA/D変換部15でA/D変換することによって受光信号データDrが得られる。   In the light receiving signal output period, unlike the cancel signal output period, only the read scanning signal READ is in the “H” level state, and the cancel control signal CANCEL is in the “L” level state. As a result, the received light signal current corresponding to the amount of incident light read from the organic EL element 21 through the TFT 231 is amplified by the current mirror circuit 236. As a result, a light receiving signal current corresponding to the image data captured in the imaging period is output from the light receiving circuit 23 of each pixel 11 in the first row. Then, A / D conversion is performed on the received light signal current by the A / D converter 15 to obtain received light signal data Dr.

ここで、キャンセル時の受光信号電流が、画像データの読み取り時の受光信号電流よりも必ず大きくなるようにキャンセル電圧Vcanが設定されているものとする。すると、キャンセル時のA/D変換データDcは画素11の受光回路23のバラツキに対応したものであり、画像データ読み取り時のA/D変換データDrは受光回路23のバラツキを含んだ画像データであるので、キャンセル時のA/D変換データDcから画像データ読み取り時のA/D変換データDrを減じた値が、最終的にA/D変換された画像データ(撮像データ)となる。したがって、外部システムのメモリにストアしてあるキャンセル時のA/D変換データDcから、画像データ読み取り時のA/D変換データDrを減じて当該メモリに再ストアすることによって撮像データが得られる。   Here, it is assumed that the cancel voltage Vcan is set so that the light reception signal current at the time of cancellation is always larger than the light reception signal current at the time of reading the image data. Then, the A / D conversion data Dc at the time of cancellation corresponds to the variation of the light receiving circuit 23 of the pixel 11, and the A / D conversion data Dr at the time of reading the image data is image data including the variation of the light receiving circuit 23. Therefore, a value obtained by subtracting the A / D conversion data Dr at the time of image data reading from the A / D conversion data Dc at the time of cancellation finally becomes image data (imaging data) subjected to A / D conversion. Therefore, the image data can be obtained by subtracting the A / D conversion data Dr at the time of reading the image data from the A / D conversion data Dc at the time of cancellation stored in the memory of the external system and restoring the data to the memory.

上記構成のA/D変換回路15−i(15−1〜15−n)では、ラッチ回路154においてA/D変換に用いるクロックCKの周期と基準電圧Vrefのステップ数を変えることで、容易に撮像階調数を変更することが可能である。   In the A / D conversion circuit 15-i (15-1 to 15-n) having the above configuration, the latch circuit 154 can easily change the cycle of the clock CK used for A / D conversion and the number of steps of the reference voltage Vref. It is possible to change the number of imaging gradations.

なお、本例に係るA/D変換回路15−iでは、基準電圧Vrefを所定のステップ数で階段状に可変にするとともに、反転増幅器153の後段にラッチ回路154を配置して当該ラッチ回路154によって反転増幅器153の出力をクロックCKに同期してラッチすることにより、受光信号を階調データとしてA/D変換するとしたが、基準電圧Vrefを固定とし、有機EL素子21の受光信号電流に応じた電圧V1canと基準電圧Vrefとを比較することにより、受光信号電流を1ビットのデジタルデータに変換して出力する構成を採ることも可能である。かかる構成を採る場合は、A/D変換回路の回路構成を簡略化できるため、本有機EL表示装置に例えば座標検出装置としての機能を持たせる場合に有用なものとなる。   In the A / D conversion circuit 15-i according to the present example, the reference voltage Vref is made variable in a stepped manner with a predetermined number of steps, and a latch circuit 154 is arranged at the subsequent stage of the inverting amplifier 153, and the latch circuit 154 is arranged. By latching the output of the inverting amplifier 153 in synchronization with the clock CK, the received light signal is A / D converted as gradation data. However, the reference voltage Vref is fixed, and the received light signal current of the organic EL element 21 is changed. It is also possible to adopt a configuration in which the received light signal current is converted into 1-bit digital data and output by comparing the voltage V1can and the reference voltage Vref. In the case of adopting such a configuration, the circuit configuration of the A / D conversion circuit can be simplified, which is useful when the organic EL display device has a function as a coordinate detection device, for example.

受光信号出力期間、即ち受光動作期間の動作が終了したら、図2の画素回路20において、モード切替制御信号modが“H”レベルになり、TFT223がオン状態になることで、受光モードから発光モードに移行し、1フレーム期間の最初に取り込んだ映像信号に基づいて有機EL素子21を発光駆動する発光期間に入る。この発光期間では、TFT222は、保持容量225に保持されている映像信号Sigの信号レベルに応じた駆動電流をTFT223,224を介して有機EL素子21に供給し、当該有機EL素子21を映像信号Sigの信号レベルに対応した輝度で発光させる。これにより、画像の表示が行われる。   When the operation of the light receiving signal output period, that is, the light receiving operation period is completed, the mode switching control signal mod becomes “H” level and the TFT 223 is turned on in the pixel circuit 20 of FIG. , And enters the light emission period in which the organic EL element 21 is driven to emit light based on the video signal captured at the beginning of one frame period. In this light emission period, the TFT 222 supplies a drive current corresponding to the signal level of the video signal Sig held in the holding capacitor 225 to the organic EL element 21 via the TFTs 223 and 224, and the organic EL element 21 is supplied to the video signal. Light is emitted at a luminance corresponding to the signal level of Sig. Thereby, an image is displayed.

この画像表示において、1フレーム期間が完全に終了するまで画像を表示し続けると、動画表示を行う場合、動画の輪郭に沿った画素はフレームの切り替わる直前まで画像を表示することになり、これが人間の残像効果と相俟って、次のフレームでも輪郭部分にあたかも像が表示されているかの如く感知される。これが、動画表示時のいわゆる画像ボケとなって画質を劣化させる一因となる。   In this image display, if an image is displayed continuously until the end of one frame period, when displaying a moving image, pixels along the contour of the moving image are displayed until immediately before the frame is switched. In combination with the afterimage effect, the next frame is sensed as if an image is displayed on the contour portion. This becomes a so-called image blur at the time of moving image display and contributes to deterioration of image quality.

TFT224は、第2の発光制御線16Bを通してゲートに与えられる発光制御信号ONCNTに基づいて有機EL素子21の発光期間を制御することで、動画表示時の画像ボケをなくす作用をなす。すなわち、発光制御信号ONCNTが“H”レベルのとき、TFT224はオン状態になり、TFT222からTFT223を通して供給される駆動電流を有機EL素子21に流し続けることによって当該有機EL素子21を発光させる。そして、発光制御信号ONCNTが“L”レベルになることで、TFT224はオフ状態になり、有機EL素子21への駆動電流の供給を遮断することによって当該有機EL素子21を消灯させる。   The TFT 224 controls the light emission period of the organic EL element 21 based on the light emission control signal ONCNT given to the gate through the second light emission control line 16B, thereby eliminating the image blur at the time of moving image display. That is, when the light emission control signal ONCNT is at “H” level, the TFT 224 is turned on, and the organic EL element 21 is caused to emit light by continuing to drive the driving current supplied from the TFT 222 through the TFT 223 to the organic EL element 21. Then, when the light emission control signal ONCNT becomes “L” level, the TFT 224 is turned off, and the supply of the drive current to the organic EL element 21 is interrupted to turn off the organic EL element 21.

以上の一連の動作により、1フレーム期間における映像信号取り込み期間、受光動作期間(キャンセル信号出力期間+撮像期間+受光信号出力期間)および発光期間の各動作が完了する。   Through the series of operations described above, the operations of the video signal capturing period, light receiving operation period (cancellation signal output period + imaging period + light receiving signal output period) and light emission period in one frame period are completed.

上述したように、発光回路22と受光回路23を含む画素11が行列状に配置されてなる有機EL表示装置10において、各画素11の受光回路23から受光信号線19−1〜19−nに出力される受光信号をA/D変換回路15−1〜15−nでデジタル受光信号に変換して出力するようにしたことにより、CCDセンサやCMOSセンサ、さらにはタッチパネルを設けなくても、画像情報を取り込むことができるとともに、取り込んだ画像情報をデジタルデータで外部に出力することができるため、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、低コストにてシステムを構成できる。   As described above, in the organic EL display device 10 in which the pixels 11 including the light emitting circuit 22 and the light receiving circuit 23 are arranged in a matrix, the light receiving circuit 23 of each pixel 11 is connected to the light receiving signal lines 19-1 to 19-n. By converting the output light reception signals into digital light reception signals by the A / D conversion circuits 15-1 to 15-n and outputting them, the image can be obtained without providing a CCD sensor, a CMOS sensor, or a touch panel. In addition to being able to capture information, the captured image information can be output to the outside as digital data, so there is no need to increase the thickness of the device or decrease the light emission luminance of the display unit at a low cost. System can be configured.

特に、発光素子である有機EL素子21を逆バイアス状態にすることによって当該有機EL素子を受光素子として用いるようにしたことにより、画素回路20を構成する素子数を削減できるため、画素回路20の構成を簡略化でき、画素11の微細化を図る上で有利である。   In particular, since the organic EL element 21 which is a light emitting element is used as a light receiving element by putting the organic EL element 21 in a reverse bias state, the number of elements constituting the pixel circuit 20 can be reduced. The configuration can be simplified, which is advantageous for miniaturization of the pixel 11.

また、受光回路23が、受光時に有機EL素子21に流れる電流、即ち受光信号電流を増幅して受光信号線19−1〜19−nに出力する電流増幅回路、例えばカレントミラー回路236を有する構成となっていることにより、有機EL素子21に流れる受光信号電流が微弱な電流であっても、当該受光信号電流を画素情報として確実に取り出して出力することができる。   The light receiving circuit 23 includes a current amplifying circuit, for example, a current mirror circuit 236, which amplifies a current flowing through the organic EL element 21 at the time of light reception, that is, a light receiving signal current and outputs the amplified light to the light receiving signal lines 19-1 to 19-n. Therefore, even if the light reception signal current flowing through the organic EL element 21 is weak, the light reception signal current can be reliably extracted and output as pixel information.

しかも、受光回路23では、受光信号電流とは別に一定のキャンセル電圧Vcanに応じた電流を、カレントミラー回路236を通して流すようにしていることにより、当該電流にも受光信号電流に乗るカレントミラー回路236の回路素子の特性バラツキ分と同じ特性バラツキ分が乗ることになるため、外部システムでは一定のキャンセル電圧Vcanに応じた電流のA/D変換データと受光信号電流のA/D変換データの差分をとる演算処理を行うことによって当該特性バラツキ分をキャンセルすることができる。その結果、画素11間で回路素子に起因する特性バラツキに差があったとしても、画素個々のバラツキに影響されない非常に高画質な撮像データを得ることができる。   In addition, in the light receiving circuit 23, a current corresponding to a certain cancel voltage Vcan is made to flow through the current mirror circuit 236 in addition to the light receiving signal current, so that the current mirror circuit 236 also rides the received light signal current. Therefore, the difference between the A / D conversion data of the current corresponding to the constant cancel voltage Vcan and the A / D conversion data of the received light signal current is calculated in the external system. This characteristic variation can be canceled by performing the calculation process. As a result, even if there is a difference in the characteristic variation caused by the circuit elements between the pixels 11, it is possible to obtain image data with very high image quality that is not affected by the individual pixel variation.

また、A/D変換回路15−1〜15−nが、基本的に、3つのスイッチS1〜S3、保持容量C1、基準電圧発生回路152、反転増幅器153およびラッチ回路154からなる比較回路構成の簡単な構成となっていることにより、画素アレイ部12の画素列ごとにA/D変換回路15−1〜15−nを配置することができるため、これらA/D変換回路15−1〜15−nを画素アレイ部12と同じ基板上に一体形成してパネル化することができる。また、A/D変換回路15−1〜15−nをパネル内に組み込むことにより、外部システムの簡略化を図ることができる。しかも、A/D変換に用いるクロックCKの周期と基準電圧Vrefのステップ数が可変であることで、撮像階調数を容易に変更することができる。   The A / D conversion circuits 15-1 to 15-n basically have a comparison circuit configuration including three switches S1 to S3, a holding capacitor C1, a reference voltage generation circuit 152, an inverting amplifier 153, and a latch circuit 154. Since the A / D conversion circuits 15-1 to 15-n can be arranged for each pixel column of the pixel array unit 12 due to the simple configuration, these A / D conversion circuits 15-1 to 15-15. -N can be integrally formed on the same substrate as the pixel array unit 12 to form a panel. Further, by incorporating the A / D conversion circuits 15-1 to 15-n into the panel, the external system can be simplified. In addition, since the cycle of the clock CK used for A / D conversion and the number of steps of the reference voltage Vref are variable, the number of imaging gradations can be easily changed.

なお、上記実施形態では、有機EL素子21を受光回路23の受光素子として兼用する構成を例に挙げて説明したが、受光回路23に専用の受光素子を設けた構成を採ることも可能である。受光素子としては、非晶質シリコンあるいは多結晶シリコンTFTのドレインとゲートを接続した所謂ダイオード接続構成のフォトダイオードや、PIN(positive intrinsic negative)ダイオードなどを用いることができる。このように、受光回路23に専用の受光素子を設けた構成を採ることにより、発光動作と受光動作とを順番に行う必要がなく、両動作を非同期に行うことができる。   In the above embodiment, the configuration in which the organic EL element 21 is also used as the light receiving element of the light receiving circuit 23 has been described as an example. However, a structure in which a dedicated light receiving element is provided in the light receiving circuit 23 may be employed. . As the light-receiving element, a so-called diode-connected photodiode in which the drain and gate of amorphous silicon or polycrystalline silicon TFT are connected, a PIN (positive intrinsic negative) diode, or the like can be used. As described above, by adopting a configuration in which the light receiving circuit 23 is provided with the dedicated light receiving element, it is not necessary to sequentially perform the light emitting operation and the light receiving operation, and both operations can be performed asynchronously.

また、上記実施形態では、行単位で各画素11の発光回路22および受光回路23の各動作を実行する1フレーム期間において、先ず映像信号を取り込み、次いで受光動作期間の各動作を実行し、しかる後発光期間に移行する場合を例に挙げて説明したが、その動作の順番は一例に過ぎず、これに限られるものではない。すなわち、映像信号を取り込んだら直ちに発光期間の動作に入り、しかる後に受光動作期間に移行するようにしたり、あるいは最初に受光動作期間の各動作を実行し、しかる後に映像信号を取り込んで発光期間に移行するようにしたりすることも可能である。   Further, in the above embodiment, in one frame period in which each operation of the light emitting circuit 22 and the light receiving circuit 23 of each pixel 11 is executed in units of rows, first, a video signal is captured, and then each operation in the light receiving operation period is executed. Although the case of shifting to the later light emission period has been described as an example, the order of the operations is merely an example, and the present invention is not limited to this. That is, immediately after the video signal is captured, the operation of the light emission period is started, and thereafter, the operation proceeds to the light reception operation period, or each operation of the light reception operation period is executed first, and then the video signal is captured and the light emission period is started. It is also possible to make a transition.

さらに、上記実施形態では、A/D変換回路15−1〜15−nとして、受光信号電流に応じた電圧V1canを基準電圧Vrefと比較する比較回路構成のものを用いた場合を例に挙げて説明したが、これに限られるものではなく、画素アレイ部12の画素列ごとに配置可能な回路構成のものであれば、どのような回路方式のものであっても良い。   Furthermore, in the above-described embodiment, the A / D conversion circuits 15-1 to 15-n are exemplified by a case where a circuit having a comparison circuit configuration that compares the voltage V1can corresponding to the light reception signal current with the reference voltage Vref is used. Although described above, the present invention is not limited to this, and any circuit system may be used as long as the circuit configuration can be arranged for each pixel column of the pixel array unit 12.

本発明に係る表示装置は、画素アレイ部を画面表示部としてのみならず、座標検出装置として用いたり、撮像装置として用いることができるため、モバイル機器に画面表示部兼座標検出装置として搭載したり、カメラ機能を備えた携帯電話等の形態端末装置に画面表示部兼撮像デバイスとして搭載したりすることができる。   Since the display device according to the present invention can be used not only as a screen display unit but also as a coordinate detection device or an imaging device, it can be mounted on a mobile device as a screen display unit and coordinate detection device. In addition, it can be mounted as a screen display unit and an imaging device in a terminal device such as a mobile phone having a camera function.

本発明の一実施形態に係るアクティブマトリクス型有機EL表示装置の構成の概略を示すブロック図である。1 is a block diagram illustrating an outline of a configuration of an active matrix organic EL display device according to an embodiment of the present invention. 画素の回路構成の一例を示す回路図である。It is a circuit diagram which shows an example of the circuit structure of a pixel. A/D変換回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of an A / D conversion circuit. 1フレーム期間の動作の概略を示す図である。It is a figure which shows the outline of the operation | movement of 1 frame period. 受光動作期間の動作説明に供するタイミングチャートである。It is a timing chart with which it uses for operation | movement description of a light reception operation | movement period. キャンセル信号出力期間の動作説明に供するタイミングチャートである。It is a timing chart with which it uses for description of operation | movement of a cancellation signal output period. 受光信号出力期間の動作説明に供するタイミングチャートである。It is a timing chart used for operation | movement description of a light reception signal output period.

符号の説明Explanation of symbols

10…アクティブマトリクス型有機EL表示装置、11…画素、12…画素アレイ部、13…発光制御部、14…受光制御部、15…A/D変換部、15−1〜15−n…A/D変換回路、16−1〜16−m…発光制御線群、17−1〜17−n…受光制御線群、18−1〜18−n…映像信号線、19−1〜19−n…受光信号線、20…画素回路、21…有機EL素子、22…発光回路、23…受光回路   DESCRIPTION OF SYMBOLS 10 ... Active matrix type organic EL display device, 11 ... Pixel, 12 ... Pixel array part, 13 ... Light emission control part, 14 ... Light reception control part, 15 ... A / D conversion part, 15-1 to 15-n ... A / D conversion circuit, 16-1 to 16-m ... light emission control line group, 17-1 to 17-n ... light reception control line group, 18-1 to 18-n ... video signal line, 19-1 to 19-n ... Light receiving signal line, 20... Pixel circuit, 21... Organic EL element, 22.

Claims (10)

発光回路と受光回路を含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素の前記発光回路に対して行単位で発光制御を行う発光制御手段と、
前記画素アレイ部の各画素の前記受光回路に対して行単位で受光制御を行う受光制御手段と、
前記画素アレイ部の各画素に対して列単位で配線され、前記受光制御手段による制御の下に前記受光回路から受光信号が出力される受光信号線と、
前記受光信号線の各々を通して出力される前記受光信号をデジタル信号に変換するアナログ−デジタル変換手段と
を備えたことを特徴とする表示装置。
A pixel array unit in which pixels including a light emitting circuit and a light receiving circuit are arranged in a matrix;
Light emission control means for performing light emission control on a row basis for the light emitting circuit of each pixel of the pixel array unit;
A light receiving control means for performing light receiving control on a row basis for the light receiving circuit of each pixel of the pixel array unit;
A light receiving signal line that is wired in units of columns to each pixel of the pixel array unit, and that receives a light receiving signal from the light receiving circuit under the control of the light receiving control means,
An analog-to-digital conversion means for converting the received light signal output through each of the received light signal lines into a digital signal.
前記発光回路は、発光素子として有機EL素子を有し、
前記受光回路は、受光期間中に前記有機EL素子を逆バイアス状態にすることによって当該有機EL素子を受光素子として用いる
ことを特徴とする請求項1記載の表示装置。
The light emitting circuit has an organic EL element as a light emitting element,
The display device according to claim 1, wherein the light receiving circuit uses the organic EL element as a light receiving element by placing the organic EL element in a reverse bias state during a light receiving period.
前記受光回路は、受光時に前記有機EL素子に流れる電流を増幅して前記受光信号線に出力する電流増幅回路を有する
ことを特徴とする請求項2記載の表示装置。
The display device according to claim 2, wherein the light receiving circuit includes a current amplifying circuit that amplifies a current flowing through the organic EL element during light reception and outputs the current to the light receiving signal line.
前記受光回路は、一定の電圧に応じた電流を前記電流増幅回路を通して前記受光信号線に出力する
ことを特徴とする請求項3記載の表示装置。
The display device according to claim 3, wherein the light receiving circuit outputs a current corresponding to a constant voltage to the light receiving signal line through the current amplifier circuit.
前記アナログ−デジタル変換手段は、前記画素アレイ部と同じ基板上に一体形成されている
ことを特徴とする請求項1記載の表示装置。
The display device according to claim 1, wherein the analog-to-digital conversion unit is integrally formed on the same substrate as the pixel array unit.
前記アナログ−デジタル変換手段は、
前記受光回路の受光素子に流れる電流に応じた電圧を取り込む第1のスイッチ手段と、
前記第1のスイッチの出力端に一端が接続された保持容量と、
前記保持容量の他端に入力端が接続された反転増幅器と、
前記反転増幅器の入出力端間を選択的に短絡する第2のスイッチ手段と、
前記保持容量の一端に基準電圧を与える第3のスイッチ手段とを有する
ことを特徴とする請求項1記載の表示装置。
The analog-digital conversion means includes:
First switch means for taking in a voltage corresponding to the current flowing in the light receiving element of the light receiving circuit;
A holding capacitor having one end connected to the output end of the first switch;
An inverting amplifier having an input terminal connected to the other end of the storage capacitor;
Second switch means for selectively short-circuiting the input / output terminals of the inverting amplifier;
The display device according to claim 1, further comprising a third switch unit that applies a reference voltage to one end of the storage capacitor.
前記アナログ−デジタル変換手段は、
前記反転増幅器の出力をクロックに同期してラッチするラッチ回路をさらに有し、
前記基準電圧が所定のステップ数で階段状に可変である
ことを特徴とする請求項6記載の表示装置。
The analog-digital conversion means includes:
A latch circuit that latches the output of the inverting amplifier in synchronization with a clock;
The display device according to claim 6, wherein the reference voltage is variable stepwise with a predetermined number of steps.
前記クロックの周期と前記基準電圧のステップ数が可変である
ことを特徴とする請求項7記載の表示装置。
The display device according to claim 7, wherein a cycle of the clock and the number of steps of the reference voltage are variable.
発光回路と受光回路を含む画素が行列状に配置されてなる画素アレイ部を有し、前記画素アレイ部の各画素の前記発光回路に対して行単位で発光制御を行うとともに、前記画素アレイ部の各画素の前記受光回路に対して行単位で受光制御を行う表示装置の駆動方法であって、
前記画素アレイ部の各画素に対して列単位で配線された受光信号線の各々を通して前記受光回路から出力される受光信号をデジタル信号に変換して出力する
ことを特徴とする表示装置の駆動方法。
A pixel array unit in which pixels including a light emitting circuit and a light receiving circuit are arranged in a matrix, and performs light emission control in units of rows for the light emitting circuit of each pixel of the pixel array unit; and the pixel array unit A display device driving method for performing light receiving control on a row basis for the light receiving circuit of each pixel of
A method of driving a display device, comprising: converting a light receiving signal output from the light receiving circuit through a light receiving signal line wired in a column unit to each pixel of the pixel array unit into a digital signal and outputting the digital signal .
前記発光回路は、発光素子として有機EL素子を有し、
前記受光回路は、受光期間中に前記有機EL素子を逆バイアス状態にすることによって当該有機EL素子を受光素子として用いる
ことを特徴とする請求項9記載の表示装置の駆動方法。
The light emitting circuit has an organic EL element as a light emitting element,
The display device driving method according to claim 9, wherein the light receiving circuit uses the organic EL element as a light receiving element by setting the organic EL element in a reverse bias state during a light receiving period.
JP2003383713A 2003-11-13 2003-11-13 Display device and driving method thereof Expired - Fee Related JP4670236B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003383713A JP4670236B2 (en) 2003-11-13 2003-11-13 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003383713A JP4670236B2 (en) 2003-11-13 2003-11-13 Display device and driving method thereof

Publications (2)

Publication Number Publication Date
JP2005148285A true JP2005148285A (en) 2005-06-09
JP4670236B2 JP4670236B2 (en) 2011-04-13

Family

ID=34692351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003383713A Expired - Fee Related JP4670236B2 (en) 2003-11-13 2003-11-13 Display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP4670236B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343514A (en) * 2005-06-08 2006-12-21 Sharp Corp Display device
JP2007164160A (en) * 2005-12-12 2007-06-28 Toppoly Optoelectronics Corp Systems for controlling brightness of displayed image
JP2008181108A (en) * 2006-12-28 2008-08-07 Semiconductor Energy Lab Co Ltd Display device
WO2008126768A1 (en) * 2007-04-09 2008-10-23 Sharp Kabushiki Kaisha Display device
WO2009125617A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
WO2009125614A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Display device and method of driving display device
WO2020141663A1 (en) * 2018-12-31 2020-07-09 엘지디스플레이 주식회사 Pixel circuit comprising optical fingerprint sensing circuit, method for driving pixel circuit, and organic light-emitting display device
WO2021053459A1 (en) * 2019-09-20 2021-03-25 株式会社半導体エネルギー研究所 Display device, display module, and electronic device
JP2021512344A (en) * 2017-12-15 2021-05-13 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. AMOLED display panel with image scanning function
WO2021220141A1 (en) * 2020-05-01 2021-11-04 株式会社半導体エネルギー研究所 Display device, display module, and electronic apparatus
WO2021229350A1 (en) * 2020-05-14 2021-11-18 株式会社半導体エネルギー研究所 Display device, display module, and electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110796983B (en) * 2019-11-13 2021-06-11 厦门天马微电子有限公司 Display device and driving method thereof

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175420A (en) * 1993-09-17 1995-07-14 Toshiba Corp Light input type organic el element
JPH10123622A (en) * 1996-10-21 1998-05-15 Ishikawa Kogaku Zokei Kenkyusho:Kk Amplifying and light-emitting screen
JPH1175115A (en) * 1997-09-01 1999-03-16 Seiko Epson Corp Image sensor device used as display device
JPH11282411A (en) * 1998-03-30 1999-10-15 Canon Inc Display device, information processor for connecting the same, information processing system and storage medium
JP2000259349A (en) * 1999-03-12 2000-09-22 Casio Comput Co Ltd Information processor, input/output device and input/ output element
JP2000333145A (en) * 1999-05-17 2000-11-30 Nec Corp Image input output device
JP2002111961A (en) * 2000-09-29 2002-04-12 Seiko Epson Corp Image-inputting device
JP2002232291A (en) * 2001-02-02 2002-08-16 Riniaseru Design:Kk Analog/digital converter and image sensor provided with the same
JP2002314756A (en) * 2001-04-13 2002-10-25 Sharp Corp Display device
JP2003173165A (en) * 2001-09-29 2003-06-20 Toshiba Corp Display device
JP2003244503A (en) * 2002-02-14 2003-08-29 Sharp Corp Camera
JP2003308025A (en) * 2002-02-14 2003-10-31 Sharp Corp Display device and electronic appliance

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175420A (en) * 1993-09-17 1995-07-14 Toshiba Corp Light input type organic el element
JPH10123622A (en) * 1996-10-21 1998-05-15 Ishikawa Kogaku Zokei Kenkyusho:Kk Amplifying and light-emitting screen
JPH1175115A (en) * 1997-09-01 1999-03-16 Seiko Epson Corp Image sensor device used as display device
JPH11282411A (en) * 1998-03-30 1999-10-15 Canon Inc Display device, information processor for connecting the same, information processing system and storage medium
JP2000259349A (en) * 1999-03-12 2000-09-22 Casio Comput Co Ltd Information processor, input/output device and input/ output element
JP2000333145A (en) * 1999-05-17 2000-11-30 Nec Corp Image input output device
JP2002111961A (en) * 2000-09-29 2002-04-12 Seiko Epson Corp Image-inputting device
JP2002232291A (en) * 2001-02-02 2002-08-16 Riniaseru Design:Kk Analog/digital converter and image sensor provided with the same
JP2002314756A (en) * 2001-04-13 2002-10-25 Sharp Corp Display device
JP2003173165A (en) * 2001-09-29 2003-06-20 Toshiba Corp Display device
JP2003244503A (en) * 2002-02-14 2003-08-29 Sharp Corp Camera
JP2003308025A (en) * 2002-02-14 2003-10-31 Sharp Corp Display device and electronic appliance

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649272B2 (en) * 2005-06-08 2011-03-09 シャープ株式会社 Display device
JP2006343514A (en) * 2005-06-08 2006-12-21 Sharp Corp Display device
JP2007164160A (en) * 2005-12-12 2007-06-28 Toppoly Optoelectronics Corp Systems for controlling brightness of displayed image
JP2008181108A (en) * 2006-12-28 2008-08-07 Semiconductor Energy Lab Co Ltd Display device
WO2008126768A1 (en) * 2007-04-09 2008-10-23 Sharp Kabushiki Kaisha Display device
WO2009125614A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Display device and method of driving display device
WO2009125617A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
JP2021512344A (en) * 2017-12-15 2021-05-13 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. AMOLED display panel with image scanning function
US11315990B2 (en) 2017-12-15 2022-04-26 Boe Technology Group Co., Ltd. AMOLED display panel having image scanning function
JP7088596B2 (en) 2017-12-15 2022-06-21 京東方科技集團股▲ふん▼有限公司 AMOLED display panel with image scanning function
WO2020141663A1 (en) * 2018-12-31 2020-07-09 엘지디스플레이 주식회사 Pixel circuit comprising optical fingerprint sensing circuit, method for driving pixel circuit, and organic light-emitting display device
US11783617B2 (en) 2018-12-31 2023-10-10 Lg Display Co., Ltd. Pixel circuit comprising optical fingerprint sensing circuit, method for driving pixel circuit, and organic light-emitting display device
WO2021053459A1 (en) * 2019-09-20 2021-03-25 株式会社半導体エネルギー研究所 Display device, display module, and electronic device
WO2021220141A1 (en) * 2020-05-01 2021-11-04 株式会社半導体エネルギー研究所 Display device, display module, and electronic apparatus
WO2021229350A1 (en) * 2020-05-14 2021-11-18 株式会社半導体エネルギー研究所 Display device, display module, and electronic device

Also Published As

Publication number Publication date
JP4670236B2 (en) 2011-04-13

Similar Documents

Publication Publication Date Title
US7545350B2 (en) Active-matrix organic electroluminescent display device
US9158412B2 (en) Display device and electronic device
US9842545B2 (en) Display device and method for driving same
US8803926B2 (en) Display drive device, display device, driving control method, and electronic device storing correction data for correcting image data and displaying the corrected image data in one of various display modes
CN109215569B (en) Pixel circuit, driving method and display device
US20150091888A1 (en) Source driver of display device
KR100952111B1 (en) Organic Light Emitting Diode Pixel Circuit having Optical Sensing Function, And Display Device having Pixel Circuit
US20140232758A1 (en) Display device and electronic product having light sensors in plural pixel regions
JP4670236B2 (en) Display device and driving method thereof
TW201030713A (en) Display device, method of driving display device, and electronic apparatus
JP4841839B2 (en) Data latch circuit and electronic device
JP4161373B2 (en) Display device
KR100932205B1 (en) A pixel circuit, a display device including the same, and a method of operating the pixel circuit
US10482820B2 (en) Method of compensating luminance of OLED and display system using the same
JP2005151015A (en) Display and its driving method
JP2005345286A (en) Optical sensor, optical sensor output processing method, display device and electronic equipment
JP2008224958A (en) Drive circuit and drive method of light emitting display apparatus
US8698089B2 (en) Photo detecting pixels and X-ray detector including the same
JP4168979B2 (en) OPTICAL SENSOR CIRCUIT, OPTICAL SENSOR CIRCUIT OUTPUT SIGNAL PROCESSING METHOD, AND ELECTRONIC DEVICE
JP2005092028A (en) Display driving device, display device and drive control method thereof
JP4701603B2 (en) Display device and driving method thereof
US20100156966A1 (en) Image display device
US20230343256A1 (en) Sampling circuit and driving method thereof, pixel sampling circuit, and display apparatus
JP4946486B2 (en) Detection device driving method, detection device, electro-optical device, and electronic apparatus
JP2011221127A (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees