JP2005141538A - 電子回路の動作率計算方法及び装置並びにプログラム - Google Patents
電子回路の動作率計算方法及び装置並びにプログラム Download PDFInfo
- Publication number
- JP2005141538A JP2005141538A JP2003378139A JP2003378139A JP2005141538A JP 2005141538 A JP2005141538 A JP 2005141538A JP 2003378139 A JP2003378139 A JP 2003378139A JP 2003378139 A JP2003378139 A JP 2003378139A JP 2005141538 A JP2005141538 A JP 2005141538A
- Authority
- JP
- Japan
- Prior art keywords
- operation rate
- macro cell
- probability
- input terminal
- high level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 短時間で精度よく電子回路に含まれる要素の状態が変化する確率(動作率)を求めること。
【解決手段】 第1、第2、第3のデータベース1〜3から、対象となる電子回路のネットリストと、各マクロセルの入力端子に与えられる動作率Aと入力端子がハイレベルである確率Pと、該マクロセルの真理値表を読み込む。動作率計算・伝播手段4は、上記マクロセルの入力端子に与えられる動作率Aと入力端子がハイレベルである確率Pと、該マクロセルの真理値表に基づき、各マクロセルの出力端子の動作率と、出力端子がハイレベルである確率を求め、これを入力段のマクロセルから最終段のマクロセルまで伝播させることでネットリスト中全てのマクロセルの動作率を決定する。
【選択図】 図1
【解決手段】 第1、第2、第3のデータベース1〜3から、対象となる電子回路のネットリストと、各マクロセルの入力端子に与えられる動作率Aと入力端子がハイレベルである確率Pと、該マクロセルの真理値表を読み込む。動作率計算・伝播手段4は、上記マクロセルの入力端子に与えられる動作率Aと入力端子がハイレベルである確率Pと、該マクロセルの真理値表に基づき、各マクロセルの出力端子の動作率と、出力端子がハイレベルである確率を求め、これを入力段のマクロセルから最終段のマクロセルまで伝播させることでネットリスト中全てのマクロセルの動作率を決定する。
【選択図】 図1
Description
本発明は、LSI等の電子回路に含まれる要素の動作率を、比較的少ない計算時間で求めることができる動作率の計算方法及び装置並びにプログラムに関する。
LSIなど半導体装置の高密度化に伴い発熱量も増大しており、LSIの消費電力を正確に推定したいという要求がある。LSI等の電子回路の消費電力を推定する方法としては、回路に所定のテストパターンを与えて、論理シミュレータにより各信号線のスイッチ回数を求め、信号線の配線容量とスイッチ回数から消費電力を求める方法が知られている(例えば特許文献1参照)。
また、特許文献2には、入力信号の変化確率と出力信号の変化確率との間の式を利用して、ある要素への入力信号の変化確率から出力信号に伝達する各信号線における信号の変化確率を求め、各信号線の変化確率と、各信号線の負荷との積を総和して消費電力を推定する方法および装置が記載されている。
特開平2−171861号公報
特開平8−6980号公報
また、特許文献2には、入力信号の変化確率と出力信号の変化確率との間の式を利用して、ある要素への入力信号の変化確率から出力信号に伝達する各信号線における信号の変化確率を求め、各信号線の変化確率と、各信号線の負荷との積を総和して消費電力を推定する方法および装置が記載されている。
前記特許文献1,2に記載されるように、各信号線のスイッチ回数や変化確率が求まれば、電子回路の消費電力を求めることができる。
しかしながら、入力パターンを用いた回路シミュレーションを行う方法では、入力パターンの作成およびシミュレーションに時間がかかりすぎるという問題があった。
また、前記特許文献2に記載される方法によれば、テストパターンを用いた論理シュミュレーションを行う必要はないが、特許文献2に記載される方法は、各入力信号IPi の変化に応じて各出力信号OPiが変化する確率PvOi-1 を真理値表から求め、この変化確率PvOi-1 と、各入力信号IPi の変化確率PvIi との積を各入力信号について加算することで、出力信号の変化確率を入力信号の変化確率の関数として表わし、この関数を用いて消費電力を推定しているので精度が充分なものではないという問題があった。
本発明は、上記事情を考慮してなされたものであって、本発明の目的は、入力パターンの作成とシミュレーションが不要となり、短時間で精度よく電子回路に含まれる要素の状態が変化する確率(動作率)を求めることができる電子回路の動作率計算方法および装置を提供することである。
しかしながら、入力パターンを用いた回路シミュレーションを行う方法では、入力パターンの作成およびシミュレーションに時間がかかりすぎるという問題があった。
また、前記特許文献2に記載される方法によれば、テストパターンを用いた論理シュミュレーションを行う必要はないが、特許文献2に記載される方法は、各入力信号IPi の変化に応じて各出力信号OPiが変化する確率PvOi-1 を真理値表から求め、この変化確率PvOi-1 と、各入力信号IPi の変化確率PvIi との積を各入力信号について加算することで、出力信号の変化確率を入力信号の変化確率の関数として表わし、この関数を用いて消費電力を推定しているので精度が充分なものではないという問題があった。
本発明は、上記事情を考慮してなされたものであって、本発明の目的は、入力パターンの作成とシミュレーションが不要となり、短時間で精度よく電子回路に含まれる要素の状態が変化する確率(動作率)を求めることができる電子回路の動作率計算方法および装置を提供することである。
本発明では、ネットリストの各マクロセルの入力端子に与えられる動作率Aと、該入力端子がハイレベルである確率Pと、該マクロセルの真理値表に基づき、該マクロセルの出力端子の動作率と、出力端子がハイレベルである確率を求める。
これを入力段のマクロセルから最終段のマクロセルまで伝播させることでネットリスト中全てのマクロセルの動作率を決定する。
すなわち、上記求めたマクロセルの出力端子の動作率と、出力端子がハイレベルである確率を次の段のマクロセルの入力端子に与え、次段のマクロセルの入力端子の動作率と入力端子がハイレベルである確率と、次段のマクロセルの真理値表に基づき、次段の出力端子の動作率と、出力端子がハイレベルである確率を求める動作を繰り返し、ネットセル内の全マクロセルの動作率を決定する
上記のように、マクロセル動作率を求めることで、入力パターンの作成とシミュレーションが不要となり、短時間で精度よく動作率を求めることが可能となる。
これを入力段のマクロセルから最終段のマクロセルまで伝播させることでネットリスト中全てのマクロセルの動作率を決定する。
すなわち、上記求めたマクロセルの出力端子の動作率と、出力端子がハイレベルである確率を次の段のマクロセルの入力端子に与え、次段のマクロセルの入力端子の動作率と入力端子がハイレベルである確率と、次段のマクロセルの真理値表に基づき、次段の出力端子の動作率と、出力端子がハイレベルである確率を求める動作を繰り返し、ネットセル内の全マクロセルの動作率を決定する
上記のように、マクロセル動作率を求めることで、入力パターンの作成とシミュレーションが不要となり、短時間で精度よく動作率を求めることが可能となる。
本発明においては、以下の効果を得ることができる。
(1)入力パターンが不要なため、パターン作成の工数が不要となる。また、シミュレーションを行わないため、大幅な計算時間の削減となる。
(2)各マクロセルの出力端子の動作率を入力端子の動作率AとHである確率Pを用いた計算式で求める。これを入力段のマクロセルから最終段のマクロセルまで伝播させることでネットリスト中全てのマクロセルの動作率を決定しているので、精度よくマクロセルの動作率を求めることができ、これにより、LSIなどの電子回路の消費電力を精度よく求めることが可能となる。
(1)入力パターンが不要なため、パターン作成の工数が不要となる。また、シミュレーションを行わないため、大幅な計算時間の削減となる。
(2)各マクロセルの出力端子の動作率を入力端子の動作率AとHである確率Pを用いた計算式で求める。これを入力段のマクロセルから最終段のマクロセルまで伝播させることでネットリスト中全てのマクロセルの動作率を決定しているので、精度よくマクロセルの動作率を求めることができ、これにより、LSIなどの電子回路の消費電力を精度よく求めることが可能となる。
以下、本発明の実施の形態について説明する。なお、以下の説明では、LSIの各マクロセルの動作率を求める場合について説明するが、本発明はLSI以外の各種電子回路の動作率を求める場合にも適用することができる。なお、ここで、動作率とは、状態が変化する確率であり、例えば、10000回クロック信号が入力されたときに状態が変化した回数が1000回であれば、動作率は10パーセントになる。
図1は本発明の実施例の装置の概略構成を示す図である。
同図において、1は対象となるLSIのマクロセル相互の接続情報を示すネットリストを格納した第1のデータベース、2は対象となるLSIの全入力端子の動作率Ai と該入力端子がハイレベル(以下”H”と略記する)である確率Pi を格納した第2データベース、3は上記ネットリストに含まれるマクロセルの真理値表を格納した第3のデータベースである。
4は、動作率を計算し伝播させるための動作率計算・伝播手段であり、例えばCPUとメモリと外部記憶装置と入出力装置等から構成される処理装置で構成することができ、上記外部記憶装置には、本実施例の動作率を計算するためのプログラムが格納され、実行時、該プログラムが上記メモリに格納されて上記プログラムが実行され動作率を計算するための処理が行われる。上記動作率計算・伝播手段4で求めた全内部ノードの動作率は、出力ファイル5に出力される。
図1は本発明の実施例の装置の概略構成を示す図である。
同図において、1は対象となるLSIのマクロセル相互の接続情報を示すネットリストを格納した第1のデータベース、2は対象となるLSIの全入力端子の動作率Ai と該入力端子がハイレベル(以下”H”と略記する)である確率Pi を格納した第2データベース、3は上記ネットリストに含まれるマクロセルの真理値表を格納した第3のデータベースである。
4は、動作率を計算し伝播させるための動作率計算・伝播手段であり、例えばCPUとメモリと外部記憶装置と入出力装置等から構成される処理装置で構成することができ、上記外部記憶装置には、本実施例の動作率を計算するためのプログラムが格納され、実行時、該プログラムが上記メモリに格納されて上記プログラムが実行され動作率を計算するための処理が行われる。上記動作率計算・伝播手段4で求めた全内部ノードの動作率は、出力ファイル5に出力される。
図2は上記動作率計算・伝播手段4の機能構成を示すブロック図である。
図2において、ネットリスト読み込み手段4aは、上記第1のデータベース1からマクロセル相互の接続情報を示すネットリストを読み込む。図3は、上記ネットリストの一例を示す図であり、ネットリストは、例えば同図に示すようにLSIに含まれるマクロセルM1,M2,…,相互の接続関係を示したものである。
動作率・確率読み込み手段4bは、上記第2データベース2から、LSIの全入力端子の動作率Ai と確率Pi を読み込む。例えば、図3のネットリストの場合、マクロセルM1、M2、M3の入力端子の動作率Ai とHである確率Pi を読み込む。
真理値表読み込み手段4cは、上記第3のデータベースから、LSIに含まれる全マクロセルの真理値表を読み込む。
上記読み込まれたネットリスト、動作率Ai と確率Pi 、真理値表はそれぞれ記憶手段4d、4e、4fに格納される。
図2において、ネットリスト読み込み手段4aは、上記第1のデータベース1からマクロセル相互の接続情報を示すネットリストを読み込む。図3は、上記ネットリストの一例を示す図であり、ネットリストは、例えば同図に示すようにLSIに含まれるマクロセルM1,M2,…,相互の接続関係を示したものである。
動作率・確率読み込み手段4bは、上記第2データベース2から、LSIの全入力端子の動作率Ai と確率Pi を読み込む。例えば、図3のネットリストの場合、マクロセルM1、M2、M3の入力端子の動作率Ai とHである確率Pi を読み込む。
真理値表読み込み手段4cは、上記第3のデータベースから、LSIに含まれる全マクロセルの真理値表を読み込む。
上記読み込まれたネットリスト、動作率Ai と確率Pi 、真理値表はそれぞれ記憶手段4d、4e、4fに格納される。
動作率計算手段4gは、上記記憶手段4dに記憶されたネットリストから得られるマクロセルの接続関係、記憶手段4eに格納された全入力端子の動作率Ai と確率Pi 、及び、記憶手段4fに格納された真理値表に基づき、全内部ノードの動作率を計算する。
すなわち、まず上記記憶手段4eの動作率Ai と確率Pi をバッファ4hに格納する。ついで、バッファ4hに格納された全入力端子の動作率Ai と確率Pi と、上記真理値表に基づき、上記入力端子に接続されたマクロセルの出力端子の動作率、確率を計算し、計算された動作率、確率をバッファ4hに格納する。そして、上記バッファ4hに格納された動作率・確率と、上記マクロセルの接続関係、真理値表を用いて、上記出力端子に入力端子が接続されたマクロセルの出力端子の動作率・確率を計算し、上記バッファ4hに格納する。この動作をLSIに含まれる全マクロセルについて順次行い、全内部ノードの動作率を計算する。
すなわち、まず上記記憶手段4eの動作率Ai と確率Pi をバッファ4hに格納する。ついで、バッファ4hに格納された全入力端子の動作率Ai と確率Pi と、上記真理値表に基づき、上記入力端子に接続されたマクロセルの出力端子の動作率、確率を計算し、計算された動作率、確率をバッファ4hに格納する。そして、上記バッファ4hに格納された動作率・確率と、上記マクロセルの接続関係、真理値表を用いて、上記出力端子に入力端子が接続されたマクロセルの出力端子の動作率・確率を計算し、上記バッファ4hに格納する。この動作をLSIに含まれる全マクロセルについて順次行い、全内部ノードの動作率を計算する。
全内部ノードの動作率が求まると、上記バッファ4hに保持された全内部ノードの動作率は、動作率出力手段4iを介して出力ファイル5に出力される。
上記のようにして求めた動作率から、対象となるLSIの消費電力Pは例えば、以下の式で求めることができる。
P=V2 ×F×Σ(Ai ×Ci )
ここで、Ai はノードiの動作率、Ci はノードiの容量、Fは周波数、Vは電源電圧である。
上記のようにして求めた動作率から、対象となるLSIの消費電力Pは例えば、以下の式で求めることができる。
P=V2 ×F×Σ(Ai ×Ci )
ここで、Ai はノードiの動作率、Ci はノードiの容量、Fは周波数、Vは電源電圧である。
以下、上記動作率の求め方について、例を用いて具体的に説明する。
ここでは、ネットリスト中に、例えば図4(a)に示す2入力NANDがあった場合について説明する。
この2入力NANDの入力端子Aの動作率A1 とHである確率P1 、及び、入力端子Bの動作率A2 とHである確率P2 が与えられ、この2入力NANDの真理値表が与えられたとき、出力端子Xの動作率は次のように求まる。
まず、出力端子XがHである確率Px は、図4(b)に示す上記2入力NANDの真理値表から以下の(1)式で求まる。
ここでは、ネットリスト中に、例えば図4(a)に示す2入力NANDがあった場合について説明する。
この2入力NANDの入力端子Aの動作率A1 とHである確率P1 、及び、入力端子Bの動作率A2 とHである確率P2 が与えられ、この2入力NANDの真理値表が与えられたとき、出力端子Xの動作率は次のように求まる。
まず、出力端子XがHである確率Px は、図4(b)に示す上記2入力NANDの真理値表から以下の(1)式で求まる。
次に、 上記真理値表から状態遷移図は図4(c)の様に求まる。ここから出力端子Xの動作率Ax は次の(2)式により求められる。
上記のようにして求めた出力端子の(Ax , Px )を次段マクロセルの入力端子i の(Ai , Pi )とする。これをネットリストの入力端子から出力端子まで伝播させることでネットリスト内の全マクロセルの動作率を求めることが出来る。
本実施例では、上記のように出力端子の動作率を計算しているので、前記特許文献2に比べて、精度よく動作率を求めることができる。
すなわち、前記特許文献2に記載のものは、マイクロライブラリの中に各入力が変化した場合に、出力が変化する確率を持っているが、その計算には、入力の状態の影響が考慮されておらず、このため、本実施例のものより精度が低くなる。
例えば上記図4の2入力NANDにおいて、2入力NANDの入力Bの値が0(動作率=0)の場合について考えると、この場合には入力Aが動作しても、出力は動作しないはずである。特許文献2に記載のものでは、動作率PvOo は以下の式で表わされる。
PvOo =PvOa-x ×PvIa +PvOb-x ×PvIb
=PvOa-x ×PvIa
ここで、PvOa-x は入力Aが変化した場合に出力Oが変化する確率、PvIa は入力Aの変化確率、PvOb-x は入力Bが変化した場合に出力Oが変化する確率、PvIb は入力Bの変化確率であり、この場合、PvIb =0となる。
すなわち、入力Bの値が0(動作率=0)の場合でも、出力Oの動作率は0にならない。これに対し、本実施例では、上記入力Bの0が考慮されるので、出力Oの動作率=0となる。
上記場合は、入力B=0という極端な例であるが、入力端子がHである確率が0.5から離れるに従って、本実施例の方が動作率の計算精度が高くなる。
本実施例では、上記のように出力端子の動作率を計算しているので、前記特許文献2に比べて、精度よく動作率を求めることができる。
すなわち、前記特許文献2に記載のものは、マイクロライブラリの中に各入力が変化した場合に、出力が変化する確率を持っているが、その計算には、入力の状態の影響が考慮されておらず、このため、本実施例のものより精度が低くなる。
例えば上記図4の2入力NANDにおいて、2入力NANDの入力Bの値が0(動作率=0)の場合について考えると、この場合には入力Aが動作しても、出力は動作しないはずである。特許文献2に記載のものでは、動作率PvOo は以下の式で表わされる。
PvOo =PvOa-x ×PvIa +PvOb-x ×PvIb
=PvOa-x ×PvIa
ここで、PvOa-x は入力Aが変化した場合に出力Oが変化する確率、PvIa は入力Aの変化確率、PvOb-x は入力Bが変化した場合に出力Oが変化する確率、PvIb は入力Bの変化確率であり、この場合、PvIb =0となる。
すなわち、入力Bの値が0(動作率=0)の場合でも、出力Oの動作率は0にならない。これに対し、本実施例では、上記入力Bの0が考慮されるので、出力Oの動作率=0となる。
上記場合は、入力B=0という極端な例であるが、入力端子がHである確率が0.5から離れるに従って、本実施例の方が動作率の計算精度が高くなる。
図5は、本実施例の動作率を算出する処理を示すフローチャートである。
図5において、まず、ネットリストを格納した第1のデータベース1からネットリストを読み込む(ステップS1)。ついで、全入力端子の動作率Ai 、Hである確率Pi を格納した第2のデータベース2からマクロセルの入力端子の動作率Ai 、Hである確率Pi を読み込み、バッファ4hに格納する(ステップS2)。さらに、全マクロセルの真理値表を格納した第3のデータベースから真理値表を読み込む(ステップS3)。
次に、動作率計算手段4gは、ネットリストを参照して、マクロセルの全入力端子の動作率Ai 及びHである確率Pi が、上記バッファ4hに格納されたマクロセルを選択する(ステップS4)。
そして、このマクロセルの入力端子に上記動作率Ai 、確率Pi を与え、このマクロセルの真理値表を参照して、前記したように、このマクロセルの出力端子の動作率、確率を計算し(ステップS5)、計算した結果をバッファ4hに格納する(ステップS6)。
上記ステップS4〜ステップS6の処理を全マクロセルについて処理が終わるまで繰り返す。
図5において、まず、ネットリストを格納した第1のデータベース1からネットリストを読み込む(ステップS1)。ついで、全入力端子の動作率Ai 、Hである確率Pi を格納した第2のデータベース2からマクロセルの入力端子の動作率Ai 、Hである確率Pi を読み込み、バッファ4hに格納する(ステップS2)。さらに、全マクロセルの真理値表を格納した第3のデータベースから真理値表を読み込む(ステップS3)。
次に、動作率計算手段4gは、ネットリストを参照して、マクロセルの全入力端子の動作率Ai 及びHである確率Pi が、上記バッファ4hに格納されたマクロセルを選択する(ステップS4)。
そして、このマクロセルの入力端子に上記動作率Ai 、確率Pi を与え、このマクロセルの真理値表を参照して、前記したように、このマクロセルの出力端子の動作率、確率を計算し(ステップS5)、計算した結果をバッファ4hに格納する(ステップS6)。
上記ステップS4〜ステップS6の処理を全マクロセルについて処理が終わるまで繰り返す。
1 ネットリストを格納した第1のデータベース
2 動作率Ai と確率Pi を格納した第2データベース
3 真理値表を格納した第3のデータベース
4 動作率計算・伝播手段
4a ネットリスト読み込み手段
4b 動作率・確率読み込み手段
4c 真理値表読み込み手段
4d 記憶手段
4e 記憶手段
4f 記憶手段
4g 動作率計算手段
4h バッファ
4i 動作率出力手段
5 出力ファイル
2 動作率Ai と確率Pi を格納した第2データベース
3 真理値表を格納した第3のデータベース
4 動作率計算・伝播手段
4a ネットリスト読み込み手段
4b 動作率・確率読み込み手段
4c 真理値表読み込み手段
4d 記憶手段
4e 記憶手段
4f 記憶手段
4g 動作率計算手段
4h バッファ
4i 動作率出力手段
5 出力ファイル
Claims (3)
- ネットリストの各入力端子に動作率と入力端子がハイレベルである確率とを与え、ネットリスト内の全マクロセルの動作率を決定する電子回路の動作率計算方法であって、
ネットリストのマクロセルの入力端子に与えられる上記動作率と、該入力端子がハイレベルである確率と、該マクロセルの真理値表に基づき、該マクロセルの出力端子の動作率と、出力端子がハイレベルである確率を求め、
上記求めたマクロセルの出力端子の動作率と、出力端子がハイレベルである確率を次の段のマクロセルの入力端子に与え、次段のマクロセルの入力端子の動作率と入力端子がハイレベルである確率と、次段のマクロセルの真理値表に基づき、次段の出力端子の動作率と、出力端子がハイレベルである確率を求める動作を繰り返し、ネットセル内の全マクロセルの動作率を決定する
ことを特徴とする電子回路の動作率計算方法。 - ネットリストの各入力端子に動作率と入力端子がハイレベルである確率とを与え、ネットリスト内の全マクロセルの動作率を決定する電子回路の動作率計算装置であって、
ネットリストと、該ネットリストに含まれる全マクロセルの真理値表と、
各マクロセルの入力端子に与えられる動作率と、該入力端子がハイレベルである確率と、上記マクロセルの真理値表に基づき、各マクロセルの出力端子の動作率と、出力端子がハイレベルである確率を計算する計算手段と、
上記計算手段により求めたマクロセルの出力端子の動作率と、出力端子がハイレベルである確率を、次段のマクロセルの入力端子に与え、ネットリストに含まれる各マクロセルの入力端子に、マクロセルの接続順に上記計算手段で計算された動作率と、該入力端子がハイレベルである確率を伝播させる手段を備えた
ことを特徴とする電子回路の動作率計算装置。 - ネットリスト内の全マクロセルの動作率を、ネットリストの各入力端子の動作率と入力端子がハイレベルである確率に基づき決定する電子回路の動作率の計算プログラムであって、
上記プログラムは、ネットリストのマクロセルの入力端子に与えられる上記動作率と、該入力端子がハイレベルである確率と、該マクロセルの真理値表に基づき、該マクロセルの出力端子の動作率と、出力端子がハイレベルである確率を求める処理と、
上記求めたマクロセルの出力端子の動作率と、出力端子がハイレベルである確率を次の段のマクロセルの入力端子に与える処理を、ネットリストに含まれる全マクロセルについてコンピュータに繰り返し実行させる
ことを特徴とする電子回路の動作率計算プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003378139A JP2005141538A (ja) | 2003-11-07 | 2003-11-07 | 電子回路の動作率計算方法及び装置並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003378139A JP2005141538A (ja) | 2003-11-07 | 2003-11-07 | 電子回路の動作率計算方法及び装置並びにプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005141538A true JP2005141538A (ja) | 2005-06-02 |
Family
ID=34688618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003378139A Pending JP2005141538A (ja) | 2003-11-07 | 2003-11-07 | 電子回路の動作率計算方法及び装置並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005141538A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006120864A1 (ja) | 2005-05-13 | 2006-11-16 | Olympus Corporation | 画像処理装置、画像処理プログラム |
JP2009205270A (ja) * | 2008-02-26 | 2009-09-10 | Fujitsu Ltd | 消費電力見積もり方法、消費電力見積もり装置、および消費電力見積もりプログラム |
-
2003
- 2003-11-07 JP JP2003378139A patent/JP2005141538A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006120864A1 (ja) | 2005-05-13 | 2006-11-16 | Olympus Corporation | 画像処理装置、画像処理プログラム |
JP2009205270A (ja) * | 2008-02-26 | 2009-09-10 | Fujitsu Ltd | 消費電力見積もり方法、消費電力見積もり装置、および消費電力見積もりプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110192192B (zh) | 用于电路设计的基于神经网络的物理综合 | |
US11017149B2 (en) | Machine-learning design enablement platform | |
JP4774294B2 (ja) | 集積回路レイアウト装置、その方法及びプログラム | |
JP2004252831A (ja) | Lsiの統計的遅延シミュレーション装置及びそのシミュレーション方法 | |
JP2005092885A (ja) | デジタル回路の統計的タイミング解析のためのシステムおよび方法 | |
US20130030730A1 (en) | Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing | |
JP2005293163A (ja) | 消費電力計算方法及び装置 | |
US8443034B2 (en) | Input vector selection for reducing current leakage in integrated circuits | |
JP2002318829A (ja) | 回路シミュレーション方法および回路シミュレーション装置、ならびに、回路シミュレーションプログラムおよびそのプログラムを記録したコンピュータ読取可能な記録媒体 | |
JP2005352787A (ja) | タイミング解析方法およびタイミング解析装置 | |
CN109753675B (zh) | 逻辑门假信号建模的方法 | |
JP2002312410A (ja) | 論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 | |
US7624361B2 (en) | Method and device for designing semiconductor integrated circuit | |
JP2005141538A (ja) | 電子回路の動作率計算方法及び装置並びにプログラム | |
JP2017027413A (ja) | プログラマブルロジックデバイス設計装置及びその方法 | |
JP2009276822A (ja) | 半導体デバイス設計支援装置及び半導体デバイス設計支援方法 | |
JPWO2011074029A1 (ja) | 集積回路消費電力計算装置,処理方法およびプログラム | |
JP4886559B2 (ja) | 半導体設計支援装置、半導体設計支援方法および半導体設計支援プログラム | |
JP2005259107A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
JP2009129325A (ja) | 回路設計方法 | |
JP2000339356A (ja) | 集積回路におけるホットキャリア効果のシミュレーション方法および装置 | |
JPH10124539A (ja) | シミュレーション方法、およびライブラリデータベース | |
CN115994506A (zh) | 一种针对数字集成电路时序老化的快速分析方法 | |
JP2010108016A (ja) | 消費電力計算プログラム、該プログラムを記録した記録媒体、消費電力計算装置および消費電力計算方法 | |
JP2004362192A (ja) | 回路動作シミュレーションシステム及び方法、並びに、それに用いるライブラリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |