JP2005136560A - Output circuit - Google Patents

Output circuit Download PDF

Info

Publication number
JP2005136560A
JP2005136560A JP2003368516A JP2003368516A JP2005136560A JP 2005136560 A JP2005136560 A JP 2005136560A JP 2003368516 A JP2003368516 A JP 2003368516A JP 2003368516 A JP2003368516 A JP 2003368516A JP 2005136560 A JP2005136560 A JP 2005136560A
Authority
JP
Japan
Prior art keywords
transistor
output circuit
output
base
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003368516A
Other languages
Japanese (ja)
Inventor
Akihiro Kameyama
晶広 亀山
Katsumi Shiokawa
克己 塩川
Koji Tsurumura
浩治 鶴村
Yasuaki Muroi
泰明 室井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2003368516A priority Critical patent/JP2005136560A/en
Publication of JP2005136560A publication Critical patent/JP2005136560A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an output circuit capable of different output such as a constant current output and a switch type output by simple switching without increasing an occupied area. <P>SOLUTION: The circuit is provided with a constant current output circuit provided with a current mirror circuit having at least an input side transistor and an output side transistor, a switch type output circuit provided with a Darlington connection transistor circuit having at least an output side circuit and a transistor for supplying a base current to this, and a means for switching between the constant current output circuit and the switch type output circuit. The output side transistor is commonly used between at least the constant current output circuit and the switch type output circuit. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、例えばリレー、Ｌ負荷等のドライバに用いられる出力回路に関する。   The present invention relates to an output circuit used for a driver such as a relay or an L load.

これまでＭＯＳリレー、フォトＭＯＳリレーのドライバには、例えば図６、図７に示すようなカレントミラー回路を用いた定電流出力回路が用いられ、Ｌ負荷素子であるメカニカルリレーのドライバには、例えば図８、図９に示すようなダーリントン接続型トランジスタの基本回路を用いた低飽和スイッチ（以下ＳＷ）タイプ出力回路が用いられている。   For example, constant current output circuits using current mirror circuits such as those shown in FIGS. 6 and 7 have been used for MOS relay and photo MOS relay drivers. For example, for mechanical relay drivers as L load elements, A low saturation switch (hereinafter referred to as SW) type output circuit using a basic circuit of a Darlington connection type transistor as shown in FIGS. 8 and 9 is used.

定電流出力回路は、図６にＯＮ時、図７にＯＦＦ時の状態を示すように、基本的には入力側バイポーラトランジスタ（以下Ｔｒ．）Ｑ１’１０１と、Ｔｒ．Ｑ１’と所定のエミッタ比の出力側Ｔｒ．Ｑ２’１０２を備え、定電流ｉＡを定倍するカレントミラー回路に、ＯＮ／ＯＦＦを制御するスイッチ素子（以下ＳＷ）ａ’１０３、ＳＷｂ’１０４を備えた回路である。ここでは、ＳＷｂ’１０４との抵抗成分バランスを考慮して常時ＯＮのＳＷｃ’１０５を設けるとともに、Ｔｒ．Ｑ１’１０１、Ｔｒ．Ｑ２’１０２のベース電流を補正するＴｒ．Ｑ３’１０６を設け、精度と安定性の向上を図っている。 The constant current output circuit basically includes an input-side bipolar transistor (hereinafter referred to as Tr.) Q 1 '101, Tr. Q 1 ′ and a predetermined emitter ratio on the output side Tr. Q 2 '102 is a circuit provided with switching elements (hereinafter referred to as SW) a′103 and SWb′104 for controlling ON / OFF in a current mirror circuit that multiplies a constant current iA. Here, in consideration of the resistance component balance with SWb′104, SWc′105 that is always ON is provided, and Tr. Q 1 '101, Tr. Tr. For correcting the base current of Q 2 '102. Q 3 '106 is provided to improve accuracy and stability.

低飽和スイッチタイプ出力回路は、図８にＯＮ時、図９にＯＦＦ時の状態を示すように、ベース−エミッタ間（ＢＥ間）抵抗を持つ出力側Ｔｒ．Ｑ２”１１１と、そのベースに十分な電流を供給するためのＴｒ．Ｑ３”１１２より構成されるダーリントン接続型トランジスタに、ＯＮ／ＯＦＦを制御するスイッチ素子ＳＷａ”１１３、ＳＷｂ”１１４を備えた回路である。さらにここでは、出力ＯＦＦ時に電流ｉをＴｒ．Ｑ３”１１２に与えずにＧＮＤへ逃がすために、Ｔｒ．Ｑ１”１１５を設けるとともに、Ｔｒ．Ｑ１”１１５のベース電流を制御する抵抗Ｒ１”１１６、出力ＯＦＦ時のベースラインへ注入されるリーク電流を吸収するための抵抗Ｒ２”１１７が設けられている。 The low-saturation switch type output circuit has an output transistor Tr. Having a base-emitter (between BE) resistance as shown in FIG. A Darlington connection type transistor composed of Q 2 ″ 111 and Tr. Q 3 ″ 112 for supplying a sufficient current to the base thereof includes switching elements SWa ″ 113 and SWb ″ 114 for controlling ON / OFF. Circuit. Further, here, the current i is changed to Tr. In order to escape to GND without giving to Q 3 ″ 112, Tr.Q 1 ″ 115 is provided and Tr. A resistor R 1 ″ 116 for controlling the base current of Q 1 ″ 115 and a resistor R 2 ″ 117 for absorbing leak current injected into the base line when the output is OFF are provided.

しかしながら、このように出力負荷の異なる場合、そのタイプに応じてドライバを設計段階で予め選択しておく必要がある。また、両タイプを搭載しておく必要がある場合、夫々独立した出力回路が必要となり、スペース的に不利であった。   However, when the output load is different in this way, it is necessary to select a driver in advance at the design stage in accordance with the type. Further, when both types need to be installed, independent output circuits are required, which is disadvantageous in terms of space.

そこで、本発明は、従来の問題を取り除き、占有面積を増やすことなく、簡単な切替えで定電流出力とスイッチタイプ出力という異なる出力が可能な出力回路を提供することを目的とするものである。   Therefore, an object of the present invention is to provide an output circuit capable of removing different problems such as a constant current output and a switch type output by simple switching without removing the conventional problems and increasing the occupied area.

本発明の一態様によれば、少なくとも入力側トランジスタと出力側トランジスタを有するカレントミラー回路を備えた定電流出力回路と、少なくとも出力側トランジスタと、これにベース電流を供給するトランジスタを有するダーリントン接続型トランジスタ回路を備えたスイッチタイプ出力回路と、前記定電流出力回路と前記スイッチタイプ出力回路との切替えを行う手段を備え、少なくとも前記定電流出力回路と前記スイッチタイプ出力回路の出力側トランジスタが共通であることを特徴とする出力回路が提供される。   According to one aspect of the present invention, a constant current output circuit having a current mirror circuit having at least an input side transistor and an output side transistor, a Darlington connection type having at least an output side transistor and a transistor for supplying a base current thereto. A switch type output circuit having a transistor circuit, and means for switching between the constant current output circuit and the switch type output circuit, and at least the output side transistors of the constant current output circuit and the switch type output circuit are common. An output circuit is provided.

本発明の一態様によれば、電流源にコレクタが接続され、ベースがスイッチ素子を介してＧＮＤに接続される第１のトランジスタと、出力端子にコレクタが接続され、ベースがスイッチ素子を介して前記第１のトランジスタのベースと接続するとともに、スイッチ素子を介してＧＮＤに接続され、前記第１のトランジスタに対して所定のエミッタ比を有する第２のトランジスタと、電流源にベースが接続され、前記第１のトランジスタ及び前記第２のトランジスタのベースと、スイッチ素子を介してエミッタが接続される第３のトランジスタと、前記第１のトランジスタのベースと、スイッチ素子を介して接続される第１の抵抗と、前記第２のトランジスタのベースとエミッタ間にスイッチ素子とともに設けられ、第３のトランジスタのエミッタと接続し、スイッチ素子を介してＧＮＤに接続される第２の抵抗を備えることを特徴とする出力回路が提供される。   According to one aspect of the present invention, a collector is connected to a current source, a base is connected to GND via a switch element, a collector is connected to an output terminal, and a base is connected via a switch element. A base connected to the base of the first transistor, a second transistor having a predetermined emitter ratio with respect to the first transistor, and a base connected to GND via a switch element; A base of the first transistor and the second transistor, a third transistor having an emitter connected via a switch element, and a base connected to the base of the first transistor via a switch element And a switch element between a base and an emitter of the second transistor, and an emitter of the third transistor. Connected to the motor, the output circuit further comprising a second resistor connected to the GND via the switching element is provided.

本発明の一実施態様によれば、占有面積を増やすことなく、簡単な切替えで定電流出力とスイッチタイプ出力という異なる出力が可能な出力回路を提供することができる。   According to one embodiment of the present invention, it is possible to provide an output circuit capable of different outputs such as a constant current output and a switch type output by simple switching without increasing the occupation area.

以下本発明の実施形態について、図を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１は、本発明の出力回路１の基本構成を示す図である。図に示すように、電流源には基準Ｔｒ．であるＴｒ．Ｑ１１のコレクタが接続されており、Ｔｒ．Ｑ１１のベースは、ＳＷａ２を介してＧＮＤに接続されている。一方、出力端子には、Ｔｒ．Ｑ１１に対して所定のエミッタ比を有し、且つ十分なエミッタサイズを持つＴｒ．Ｑ２３のコレクタが接続されており、Ｔｒ．Ｑ２３のベースは、ＳＷｂ４、ＳＷｃ５を介してＴｒ．Ｑ１１のベースと接続されるとともに、ＳＷｄ６を介してＧＮＤに接続されている。そして、電流源には、Ｔｒ．Ｑ３７のベースが接続されており、Ｔｒ．Ｑ３７のエミッタは、夫々ＳＷｃ５、ＳＷｂ４を介して、Ｔｒ．Ｑ１１、Ｔｒ．Ｑ２３のベースと接続されている。さらにＴｒ．Ｑ１１のベースと、ＳＷｅ８を介して抵抗Ｒ１９が接続され、Ｔｒ．Ｑ２３のベースとエミッタ間に、ＳＷｆ１０と抵抗Ｒ２１１が直列に接続されている。抵抗Ｒ２１１は、Ｔｒ．Ｑ３７のエミッタと接続されるとともにＳＷｆ１０を介してＧＮＤに接続されている。 FIG. 1 is a diagram showing a basic configuration of an output circuit 1 according to the present invention. As shown in the figure, the current Tr has a reference Tr. Tr. Q 1 1 collector is connected, Tr. The base of Q 1 1 is connected to GND via SWa2. On the other hand, Tr. Tr. Having a predetermined emitter ratio with respect to Q 1 1 and having a sufficient emitter size. Q 2 3 collector is connected, Tr. Base of Q 2 3 is, Tr through the SWb4, SWc5. It is connected to the base of Q 1 1 and to GND via SWd6. The current source includes Tr. Q 3 7 base is connected, Tr. The emitter of Q 3 7 via the respective SWc5, SWb4, Tr. Q 1 1, Tr. It is connected to the base of Q 2 3. Furthermore, Tr. Q 1 1 is connected to the resistor R 1 9 via SWe8, Tr. Between the base and the emitter of Q 2 3, SWf 10 and resistor R 2 11 are connected in series. Resistor R 2 11 is connected to Tr. Is connected to the GND via the SWf10 is connected to the emitter of Q 3 7.

尚、ここで用いられるＳＷは、全て任意の組合せで制御可能なロジック回路を有している。そして、各ＳＷは、ＭＯＳＴｒ．などを用い、所定のＯＮ抵抗となるように設計されている。ＳＷｂ４、ＳＷｃ５は、ＯＮ抵抗をバランス設計されている。   Note that all SWs used here have logic circuits that can be controlled in any combination. Each SW is connected to MOSTr. Etc., and is designed to have a predetermined ON resistance. SWb4 and SWc5 are designed to balance ON resistance.

このような出力回路において、定電流出力（Ｔｒ．Ｑ１とＴｒ．Ｑ２の電流比を所定値）とするときには、図２、図３に示すように、ＳＷｃ５をＯＮ、ＳＷａ２、ＳＷｆ１０をＯＦＦとすることにより、Ｔｒ．Ｑ１、Ｔｒ．Ｑ２とそのベース電流を供給するＴｒ．Ｑ３より構成されるカレントミラー回路が形成される。そして、出力ＯＮ時には、図２に示すように、ＳＷｂ４をＯＮ、ＳＷｄ６をＯＦＦとし、出力ＯＦＦ時には、図３に示すように、ＳＷｂ４をＯＦＦ、ＳＷｄ６をＯＮとする。 In such an output circuit, when a constant current output (Tr.Q 1 with a predetermined value to the current ratio of Tr.Q 2), as shown in FIG. 2, FIG. 3, ON the SWc5, SWa2, OFF the SWf10 So that Tr. Q 1 , Tr. Q 2 and Tr supplies the base current. A current mirror circuit composed of Q 3 are formed. When the output is on, SWb4 is turned on and SWd6 is turned off as shown in FIG. 2, and when the output is turned off, SWb4 is turned off and SWd6 is turned on as shown in FIG.

一方、ＳＷタイプ出力とするときには、図４、図５に示すように、ＳＷｂ４、ＳＷｆ１０をＯＮ、ＳＷｃ５、ＳＷｄ６をＯＦＦとする。定電流出力のときと異なり、Ｔｒ．Ｑ１は、電流経路切替えに用いられ、抵抗Ｒ１９によりベース電流が制御されている。そして、出力側Ｔｒ．Ｑ２３と、そのベースに十分な電流を供給するためのＴｒ．Ｑ３７によりダーリントン接続型トランジスタが構成されている。抵抗Ｒ２１１は、Ｔｒ．Ｑ２３のＢＥ間抵抗として、出力ＯＦＦ時のベースラインへ注入されるリーク電流を吸収し、ｔＯＦＦの高速化に寄与する。そして、出力ＯＮ時には、図４に示すように、ＳＷａ２をＯＮ、ＳＷｅ８をＯＦＦとし、出力ＯＦＦ時には、図５に示すように、ＳＷａ２をＯＦＦ、ＳＷｅ８をＯＮとする。 On the other hand, when the SW type output is used, as shown in FIGS. 4 and 5, SWb4 and SWf10 are turned on, and SWc5 and SWd6 are turned off. Unlike the case of constant current output, Tr. Q 1 is, used for switching the current path, the base current is controlled by resistor R 1 9. The output side Tr. Q 2 3 and Tr. For supplying sufficient current to its base. Darlington-connected transistor is constituted by Q 3 7. Resistor R 2 11 is connected to Tr. As BE resistance between Q 2 3, absorbs leakage current injected into the base line when the output OFF, contributes to faster tOFF. When the output is on, SWa2 is turned on and SWe8 is turned off as shown in FIG. 4, and when the output is turned off, SWa2 is turned off and SWe8 is turned on as shown in FIG.

このような出力回路により、各ＳＷのロジック制御のみで、定電流出力とスイッチタイプ出力という両タイプの出力を、一つの回路構成で実現することが可能となる。   With such an output circuit, it is possible to realize both types of outputs, that is, constant current output and switch type output, with only one logic control of each SW.

また、従来の回路を夫々形成した時と比較して、素子面積を縮小することが可能となる。このとき、必ずしも夫々の回路における素子を全て共通とする必要はなく、少なくともその特性上大きな面積を占める出力側Ｔｒ．Ｑ２３が共通であれば、素子面積の縮小を図ることは可能である。 Further, the element area can be reduced as compared with the case where the conventional circuits are formed. At this time, it is not always necessary to share all the elements in each circuit, and at least the output side Tr. If Q 2 3 is common, it is possible to reduce the element area.

本実施形態において、抵抗Ｒ１９、抵抗Ｒ２１１を設けたが、所定の抵抗成分として有していればよく、ＳＷのＯＮ抵抗を所定値に設定することにより設けることも可能である。また、これらを含む各ＳＷには、ＭＯＳＴｒ．などロジック回路により制御可能な素子を用いることができ、このときそれぞれＯＮ抵抗が所定値となるよう設計されている。このようなＳＷを用いる場合、ＳＷｂ４、ＳＷｃ５は、ＯＮ抵抗をバランス設計しておく必要がある。 In the present embodiment, the resistor R 19 and the resistor R 2 11 are provided. However, the resistors R 1 9 and R 2 11 may be provided as predetermined resistance components, and can be provided by setting the ON resistance of the SW to a predetermined value. In addition, each SW including these has a MOSTr. An element that can be controlled by a logic circuit can be used, and at this time, the ON resistance is designed to be a predetermined value. When such SW is used, SWb4 and SWc5 need to have a balance design of ON resistance.

また、本実施形態において、出力ＯＦＦ時において、定電流出力では、ＳＷｄ６をＯＮ、ＳＷｆ１０をＯＦＦ、ＳＷタイプ出力では、ＳＷｆ１０をＯＮ、ＳＷｄ６をＯＦＦとしていたが、同時にＯＮとすることにより、Ｔｒ．Ｑ２３ベース電荷のＧＮＤ経路が並列になり、抵抗が下がるため、引き抜き速度を速めることが可能となる。 In this embodiment, when the output is OFF, SWd6 is ON and SWf10 is OFF for constant current output, and SWf10 is ON and SWd6 is OFF for SW type output. Q 2 3 base charge of the GND path is in parallel, the resistance decreases, it becomes possible to increase the withdrawal speed.

また、本実施形態においては、ＳＷを外部のロジック回路よりコントロールできる能動素子としているが、出力タイプの切替えを含めてＩＣが固定機能でよい場合、例えば各素子の形成（下地）は共通で、Ａｌ配線パターンを変更する（ＡＬマスタースライス）だけで、夫々の出力回路を形成することが可能である。従って、従来の各タイプの出力回路を形成する場合でも、低コストで形成することが可能となる。   In this embodiment, the SW is an active element that can be controlled by an external logic circuit. However, when the IC may have a fixed function including switching of the output type, for example, the formation (base) of each element is common. Each output circuit can be formed only by changing the Al wiring pattern (AL master slice). Therefore, even when each type of conventional output circuit is formed, it can be formed at low cost.

このような出力回路において、要求される出力タイプ、特性により、電流源から供給される電流ｉが適宜設定される。例えば、定電流出力の場合、電流ｉをコントロールして出力電流を変動させることが可能である。また、ＳＷタイプ出力の場合、必要な電流は一定であるため、適正量に抑えておくことにより消費電力の抑制が可能となる。   In such an output circuit, the current i supplied from the current source is appropriately set according to the required output type and characteristics. For example, in the case of constant current output, the output current can be varied by controlling the current i. Further, in the case of the SW type output, the necessary current is constant, so that the power consumption can be suppressed by keeping it to an appropriate amount.

このような出力回路は、各種リレーの他、モーター等のＬ負荷素子、ＬＥＤ等のドライバとして用いることができる。   Such an output circuit can be used as an L load element such as a motor, and a driver such as an LED, in addition to various relays.

尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。   In addition, this invention is not limited to embodiment mentioned above. Various other modifications can be made without departing from the scope of the invention.

本発明の出力回路の基本構成を示す図。The figure which shows the basic composition of the output circuit of this invention. 本発明の出力回路の接続を示す図。The figure which shows the connection of the output circuit of this invention. 本発明の出力回路の接続を示す図。The figure which shows the connection of the output circuit of this invention. 本発明の出力回路の接続を示す図。The figure which shows the connection of the output circuit of this invention. 本発明の出力回路の接続を示す図。The figure which shows the connection of the output circuit of this invention. 従来の定電流出力回路を示す図。The figure which shows the conventional constant current output circuit. 従来の定電流出力回路を示す図。The figure which shows the conventional constant current output circuit. 従来のＳＷタイプ出力回路を示す図。The figure which shows the conventional SW type output circuit. 従来のＳＷタイプ出力回路を示す図。The figure which shows the conventional SW type output circuit.

符号の説明Explanation of symbols

１ Ｔｒ．Ｑ１
２ ＳＷａ
３ Ｔｒ．Ｑ２
４ ＳＷｂ
５ ＳＷｃ
６ ＳＷｄ
７ Ｔｒ．Ｑ３
８ ＳＷｅ
９ 抵抗Ｒ１
１０ ＳＷｆ
１１ 抵抗Ｒ２
１０１ Ｔｒ．Ｑ１’
１０２ Ｔｒ．Ｑ２’
１０３ ＳＷａ’
１０４ ＳＷｂ’
１０５ ＳＷｃ’
１０６ Ｔｒ．Ｑ３’
１１１ Ｔｒ．Ｑ２”
１１２ Ｔｒ．Ｑ３”
１１３ ＳＷａ”
１１４ ＳＷｂ”
１１５ Ｔｒ．Ｑ１”
１１６ 抵抗Ｒ１”
１１７ 抵抗Ｒ２” 1 Tr. Q 1
2 SWa
3 Tr. Q 2
4 SWb
5 SWc
6 SWd
7 Tr. Q 3
8 SWe
9 Resistance R 1
10 SWf
11 Resistance R 2
101 Tr. Q 1 '
102 Tr. Q 2 '
103 SWa '
104 SWb '
105 SWc '
106 Tr. Q 3 '
111 Tr. Q 2 "
112 Tr. Q 3 "
113 SWa "
114 SWb "
115 Tr. Q 1 "
116 resistance R 1 ″
117 resistor R 2 "

Claims (5)

少なくとも入力側トランジスタと出力側トランジスタを有するカレントミラー回路を備えた定電流出力回路と、
少なくとも出力側トランジスタと、これにベース電流を供給するトランジスタを有するダーリントン接続型トランジスタ回路を備えたスイッチタイプ出力回路と、
前記定電流出力回路と前記スイッチタイプ出力回路との切替え手段を備え、
少なくとも前記定電流出力回路と前記スイッチタイプ出力回路の出力側トランジスタが共通であることを特徴とする出力回路。 A constant current output circuit including a current mirror circuit having at least an input side transistor and an output side transistor;
A switch type output circuit including at least an output side transistor and a Darlington connection type transistor circuit having a transistor for supplying a base current thereto;
Comprising a switching means between the constant current output circuit and the switch type output circuit,
An output circuit characterized in that at least an output side transistor of the constant current output circuit and the switch type output circuit are common. 前記定電流出力回路と前記スイッチタイプ出力回路の電流源及び／又はＧＮＤが共通であることを特徴とする請求項１記載の出力回路。   2. The output circuit according to claim 1, wherein a current source and / or GND is common to the constant current output circuit and the switch type output circuit. 電流源にコレクタが接続され、ベースがスイッチ素子を介してＧＮＤに接続される第１のトランジスタと、
出力端子にコレクタが接続され、ベースがスイッチ素子を介して前記第１のトランジスタのベースと接続するとともに、スイッチ素子を介してＧＮＤに接続され、前記第１のトランジスタに対して所定のエミッタ比を有する第２のトランジスタと、
電流源にベースが接続され、前記第１のトランジスタ及び前記第２のトランジスタのベースと、スイッチ素子を介してエミッタが接続される第３のトランジスタと、
前記第１のトランジスタのベースと、スイッチ素子を介して接続される第１の抵抗と、
前記第２のトランジスタのベースとエミッタ間にスイッチ素子とともに設けられ、第３のトランジスタのエミッタと接続し、スイッチ素子を介してＧＮＤに接続される第２の抵抗を備えることを特徴とする出力回路。 A first transistor having a collector connected to a current source and a base connected to GND via a switch element;
A collector is connected to the output terminal, a base is connected to the base of the first transistor via a switch element, and is connected to GND via the switch element, and has a predetermined emitter ratio with respect to the first transistor. A second transistor comprising:
A base connected to a current source, a base of the first transistor and the second transistor, a third transistor having an emitter connected via a switch element;
A first resistor connected to a base of the first transistor via a switch element;
An output circuit provided with a switch element between the base and emitter of the second transistor, connected to the emitter of the third transistor, and connected to GND via the switch element . 前記スイッチ素子の少なくともいずれかは、ＯＮ時の抵抗特性を所定の値としたＭＯＳトランジスタであることを特徴とする請求項３に記載の出力回路。   4. The output circuit according to claim 3, wherein at least one of the switch elements is a MOS transistor having a predetermined resistance value when ON. 前記スイッチ素子は、夫々ＯＮ／ＯＦＦの制御が可能なロジック回路を備えることを特徴とする請求項３又は４に記載の出力回路。   The output circuit according to claim 3, wherein each of the switch elements includes a logic circuit capable of ON / OFF control.
JP2003368516A 2003-10-29 2003-10-29 Output circuit Withdrawn JP2005136560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003368516A JP2005136560A (en) 2003-10-29 2003-10-29 Output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003368516A JP2005136560A (en) 2003-10-29 2003-10-29 Output circuit

Publications (1)

Publication Number Publication Date
JP2005136560A true JP2005136560A (en) 2005-05-26

Family

ID=34646157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003368516A Withdrawn JP2005136560A (en) 2003-10-29 2003-10-29 Output circuit

Country Status (1)

Country Link
JP (1) JP2005136560A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922259B2 (en) 2013-03-11 2014-12-30 Denso Corporation Gate drive circuit
KR20190085832A (en) * 2018-01-11 2019-07-19 오므론 가부시키가이샤 Output circuit and output method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922259B2 (en) 2013-03-11 2014-12-30 Denso Corporation Gate drive circuit
KR20190085832A (en) * 2018-01-11 2019-07-19 오므론 가부시키가이샤 Output circuit and output method
KR102069852B1 (en) 2018-01-11 2020-01-23 오므론 가부시키가이샤 Output circuit and output method

Similar Documents

Publication Publication Date Title
JP2006237726A (en) Integrated circuit for motor drive
JP2005136560A (en) Output circuit
JP2005073485A (en) Control circuit for rotational speed of fan
KR20030038329A (en) Semiconductor device
JP2007019363A (en) Semiconductor integrated circuit
JP7260234B2 (en) DRIVER CIRCUIT FOR CONTROLLING P-CHANNEL MOSFET AND CONTROL DEVICE INCLUDING THE SAME
JP2006155501A (en) Current limit circuit, regulator and high-side switch
US11454998B2 (en) Power control semiconductor device and variable output voltage power supply
JP2007280895A (en) Lighting control circuit
JP2005333736A (en) Overcurrent preventing circuit
JP2010161753A (en) Level shift circuit
JP2002353786A (en) Comparator circuit
JP3250169B2 (en) Switch having a first switching element configured as a bipolar transistor
US7652524B2 (en) Voltage source for gate oxide protection
JP4555588B2 (en) Reference voltage generation circuit and mute circuit
JP3674448B2 (en) Signal input circuit and signal input / output device
JP4522125B2 (en) Reference voltage generation circuit
JP2005354855A (en) Rush current suppressing circuit
JP2002271183A (en) Overvoltage protective circuit
JP2006025071A (en) Drive circuit
JPH09325824A (en) Power source stabilizing circuit
JP2001194643A (en) Driving power sources for liquid crystal
JP2001320263A (en) Voltage supplying circuit
JPH06276771A (en) Power-supply-capacity decreasing method
JPH04167556A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109