JP2005136403A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005136403A5 JP2005136403A5 JP2004297094A JP2004297094A JP2005136403A5 JP 2005136403 A5 JP2005136403 A5 JP 2005136403A5 JP 2004297094 A JP2004297094 A JP 2004297094A JP 2004297094 A JP2004297094 A JP 2004297094A JP 2005136403 A5 JP2005136403 A5 JP 2005136403A5
- Authority
- JP
- Japan
- Prior art keywords
- mask
- semiconductor layer
- conductive layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (17)
前記第1の導電層に接する第1のマスクを液滴吐出法により形成し、
前記第1のマスクを用いて、前記第1の導電層をエッチングして、第2の導電層を形成し、
前記第1のマスク上に、絶縁層と、第1の半導体層及び一導電型が付与された第2の半導体層を積層形成し、
前記第2の半導体層に接する第2のマスクを液滴吐出法により形成し、
前記第2のマスクを用いて、前記第1の半導体層及び前記第2の半導体層を同時にエッチングして、第3の半導体層及び一導電型が付与された第4の半導体層を形成し、
前記第4の半導体層に接する第3の導電層を形成し、
前記第3の導電層に接する第3のマスクを液滴吐出法により形成し、
前記第3のマスクを用いて、前記第4の半導体層及び前記第3の導電層を同時にエッチングして、第5の半導体層及び第4の導電層を形成し、
前記第1乃至前記第3のマスクのうち、少なくとも1つは除去しないことを特徴とする薄膜トランジスタの作製方法。 Forming a first conductive layer on the substrate;
Forming a first mask in contact with the first conductive layer by a droplet discharge method;
Etching the first conductive layer using the first mask to form a second conductive layer;
An insulating layer, a first semiconductor layer, and a second semiconductor layer imparted with one conductivity type are stacked over the first mask;
Forming a second mask in contact with the second semiconductor layer by a droplet discharge method;
The first semiconductor layer and the second semiconductor layer are simultaneously etched using the second mask to form a third semiconductor layer and a fourth semiconductor layer imparted with one conductivity type,
Forming a third conductive layer in contact with the fourth semiconductor layer;
Forming a third mask in contact with the third conductive layer by a droplet discharge method;
Using the third mask, the fourth semiconductor layer and the third conductive layer are simultaneously etched to form a fifth semiconductor layer and a fourth conductive layer,
A method for manufacturing a thin film transistor, wherein at least one of the first to third masks is not removed.
前記第1の導電層に接する第1のマスクを液滴吐出法により形成し、
前記第1のマスクを用いて、前記第1の導電層をエッチングして、第2の導電層を形成し、
前記第1のマスク上に、第1の絶縁層と、第1の半導体層と、第2の絶縁層とを積層形成し、
前記第2の絶縁層に接する第2のマスクを液滴吐出法により形成し、
前記第2のマスクを用いて、前記第2の絶縁層をエッチングして、第3の絶縁層を形成し、
前記第2のマスク上に、一導電型が付与された第2の半導体層を形成し、
前記第2の半導体層に接する第3のマスクを液滴吐出法により形成し、
前記第3のマスクを用いて、前記第1の半導体層及び前記第2の半導体層を同時にエッチングして、第3の半導体層及び一導電型が付与された第4の半導体層を形成し、
前記第4の半導体層と接する第3の導電層を形成し、
前記第3の導電層に接する第4のマスクを液滴吐出法により形成し、
前記第4のマスクを用いて、前記第4の半導体層及び前記第3の導電層を同時にエッチングして、第5の半導体層及び第4の導電層を形成し、
前記第1乃至前記第4のマスクのうち、少なくとも1つは除去しないことを特徴とする薄膜トランジスタの作製方法。 Forming a first conductive layer on the substrate;
Forming a first mask in contact with the first conductive layer by a droplet discharge method;
Etching the first conductive layer using the first mask to form a second conductive layer;
Forming a first insulating layer, a first semiconductor layer, and a second insulating layer on the first mask;
Forming a second mask in contact with the second insulating layer by a droplet discharge method;
Etching the second insulating layer using the second mask to form a third insulating layer;
Forming a second semiconductor layer imparted with one conductivity type on the second mask;
Forming a third mask in contact with the second semiconductor layer by a droplet discharge method;
Using the third mask, the first semiconductor layer and the second semiconductor layer are simultaneously etched to form a third semiconductor layer and a fourth semiconductor layer imparted with one conductivity type,
Forming a third conductive layer in contact with the fourth semiconductor layer;
Forming a fourth mask in contact with the third conductive layer by a droplet discharge method;
The fourth with a mask, said fourth semiconductor layer and the third conductive layer are simultaneously etched to form a fifth semiconductor layer and the fourth conductive layer,
A method for manufacturing a thin film transistor, wherein at least one of the first to fourth masks is not removed.
前記第1の半導体層に接する第1のマスクを液滴吐出法により形成し、
前記第1のマスクを用いて、前記第1の半導体層をエッチングして、第2の半導体層を形成し、
前記第1のマスク上に、第1の導電層を形成し、
前記第1の導電層に接する第2のマスクを液滴吐出法により形成し、
前記第2のマスクを用いて、前記第1の導電層をエッチングして、第2の導電層を形成し、
前記第1のマスクと前記第2のマスクのうち、少なくとも1つは除去しないことを特徴とする薄膜トランジスタの作製方法。 Forming a first semiconductor layer on a substrate;
Forming a first mask in contact with the first semiconductor layer by a droplet discharge method;
Etching the first semiconductor layer using the first mask to form a second semiconductor layer;
Forming a first conductive layer on the first mask;
Forming a second mask in contact with the first conductive layer by a droplet discharge method;
Using the second mask, the first conductive layer is etched to form a second conductive layer,
A method for manufacturing a thin film transistor, wherein at least one of the first mask and the second mask is not removed.
前記第1の半導体層に接する第1のマスクを液滴吐出法により形成し、
前記第1のマスクを用いて、前記第1の半導体層をエッチングして、一導電型が付与された第2の半導体層を形成し、
前記第2の半導体層に接する第3の半導体層を形成し、
前記第3の半導体層に接する第2のマスクを液滴吐出法により形成し、
前記第2のマスクを用いて、前記第2の半導体層及び前記第3の半導体層をエッチングして、一導電型が付与された第4の半導体層と、第5の半導体層を形成し、
前記第2のマスク上に、絶縁層と、第2の導電層を積層形成し、
前記第2の導電層に接する第3のマスクを液滴吐出法により形成し、
前記第3のマスクを用いて、前記第2の導電層をエッチングして、第3の導電層を形成し、
前記第1乃至前記第3のマスクのうち、少なくとも1つは除去しないことを特徴とする薄膜トランジスタの作製方法。 A first conductive layer and a first semiconductor layer imparted with one conductivity type are stacked on the substrate;
Forming a first mask in contact with the first semiconductor layer by a droplet discharge method;
The first semiconductor layer is etched using the first mask to form a second semiconductor layer imparted with one conductivity type,
Forming a third semiconductor layer in contact with the second semiconductor layer;
Forming a second mask in contact with the third semiconductor layer by a droplet discharge method;
Etching the second semiconductor layer and the third semiconductor layer using the second mask to form a fourth semiconductor layer imparted with one conductivity type and a fifth semiconductor layer;
An insulating layer and a second conductive layer are stacked over the second mask;
Forming a third mask in contact with the second conductive layer by a droplet discharge method;
Using said third mask, the second conductive layer is etched to form a third conductive layer,
A method for manufacturing a thin film transistor, wherein at least one of the first to third masks is not removed.
前記第1の半導体層に接する第1のマスクを液滴吐出法により形成し、
前記第1のマスクを用いて、前記第1の半導体層をエッチングして、第2の半導体層を形成し、
前記第2の半導体層上に、一導電型が付与された第3の半導体層と、第1の導電層を積層形成し、
前記第1の導電層に接する第2のマスクを液滴吐出法により形成し、
前記第2のマスクを用いて、前記第3の半導体層及び前記第1の導電層をエッチングして、一導電型が付与された第4の半導体層と、第2の導電層を形成し、
前記第2のマスク上に、絶縁層と、第3の導電層を積層形成し、
前記第3の導電層に接する第3のマスクを液滴吐出法により形成し、
前記第3のマスクを用いて、前記第3の導電層をエッチングして、第4の導電層を形成し、
前記第1乃至前記第3のマスクのうち、少なくとも1つは除去しないことを特徴とする薄膜トランジスタの作製方法。 Forming a first semiconductor layer on a substrate;
Forming a first mask in contact with the first semiconductor layer by a droplet discharge method;
Etching the first semiconductor layer using the first mask to form a second semiconductor layer;
On the second semiconductor layer, a third semiconductor layer imparted with one conductivity type and a first conductive layer are stacked.
Forming a second mask in contact with the first conductive layer by a droplet discharge method;
Etching the third semiconductor layer and the first conductive layer using the second mask to form a fourth semiconductor layer imparted with one conductivity type and a second conductive layer;
An insulating layer and a third conductive layer are stacked over the second mask;
Forming a third mask in contact with the third conductive layer by a droplet discharge method;
Using said third mask, the third conductive layer is etched to form the fourth conductive layer,
A method for manufacturing a thin film transistor, wherein at least one of the first to third masks is not removed.
前記第1の導電層と前記第3の導電層は、液滴吐出法、スパッタリング法又は蒸着法により形成することを特徴とする薄膜トランジスタの作製方法。 In claim 1 or claim 2,
The method for manufacturing a thin film transistor, wherein the first conductive layer and the third conductive layer are formed by a droplet discharge method, a sputtering method, or an evaporation method.
前記第1の導電層と前記第3の導電層は、銀、金、銅又はインジウム錫酸化物により形成することを特徴とする薄膜トランジスタの作製方法。 In claim 1 or claim 2,
The first conductive layer and the third conductive layer are formed using silver, gold, copper, or indium tin oxide.
前記導電層は、液滴吐出法、スパッタリング法又は蒸着法により形成することを特徴とする薄膜トランジスタの作製方法。 In claim 3,
The conductive layer is formed by a droplet discharge method, a sputtering method, or an evaporation method.
前記導電層は、銀、金、銅又はインジウム錫酸化物により形成することを特徴とする薄膜トランジスタの作製方法。 In claim 3,
The conductive layer is formed using silver, gold, copper, or indium tin oxide.
前記第1の導電層と前記第2の導電層は、液滴吐出法、スパッタリング法又は蒸着法により形成することを特徴とする薄膜トランジスタの作製方法。 In claim 4 or claim 5,
The method for manufacturing a thin film transistor, wherein the first conductive layer and the second conductive layer are formed by a droplet discharge method, a sputtering method, or an evaporation method.
前記第1の導電層と前記第2の導電層は、銀、金、銅又はインジウム錫酸化物により形成することを特徴とする薄膜トランジスタの作製方法。 In claim 4 or claim 5,
The first conductive layer and the second conductive layer are formed using silver, gold, copper, or indium tin oxide.
前記第1乃至前記第3のマスクは、液滴吐出法により形成された絶縁層に、フォトマスクを用いた露光処理及び現像処理を行って形成することを特徴とする薄膜トランジスタの作製方法。 Claim 1, in any one of claims 4 or claim 5,
The first to third masks are formed by performing exposure treatment and development treatment using a photomask on an insulating layer formed by a droplet discharge method.
前記第1乃至前記第3のマスクは、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする薄膜トランジスタの作製方法。 Claim 1, in any one of claims 4 or claim 5,
The method for manufacturing a thin film transistor, wherein the first to third masks are formed using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen.
前記第1乃至前記第4のマスクは、液滴吐出法により形成された絶縁層に、フォトマスクを用いた露光処理及び現像処理を行って形成することを特徴とする薄膜トランジスタの作製方法。 In claim 2,
The first to fourth masks are formed by performing exposure treatment and development treatment using a photomask on an insulating layer formed by a droplet discharge method.
前記第1乃至前記第4のマスクは、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする薄膜トランジスタの作製方法。 In claim 2,
The method for manufacturing a thin film transistor, wherein the first to fourth masks are formed using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen.
前記第1のマスク及び前記第2のマスクは、液滴吐出法により形成された絶縁層に、フォトマスクを用いた露光処理及び現像処理を行って形成することを特徴とする薄膜トランジスタの作製方法。 In claim 3,
The method for manufacturing a thin film transistor, wherein the first mask and the second mask are formed by performing exposure treatment and development treatment using a photomask on an insulating layer formed by a droplet discharge method.
前記第1のマスク及び前記第2のマスクは、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする薄膜トランジスタの作製方法。
In claim 3,
The method for manufacturing a thin film transistor, wherein the first mask and the second mask are formed using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004297094A JP4718818B2 (en) | 2003-10-10 | 2004-10-12 | Method for manufacturing thin film transistor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351974 | 2003-10-10 | ||
JP2003351974 | 2003-10-10 | ||
JP2004297094A JP4718818B2 (en) | 2003-10-10 | 2004-10-12 | Method for manufacturing thin film transistor |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005136403A JP2005136403A (en) | 2005-05-26 |
JP2005136403A5 true JP2005136403A5 (en) | 2007-08-30 |
JP4718818B2 JP4718818B2 (en) | 2011-07-06 |
Family
ID=34656092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004297094A Expired - Fee Related JP4718818B2 (en) | 2003-10-10 | 2004-10-12 | Method for manufacturing thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4718818B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008226993A (en) * | 2007-03-09 | 2008-09-25 | Advanced Lcd Technologies Development Center Co Ltd | Semiconductor device and its manufacturing method |
CN104992962B (en) | 2009-12-04 | 2018-12-25 | 株式会社半导体能源研究所 | Semiconductor devices and its manufacturing method |
JP2012164876A (en) * | 2011-02-08 | 2012-08-30 | Mitsubishi Chemicals Corp | Method of forming interconnection or electrode, electronic device, and method of manufacturing the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140466A (en) * | 1985-12-16 | 1987-06-24 | Matsushita Electric Ind Co Ltd | Manufacture of thin-film transistor circuit |
JPS62263676A (en) * | 1986-05-09 | 1987-11-16 | Seiko Instr & Electronics Ltd | Manufacture of thin film transistor |
JPH11340129A (en) * | 1998-05-28 | 1999-12-10 | Seiko Epson Corp | Method and device for manufacturing pattern |
JP2003179234A (en) * | 2001-09-05 | 2003-06-27 | Konica Corp | Organic semiconductor element and manufacturing method thereof |
-
2004
- 2004-10-12 JP JP2004297094A patent/JP4718818B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5599026B2 (en) | Thin film transistor manufacturing method | |
US20140070206A1 (en) | Array Substrate, Method For Manufacturing The Same And Display Device | |
JP2006100808A5 (en) | ||
JP2009124121A5 (en) | ||
TW201133643A (en) | Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch | |
JP2006352087A5 (en) | ||
WO2018113214A1 (en) | Thin film transistor and manufacturing method therefor, display substrate and display device | |
JP2006080494A5 (en) | ||
JP2006344900A5 (en) | ||
WO2013127202A1 (en) | Manufacturing method for array substrate, array substrate and display | |
JP2007512680A5 (en) | ||
JP2017520914A (en) | THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME, ARRAY SUBSTRATE, AND DISPLAY DEVICE | |
JP2015501549A (en) | Thin film transistor array substrate | |
WO2016155155A1 (en) | Method for manufacturing thin film transistor, thin film transistor, array substrate using same, and display device | |
JP2005311325A5 (en) | ||
WO2013170581A1 (en) | Organic light-emitting diode display panel and manufacturing method thereof | |
JP2005101552A5 (en) | ||
CN109712930A (en) | Display base plate and preparation method thereof, display device | |
CN107302061B (en) | OLED display substrate, manufacturing method thereof and display device | |
JP2006032917A5 (en) | ||
CN111524957A (en) | Display substrate, manufacturing method thereof and display device | |
TW201322340A (en) | Pixel structure and method of fabricating the same | |
TW201227110A (en) | Array substrates and methods for manufacturing the same | |
JP2005311335A5 (en) | ||
TWI689767B (en) | Pixel structure and array substrate |