JP2005129789A - Semiconductor light receiving element - Google Patents

Semiconductor light receiving element Download PDF

Info

Publication number
JP2005129789A
JP2005129789A JP2003364772A JP2003364772A JP2005129789A JP 2005129789 A JP2005129789 A JP 2005129789A JP 2003364772 A JP2003364772 A JP 2003364772A JP 2003364772 A JP2003364772 A JP 2003364772A JP 2005129789 A JP2005129789 A JP 2005129789A
Authority
JP
Japan
Prior art keywords
light receiving
pad electrode
receiving element
electrode
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003364772A
Other languages
Japanese (ja)
Other versions
JP4279650B2 (en
Inventor
Akimasa Tanaka
章雅 田中
Kenji Makino
健二 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2003364772A priority Critical patent/JP4279650B2/en
Publication of JP2005129789A publication Critical patent/JP2005129789A/en
Application granted granted Critical
Publication of JP4279650B2 publication Critical patent/JP4279650B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light receiving element which is excellent in high-speed response characteristics and capable of detecting light appropriately. <P>SOLUTION: The semiconductor light receiving element PD1 is equipped with a light receiver 11, a first pad electrode arrangement 21, and a second pad electrode arrangement 31. A recess 13 is provided on the top of a light receiver 11 and formed into a grooved shape so as to reach a high-concentration layer 3a surrounding a light receiver 9. A contact electrode 17 is arranged on the bottom of the recess 13. A second pad electrode 33 is arranged on a passivation film 19 located on the top of the second pad electrode arrangement 31. One end of a second wiring electrode 45 is connected to the contact electrode 17 through a contact hole 19a bored in the passivation film 19, and the other end is connected to a second pad electrode 33. By this setup, a high-concentration carrier layer 3a is electrically connected to the second pad electrode 33 through the contact electrode 17 and the second wiring electrode 45. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体受光素子に関する。   The present invention relates to a semiconductor light receiving element.

半導体受光素子、特に高速動作が要求される半導体受光素子では、素子容量を低減することが重要となる。例えば、中長距離光通信用の半導体受光素子では、数ＧＨｚから１０ＧＨｚ、更には４０ＧＨｚ以上の高速動作が要求されている。このため、寄生容量を低減するための素子構造として、半絶縁性基板上に積層された半導体層によりメサ状の受光部とパッド電極形成部をそれぞれ形成して、受光部の表面上に受光領域と一方の電極を形成し、パッド電極形成部の表面上に他方の電極を形成し、受光部と他方の電極とを配線で電気的に接続するものが知られている（例えば、特許文献１〜３参照）。上記半導体層は、半絶縁性基板側からｎ型の高濃度キャリア層（バッファ層）、ｎ型の光吸収層及びｎ型のキャップ層が積層されることにより構成され、少なくともキャップ層にｐ型の受光領域が形成されている。
特開平５−８２８２７号公報 特開平５−８２８２９号公報 特開２００１−２９８２１１号公報 In a semiconductor light receiving element, particularly a semiconductor light receiving element that requires high-speed operation, it is important to reduce the element capacitance. For example, a semiconductor light-receiving element for medium and long distance optical communication is required to operate at a high speed of several GHz to 10 GHz, and further 40 GHz or more. Therefore, as an element structure for reducing the parasitic capacitance, a mesa-shaped light receiving portion and a pad electrode forming portion are respectively formed by a semiconductor layer stacked on a semi-insulating substrate, and a light receiving region is formed on the surface of the light receiving portion. One electrode is formed, the other electrode is formed on the surface of the pad electrode forming portion, and the light receiving portion and the other electrode are electrically connected by wiring (for example, Patent Document 1). To 3). The semiconductor layer is formed by stacking an n-type high-concentration carrier layer (buffer layer), an n-type light absorption layer, and an n-type cap layer from the semi-insulating substrate side, and at least the p-type is formed on the cap layer. The light receiving area is formed.
JP-A-5-82827 JP-A-5-82829 JP 2001-298211 A

しかしながら、上述した特許文献１〜３に記載された半導体受光素子においては、受光部に形成された一方の電極はキャップ層に接続されているので、キャップ層から高濃度キャリア層までの間に電気抵抗成分が存在することとなり、直列抵抗が大きくなってしまう。この直列抵抗の増加は、応答特性の高速化を阻害する要因となる。   However, in the semiconductor light-receiving elements described in Patent Documents 1 to 3 described above, one electrode formed in the light-receiving portion is connected to the cap layer, so that an electric current is generated between the cap layer and the high-concentration carrier layer. A resistance component is present, and the series resistance increases. This increase in series resistance is a factor that hinders the speeding up of response characteristics.

ところで、上述した構成の半導体受光素子を外部基板に実装する場合、応答特性の高速化の要請から、配線抵抗が大きいワイヤボンディングではなく、バンプボンディングを採用することになる。この場合、受光部に形成された一方の電極にバンプ電極を配置することになるが、電極が受光領域に近い位置にあると、光の入射角度によっては受光領域がバンプ電極の影となり、適切な光検出を行えなくなる。一方、電極が受光領域から遠い位置にあると、受光領域がバンプ電極の影になってしまうのを防ぐことができるものの、配線長が長くなることで配線抵抗が大きくなってしまう。この結果、応答特性の高速化を阻害してしまう。   By the way, when the semiconductor light-receiving element having the above-described configuration is mounted on an external substrate, bump bonding is adopted instead of wire bonding having a high wiring resistance because of a demand for speeding up of response characteristics. In this case, a bump electrode is placed on one of the electrodes formed in the light receiving part. However, if the electrode is close to the light receiving area, the light receiving area may become a shadow of the bump electrode depending on the incident angle of light. Light detection cannot be performed. On the other hand, if the electrode is at a position far from the light receiving region, the light receiving region can be prevented from being shaded by the bump electrode, but the wiring resistance is increased by increasing the wiring length. As a result, speeding up of response characteristics is hindered.

本発明は上述の点に鑑みてなされたもので、高速応答特性に優れ、光検出を適切に行うことが可能な半導体受光素子を提供することを課題とする。   The present invention has been made in view of the above-described points, and an object of the present invention is to provide a semiconductor light-receiving element that is excellent in high-speed response characteristics and can perform light detection appropriately.

本発明に係る半導体受光素子は、半絶縁性基板上に、当該半絶縁性基板側から第１導電型の高濃度キャリア層、第１導電型の光吸収層及び第１導電型のキャップ層を積層し、少なくともキャップ層に第２導電型の受光領域が形成された半導体受光素子であって、高濃度キャリア層、光吸収層及び受光領域が形成されたキャップ層部分を含んでメサ状とされ、高濃度キャリア層に達する窪み部が形成された受光部と、高濃度キャリア層、光吸収層及びキャップ層を含んでメサ状とされ、第１パッド電極が配置された第１パッド電極配置部と、高濃度キャリア層、光吸収層及びキャップ層を含んでメサ状とされ、第２パッド電極が配置された第２パッド電極配置部と、を有し、受光領域と第１パッド電極とを電気的に接続する第１配線電極が、受光部と第１パッド電極配置部との間にわたって当該受光部及び当該第１パッド電極配置部の側面に沿うように形成され、受光部の高濃度キャリア層と第２パッド電極とを電気的に接続する第２配線電極が、受光部の窪み部と第２パッド電極配置部との間にわたって当該窪み部、当該受光部及び当該第２パッド電極配置部の側面に沿うように形成されていることを特徴とする。   The semiconductor light receiving element according to the present invention includes a first conductivity type high-concentration carrier layer, a first conductivity type light absorption layer, and a first conductivity type cap layer on the semi-insulating substrate from the semi-insulating substrate side. A semiconductor light-receiving element that is stacked and has at least a second-conductivity-type light-receiving region formed in a cap layer, and has a mesa shape including a cap layer portion in which a high-concentration carrier layer, a light absorption layer, and a light-receiving region are formed. A first pad electrode arrangement portion in which a light receiving portion in which a depression reaching the high concentration carrier layer is formed and a mesa shape including a high concentration carrier layer, a light absorption layer, and a cap layer, and the first pad electrode is arranged And a second pad electrode arrangement portion in which a second pad electrode is arranged, which is formed in a mesa shape including a high-concentration carrier layer, a light absorption layer, and a cap layer. The first wiring electrode to be electrically connected is the receiving Formed between the light receiving portion and the first pad electrode placement portion along the side surface of the light receiving portion and the first pad electrode placement portion, and electrically connects the high concentration carrier layer of the light receiving portion and the second pad electrode. The second wiring electrode is formed so as to be along the side surface of the recess, the light receiving unit, and the second pad electrode arrangement part between the recess of the light receiving part and the second pad electrode arrangement part. Features.

本発明に係る半導体受光素子では、受光部と第１パッド電極配置部と第２パッド電極配置部とが分離されているので、寄生容量をより一層低減することができる。また、受光部に高濃度キャリア層に達する窪み部を形成し、当該窪み部を通して受光部の高濃度キャリア層と第２パッド電極とを第２配線電極により電気的に接続することにより、受光部の高濃度キャリア層から電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。これらの結果、高速応答特性に優れた半導体受光素子を実現することができる。   In the semiconductor light receiving element according to the present invention, since the light receiving portion, the first pad electrode placement portion, and the second pad electrode placement portion are separated, the parasitic capacitance can be further reduced. In addition, by forming a recess that reaches the high-concentration carrier layer in the light-receiving unit, and electrically connecting the high-concentration carrier layer of the light-receiving unit and the second pad electrode through the recess to the second wiring electrode, The electrode is directly drawn from the high concentration carrier layer, and the series resistance can be greatly reduced. As a result, a semiconductor light receiving element having excellent high-speed response characteristics can be realized.

また、本発明では、第１パッド電極配置部及び第２パッド電極配置部のそれぞれが高濃度キャリア層、光吸収層及びキャップ層を含んでいるので、第１パッド電極と第２パッド電極とを略同じ高さに配置することも容易となり、半導体受光素子の実装をバンプボンディングにて行うことが可能となる。   In the present invention, since each of the first pad electrode arrangement portion and the second pad electrode arrangement portion includes a high concentration carrier layer, a light absorption layer, and a cap layer, the first pad electrode and the second pad electrode are combined. It becomes easy to arrange at substantially the same height, and it becomes possible to mount the semiconductor light receiving element by bump bonding.

また、本発明においては、第１パッド電極配置部だけでなく、第２パッド電極配置部も受光部と分離されているので、受光部と第１パッド電極との間隔及び受光部と第２パッド電極との間隔が比較的広くなる。このため、半導体受光素子をバンプボンディングにて実装する場合でも、受光領域がバンプ電極の影に入るのを防ぐことができ、光検出を適切に行うことができる。また、上記特許文献１〜３に比して、受光部と第２パッド電極との間隔が広くなる分、配線長が長くなって直列抵抗が大きくなってしまう。しかしながら、上述したように受光部の高濃度キャリア層から電極が直接引き出されて直列抵抗が大幅に低減されていることから、配線長が長くなることによる直列抵抗の増加の影響は少ない。   In the present invention, not only the first pad electrode arrangement part but also the second pad electrode arrangement part are separated from the light receiving part, and therefore, the distance between the light receiving part and the first pad electrode and the light receiving part and the second pad. The distance from the electrode is relatively wide. For this reason, even when the semiconductor light receiving element is mounted by bump bonding, the light receiving region can be prevented from entering the shadow of the bump electrode, and light detection can be performed appropriately. Further, as compared with Patent Documents 1 to 3, the distance between the light receiving portion and the second pad electrode is increased, so that the wiring length is increased and the series resistance is increased. However, as described above, since the electrode is directly drawn from the high-concentration carrier layer of the light receiving unit and the series resistance is greatly reduced, the influence of the increase in series resistance due to the increase in the wiring length is small.

また、窪み部は、受光領域を囲むように溝状に形成されていることが好ましい。この場合、受光部の高濃度キャリア層と第２配線電極との接続面積が大きくなり、直列抵抗をより一層低減することができる。   Moreover, it is preferable that the hollow part is formed in a groove shape so as to surround the light receiving region. In this case, the connection area between the high concentration carrier layer of the light receiving unit and the second wiring electrode is increased, and the series resistance can be further reduced.

なお、窪み部が受光領域を囲むように溝状に形成されることにより、受光部は、受光領域を含んでメサ状とされた内側部分と、当該内側部分を囲むように位置する外側部分とを含んで構成されることとなる。窪み部の形成、及び、受光部と第１パッド電極配置部と第２パッド電極配置部との分離にエッチング（特に、ウエットエッチング）を用いる場合、外側部分に相当する領域にマスクを形成することとなり、エッチングによる窪み部の形成、及び、受光部と第１パッド電極配置部と第２パッド電極配置部との分離を適切に制御することができる。この結果、半導体受光素子を製造する際の歩留まりを高くすることができる。   The recess is formed in a groove shape so as to surround the light receiving region, so that the light receiving unit includes a mesa-shaped inner portion including the light receiving region and an outer portion positioned so as to surround the inner portion. It will be comprised including. When etching (especially wet etching) is used to form the depression and to separate the light receiving portion, the first pad electrode placement portion, and the second pad electrode placement portion, a mask is formed in a region corresponding to the outer portion. Thus, the formation of the recess by etching and the separation of the light receiving portion, the first pad electrode arrangement portion, and the second pad electrode arrangement portion can be controlled appropriately. As a result, the yield in manufacturing the semiconductor light receiving element can be increased.

また、第１パッド電極及び第２パッド電極に、バンプ電極が配置されることが好ましい。この場合、配線抵抗を増加させることなく、半導体受光素子を実装することができる。なお、第１パッド電極及び第２パッド電極にバンプ電極を配置したとしても、上述したように、受光領域がバンプ電極の影に入るのを防ぐことができ、光検出を適切に行うことができる。   Moreover, it is preferable that a bump electrode is disposed on the first pad electrode and the second pad electrode. In this case, the semiconductor light receiving element can be mounted without increasing the wiring resistance. Even if the bump electrodes are arranged on the first pad electrode and the second pad electrode, as described above, the light receiving region can be prevented from entering the shadow of the bump electrode, and light detection can be performed appropriately. .

また、キャップ層側が光入射面とされ、受光領域を覆うように反射防止膜が形成されていることが好ましい。この場合、いわゆる表面入射型の半導体受光素子を実現できる。また、受光領域に入射しようとする光の反射が防止されるので、光感度を向上することができる。   Moreover, it is preferable that the cap layer side is a light incident surface and an antireflection film is formed so as to cover the light receiving region. In this case, a so-called front-illuminated semiconductor light receiving element can be realized. Further, since reflection of light entering the light receiving region is prevented, light sensitivity can be improved.

また、半絶縁性基板側が光入射面とされ、受光領域を覆うように光反射膜が形成されていることが好ましい。この場合、いわゆる裏面入射型の半導体受光素子を実現できる。また、光反射膜からの反射光も光吸収層に入射するので、光感度を向上することができる。   The semi-insulating substrate side is preferably a light incident surface, and a light reflecting film is preferably formed so as to cover the light receiving region. In this case, a so-called back-illuminated semiconductor light receiving element can be realized. Moreover, since the reflected light from the light reflecting film also enters the light absorbing layer, the photosensitivity can be improved.

本発明によれば、高速応答特性に優れ、光検出を適切に行うことが可能な半導体受光素子を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, it is excellent in a high-speed response characteristic and can provide the semiconductor light receiving element which can perform an optical detection appropriately.

本発明の実施形態に係る半導体受光素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   A semiconductor light receiving element according to an embodiment of the present invention will be described with reference to the drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

（第１実施形態）
図１は、第１実施形態に係る半導体受光素子を示す概略平面図である。図２は、図１におけるII−II線に沿った断面構成を説明するための模式図である。なお、図１においては、バンプ電極４１の図示を省略している。 (First embodiment)
FIG. 1 is a schematic plan view showing the semiconductor light receiving element according to the first embodiment. FIG. 2 is a schematic diagram for explaining a cross-sectional configuration along the line II-II in FIG. In FIG. 1, the illustration of the bump electrode 41 is omitted.

半導体受光素子ＰＤ１は、半絶縁性基板１を備えている。半絶縁性基板１は、その厚みが３００〜５００μｍであり、Ｆｅがドープされた高抵抗ＩｎＰからなる。この半導体受光素子ＰＤ１は、半絶縁性ＩｎＰ基板を用いた、波長帯１．３μｍ、１．５μｍの光通信用受光素子である。   The semiconductor light receiving element PD1 includes a semi-insulating substrate 1. The semi-insulating substrate 1 has a thickness of 300 to 500 μm and is made of high resistance InP doped with Fe. The semiconductor light-receiving element PD1 is a light-receiving element for optical communication having a wavelength band of 1.3 μm and 1.5 μm using a semi-insulating InP substrate.

半導体受光素子ＰＤ１は、半絶縁性基板１上に、受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１を有している。受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１は、互いに分離された状態で配置されている。   The semiconductor light receiving element PD1 has a light receiving portion 11, a first pad electrode placement portion 21, and a second pad electrode placement portion 31 on the semi-insulating substrate 1. The light receiving unit 11, the first pad electrode arrangement unit 21, and the second pad electrode arrangement unit 31 are arranged in a state of being separated from each other.

受光部１１は、ｎ型（第一導電型）の高濃度キャリア層３ａ、ｎ型の光吸収層５ａ及びｎ型のキャップ層７ａを含んでメサ状（本実施形態においては、円錐台状）とされている。キャップ層７ａには、ｐ型（第２導電型）の受光領域９が形成されている。受光部１１の頂部、及び、受光領域９は、光入射方向から見て、円形状を呈している。   The light receiving portion 11 includes an n-type (first conductivity type) high-concentration carrier layer 3a, an n-type light absorption layer 5a, and an n-type cap layer 7a (in this embodiment, a truncated cone shape). It is said that. A p-type (second conductivity type) light-receiving region 9 is formed in the cap layer 7a. The top of the light receiving unit 11 and the light receiving region 9 have a circular shape when viewed from the light incident direction.

受光部１１の頂部には、光入射方向から見て受光領域９の外側に、窪み部１３が形成されている。窪み部１３は、高濃度キャリア層３ａに達し、受光領域９を囲むように溝状に形成されている。これにより、受光部１１は、受光領域９を含んでメサ状とされた内側部分１１ａと、当該内側部分１１ａを囲むように位置する外側部分１１ｂとを含んで構成されることとなる。窪み部１３は、光入射方向から見て、受光領域９の縁に沿い且つ受光部１１の頂部の一部（第１パッド電極配置部２１近傍部分）を残すようにＣの字状に形成されている。   A depression 13 is formed on the top of the light receiving portion 11 outside the light receiving region 9 when viewed from the light incident direction. The depression 13 reaches the high concentration carrier layer 3 a and is formed in a groove shape so as to surround the light receiving region 9. As a result, the light receiving unit 11 includes a mesa-shaped inner portion 11a including the light receiving region 9 and an outer portion 11b positioned so as to surround the inner portion 11a. The recessed portion 13 is formed in a C shape so as to leave a part of the top of the light receiving portion 11 (a portion near the first pad electrode arrangement portion 21) along the edge of the light receiving region 9 when viewed from the light incident direction. ing.

受光領域９の表面（光入射面）側には、環状のコンタクト電極１５が配置されている。このコンタクト電極１５は、受光領域９と電気的に接続されている。コンタクト電極１５はＴｉ−Ｐｔ−Ａｕからなり、その厚みは１０００ｎｍ程度である。なお、コンタクト電極１５は、図２において、受光領域９（キャップ層７ａ）に埋め込まれるように配置されているが、これに限られることなく、受光領域９（キャップ層７ａ）の上に配置するようにしてもよい。   An annular contact electrode 15 is disposed on the surface (light incident surface) side of the light receiving region 9. The contact electrode 15 is electrically connected to the light receiving region 9. The contact electrode 15 is made of Ti—Pt—Au and has a thickness of about 1000 nm. In FIG. 2, the contact electrode 15 is disposed so as to be embedded in the light receiving region 9 (cap layer 7a), but is not limited thereto, and is disposed on the light receiving region 9 (cap layer 7a). You may do it.

窪み部１３の底部には、コンタクト電極１７が配置されている。このコンタクト電極１７は、高濃度キャリア層３ａと電気的に接続されている。コンタクト電極１７はＡｕ−Ｇｅ／Ｎｉ／Ａｕの積層体からなり、その厚みは１０００ｎｍ程度である。コンタクト電極１７も、窪み部１３と同様に、光入射方向から見て、Ｃの字状に形成されることとなる。   A contact electrode 17 is disposed at the bottom of the recess 13. The contact electrode 17 is electrically connected to the high concentration carrier layer 3a. The contact electrode 17 is made of a laminate of Au—Ge / Ni / Au and has a thickness of about 1000 nm. The contact electrode 17 is also formed in a C shape when viewed from the light incident direction, similarly to the recessed portion 13.

受光部１１の表面側には、受光領域９を覆うようにパッシベーション膜１９が形成されている。本実施形態において、パッシベーション膜１９は反射防止膜として機能する。このため、パッシベーション膜１９の厚みは、パッシベーション膜１９の屈折率をｎとし、受光波長をλとすると、λ／４ｎに設定されている。例えば、波長帯１．３μｍ、１．５μｍの光通信用受光素子の場合、パッシベーション膜１９の厚みは、１２００〜２４００Åとなる。なお、パッシベーション膜１９とは別に反射防止膜を形成するように構成してもよい。   A passivation film 19 is formed on the surface side of the light receiving unit 11 so as to cover the light receiving region 9. In the present embodiment, the passivation film 19 functions as an antireflection film. Therefore, the thickness of the passivation film 19 is set to λ / 4n, where n is the refractive index of the passivation film 19 and λ is the light receiving wavelength. For example, in the case of a light receiving element for optical communication with wavelength bands of 1.3 μm and 1.5 μm, the thickness of the passivation film 19 is 1200 to 2400 mm. Note that an antireflection film may be formed separately from the passivation film 19.

第１パッド電極配置部２１及び第２パッド電極配置部３１は、ｎ型の高濃度キャリア層３ｂ、ｎ型の光吸収層５ｂ及びｎ型のキャップ層７ｂを含んでメサ状（本実施形態においては、円錐台状）とされている。第１パッド電極配置部２１及び第２パッド電極配置部３１の頂部は、光入射方向から見て、円形状を呈している。   The first pad electrode arrangement portion 21 and the second pad electrode arrangement portion 31 include an n-type high-concentration carrier layer 3b, an n-type light absorption layer 5b, and an n-type cap layer 7b. Is a frustoconical shape). The tops of the first pad electrode placement portion 21 and the second pad electrode placement portion 31 have a circular shape when viewed from the light incident direction.

第１パッド電極配置部２１の頂部には、パッシベーション膜１９の上に第１パッド電極２３が配置されている。第２パッド電極配置部３１の頂部には、パッシベーション膜１９の上に第２パッド電極３３が配置されている。第１パッド電極２３及び第２パッド電極３３はＴｉ−Ｐｔ−Ａｕからなり、その厚みは１．５μｍ程度である。第１パッド電極２３及び第２パッド電極３３は、半絶縁性基板１からの高さが略同じとされ、光入射方向から見て円形状を呈している。第１パッド電極２３及び第２パッド電極３３のそれぞれには、図２に示されるように、バンプ電極４１が配置される。   A first pad electrode 23 is disposed on the passivation film 19 at the top of the first pad electrode placement portion 21. A second pad electrode 33 is arranged on the passivation film 19 on the top of the second pad electrode arrangement portion 31. The first pad electrode 23 and the second pad electrode 33 are made of Ti—Pt—Au, and the thickness thereof is about 1.5 μm. The first pad electrode 23 and the second pad electrode 33 have substantially the same height from the semi-insulating substrate 1 and have a circular shape when viewed from the light incident direction. As shown in FIG. 2, a bump electrode 41 is disposed on each of the first pad electrode 23 and the second pad electrode 33.

高濃度キャリア層３ａ，３ｂはキャリア濃度が３×１０１８／ｃｍ３程度のＩｎＰからなり、その厚みは２μｍ程度である。光吸収層５ａ，５ｂは、キャリア濃度が７×１０１４／ｃｍ３程度のＩｎＧａＡｓからなり、その厚みは２．５μｍ程度である。キャップ層７ａ，７ｂは、キャリア濃度が８×１０１５／ｃｍ３程度のＩｎＰからなり、その厚みは１μｍ程度である。 The high-concentration carrier layers 3a and 3b are made of InP having a carrier concentration of about 3 × 10 18 / cm 3 and have a thickness of about 2 μm. The light absorption layers 5a and 5b are made of InGaAs having a carrier concentration of about 7 × 10 14 / cm 3 and have a thickness of about 2.5 μm. The cap layers 7a and 7b are made of InP having a carrier concentration of about 8 × 10 15 / cm 3 and have a thickness of about 1 μm.

受光領域９は、キャップ層７ａの所望の領域にＺｎを熱拡散させ、当該領域をｐ型に反転させたものであり、その深さは１．２μｍ程度である。受光領域９の径は、３０〜５０μｍφである。窪み部１３（溝）の幅は、５μｍ程度である。   The light receiving region 9 is obtained by thermally diffusing Zn in a desired region of the cap layer 7a and inverting the region into p-type, and its depth is about 1.2 μm. The diameter of the light receiving region 9 is 30 to 50 μmφ. The width of the recess 13 (groove) is about 5 μm.

コンタクト電極１５と第１パッド電極２３とは、第１配線電極４３により電気的に接続されている。第１配線電極４３は、受光部１１と第１パッド電極配置部２１との間にわたり、パッシベーション膜１９の上に配置されている。第１配線電極４３は、受光部１１における窪み部１３が形成されていない領域の上を通って、受光部１１の側面、受光部１１と第１パッド電極配置部２１との間における半絶縁性基板１の表面及び第１パッド電極配置部２１の側面に沿うように伸びている。第１配線電極４３はＴｉ−Ｐｔ−Ａｕからなり、その厚みは１．５μｍ程度である。第１配線電極４３における受光部１１上に位置する部分は、受光領域９を覆うことなくコンタクト電極１５上に位置し、環状とされている。   The contact electrode 15 and the first pad electrode 23 are electrically connected by a first wiring electrode 43. The first wiring electrode 43 is arranged on the passivation film 19 between the light receiving unit 11 and the first pad electrode arrangement unit 21. The first wiring electrode 43 passes over a region of the light receiving portion 11 where the hollow portion 13 is not formed, and is semi-insulating between the side surface of the light receiving portion 11 and between the light receiving portion 11 and the first pad electrode arrangement portion 21. The substrate 1 extends along the surface of the substrate 1 and the side surface of the first pad electrode arrangement portion 21. The first wiring electrode 43 is made of Ti—Pt—Au and has a thickness of about 1.5 μm. A portion of the first wiring electrode 43 positioned on the light receiving portion 11 is positioned on the contact electrode 15 without covering the light receiving region 9 and is annular.

第１配線電極４３は、その一端がパッシベーション膜１９に形成されたコンタクトホール１９ａを通してコンタクト電極１５に接続され、その他端が第１パッド電極２３に接続される。これにより、受光領域９は、コンタクト電極１５及び第１配線電極４３を通して第１パッド電極２３（バンプ電極４１）に電気的に接続される。即ち、受光領域９側の電極の取り出しは、コンタクト電極１５、第１配線電極４３、第１パッド電極２３及びバンプ電極４１により実現される。   One end of the first wiring electrode 43 is connected to the contact electrode 15 through a contact hole 19 a formed in the passivation film 19, and the other end is connected to the first pad electrode 23. Thereby, the light receiving region 9 is electrically connected to the first pad electrode 23 (bump electrode 41) through the contact electrode 15 and the first wiring electrode 43. That is, the extraction of the electrode on the light receiving region 9 side is realized by the contact electrode 15, the first wiring electrode 43, the first pad electrode 23 and the bump electrode 41.

コンタクト電極１７と第２パッド電極３３とは、第２配線電極４５により電気的に接続されている。第２配線電極４５は、受光部１１の窪み部１３と第２パッド電極配置部３１との間にわたり、パッシベーション膜１９の上に配置されている。第２配線電極４５における受光部１１上に位置する部分は、第１配線電極４３と接触しないように、光入射方向から見てＣの字状に形成されている。第２配線電極４５は、窪み部１３を構成する側面、受光部１１の側面、受光部１１と第２パッド電極配置部３１との間における半絶縁性基板１の表面及び第２パッド電極配置部３１の側面に沿うように伸びている。第２配線電極４５はＴｉ−Ｐｔ−Ａｕからなり、その厚みは１．５μｍ程度である。   The contact electrode 17 and the second pad electrode 33 are electrically connected by a second wiring electrode 45. The second wiring electrode 45 is arranged on the passivation film 19 between the recess 13 of the light receiving unit 11 and the second pad electrode arrangement unit 31. A portion of the second wiring electrode 45 located on the light receiving portion 11 is formed in a C shape when viewed from the light incident direction so as not to contact the first wiring electrode 43. The second wiring electrode 45 includes a side surface constituting the depression 13, a side surface of the light receiving unit 11, a surface of the semi-insulating substrate 1 between the light receiving unit 11 and the second pad electrode arrangement unit 31, and a second pad electrode arrangement unit. It extends along the side surface of 31. The second wiring electrode 45 is made of Ti—Pt—Au and has a thickness of about 1.5 μm.

第２配線電極４５は、その一端がパッシベーション膜１９に形成されたコンタクトホール１９ａを通してコンタクト電極１７に接続され、その他端が第２パッド電極３３に接続される。これにより、高濃度キャリア層３ａは、コンタクト電極１７及び第２配線電極４５を通して第２パッド電極３３（バンプ電極４１）に電気的に接続される。即ち、高濃度キャリア層３ａ側の電極の取り出しは、コンタクト電極１７、第２配線電極４５、第２パッド電極３３及びバンプ電極４１により実現される。   The second wiring electrode 45 has one end connected to the contact electrode 17 through a contact hole 19 a formed in the passivation film 19 and the other end connected to the second pad electrode 33. Thereby, the high concentration carrier layer 3 a is electrically connected to the second pad electrode 33 (bump electrode 41) through the contact electrode 17 and the second wiring electrode 45. That is, the extraction of the electrode on the high concentration carrier layer 3 a side is realized by the contact electrode 17, the second wiring electrode 45, the second pad electrode 33, and the bump electrode 41.

次に、上述した構成の半導体受光素子ＰＤ１の製造方法について、図３〜図９を参照して説明する。図３〜図９は、第１実施形態に係る半導体受光素子の製造方法を説明するための説明図であり、半導体受光素子の縦断面構成を示している。   Next, a method for manufacturing the semiconductor light receiving element PD1 having the above-described configuration will be described with reference to FIGS. 3 to 9 are explanatory views for explaining the method of manufacturing the semiconductor light receiving element according to the first embodiment, and show a longitudinal sectional configuration of the semiconductor light receiving element.

本製造方法では、以下の工程（１）〜（８）を順次実行する。   In this manufacturing method, the following steps (1) to (8) are sequentially performed.

工程（１）
まず、厚みが３００〜５００μｍの半絶縁性基板１を用意する。半絶縁性基板１の一方の主面（表面）側に、ハイドライド気相成長法、クロライド成長法、有機金属気相成長法（ＭＯＶＰＥ法）又は分子線成長法（ＭＢＥ法）等により、ｎ型の高濃度キャリア層３、ｎ型の光吸収層５及びｎ型のキャップ層７を順次成長させて、積層する（図３参照）。高濃度キャリア層３はキャリア濃度が３×１０１８／ｃｍ３程度のＩｎＰからなり、その厚みは２μｍ程度である。光吸収層５は、キャリア濃度が７×１０１４／ｃｍ３程度のＩｎＧａＡｓからなり、その厚みは２．５μｍ程度である。キャップ層７は、キャリア濃度が８×１０１５／ｃｍ３程度のＩｎＰからなり、その厚みは１μｍ程度である。 Process (1)
First, a semi-insulating substrate 1 having a thickness of 300 to 500 μm is prepared. On one main surface (surface) side of the semi-insulating substrate 1, n-type is formed by hydride vapor phase growth method, chloride growth method, metal organic vapor phase growth method (MOVPE method) or molecular beam growth method (MBE method). The high-concentration carrier layer 3, the n-type light absorption layer 5, and the n-type cap layer 7 are sequentially grown and stacked (see FIG. 3). The high concentration carrier layer 3 is made of InP having a carrier concentration of about 3 × 10 18 / cm 3 and has a thickness of about 2 μm. The light absorption layer 5 is made of InGaAs having a carrier concentration of about 7 × 10 14 / cm 3 and has a thickness of about 2.5 μm. The cap layer 7 is made of InP having a carrier concentration of about 8 × 10 15 / cm 3 and has a thickness of about 1 μm.

工程（２）
次に、キャップ層７上に、ＳｉＯ２又はＳｉＮＸからなる膜５１を形成する。そして、受光領域９を形成する予定位置に存在する膜５１をパターニングする（図４参照）。膜５１は、後工程にて受光領域９を形成するためのマスクとして利用する。 Process (2)
Next, a film 51 made of SiO 2 or SiN X is formed on the cap layer 7. And the film | membrane 51 which exists in the plan position which forms the light reception area | region 9 is patterned (refer FIG. 4). The film 51 is used as a mask for forming the light receiving region 9 in a later process.

工程（３）
次に、キャップ層７上にパターン化された膜５１をマスクとして、不純物（例えば、Ｚｎ等）を熱拡散させ、キャップ層７の一部をｐ型に反転させる。これにより、受光領域９が形成されることとなる（図４参照）。そして、膜５１をバッファドフッ酸（ＢＨＦ）により除去する。 Step (3)
Next, using the film 51 patterned on the cap layer 7 as a mask, impurities (for example, Zn or the like) are thermally diffused to invert part of the cap layer 7 to p-type. As a result, the light receiving region 9 is formed (see FIG. 4). Then, the film 51 is removed with buffered hydrofluoric acid (BHF).

工程（４）
次に、キャップ層７上に、窪み部１３を形成する予定位置に開口を有するレジスト膜５３を形成する。レジスト膜５３の形成は、フォトリソグラフィ法を用いることができる。そして、レジスト膜５３をマスクとして、Ｂｒ２とメタノールとの混合液により高濃度キャリア層３が露出するまでエッチング（ウエットエッチング）する。これにより、窪み部１３が形成されることとなる（図５参照）。続いて、レジスト膜５３を除去（リフトオフ）する。 Step (4)
Next, a resist film 53 having an opening at a position where the depression 13 is to be formed is formed on the cap layer 7. The resist film 53 can be formed by a photolithography method. Then, using the resist film 53 as a mask, etching (wet etching) is performed with a mixed solution of Br 2 and methanol until the high concentration carrier layer 3 is exposed. Thereby, the hollow part 13 will be formed (refer FIG. 5). Subsequently, the resist film 53 is removed (lifted off).

工程（５）
次に、キャップ層７上に、所望の位置に開口を有するレジスト膜５５を形成する。レジスト膜５５の形成は、フォトリソグラフィ法を用いることができる。そして、レジスト膜５５をマスクとして、Ｂｒとメタノールとの混合液により半絶縁性基板１が露出するまでエッチング（ウエットエッチング）し、窪み部を形成する。これにより、受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１が互いに電気的に分離されてメサ状に形成される（図６参照）。すなわち、受光部１１が高濃度キャリア層３ａ、光吸収層５ａ及びキャップ層７ａを含み、第１パッド電極配置部２１及び第２パッド電極配置部３１が高濃度キャリア層３ｂ、光吸収層５ｂ及びキャップ層７ｂを含むこととなる。このとき、外側部分１１ｂに対応する位置にレジスト膜５５を存在させておくことにより、深さ方向だけでなく横方向へのエッチングの進行を適切に制御することができ、窪み部１３の形成、及び、受光部１１と第１パッド電極配置部２１と第２パッド電極配置部３１との分離を適切に行うことができる。この結果、半導体受光素子ＰＤ１を製造する際の歩留まりを高くすることができる。続いて、レジスト膜５５を除去する。 Step (5)
Next, a resist film 55 having an opening at a desired position is formed on the cap layer 7. The resist film 55 can be formed by a photolithography method. Then, using the resist film 55 as a mask, etching (wet etching) is performed with a mixed solution of Br and methanol until the semi-insulating substrate 1 is exposed, thereby forming a recess. As a result, the light receiving unit 11, the first pad electrode arrangement unit 21, and the second pad electrode arrangement unit 31 are electrically separated from each other and formed in a mesa shape (see FIG. 6). That is, the light receiving unit 11 includes the high concentration carrier layer 3a, the light absorption layer 5a, and the cap layer 7a, and the first pad electrode arrangement unit 21 and the second pad electrode arrangement unit 31 include the high concentration carrier layer 3b, the light absorption layer 5b, and The cap layer 7b is included. At this time, by allowing the resist film 55 to exist at a position corresponding to the outer portion 11b, it is possible to appropriately control the progress of etching in the lateral direction as well as in the depth direction. In addition, the light receiving unit 11, the first pad electrode arrangement unit 21, and the second pad electrode arrangement unit 31 can be appropriately separated. As a result, it is possible to increase the yield when manufacturing the semiconductor light receiving element PD1. Subsequently, the resist film 55 is removed.

工程（６）
次に、窪み部１３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、窪み部１３が形成されることにより露出した高濃度キャリア層３（３ａ）上に、蒸着とリフトオフ法とによりＡｕ−Ｇｅ／Ｎｉ／Ａｕからなるコンタクト電極１７を形成する（図７参照）。また、コンタクト電極１５を形成する予定位置に開口を有するようにレジスト膜を再度形成し直し、当該レジスト膜をマスクとして、受光領域９に蒸着とリフトオフ法とによりＴｉ−Ｐｔ−Ａｕからなるコンタクト電極１５を形成する（同じく図７参照）。続いて、上記レジスト膜を除去する。なお、コンタクト電極１５は、図７において、受光領域９（キャップ層７ａ）に埋め込まれるように形成しているが、これに限られることなく、受光領域９（キャップ層７ａ）の表面上に形成するようにしてもよい。 Step (6)
Next, a resist film (not shown) having an opening at a position corresponding to the depression 13 is formed. Then, using this resist film as a mask, a contact electrode 17 made of Au—Ge / Ni / Au is formed on the high-concentration carrier layer 3 (3a) exposed by forming the depression 13 by vapor deposition and a lift-off method. Form (see FIG. 7). Further, a resist film is formed again so as to have an opening at a position where the contact electrode 15 is to be formed, and the contact electrode made of Ti—Pt—Au is formed on the light receiving region 9 by vapor deposition and lift-off using the resist film as a mask. 15 is formed (see also FIG. 7). Subsequently, the resist film is removed. In FIG. 7, the contact electrode 15 is formed so as to be embedded in the light receiving region 9 (cap layer 7a), but is not limited thereto, and is formed on the surface of the light receiving region 9 (cap layer 7a). You may make it do.

工程（７）
次に、プラズマ化学気相蒸着（Plasma Chemical Vapor Deposition：ＰＣＶＤ）法により、表面にＳｉＮＸからなるパッシベーション膜１９を形成する。そして、コンタクト電極１５，１７に対応する位置に開口を有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクとして、パッシベーション膜１９にコンタクトホール１９ａを形成する（図８参照）。続いて、上記レジスト膜を除去する。 Step (7)
Next, a passivation film 19 made of SiN X is formed on the surface by a plasma chemical vapor deposition (PCVD) method. Then, a resist film (not shown) having an opening at a position corresponding to the contact electrodes 15 and 17 is formed, and a contact hole 19a is formed in the passivation film 19 using the resist film as a mask (see FIG. 8). Subsequently, the resist film is removed.

工程（８）
次に、第１パッド電極２３、第２パッド電極３３、第１配線電極４３及び第２配線電極４５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ−Ｐｔ−Ａｕからなる第１パッド電極２３、第２パッド電極３３、第１配線電極４３及び第２配線電極４５を形成する（図９参照）。ここで、第１パッド電極２３と第１配線電極４３とは一体に形成されることとなり、第２パッド電極３３と第２配線電極４５とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターし、第１パッド電極２３及び第２パッド電極３３のコンタクトを良くする。 Step (8)
Next, a resist film (not shown) having openings at positions corresponding to the first pad electrode 23, the second pad electrode 33, the first wiring electrode 43, and the second wiring electrode 45 is formed. Then, the first pad electrode 23, the second pad electrode 33, the first wiring electrode 43, and the second wiring electrode 45 made of Ti—Pt—Au are formed by lift-off using this resist film as a mask (see FIG. 9). ). Here, the first pad electrode 23 and the first wiring electrode 43 are integrally formed, and the second pad electrode 33 and the second wiring electrode 45 are integrally formed. Subsequently, the resist film is removed. Thereafter, sintering is performed in an H 2 atmosphere to improve contact between the first pad electrode 23 and the second pad electrode 33.

これらの工程（１）〜（８）により、図１及び図２に示された構成の半導体受光素子ＰＤ１が完成する。   By these steps (1) to (8), the semiconductor light receiving element PD1 having the configuration shown in FIGS. 1 and 2 is completed.

なお、バンプ電極４１は、半田ボール搭載法や印刷法で第１パッド電極２３及び第２パッド電極３３に半田を形成し、リフロすることによって得ることができる。また、バンプ電極４１は半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。   The bump electrode 41 can be obtained by forming solder on the first pad electrode 23 and the second pad electrode 33 by a solder ball mounting method or a printing method and performing reflow. The bump electrode 41 is not limited to solder, and may be a gold bump, a nickel bump, a copper bump, or a conductive resin bump containing a metal such as a conductive filler.

以上のように、本第１実施形態においては、受光部１１と第１パッド電極配置部２１と第２パッド電極配置部３１とが分離されているので、寄生容量をより一層低減することができる。また、受光部１１に高濃度キャリア層３ａに達する窪み部１３を形成し、当該窪み部１３を通して高濃度キャリア層３ａと第２パッド電極３３とを第２配線電極４５により電気的に接続することにより、受光部１１の高濃度キャリア層３ａから電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。これらの結果、高速応答特性に優れた半導体受光素子ＰＤ１を実現することができる。   As described above, in the first embodiment, since the light receiving unit 11, the first pad electrode arrangement unit 21, and the second pad electrode arrangement unit 31 are separated, the parasitic capacitance can be further reduced. . Further, a recess 13 reaching the high concentration carrier layer 3 a is formed in the light receiving section 11, and the high concentration carrier layer 3 a and the second pad electrode 33 are electrically connected through the recess 13 by the second wiring electrode 45. Thus, the electrode is directly drawn out from the high concentration carrier layer 3a of the light receiving unit 11, and the series resistance can be greatly reduced. As a result, the semiconductor light-receiving element PD1 having excellent high-speed response characteristics can be realized.

ところで、受光領域９の径（面積）を大きくすると、素子容量も大きくなり、高周波信号の伝達障害の度合いを示すＣＲ積が大きくなってしまう。しかしながら、本実施形態によれば、上述したように直列抵抗が大幅に低減されるので、ＣＲ積が小さくなる。このため、ＣＲ積を同程度に維持する、すなわち高速応答特性を同程度に維持するのであれば、本実施形態を採用することで、受光領域９の面積を大きくすることができる。   By the way, when the diameter (area) of the light receiving region 9 is increased, the element capacity also increases, and the CR product indicating the degree of high-frequency signal transmission failure increases. However, according to the present embodiment, since the series resistance is greatly reduced as described above, the CR product is reduced. Therefore, if the CR product is maintained at the same level, that is, the high-speed response characteristics are maintained at the same level, the area of the light receiving region 9 can be increased by adopting the present embodiment.

また、本第１実施形態においては、第１パッド電極配置部２１及び第２パッド電極配置部３１のそれぞれが高濃度キャリア層３ｂ、光吸収層５ｂ及びキャップ層７ｂを含んでいるので、第１パッド電極２３と第２パッド電極３３とを同じ高さに配置することも容易となり、半導体受光素子ＰＤ１の実装をバンプボンディングにて行うことが可能となる。   In the first embodiment, each of the first pad electrode arrangement portion 21 and the second pad electrode arrangement portion 31 includes the high-concentration carrier layer 3b, the light absorption layer 5b, and the cap layer 7b. It becomes easy to arrange the pad electrode 23 and the second pad electrode 33 at the same height, and the semiconductor light-receiving element PD1 can be mounted by bump bonding.

また、本第１実施形態においては、第１パッド電極配置部２１だけでなく、第２パッド電極配置部３１も受光部１１と分離されているので、受光部１１（受光領域９）と第１パッド電極２３との間隔及び受光部１１（受光領域９）と第２パッド電極３３との間隔が比較的広くなる。このため、半導体受光素子ＰＤ１をバンプボンディングにて実装する場合でも、受光領域９がバンプ電極４１の影に入るのを防ぐことができ、光検出を適切に行うことができる。また、上記特許文献１〜３に比して、受光部１１と第２パッド電極２３との間隔が広くなる分、配線長が長くなって直列抵抗が大きくなってしまう。しかしながら、上述したように高濃度キャリア層３ａから電極が直接引き出されて直列抵抗が大幅に低減されていることから、配線長が長くなることによる直列抵抗の増加の影響は少ない。   In the first embodiment, since not only the first pad electrode placement portion 21 but also the second pad electrode placement portion 31 is separated from the light receiving portion 11, the light receiving portion 11 (light receiving region 9) and the first pad electrode placement portion 31 are separated from the first pad electrode placement portion 21. The distance between the pad electrode 23 and the distance between the light receiving unit 11 (light receiving region 9) and the second pad electrode 33 are relatively wide. For this reason, even when the semiconductor light receiving element PD1 is mounted by bump bonding, the light receiving region 9 can be prevented from entering the shadow of the bump electrode 41, and light detection can be performed appropriately. Further, as compared with Patent Documents 1 to 3, the distance between the light receiving unit 11 and the second pad electrode 23 is increased, so that the wiring length is increased and the series resistance is increased. However, as described above, since the electrode is directly drawn from the high-concentration carrier layer 3a and the series resistance is greatly reduced, the influence of the increase in the series resistance due to the increase in the wiring length is small.

また、本第１実施形態においては、窪み部１３は、受光領域９を囲むように溝状に形成されている。これにより、受光部１１の高濃度キャリア層３ａと第２配線電極４５（コンタクト電極１７）との接続面積が大きくなり、直列抵抗をより一層低減することができる。   In the first embodiment, the recess 13 is formed in a groove shape so as to surround the light receiving region 9. Thereby, the connection area of the high concentration carrier layer 3a of the light receiving part 11 and the second wiring electrode 45 (contact electrode 17) is increased, and the series resistance can be further reduced.

また、本第１実施形態においては、第１パッド電極２３及び第２パッド電極３３に、バンプ電極４１が配置される。これにより、配線抵抗を増加させることなく、半導体受光素子ＰＤ１を実装することができる。なお、第１パッド電極２３及び第２パッド電極３３にバンプ電極４１を配置したとしても、上述したように、受光領域９がバンプ電極４１の影に入るのを防ぐことができるため、光検出を適切に行うことができる。   In the first embodiment, the bump electrode 41 is disposed on the first pad electrode 23 and the second pad electrode 33. Thereby, the semiconductor light receiving element PD1 can be mounted without increasing the wiring resistance. Even if the bump electrode 41 is arranged on the first pad electrode 23 and the second pad electrode 33, the light receiving region 9 can be prevented from entering the shadow of the bump electrode 41 as described above, so that light detection can be performed. Can be done appropriately.

また、本第１実施形態においては、キャップ層７ａ側が光入射面とされ、受光領域９を覆うように反射防止膜としてのパッシベーション膜１９が形成されている。これにより、いわゆる表面入射型の半導体受光素子を実現できる。また、受光領域９に入射しようとする光の反射が防止されるので、光感度を向上することができる。   In the first embodiment, the cap layer 7 a side is a light incident surface, and a passivation film 19 as an antireflection film is formed so as to cover the light receiving region 9. As a result, a so-called front-illuminated semiconductor light-receiving element can be realized. In addition, since reflection of light entering the light receiving region 9 is prevented, light sensitivity can be improved.

（第２実施形態）
図１０は、第２実施形態に係る半導体受光素子を示す概略平面図である。図１１は、図１０におけるXI−XI線に沿った断面構成を説明するための模式図である。なお、図１０においては、バンプ電極４１の図示を省略している。 (Second Embodiment)
FIG. 10 is a schematic plan view showing a semiconductor light receiving element according to the second embodiment. FIG. 11 is a schematic diagram for explaining a cross-sectional configuration along the line XI-XI in FIG. 10. In FIG. 10, the illustration of the bump electrode 41 is omitted.

半導体受光素子ＰＤ２は、半絶縁性基板１を備えている。半絶縁性基板１は、その厚みが５０〜１００μｍであり、Ｆｅがドープされた高抵抗ＩｎＰからなる。この半導体受光素子ＰＤ２は、半導体受光素子ＰＤ１と同様に、半絶縁性ＩｎＰ基板を用いた、波長帯１．３μｍ、１．５μｍの光通信用受光素子である。   The semiconductor light receiving element PD2 includes a semi-insulating substrate 1. The semi-insulating substrate 1 has a thickness of 50 to 100 μm and is made of high resistance InP doped with Fe. The semiconductor light receiving element PD2 is a light receiving element for optical communication having a wavelength band of 1.3 μm and 1.5 μm, using a semi-insulating InP substrate, like the semiconductor light receiving element PD1.

半導体受光素子ＰＤ２は、半絶縁性基板１上に、受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１を有している。受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１は、互いに分離された状態で配置されている。   The semiconductor light receiving element PD2 includes a light receiving portion 11, a first pad electrode placement portion 21, and a second pad electrode placement portion 31 on the semi-insulating substrate 1. The light receiving unit 11, the first pad electrode arrangement unit 21, and the second pad electrode arrangement unit 31 are arranged in a state of being separated from each other.

半絶縁性基板１における受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１が配置された側とは反対側の面（光入射面）には、光反射防止膜６１が形成されている。光反射防止膜６１は、例えばＳｉＮＸからなる。光反射防止膜６１の厚みは、第１実施形態におけるパッシベーション膜１９と同様に、光反射防止膜６１の屈折率をｎとし、受光波長をλとすると、λ／４ｎに設定されている。例えば、波長帯１．３μｍ、１．５μｍの光通信用受光素子の場合、光反射防止膜６１の厚みは、１２００〜２４００Åとなる。 On the surface (light incident surface) opposite to the side on which the light receiving portion 11, the first pad electrode placement portion 21 and the second pad electrode placement portion 31 are placed in the semi-insulating substrate 1, a light reflection preventing film 61 is provided. Is formed. The light reflection preventing film 61 is made of, for example, SiN X. Similar to the passivation film 19 in the first embodiment, the thickness of the antireflection film 61 is set to λ / 4n, where n is the refractive index of the antireflection film 61 and λ is the light receiving wavelength. For example, in the case of a light receiving element for optical communication having wavelength bands of 1.3 μm and 1.5 μm, the thickness of the light reflection preventing film 61 is 1200 to 2400 mm.

第１配線電極４３における受光部１１上に位置する部分は、受光領域９を覆うように当該受光領域９上に位置し、円形状を呈している。本実施形態において、第１配線電極４３における受光部１１上に位置する部分は、光反射膜として機能する。なお、第１配線電極４３とは別に光反射膜を形成するように構成してもよい。   A portion of the first wiring electrode 43 located on the light receiving portion 11 is located on the light receiving region 9 so as to cover the light receiving region 9 and has a circular shape. In this embodiment, the part located on the light receiving part 11 in the first wiring electrode 43 functions as a light reflecting film. Note that a light reflecting film may be formed separately from the first wiring electrode 43.

次に、上述した構成の半導体受光素子ＰＤ２の製造方法について、図１２及び図１３を参照して説明する。図１２及び図１３は、第２実施形態に係る半導体受光素子の製造方法を説明するための説明図であり、半導体受光素子の縦断面構成を示している。   Next, a method for manufacturing the semiconductor light receiving element PD2 having the above-described configuration will be described with reference to FIGS. 12 and 13 are explanatory views for explaining a method of manufacturing the semiconductor light receiving element according to the second embodiment, and show a longitudinal sectional configuration of the semiconductor light receiving element.

本製造方法では、以下の工程（１）〜（９）を順次実行する。但し、工程（１）〜（７）については、上述の第１実施形態における工程（１）〜（７）と同じであり、説明を省略する。   In this manufacturing method, the following steps (1) to (9) are sequentially performed. However, steps (1) to (7) are the same as steps (1) to (7) in the first embodiment described above, and a description thereof is omitted.

工程（８）
次に、第１パッド電極２３、第２パッド電極３３、第１配線電極４３及び第２配線電極４５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ−Ｐｔ−Ａｕからなる第１パッド電極２３、第２パッド電極３３、第１配線電極４３及び第２配線電極４５を形成する（図１２参照）。このとき、第１配線電極４３は受光領域９を覆うように形成される。ここで、第１パッド電極２３と第１配線電極４３とは一体に形成されることとなり、第２パッド電極３３と第２配線電極４５とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。 Step (8)
Next, a resist film (not shown) having openings at positions corresponding to the first pad electrode 23, the second pad electrode 33, the first wiring electrode 43, and the second wiring electrode 45 is formed. Then, the first pad electrode 23, the second pad electrode 33, the first wiring electrode 43, and the second wiring electrode 45 made of Ti—Pt—Au are formed by lift-off using this resist film as a mask (see FIG. 12). ). At this time, the first wiring electrode 43 is formed so as to cover the light receiving region 9. Here, the first pad electrode 23 and the first wiring electrode 43 are integrally formed, and the second pad electrode 33 and the second wiring electrode 45 are integrally formed. Subsequently, the resist film is removed. Thereafter, sintering is performed in an H 2 atmosphere.

工程（９）
次に、半絶縁性基板１を、当該半絶縁性基板１の厚みが５０〜１００μｍとなるように他方の主面（裏面）側から研磨する。そして、プラズマ化学気相蒸着（plasma chemical vapor deposition：ＰＣＶＤ）法により、研磨面にＳｉＮＸからなる光反射防止膜６１を形成する（図１３参照）。 Step (9)
Next, the semi-insulating substrate 1 is polished from the other main surface (back surface) side so that the thickness of the semi-insulating substrate 1 is 50 to 100 μm. Then, an antireflection film 61 made of SiN X is formed on the polished surface by plasma chemical vapor deposition (PCVD) (see FIG. 13).

これらの工程（１）〜（９）により、図１０及び図１１に示された構成の半導体受光素子ＰＤ２が完成する。   By these steps (1) to (9), the semiconductor light receiving element PD2 having the configuration shown in FIGS. 10 and 11 is completed.

以上のように、本第２実施形態においては、上述した第１実施形態と同じく、光検出を適切に行うことができると共に、高速応答特性に優れた半導体受光素子ＰＤ２を実現することができる。   As described above, in the second embodiment, as in the first embodiment described above, it is possible to appropriately perform light detection, and it is possible to realize the semiconductor light receiving element PD2 having excellent high-speed response characteristics.

また、本第２実施形態においては、半絶縁性基板１側が光入射面とされている。これにより、いわゆる裏面入射型の半導体受光素子を実現できる。   In the second embodiment, the semi-insulating substrate 1 side is the light incident surface. Thereby, a so-called back-illuminated semiconductor light receiving element can be realized.

ところで、半絶縁性基板１の厚みは、半絶縁性基板１側からの光の入射を考慮すると、可能な限り薄くしたい。しかしながら、化合物半導体材料は、シリコン（Ｓｉ）半導体材料に比べ、一般的に脆く、バンプ電極４１による組立（実装）工程を想定すると、半絶縁性基板１を極端には薄くすることはできない。このため、半絶縁性基板１にて入射した光が半絶縁性基板１にて吸収され、光感度が低下することが考えられる。そこで、本第２実施形態においては、受光領域９を覆うように第１配線電極４３（光反射膜）が形成されているので、第１配線電極４３にて反射された光も光吸収層５ａに入射することとなる。これにより、半絶縁性基板１による光吸収分を第１配線電極４３からの光反射分にて補うことができ、光感度が低下するのを抑制することができる。   By the way, the thickness of the semi-insulating substrate 1 is desired to be as thin as possible considering the incidence of light from the semi-insulating substrate 1 side. However, compound semiconductor materials are generally more fragile than silicon (Si) semiconductor materials, and the semi-insulating substrate 1 cannot be made extremely thin when an assembly (mounting) process using bump electrodes 41 is assumed. For this reason, it is considered that light incident on the semi-insulating substrate 1 is absorbed by the semi-insulating substrate 1 and the photosensitivity is lowered. Therefore, in the second embodiment, since the first wiring electrode 43 (light reflecting film) is formed so as to cover the light receiving region 9, the light reflected by the first wiring electrode 43 is also light absorbing layer 5a. It will enter into. As a result, the amount of light absorbed by the semi-insulating substrate 1 can be supplemented by the amount of light reflected from the first wiring electrode 43, and the decrease in light sensitivity can be suppressed.

次に、本実施形態の変形例として、図１４〜図１７に基づいて、受光部１１が複数並設された半導体受光素子アレイＰＤ３〜ＰＤ６について説明する。半導体受光素子アレイＰＤ３，ＰＤ５は、いわゆる表面入射型の半導体受光素子アレイである。また。半導体受光素子アレイＰＤ４，ＰＤ６は、いわゆる裏面入射型の半導体受光素子アレイである。   Next, as a modification of the present embodiment, semiconductor light receiving element arrays PD3 to PD6 in which a plurality of light receiving portions 11 are arranged in parallel will be described with reference to FIGS. The semiconductor light receiving element arrays PD3 and PD5 are so-called surface incident type semiconductor light receiving element arrays. Also. The semiconductor light receiving element arrays PD4 and PD6 are so-called back-illuminated semiconductor light receiving element arrays.

半導体受光素子アレイＰＤ３，ＰＤ４は、図１４及び図１５にそれぞれ示されるように、複数の受光部１１、複数の第１パッド電極配置部２１及び複数の第２パッド電極配置部３１がそれぞれ１次元状に配列されている。   As shown in FIGS. 14 and 15, each of the semiconductor light receiving element arrays PD3 and PD4 includes a plurality of light receiving parts 11, a plurality of first pad electrode arrangement parts 21, and a plurality of second pad electrode arrangement parts 31, respectively. Are arranged in a shape.

半導体受光素子アレイＰＤ５，ＰＤ６は、図１６及び図１７にそれぞれ示されるように、複数の受光部１１及び複数の第１パッド電極配置部２１がそれぞれ２次元方向に配列されている。半導体受光素子アレイＰＤ５，ＰＤ６においては、第２パッド電極配置部３１（第２パッド電極３３）は各受光部１１に対して共通化されており、一体に形成されている。なお、第１パッド電極配置部２１を各受光部１１に対して共通化し、一体に形成するように構成してもよい。   In the semiconductor light receiving element arrays PD5 and PD6, as shown in FIGS. 16 and 17, respectively, a plurality of light receiving portions 11 and a plurality of first pad electrode arrangement portions 21 are arranged in a two-dimensional direction. In the semiconductor light receiving element arrays PD5 and PD6, the second pad electrode arrangement portion 31 (second pad electrode 33) is shared by the respective light receiving portions 11 and formed integrally. It should be noted that the first pad electrode arrangement portion 21 may be made common to each light receiving portion 11 and formed integrally.

続いて、図１８〜図２３に基づいて、本実施形態の更なる変形例を説明する。   Subsequently, a further modification of the present embodiment will be described based on FIGS.

図１８に示された半導体受光素子ＰＤ７は、第２配線電極４５の形状に関して、上述した半導体受光素子ＰＤ１と相違する。図１９に示された半導体受光素子ＰＤ８は、第２配線電極４５の形状に関して、上述した半導体受光素子ＰＤ２と相違する。図２０に示された半導体受光素子アレイＰＤ９は、第２配線電極４５の形状に関して、上述した半導体受光素子アレイＰＤ３と相違する。図２１に示された半導体受光素子アレイＰＤ１０は、第２配線電極４５の形状に関して、上述した半導体受光素子アレイＰＤ４と相違する。図２２に示された半導体受光素子アレイＰＤ１１は、第２配線電極４５の形状に関して、上述した半導体受光素子アレイＰＤ５と相違する。図２３に示された半導体受光素子アレイＰＤ１２は、第２配線電極４５の形状に関して、上述した半導体受光素子ＰＤアレイ６と相違する。半導体受光素子アレイＰＤ９〜ＰＤ１２では、第２配線電極４５は各第２パッド電極配置部３１に対して共通化され、一体に形成されている。   The semiconductor light receiving element PD7 shown in FIG. 18 is different from the semiconductor light receiving element PD1 described above with respect to the shape of the second wiring electrode 45. The semiconductor light receiving element PD8 shown in FIG. 19 is different from the semiconductor light receiving element PD2 described above with respect to the shape of the second wiring electrode 45. The semiconductor light receiving element array PD9 shown in FIG. 20 is different from the above-described semiconductor light receiving element array PD3 with respect to the shape of the second wiring electrode 45. The semiconductor light receiving element array PD10 shown in FIG. 21 is different from the above-described semiconductor light receiving element array PD4 with respect to the shape of the second wiring electrode 45. The semiconductor light receiving element array PD11 shown in FIG. 22 is different from the semiconductor light receiving element array PD5 described above with respect to the shape of the second wiring electrode 45. The semiconductor light receiving element array PD12 shown in FIG. 23 is different from the semiconductor light receiving element PD array 6 described above with respect to the shape of the second wiring electrode 45. In the semiconductor light receiving element arrays PD9 to PD12, the second wiring electrode 45 is made common to the second pad electrode arrangement portions 31 and integrally formed.

半導体受光素子ＰＤ７，ＰＤ８及び半導体受光素子アレイＰＤ９〜ＰＤ１２においては、図１８〜図２３に示されるように、第２配線電極４５の面積が大幅に拡大されている。この場合、特に高周波信号を取り扱うにあたり、電源電圧の変動やアース電位の変動等を小さくでき、不必要なノイズの発生を抑制することができる。なお、第１配線電極４３の面積を大幅に拡大して形成するように構成してもよい。   In the semiconductor light receiving elements PD7 and PD8 and the semiconductor light receiving element arrays PD9 to PD12, as shown in FIGS. 18 to 23, the area of the second wiring electrode 45 is greatly enlarged. In this case, especially when a high-frequency signal is handled, fluctuations in the power supply voltage, ground potential, etc. can be reduced, and generation of unnecessary noise can be suppressed. The area of the first wiring electrode 43 may be formed so as to be greatly enlarged.

本発明は、前述した実施形態に限定されるものではない。例えば、半絶縁性基板１、高濃度キャリア層３（３ａ，３ｂ）、光吸収層５（５ａ，５ｂ）、キャップ層７（７ａ，７ｂ）、及び、各電極１５，１７，２３，３３，４３，４５の厚み、用いる材料等は、上述したものに限られない。   The present invention is not limited to the embodiment described above. For example, the semi-insulating substrate 1, the high concentration carrier layer 3 (3a, 3b), the light absorption layer 5 (5a, 5b), the cap layer 7 (7a, 7b), and the electrodes 15, 17, 23, 33, The thicknesses 43 and 45 and the materials used are not limited to those described above.

また、窪み部１３の形状は、上述した受光領域を囲むような溝状に限るものではなく、高濃度キャリア層３ａに達する深さを有するものであれば、どのような形状に形成してもよい。また、本実施形態においては、第１パッド電極２３と第１配線電極４３とを一体に成形し、第２パッド電極３３と第２配線電極４５とを一体に成形しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。   In addition, the shape of the recess 13 is not limited to the groove shape surrounding the light receiving region described above, and any shape can be used as long as it has a depth reaching the high concentration carrier layer 3a. Good. In the present embodiment, the first pad electrode 23 and the first wiring electrode 43 are integrally formed, and the second pad electrode 33 and the second wiring electrode 45 are integrally formed. Instead, they may be formed separately.

また、本実施形態に係る半導体受光素子の製造方法では、窪み部１３を形成した後に、受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１を分離しているが、受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１を分離した後に、窪み部１３を形成するようにしてもよい。   In the method of manufacturing the semiconductor light receiving element according to the present embodiment, the light receiving unit 11, the first pad electrode arrangement unit 21, and the second pad electrode arrangement unit 31 are separated after the depression 13 is formed. After the portion 11, the first pad electrode placement portion 21 and the second pad electrode placement portion 31 are separated, the recess portion 13 may be formed.

また、上述した実施形態は、本発明を波長帯１．３μｍ、１．５μｍの光通信用受光素子に適用しているが、これに限られることなく、その他の波長帯、例えば近距離光通信用に用いられている波長帯８５０ｎｍの光通信用受光素子にも適用することができる。半絶縁性基板１を半絶縁性ＧａＡｓ基板とし、高濃度キャリア層３（３ａ，３ｂ）をｎ型のＡｌＧａＡｓ層とし、光吸収層５（５ａ，５ｂ）をｎ型のＧａＡｓ層とし、キャップ層７（７ａ，７ｂ）をｎ型のＡｌＧａＡｓ層とすることにより、波長帯８５０ｎｍの光通信用受光素子が実現される。   In the above-described embodiment, the present invention is applied to a light receiving element for optical communication having wavelength bands of 1.3 μm and 1.5 μm. However, the present invention is not limited to this, and other wavelength bands, for example, short-distance optical communication. The present invention can also be applied to a light receiving element for optical communication having a wavelength band of 850 nm which is used for the above purpose. The semi-insulating substrate 1 is a semi-insulating GaAs substrate, the high-concentration carrier layer 3 (3a, 3b) is an n-type AlGaAs layer, the light absorption layer 5 (5a, 5b) is an n-type GaAs layer, and a cap layer By using 7 (7a, 7b) as an n-type AlGaAs layer, a light receiving element for optical communication having a wavelength band of 850 nm is realized.

第１実施形態に係る半導体受光素子を示す概略平面図である。1 is a schematic plan view showing a semiconductor light receiving element according to a first embodiment. 図１におけるII−II線に沿った断面構成を説明するための模式図である。It is a schematic diagram for demonstrating the cross-sectional structure along the II-II line | wire in FIG. 第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 1st Embodiment. 第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 1st Embodiment. 第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 1st Embodiment. 第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 1st Embodiment. 第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 1st Embodiment. 第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 1st Embodiment. 第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 1st Embodiment. 第２実施形態に係る半導体受光素子を示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element which concerns on 2nd Embodiment. 図１０におけるXI−XI線に沿った断面構成を説明するための模式図である。It is a schematic diagram for demonstrating the cross-sectional structure along the XI-XI line in FIG. 第２実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 2nd Embodiment. 第２実施形態に係る半導体受光素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor photodetector which concerns on 2nd Embodiment. 本実施形態に係る半導体受光素子アレイを示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element array which concerns on this embodiment. 本実施形態に係る半導体受光素子アレイを示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element array which concerns on this embodiment. 本実施形態に係る半導体受光素子アレイを示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element array which concerns on this embodiment. 本実施形態に係る半導体受光素子アレイを示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element array which concerns on this embodiment. 本実施形態に係る半導体受光素子を示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element which concerns on this embodiment. 本実施形態に係る半導体受光素子を示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element which concerns on this embodiment. 本実施形態に係る半導体受光素子アレイを示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element array which concerns on this embodiment. 本実施形態に係る半導体受光素子アレイを示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element array which concerns on this embodiment. 本実施形態に係る半導体受光素子アレイを示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element array which concerns on this embodiment. 本実施形態に係る半導体受光素子アレイを示す概略平面図である。It is a schematic plan view which shows the semiconductor light receiving element array which concerns on this embodiment.

符号の説明Explanation of symbols

１…半絶縁性基板、３，３ａ，３ｂ…高濃度キャリア層、５，５ａ，５ｂ…光吸収層、７，７ａ，７ｂ…キャップ層、９…受光領域、１１…受光部、１３…窪み部、１５，１７…コンタクト電極、１９…パッシベーション膜、２１…第１パッド電極配置部、２３…第１パッド電極、３１…第２パッド電極配置部、３３…第２パッド電極、４１…バンプ電極、４３…第１配線電極、４５…第２配線電極、ＰＤ１，ＰＤ２，ＰＤ７，ＰＤ８…半導体受光素子、ＰＤ３〜ＰＤ６，ＰＤ９〜ＰＤ１２…半導体受光素子アレイ。
DESCRIPTION OF SYMBOLS 1 ... Semi-insulating board | substrate, 3, 3a, 3b ... High concentration carrier layer, 5, 5a, 5b ... Light absorption layer, 7, 7a, 7b ... Cap layer, 9 ... Light receiving area, 11 ... Light receiving part, 13 ... Indentation 15, 17 ... contact electrode, 19 ... passivation film, 21 ... first pad electrode arrangement part, 23 ... first pad electrode, 31 ... second pad electrode arrangement part, 33 ... second pad electrode, 41 ... bump electrode , 43... First wiring electrode, 45. Second wiring electrode, PD 1, PD 2, PD 7, PD 8... Semiconductor light receiving element, PD 3 to PD 6, PD 9 to PD 12.

Claims (6)

半絶縁性基板上に、当該半絶縁性基板側から第１導電型の高濃度キャリア層、第１導電型の光吸収層及び第１導電型のキャップ層を積層し、少なくとも前記キャップ層に第２導電型の受光領域が形成された半導体受光素子であって、
前記高濃度キャリア層、前記光吸収層及び前記受光領域が形成された前記キャップ層部分を含んでメサ状とされ、前記高濃度キャリア層に達する窪み部が形成された受光部と、
前記高濃度キャリア層、前記光吸収層及び前記キャップ層を含んでメサ状とされ、第１パッド電極が配置された第１パッド電極配置部と、
前記高濃度キャリア層、前記光吸収層及び前記キャップ層を含んでメサ状とされ、第２パッド電極が配置された第２パッド電極配置部と、を有し、
前記受光領域と前記第１パッド電極とを電気的に接続する第１配線電極が、前記受光部と前記第１パッド電極配置部との間にわたって当該受光部及び当該第１パッド電極配置部の側面に沿うように形成され、
前記受光部の前記高濃度キャリア層と前記第２パッド電極とを電気的に接続する第２配線電極が、前記受光部の前記窪み部と前記第２パッド電極配置部との間にわたって当該窪み部、当該受光部及び当該第２パッド電極配置部の側面に沿うように形成されていることを特徴とする半導体受光素子。 On the semi-insulating substrate, a first conductivity type high-concentration carrier layer, a first conductivity type light absorption layer, and a first conductivity type cap layer are laminated from the semi-insulating substrate side, and at least the cap layer has the first conductivity type. A semiconductor light receiving element in which a light receiving region of two conductivity types is formed,
A light-receiving portion having a mesa shape including the cap layer portion in which the high-concentration carrier layer, the light absorption layer, and the light-receiving region are formed, and a recess portion reaching the high-concentration carrier layer;
A first pad electrode placement portion in which the high-concentration carrier layer, the light absorption layer and the cap layer are formed in a mesa shape and the first pad electrode is placed;
A second pad electrode arrangement portion in which a second pad electrode is arranged in a mesa shape including the high-concentration carrier layer, the light absorption layer, and the cap layer;
A first wiring electrode that electrically connects the light receiving region and the first pad electrode is disposed between the light receiving portion and the first pad electrode arrangement portion, and the side surfaces of the light receiving portion and the first pad electrode arrangement portion. Formed along
A second wiring electrode that electrically connects the high-concentration carrier layer of the light receiving unit and the second pad electrode extends between the recess of the light receiving unit and the second pad electrode arrangement unit. The semiconductor light receiving element is formed along the side surfaces of the light receiving portion and the second pad electrode arrangement portion. 前記窪み部は、前記受光領域を囲むように溝状に形成されていることを特徴とする請求項１に記載の半導体受光素子。   The semiconductor light receiving element according to claim 1, wherein the recess is formed in a groove shape so as to surround the light receiving region. 前記第１パッド電極及び前記第２パッド電極に、バンプ電極が配置されることを特徴とする請求項１に記載の半導体受光素子。   The semiconductor light receiving element according to claim 1, wherein bump electrodes are disposed on the first pad electrode and the second pad electrode. 前記キャップ層側が光入射面とされ、前記受光領域を覆うように反射防止膜が形成されていることを特徴とする請求項１に記載の半導体受光素子。   2. The semiconductor light receiving element according to claim 1, wherein the cap layer side is a light incident surface, and an antireflection film is formed so as to cover the light receiving region. 前記半絶縁性基板側が光入射面とされ、前記受光領域を覆うように光反射膜が形成されていることを特徴とする請求項１に記載の半導体受光素子。   2. The semiconductor light receiving element according to claim 1, wherein the semi-insulating substrate side is a light incident surface, and a light reflecting film is formed so as to cover the light receiving region. 少なくとも前記受光部及び前記第１パッド電極配置部が複数並設されていることを特徴とする請求項１に記載の半導体受光素子。
The semiconductor light receiving element according to claim 1, wherein at least a plurality of the light receiving portions and the first pad electrode arrangement portions are arranged in parallel.
JP2003364772A 2003-10-24 2003-10-24 Semiconductor photo detector Expired - Lifetime JP4279650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003364772A JP4279650B2 (en) 2003-10-24 2003-10-24 Semiconductor photo detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003364772A JP4279650B2 (en) 2003-10-24 2003-10-24 Semiconductor photo detector

Publications (2)

Publication Number Publication Date
JP2005129789A true JP2005129789A (en) 2005-05-19
JP4279650B2 JP4279650B2 (en) 2009-06-17

Family

ID=34643657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003364772A Expired - Lifetime JP4279650B2 (en) 2003-10-24 2003-10-24 Semiconductor photo detector

Country Status (1)

Country Link
JP (1) JP4279650B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324572A (en) * 2006-05-02 2007-12-13 Sumitomo Electric Ind Ltd Light receiving element array, method for manufacturing the same, and optical measurement system
JP2010056173A (en) * 2008-08-26 2010-03-11 Opnext Japan Inc Rear surface incident type photodetector and manufacturing method thereof
WO2010035508A1 (en) * 2008-09-29 2010-04-01 日本電気株式会社 Semiconductor photoreceptor element and manufacturing method therefor
JP2015084392A (en) * 2013-10-25 2015-04-30 浜松ホトニクス株式会社 Photo-detector
WO2018008960A1 (en) * 2016-07-05 2018-01-11 엘지이노텍 주식회사 Semiconductor element
JP2018011024A (en) * 2016-07-15 2018-01-18 住友電気工業株式会社 Light receiving element and optical module
KR20180133118A (en) * 2017-06-05 2018-12-13 엘지이노텍 주식회사 Semiconductor device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447080A (en) * 1987-08-18 1989-02-21 Fujitsu Ltd Pin photodiode
JPH0237746A (en) * 1988-07-28 1990-02-07 Fujitsu Ltd Semiconductor device
JPH02305480A (en) * 1989-05-20 1990-12-19 Fujitsu Ltd Optical semiconductor device
JPH03291968A (en) * 1990-04-09 1991-12-24 Nec Corp Manufacture of photoelectronic integrated circuit
JPH0537005A (en) * 1991-07-26 1993-02-12 Sumitomo Electric Ind Ltd Photodetector and manufacture thereof
JPH05291604A (en) * 1992-04-07 1993-11-05 Oki Electric Ind Co Ltd Semiconductor photodetector and its manufacture
JPH07162022A (en) * 1993-12-03 1995-06-23 Oki Electric Ind Co Ltd Semiconductor photodetector, manufacture thereof and processing of semiconductor
JPH10335383A (en) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd Producing method for semiconductor device
JP2000332287A (en) * 1999-05-24 2000-11-30 Nec Corp Semiconductor element and its manufacture
JP2000349113A (en) * 1999-06-02 2000-12-15 New Japan Radio Co Ltd Semiconductor device and high-frequency circuit device using the same
JP2002368334A (en) * 2001-03-26 2002-12-20 Seiko Epson Corp Surface emitting laser, photodiode, their manufacturing methods, and circuit effective for optical and electrical utility using them
JP2003197953A (en) * 2001-12-27 2003-07-11 Hamamatsu Photonics Kk Semiconductor photodetector and its manufacturing method

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447080A (en) * 1987-08-18 1989-02-21 Fujitsu Ltd Pin photodiode
JPH0237746A (en) * 1988-07-28 1990-02-07 Fujitsu Ltd Semiconductor device
JPH02305480A (en) * 1989-05-20 1990-12-19 Fujitsu Ltd Optical semiconductor device
JPH03291968A (en) * 1990-04-09 1991-12-24 Nec Corp Manufacture of photoelectronic integrated circuit
JPH0537005A (en) * 1991-07-26 1993-02-12 Sumitomo Electric Ind Ltd Photodetector and manufacture thereof
JPH05291604A (en) * 1992-04-07 1993-11-05 Oki Electric Ind Co Ltd Semiconductor photodetector and its manufacture
JPH07162022A (en) * 1993-12-03 1995-06-23 Oki Electric Ind Co Ltd Semiconductor photodetector, manufacture thereof and processing of semiconductor
JPH10335383A (en) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd Producing method for semiconductor device
JP2000332287A (en) * 1999-05-24 2000-11-30 Nec Corp Semiconductor element and its manufacture
JP2000349113A (en) * 1999-06-02 2000-12-15 New Japan Radio Co Ltd Semiconductor device and high-frequency circuit device using the same
JP2002368334A (en) * 2001-03-26 2002-12-20 Seiko Epson Corp Surface emitting laser, photodiode, their manufacturing methods, and circuit effective for optical and electrical utility using them
JP2003197953A (en) * 2001-12-27 2003-07-11 Hamamatsu Photonics Kk Semiconductor photodetector and its manufacturing method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324572A (en) * 2006-05-02 2007-12-13 Sumitomo Electric Ind Ltd Light receiving element array, method for manufacturing the same, and optical measurement system
US8513759B2 (en) 2006-05-02 2013-08-20 Sumitomo Electric Industries, Ltd. Photodiode array
JP2010056173A (en) * 2008-08-26 2010-03-11 Opnext Japan Inc Rear surface incident type photodetector and manufacturing method thereof
WO2010035508A1 (en) * 2008-09-29 2010-04-01 日本電気株式会社 Semiconductor photoreceptor element and manufacturing method therefor
JP5429175B2 (en) * 2008-09-29 2014-02-26 日本電気株式会社 Semiconductor light receiving element and manufacturing method thereof
JP2015084392A (en) * 2013-10-25 2015-04-30 浜松ホトニクス株式会社 Photo-detector
WO2018008960A1 (en) * 2016-07-05 2018-01-11 엘지이노텍 주식회사 Semiconductor element
CN109478586A (en) * 2016-07-05 2019-03-15 Lg 伊诺特有限公司 Semiconductor element
CN109478586B (en) * 2016-07-05 2022-06-21 苏州乐琻半导体有限公司 Semiconductor device with a plurality of semiconductor chips
JP2018011024A (en) * 2016-07-15 2018-01-18 住友電気工業株式会社 Light receiving element and optical module
KR20180133118A (en) * 2017-06-05 2018-12-13 엘지이노텍 주식회사 Semiconductor device
KR102372023B1 (en) * 2017-06-05 2022-03-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device

Also Published As

Publication number Publication date
JP4279650B2 (en) 2009-06-17

Similar Documents

Publication Publication Date Title
KR101079919B1 (en) Semiconductor light detecting element and manufacturing method thereof
US8637951B2 (en) Semiconductor light receiving element and optical communication device
US7804875B2 (en) Vertical cavity surface emitting laser module having monitoring photodiode and method of fabricating the same
WO2007105593A1 (en) Photodiode, method for manufacturing such photodiode, optical communication device and optical interconnection module
US6627516B2 (en) Method of fabricating a light receiving device
JP2013131601A (en) Light receiving/emitting element module and sensor device using the same
JP5307750B2 (en) Semiconductor photo detector
US7875905B2 (en) Semiconductor optical receiver device, optical receiver module, and method for manufacturing semiconductor optical receiver device
JP4279650B2 (en) Semiconductor photo detector
WO2002007226A1 (en) Photodetector array
JP5394966B2 (en) Semiconductor light receiving element and manufacturing method thereof
KR101092147B1 (en) Semiconductor light-receiving device and method for manufacturing same
JP2014013844A (en) Semiconductor photodetector and manufacturing method of the same
JP2005129776A (en) Semiconductor light receiving element
JP2010267647A (en) Semiconductor device
JP2005129689A (en) Semiconductor photo detector and light receiving module
JP2001320081A (en) Semiconductor light receiving element
JP4109159B2 (en) Semiconductor photo detector
JP2016178234A (en) Semiconductor light-receiving device
JP6660282B2 (en) Light receiving element
JP2005197468A (en) Optical semiconductor element and method for manufacturing the same
JP4586856B2 (en) Semiconductor light receiving element, manufacturing method thereof, and optical communication apparatus
JPH0537005A (en) Photodetector and manufacture thereof
JP7452552B2 (en) Manufacturing method of photodetector
JP4331258B2 (en) Semiconductor photo detector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4279650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

EXPY Cancellation because of completion of term