JP2005129541A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2005129541A
JP2005129541A JP2004352123A JP2004352123A JP2005129541A JP 2005129541 A JP2005129541 A JP 2005129541A JP 2004352123 A JP2004352123 A JP 2004352123A JP 2004352123 A JP2004352123 A JP 2004352123A JP 2005129541 A JP2005129541 A JP 2005129541A
Authority
JP
Japan
Prior art keywords
sealing
source array
electron source
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004352123A
Other languages
English (en)
Inventor
Makoto Okai
誠 岡井
Toshiaki Kusunoki
敏明 楠
Masakazu Sagawa
雅一 佐川
Mutsumi Suzuki
睦三 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004352123A priority Critical patent/JP2005129541A/ja
Publication of JP2005129541A publication Critical patent/JP2005129541A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

【課題】 封着・封止工程時の位置決めを簡単にする。
【解決手段】 両金属間に電圧を印加することにより電子を放出する電子源アレイを有する一方の基板と、蛍光体を塗布した他方の基板と、枠部材とを有し、その内部が真空状態とされる電子機器であって、前記電子源アレイを有する一方の基板および前記蛍光体を塗布した他方の基板には、それぞれ位置合わせマークが形成され、この位置合わせマークが一致するように、前記電子源アレイを有する一方の基板と前記蛍光体を塗布した他方の基板とが位置決めされている。
【選択図】 図4

Description

本発明は、電子機器および電子機器の封着封止方法に係わり、特に、合金を構成要素として用い、封着・封止プロセスが必要とされる電子機器に適用して有効な技術に関する。
従来より、電極(または配線)材料として合金を用い、その製造工程中に、封着・封止プロセスが必要とされる電子機器、例えば、MIM(Metal−Insulator−Metal)電子源アレイを用いたフラットディスプレイパネルにおいては、MIM電子源アレイの電極材料として、アルミニウム(以下、単にAlと称する。)中に、ネオジウム(以下、単にNdと称する。)を2wt%含有させた合金(以下、単にAl−Nd:2wt%合金と称する。)を使用し、フリットガラスを用いた封着を400℃、加熱排気しながらの封止を300℃で行っている。
一般に、Al−Nd:2wt%合金は320℃で、Al−Nd金属間化合物の析出による体積収縮が起こり、この体積収縮が、ガラス基板と電極を構成する合金との熱膨張係数の違いにより合金に加わる圧縮歪を緩和するように動作し、合金にヒロックが発生するのを抑止することができる。
そのため、前記したようなMIM電子源アレイを用いたフラットディスプレイパネルでは、400℃の封着過程において、このAl−Nd金属間化合物の析出による体積収縮が起こり、電極にヒロックが発生するのを抑止することができるが、300℃の封止過程においては、このAl−Nd金属間化合物の析出による体積収縮が起こらず、電極にヒロックが発生するのを抑止することができない。
このように、従来の電極材料として合金を使用し、その製造工程中に、封着工程および封止工程を含む電子機器においては、封着・封止工程時に、電極にヒロックが発生するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、電極材料として合金を使用し、その製造工程中に、封着工程および封止工程を含む電子機器において、電極に生じるヒロックの発生密度を少なくすることが可能となる技術を提供することにある。
また、本発明の他の目的は、その製造工程中に、封着工程および封止工程を含む電子機器の封着・封止方法において、封着・封止工程時に電極にヒロックが発生するのを防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
即ち、本発明は、電極材料として合金を使用し、その製造工程中に、封着工程および封止工程を含む電子機器において、電極における、幅が100nm、高さが30nm以上の突起物の発生密度が、100個/平方センチメートル以下であることを特徴とする。
また、本発明は、前記電子機器が、電子源アレイを有する一方の基板と、蛍光体を塗布した他方の基板と、枠部材とを有し、その内部が真空状態とされる電子機器であって、前記電極は、前記電子源アレイの電極であることを特徴とする。
また、本発明は、前記電子機器が、金属(A)−絶縁層−金属(B)の多層構造を有し、両金属間に電圧を印加することにより電子を放出する電子源アレイを有する一方の基板と、蛍光体を塗布した他方の基板と、枠部材とを有し、その内部が真空状態とされる電子機器であって、前記電極は、前記電子源アレイの多層構造の金属(B)であることを特徴とする。
また、本発明は、電極材料として合金を使用し、その製造工程中に、封着工程および封止工程を含む電子機器の封着・封止方法において、前記封着工程で使用される封着剤の溶融温度をT1、前記電極を構成する合金の金属間化合物析出温度をT2、前記封止工程における封止温度をT3とするとき、T1>T2>T2−50>T3、もしくはT1−50>T3>T2を満足する温度条件で、封着・封止を行うことを特徴とする。
また、本発明は、前記電子機器が、電子源アレイを有する一方の基板と、蛍光体を塗布した他方の基板と、枠部材と、前記一方の基板、他方の基板、および枠部材を封着剤を用いて封着した後、当該封着後の両基板間が真空状態に封止される電子機器であって、前記電極が、前記電子源アレイの電極であることを特徴とする。
また、本発明は、前記電子機器は、金属(A)−絶縁層−金属(B)の多層構造を有し、両金属間に電圧を印加することにより電子を放出する電子源アレイを有する一方の基板と、蛍光体を塗布した他方の基板と、枠部材とを有し、前記一方の基板、他方の基板、および枠部材とを封着剤を用いて封着した後、当該封着後の両基板間が真空状態に封止される電子機器であって、前記電極が、前記電子源アレイの多層構造における金属(B)であることを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
(1)本発明によれば、合金を構成要素として用い、封着・封止プロセスが必要な電子機器において、合金部分におけるヒロックの発生を抑止し、素子性能の劣化を防止することが可能となる。
(2)本発明によれば、ヒロック発生密度を、100個/平方センチメートル以下に抑えることが可能となる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施の形態1]
図1は、本発明の実施の形態1のMIM電子源アレイを用いたフラットディスプレイパネルを示す展開斜視図である。
同図に示すように、本願実施の形態のフラットディスプレイパネルは、MIM電子源アレイが形成される電子源アレイ板103と、ストライプ状の蛍光体が形成される表示板105とが、枠ガラス104により対向配置されて構成される。
また、電子源アレイ板103に形成された溝102にスペーサ101を配置し、これにより、電子源アレイ板103と表示板105との間を真空状態としたときに、大気圧によりフラットディスプレイパネルが破損されるのを防止している。
図2は、図1に示す電子源アレイ板103の概略構成を示す図である。
同図に示すように、図1に示すMIM電子源アレイ板103は、ソーダガラス等のガラス基板201上に形成されるX方向に延びるストライプ状の下部電極202と、下部電極202上に形成される電界緩和層203およびトンネル絶縁層204と、電界緩和層203およびトンネル絶縁層204上に形成されるY方向に延びるストライプ状のバス電極205と、バス電極205上に形成される上部電極206とで構成される。
ここで、下部電極202とバス電極205とは、互いに略直交するように形成され、下部電極202とバス電極205とが重なる領域内の一部に電子放出部207が形成される。
この電子放出部207は、バス電極205が除去され、上部電極206がトンネル絶縁層204を介して下部電極202と対向している。
ここで、下部電極202は、例えば、Ndを2重量%含む厚さが300nmのAlで形成され、その断面が山形形状とされる。
電界緩和層203およびトンネル絶縁層204は、共に、Alの陽極酸化膜(Al2 O3 )で形成されるが、その厚さは、電界緩和層203が110nm、トンネル絶縁層204が5.5nmとされる。
また、バス電極205は、厚さが150nmのAlと、厚さが45nmのモリブデン(以下、単に、Moと称する。)との多層膜で形成され、上部電極206は、厚さが1nmのイリジウム(以下、単に、Irと称する。)と、厚さが2nmの白金(以下、単に、Ptと称する。)と、厚さが3nmの金(以下、単に、Auと称する。)との多層膜で形成される。
以下、図1に示す電子源アレイ板103の制作方法の概要を説明する。
初めに、90mm×110mmで厚さが3mmのガラス基板201上に、金属スパッタ法により、Ndが2重量%含まれたAlを300nmの厚さに蒸着する。
次に、フォトリソグラフィー技術によるウエットエッチイングにより、ピッチが0.1mm、幅が0.06mmである150本のX方向に延びるストライプ状の下部電極202を形成する。
次に、陽極酸化法により、各々の下部電極202の表面に酸化アルミニウムを形成し、電界緩和層203およびトンネル絶縁層204を形成する。
次に、スパッタ法により、Alが150nm、Moが45nmの多層薄膜を形成し、フォトリソグラフィー技術とスパッタエッチング法により、下部電極202と略直交する方向に、ピッチが0.1mm、幅が0.06mmである600本のY方向に延びるストライプ状のバス電極205で、電子放出部207の領域が除去されたバス電極205を形成する。
その後、スパッタ法により、Irが1nm、Ptが2nm、Auが3nmの多層薄膜を形成し、フォトリソグラフィー技術とスパッタエッチング法により、下部電極202と略直交する方向に、ピッチが0.1mm、幅が0.06mmである600本のY方向に延びるストライプ状の上部電極206と電子放出部207とを形成する。
これにより、ガラス基板上に150×600個の微小電子源アレイ構造が作成される。
図3は、図1に示す表示板105の概略構成を示す図である。
同図に示すように、図1に示す表示板105は、ソーダガラス等のガラス基板301上に、Y方向に延びるストライプ状の赤、緑、青の蛍光体302と、当該蛍光体302に形成されるメタルバック(Al膜)膜303とで構成される。
なお、蛍光体302のストライプピッチは0.1mmである。
図1に示す電子源アレイ板103は、55mm×75mmで厚さが3mmのガラス基板301の表面に、赤、緑、青の蛍光体による繰り返しストライプパターン600本(200×3)を、フォトリソグラフィー技術により形成して、蛍光体302を形成し、その後、スパッタ法により、Alの薄膜を形成してメタルバック膜303を形成する。
図4は、本実施の形態のフラットディスプレイパネルの封着・封止方法を説明するための図である。
以下、図4を用いて、本実施の形態のフラットディスプレイパネルの封着・封止方法を説明する。
初めに、前記方法により作成された電子源アレイ板103および表示板105と、外形寸法が55mm×75mmで、一辺の幅が3mm、厚さが3mmの枠ガラス104と排気管106とを、図4に示す配置で組み立て、ガラスペーストを用いて、380℃で10分間熱処理することにより封着を行う。
この場合に、電子源アレイ板103および表示板105には、それぞれ位置合わせマーク(107a,107b)が形成され、この位置合わせマーク(107a,107b)が一致するように、電子源アレイ板103と表示板105とが位置決めされる。
また、電子源アレイ板103は、電子源アレイが上面に、表示板105は、ストライプ状の蛍光体302が下面になるように封着する。
さらに、電子源アレイ板103には、排気のために直径3mmの穴108が形成される。
次に、封着終了後、排気管106から排気するとともに、全体を250℃で1時間加熱処理をした後、排気管106を封じることにより、封止を完了する。
完成したフラットディスプレイパネルの下部電極202と、上部電極206との間に電圧を印加することにより、電子放出部207から電子が放出され、この電子が、メタルバック(Al膜)膜303に印加される印加電圧により加速されて、ストライプ状の蛍光体302に入射し、表示板105の表示面に画像が表示される。
一般に、封着・封止工程時の熱処理により、ガラス基板と、電極(または配線)を構成する合金との熱膨張係数の違いにより、合金に圧縮歪が加わり、電極にヒロック(突起物)が生成される。
なお、本明細書において、ヒロックとは、原子間力顕微鏡で測定して、幅が100nm、高さが30nm以上の突起物を意味する。
本実施の形態において、下部電極202にヒロックが発生すると、このヒロックは、電界緩和層203あるいはトンネル絶縁層204を突き破って上部電極206に到達し、下部電極202と上部電極206とが、微小な導電路により短絡される場合がある。
そして、このような状態では、電子源アレイの特性が安定せず、また、このような状態で長時間使用すると、電界緩和層203あるいはトンネル絶縁層204の絶縁性が破壊されることになるので、電子源アレイの劣化を早めることになる。
特に、電子放出部207下のトンネル絶縁層204は膜厚が薄いので、前記ヒロックの影響が大きい。
前記したように、Al−Nd:2wt%合金は320℃で、Al−Nd金属間化合物の析出による体積収縮が起こり、この体積収縮が、ガラス基板と電極を構成する合金との熱膨張係数の違いにより合金に加わる圧縮歪を緩和するように動作し、ヒロックの発生を抑止することができる。
本実施の形態によれば、封着を、合金析出温度320℃よりも高い380℃の温度で行ったため、下部電極202に使用されるAl−Nd:2wt%合金の、Al−Nd金属間化合物の析出による体積収縮が起こり、この体積収縮が、ガラス基板と合金との熱膨張係数の違いにより合金に加わる圧縮歪を緩和するように動作し、ヒロックの発生を抑止するので、下部電極202、特に、電子放出部207下の下部電極202にヒロックが発生するのを抑止することができる。
図5は、下部電極202に使用される合金の金属間化合物析出温度をT2、封止工程における封止温度をT3とするとき、(T2−T3)と、T3の温度で封止した時に発生するヒロック密度との関係の実験結果を示すグラフである。
この図5に示す実験結果から分かるように、(T2−T3)が50℃以上の場合に、ヒロック発生密度を100個/平方センチメートル以下に抑えることができる。
本実施の形態では、下部電極202に使用されるAl−Nd:2wt%合金の、Al−Nd金属間化合物の析出温度320℃よりも70℃低い温度で、封止のための熱処理を行ったので、電子放出部207にヒロックはほとんど発生しなかった。
[実施の形態2]
本実施の形態2のフラットディスプレイパネルは、溶融温度の高いフリットガラスを用いて、封着を450℃で、さらに封止を350℃で行った点で、前記実施の形態1と相違する。
また、本実施の形態2のフラットディスプレイパネルの構成は、前記図1ないし図3に示す前記実施の形態1のフラットディスプレイパネルと同一であるので、その詳細な説明は省略する。
以下、本実施の形態のフラットディスプレイパネルの封着・封止方法を説明する。
初めに、前記実施の形態1と同様の方法により作成された電子源アレイ板103および表示板105と、外形寸法が55mm×75mmで、一辺の幅が3mm、厚さが3mmである枠ガラス104と排気管106とを、図4に示す配置で組み立て、ガラスペーストを用いて、450℃で10分間熱処理することにより封着を行う。
ここで、前記実施の形態1と同様、電子源アレイ板102には排気のために直径3mmの108穴を形成する。
封着終了後、排気管106から排気するとともに、全体を350℃で1時間加熱処理をした後、排気管106を封じることにより、封止を完了する。
完成したフラットディスプレイパネルの下部電極202と、上部電極206との間に電圧を印加することにより、電子放出部207から電子が放出され、この電子が、メタルバック(Al膜)膜303に印加される印加電圧により加速されて、ストライプ状の蛍光体302に入射し、表示板105の表示面に画像が表示される。
本実施の形態では、下部電極202に使用されるAl−Nd:2wt%合金の合金析出温度(320℃)よりも高い450℃と350℃との温度で、封着と封止とを行ったため、下部電極202に使用されるAl−Nd:2wt%合金の、Al−Nd金属間化合物の析出による体積収縮が起こり、この体積収縮が、ガラス基板と合金との熱膨張係数の違いにより合金に加わる圧縮歪を緩和するように動作し、ヒロックの発生を抑止するので、下部電極202、特に、電子放出部207下の下部電極202にヒロックが発生するのを抑止することができる。
なお、本実施の形態において、ガラスペースト内のフリットガラスの溶融温度をT1、封止工程における封止温度をT3とするとき、T1−50>T3の条件を満足しなければならない。
これは、フリットガラスの溶融温度(T1)より50℃以上低い温度で封止しなければ、フリットガラスの軟化によるリークが発生するという実験結果を根拠としている。
なお、前記各実施の形態では、本発明をMIM電子源アレイを用いたフラットディスプレイパネルに適用した実施の形態について説明したが、本発明はこれに限定されるものではなく、本発明は、電極(あるいは配線)材料として合金を用い、封着・封止プロセスが必要なデバイスであれば適用可能であることは言うまでもない。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
本発明の実施の形態1のMIM電子源アレイを用いたフラットディスプレイパネルを示す展開斜視図である。 図1に示す電子源アレイ板の概略構成を示す図である。 図1に示す表示板の概略構成を示す図である。 本実施の形態のフラットディスプレイパネルの封着・封止方法を説明するための図である。 本実施の形態1の下部電極に使用される合金の金属間化合物析出温度をT2、封止工程における封止温度をT3とするとき、(T2−T3)と、T3の温度で封止した時に発生するヒロック密度との関係の実験結果を示すグラフである。
符号の説明
101 スペーサ
102 溝
103 電子源アレイ板
104 枠ガラス
105 表示板
106 排気管
107a,107b 位置合わせマーク
108 穴
201,301 ガラス基板
202 下部電極
203 電界緩和層
204 トンネル絶縁層
205 バス電極
206 上部電極
207 電子放出部
302 蛍光体
303 メタルバック(Al膜)膜

Claims (1)

  1. 両金属間に電圧を印加することにより電子を放出する電子源アレイを有する一方の基板と、蛍光体を塗布した他方の基板と、枠部材とを有し、その内部が真空状態とされる電子機器であって、
    前記電子源アレイを有する一方の基板および前記蛍光体を塗布した他方の基板には、それぞれ位置合わせマークが形成され、この位置合わせマークが一致するように、前記電子源アレイを有する一方の基板と前記蛍光体を塗布した他方の基板とが位置決めされていることを特徴とする電子機器。
JP2004352123A 2004-12-06 2004-12-06 電子機器 Pending JP2005129541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004352123A JP2005129541A (ja) 2004-12-06 2004-12-06 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004352123A JP2005129541A (ja) 2004-12-06 2004-12-06 電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3932199A Division JP3643494B2 (ja) 1999-02-18 1999-02-18 電子機器の封着・封止方法

Publications (1)

Publication Number Publication Date
JP2005129541A true JP2005129541A (ja) 2005-05-19

Family

ID=34650999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352123A Pending JP2005129541A (ja) 2004-12-06 2004-12-06 電子機器

Country Status (1)

Country Link
JP (1) JP2005129541A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043440A (ja) * 2007-08-06 2009-02-26 Hitachi Ltd 画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043440A (ja) * 2007-08-06 2009-02-26 Hitachi Ltd 画像表示装置

Similar Documents

Publication Publication Date Title
JP4469173B2 (ja) 電界放出表示素子の製造方法
US20060192492A1 (en) Display panel
JP3826022B2 (ja) 配線を有する基板及び電子源及び画像表示装置
TW499693B (en) Dual-layer metal for flat panel display
JP3643494B2 (ja) 電子機器の封着・封止方法
JP2004214203A (ja) 電界放出素子
JP2005129541A (ja) 電子機器
JP2009057256A (ja) ガラス基板の接合方法及びガラス基板を用いた表示装置
JP2004235150A (ja) 電界放出素子とそれを適用した表示素子およびそれらの製造方法
US20100159790A1 (en) Method of manufacturing electron-emitting device and method of manufacturing image display apparatus using the same
JP2003123644A (ja) 平面表示装置およびその製造方法
KR100701112B1 (ko) 화상 표시 장치 및 그 제조 방법
JP2005197050A (ja) 画像表示装置およびその製造方法
JP2002100311A (ja) 画像表示装置およびその製造方法
JP4831009B2 (ja) 集束型電界放出カソードと電界放出型表示装置
JP2006004940A (ja) 電界放出表示素子及びその製造方法
JP2010146916A (ja) 電子放出素子およびこれを用いた画像表示装置の製造方法
US20060214558A1 (en) Image display device
KR100459878B1 (ko) 전계효과전자방출소자의스페이서제조방법
JP2800629B2 (ja) 電子放出素子
US20090117811A1 (en) Manufacturing method of electron-emitting device, manufacturing method of electron source, and manufacturing method of image display apparatus
JP2003151473A (ja) 平面表示装置
JP3332891B2 (ja) 電子源及びそれを用いた画像形成装置
KR100784511B1 (ko) 전계 방출 표시 장치 및 그의 제조방법
JP2001022289A (ja) 表示装置および位置合わせ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20080129

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527