JP2005122462A - アクセス制御装置、表示制御装置および表示装置 - Google Patents

Abstract

【課題】記録装置の製造コストを高騰させることなく、記録装置に記録されているデータの意図しない消去や書き替えを確実に防止し得るアクセス制御装置を提供する。
【解決手段】主制御装置１１から出力された書き込み用データＷＤをメモリカード４のレジスタに対して書き込み要求するライト信号ＷＲをメモリカード４用のライト信号ＷＲに変換して出力するライトサイクル出力部３１を備え、ライトサイクル出力部３１は、ライト信号ＷＲをメモリカード４用のライト信号ＷＲに変換するライトサイクル変換回路４２と、書き込み禁止信号ＷＰが出力されている状態において書き込み指示コマンドがレジスタにおけるコマンドレジスタへの書き込み用データＷＤに含まれていることを検出したときにライトサイクル変換回路４２に対してメモリカード４へのライト信号ＷＲの出力を禁止させるコマンド検出回路４１とを備えている。
【選択図】図１

Description

本発明は、記録装置に対するアクセスを制御するアクセス制御装置、表示制御装置および表示装置に関するものである。

ＡＴＡ規格に準拠した記録装置（ストレージデバイス）として、ハードディスク装置やコンパクトフラッシュ（登録商標）等が従来から知られている。この種の記録装置は、データの書き込みおよび読み出しを比較的高速で実行可能な上に、比較的小形に構成されている。このため、今日では、パーソナルコンピュータを始め、数多くの電子機器において、データを記録するためにこの種の記録装置が用いられている。しかしながら、一般的に、この種の記録装置には、ライトプロテクト機能が備えられていないため、例えば、誤操作によって記録データの意図しない消去や書き替えが発生するおそれがあるという問題点が存在する。この問題点を解決可能な技術として、特開平１０−３３６２号公報には、データの書き込み禁止が可能な磁気ディスク装置（ハードディスク装置）が開示されている。この磁気ディスク装置は、同公報中の図２に示すように、ハードディスク本体１およびインターフェイス基板３を備えて構成されている。ハードディスク本体１は、接続コネクタ６，７を介してインターフェイス基板３に接続されている。また、インターフェイス基板３は、ＣＰＵを備えた外部機器としてのシステム８にシステムコネクタ４を介して接続されている。また、インターフェイス基板３は、ハードディスク本体１に対するデータ書き込みの許可および禁止のいずれかを選択可能なライトプロテクトスイッチ５を備えている。

この磁気ディスク装置およびシステム８では、システム８のＣＰＵが、上記公報中の図３に示す書き込み処理を実行する。この書き込み処理では、ＣＰＵは、まず、ＨＤＤライトコマンドがあるか否かを判別する（ＳＴ１）。この際に、ＨＤＤライトコマンドがあるときには、ＣＰＵは、ライトプロテクトスイッチ５が書き込み禁止状態か否かを判別する（ＳＴ２）。この場合、ライトプロテクトスイッチ５が書き込み禁止状態でないとき（ライトプロテクトスイッチ５がオフ（開）のとき）には、ＣＰＵは、ＨＤＤライトコマンドに基づいて書き込みを行って（ＳＴ３）、この書き込み処理を終了する。一方、ＳＴ２において、ライトプロテクトスイッチ５が書き込み禁止状態のとき（ライトプロテクトスイッチ５がオン（閉）のとき）には、ＣＰＵは、書き込み禁止状態である旨のメッセージを表示させると共に、例えば、書き込み用のデータを他のメモリに記憶させる。これにより、書き込み禁止状態におけるハードディスク本体１へのデータの書き込みが回避される。このため、ハードディスク本体１に記録されているデータの意図しない消去や書き替えの防止が可能となる。
特開平１０−３３６２号公報（第２−３頁、第２−３図）

ところが、従来の磁気ディスク装置には、以下の課題がある。すなわち、この磁気ディスク装置では、外部機器としてのシステム８が書き込み処理を実行して書き込みの許可および禁止を制御している。このため、システム８が誤動作したり暴走したりしたときには、ライトプロテクトスイッチ５を書き込み禁止状態にしているにも拘わらず、書き込み処理が正常に実行されずにデータが書き込まれるおそれがある。したがって、この磁気ディスク装置には、記録されているデータの意図しない消去や書き替えを確実には防止することができないという問題点が依然として存在する。この場合、例えば、磁気ディスク装置自体に書き込みを制御する機能を設ける方法も考えられるが、この方法では、磁気ディスク装置がＡＴＡ規格外となって互換性が失われる上に、磁気ディスク装置の製造コストが高騰するという問題点がある。したがって、この方法を採用するのは困難である。

本発明は、かかる課題に鑑みてなされたものであり、記録装置の製造コストを高騰させることなく、記録装置に記録されているデータの意図しない消去や書き替えを確実に防止し得るアクセス制御装置、表示制御装置および表示装置を提供することを主目的とする。

上記目的を達成すべく本発明に係るアクセス制御装置は、外部制御部から出力された書き込み用データを記録装置のレジスタに対して書き込み要求する書き込み要求信号を記録装置用の書き込み要求信号に変換して当該記録装置に所定のライトサイクルで出力する出力制御部を備えて、前記外部制御部による前記記録装置に対するアクセスを制御するアクセス制御装置であって、前記レジスタは、データレジスタおよびコマンドレジスタを備え、前記出力制御部は、前記書き込み要求信号を前記記録装置用の書き込み要求信号に変換して出力する変換回路と、外部スイッチの操作によって書き込み禁止信号が出力されている状態において前記記録装置に対する前記書き込み用データの書き込みを指示する書き込み指示コマンドが前記コマンドレジスタへの当該書き込み用データに含まれていることを検出したときに前記変換回路に対して前記記録装置への前記書き込み要求信号の出力を禁止させるコマンド検出回路とを備えている。

このアクセス制御装置によれば、コマンド検出回路が、外部スイッチの操作によって書き込み禁止信号が出力されている状態において書き込み指示コマンドがコマンドレジスタへの書き込み用データに含まれていることを検出したときに、変換回路に対して書き込み要求信号の出力を禁止させることにより、外部制御部が書き込み処理を実行することによってデータ書き込みの許可および禁止を制御する従来の構成とは異なり、たとえ外部制御部に誤動作や暴走が発生したとしても、書き込み禁止状態における記録装置に対するデータの書き込みを確実に回避することができる。したがって、記録装置に記録されているデータの意図しない消去や書き替えを確実に防止することができる。また、データの意図しない消去や書き替えの確実な防止を所定の規格に準拠した汎用で安価な記録装置に対して実現することができるため、記録装置を含めた電子機器を全体として安価に構成することができる。また、書き換えを不可にすべきプログラムデータや画像データなどを例えばＲＯＭに代えて例えばカード型の記録装置に記録して用いることができる。この場合、カード型の記録装置がＲＯＭと比較して大容量かつ比較的安価でしかも交換が容易なため、プログラムデータや画像データの大容量化を比較的安価でしかも容易に行うことができる。

また、本発明に係るアクセス制御装置は、上記のアクセス制御装置において、前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出したときに、前記変換回路に対して前記記録装置の前記コマンドレジスタへの前記書き込み用データの出力を禁止させる。

このアクセス制御装置によれば、コマンド検出回路が、書き込み禁止信号が出力されている状態において書き込み指示コマンドを検出したときに、変換回路に対して記録装置のコマンドレジスタへの書き込み用データの出力を禁止させることにより、書き込み禁止状態において、記録装置に対する書き込み用データ自体の出力を停止することができるため、記録装置に記録されているデータの意図しない消去や書き替えをより確実に防止することができる。

また、本発明に係るアクセス制御装置は、上記のアクセス制御装置において、前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出したときに、前記変換回路に対して前記記録装置への前記レジスタのアドレスの出力を禁止させる。

このアクセス制御装置によれば、コマンド検出回路が、書き込み禁止信号が出力されている状態において書き込み指示コマンドを検出したときに、変換回路に対して記録装置へのレジスタのアドレスの出力を禁止させることにより、書き込み禁止状態において、記録装置へのアドレスの出力も停止することができるため、記録装置に記録されているデータの意図しない消去や書き替えをさらに確実に防止することができる。

また、本発明に係るアクセス制御装置は、上記のアクセス制御装置において、前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出してから、前記書き込み指示コマンド以外のコマンドを検出するまでの間、前記変換回路に対して前記記録装置の前記データレジスタへの前記書き込み要求信号の出力を禁止させる。

このアクセス制御装置によれば、コマンド検出回路が、書き込み禁止信号が出力されている状態において書き込み指示コマンドを検出してから、書き込み指示コマンド以外のコマンドを検出するまでの間、変換回路に対して記録装置のデータレジスタへの書き込み要求信号の出力を禁止させることにより、外部制御部から書き込み指示コマンドが出力されてから、書き込み指示コマンド以外の例えば読み出し指示コマンドが出力されるまで、書き込み禁止状態における記録装置のデータレジスタへのデータの書き込みを確実に回避することができる。

また、本発明に係るアクセス制御装置は、上記のアクセス制御装置において、前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出してから、前記書き込み指示コマンド以外のコマンドをもう一度検出するまでの間、前記変換回路に対して前記記録装置の前記データレジスタへの前記書き込み用データの出力を禁止させる。

このアクセス制御装置によれば、コマンド検出回路が、書き込み禁止信号が出力されている状態において書き込み指示コマンドを検出してから、書き込み指示コマンド以外のコマンドを検出するまでの間、変換回路に対して記録装置のデータレジスタへの書き込み用データの出力を禁止させることにより、外部制御部から書き込み指示コマンドが出力されてから、書き込み指示コマンド以外の例えば読み出し指示コマンドが出力されるまで、書き込み禁止状態における記録装置のデータレジスタへの書き込み用データ自体の出力を停止することができるため、書き込み禁止状態における記録装置のデータレジスタへのデータの書き込みをより確実に回避することができる。

また、本発明に係るアクセス制御装置は、上記のアクセス制御装置において、前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出してから、前記書き込み指示コマンド以外のコマンドをもう一度検出するまでの間、前記変換回路に対して前記記録装置の前記データレジスタへの前記レジスタのアドレスの出力を禁止させる。

このアクセス制御装置によれば、コマンド検出回路が、書き込み禁止信号が出力されている状態において書き込み指示コマンドを検出してから、書き込み指示コマンド以外のコマンドを検出するまでの間、変換回路に対して記録装置のデータレジスタへのアドレスの出力を禁止させることにより、外部制御部から書き込み指示コマンドが出力されてから、書き込み指示コマンド以外の例えば読み出し指示コマンドが出力されるまで、書き込み禁止状態における記録装置のデータレジスタへのアドレスの出力も停止することができるため、書き込み禁止状態における記録装置のデータレジスタへのデータの書き込みをさらに確実に回避することができる。

また、本発明に係る表示制御装置は、上記のアクセス制御装置と、前記外部制御部としての主制御部とを備え、当該主制御部は、前記記録装置に記録されている記録データを前記アクセス制御装置を介して読み出すと共に当該読み出した記録データに基づく画像を表示部に表示させる。

この表示制御装置によれば、上記のアクセス制御装置を備えたことにより、上記のアクセス制御装置が有する効果と同様の効果を実現することができる。

また、本発明に係る表示装置は、上記の表示制御装置と、前記表示部とを備えている。

この表示装置によれば、上記の表示制御装置を備えたことにより、上記のアクセス制御装置および表示制御装置と同様の効果を実現することができる。

以下、添付図面を参照して、本発明に係るアクセス制御装置、表示制御装置および表示装置の最良の形態について説明する。

最初に、表示装置１の構成について、図面を参照して説明する。図１に示す表示装置１は、例えばゲーム機（図示せず）に搭載されて、ゲーム用の画像を表示可能に構成されている。具体的には、表示装置１は、表示部２および表示制御装置３を備えて構成されている。表示部２は、例えば、投射光を射出する光学エンジンと、その投射光を受光して画像を表示する透過型のスクリーン（いずれも図示せず）とを備えて、表示制御装置３の制御下で画像を表示する。表示制御装置３は、同図に示すように、主制御部１１、ＲＡＭ１２、ＲＯＭ１３、アクセス制御装置１４およびスイッチ１５を備えて構成されている。

主制御部１１は、本発明における外部制御部および主制御部に相当し、例えば、表示装置１が搭載されているゲーム機における制御部（図示せず）の制御信号に従って画像表示用の表示用画像データＤｇを出力することにより、表示部２に対してゲーム用の画像を表示させる。また、主制御部１１は、表示用画像データＤｇの生成に際して、その生成に必要な表示手順データＤｓや図柄データＤｐ（以下、両データを区別しないときには「記録データＤｒ」ともいう）を後述するメモリカード（本発明における記録装置に相当する）４から、メモリカード４内部のデータレジスタ（図示せず）を、アドレスＡＤで指定して読み出す。この場合、主制御部１１は、記録データＤｒをメモリカード４から読み出す際に、記録データＤｒが記録されているＬＢＡ（Logical Block Address）の指定、記録データＤｒのサイズ等が設定されるメモリカード４内部の各レジスタをアドレスＡで選択し、ＬＢＡの指定、記録データＤｒのサイズ等を含む書き込み用データＷＤとライト信号（書き込み要求信号）ＷＲとを出力することで設定する。その後、読み出しを指示する読み出し指示コマンドを含んだ書き込み用データＷＤとメモリカード４内部のコマンドレジスタ（図示せず）を指定するアドレスＡおよびライト信号ＷＲを出力する。最後に、記憶装置が読み出し可能な状態になると、読み出しを要求するリード信号ＲＲおよびメモリカード４内部のデータレジスタを示すアドレスＡを出力すると共に、記録データＤｒを含む読み出し用データＲＤを取り込む。

また、主制御部１１は、例えば、ゲームの得点等の保存データＤｋをメモリカード４に書き込む際には、保存データＤｋを書き込むＬＢＡの指定、記録データＤｋのサイズ等が設定されるメモリカード４内部の各レジスタをアドレスＡで選択し、ＬＢＡの指定、記録データＤｒのサイズ等を含む書き込み用データＷＤとライト信号ＷＲを出力することで設定する。その後、書き込み指示コマンドを含んだ書き込み用データＷＤとメモリカード４内部のコマンドレジスタを指定するアドレスＡおよびライト信号ＷＲを出力する。最後に記憶装置が書き込み可能な状態になると、書き込みを要求するライト信号ＷＲを出力すると共に、保存データＤｋを含んだ書き込み用データＷＤをアクセス制御装置１４に出力する。

ＲＡＭ１２は、主制御部１１が読み出した記録データＤｒ等を一時的に記憶する。ＲＯＭ１３は、主制御部１１の動作プログラムを記憶する。アクセス制御装置１４は、主制御部１１によるメモリカード４に対するデータの書き込みおよび読み出し（メモリカード４に対するアクセス）を制御可能に構成されている。具体的には、アクセス制御装置１４は、図１に示すように、ＰＩＯ部２１およびＤＭＡ部２２を備え、図外のＣＰＵバスＩ／Ｆ回路および図外のＡＴＡＩ／Ｆ回路を介して主制御部１１およびメモリカード４に接続されている。ＰＩＯ部２１は、ＰＩＯ（Programmed I/O）モードで主制御部１１がメモリカード４にアクセスする際に機能する回路であって、ライトサイクル出力部３１およびリードサイクル出力部３２を備えて構成されている。

ライトサイクル出力部３１は、本発明における出力制御部に相当し、コマンド検出回路４１、ライトサイクル変換回路４２およびメモリ４３を備えている。この場合、メモリ４３には、上記した書き込み用データＷＤに含まれている各種の書き込み指示コマンド（ＰＩＯモードでの書き込みや消去、ＤＭＡ（Direct Memory Access）モードでの書き込み等のデータが変更される可能性のあるコマンド）が記述されたコマンドルックアップテーブルが記憶されている。

コマンド検出回路４１は、主制御部１１からライト信号ＷＲが出力された際に、後述する信号出力制御処理５０を実行する。この場合、コマンド検出回路４１は、図１に示すスイッチ１５の操作によって書き込み禁止信号ＷＰが出力されていない状態（スイッチ１５がオフの状態）では、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換回路４２に転送する。また、コマンド検出回路４１は、書き込み禁止信号ＷＰが出力されている状態（スイッチ１５がオンの状態）では、アドレスＡＤの比較を行い、アドレスＡＤがメモリカード４内部のコマンドレジスタのアドレスやデータレジスタのアドレスと一致しない場合には、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換回路４２に転送する。また、データレジスタと一致する場合であってもコマンド検出回路４１内部の書き込み指示コマンドフラグ（主制御部１１から送られた最新のコマンドが、書き込み指示コマンドであるか否かを保持するフラグ）が０の場合には、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換回路４２に転送する。

また、コマンド検出回路４１は、書き込み禁止信号ＷＰが出力されている状態において、アドレスＡＤの比較を行った結果、アドレスＡＤとメモリカード４内部のコマンドレジスタのアドレスとが一致した場合には、書き込み用データＷＤに含まれているコマンドと、コマンドルックアップテーブルとを比較することにより、書き込み用データＷＤ内から書き込み指示コマンドを検出する。この場合、コマンド検出回路４１は、書き込み用データＷＤ内に書き込み指示コマンドが含まれていないと判別したとき（書き込み指示コマンドを非検出のとき）には、書き込み指示コマンドフラグを０にリセットした後に、アドレスＡＤ、ライト信号ＷＲ、および書き込み用データＷＤをライトサイクル変換回路４２に転送する。また、書き込み用データＷＤに書き込み指示コマンドが含まれていると判別したとき（書き込み指示コマンドを検出したとき）には、コマンド検出回路４１内部の書き込み指示コマンドフラグを１にセットした後に、アドレスＡＤ、ライト信号ＷＲ、および書き込み用データＷＤのライトサイクル変換回路４２への出力を停止する。また、コマンド検出回路４１は、書き込み禁止信号ＷＰが出力されている状態において、アドレスＡＤの比較を行った結果、アドレスＡＤとメモリカード４内部のデータレジスタのアドレスとが一致し、かつ書き込み指示コマンドフラグが１の場合にも、アドレスＡＤ、ライト信号ＷＲ、および書き込み用データＷＤのライトサイクル変換回路４２への出力を停止する。つまり、これらの場合には、コマンド検出回路４１は、ライトサイクル変換回路４２によるアドレスＡＤ、ライト信号ＷＲ、および書き込み用データＷＤのメモリカード４への出力を禁止する。

ライトサイクル変換回路４２は、本発明における変換回路に相当し、コマンド検出回路４１から転送されたアドレスＡＤ、ライト信号ＷＲ、および書き込み用データＷＤをメモリカード４用のアドレスＡ、ライト信号ＷＲ、および書き込み用データＷＤに変換して所定のライトサイクルでメモリカード４に出力する。

リードサイクル出力部３２は、主制御部１１から出力されたアドレスＡＤ、リード信号ＲＲ、および読み出し用データＲＤをメモリカード４用のアドレスＡ、リード信号ＲＲ、および読み出し用データＲＤに変換して所定のリードサイクルでメモリカード４に出力する。また、リードサイクル出力部３２は、メモリカード４から出力された記録データＤｒを主制御部１１に出力（転送）する。ＤＭＡ部２２は、ＤＭＡモードでメモリカード４にアクセスする際に機能する回路であって、上記したＣＰＵバスＩ／Ｆ回路を介して主制御部１１のメインバスに接続されると共に、図外のメモリＩ／Ｆ回路を介してＲＡＭ１２に接続されている。スイッチ１５は、例えば、オン状態において、メモリカード４へのデータの書き込みを禁止する書き込み禁止信号ＷＰをコマンド検出回路４１に出力し、オフ状態において、書き込み禁止信号ＷＰの出力を停止する。

一方、メモリカード４は、一例として、ＡＴＡ規格に準拠したコンパクトフラッシュ（登録商標）等のカード型の記録装置（ストレージデバイス）であって、アクセス制御装置１４のソケット（図示せず）に脱着可能に取り付けられている。また、メモリカード４は、例えば、メモリカード本体、バッファおよび制御部を備えている。この場合、メモリカード４のバッファは、メモリカード４用に変換されてアクセス制御装置１４から出力された読み出し用データＲＤおよびに書き込み用データＷＤを一時的に記憶する。また、メモリカード４の制御部は、アクセス制御装置１４から出力されたコマンドレジスタを指定するアドレスＡ、書き込み用データＷＤに含まれている読み出し指示コマンド、および同時に出力されるライト信号ＷＲによって読み出し指示コマンドを認識し、その後に出力されるリード信号ＲＲと、データレジスタを指定するアドレスＡとに従って予め記録されている記録データＤｒ（表示手順データＤｓや各種図柄データＤｐ）の読み出しを実行する。また、メモリカード４の制御部は、コマンドレジスタを指定するアドレスＡ、書き込み用データＷＤに含まれている書き込み指示コマンド、および同時に出力されるライト信号ＷＲによって書き込み指示コマンドを認識し、その後に出力されるライト信号ＷＲと、データレジスタを指定するアドレスＡとに従い、保存データＤｋの書き込みを実行する。

次に、表示装置１の全体的な動作について、図面を参照して説明する。この場合、初期状態では、スイッチ１５がオフ状態であるものとする。なお、ＤＭＡ部２２は、ＰＩＯ部とは異なり、レジスタ構成等が規格化されていないため、例えば、書き込み禁止信号ＷＰを入力して、ＤＭＡライト転送の開始を要求する信号を書き込み禁止信号ＷＰでマスクする手法等の一般的な手法を用いるだけで、書き込み禁止を実現できる。また、ＤＭＡ部２２には、公知のＤＭＡ回路と同様の構成が採用されている。これらのことから、ＤＭＡ部２２については、発明の理解を容易とするために、その動作についての詳細な説明を省略する。この表示装置１では、搭載されているゲーム機の電源が投入された際に、主制御部１１が、ＲＯＭ１３から動作プログラムを読み出して画像表示処理を開始する。次に、主制御部１１は、初期状態の画像を表示するための表示用画像データＤｇの生成に必要な記録データＤｒの読み出しを要求するために、記録データＤｒが記録されているＬＢＡの指定、記録データＤｒのサイズ、および読み出しを指示する読み出し指示コマンド等を含んだ書き込み用データＷＤと、それぞれのアドレスＡＤと、ライト信号ＷＲとを数回に分けて順番にライトサイクル出力部３１のコマンド検出回路４１に出力する。

これに応じて、コマンド検出回路４１は、図２に示す信号出力制御処理５０を実行する。この信号出力制御処理５０では、システムリセット時に、コマンド検出回路４１内部の書き込み指示コマンドフラグが０にリセットされる（ステップ５１）。また、システムリセット時でない場合には、コマンド検出回路４１は、書き込み禁止信号ＷＰを入力しているか否かを判別する（ステップ５２）。この場合、上記したように、初期状態では、スイッチ１５がオフ状態のため、コマンド検出回路４１には書き込み禁止信号ＷＰが入力されていない。このため、コマンド検出回路４１は、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換回路４２に転送して（ステップ５３）、この信号出力制御処理５０を終了する。

続いて、ライトサイクル変換回路４２は、コマンド検出回路４１から転送されたアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをメモリカード４用のアドレスＡ、ライト信号ＷＲおよび書き込み用データＷＤに変換してメモリカード４に出力する。この際に、この読み出し指示コマンドを含んだ書き込み用データＷＤを受け取ったメモリカード４では、指定されたＬＢＡの記録されているデータを、制御部が、読み出し用データＲＤとしてバッファに記憶させる。次に主制御部１１は、記録データＤｒを読み出すために、データレジスタのアドレスＡＤと、リード信号ＲＲとをアクセス制御装置１４のリードサイクル出力部３２に出力する。これに応じて、リードサイクル出力部３２が、データレジスタを指定するアドレスＡＤおよびリード信号ＲＲをメモリカード４用のアドレスＡおよびリード信号ＲＲに変換してメモリカード４に出力する。一方、メモリカード４では、バッファに記憶している読み出しデータＲＤ、をアドレスＡおよびリード信号ＲＲに従って記録データＤｒとしてアクセス制御装置１４に出力する。次いで、リードサイクル出力部３２が、メモリカード４から出力された記録データＤｒを主制御部１１に出力する。続いて、主制御部１１は、記録データＤｒをＲＡＭ１２に記録した後に、記録データＤｒに基づいて表示用画像データＤｇを生成して表示部２に出力する。これにより、表示部２に初期状態の画像が表示される。

一方、スイッチ１５が、オン状態に切り替えられたときには、書き込み禁止信号ＷＰがコマンド検出回路４１に出力される。この状態において、ゲーム機の制御部からＬＢＡや記録データＤｒのサイズ、および読み出し指示コマンドが出力されたときには、主制御部１１がアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤを出力し、コマンド検出回路４１が信号出力制御処理５０を実行する。この場合、上記したステップ５２において、書き込み禁止信号ＷＰが入力されているため、コマンド検出回路４１は、アドレスＡＤがコマンドレジスタを指定しているか否かを判別（検出）する（ステップ５４）。この場合、ＬＢＡや記録データＤｒのサイズを書き込むアドレスは、コマンドレジスタのアドレスとは異なるため、これらのライトサイクル時に入力された、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤはそのままライトサイクル変換回路４２に転送される。また読み出し指示コマンドは、コマンドレジスタに書き込まれるため、主制御部１１から入力されるアドレスＡＤは、コマンドレジスタのアドレスと一致する。この際に、コマンド検出回路４１は、書き込み用データＷＤに含まれている読み出し指示コマンドと、メモリ４３に記憶されているコマンドルックアップテーブルとを比較することにより、書き込み用データＷＤに書き込み指示コマンドが含まれているか否かを判別（検出）する（ステップ５５）。この場合、リードサイクル時に送られるコマンドは、書き込み指示コマンドではないため、コマンド検出回路４１は、書き込み指示コマンドフラグを０にリセット（ステップ５６）した後に、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換回路４２に転送して（ステップ５３）、この信号出力制御処理５０を終了する。その後、スイッチ１５がオフ状態（書き込み禁止信号ＷＰが入力されていない状態）の場合と同様な処理を行い、表示部２に初期状態の画像が表示される。

一方、ゲームが開始された際には、主制御部１１は、ゲーム機における制御部の制御信号に従って上記した画像表示処理を実行することにより、各種の画像を表示させるための表示用画像データＤｇを出力する。この場合、例えば、ゲームの進行中において、ゲームのリプレイ画像等の画像データを保存データＤｋとしてメモリカード４に書き込む旨の制御信号がゲーム機の制御部から出力されたときには、主制御部１１は、保存データＤｋの書き込みを要求するために、保存データＤｋを書き込むＬＢＡの指定、保存データＤｋのサイズ、および書き込みを指示する書き込み指示コマンド等を含んだ書き込み用データＷＤと、それぞれのレジスタアドレスＡＤと、ライト信号ＷＲとを数回に分けて順番にライトサイクル出力部３１のコマンド検出回路４１に出力する。これに応じて、コマンド検出回路４１は、上記した信号出力制御処理５０を実行する。この際に、コマンド検出回路４１は、書き込み禁止信号ＷＰを入力しているか否かを判別する（ステップ５２）。この場合、例えば、スイッチ１５がオフ状態のときには、コマンド検出回路４１には書き込み禁止信号ＷＰが入力されていない。このため、コマンド検出回路４１は、ライトサイクル変換回路４２にアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換回路４２に転送して（ステップ５３）、この信号出力制御処理５０を終了する。続いて、ライトサイクル変換回路４２は、コマンド検出回路４１から転送されたアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをメモリカード４用のアドレスＡ、ライト信号ＷＲおよび書き込み用データＷＤに変換してメモリカード４に出力する。この際に、この書き込み指示コマンドを含んだ書き込み用データＷＤを受け取ったメモリカード４では、制御部が次に送られてくる書き込み用データＷＤをバッファに記憶させる準備をする。

次に、主制御部１１は、保存データＤｋを書き込むために、データレジスタのアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤ（保存データＤｋ）をコマンド検出回路４１に出力する。これに応じて、コマンド検出回路４１は、信号出力制御処理５０を実行する。この場合、上記と同様にして、書き込み禁止信号ＷＰが入力されていないため、コマンド検出回路４１は、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換回路４２に転送して、この信号出力制御処理５０を終了する。次いで、ライトサイクル変換回路４２は、コマンド検出回路４１から転送されたアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをメモリカード４用のアドレスＡ、ライト信号ＷＲおよび書き込み用データＷＤに変換してメモリカード４に出力する。続いて、メモリカード４は、出力された書き込み用データＷＤをバッファに記憶した後に、予め指定されていたＬＢＡに保存データＤｋを書き込む。

一方、スイッチ１５が、オン状態に切り替えられたときには、書き込み禁止信号ＷＰがコマンド検出回路４１に出力される。この際に、ゲーム機の制御部から保存データＤｋをメモリカード４に書き込む一連の制御信号が出力されたときには、主制御部１１がアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤを出力する毎に、コマンド検出回路４１が信号出力制御処理５０を実行する。この場合、上記したステップ５２において、書き込み禁止信号ＷＰが入力されているため、コマンド検出回路４１は、アドレスＡＤがコマンドレジスタを指定しているかを判別（検出）する（ステップ５４）。この場合、ＬＢＡや保存データＤｋのサイズを書き込むレジスタのアドレスは、コマンドレジスタやデータレジスタのアドレスとは異なるため、これらのライトサイクル時に入力された、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤはそのままライトサイクル変換回路４２に転送される。また書き込み指示コマンドは、コマンドレジスタに書き込まれるため、主制御部１１から入力されるアドレスＡＤは、コマンドレジスタのアドレスと一致する。この際には、コマンド検出回路４１は、書き込み用データＷＤに含まれているコマンドと、メモリ４３に記憶されているコマンドルックアップテーブルとを比較することにより、書き込み用データＷＤに書き込み指示コマンドが含まれているか否かを判別（検出）する（ステップ５５）。この場合、書き込み用データＷＤ内から書き込み指示コマンドを検出した（書き込み用データＷＤ内のコマンドが書き込み指示コマンドであると判別した）ときには、コマンド検出回路４１は、書き込み指示コマンドフラグを１にセットする（ステップ５７）と共に、ライトサイクル変換回路４２へのアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤの転送を停止する（ステップ５８）。つまり、ライトサイクル変換回路４２によるアドレスＡ、ライト信号ＷＲおよび書き込み用データＷＤ（書き込み指示コマンド）のメモリカード４への出力を禁止する。

また、主制御部１１から、書き込み指示コマンドが入力した後に、実際の保存データＤｋが出力された場合には、以下の動作が行われる。まず、主制御部１１から、アドレスＡＤ（データレジスタのアドレス）、ライト信号ＷＲおよび書き込み用データＷＤ（保存データＤｋ）が、コマンド検出回路４１に入力される。続いて、コマンド検出回路４１は、入力されたアドレスＡＤとコマンドレジスタのアドレスとを比較してアドレスＡＤがコマンドレジスタを指定しているか否かを判別する（ステップ５４）。この際に、アドレスＡＤがコマンドレジスタのアドレスとは異なるため、コマンド検出回路４１は、アドレスＡＤとデータレジスタのアドレスとを比較してアドレスＡＤがデータレジスタを指定しているか否かを判別する（ステップ５９）。この場合、アドレスＡＤがデータレジスタと一致するため、次に、書き込み指示コマンドフラグが１（最後に出力したコマンドが書き込み指示コマンドであることを示す）であるか否かを判別する（ステップ６０）。ここで、主制御部１１からコマンド検出回路４１に最後に出力されたコマンドが書き込み指示コマンドである場合には、この書き込み指示コマンドフラグが１であるため、コマンド検出回路４１は、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤ（保存データＤｋ）の転送を停止する（ステップ５８）。つまり、ライトサイクル変換回路４２によるアドレスＡ、ライト信号ＷＲおよび書き込み用データＷＤ（保存データＤｋ）のメモリカード４への出力を禁止する。これにより、書き込み禁止信号ＷＰを入力している状態では、ライト信号ＷＲがアクセス制御装置１４に出力されたとしても、書き込み指示コマンドを含む書き込み用データＷＤ、アドレスＡ、およびライト信号ＷＲのメモリカード４への出力や、保存データＤｋを含む書き込み用データＷＤ、アドレスＡ、およびライト信号ＷＲのメモリカード４への出力が確実に禁止されるため、記録データＤｒ等の意図しない消去や書き替えが確実に防止される。

一方、ステップ５５において書き込み用データＷＤ内から書き込み指示コマンドを検出しない（書き込み用データＷＤ内のコマンドが書き込み指示コマンドではない）ときには、コマンド検出回路４１は、書き込み指示コマンドフラグを０にリセットして（ステップ５６）、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換回路４２に転送する（ステップ５３）。これに応じて、ライトサイクル変換回路４２がアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをメモリカード４用のアドレスＡ、ライト信号ＷＲおよび書き込み用データＷＤに変換してメモリカード４に出力し、メモリカード４が書き込み用データＷＤに含まれるコマンドに応じた処理を実行する。

このように、このアクセス制御装置１４、表示制御装置３および表示装置１によれば、書き込み禁止信号ＷＰが出力されている状態においてコマンド検出回路４１が書き込み指示コマンドを検出したときに、ライトサイクル変換回路４２へのライト信号ＷＲの出力を停止することにより、例えば、外部制御部が書き込み処理を実行することによってデータ書き込みの許可および禁止を制御する従来の構成とは異なり、主制御部１１に誤動作や暴走が発生したとしても、書き込み禁止信号ＷＰが出力されている状態におけるメモリカード４に対するデータの書き込みを確実に回避することができる。したがって、メモリカード４に記録されている記録データＤｒの意図しない消去や書き替えを確実に防止することができる。また、記録データＤｒの意図しない消去や書き替えの確実な防止をＡＴＡ規格に準拠した汎用で安価なメモリカード４に対して実現することができるため、メモリカード４を含めた表示制御装置３および表示装置１を全体として安価に構成することができる。また、書き換えを不可にすべきプログラムデータや画像データなどを例えばＲＯＭに代えてメモリカード４に記録して用いることができる。この場合、メモリカード４がＲＯＭと比較して大容量かつ比較的安価でしかも交換が容易なため、プログラムデータや画像データの大容量化を比較的安価でしかも容易に行うことができる。

また、書き込み禁止信号ＷＰが出力されている状態において、コマンド検出回路４１が、書き込み指示コマンドを検出したときに、ライトサイクル変換回路４２への書き込み用データＷＤの出力を停止したり、その後のデータ書き込みサイクル時のアドレスＡＤ、ライト信号ＷＲ、および書き込み用データＷＤの出力を停止することにより、書き込み禁止状態において、メモリカード４に対する書き込み用データＷＤ自体の出力を停止することができるため、メモリカード４に記録されている記録データＤｒの意図しない消去や書き替えをさらに確実に防止することができる。

なお、本発明は、上記の構成に限定されない。例えば、メモリカード４としてコンパクトフラッシュ（登録商標）を用いた例について上記したが、これに限定されず、ＡＴＡ規格に準拠した各種のカード型ストレージデバイスをメモリカード４として用いることができる。また、本発明における記録装置としては、カード型ストレージデバイスに限定されず、ハードディスドライブ装置などのＡＴＡ規格に準拠した各種の記録装置が含まれる。また、ＳＤカード、メモリスティック（登録商標）、スマートメディア（登録商標）およびＦＤＤ（Flexible Disk Drive ）や、ＵＳＢ（Universal Serial Bus）、ＳＣＳＩ（Small Computer System Interface ）、ＰＣＭＣＩＡ（Personal Computer Memory Card International Association ）などの規格に対応した記録装置のように、コマンドベースのＩ／Ｆを備えた各種の記録装置に本発明を適用することもできる。さらに、ＮＡＮＤ系のＦｌａｓｈ ＲＯＭ（フラッシュメモリ）用のコントローラ等に本発明を適用することもできる。

また、表示装置１を搭載するゲームには、家庭用ゲームやアーケードゲームなどの各種のゲームが含まれる。また、パチンコ台、スロットマシンおよびピンボールマシンなどの各種の遊技機に表示装置１を搭載することもできる。また、パーソナルコンピュータを始めとして、各種の電子機器にアクセス制御装置１４を適用することができる。さらに、アクセス制御装置１４を表示制御装置３とは別体に形成すると共に、表示制御装置３に対して脱着可能に構成することもできる。また、スイッチ１５には、機械式の各種スイッチや電子式の各種スイッチが含まれる。また、書き込み禁止信号ＷＰが出力されている状態において書き込み指示コマンドを検出したときに、コマンド検出回路４１が、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤのすべての出力を停止し、かつその後のデータレジスタに対するアドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤのすべての出力を停止する例について上記したが、ライト信号ＷＲのみの出力を停止させる構成を採用することもできるし、データレジスタに対する書き込み時には、何の処理もせずに、アドレスＡＤ、ライト信号ＷＲおよび書き込み用データＷＤをライトサイクル変換部４２に出力する構成を採用することもできる。

表示装置１のブロック図である。 信号出力制御処理５０のフローチャートである。

符号の説明

１ 表示装置、２ 表示部、３ 表示制御装置、４ メモリカード、１１ 主制御部、１４ アクセス制御装置、１５ スイッチ、３１ ライトサイクル出力部、４１ コマンド検出回路、４２ ライトサイクル変換回路、Ｄｐ 図柄データ、Ｄｒ 記録データ、Ｄｓ 表示手順データ、ＷＤ 書き込み用データ、ＷＲ ライト信号、Ａ，ＡＤ アドレス

Claims (8)

1. 外部制御部から出力された書き込み用データを記録装置のレジスタに対して書き込み要求する書き込み要求信号を記録装置用の書き込み要求信号に変換して当該記録装置に所定のライトサイクルで出力する出力制御部を備えて、前記外部制御部による前記記録装置に対するアクセスを制御するアクセス制御装置であって、
   前記レジスタは、データレジスタおよびコマンドレジスタを備え、
   前記出力制御部は、前記書き込み要求信号を前記記録装置用の書き込み要求信号に変換して出力する変換回路と、外部スイッチの操作によって書き込み禁止信号が出力されている状態において前記記録装置に対する前記書き込み用データの書き込みを指示する書き込み指示コマンドが前記コマンドレジスタへの当該書き込み用データに含まれていることを検出したときに前記変換回路に対して前記記録装置への前記書き込み要求信号の出力を禁止させるコマンド検出回路とを備えているアクセス制御装置。
2. 前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、
   前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出したときに、前記変換回路に対して前記記録装置の前記コマンドレジスタへの前記書き込み用データの出力を禁止させる請求項１記載のアクセス制御装置。
3. 前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、
   前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出したときに、前記変換回路に対して前記記録装置への前記レジスタのアドレスの出力を禁止させる請求項１または２記載のアクセス制御装置。
4. 前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、
   前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出してから、前記書き込み指示コマンド以外のコマンドをもう一度検出するまでの間、前記変換回路に対して前記記録装置の前記データレジスタへの前記書き込み要求信号の出力を禁止させる請求項１から３のいずれかに記載のアクセス制御装置。
5. 前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、
   前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出してから、前記書き込み指示コマンド以外のコマンドをもう一度検出するまでの間、前記変換回路に対して前記記録装置の前記データレジスタへの前記書き込み用データの出力を禁止させる請求項１から４のいずれかに記載のアクセス制御装置。
6. 前記変換回路は、前記書き込み用データを前記記録装置用の書き込み用データに変換し、
   前記コマンド検出回路は、前記書き込み禁止信号が出力されている状態において前記書き込み指示コマンドを検出してから、前記書き込み指示コマンド以外のコマンドをもう一度検出するまでの間、前記変換回路に対して前記記録装置の前記データレジスタへの前記レジスタのアドレスの出力を禁止させる請求項１から５のいずれかに記載のアクセス制御装置。
7. 請求項１から６のいずれかに記載のアクセス制御装置と、前記外部制御部としての主制御部とを備え、当該主制御部は、前記記録装置に記録されている記録データを前記アクセス制御装置を介して読み出すと共に当該読み出した記録データに基づく画像を表示部に表示させる表示制御装置。
8. 請求項７記載の表示制御装置と、前記表示部とを備えている表示装置。

Images