JP2005117344A - 帯域阻止フィルタ - Google Patents
帯域阻止フィルタ Download PDFInfo
- Publication number
- JP2005117344A JP2005117344A JP2003348722A JP2003348722A JP2005117344A JP 2005117344 A JP2005117344 A JP 2005117344A JP 2003348722 A JP2003348722 A JP 2003348722A JP 2003348722 A JP2003348722 A JP 2003348722A JP 2005117344 A JP2005117344 A JP 2005117344A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- distributed constant
- line
- conductor layer
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
【課題】セラミック基板を使用した減衰特性の優れた帯域阻止フィルタを提供する。
【解決手段】終端を短絡した線路SRと並列接続されたローディング・コンデンサCLからなる２つの共振器RA、RBに線路間結合が有るBEF基本回路BBにおいて、その入出力間にマルチパス・コンデンサCmを並列接続することにより、阻止帯域における順方向伝達係数S21を零にすることで減衰極を有するトラップを形成して課題を達成する。
【選択図】図１
【解決手段】終端を短絡した線路SRと並列接続されたローディング・コンデンサCLからなる２つの共振器RA、RBに線路間結合が有るBEF基本回路BBにおいて、その入出力間にマルチパス・コンデンサCmを並列接続することにより、阻止帯域における順方向伝達係数S21を零にすることで減衰極を有するトラップを形成して課題を達成する。
【選択図】図１
Description
本発明は、セラミック積層体基板を使用した帯域阻止フィルタに関するものである。
携帯電話等の移動無線機器や衛星通信・電話等の衛星通信機器などに使用される無線通信装置において、無線電波の高周波信号を送受信するフロントエンド・ブロックには、その高周波信号のDuplex（同時送受信）あるいは分波・多重化等の制御を行うためにLPF（低域通過フィルタ）、HPF（高域通過フィルタ）、BPF（帯域通過フィルタ）、BEF（帯域阻止フィルタ）等の各種フィルタが適用されている。この無線通信装置に対する軽薄短小の社会的ニーズに応えるために、そのフロントエンド・ブロックに使用される上記フィルタの一層の小形化の要求が高まっている。このようなフィルタの小形化のために特許文献１，２に示すように、誘電体共振器やＳＡＷ Filter(surface Acoustic Wave Filter:弾性表面波フィルタ)を使用した小形フィルタが提案されている。
特開２０００−１３４０２７号公報
特開平１０−１２６２１３号公報
しかし、このようなフィルタには、ＳＡＷフィルタを使用するとフィルタの挿入損失が数ｄＢ〜１０ｄＢと大きく用途が限定されること、誘電体共振器は挿入損失は１ｄＢ以下と小さいが、その外形が厚さ数ｍｍの直方体である３次元形状となるため周辺部品と一体に多層基板に高密度の面状実装するのが難しいという欠点があった。このため、特許文献１の図７に示すように、誘電体共振器に替えてストリップライン等の分布定数線路を用いた共振器を使用することが行われている。また、分布定数線路を用いた共振器はセラミック積層体基板を使用して、内部の導体層にその共振器および周辺回路を一体に形成して小形・高信頼のモジュールとして量産することが可能である。しかし、高周波信号に対する帯域阻止フィルタにこの分布定数線路共振器を適用する場合には、同一導体層上に形成された隣接の共振器間に結合が生じてフィルタの選択性能を低下させるという、使用上の制約を生じることがある。本発明の課題は、セラミック積層体基板に分布定数線路共振器を形成することによりその形状を一層小形化し、かつ周波数選択性能に優れた帯域阻止フィルタ(BEF: Band Elimination Filter)を提供することにある。
上記課題を解決するために、第一から第五の誘電体層を含む複数の導体層と複数の誘電体層とを交互に積層し、かつ誘電体層を厚さ方向に貫通するビア導体、または積層方向に隣接する導体層上に形成された導体パターンの電磁界結合によって、複数の導体層を電気的に接続した構成とされる積層体基板を備え、
第一導体層上に形成され、その一端が高周波信号の入力端に導通する第一導体パターンからなる第一インダクタと、導体層上に形成されその一端が高周波信号の出力端に導通する第二導体パターンからなる第二インダクタと、導体層上に形成され一端が第一インダクタに導通しかつ他端が第二インダクタに導通する第三導体パターンからなる第三インダクタと、
第四導体層上に形成され、その一端を接地され他端を直流阻止用第一コンデンサを介して第一インダクタと第三インダクタとの導通点に接続された第一分布定数線路からなる第一共振器と、
第四導体層上に形成され、一端を接地され他端を直流阻止用第二コンデンサを介して第二インダクタと第三インダクタとの導通点に接続された第二分布定数線路とからなる第二共振器とで構成される帯域阻止フィルタに、
第二導体層上に形成され入力端に導通する第一導体電極と、積層方向において第二導体層に隣接した第三導体層上で第二導体パターンに対向する位置に形成され、出力端に導通する第二導体電極と、からなるマルチパス・コンデンサを並列接続することにより、
分布定数線路の線路長で定まる共振周波数の高域側に減衰極のトラップを形成することを特徴とする。
第一導体層上に形成され、その一端が高周波信号の入力端に導通する第一導体パターンからなる第一インダクタと、導体層上に形成されその一端が高周波信号の出力端に導通する第二導体パターンからなる第二インダクタと、導体層上に形成され一端が第一インダクタに導通しかつ他端が第二インダクタに導通する第三導体パターンからなる第三インダクタと、
第四導体層上に形成され、その一端を接地され他端を直流阻止用第一コンデンサを介して第一インダクタと第三インダクタとの導通点に接続された第一分布定数線路からなる第一共振器と、
第四導体層上に形成され、一端を接地され他端を直流阻止用第二コンデンサを介して第二インダクタと第三インダクタとの導通点に接続された第二分布定数線路とからなる第二共振器とで構成される帯域阻止フィルタに、
第二導体層上に形成され入力端に導通する第一導体電極と、積層方向において第二導体層に隣接した第三導体層上で第二導体パターンに対向する位置に形成され、出力端に導通する第二導体電極と、からなるマルチパス・コンデンサを並列接続することにより、
分布定数線路の線路長で定まる共振周波数の高域側に減衰極のトラップを形成することを特徴とする。
上記本発明の帯域阻止フィルタは、セラミック積層体基板の導体層の一つに直列接続された３つのインダクタ１，２，３を形成し、また他の導体層に２つの分布定数線路を使用した共振器１，２を形成してその２つの共振器のそれぞれを、コンデンサを介してインダクタ１、３の接続点とインダクタ２，３の接続点に接続することでＢＥＦを構成する。併せて、別の隣接する導体層上に対向する電極を有するマルチパス・コンデンサを形成してこのＢＥＦの入出力端間に並列接続する。ＢＥＦの入力端から出力端へ高周波信号を伝える順方向伝達アドミッタンスYa 21とこの並列のマルチパス・コンデンサによる順方向伝達アドミッタンスYb 21との和が減衰極を有するトラップ周波数fxにて零になるようにする。
これによって、マルチパス・コンデンサを有する合成のＢＥＦの入力端から出力端に高周波信号を伝達する順方向伝達係数S21をその阻止帯域にて最小（阻止帯域にあるトラップ周波数にてS21＝０）にすることができる。このようにすると、その２つの共振器の共振周波数f0の高域側にある阻止帯域の下限周波数付近にトラップ周波数fxを設けることにより、合成ＢＥＦの阻止帯域における減衰特性を大幅に向上させる。即ち、上記２つの共振器間の結合に伴って生じた上記ＢＥＦの減衰特性の低下を解消し、さらに改良することができる。
また本発明の帯域阻止フィルタは、厚さ方向において第四導体層に隣接する第五導体層上に形成され、第一分布定数線路の非接地端子と結合する第三導体電極を有する第一ローディング・コンデンサと、
第五導体層上に形成され、第二分布定数線路の非接地端子と結合する第四導体電極を有する第二ローディング・コンデンサとを備え、第一分布定数線路と該第一ローディング・コンデンサとで並列共振回路をなす第一共振器を形成し、また第二分布定数線路と第二ローディング・コンデンサとで並列共振回路をなす第二共振器を形成し、第一分布定数線路の線路長および第二分布定数線路の線路長を短くするように構成してもよい。
第五導体層上に形成され、第二分布定数線路の非接地端子と結合する第四導体電極を有する第二ローディング・コンデンサとを備え、第一分布定数線路と該第一ローディング・コンデンサとで並列共振回路をなす第一共振器を形成し、また第二分布定数線路と第二ローディング・コンデンサとで並列共振回路をなす第二共振器を形成し、第一分布定数線路の線路長および第二分布定数線路の線路長を短くするように構成してもよい。
このようにすると、２つの共振器の共振周波数f0を同一で、かつそれを構成するそれぞれの分布定数線路の線路長leを短くして、このＢＥＦの全体形状を一層小さくすることができる。その結果，使用するセラミック積層体基板は小さくなり、ＢＥＦの材料費が低減すると共にＢＥＦの形状の小形化に伴ってそれから生じる不要輻射等のＥＭＣ(Electric Magnetic Compatibility)を低減する。
また本発明の帯域阻止フィルタは、第一導体層に隣接し、第二導体層と積層方向で反対位置にある第六導体層にグランド面導体を備え、
及び第五導体層に隣接し、第四導体層と積層方向で反対位置にある第七導体層にグランド面導体を備え、
第一分布定数線路と第二分布定数線路とをストリップラインで形成するように構成してもよい。このように構成すると、２つの共振回路を形成するそれぞれの分布定数線路はストリップラインとして機能し、各線路の特性インピーダンスZ0がその線路幅ｗと両グランド面導体間の距離Dで一義的に定まり，分布定数線路を小さくすることができると同時にそれを使用した共振器の特性（共振器のＱ、帯域など）を安定化できる。分布定数線路の上下が導体板で覆われるためその線路の遮蔽性能が向上し、それを使用した共振器からの不要輻射が低減してＥＭＣを減少できる。
及び第五導体層に隣接し、第四導体層と積層方向で反対位置にある第七導体層にグランド面導体を備え、
第一分布定数線路と第二分布定数線路とをストリップラインで形成するように構成してもよい。このように構成すると、２つの共振回路を形成するそれぞれの分布定数線路はストリップラインとして機能し、各線路の特性インピーダンスZ0がその線路幅ｗと両グランド面導体間の距離Dで一義的に定まり，分布定数線路を小さくすることができると同時にそれを使用した共振器の特性（共振器のＱ、帯域など）を安定化できる。分布定数線路の上下が導体板で覆われるためその線路の遮蔽性能が向上し、それを使用した共振器からの不要輻射が低減してＥＭＣを減少できる。
また本発明の帯域阻止フィルタは、減衰極のトラップ周波数をfx、マルチパス・コンデンサの容量をCm、第一インダクタおよび第二インダクタのインダクタンスをL1、第一ローディング・コンデンサ及び第二ローディング・コンデンサの容量をCL、分布定数線路１および分布定数線路２の特性インピーダンスをZ0、線路長をle、線路波長をλg、誘電体層の比誘電率をεr、分布定数線路１および分布定数線路２の相互インピーダンスをZM、光速をｃとし、角周波数ωをω＝2πfxに設定し、分布定数線路の電気長をθ＝２πle/λg＝(εr)1/2ωle/cと置いたときに、入力端から出力端へ高周波信号を伝達する順方向伝達係数S21を零にするために、0.9≦(ZM/Z0 2)(cotθ)(ωCm)(ωL1)2{Z0ωCL(tanθ)−1}2≦1.1----(1)を満足するように構成することが好ましい。
このようにすると、線路間結合を有するＢＥＦの順方向アドミッタンスをYa 21［Ya 21＝j(Z0 2/ZM)(tanθ)/(ωL1)2{Z0ωCL(tanθ)−1}2-----(2)］、マルチパス・コンデンサCmによる順方向アドミッタンスをYb 21［Yb 21＝-jωCm-----(3)］としたときに、(2)、(3)を(1)に当てはめて-1.1Ya 21≦Yb 21≦-0.9Ya 21-----(4)の関係を得る。よって、その総合回路の順方向アドミッタンス：Y21［Y21＝Ya 21＋Yb 21-----(5)］は、(4)を(5)に代入して-0.1Ya 12≦Y21≦0.1Ya 21-----(6)の関係を満たすので総合回路の順方向伝達係数S21はS21＝Y21/ΔY［後述の(23)より］の関係式から、(6)を(23)に適用して-0.1(Ya 21/ΔY)≦S21≦0.1（Ya 21/ΔY）-----(7)の関係式で与えられる。このことは、本発明のＢＥＦ（線間結合を有するＢＥＦ＋マルチパス・コンデンサCm）は従来技術のＢＥＦ即ち、マルチパス・コンデンサCmがなく線間結合を有するＢＥＦ［S21＝Ya 12/ΔY-----(8)］に比べて、［(7)と(8)の比較から］その順方向伝達係数S21を1/10以下に低減することができる。
その結果として、ＢＥＦの入力端から出力端へ高周波信号を伝達する順方向伝達係数のS21(Sパラメータ)を、分布定数線路とローディング・コンデンサから成る共振器の共振周波数f0の高域側に設定された信号通過阻止帯域において、殆ど零にすることができ、高周波信号の通過を阻止するその減衰量を最大限にすることが可能である。量産時における製品のバラツキ(上記各定数の製造環境における分散等に因る)を考慮したとしても、その阻止帯域にて信号の通過減衰量が最大となる（減衰極を有する）トラップ周波数fxにて、そのS21を従来のＢＥＦの1/10以下に低減することができるため、高周波信号電力の（ＢＥＦを通過する信号電力はこのS21の二乗に比例するので）通過阻止性能を20dB以上向上することができる。
また本発明の帯域阻止フィルタは、分布定数線路とローディング・コンデンサで形成される共振器の共振周波数より高域側にあり、入力端に給電された高周波信号の通過を阻止する阻止帯域において、入力端における入力インピーダンスが開放状態になるように前記マルチパス・コンデンサの前記容量Cmを調整するように構成してもよい。このようにすると、本発明のＢＥＦの入力インピーダンスが阻止帯域において開放状態のインピーダンス（詳細は後述の図ＸＸ参照）となる。そのため、このＢＥＦをＬＰＦ(Low Pass Filter)として機能させこれと並列にＨＰＦ(High Pass Filter)を接続してDuplexer（送受切替器）として使用する場合に、ＨＰＦの通過帯域、即ちこれはＢＥＦの阻止帯域に相当する、において概ねＢＥＦの入力インピーダンスが開放状態になるので、このDuplexerのＨＰＦを通過した高周波信号の送信電力がこのＢＥＦに喰われることなく有効にアンテナへ給電・伝送することができる。従来のＢＥＦをDuplexerに使用した場合には、その阻止帯域における入力インピーダンスが短絡状態に近いため、ＨＰＦを通過してアンテナに供給される送信電力の大半がＢＥＦに喰われてそこで消費されてしまう。そのためアンテナに接続されるDuplexerの入力端とこのＢＥＦの入力端との間に位相器（分布定数線路等で構成される）を挿入してそのＢＥＦの入力インピーダンスが短絡状態から開放状態に変化するように高周波信号の位相を回転させる必要があった。このように本発明のＢＥＦではＢＥＦの入力側に挿入される位相器を省くことができるので、ＢＥＦを使用したDuplexerの形状を小形にできると共に、アンテナが受信した高周波の微弱な受信信号をこの位相器で損失させることなくＢＥＦ（ＬＰＦとして機能）を通過して無線通信装置のLNA(Low Noise Amplifier :低雑音前置増幅器)に効率良く供給・伝達することができる。本発明のＢＥＦの副次的効果として、位相器の通過損失が無い分だけ受信性能を表すＮＦ(Noise Figure ：雑音指数)を低減し、その結果として受信信号のＳ／Ｎ(Signal to Noise Ratio ：信号対雑音比)が増大するので、このＢＥＦをＬＰＦとして使用した無線通信装置の受信感度を向上することが可能である。
以下、添付の図面を参照しつつ本発明のＢＥＦの最良形態を説明する。
本発明のＢＥＦ１は図１に示すように、導体層ML1〜ML8と誘電体層DL1〜DL7とが交互に積層されたセラミック積層体基板１０で構成される。各誘電体層DL (DL1、DL2、DL3、DL4、DL5、DL6、DL7)は比誘電率εrを有する誘電体材料で形成され、誘電体材料にはアルミナ含有量を９８％以上としたアルミナ質セラミックス、ムライト質セラミックス、窒化アルミニウムセラミックス、窒化珪素セラミックス、炭化珪素セラミックスおよびガラスセラミックス等、高周波領域において誘電損失が小さい材質が適用される。また、各導体層ML(ML1、ML2、ML3、ML4、ML5、ML6、ML7、ML8)にはフィルタを構成する分布定数線路やコンデンサの電極等が金属導体で形成され、金属導体の材質としては、例えばセラミック誘電体層の材質としてガラスセラミックスを用いる場合には、Ａｇ、Ａｕ、Ｃｕのいずれかを主成分とするものを使用することができる（「主成分」とは、最も質量含有率の高い成分のことである）。具体的には、Ａｇ系（Ａｇ単体、Ａｇ−金属酸化物（Ｍｎ、Ｖ、Ｂｉ、Ａｌ、Ｓｉ、Ｃｕ等の酸化物）、Ａｇ−ガラス添加、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｒｈ等）、Ａｕ系（Ａｕ単体、Ａｕ−金属酸化物、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａｕ−Ｒｈ等）、Ｃｕ系（Ｃｕ単体、Ｃｕ−金属酸化物、Ｃｕ−Ｐｄ、Ｃｕ−Ｐｔ、Ｃｕ−Ｒｈ等）等の低抵抗材料から選ばれる導体を用いる。
本発明のＢＥＦ１は図１に示すように、導体層ML1〜ML8と誘電体層DL1〜DL7とが交互に積層されたセラミック積層体基板１０で構成される。各誘電体層DL (DL1、DL2、DL3、DL4、DL5、DL6、DL7)は比誘電率εrを有する誘電体材料で形成され、誘電体材料にはアルミナ含有量を９８％以上としたアルミナ質セラミックス、ムライト質セラミックス、窒化アルミニウムセラミックス、窒化珪素セラミックス、炭化珪素セラミックスおよびガラスセラミックス等、高周波領域において誘電損失が小さい材質が適用される。また、各導体層ML(ML1、ML2、ML3、ML4、ML5、ML6、ML7、ML8)にはフィルタを構成する分布定数線路やコンデンサの電極等が金属導体で形成され、金属導体の材質としては、例えばセラミック誘電体層の材質としてガラスセラミックスを用いる場合には、Ａｇ、Ａｕ、Ｃｕのいずれかを主成分とするものを使用することができる（「主成分」とは、最も質量含有率の高い成分のことである）。具体的には、Ａｇ系（Ａｇ単体、Ａｇ−金属酸化物（Ｍｎ、Ｖ、Ｂｉ、Ａｌ、Ｓｉ、Ｃｕ等の酸化物）、Ａｇ−ガラス添加、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｒｈ等）、Ａｕ系（Ａｕ単体、Ａｕ−金属酸化物、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａｕ−Ｒｈ等）、Ｃｕ系（Ｃｕ単体、Ｃｕ−金属酸化物、Ｃｕ−Ｐｄ、Ｃｕ−Ｐｔ、Ｃｕ−Ｒｈ等）等の低抵抗材料から選ばれる導体を用いる。
以下、上記セラミック積層体基板１０の製造方法について概説する。まず、誘電体層DLとなるべきセラミックグリーンシートを用意する。該セラミックグリーンシートは、セラミック誘電体層の原料セラミック粉末（例えば、ガラスセラミック粉末の場合、ホウケイ酸ガラス粉末とアルミナ等のセラミックフィラー粉末との混合粉末）に溶剤（アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど）、結合剤（アクリル系樹脂（例えば、ポリアクリル酸エステル、ポリメチルメタクリレート）、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど）、可塑剤（ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど）、解膠剤（脂肪酸（グリセリントリオレートなど）、界面活性剤（ベンゼンスルホン酸など）、湿潤剤（アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど）などの添加剤を配合して混練し、ドクターブレード法等によりシート状に成形したものである。
そして、このセラミックグリーンシート上に導体層（接地導体GNDを含む）である導体パターンあるいは電極を金属粉末を使用して所定の形状に形成する。この金属粉末形状はＣｕまたはＡｇを主成分とする金属粉末のペーストを用いて公知のスクリーン印刷法により形成される。金属粉末のペーストは、金属粉末に、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を適度な粘度が得られるように配合・調整したものである。導体層の金属粉末形状を形成したら、その上に別のセラミックグリーンシートを重ね、さらに金属粉末形状印刷／セラミックグリーンシート積層の工程を繰り返し、セラミック積層体基板１０となるべきグリーン積層体を得る。なお、導体層間を接続するビアを形成する場合は、セラミックグリーンシートのビア形成位置にドリル等を用いて穿孔しておき、ここに金属ペーストを充填するようにする。上記のグリーン積層体は、個々のセラミック積層体基板製品(本発明のＢＥＦ１)の導体層金属粉末形状が所定配置・配列にて連続的に複数形成されたものであり、これをカッターを用いて切断線に沿って切断・分離することにより、各々個別にセラミック積層体１０となるべき分離グリーン積層体が得られる。これを焼成することにより、図１に示すような、配線積層体１０、即ちＢＥＦが得られる。
次にＢＥＦ(帯域阻止フィルタ)の詳細の構成について、図1の構成並びに図２の回路図を参照しながら、特に各導体層の上に形成される導体パターンおよび導体電極の形状並びに構造を中心に、構成と回路を対比させて順番に説明する。積層体基板１０の第一主表面（最上面）MS1は、全面が導体で覆われた接地導体面GNDを有する第六導体層で形成され、第二主表面（最下面）MS2は、全面が導体で覆われた接地導体面GNDを有する第七導体層で形成される。よって、これら導体層ML1と導体層ML2は、ＢＥＦが扱う高周波信号に対する接地面GND（接地導体）となる。ＢＥＦの入力端から出力端に直列に接続される3つのインダクタLA、LB、LCは第一導体層ML2上に形成された一筆書状（一本）のストリップライン（分布定数線路の一種）SIで構成される。該ストリップラインSIは第六誘電体層ML1及び第七導体層ML8を接地導体、第一導体層ML2上の導体パターンCP1を中心導体として構成される。導体パターンCP1上の点PA、点PB間がインダクタンスL1を有する第一インダクタLAを、同上の点PC、点PD間がインダクタンスL1を有する第二インダクタLCを、さらに同上の点PB、点PC間がインダクタンスL2を有する第三インダクタLBを形成する。なお、第一インダクタLAは点PAにおいて入力端Inに、第二インダクタLCは点PDにおいて出力端Outに導通している。
ＢＥＦの入力端Inから出力端Outに基本BEF回路BBと並列にマルチパス回路MPが接続される。マルチパスMPを形成するマルチパス・コンデンサCmは第二導体層ML3、第三誘電体層DL3及び第三導体層ML4で構成される。このマルチパス・コンデンサCmは第二導体層ML3上に形成されたリードパターンMLAとその先端に接続された第一導体電極MPEAと、第三導体層ML4上に形成されたリードパターンMLBとその先端に接続された第二導体電極MPEBで構成される。リードパターンMLAは入力端Inに導通し、リ−ドパターンMLBは出力端Outに導通する。また、第一導体電極MPEAと第二導体電極MPEBは第三誘電体層DL3を挟んで対向し、マルチパス・コンデンサCmの容量は該両電極の面積、誘電体層DL3の比誘電率εrおよび誘電体層DL3の厚さで定まる。次に、前記の３つのインダクタLA、LB、LCと終端を短絡した２つの分布定数線路SR1 、SR2 とを接続する直流阻止用コンデンサC1 、C2の構成並びにインダクタLA、LB、LCと該コンデンサC1、C2の導通方法について説明する。まず直流阻止用コンデンサC1は第八導体層ML5上に形成された導体電極C1EAと、これに対向する位置にある、第四導体層ML6上に形成された分布定数線路SR1の導体パターンCP2(導体電極C1EAの対向電極として働く)と、その間に挟まれた第五誘電体層DL5とで構成される。導体パターンCP1の点PB（第一インダクタLAと第三インダクタLBの接続点）と該電極C1EAとは、第二誘電体層DL2、第二導体層ML3、第三誘電体層DL3、第三導体ML4、第四誘電体層DL4を貫通する導体ビアVIBによって導通される。次に直流阻止用コンデンサC2は第八導体層ML5上に形成された導体電極C2EAと、これに対向する位置にある、第四導体層ML6上に形成された分布定数線路SR2の導体パターンCP3(導体電極C2EAの対向電極として働く)と、その間に挟まれた第五誘電体層DL5とで構成される。導体パターンCP1の点PC（第二インダクタLCと第三インダクタLBの接続点）と該電極C2EAとは、第二誘電体層DL2、第二導体層ML3、第三誘電体層DL3、第三導体ML4、第四誘電体層DL4を貫通する導体ビアVICによって導通される。
次に、終端を短絡した分布定数線路SR1とそのローディング・コンデンサC3で構成される並列共振回路である第一共振器RA及び、終端を短絡した分布定数線路SR2とそのローディング・コンデンサC4で構成される並列共振回路である第二共振器RBについて説明する。分布定数線路SR1、SR2は、第六導体層ML1と第七導体層ML8とを上下の接地導体GND、第一導体層ML2上の導体パターンCP2、CP3をそれぞれの中心導体とするストリップラインで構成される。分布定数線路SR1及びSR2のそれぞれの終端は金属膜等の導体で第七導体層ML8の接地導体GNDに短絡される。分布定数線路SR1、SR2の非接地側端子(GNDに短絡した端子と反対側の端子)は前記のように直流阻止用コンデンサC1、C2とそれぞれ結合すると同時に、この中心導体CP2、CP3とそれに対向した位置に、第六誘電体層DL6を介して第五導体層ML7上に形成された第三導体電極LC1EA、第四導体電極LC2EAの電磁結合作用によってローディング・コンデンサC3、C4とそれぞれ結合する。この第三導体電極LC1EA、第四導体電極LC2EAはまた、金属膜等の導体で第七導体層ML8の接地導体GNDに導通される。
ここで、ＢＥＦ全体の回路条件について要点を纏める。ストリップラインSR1、SR2とローディング・コンデンサC3、C4をそれぞれに並列接続した並列共振回路である２つの共振器RA、RBは同一の共振周波数f0を有し、２つのストリップラインSR1、SR2の電気的条件(線路長leで定まる電気長θおよび特性インピーダンスZ0)は等しく設定されている。ローディング・コンデンサC3とC4および直流阻止用コンデンサ（「カップリング・コンデンサ」ということもある）C1、C2についても、それぞれにその容量CC、CLが等しくなるように設定されている。即ち、C1＝C2＝CC-----(150)、C3＝C4＝CL-----(151)の関係を有する。また前述の３つの直列インダクタLA、LB、LCについても、LA＝LC＝L1-------(152)、LB＝L2-----(153)の関係を有する。直流阻止用コンデンサC1、C2については、第六導体層ML1及び第七導体層ML8の接地導体GNDとの間に寄生容量が有るので図２の回路図に示すように、該コンデンサC1、C2とインダクタLA、LB、LCとの接続点においてグランドに対するそれぞれの寄生接地容量CSを有する寄生コンデンサC5、C6が生じる。一般に、寄生コンデンサについてはその電極間距離が真性コンデンサ(本来の目的とするコンデンサ)に比して大きいためその容量がかなり小さくなるので、CS≪CC-------(154)の関係が成り立つ。
ここで、本発明のＢＥＦの低域、高域における等価回路を導きその特性を分析する。図２に示されるＢＥＦの低域、即ち共振器RA、RBの共振周波数f0より低域側における、等価回路は図３のように表される。共振器を構成する線路１、２のインピーダンスは低域において十分に小さくなるので、それに並列に入る容量C3及びC4は無視され、点PBとGNDの間の合成容量、または点PCとGND間の合成容量CHは、CH≒CC＋CS-------(155)で与えられる。図３で示される等価回路は通常の梯子形ＬＰＦ(低域通過フィルタ)であり、入力端Inに印加された高周波信号を低損失で出力端Outを経て負荷へ伝達する。次にＢＥＦの高域、つまり共振器RA、RBの共振周波数f0よりも高域側での等価回路を図４に示す。直流阻止コンデンサC1、C2の容量CCがローディング・コンデンサC3、C4の容量CLに比してCL≪CC------(156)の近似が成立し、また前記の(154)の関係を考慮すると線路に並列に入る合成容量CTは、CT≒CL＋CS≒CL-------(157)と近似される。
次に、本発明のＢＥＦの高域、即ち阻止帯域における回路動作の詳細を解析し,最終的にその特徴を明らかにする。先ず最初に、このＢＥＦの回路解析に必要なＹパラメータとＳパラメータの関係式を図５に整理し、次いで4端子網回路の並列接続の関係を図６に示す。前記図４の等価回路の基本ＢＥＦ回路部BBに適用できる図7の4端子網の順方向伝達アドミッタンスYa 21を、キルヒホッフの電流／電圧の関係式を利用して求めると(詳細な過程は良く知られている手法なので省略する)次のようになる。Ya 21＝I2/V1＝−YCYZYT/［YX(YZ＋Yp)］--------(158) アドミッタンスYp、Yqは共振周波数f0を有する共振器とすると、共振周波数f0の高域側ではそのインピーダンスが十分に小さくなるので、そのアドミッタンスYp、Yqは十分大きい。そこで次のような関係式が一般に成り立つ。Ya、Yb、Yc≪Yp、Yq--------(159)これを適用すると次の近似式を得る。YX≒Yq-----(160)、YZ≒Yb-----(161)、YT≒Ya------(162) これらの(160)、(161)、(162)を(158)に適用するとYa 21は次のように近似される。Ya 21≒−YaYbYc/(YpYq)-----(163) また入力アドミッタンスYa 11も上記の近似式を適用して、Ya 11＝YT≒Ya-----(164)と求まる。また、図４の等価回路のマルチパスMPに適用できる図８の4端子網Yfについても順伝達アドミッタンスYb 21、入力アドミッタンスYb 11を求めると次のようになる。Yb 21＝−Yf-----(165)、Yb 11＝Yf-----(166) 拠って本発明のＢＥＦの高域等価回路図４に適用できる図９の4端子網における順伝達アドミッタンスY21、入力アドミッタンスY11を(102)を適用して求め、その結果からＳパラメータの順方向伝達係数S21を導く。(163)と(165)を(102)に代入して、Y21＝Ya 21＋Yb 21≒−［Yf＋YaYbYc/(YpYq)］-----(167)、(164)と(166)を(102)に適用してY11＝Ya 11＋Yb 11≒Ya＋Yf------(168)を得る。
次にＹパラメータをＳパラメータに変換する(23)を適用してS21を求める。(167)と(23)から、S21＝−Y21/ΔY＝−(Ya 21＋Yb 21)/ΔY-----(169)但し、ΔY＝［(1＋Y11)(1＋Y22)-Y12Y21------(170) 図9に示す総合4端子網における高周波信号の伝達（入力端１−１´から出力端２−２´に信号を伝達）、即ち順方向伝達係数S21をS21＝0にすれば、信号源から負荷に供給される高周波信号電力を零にすることができ、高域即ち阻止帯域の通過損失を最大限にできる。よってS21＝0として、(169)、(167)よりY21＝Ya 21＋Yb 21＝0-----(171)の関係式を得る。
ここでΔYの近似値を調べておくと次のようになる。図９の4端子網では後述のようにYa＝Yc----(172)のように設定し、入出力に関して対称回路になっているのでY21=Y12-----(173)、Y11＝Y22-----(174)の関係がある。またアドミッタンスYaは後述のように高域ではYa≪1、Yf≪1になるので(168)よりY11≪1-----(175)の近似式を得る、さらに(171)の設定にあるように高域では概ねY21≒1-----(176)となる。よってこれらの(173)、(174)、(175)、(176)を(170)に適用すると概ねΔY≒1-------(177)の近似式を得る。
次に第四導体層ML6状に形成された分布定数線路(ストリップライン)SR1とSR2との結合について簡単に説明するため、図１０の結合ストリップラインを用いて解析する。上側接地導体GCP1は図１の第六導体層ML1に相当し、下側接地導体GCP2は図１の第七導体層ML8に相当する。中心導体のG、Hは、第四導体層上に形成されたそれぞれのストリップラインSR1の導体パターンCP2、ストリップラインSR2の導体パターンCP3が該当する。中心導体G、Hは導体幅をw、厚さをｔ、その中心間距離をDとし、上側接地導体GCP1と下側接地導体GCP2の板間距離をBとすると次のように求まる。先ず隣接する２つストリップラインSR1とSR2が同相で給電される偶モード結合のインピーダンスをZe、またSR1とSR2が逆相で給電される奇モード結合のインピーダンスをZoとしたときに、ストリップラインSR1とSR2との間の相互インピーダンス（中心導体G,H間の相互インダクタンスや結合容量などで定まる）ZMは、ZM＝2ZeZo/(Ze−Zo)------(178)で、また各ストリップラインの自己インピーダンスZC、すなわち特性インピーダンスZ0はZC＝Z0＝Ze-----(179)で与えられる。ここでZe、Zoは次式で定まる。
Ze＝30π(B−t)/｛(εr)1/2［w＋(BCfAe/2π)］｝------(180)、
Zo＝30π(B−t)/｛(εr)1/2［w＋(BCfAo/2π)］｝------(181)、
Ae＝1＋loge(1＋tanhθ)/loge2-------(182)、
Ao＝1＋loge(1＋cothθ)/loge2-------(183)、
Cf＝2loge［(2B−t)/(B−t)］−(t/B)loge［t(2B−t)/(B−t)2］------(184)、
θ＝πS/(2B)------(185)、 S＝D−w-------(186) ここで(178)式で与えられる相互インピーダンスZMについて調べてみると、S≪B----(187)の領域ではZe≪Zo----(188)が成立し、ZM≒Zo≪100Ω-----(189)と急激に減少することが分かる。
Zo＝30π(B−t)/｛(εr)1/2［w＋(BCfAo/2π)］｝------(181)、
Ae＝1＋loge(1＋tanhθ)/loge2-------(182)、
Ao＝1＋loge(1＋cothθ)/loge2-------(183)、
Cf＝2loge［(2B−t)/(B−t)］−(t/B)loge［t(2B−t)/(B−t)2］------(184)、
θ＝πS/(2B)------(185)、 S＝D−w-------(186) ここで(178)式で与えられる相互インピーダンスZMについて調べてみると、S≪B----(187)の領域ではZe≪Zo----(188)が成立し、ZM≒Zo≪100Ω-----(189)と急激に減少することが分かる。
ここで図４に示される共振器RA、RBについてその周波数特性並びにインピーダンスについて分析すると次のようになる。共振器RA、RBの分布定数線路に1/4波長線路を使用する場合(図１の本発明の別の実施形態として)を図１１に示す。共振器RA、RBの等価回路を［Ａ］に、高周波信号の伝達特性を［Ｂ］にそしてそのインピーダンスZSの特性を［Ｃ］に示す。この場合には、ローディング・コンデンサCLが不要になり回路構成は簡単になるが、線路長（ストリップラインSR1．SR2の導体パターンCP2、CP3の長さ）leが長くなりセラミック積層体基板１０が大きくなる。この共振器RA、RBの入力インピーダンスZSの詳細は次の通りである。終端を短絡した1/4波長分布定数線路の特性インピーダンス［前記(179)に相当］をZ0 、電気長をθ1、共振周波数をf0 としたとき、共振器のインピーダンス：ZSは次のように与えられる。ZS ＝jZ0tanθ1＝ jZ0tan［(π/2)(f/f0)］---------- (110)上式の 離調周波数（共振帯域外の高域側で）：f0 < f < 2f0 における近似式：ZS-A2 は次のようになる。ZS ≒ ZS-A2 ＝jZ0［(f/f0)-2］-------- (111)。
共振器RA、RBに図１および図４に示されるストリップラインSR1、SR2とローディング・コンデンサC3、C4（容量CL）並列共振回路を適用した場合を図１２に示す。共振器RA、RBの等価回路を［Ａ］に、高周波信号の伝達特性を［Ｂ］にそしてそのインピーダンスZSの特性を［Ｃ］に示す。この共振器RA、RBの入力インピーダンスZSCの詳細は次の通りである。終端を短絡した長さleの分布定数線路の特性インピーダンスをZ0 、並列容量をCL、線路の電気長をθ2、共振周波数をf0としたとき、共振器のインピーダンス：ZSC（アドミッタンス：YSC）は次のように与えられる。1/ZSC ＝YSC＝jωCL＋1/(jZ0tanθ)＝ jωCL−jY0cotθ-------(120) 但し、cotθ＝cot (βle)＝cot（２πle/λg）＝cot［(εr)1/2ωle/c］------ (121)、εr：ストリップ線路の比誘電率、c：光速(3×108m/s)、線路波長：λg 、β：位相定数、fλg＝c/(εr)1/2----(122) Y0：特性アドミッタンス Y0＝1/Z0 ---------- (123)。
本発明のＢＥＦの高域（阻止帯域）における等価回路図４のBEF基本回路BBに対応する詳細等価回路を図１３及び図１４に示す。図１３は共振器RA、RBに1/4波長線路共振回路を適応した場合、図１４は終端短絡線路とローディング・コンデンサCLの並列共振回路を適用した場合である。何れの場合にも分布定数線路SR1、SR2間の結合Zmが有るために、阻止帯域(f0＜f＜2f0)における伝達の減衰が浅い（特性の詳細は後述）。線路間の結合Zmが無い(Zm＝0)場合にその伝達特性の谷が深く（減衰が大きく）適正な阻止性能を有する。そこでこのBEF基本回路BBにマルチパスMPを付加した本発明のＢＥＦの実施形態について詳細等価回路を図１５及び図１６に示す。図１５は共振器RA、RBに1/4波長線路共振回路を適応した場合、図１６は終端短絡線路とローディング・コンデンサCLの並列共振回路を適用した場合である。何れの場合にもBEF基本回路BBにマルチパスYfを付加して阻止帯域(f0＜f＜2f0)において、BBの順伝達アドミッタンスYa 21をマルチパスYfの順伝達アドミッタンスYb 21で相殺（Yb 21＝−Ya 21）して、総合4端子回路網の合成順方向アドミッタンスY21＝Ya 21＋Yb 21＝0として、順方向伝達係数S21を零にする。これによって、阻止帯域の最適周波数fx（減衰が最大になる周波数を「トラップ周波数」という）にて減衰極のトラップを形成してその減衰量を最大限にして、高周波信号に対する阻止性能を大幅に向上することができる（その詳細解析は後述）。
以下に本発明のＢＥＦの基本的動作と詳細特性の説明を前述の関係式を活用して進め、その具体的な特徴を高周波回路解析によって明らかにする。
［１］BEF基本回路BBの阻止帯域におけるY21を導く
２つの共振器RA、RBに結合が有る場合の順方向伝達アドミッタンスYa 21を求める。図１４の［Ａ］において、各部のアドミッタンスは次のように与えられる。
Ya＝Yc＝1/j(ωL1)-----(301)、Yb＝1/jZM＋1/j(ωL2)------(302) ここで、線路間の結合を表す結合インピーダス：Zmは(178)で表されるZMを用いて
［共振器が1/4波長線路の時］
(110)と同様に、Zm ＝j ZMtanθ1------(303-1) 但し、tanθ1≒(f/f0)−2＝(ω/ω0)−2----(303-2)
［共振器が線路と並列容量（ローディング・コンデンサCL）から成る場合］
Zm ＝j ZMtanθ2 ------(304-1) 但し、tanθ2＝tan［(εr)1/2ωle/c ］--------(304-2) ここでZｍ≪j100Ω------(305) として、 Zm≪jωL2 の近似条件を適用する。よって、Yb≒1/Zｍ＝1/j|Zm| -------(306) 但し、|Zm|＝ZMtanθ1-------(307-1)又は|Zm|＝ZMtanθ2-------(307-2) 次に共振器Yp、Yqのアドミッタンスを適用する。
［１］BEF基本回路BBの阻止帯域におけるY21を導く
２つの共振器RA、RBに結合が有る場合の順方向伝達アドミッタンスYa 21を求める。図１４の［Ａ］において、各部のアドミッタンスは次のように与えられる。
Ya＝Yc＝1/j(ωL1)-----(301)、Yb＝1/jZM＋1/j(ωL2)------(302) ここで、線路間の結合を表す結合インピーダス：Zmは(178)で表されるZMを用いて
［共振器が1/4波長線路の時］
(110)と同様に、Zm ＝j ZMtanθ1------(303-1) 但し、tanθ1≒(f/f0)−2＝(ω/ω0)−2----(303-2)
［共振器が線路と並列容量（ローディング・コンデンサCL）から成る場合］
Zm ＝j ZMtanθ2 ------(304-1) 但し、tanθ2＝tan［(εr)1/2ωle/c ］--------(304-2) ここでZｍ≪j100Ω------(305) として、 Zm≪jωL2 の近似条件を適用する。よって、Yb≒1/Zｍ＝1/j|Zm| -------(306) 但し、|Zm|＝ZMtanθ1-------(307-1)又は|Zm|＝ZMtanθ2-------(307-2) 次に共振器Yp、Yqのアドミッタンスを適用する。
(１)共振器が1/4波長線路の場合
共振器のアドミッタンスは共振帯域外の条件を適用して(110)より、
Yp＝Yq≒1/ZS＝1/j (Z0tanθ1)------(308)、これらのアドミッタンスYa、Yb、Yc、Yp、Yqを(163)で表されるYa 21に当てはめる。Ya 21≒−YaYbYc/YpYq ≒−Yb（Ya/Yp）2 ≒j Z0 2 (tanθ1)2/［(ωL1)2|Zm|］＝j K（Z0 2/ZM）--------(309)、
但し、K≡(tanθ1)/(ωL1)2--------(310)、tanθ1≒ (ω/ω0) −2----- (303-2)。
共振器のアドミッタンスは共振帯域外の条件を適用して(110)より、
Yp＝Yq≒1/ZS＝1/j (Z0tanθ1)------(308)、これらのアドミッタンスYa、Yb、Yc、Yp、Yqを(163)で表されるYa 21に当てはめる。Ya 21≒−YaYbYc/YpYq ≒−Yb（Ya/Yp）2 ≒j Z0 2 (tanθ1)2/［(ωL1)2|Zm|］＝j K（Z0 2/ZM）--------(309)、
但し、K≡(tanθ1)/(ωL1)2--------(310)、tanθ1≒ (ω/ω0) −2----- (303-2)。
(２)共振器が終端短絡線路と並列容量（ローディング・コンデンサCL）で形成される場合
共振器のアドミッタンスYSCは(120)より、Yp＝Yq＝YSC＝jωCL−jY0cotθ2-------(120) これらのアドミッタンスYa、Yb、Yc、Yp、Yqを(163)で表されるYa 21に適用する。Ya 21≒−Yb(Ya/Yp)2≒j 1/［|Zm|(ωL1)2｛ωCL−Y0(cotθ2)｝2］＝j Z0 2/［ZM(ωL1)2(tanθ2)｛Z0ωCL−(cotθ2)｝2］＝j N(Z0 2/ZM)---------(311)、但し、N≡(tanθ2)/［(ωL1)2｛Z0ωCL(tanθ2)−1｝2］ --------- (312)、tanθ2＝tan［(εr)1/2ωle/c］---------(304-2)。
共振器のアドミッタンスYSCは(120)より、Yp＝Yq＝YSC＝jωCL−jY0cotθ2-------(120) これらのアドミッタンスYa、Yb、Yc、Yp、Yqを(163)で表されるYa 21に適用する。Ya 21≒−Yb(Ya/Yp)2≒j 1/［|Zm|(ωL1)2｛ωCL−Y0(cotθ2)｝2］＝j Z0 2/［ZM(ωL1)2(tanθ2)｛Z0ωCL−(cotθ2)｝2］＝j N(Z0 2/ZM)---------(311)、但し、N≡(tanθ2)/［(ωL1)2｛Z0ωCL(tanθ2)−1｝2］ --------- (312)、tanθ2＝tan［(εr)1/2ωle/c］---------(304-2)。
［２］BEF基本回路BBの阻止帯域における伝達特性を分析
上式(309)、(311)から分かるように共振器の線間結合が大きくなりその相互インピーダンスZMが小さくなる程、阻止帯域での順方向伝達アドミッタンスYa 21が大きくなり、同時に(23)で与えられる順方向伝達係数Sa 21も大きくなる。
Sa 21＝Ya 21/ΔY ------- (23) このことは、信号源から負荷に伝達される信号の伝達量が増大し、図10の［Ｂ］に示すように、BEFの遮断帯域での減衰が小さくなることを示す。
上式(309)、(311)から分かるように共振器の線間結合が大きくなりその相互インピーダンスZMが小さくなる程、阻止帯域での順方向伝達アドミッタンスYa 21が大きくなり、同時に(23)で与えられる順方向伝達係数Sa 21も大きくなる。
Sa 21＝Ya 21/ΔY ------- (23) このことは、信号源から負荷に伝達される信号の伝達量が増大し、図10の［Ｂ］に示すように、BEFの遮断帯域での減衰が小さくなることを示す。
［３］マルチパスYf を設けた本発明のＢＥＦの高周波信号伝達の遮断
S21＝0、即ち(171)式が成立すれば 入力端１−１´から出力端２−２´へ伝達される高周波信号を零にすることができる。具体的には、Yf＝jωCm------(313)を(171)、(309)/(311)に適応して、次の関係式を得る。
Yf＝jωCm≒Ya 21≒j K(Z0 2/ZM) ［1/4波長線路の場合］ ------ (314)
Yf＝jωCm≒Ya 21≒j N(Z0 2/ZM)［(線路//容量)並列共振の場合］----(315)
即ちトラップ周波数をfxとすれば、角周波数ωをω=2πfx ----(314)と定め、上式よりマルチパス・コンデンサの最適容量Cmを算出することができる。故に線間結合が有るBEF基本回路にマルチパスを並列に接続し、このマルチパス・コンデンサの容量Cmを最適化することにより、トラップ周波数fxで順方向伝達係数S21＝0となり、阻止帯域における高周波信号の減衰量を最大限にする（阻止性能を大幅に向上する）ことができる。
S21＝0、即ち(171)式が成立すれば 入力端１−１´から出力端２−２´へ伝達される高周波信号を零にすることができる。具体的には、Yf＝jωCm------(313)を(171)、(309)/(311)に適応して、次の関係式を得る。
Yf＝jωCm≒Ya 21≒j K(Z0 2/ZM) ［1/4波長線路の場合］ ------ (314)
Yf＝jωCm≒Ya 21≒j N(Z0 2/ZM)［(線路//容量)並列共振の場合］----(315)
即ちトラップ周波数をfxとすれば、角周波数ωをω=2πfx ----(314)と定め、上式よりマルチパス・コンデンサの最適容量Cmを算出することができる。故に線間結合が有るBEF基本回路にマルチパスを並列に接続し、このマルチパス・コンデンサの容量Cmを最適化することにより、トラップ周波数fxで順方向伝達係数S21＝0となり、阻止帯域における高周波信号の減衰量を最大限にする（阻止性能を大幅に向上する）ことができる。
［４］本発明ＢＥＦの阻止帯域における反射係数S11(入力インピーダンスZin)を分析する
Sパラメータ/Yパラメータの変換式(11)からS11は次のように与えられる。
S11＝［(1−Y11)(1＋Y22)＋Y12Y21］/ΔY---(22) ここで、ΔY＝(1+Y11)(1＋Y22)＋Y12Y21---(25) 上式に、Y12＝Y21≒0を適用してS11≒(1−Y11)(1＋Y22)/ΔY --------- (401)、ΔY≒(1＋Y11)(1＋Y22) ---------(402) この(402)を(401)に代入してS11の近似式を得る。S11≒(1−Y11)/(1+Y11) ------ (403) 上式は該ＢＥＦの入力アドミッタンスYinが Yin≒Y11 ------ (404)で近似されることを表す。(168)に(301)と(313)を代入して、Yin≒Y11≒Ya＋Yf＝j［ωCm−1/(ωL1)］--- (405) この(405)で示されるアドミッタンスYinのグラフが即、入力インピーダンスZin(Zin＝1/Yin)になる。ここでYinを特性アドミッタンスY0＝1/Z0で正規化して次のように定義すると、Yin/Y0≡g＋jb -----(406)：(405)と(406)を対比して、アドミッタンス：Yinを図１７のスミスチャートで示す。 角周波数：ω＝２πf として、コンダクタンス：g＝0------(407)、 サセプタンス ：b＝［ωCm−1/(ωL1)］/Y0 ------- (408) を得る。上式より、マルチパス・コンデンサCmがない場合にbは負の値をとり、マルチパス・コンデンサCmがある場合には周波数の増大に応じて, b の値は負から正に変化することが分かる。よって、入力インピーダンスZinは、マルチパスYf＝jωCmを設ける（並列接続する）ことにより、ＢＥＦの入力インピーダンスZinを短絡に近い状態から、（回路定数Cm、L1の値を適切に選ぶことで）開放状態に変化させることができる。このようにするとこのＢＥＦをDuplexerに用いた場合に、その入力側に位相器を設ける必要が無くなりDuplexerの小形化・コスト低減を実現すると共に位相器の挿入損失の解消で無線装置の受信感度を向上することが可能である。
Sパラメータ/Yパラメータの変換式(11)からS11は次のように与えられる。
S11＝［(1−Y11)(1＋Y22)＋Y12Y21］/ΔY---(22) ここで、ΔY＝(1+Y11)(1＋Y22)＋Y12Y21---(25) 上式に、Y12＝Y21≒0を適用してS11≒(1−Y11)(1＋Y22)/ΔY --------- (401)、ΔY≒(1＋Y11)(1＋Y22) ---------(402) この(402)を(401)に代入してS11の近似式を得る。S11≒(1−Y11)/(1+Y11) ------ (403) 上式は該ＢＥＦの入力アドミッタンスYinが Yin≒Y11 ------ (404)で近似されることを表す。(168)に(301)と(313)を代入して、Yin≒Y11≒Ya＋Yf＝j［ωCm−1/(ωL1)］--- (405) この(405)で示されるアドミッタンスYinのグラフが即、入力インピーダンスZin(Zin＝1/Yin)になる。ここでYinを特性アドミッタンスY0＝1/Z0で正規化して次のように定義すると、Yin/Y0≡g＋jb -----(406)：(405)と(406)を対比して、アドミッタンス：Yinを図１７のスミスチャートで示す。 角周波数：ω＝２πf として、コンダクタンス：g＝0------(407)、 サセプタンス ：b＝［ωCm−1/(ωL1)］/Y0 ------- (408) を得る。上式より、マルチパス・コンデンサCmがない場合にbは負の値をとり、マルチパス・コンデンサCmがある場合には周波数の増大に応じて, b の値は負から正に変化することが分かる。よって、入力インピーダンスZinは、マルチパスYf＝jωCmを設ける（並列接続する）ことにより、ＢＥＦの入力インピーダンスZinを短絡に近い状態から、（回路定数Cm、L1の値を適切に選ぶことで）開放状態に変化させることができる。このようにするとこのＢＥＦをDuplexerに用いた場合に、その入力側に位相器を設ける必要が無くなりDuplexerの小形化・コスト低減を実現すると共に位相器の挿入損失の解消で無線装置の受信感度を向上することが可能である。
MS1 第一主表面
MS2 第二主表面
１ ＢＥＦ(Band Elimination Filter：帯域阻止フィルタ)
１０ セラミック積層体基板
ML1、ML2、ML3、ML4、ML5、ML6、ML7、ML8 導体層
DL1、DL2、DL3、DL4、DL5、DL6 DL7 誘電体層
GND グランド面導体(ML1、ML8)
SI ストリップライン
CP1 ストリップラインSIの導体パターン
LA 第一インダクタ（第一導体パターン）
LB 第三インダクタ（第三導体パターン）
LC 第二インダクタ（第二導体パターン）
MPEA 第一導体電極（マルチパス・コンデンサ）
MPEB 第二電極導体（マルチパス・コンデンサ）
VIB、VIC ビア導体
SR1、SR2 分布定数線路（ストリップライン）
CP2 分布定数線路SR1の導体パターン
CP3 分布定数線路SR2の導体パターン
C1、C2 直流阻止用コンデンサ（カップリング・コンデンサ）
In 入力端
Out 出力端
RA 第一共振器
RB 第二共振器
LC1EA 第三導体電極（ローディング・コンデンサC3）
LC2EA 第四導体電極（ローディング・コンデンサC4）
C3、C4 ローディング・コンデンサ
C1EA 導体電極（カップリング・コンデンサC1）
C2EA 導体電極（カップリング・コンデンサC2）
fx トラップ周波数
Cm マルチパス・コンデンサの容量
L1 第一インダクタおよび第二インダクタのインダクタンス
Z0 分布定数線路1、分布定数線路２の特性インピーダンス
le 分布定数線路1、分布定数線路２の線路長
λg 分布定数線路1、分布定数線路２の線路波長
εr 誘電体層の比誘電率
CL ローディング・コンデンサの容量
ZM 分布定数線路１および分布定数線路２の相互インピーダンス
C 光速
ω 角周波数
θ 分布定数線路の電気長
S21 順方向伝達係数
Y21 順方向アドミッタンス
Y11 入力アドミッタンス
MP マルチパス
BB BEF基本回路
G、H ストリップラインの中心導体
GCP1 上側接地導体
GCP2 下側接地導体
MS2 第二主表面
１ ＢＥＦ(Band Elimination Filter：帯域阻止フィルタ)
１０ セラミック積層体基板
ML1、ML2、ML3、ML4、ML5、ML6、ML7、ML8 導体層
DL1、DL2、DL3、DL4、DL5、DL6 DL7 誘電体層
GND グランド面導体(ML1、ML8)
SI ストリップライン
CP1 ストリップラインSIの導体パターン
LA 第一インダクタ（第一導体パターン）
LB 第三インダクタ（第三導体パターン）
LC 第二インダクタ（第二導体パターン）
MPEA 第一導体電極（マルチパス・コンデンサ）
MPEB 第二電極導体（マルチパス・コンデンサ）
VIB、VIC ビア導体
SR1、SR2 分布定数線路（ストリップライン）
CP2 分布定数線路SR1の導体パターン
CP3 分布定数線路SR2の導体パターン
C1、C2 直流阻止用コンデンサ（カップリング・コンデンサ）
In 入力端
Out 出力端
RA 第一共振器
RB 第二共振器
LC1EA 第三導体電極（ローディング・コンデンサC3）
LC2EA 第四導体電極（ローディング・コンデンサC4）
C3、C4 ローディング・コンデンサ
C1EA 導体電極（カップリング・コンデンサC1）
C2EA 導体電極（カップリング・コンデンサC2）
fx トラップ周波数
Cm マルチパス・コンデンサの容量
L1 第一インダクタおよび第二インダクタのインダクタンス
Z0 分布定数線路1、分布定数線路２の特性インピーダンス
le 分布定数線路1、分布定数線路２の線路長
λg 分布定数線路1、分布定数線路２の線路波長
εr 誘電体層の比誘電率
CL ローディング・コンデンサの容量
ZM 分布定数線路１および分布定数線路２の相互インピーダンス
C 光速
ω 角周波数
θ 分布定数線路の電気長
S21 順方向伝達係数
Y21 順方向アドミッタンス
Y11 入力アドミッタンス
MP マルチパス
BB BEF基本回路
G、H ストリップラインの中心導体
GCP1 上側接地導体
GCP2 下側接地導体
Claims (6)
- 第一から第五の誘電体層を含む複数の導体層と複数の誘電体層とを交互に積層し、かつ誘電体層を厚さ方向に貫通するビア導体、または積層方向に隣接する導体層上に形成された導体パターンの電磁界結合によって、複数の導体層を電気的に接続した構成とされる積層体基板を備え、
第一導体層上に形成され、その一端が高周波信号の入力端に導通する第一導体パターンからなる第一インダクタと、該導体層上に形成されその一端が高周波信号の出力端に導通する第二導体パターンからなる第二インダクタと、該導体層上に形成され一端が前記第一インダクタに導通しかつ他端が前記第二インダクタに導通する第三導体パターンからなる第三インダクタと、
第四導体層上に形成され、その一端を接地され他端を直流阻止用第一コンデンサを介して前記第一インダクタと前記第三インダクタとの導通点に接続された第一分布定数線路からなる第一共振器と、
前記第四導体層上に形成され、一端を接地され他端を直流阻止用第二コンデンサを介して前記第二インダクタと前記第三インダクタとの導通点に接続された第二分布定数線路とからなる第二共振器とで構成される帯域阻止フィルタに、
第二導体層上に形成され前記入力端に導通する第一導体電極と、積層方向において前記第二導体層に隣接した第三導体層上で前記第二導体パターンに対向する位置に形成され、前記出力端に導通する第二導体電極と、からなるマルチパス・コンデンサを並列接続することにより、
前記分布定数線路の線路長で定まる共振周波数の高域側に減衰極のトラップを形成することを特徴とする帯域阻止フィルタ。 - 厚さ方向において前記第四導体層に隣接する第五導体層上に形成され、前記第一分布定数線路の非接地端子と結合する第三導体電極を有する第一ローディング・コンデンサと、
前記第五導体層上に形成され、前記第二分布定数線路の非接地端子と結合する第四導体電極を有する第二ローディング・コンデンサとを備え、前記第一分布定数線路と該第一ローディング・コンデンサとで並列共振回路をなす前記第一共振器を形成し、また前記第二分布定数線路と該第二ローディング・コンデンサとで並列共振回路をなす前記第二共振器を形成し、前記第一分布定数線路の線路長および前記第二分布定数線路の線路長を短くした請求項１に記載の帯域阻止フィルタ。 - 前記第一導体層に隣接し、前記第二導体層と積層方向で反対位置にある第六導体層にグランド面導体を備え、
及び前記第五導体層に隣接し、前記第四導体層と積層方向で反対位置にある第七導体層にグランド面導体を備え、
前記第一分布定数線路と前記第二分布定数線路とをストリップラインで形成した請求項１又は請求項２に記載の帯域阻止フィルタ。 - 前記第一導体パターン、前記第二導体パターンおよび前記第三導体パターンを連続した一本のストリップラインで形成した請求項３に記載の帯域阻止フィルタ。
- 前記減衰極のトラップ周波数をfx、前記マルチパス・コンデンサの容量をCm、前記第一インダクタおよび前記第二インダクタのインダクタンスをL1、前記第一ローディング・コンデンサ及び前記第二ローディング・コンデンサの容量をCL、前記分布定数線路１および前記分布定数線路２の特性インピーダンスをZ0、線路長をle、線路波長をλg、前記誘電体層の比誘電率をεr、前記分布定数線路１および前記分布定数線路２の相互インピーダンスをZM、光速をｃとし、角周波数ωをω＝2πfxに設定し、前記分布定数線路の電気長をθ＝２πle/λg＝(εr)1/2ωle/cと置いたときに、前記入力端から前記出力端へ前記高周波信号を伝達する順方向伝達係数S21を零にするために、0.9≦(ZM/Z0 2)(cotθ)(ωCm)(ωL1)2{Z0ωCL(tanθ)−1}2≦1.1を満足する請求項２に記載の帯域阻止フィルタ。
- 前記分布定数線路と前記ローディング・コンデンサで形成される前記共振器の共振周波数より高域側にあり、前記入力端に給電された前記高周波信号の通過を阻止する阻止帯域において、前記入力端における入力インピーダンスが開放状態になるように前記マルチパス・コンデンサの前記容量Cmを調整した請求項１ないし請求項５に記載の帯域阻止フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003348722A JP2005117344A (ja) | 2003-10-07 | 2003-10-07 | 帯域阻止フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003348722A JP2005117344A (ja) | 2003-10-07 | 2003-10-07 | 帯域阻止フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005117344A true JP2005117344A (ja) | 2005-04-28 |
Family
ID=34540832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003348722A Pending JP2005117344A (ja) | 2003-10-07 | 2003-10-07 | 帯域阻止フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005117344A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101008295B1 (ko) * | 2005-07-01 | 2011-01-14 | 티디케이가부시기가이샤 | 다층 대역 필터 |
| WO2023214799A1 (ko) * | 2022-05-04 | 2023-11-09 | 엘지이노텍(주) | 적층 구조를 갖는 필터 |
| WO2024174710A1 (zh) * | 2023-02-23 | 2024-08-29 | 南京国博电子股份有限公司 | 层叠型电子器件、集成式滤波器、滤波电路和电子装置 |
-
2003
- 2003-10-07 JP JP2003348722A patent/JP2005117344A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101008295B1 (ko) * | 2005-07-01 | 2011-01-14 | 티디케이가부시기가이샤 | 다층 대역 필터 |
| WO2023214799A1 (ko) * | 2022-05-04 | 2023-11-09 | 엘지이노텍(주) | 적층 구조를 갖는 필터 |
| WO2024174710A1 (zh) * | 2023-02-23 | 2024-08-29 | 南京国博电子股份有限公司 | 层叠型电子器件、集成式滤波器、滤波电路和电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101008295B1 (ko) | 다층 대역 필터 | |
| US6414567B2 (en) | Duplexer having laminated structure | |
| GB2370921A (en) | Monolithic LC components | |
| US20040227584A1 (en) | Matching circuit and laminated duplexer with the matching circuit | |
| EP0951752A1 (en) | Multilayer lowpass filter with improved groud plane configuration | |
| CN100423359C (zh) | 两端口型隔离器和通信装置 | |
| US6335663B1 (en) | Multiplexer/branching filter | |
| JP2860018B2 (ja) | 誘電体フィルタ | |
| JP2005117344A (ja) | 帯域阻止フィルタ | |
| JP2851966B2 (ja) | 積層型誘電体フィルター | |
| JPH05218705A (ja) | 積層型帯域除去フィルター | |
| CN109150130A (zh) | 一种电感耦合型带通滤波器 | |
| JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
| JP2005124038A (ja) | 分布結合形方向性結合器 | |
| JP2851981B2 (ja) | 積層型誘電体フィルター | |
| JP2001185972A (ja) | 積層フィルタ | |
| US6816027B2 (en) | Three-port nonreciprocal circuit device and communication apparatus | |
| JP2004147300A5 (ja) | ||
| JP4047640B2 (ja) | 多層回路基板 | |
| JP3580707B2 (ja) | ローパスフィルタおよび回路基板 | |
| JP3495219B2 (ja) | フィルタ | |
| JPH06120704A (ja) | 積層型誘電体フィルタ | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JPH05335804A (ja) | 積層型誘電体フィルタ |