JP2005117281A - Image reading apparatus - Google Patents

Image reading apparatus Download PDF

Info

Publication number
JP2005117281A
JP2005117281A JP2003347666A JP2003347666A JP2005117281A JP 2005117281 A JP2005117281 A JP 2005117281A JP 2003347666 A JP2003347666 A JP 2003347666A JP 2003347666 A JP2003347666 A JP 2003347666A JP 2005117281 A JP2005117281 A JP 2005117281A
Authority
JP
Japan
Prior art keywords
image reading
tft
circuit
thin film
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003347666A
Other languages
Japanese (ja)
Other versions
JP4152857B2 (en
JP2005117281A5 (en
Inventor
Jun Koyama
潤 小山
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003347666A priority Critical patent/JP4152857B2/en
Publication of JP2005117281A publication Critical patent/JP2005117281A/en
Publication of JP2005117281A5 publication Critical patent/JP2005117281A5/ja
Application granted granted Critical
Publication of JP4152857B2 publication Critical patent/JP4152857B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem of a conventional image reading apparatus employing a thin film transistor that although an area sensor incorporating a source follower circuit of a thin film transistor has been developed, a significant read error occurs because the source follower circuit is susceptible to a variation in threshold of the thin film transistor. <P>SOLUTION: A buffer circuit having a differential circuit is constituted of a thin film transistor and the output voltage of a light receiving element is taken out through the buffer circuit thus eliminating conventional problems such as deficient driving power, variation in threshold, and the like. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、画像読み取り装置に関し、特に薄膜半導体素子で構成された画像読み取り装置に関する。また、画像読み取り装置を用いた電子機器に関する。   The present invention relates to an image reading apparatus, and more particularly to an image reading apparatus configured with a thin film semiconductor element. The present invention also relates to an electronic device using the image reading device.

近年、通信技術の進歩に伴って、携帯電子機器が普及している。今後は更に動画の伝送やより多くの情報伝達が予想される。また、パーソナルコンピュータもその軽量化によって、モバイル対応の製品が生産されている。電子手帳に始まったPDAと呼ばれる情報端末も多数生産され普及しつつある。そして、それらの中には画像読み取り機能を有するものがあり、印刷された情報を電子化することが可能になっている。   In recent years, with the progress of communication technology, portable electronic devices have become widespread. In the future, transmission of moving images and transmission of more information are expected. In addition, personal computers are also produced with mobile-friendly products due to their light weight. A large number of information terminals called PDAs that have begun in electronic notebooks are also being produced and spread. Some of them have an image reading function, and the printed information can be digitized.

このような画像読み取り機能を有する従来の画像読み取り装置、特に薄膜トランジスタを用いた画像読み取り装置には以下のようなものがあった。図2に従来の画像読み取り装置の等価回路を示す。ここに示す画像読み取り装置は1次元のラインセンサであり、シフトレジスタ201とスイッチ202〜204、フォトダイオード205〜207によって構成されている。シフトレジスタは順次スイッチ202〜204を駆動していく、スイッチ202がオンするとフォトダイオード205が信号出力線に接続される。フォトダイオードは光を照射されると光の強度に応じた電流を出力する機能を有し、フォトダイオード205に光があたるとスイッチ202を介して、フォトダイオード205から信号出力線に電流が流れる。次にスイッチ202がオフし、スイッチ203がオンすると、フォトダイオード206の電流がスイッチ203を介して、信号出力線に流れる。これを順次おこない。1ライン分のフォトダイオードの出力電流を順次信号出力線に出力していく(例えば特許文献1参照。)。   Conventional image reading apparatuses having such an image reading function, particularly image reading apparatuses using thin film transistors, include the following. FIG. 2 shows an equivalent circuit of a conventional image reading apparatus. The image reading apparatus shown here is a one-dimensional line sensor, and includes a shift register 201, switches 202 to 204, and photodiodes 205 to 207. The shift register sequentially drives the switches 202 to 204. When the switch 202 is turned on, the photodiode 205 is connected to the signal output line. The photodiode has a function of outputting a current corresponding to the intensity of light when irradiated with light. When the light hits the photodiode 205, a current flows from the photodiode 205 to the signal output line via the switch 202. Next, when the switch 202 is turned off and the switch 203 is turned on, the current of the photodiode 206 flows through the switch 203 to the signal output line. Do this sequentially. The output current of the photodiode for one line is sequentially output to the signal output line (see, for example, Patent Document 1).

また、画像読み取り装置には、1次元ラインセンサだけでなく、2次元エリアセンサもあり、その例を図3に示す。エリアセンサでは画素300がマトリクス状に配置され、画素を駆動する駆動回路が周囲に配置される。図3では説明簡略化のため2x2の画素が表記されているが、2x2には限定されない。画素300はフォトダイオード308、スイッチ314、ソースフォロワトランジスタ312、スイッチ310によって構成される。信号線335、336から信号を読み取る信号線読み取り回路337はシフトレジスタ301、スイッチ302、303、ソースフォロワ304、305、容量306、307より構成される。また、スイッチ302、303は信号出力線324に接続され、電源線325、326はそれぞれソースフォロワTFT304、305、容量306、307に直流電位を与える。   The image reading apparatus includes not only a one-dimensional line sensor but also a two-dimensional area sensor, an example of which is shown in FIG. In the area sensor, the pixels 300 are arranged in a matrix, and driving circuits for driving the pixels are arranged around the pixels. In FIG. 3, 2 × 2 pixels are shown for the sake of simplification, but are not limited to 2 × 2. The pixel 300 includes a photodiode 308, a switch 314, a source follower transistor 312, and a switch 310. A signal line reading circuit 337 that reads signals from the signal lines 335 and 336 includes a shift register 301, switches 302 and 303, source followers 304 and 305, and capacitors 306 and 307. The switches 302 and 303 are connected to the signal output line 324, and the power supply lines 325 and 326 apply a direct current potential to the source follower TFTs 304 and 305 and the capacitors 306 and 307, respectively.

次にその動作を説明する。まず走査線駆動回路334によって、走査線330がアクティブになるとスイッチ314、315がオンとなり、フォトダイオード308、309の両端には電源線328、339の電位が印加される。このときフォトダイオードは逆バイアスが加わるように電位を印加する。次に走査線330がノンアクティブになると、スイッチ314、315はオフになる。ここで、フォトダイオードが受光すると、フォトダイオードのカソードからアノードに電流が流れ、フォトダイオード314、315のカソード電位が低下していく。   Next, the operation will be described. First, when the scanning line 330 is activated by the scanning line driving circuit 334, the switches 314 and 315 are turned on, and the potentials of the power supply lines 328 and 339 are applied to both ends of the photodiodes 308 and 309. At this time, a potential is applied to the photodiode so that a reverse bias is applied. Next, when the scanning line 330 becomes inactive, the switches 314 and 315 are turned off. Here, when the photodiode receives light, a current flows from the cathode of the photodiode to the anode, and the cathode potential of the photodiodes 314 and 315 decreases.

スイッチ310、311にはフォトダイオード314、315のカソード電位よりソースフォロワTFT312、313のVGSだけ低い電位が加わる。次に走査線駆動回路334によって走査線327がアクティブとなり、スイッチ310、311がオンする。従って、容量306、307はソースフォロワTFT312、313によって充電される。スイッチ302、303には容量306、307の電位よりソースフォロワTFT304、305のVGSだけ低い電位が加わる。シフトレジスタ301が順次スイッチ302、303をオンさせ、まずソースフォロワTFT304の出力が信号出力線324に出力される。このようにして、1行目のセンシングが終了する。   A potential lower than the cathode potential of the photodiodes 314 and 315 by VGS of the source follower TFTs 312 and 313 is applied to the switches 310 and 311. Next, the scanning line drive circuit 334 activates the scanning line 327 and turns on the switches 310 and 311. Accordingly, the capacitors 306 and 307 are charged by the source follower TFTs 312 and 313. A potential lower than the potentials of the capacitors 306 and 307 by VGS of the source follower TFTs 304 and 305 is applied to the switches 302 and 303. The shift register 301 sequentially turns on the switches 302 and 303. First, the output of the source follower TFT 304 is output to the signal output line 324. In this way, sensing on the first line is completed.

次に、走査線駆動回路334によって、走査線333がアクティブになるとスイッチ322、323がオンとなり、フォトダイオード316、317の両端には電源線331、332の電位が印加される。このときフォトダイオードは逆バイアスが加わるように電位を印加する。次に走査線333がノンアクティブになると、スイッチ322、323はオフになる。ここで、フォトダイオードが受光すると、フォトダイオードのカソードからアノードに電流が流れ、フォトダイオード316、317のカソード電位が低下していく。   Next, when the scanning line 333 is activated by the scanning line driving circuit 334, the switches 322 and 323 are turned on, and the potentials of the power supply lines 331 and 332 are applied to both ends of the photodiodes 316 and 317. At this time, a potential is applied to the photodiode so that a reverse bias is applied. Next, when the scanning line 333 becomes inactive, the switches 322 and 323 are turned off. Here, when the photodiode receives light, a current flows from the cathode of the photodiode to the anode, and the cathode potential of the photodiodes 316 and 317 decreases.

スイッチ318、319にはフォトダイオード316、317のカソード電位よりソースフォロワTFT320、321のVGSだけ低い電位が加わる。次に走査線駆動回路334によって走査線331がアクティブとなり、スイッチ318、319がオンする。従って、容量306、307はソースフォロワTFT320、321によって充電される。スイッチ302、303には容量306、307の電位よりソースフォロワTFT304、305のVGSだけ低い電位が加わる。シフトレジスタ301が順次スイッチ302、303をオンさせ、まずソースフォロワTFT304の出力が信号出力線324に出力される。このようにして、2行目のセンシングが終了する。その後さらに他の行をセンシングして、2次元のセンシングが可能となる(例えば特許文献2参照。)。
特開平7−115223号公報 特開2001−308306号公報
A potential lower than the cathode potential of the photodiodes 316 and 317 by VGS of the source follower TFTs 320 and 321 is applied to the switches 318 and 319. Next, the scanning line driving circuit 334 activates the scanning line 331 and the switches 318 and 319 are turned on. Accordingly, the capacitors 306 and 307 are charged by the source follower TFTs 320 and 321. A potential lower than the potentials of the capacitors 306 and 307 by VGS of the source follower TFTs 304 and 305 is applied to the switches 302 and 303. The shift register 301 sequentially turns on the switches 302 and 303. First, the output of the source follower TFT 304 is output to the signal output line 324. In this way, sensing on the second line is completed. Thereafter, another row is sensed to enable two-dimensional sensing (see, for example, Patent Document 2).
JP-A-7-115223 JP 2001-308306 A

前述したような従来のラインセンサ型画像読み取り装置では、フォトダイオードの出力電流を、スイッチを介して、取り出しているため信号が微弱であり、ノイズの影響を受けやすいという課題があった。また、電流出力であるため、その電流値が小さい場合、電流が基板上の寄生容量の充放電に使われ正確な電流が検出できないという課題があった。   In the conventional line sensor type image reading apparatus as described above, since the output current of the photodiode is taken out via a switch, there is a problem that the signal is weak and easily affected by noise. In addition, since the current output is small, when the current value is small, the current is used for charging / discharging the parasitic capacitance on the substrate, and there is a problem that an accurate current cannot be detected.

また、従来のエリアセンサ型画像読み取り装置では、フォトダイオードの出力を、ソースフォロワトランジスタを介して電圧で取り出しているため、上記ラインセンサ型画像読み取り装置のような電流出力方式の課題は少ない。しかし、ソースフォロワ回路の出力電圧はソースフォロワを構成するトランジスタのしきい値電圧に大きく依存する。薄膜トランジスタでソースフォロワ回路を構成した場合、薄膜トランジスタのしきい値電圧の面内ばらつきが大きいため、場所によってソースフォロワの出力電圧がばらついてしまい、読み取りが不正確になるという課題があった。   Further, in the conventional area sensor type image reading apparatus, since the output of the photodiode is taken out by the voltage via the source follower transistor, there are few problems with the current output method as in the line sensor type image reading apparatus. However, the output voltage of the source follower circuit greatly depends on the threshold voltage of the transistors constituting the source follower. When a source follower circuit is configured with a thin film transistor, there is a problem that in-plane variation of the threshold voltage of the thin film transistor is large, so that the output voltage of the source follower varies from place to place and reading becomes inaccurate.

以上のような問題を解決するため、本発明者は薄膜トランジスタを用いて、画像読み取り回路を構成する場合、ソースフォロワを用いず、差動増幅器を使用したバッファ回路を用いて、画像読み取り回路を構成することを考えた。
差動増幅器を用いた場合、その出力ばらつきはしきい値電圧の絶対値バラツキではなく、差動増幅器を構成するトランジスタ対の相対バラツキに依存するため、面内バラツキが大きな薄膜トランジスタを用いても、良好な特性を得ることができる。
In order to solve the above problems, when the present inventor configures an image reading circuit using a thin film transistor, the image reading circuit is configured using a buffer circuit using a differential amplifier without using a source follower. Thought to do.
When using a differential amplifier, the output variation is not the absolute value variation of the threshold voltage, but depends on the relative variation of the transistor pair constituting the differential amplifier, so even if a thin film transistor with large in-plane variation is used, Good characteristics can be obtained.

本発明は、絶縁基板上に薄膜トランジスタと受光素子を有する画像読み取り装置において、前記画像読み取り装置は前記薄膜トランジスタで構成された差動回路を有するバッファ回路と、前記バッファ回路の出力を選択する手段とを有し、前記受光素子は前記バッファ回路に電気的に接続されていることを特徴としている。   The present invention provides an image reading apparatus having a thin film transistor and a light receiving element on an insulating substrate, wherein the image reading apparatus includes a buffer circuit having a differential circuit composed of the thin film transistor, and means for selecting an output of the buffer circuit. And the light receiving element is electrically connected to the buffer circuit.

本発明は、上記において、前記バッファ回路を順次選択する手段はシフトレジスタであることを特徴としている。   The present invention is characterized in that, in the above, the means for sequentially selecting the buffer circuits is a shift register.

本発明は、絶縁基板上に薄膜トランジスタと受光素子を有する画像読み取り装置において、前記受光素子は前記薄膜トランジスタで構成された差動回路を有する第1および第2のバッファ回路と、第1および第2のスイッチと、信号出力線と前記第2のスイッチを順次選択する手段とを有し、前記受光素子は前記第1のバッファ回路と電気的に接続され、前記第1のスイッチの一端は前記第1のバッファ回路に電気的に接続され、前記第1のスイッチの多端は前記第2のバッファ回路に電気的に接続され、前記第2のスイッチの一端は前記第2のバッファ回路に電気的に接続され、前記第2のスイッチの多端は前記信号出力線に電気的に接続されることを特徴としている。   The present invention provides an image reading apparatus having a thin film transistor and a light receiving element on an insulating substrate, wherein the light receiving element includes a first and a second buffer circuit having a differential circuit composed of the thin film transistor, and a first and a second buffer circuit. A switch, a signal output line, and a means for sequentially selecting the second switch, the light receiving element is electrically connected to the first buffer circuit, and one end of the first switch is connected to the first switch The first switch is electrically connected to the second buffer circuit, and one end of the second switch is electrically connected to the second buffer circuit. The second end of the second switch is electrically connected to the signal output line.

本発明は、上記において、前記第2のスイッチを順次選択する手段はシフトレジスタであることを特徴としている。   The present invention is characterized in that, in the above, the means for sequentially selecting the second switch is a shift register.

本発明は、上記において、受光素子はアモルファスシリコンフォトダイオードによって構成されていることを特徴としている。   The present invention is characterized in that, in the above, the light receiving element is constituted by an amorphous silicon photodiode.

本発明は、上記において、受光素子はポリシリコン薄膜素子によって構成されていることを特徴としている。   In the above, the present invention is characterized in that the light receiving element is constituted by a polysilicon thin film element.

本発明は、表示装置を有するモジュールにおいて絶縁基板上に受光素子と薄膜トランジスタによって構成された画像読み取り装置を有し、前記画像読み取り装置を表示装置上に実装したことを特徴としている。   The present invention is characterized in that a module having a display device has an image reading device composed of a light receiving element and a thin film transistor on an insulating substrate, and the image reading device is mounted on the display device.

本発明は、表示装置を有するモジュールにおいて前記モジュールは、絶縁基板上に受光素子および薄膜トランジスタによって構成された差動回路を用いたバッファ回路を有する画像読み取り装置を有し、前記画像読み取り装置を表示装置上に実装したことを特徴としている。   The present invention relates to a module having a display device, the module having an image reading device having a buffer circuit using a differential circuit composed of a light receiving element and a thin film transistor on an insulating substrate, the image reading device being a display device. It is characterized by being implemented above.

本発明は、上記おいて、前記表示装置を構成する基板と、前記画像読み取り装置を構成する基板とは、同一の組成を有していることを特徴としている。   In the above, the present invention is characterized in that the substrate constituting the display device and the substrate constituting the image reading device have the same composition.

本発明は、上記において前記表示装置は液晶表示装置であることを特徴としている。   The present invention is characterized in that the display device is a liquid crystal display device.

本発明は、上記において、前記表示装置はEL表示装置であることを特徴としている。   The present invention is characterized in that, in the above, the display device is an EL display device.

本発明は、上記の画像読み取り装置を備える電子機器である。   The present invention is an electronic device including the above-described image reading device.

本発明は、上記のモジュールを備える電子機器である。   The present invention is an electronic device including the above module.

前述したように、本発明の画像読み取り装置では、受光素子と、薄膜トランジスタを用いて構成された差動回路を有するバッファ回路を有し、従来技術の課題であった、出力信号のノイズ重畳や、寄生容量による信号の劣化、薄膜トランジスタのしきい値電圧のバラツキによる信号の変動などを解消することが可能になり、読み取り誤差の小さい画像読み取り装置を構成することができる。   As described above, the image reading apparatus of the present invention includes a light receiving element and a buffer circuit having a differential circuit configured using thin film transistors, and noise superimposition of an output signal, which has been a problem of the prior art, It is possible to eliminate signal deterioration due to parasitic capacitance, signal fluctuation due to variations in threshold voltage of thin film transistors, and the like, and an image reading apparatus with a small reading error can be configured.

以下、本発明の実施形態を、図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は本発明を1次元ラインセンサ型画像読み取り装置に適応したものである。図1に示すラインセンサはシフトレジスタ101と回路列102、103によって構成されている。図1には説明簡略化のため回路列は102と103しか記載されていないが、2列に限定されずより多数の回路列を接続することができる。   FIG. 1 shows an application of the present invention to a one-dimensional line sensor type image reading apparatus. The line sensor shown in FIG. 1 includes a shift register 101 and circuit arrays 102 and 103. In FIG. 1, only the circuit rows 102 and 103 are shown for simplification of explanation, but the number of circuit rows is not limited to two, and a larger number of circuit rows can be connected.

回路列102は受光素子122、第1のスイッチ120、差動回路を有する第1のバッファ回路118、第2のスイッチ116、保持容量114、差動回路を有する第2のバッファ回路112、第1のスイッチ110によって構成されている。同様に回路列103は受光素子123、第4のスイッチ121、差動回路を有する第3のバッファ回路119、第5のスイッチ117、保持容量115、差動回路を有する第4のバッファ回路113、第6のスイッチ111によって構成されている。また、信号出力線104はスイッチ110、111に接続され、スイッチ制御線106はスイッチ116、117を制御し、スイッチ制御線109はスイッチ120、121を制御する。そして、電源線105は保持容量114、115に直流電位を与え、電源線108、107は受光素子122、123に電位を与える。   The circuit array 102 includes a light receiving element 122, a first switch 120, a first buffer circuit 118 having a differential circuit, a second switch 116, a holding capacitor 114, a second buffer circuit 112 having a differential circuit, and a first buffer circuit 118. Switch 110. Similarly, the circuit array 103 includes a light receiving element 123, a fourth switch 121, a third buffer circuit 119 having a differential circuit, a fifth switch 117, a holding capacitor 115, a fourth buffer circuit 113 having a differential circuit, The sixth switch 111 is used. The signal output line 104 is connected to the switches 110 and 111, the switch control line 106 controls the switches 116 and 117, and the switch control line 109 controls the switches 120 and 121. The power line 105 applies a DC potential to the storage capacitors 114 and 115, and the power lines 108 and 107 apply a potential to the light receiving elements 122 and 123.

次に、本実施形態の動作を説明する。最初に、スイッチ制御線108がアクティブになり、第1のスイッチ120および第4のスイッチ121がオンになる。これによって、受光素子122、123の両端には電源線107と電源線108の電位が与えられる。これをリセット状態と称する。次に、スイッチ制御線108がノンアクティブとなり、第1のスイッチ120および第4のスイッチ121がオフになる。光が照射されると受光素子122、123に受光電流が流れ、受光素子の電流が低下していく。受光素子122、123の電源線107に接続されていない端はそれぞれ差動回路を有するバッファ回路118、119に接続されているため、受光素子122、123の電位はバッファ回路118、119を介して、スイッチ116、117に入力される。   Next, the operation of this embodiment will be described. Initially, the switch control line 108 becomes active, and the first switch 120 and the fourth switch 121 are turned on. As a result, the potentials of the power supply line 107 and the power supply line 108 are applied to both ends of the light receiving elements 122 and 123. This is called a reset state. Next, the switch control line 108 becomes inactive, and the first switch 120 and the fourth switch 121 are turned off. When light is irradiated, a light receiving current flows through the light receiving elements 122 and 123, and the current of the light receiving element decreases. Since the ends of the light receiving elements 122 and 123 that are not connected to the power supply line 107 are respectively connected to buffer circuits 118 and 119 having differential circuits, the potentials of the light receiving elements 122 and 123 pass through the buffer circuits 118 and 119. Are input to the switches 116 and 117.

第1のスイッチ120、第4のスイッチ121がオフになってから、一定時間の後に、スイッチ制御線106がアクティブになり、第2のスイッチ116、第5のスイッチ117がオンとなる。従って、容量114、115はバッファ回路118、119によって充電される。充電が終了すると、スイッチ制御線106はノンアクティブとなり、スイッチ116、117はオフとなる。   After a certain time after the first switch 120 and the fourth switch 121 are turned off, the switch control line 106 becomes active, and the second switch 116 and the fifth switch 117 are turned on. Accordingly, the capacitors 114 and 115 are charged by the buffer circuits 118 and 119. When charging is completed, the switch control line 106 becomes inactive, and the switches 116 and 117 are turned off.

容量114、115はそれぞれ差動回路を有する第2のバッファ回路112、差動回路を有する第4のバッファ回路113に接続されているため、容量114、115の電位はバッファ回路112、113を介して第3のスイッチ110、第6のスイッチに出力される。   Since the capacitors 114 and 115 are respectively connected to the second buffer circuit 112 having a differential circuit and the fourth buffer circuit 113 having a differential circuit, the potentials of the capacitors 114 and 115 are passed through the buffer circuits 112 and 113. Are output to the third switch 110 and the sixth switch.

シフトレジスタ101はスイッチ110、111を順次選択し、スイッチ110がオンになると、バッファ回路112の出力が信号出力線104に接続される。また、スイッチ111がオンになると、バッファ回路113の出力が信号出力線に接続される。このようにして、バッファ回路112、113の出力は順次、信号出力線に出力される。以上では回路列を102、103の2つにおいて説明したが、3つ以上の回路列を接続し、1次元のラインセンサ型画像読み取り装置を構成することが可能である。   The shift register 101 sequentially selects the switches 110 and 111. When the switch 110 is turned on, the output of the buffer circuit 112 is connected to the signal output line 104. When the switch 111 is turned on, the output of the buffer circuit 113 is connected to the signal output line. In this way, the outputs of the buffer circuits 112 and 113 are sequentially output to the signal output line. In the above description, the circuit arrays 102 and 103 have been described. However, it is possible to configure a one-dimensional line sensor type image reading apparatus by connecting three or more circuit arrays.

図1に示すような差動回路を用い、帰還をかけたバッファ回路では、バッファ回路の入力と出力の電位をほぼ同じにすることができる。従来例で示したようなソースフォロワを用いたバッファ回路では、入出力間に必ず、電位差が発生し、且つ、その電位差がトランジスタのしきい値のバラツキ、特に基板内のばらつきの影響を受けるため、信号読み取り装置のようなものには不向きである。特に、基板内バラツキの大きな薄膜トランジスタを用いた信号読み取り装置には不向きである。   In the buffer circuit using the differential circuit as shown in FIG. 1 and applying feedback, the input and output potentials of the buffer circuit can be made substantially the same. In a buffer circuit using a source follower as shown in the conventional example, a potential difference always occurs between the input and output, and the potential difference is affected by variations in threshold values of transistors, particularly variations in the substrate. It is not suitable for such a signal reading device. In particular, it is not suitable for a signal reading device using a thin film transistor with large variations in the substrate.

以上に示したように、本発明では、信号読み取り装置において、受光素子の出力を、差動回路を有するバッファ回路を介して取り出すことにより、ばらつきの少ない信号読み取り装置を構成することが可能である。特に、薄膜トランジスタを用いた信号読み取り装置において、その効果は顕著である。   As described above, according to the present invention, in the signal reading device, it is possible to configure a signal reading device with little variation by taking out the output of the light receiving element through a buffer circuit having a differential circuit. . In particular, the effect is remarkable in a signal reading device using a thin film transistor.

尚、本実施形態に用いる受光素子は、フォトダイオード、フォトトランジスタなど、様々な受光素子が使用可能であり、種類を特に限定しない。   The light receiving elements used in the present embodiment can be various light receiving elements such as photodiodes and phototransistors, and the types are not particularly limited.

図4は薄膜半導体素子、特にTFTを用いて、バッファ回路とくにオペアンプ型バッファ回路を作成した場合の等価回路図である。このオペアンプ型バッファ回路は、TFT9501、TFT9502で構成される差動回路、TFT9503、TFT9504で構成されるカレントミラー回路、TFT9505、TFT9509で構成される定電流源、TFT9506で構成されるソース接地回路、TFT9507、TFT9508で構成されるアイドリング回路、TFT9510、TFT9511で構成されるソースフォロワ回路、位相補償コンデンサ9512より成り立っている。また、カレントミラー用TFT,ソース接地回路用TFTは高電位側電源端子に接続され、定電流源用TFTは低電位用電源端子に接続される。   FIG. 4 is an equivalent circuit diagram in the case where a buffer circuit, particularly an operational amplifier type buffer circuit, is formed by using a thin film semiconductor element, particularly a TFT. This operational amplifier type buffer circuit includes a differential circuit composed of TFT 9501 and TFT 9502, a current mirror circuit composed of TFT 9503 and TFT 9504, a constant current source composed of TFT 9505 and TFT 9509, a common source circuit composed of TFT 9506, and TFT 9507. , An idle circuit composed of TFT 9508, a source follower circuit composed of TFT 9510 and TFT 9511, and a phase compensation capacitor 9512. The current mirror TFT and the source ground circuit TFT are connected to the high potential side power supply terminal, and the constant current source TFT is connected to the low potential power supply terminal.

以下に、図4のオペアンプ型バッファ回路の動作を説明する。非反転端子に+信号が入力されると、差動回路を構成するTFTのソースにはTFT9505で構成される定電流源が接続されているため、TFT9501のドレイン電流がTFT9502のドレイン電流より大きくなり、TFT9503のドレイン電流は、TFT9504とTFT9503がカレントミラー回路を構成するため、TFT9502のドレイン電流と同じになり、TFT9503のドレイン電流とTFT9501のドレイン電流の差電流によって、TFT9506のゲート電位は低下する方向に変化する。TFT9506はP型TFTであるので、TFT9506のゲート電位が下がると、TFT9506はよりオンする方向に動作し、ドレイン電流が増加する。よって、TFT9510のゲート電位は上昇し、それに伴い、TFT9510のソース電位すなわち、出力端子も上昇する。   The operation of the operational amplifier type buffer circuit of FIG. 4 will be described below. When a + signal is input to the non-inverting terminal, the constant current source configured by the TFT 9505 is connected to the source of the TFT configuring the differential circuit, so that the drain current of the TFT 9501 becomes larger than the drain current of the TFT 9502. The drain current of the TFT 9503 is the same as the drain current of the TFT 9502 because the TFT 9504 and the TFT 9503 constitute a current mirror circuit. To change. Since the TFT 9506 is a P-type TFT, when the gate potential of the TFT 9506 decreases, the TFT 9506 operates in a more ON direction and the drain current increases. Accordingly, the gate potential of the TFT 9510 increases, and accordingly, the source potential of the TFT 9510, that is, the output terminal also increases.

また、非反転入力端子に−信号が入力されると、TFT9501のドレイン電流がTFT9502のドレイン電流より小さくなり、TFT9503のドレイン電流は、TFT9502のドレイン電流と同じであるため、TFT9503のドレイ電流とTFT9501の差電流によって、TFT9506のゲート電位は上昇する方向に変化する。TFT9506はP型TFTであるので、TFT9506のゲート電位が上がると、TFT9506はオフする方向に動作し、ドレイン電流が減少する。よって、TFT9510のゲート電位は低下し、それに伴い、TFT9510のソース電位すなわち、出力端子も低下する。このように非反転入力端子の信号と同相の信号が、出力端子より出力される。   When a negative signal is input to the non-inverting input terminal, the drain current of the TFT 9501 becomes smaller than the drain current of the TFT 9502, and the drain current of the TFT 9503 is the same as the drain current of the TFT 9502; Due to the difference current, the gate potential of the TFT 9506 changes in a rising direction. Since the TFT 9506 is a P-type TFT, when the gate potential of the TFT 9506 increases, the TFT 9506 operates in a direction to turn off and the drain current decreases. Therefore, the gate potential of the TFT 9510 is lowered, and accordingly, the source potential of the TFT 9510, that is, the output terminal is also lowered. In this way, a signal in phase with the signal at the non-inverting input terminal is output from the output terminal.

反転入力端子に+信号が入力されると、TFT9501のドレイン電流がTFT9502のドレイン電流より小さくなり、TFT9503のドレイン電流は、TFT9502のドレイン電流と同じであるため、TFT9503のドレイン電流とTFT9501の差電流によって、TFT9506のゲート電位は上昇する方向に変化する。TFT9506はP型TFTであるので、TFT9506のゲート電位が上がると、TFT9506はオフする方向に動作し、ドレイン電流が減少する。よって、TFT9510のゲート電位は低下し、それに伴い、TFT9510のソース電位すなわち、出力端子も低下する。   When a + signal is input to the inverting input terminal, the drain current of the TFT 9501 becomes smaller than the drain current of the TFT 9502, and the drain current of the TFT 9503 is the same as the drain current of the TFT 9502. Therefore, the difference current between the drain current of the TFT 9503 and the TFT 9501 As a result, the gate potential of the TFT 9506 changes in an increasing direction. Since the TFT 9506 is a P-type TFT, when the gate potential of the TFT 9506 increases, the TFT 9506 operates in a direction to turn off and the drain current decreases. Therefore, the gate potential of the TFT 9510 is lowered, and accordingly, the source potential of the TFT 9510, that is, the output terminal is also lowered.

また、反転入力端子に−信号が入力されると、TFT9501のドレイン電流がTFT9502のドレイン電流より大きくなり、TFT9503のドレイン電流は、TFT9502のドレイン電流と同じであるため、TFT9503のドレイン電流とTFT9501のドレイン電流の差電流によって、TFT9506のゲート電位は低下する方向に変化する。TFT9506はP型TFTであるので、TFT9506のゲート電位が下がると、TFT9506はよりオンする方向に動作し、ドレイン電流が増加する。よって、TFT9510のゲート電位は上昇し、それに伴い、TFT9510のソース電位すなわち、出力端子も上昇する。このようにして、反転入力端子の信号と逆相の信号が出力端子より出力される。   When a negative signal is input to the inverting input terminal, the drain current of the TFT 9501 becomes larger than the drain current of the TFT 9502, and the drain current of the TFT 9503 is the same as the drain current of the TFT 9502; The gate potential of the TFT 9506 changes in a decreasing direction due to the difference current of the drain current. Since the TFT 9506 is a P-type TFT, when the gate potential of the TFT 9506 decreases, the TFT 9506 operates in a more ON direction and the drain current increases. Accordingly, the gate potential of the TFT 9510 increases, and accordingly, the source potential of the TFT 9510, that is, the output terminal also increases. In this way, a signal having a phase opposite to that of the inverting input terminal is output from the output terminal.

以上の回路において出力端子と反転入力端子を電気的に接続することにより、帰還をかけることができ、ばらつきの少ないバッファ回路を構成することが可能となる。   By electrically connecting the output terminal and the inverting input terminal in the above circuit, feedback can be applied and a buffer circuit with little variation can be configured.

本実施例では、差動回路をNchTFT、カレントミラー回路をPchTFTで作成しているが、本発明では、それには限定されず逆であっても良い。その場合には、定電流源用TFTは高電位側電源端子に接続され、カレントミラー回路用TFTおよびソース接地回路用TFTは低電位側電源端子に接続される。
また、本発明に用いるオペアンプ型バッファ回路はこのような回路形式には限定されることはなく、必要な機能を満たすものであれば使用可能である。
In this embodiment, the differential circuit is made of an Nch TFT and the current mirror circuit is made of a Pch TFT. However, the present invention is not limited to this and may be reversed. In this case, the constant current source TFT is connected to the high potential side power supply terminal, and the current mirror circuit TFT and the source ground circuit TFT are connected to the low potential side power supply terminal.
In addition, the operational amplifier type buffer circuit used in the present invention is not limited to such a circuit form, and any circuit that satisfies a necessary function can be used.

図5は薄膜半導体素子、特にTFTを用いて、バッファ回路を作成した場合の等価回路図である。このバッファアンプは、TFT9601、TFT9602で構成される差動回路、TFT9603、TFT9604で構成されるカレントミラー回路、TFT9605で構成される定電流源より成り立っている。また、カレントミラー回路用TFTは高電位側電源端子に接続され、定電流源用TFTは低電位側電源端子に接続される。   FIG. 5 is an equivalent circuit diagram in the case where a buffer circuit is formed using a thin film semiconductor element, particularly a TFT. This buffer amplifier is composed of a differential circuit composed of TFT 9601 and TFT 9602, a current mirror circuit composed of TFT 9603 and TFT 9604, and a constant current source composed of TFT 9605. The current mirror circuit TFT is connected to the high potential side power supply terminal, and the constant current source TFT is connected to the low potential side power supply terminal.

以下に、図5のバッファ回路の動作を説明する。入力端子に+信号が入力されると、差動回路を構成するTFTのソースにはTFT9605で構成される定電流源が接続されているため、TFT9601のドレイン電流がTFT9602のドレイン電流より大きくなる。TFT9604のドレイン電流は、TFT9604とTFT9603がカレントミラー回路を構成するため、TFT9601のドレイン電流と同じになり、TFT9604のドレイン電流とTFT9602のドレイン電流の差電流によって、出力端子の電位は上昇する方向に変化する。   The operation of the buffer circuit of FIG. 5 will be described below. When a + signal is input to the input terminal, the constant current source configured by the TFT 9605 is connected to the source of the TFT forming the differential circuit, and thus the drain current of the TFT 9601 becomes larger than the drain current of the TFT 9602. The drain current of the TFT 9604 is the same as the drain current of the TFT 9601 because the TFT 9604 and the TFT 9603 constitute a current mirror circuit, and the potential of the output terminal increases in the direction of the difference between the drain current of the TFT 9604 and the drain current of the TFT 9602. Change.

また、入力端子に−信号が入力されると、TFT9601のドレイン電流がTFT9602のドレイン電流より小さくなり、TFT9604のドレイン電流は、TFT9601のドレイン電流と同じであるため、TFT9604のドレイ電流とTFT9602の差電流によって、出力端子の電位は低下する方向に変化する。   When a negative signal is input to the input terminal, the drain current of the TFT 9601 becomes smaller than the drain current of the TFT 9602, and the drain current of the TFT 9604 is the same as the drain current of the TFT 9601. Therefore, the difference between the drain current of the TFT 9604 and the TFT 9602 Depending on the current, the potential of the output terminal changes in a decreasing direction.

本実施例では、差動回路をNchTFT、カレントミラー回路をPchTFTで作成しているが、それには限定されず逆であっても良い。このような場合には高電位側電源端子に定電流源用TFTが接続され、低電位用電源端子にカレントミラー回路用TFTが接続される。
また、本発明に用いるバッファ回路は本実施例の回路に限定されず、必要な機能を満足すれば他の回路を用いても良い。
In this embodiment, the differential circuit is made of NchTFT and the current mirror circuit is made of PchTFT. However, the present invention is not limited to this and may be reversed. In such a case, the constant current source TFT is connected to the high potential side power supply terminal, and the current mirror circuit TFT is connected to the low potential power supply terminal.
The buffer circuit used in the present invention is not limited to the circuit of this embodiment, and other circuits may be used as long as necessary functions are satisfied.

図7に本発明の画像読み取り装置の断面構造の実施例を示す。図7の断面構造は基板701、下地膜702、薄膜トランジスタ活性層703、ゲート絶縁膜704、ゲート電極705、層間絶縁膜706、配線707、ソース電極708、ドレイン電極709、透明電極710、P型電極711、I型電極712、N型電極713、第2層間膜714、取り出し電極715、716より構成されている。   FIG. 7 shows an example of a sectional structure of the image reading apparatus of the present invention. 7 includes a substrate 701, a base film 702, a thin film transistor active layer 703, a gate insulating film 704, a gate electrode 705, an interlayer insulating film 706, a wiring 707, a source electrode 708, a drain electrode 709, a transparent electrode 710, and a P-type electrode. 711, an I-type electrode 712, an N-type electrode 713, a second interlayer film 714, and extraction electrodes 715 and 716.

以下、その製造方法を述べる。ガラス基板、石英基板、プラスチックなどの絶縁基板701上に下地膜702を成膜する。この下地膜は酸化膜、窒化膜またはそれらの複合物、あるいは積層膜などで形成される。つぎにアモルファスシリコン膜を成膜して、次に、それを結晶化する。結晶化の方法はレーザー結晶化、熱結晶化などがあり、それらを組み合わせても良い。また、触媒元素を添加した後に熱結晶化をおこなっても良い。レーザーは連続発振であることが望ましいがパルス発振であっても良い。レーザーは気体発振、固体発振がいずれも使用でき、気体レーザーはエキシマレーザー、Arレーザー、Krレーザー等があり、固体レーザーはYAGレーザー、YVO4レーザー、YLFレーザー、YAIO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、サファイアレーザーなどがある。次に、結晶化されたシリコン膜をパターニングして、島状領域703を形成する。   Hereinafter, the manufacturing method will be described. A base film 702 is formed over an insulating substrate 701 such as a glass substrate, a quartz substrate, or a plastic. This base film is formed of an oxide film, a nitride film, a composite thereof, or a laminated film. Next, an amorphous silicon film is formed and then crystallized. Crystallization methods include laser crystallization and thermal crystallization, which may be combined. Further, thermal crystallization may be performed after adding the catalyst element. The laser is preferably continuous oscillation, but may be pulse oscillation. Lasers can use either gas oscillation or solid-state oscillation. Gas lasers include excimer laser, Ar laser, and Kr laser. Solid lasers include YAG laser, YVO4 laser, YLF laser, YAIO3 laser, glass laser, ruby laser, and alexander dry. There are laser diodes and sapphire lasers. Next, the crystallized silicon film is patterned to form island regions 703.

次に、ゲート絶縁膜を成膜した後、ゲート電極用金属を成膜する。そして、それをパターニングしゲート電極を形成する。さらに、P型不純物、N型不純物をドープし、熱またはレーザーで活性化する。これによって、不純物がドープされた場所はソースまたはドレイン領域となる。次に、層間膜706を成膜する。この層間膜は酸化膜、窒化膜、樹脂膜などを用いることができる。   Next, after forming a gate insulating film, a metal for a gate electrode is formed. Then, it is patterned to form a gate electrode. Further, P-type impurities and N-type impurities are doped and activated by heat or laser. As a result, the location where the impurity is doped becomes the source or drain region. Next, an interlayer film 706 is formed. As the interlayer film, an oxide film, a nitride film, a resin film, or the like can be used.

次にコンタクトホールを開口し、ソースドレイン電極となる金属を成膜する。そして、ソースドレイン電極用金属をパターニングして、配線707、ソース電極708、ドレイン電極709を形成する。次に透明電極710を成膜して、パターニングをおこなう。そして、受光素子となるN型アモルファスシリコン711、I型アモルファスシリコン712、P型アモルファスシリコン713を成膜して、パターニングをおこなう。これによって、アモルファスシリコンフォトダイオードが形成される。次に第2層間膜714を成膜し、コンタクトホールを開口し、取り出し電極用金属を成膜して、パターニングをおこなう。以上によって、薄膜トランジスタとアモルファスシリコンのフォトダイオードをもった画像読み取り装置が形成される。
このように、本発明では絶縁基板上に薄膜トランジスタ、受光素子を形成することにより画像読み取り装置を構成することができるため、単結晶シリコンチップより大きなスティック状の画像読み取り装置を構成することが可能となる。
Next, a contact hole is opened and a metal to be a source / drain electrode is formed. Then, the metal for the source / drain electrode is patterned to form a wiring 707, a source electrode 708, and a drain electrode 709. Next, a transparent electrode 710 is formed and patterned. Then, an N-type amorphous silicon 711, an I-type amorphous silicon 712, and a P-type amorphous silicon 713 to be a light receiving element are formed and patterned. As a result, an amorphous silicon photodiode is formed. Next, a second interlayer film 714 is formed, a contact hole is opened, a metal for an extraction electrode is formed, and patterning is performed. Thus, an image reading apparatus having a thin film transistor and an amorphous silicon photodiode is formed.
As described above, in the present invention, an image reading device can be configured by forming a thin film transistor and a light receiving element over an insulating substrate, and thus a stick-shaped image reading device larger than a single crystal silicon chip can be configured. Become.

図8に図7とは別の画像読み取り装置の断面構造の実施例を示す。図8の断面構造は基板801、下地膜802、薄膜トランジスタ活性層803、804、ゲート絶縁膜805、ゲート電極806、807、層間絶縁膜808、配線809、ソース電極810、ドレイン電極およびカソード電極811、アノード電極812、第2層間膜813、取り出し電極814、815より構成されている。   FIG. 8 shows an embodiment of a cross-sectional structure of an image reading apparatus different from FIG. 8 includes a substrate 801, a base film 802, thin film transistor active layers 803 and 804, a gate insulating film 805, gate electrodes 806 and 807, an interlayer insulating film 808, a wiring 809, a source electrode 810, a drain electrode and a cathode electrode 811, An anode electrode 812, a second interlayer film 813, and extraction electrodes 814 and 815 are included.

以下、その製造方法を述べる。ガラス基板、石英基板、プラスチックなどの絶縁基板801上に下地膜802を成膜する。この下地膜は酸化膜、窒化膜またはそれらの複合物、あるいは積層膜などで形成される。つぎにアモルファスシリコン膜を成膜して、次に、それを結晶化する。結晶化の方法はレーザー結晶化、熱結晶化などがあり、それらを組み合わせても良い。また、触媒元素を添加した後に熱結晶化をおこなっても良い。レーザーは連続発振であることが望ましいがパルス発振であっても良い。レーザーは気体発振、固体発振がいずれも使用でき、気体レーザーはエキシマレーザー、Arレーザー、Krレーザー等があり、固体レーザーはYAGレーザー、YVO4レーザー、YLFレーザー、YAIO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、サファイアレーザーなどがある。次に、結晶化されたシリコン膜をパターニングして、島状領域803、804を形成する。   Hereinafter, the manufacturing method will be described. A base film 802 is formed over an insulating substrate 801 such as a glass substrate, a quartz substrate, or a plastic. This base film is formed of an oxide film, a nitride film, a composite thereof, or a laminated film. Next, an amorphous silicon film is formed and then crystallized. Crystallization methods include laser crystallization and thermal crystallization, which may be combined. Further, thermal crystallization may be performed after adding the catalyst element. The laser is preferably continuous oscillation, but may be pulse oscillation. Lasers can use either gas oscillation or solid-state oscillation. Gas lasers include excimer laser, Ar laser, and Kr laser. Solid lasers include YAG laser, YVO4 laser, YLF laser, YAIO3 laser, glass laser, ruby laser, and alexander dry. There are laser diodes and sapphire lasers. Next, the crystallized silicon film is patterned to form island regions 803 and 804.

次に、ゲート絶縁膜を成膜した後、ゲート電極用金属を成膜する。そして、それをパターニングしゲート電極806、807を形成する。さらに、P型不純物、N型不純物をドープし、熱またはレーザーで活性化する。これによって、不純物がドープされた場所はソースまたはドレイン領域となる。
ここで、ゲート電極の両側に同一極性の不純物をドープすることによって、薄膜トランジスタを形成することができ、ゲート電極の両側に、それぞれ異なる極性の不純物をドープすることによって、薄膜PINダイオードを形成することができる。次に、層間膜808を成膜する。この層間膜は酸化膜、窒化膜、樹脂膜などを用いることができる。
Next, after forming a gate insulating film, a metal for a gate electrode is formed. Then, it is patterned to form gate electrodes 806 and 807. Further, P-type impurities and N-type impurities are doped and activated by heat or laser. As a result, the location where the impurity is doped becomes the source or drain region.
Here, a thin film transistor can be formed by doping impurities of the same polarity on both sides of the gate electrode, and a thin film PIN diode is formed by doping impurities of different polarities on both sides of the gate electrode. Can do. Next, an interlayer film 808 is formed. As the interlayer film, an oxide film, a nitride film, a resin film, or the like can be used.

次にコンタクトホールを開口し、ソースドレイン電極となる金属を成膜する。そして、ソースドレイン電極用金属をパターニングして、配線809、ソース電極810、ドレイン電極およびカソード電極811、アノード電極812を形成する。次に第2層間膜813を成膜し、コンタクトホールを開口し、取り出し電極用金属を成膜して、パターニングをおこない取り出し電極814、815を形成する。以上によって、薄膜トランジスタと薄膜PINダイオードの受光素子をもった画像読み取り装置が形成される。
このように、本発明では絶縁基板上に薄膜トランジスタ、受光素子を形成することにより画像読み取り装置を構成することができるため、単結晶シリコンチップより大きなスティック状の画像読み取り装置を構成することが可能となる。
Next, a contact hole is opened and a metal to be a source / drain electrode is formed. Then, the metal for the source / drain electrode is patterned to form a wiring 809, a source electrode 810, a drain / cathode electrode 811, and an anode electrode 812. Next, a second interlayer film 813 is formed, a contact hole is opened, a metal for an extraction electrode is formed, and patterning is performed to form extraction electrodes 814 and 815. As described above, an image reading device having a light receiving element of a thin film transistor and a thin film PIN diode is formed.
As described above, in the present invention, an image reading device can be configured by forming a thin film transistor and a light receiving element over an insulating substrate, and thus a stick-shaped image reading device larger than a single crystal silicon chip can be configured. Become.

図6に本発明の画像読み取り装置を液晶表示装置に実装したモジュール例を示すものである。図6の液晶表示装置はTFT基板601上に、薄膜トランジスタで画素部603、ソース信号線駆動回路605、ゲート信号線駆動回路604を形成し、対向基板602を装着している。そして、TFT基板601と対向基板602の間に液晶材料を挿入している。また液晶材料は封止材(図示せず)によって、封入されている。TFT基板上にはFPC606(フレキシブルプリントサーキット)が装着され、FPC606よりゲート信号線駆動回路604、ソース信号線駆動回路605および画像読み取り装置607に必要な信号を供給している。   FIG. 6 shows an example of a module in which the image reading device of the present invention is mounted on a liquid crystal display device. In the liquid crystal display device of FIG. 6, a pixel portion 603, a source signal line driver circuit 605, and a gate signal line driver circuit 604 are formed on a TFT substrate 601 using thin film transistors, and a counter substrate 602 is attached. A liquid crystal material is inserted between the TFT substrate 601 and the counter substrate 602. The liquid crystal material is sealed with a sealing material (not shown). An FPC 606 (flexible printed circuit) is mounted on the TFT substrate, and necessary signals are supplied from the FPC 606 to the gate signal line driving circuit 604, the source signal line driving circuit 605, and the image reading device 607.

画像読み取り装置はTFT基板601上に実装されている。この実装はTFT基板上にバンプをおいても良いし、導電性のペーストなどを用いて電気的接続をとってもよい。また、画像読み取り装置の電気的信号の入出力は液晶表示装置の電気信号入力と分けて、別のFPCを設けても良い。
また、以上は表示装置として、液晶表示装置を例に取り説明をおこなったが本実施例は液晶表示装置に限定されず、EL表示装置、電気泳動表示装置など、液晶表示装置以外の様々な表示装置を用いたモジュールに使用することが可能である。
The image reading device is mounted on the TFT substrate 601. In this mounting, bumps may be placed on the TFT substrate, or electrical connection may be made using a conductive paste or the like. In addition, input / output of electrical signals of the image reading device may be separated from electrical signal input of the liquid crystal display device, and another FPC may be provided.
Further, the description has been given by taking the liquid crystal display device as an example of the display device, but this embodiment is not limited to the liquid crystal display device, and various displays other than the liquid crystal display device such as an EL display device and an electrophoretic display device. It can be used for modules using the device.

また、本発明の画像読み取り装置を形成する基板と、表示装置を形成する基板は同じ種類の基板材料を用いることが望ましい。
本発明の画像読み取り装置は、単結晶シリコンのチップと異なり絶縁基板上に形成することが可能であるため、単結晶シリコンチップのように長さの上限が2〜3cmということはなく、数10cmの長さの画像読み取り装置、スティック状画像読み取り装置を形成することが可能であるため、複雑な光学系を持つことなく大きな表示装置に実装することも可能である。このような本発明を用いたモジュールは多様な電子機器に使用可能である。
In addition, it is desirable to use the same type of substrate material for the substrate forming the image reading device of the present invention and the substrate forming the display device.
Since the image reading apparatus of the present invention can be formed on an insulating substrate unlike a single crystal silicon chip, the upper limit of the length is not 2 to 3 cm as in the case of a single crystal silicon chip. Since it is possible to form an image reading device and a stick-shaped image reading device having a length of 1, it is possible to mount on a large display device without having a complicated optical system. Such a module using the present invention can be used for various electronic devices.

図6に示した表示装置は画素部と信号線駆動回路を一体形成しているが、これに限定されず、信号線駆動回路はICチップをCOGで実装しても良いし、TABを用いて実装しても良い。   In the display device illustrated in FIG. 6, the pixel portion and the signal line driver circuit are integrally formed; however, the present invention is not limited to this, and the signal line driver circuit may be mounted with an IC chip by COG or using TAB. May be implemented.

図9は実施例5に示した表示装置上に本発明の画像読み取り装置を実装したモジュールを携帯情報端末(PDA)に応用した実施例である。図9は携帯情報端末の上面図を(A)に示し、長辺側面図を(B)、短辺側面図を(C)に示している。本実施例の携帯情報端末は筐体901、表示部902、ローラー903、センシング用スリット904から構成されている。筐体901の中に実施例5に示した表示装置が内蔵され、表示装置の表示画面を表示部902からみることができる。   FIG. 9 shows an embodiment in which a module in which the image reading device of the present invention is mounted on the display device shown in Embodiment 5 is applied to a personal digital assistant (PDA). 9A shows a top view of a portable information terminal, FIG. 9B shows a long side view, and FIG. 9C shows a short side view. The portable information terminal of this embodiment includes a housing 901, a display unit 902, a roller 903, and a sensing slit 904. The display device described in Embodiment 5 is incorporated in the housing 901, and the display screen of the display device can be viewed from the display unit 902.

短辺側には画像読み取り装置に映像を取り込むためのスリット903があけられ、ここから画像の光学像を取り込むことができる。また、ここで用いる画像読み取り装置は1次元ラインセンサであるため、その像を2次元化するための距離計として、ローラー903が配置されている。このローラー903の回転数によってセンシングをおこなった距離を計算することができる。この計算値と読み取りをおこなった画像データより2次元画像が構成できる。   On the short side, a slit 903 for capturing an image into the image reading device is opened, from which an optical image of the image can be captured. Since the image reading apparatus used here is a one-dimensional line sensor, a roller 903 is disposed as a distance meter for converting the image into two dimensions. The sensing distance can be calculated based on the number of rotations of the roller 903. A two-dimensional image can be constructed from this calculated value and the read image data.

図10に図9で示した画像読み取り装置内蔵の携帯情報端末の内部構造図を示す。図10の構造図は筐体1001、TFT基板1002、対向基板1003、画像読み取り装置1004、ミラー1005、ローラー1006、光源1007、レンズ1008より構成される。
資料1009には光源1007よりスリットを介して、光が当てられる。資料1009で反射した光はレンズ1008を通過した後、ミラー1005で反射し画像読み取り装置1004に入力され、光学情報が電気情報に変換される。このようにして、本実施例においては資料1009の内容を読み取ることが可能になる。
FIG. 10 shows an internal structure diagram of the portable information terminal with a built-in image reading apparatus shown in FIG. 10 includes a housing 1001, a TFT substrate 1002, a counter substrate 1003, an image reading device 1004, a mirror 1005, a roller 1006, a light source 1007, and a lens 1008.
The material 1009 is irradiated with light from the light source 1007 through the slit. The light reflected by the material 1009 passes through the lens 1008, is reflected by the mirror 1005, and is input to the image reading device 1004. Optical information is converted into electrical information. In this way, the contents of the material 1009 can be read in this embodiment.

本発明の画像読み取り装置の適用範囲は極めて広く、上記の携帯情報端末に限定されず、スキャナ、パソコンなど多数の分野の電子機器に適用することが可能である。   The application range of the image reading apparatus of the present invention is extremely wide, and is not limited to the above-described portable information terminal, and can be applied to electronic devices in many fields such as a scanner and a personal computer.

本発明の画像読み取り回路の等価回路を示す図。The figure which shows the equivalent circuit of the image reading circuit of this invention. 従来の画像読み取り回路の等価回路を示す図。The figure which shows the equivalent circuit of the conventional image reading circuit. 従来の画像読み取り回路の等価回路を示す図。The figure which shows the equivalent circuit of the conventional image reading circuit. 本発明のバッファ回路の等価回路を示す図。The figure which shows the equivalent circuit of the buffer circuit of this invention. 本発明のバッファ回路の等価回路を示す図。The figure which shows the equivalent circuit of the buffer circuit of this invention. 本発明の画像読み取り装置を実装した表示装置を示す図。1 is a diagram showing a display device on which an image reading device of the present invention is mounted. 本発明の画像読み取り装置の断面図を示す図。1 is a cross-sectional view of an image reading apparatus according to the present invention. 本発明の画像読み取り装置の断面図を示す図。1 is a cross-sectional view of an image reading apparatus according to the present invention. 本発明の画像読み取り装置をPDAに応用した実施例を示す図。The figure which shows the Example which applied the image reading apparatus of this invention to PDA. 本発明の画像読み取り装置をPDAに応用した実施例を示す図。The figure which shows the Example which applied the image reading apparatus of this invention to PDA.

Claims (13)

絶縁基板上に薄膜トランジスタと受光素子を有する画像読み取り装置において、前記画像読み取り装置は前記薄膜トランジスタで構成された差動回路を有するバッファ回路と、前記バッファ回路の出力を選択する手段とを有し、前記受光素子は前記バッファ回路に電気的に接続されていることを特徴とした画像読み取り装置。   In an image reading device having a thin film transistor and a light receiving element on an insulating substrate, the image reading device has a buffer circuit having a differential circuit composed of the thin film transistor, and means for selecting an output of the buffer circuit, An image reading apparatus, wherein the light receiving element is electrically connected to the buffer circuit. 請求項1において、前記バッファ回路を順次選択する手段はシフトレジスタであることを特徴とした画像読み取り装置。   2. The image reading apparatus according to claim 1, wherein the means for sequentially selecting the buffer circuits is a shift register. 絶縁基板上に薄膜トランジスタと受光素子を有する画像読み取り装置において、前記受光素子は前記薄膜トランジスタで構成された差動回路を有する第1および第2のバッファ回路と、第1および第2のスイッチと、信号出力線と前記第2のスイッチを順次選択する手段とを有し、前記受光素子は前記第1のバッファ回路と電気的に接続され、前記第1のスイッチの一端は前記第1のバッファ回路に電気的に接続され、前記第1のスイッチの多端は前記第2のバッファ回路に電気的に接続され、前記第2のスイッチの一端は前記第2のバッファ回路に電気的に接続され、前記第2のスイッチの多端は前記信号出力線に電気的に接続されることを特徴とした画像読み取り装置。   In an image reading apparatus having a thin film transistor and a light receiving element on an insulating substrate, the light receiving element includes first and second buffer circuits having a differential circuit composed of the thin film transistor, first and second switches, and a signal. An output line and means for sequentially selecting the second switch, the light receiving element is electrically connected to the first buffer circuit, and one end of the first switch is connected to the first buffer circuit A first end of the first switch is electrically connected to the second buffer circuit; one end of the second switch is electrically connected to the second buffer circuit; An image reading apparatus characterized in that a multi-end of the switch of 2 is electrically connected to the signal output line. 請求項3において、前記第2のスイッチを順次選択する手段はシフトレジスタであることを特徴とした画像読み取り装置。   4. The image reading apparatus according to claim 3, wherein the means for sequentially selecting the second switch is a shift register. 請求項1乃至請求項4のいずれか一項において、受光素子はアモルファスシリコンフォトダイオードによって構成されていることを特徴とした画像読み取り装置。   5. The image reading apparatus according to claim 1, wherein the light receiving element is formed of an amorphous silicon photodiode. 請求項1乃至請求項4のいずれか一項において、受光素子はポリシリコン薄膜素子によって構成されていることを特徴とした画像読み取り装置。   5. The image reading apparatus according to claim 1, wherein the light receiving element is formed of a polysilicon thin film element. 表示装置を有するモジュールにおいて絶縁基板上に受光素子と薄膜トランジスタによって構成された画像読み取り装置を有し、前記画像読み取り装置を表示装置上に実装したことを特徴とするモジュール。   A module having a display device, comprising: an image reading device including a light receiving element and a thin film transistor on an insulating substrate; and the image reading device is mounted on the display device. 表示装置を有するモジュールにおいて、前記モジュールは、絶縁基板上に受光素子および薄膜トランジスタによって構成された差動回路を用いたバッファ回路を有する画像読み取り装置を有し、前記画像読み取り装置を表示装置上に実装したことを特徴とするモジュール。   In a module having a display device, the module has an image reading device having a buffer circuit using a differential circuit constituted by a light receiving element and a thin film transistor on an insulating substrate, and the image reading device is mounted on the display device. A module characterized by that. 請求項7乃至請求項8のいずれか一項において、前記表示装置を構成する基板と、前記画像読み取り装置を構成する基板は同一の組成を有していることを特徴としたモジュール。   9. The module according to claim 7, wherein the substrate constituting the display device and the substrate constituting the image reading device have the same composition. 請求項7乃至請求項9のいずれか一項において、前記表示装置は液晶表示装置であることを特徴としたモジュール。   10. The module according to claim 7, wherein the display device is a liquid crystal display device. 請求項7乃至請求項9のいずれか一項において、前記表示装置はEL表示装置であることを特徴としたモジュール。   The module according to claim 7, wherein the display device is an EL display device. 請求項1乃至請求項6のいずれか一項に記載の画像読み取り装置を備える電子機器。   An electronic apparatus comprising the image reading device according to any one of claims 1 to 6. 請求項7乃至請求項11のいずれか一項に記載のモジュールを備える電子機器。
An electronic device comprising the module according to any one of claims 7 to 11.
JP2003347666A 2003-10-06 2003-10-06 Image reading device Expired - Fee Related JP4152857B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003347666A JP4152857B2 (en) 2003-10-06 2003-10-06 Image reading device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347666A JP4152857B2 (en) 2003-10-06 2003-10-06 Image reading device

Publications (3)

Publication Number Publication Date
JP2005117281A true JP2005117281A (en) 2005-04-28
JP2005117281A5 JP2005117281A5 (en) 2006-11-24
JP4152857B2 JP4152857B2 (en) 2008-09-17

Family

ID=34540099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347666A Expired - Fee Related JP4152857B2 (en) 2003-10-06 2003-10-06 Image reading device

Country Status (1)

Country Link
JP (1) JP4152857B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250564A (en) * 2009-04-15 2010-11-04 Seiko Epson Corp Sensing device and electronic apparatus
JP2016036043A (en) * 2008-11-13 2016-03-17 株式会社半導体エネルギー研究所 Semiconductor device
JP2016054290A (en) * 2014-09-02 2016-04-14 株式会社半導体エネルギー研究所 Imaging device and electronic apparatus
JP2016178321A (en) * 2010-06-18 2016-10-06 株式会社半導体エネルギー研究所 Semiconductor device

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122372A (en) * 1985-11-22 1987-06-03 Hitachi Ltd Original reader
JPS639357A (en) * 1986-06-30 1988-01-16 Fuji Xerox Co Ltd Image sensor and information input device using same
JPH0235876A (en) * 1988-07-26 1990-02-06 Sony Corp Line sensor
JPH0247980A (en) * 1988-08-09 1990-02-16 Fuji Xerox Co Ltd Picture reader
JPH04229761A (en) * 1990-08-28 1992-08-19 Ikegami Tsushinki Co Ltd Output signal processing circuit for solid-state image pickup device
JPH053546A (en) * 1991-06-25 1993-01-08 Canon Inc Image reader and image information processor provided with the same
JPH09219823A (en) * 1995-12-07 1997-08-19 Alps Electric Co Ltd Contact area sensor
JPH1032689A (en) * 1996-07-18 1998-02-03 Alps Electric Co Ltd Image reader
JPH11239245A (en) * 1997-12-17 1999-08-31 Seiko Instruments Inc Image sensor ic and image reader
JPH11326954A (en) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2000078472A (en) * 1998-08-31 2000-03-14 Canon Inc Photoelectric conversion device and image pickup device using the same
JP2001203852A (en) * 2000-01-19 2001-07-27 Mitsubishi Electric Corp Contact-type image sensor
JP2003196023A (en) * 2001-12-27 2003-07-11 Sony Corp Display device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122372A (en) * 1985-11-22 1987-06-03 Hitachi Ltd Original reader
JPS639357A (en) * 1986-06-30 1988-01-16 Fuji Xerox Co Ltd Image sensor and information input device using same
JPH0235876A (en) * 1988-07-26 1990-02-06 Sony Corp Line sensor
JPH0247980A (en) * 1988-08-09 1990-02-16 Fuji Xerox Co Ltd Picture reader
JPH04229761A (en) * 1990-08-28 1992-08-19 Ikegami Tsushinki Co Ltd Output signal processing circuit for solid-state image pickup device
JPH053546A (en) * 1991-06-25 1993-01-08 Canon Inc Image reader and image information processor provided with the same
JPH09219823A (en) * 1995-12-07 1997-08-19 Alps Electric Co Ltd Contact area sensor
JPH1032689A (en) * 1996-07-18 1998-02-03 Alps Electric Co Ltd Image reader
JPH11239245A (en) * 1997-12-17 1999-08-31 Seiko Instruments Inc Image sensor ic and image reader
JPH11326954A (en) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2000078472A (en) * 1998-08-31 2000-03-14 Canon Inc Photoelectric conversion device and image pickup device using the same
JP2001203852A (en) * 2000-01-19 2001-07-27 Mitsubishi Electric Corp Contact-type image sensor
JP2003196023A (en) * 2001-12-27 2003-07-11 Sony Corp Display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016036043A (en) * 2008-11-13 2016-03-17 株式会社半導体エネルギー研究所 Semiconductor device
JP2010250564A (en) * 2009-04-15 2010-11-04 Seiko Epson Corp Sensing device and electronic apparatus
JP2016178321A (en) * 2010-06-18 2016-10-06 株式会社半導体エネルギー研究所 Semiconductor device
JP2016054290A (en) * 2014-09-02 2016-04-14 株式会社半導体エネルギー研究所 Imaging device and electronic apparatus

Also Published As

Publication number Publication date
JP4152857B2 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
KR100685239B1 (en) A transistor array, manufacturing method thereof, and image processing device
US7859494B2 (en) Display device and driving method thereof
US6795049B2 (en) Electric circuit
US7205568B2 (en) Solid state image pickup apparatus and radiation image pickup apparatus
JP5174988B2 (en) Circuit board and display device
KR100794287B1 (en) Semiconductor device and method of driving the same
KR100530678B1 (en) Active matrix display device and manufacturing method thereof
US20060016964A1 (en) Light quantity detection circuit
TWI413241B (en) Solid-state imaging device
US8169572B2 (en) Display apparatus and electronic apparatus
KR20060049162A (en) Light amount detecting circuit and display panel using the same
JPH11125841A (en) Integrated type liquid crystal display panel having image sensor function and its manufacture
JPH0712210B2 (en) Imaging display device
JPH1096958A (en) Active matrix type liquid crystal display device
US20140218654A1 (en) Liquid crystal display device
JP4474900B2 (en) Electrostatic protection circuit and electronic circuit having the same
JP4152857B2 (en) Image reading device
JP2008085029A (en) Photoelectric conversion device
JP4009759B2 (en) Image processing apparatus and manufacturing method thereof
JP2007299012A (en) Display device
JP2009290171A (en) Solid-state imaging device
JP2019125907A (en) Semiconductor device and equipment
KR100554763B1 (en) Semiconductor device, circuit board, electric optical device and electronic apparatus
JP2005228895A (en) Transistor array, its manufacturing method, and image processing apparatus
US8895927B2 (en) Detection device, sensor device and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4152857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees