JP2005101177A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法 Download PDFInfo
- Publication number
- JP2005101177A JP2005101177A JP2003331596A JP2003331596A JP2005101177A JP 2005101177 A JP2005101177 A JP 2005101177A JP 2003331596 A JP2003331596 A JP 2003331596A JP 2003331596 A JP2003331596 A JP 2003331596A JP 2005101177 A JP2005101177 A JP 2005101177A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- region
- crystal
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 結晶粒径を拡大し、かつ結晶成長の位置を制御して、少なくともTFTのチャネル領域をひとつの結晶で構成することにより、高性能なTFTを製造する方法を提供する。
【解決手段】 本発明の製造方法は、レーザ光を利用する半導体薄膜の製造方法であって、基板上に前駆体半導体薄膜を形成する前駆体半導体薄膜形成工程と、前駆体半導体薄膜上に、保温層のパターンを形成することにより、保温層の形成されている領域と保温層の形成されていない領域とに分けるパターニング工程と、保温層の少なくとも一部を包含する領域に第1のレーザ光を選択的に照射することにより、前駆体半導体薄膜を全厚さにわたって溶融するレーザ光照射工程と、レーザ光の照射領域における半導体を結晶化する結晶化工程とを備えることを特徴とする。
【選択図】 図1
【解決手段】 本発明の製造方法は、レーザ光を利用する半導体薄膜の製造方法であって、基板上に前駆体半導体薄膜を形成する前駆体半導体薄膜形成工程と、前駆体半導体薄膜上に、保温層のパターンを形成することにより、保温層の形成されている領域と保温層の形成されていない領域とに分けるパターニング工程と、保温層の少なくとも一部を包含する領域に第1のレーザ光を選択的に照射することにより、前駆体半導体薄膜を全厚さにわたって溶融するレーザ光照射工程と、レーザ光の照射領域における半導体を結晶化する結晶化工程とを備えることを特徴とする。
【選択図】 図1
Description
本発明は、レーザ光を利用する結晶性半導体薄膜の製造方法、その半導体薄膜を用いる半導体装置およびその製造方法に関する。
液晶やエレクトロルミネッセンス(EL)を応用した表示装置に用いられている薄膜トランジスタ(Thin Film Trangister)(以下、「TFT」と称す。)は、非晶質もしくは結晶性のシリコンを活性層として用いる。このうち、結晶性シリコンの薄膜トランジスタは、電子の移動度が高いため、非晶質シリコンの薄膜トランジスタに比較し、多くの長所を有している。たとえば、画素部分にスイッチング素子を形成するだけでなく、画素周辺部分に駆動回路、一部の周辺回路を一枚の基板上に形成することができる。このため、別途、ドライバICや駆動回路基板を表示装置に実装する必要がなくなるので、表示装置を低価格で提供することが可能となる。また、その他の長所として、トランジスタの寸法を微細化できるので、画素部分に形成するスイッチング素子が小さくなり、高開口率化が図れる。このため、高輝度、高精細な表示装置を提供することが可能となる。
結晶性シリコン薄膜の製造方法としては、近年、レーザを用いて600℃以下の低温で非晶質シリコンを多結晶化する技術が一般化され、低価格のガラス基板に多結晶シリコントランジスタを形成した表示装置を低価格で提供できるようになっている。レーザによる結晶化技術は、アモルファスシリコン薄膜を形成したガラス基板を400℃程度に加熱し、ガラス基板を一定速度で走査しながら、長さ200〜400mm、幅0.2〜1.0mm程度の線状に成形されたレーザパルスをガラス基板上に重畳させて照射する方法が一般的である。この方法によって、たとえば、アモルファスシリコン薄膜の厚さと同程度の平均粒径を有する多結晶シリコン薄膜が形成される。このとき、レーザ光を照射した部分の非晶質シリコンは、厚さ方向全域にわたって溶融するのではなく、一部の非晶質領域を残して溶融することによって、レーザ光照射領域全面にわたって、いたるところに結晶核が発生し、シリコン薄膜最表層に向かって結晶が成長し、ランダムな方位の結晶粒が形成される。
さらに高性能な表示装置を得るためには、多結晶シリコンの結晶粒径を大きくすることと、結晶の方位を制御することなどが必要であり、単結晶シリコンに近い性能を得ることを目的として数多くの提案がなされている。その中に、「ラテラル成長法」に分類されるレーザ結晶化技術がある。ラテラル成長法には、スーパーラテラル成長法とキャッピング法などがある。スーパーラテラル成長法は、図8(b)に示すように、ガラス基板81上に、バッファ層82と、前駆体半導体薄膜83を形成した後、微細幅のパルスレーザ光85aを半導体薄膜83に照射し、照射された部分の半導体薄膜をレーザ光照射領域の厚さ方向全域にわたって溶融・凝固させて結晶化を行なう方法である(特許文献1参照)。特許文献1には、逐次連続成長方法によって、種結晶を引継いで単結晶とする方法、ならびに、W字状のマスクを使用して単結晶領域を拡大していく方法が記載されている。一方、キャッピング法は、図8(a)に示すように、半導体薄膜83上に、結晶化に用いるレーザ光に対する反射防止膜(光吸収膜)84もしくは反射膜(遮光膜)を形成し、レーザ光の照射により部分的に半導体薄膜を溶融・凝固させて結晶化を行なう方法である(特許文献2参照)。
いずれの方法も、基本的な結晶化の原理は同じであり、ここでは、スーパーラテラル成長法を例に説明する。図9は、ラテラル成長法によって得られた結晶構造を示す平面図である。同図において、たとえば、2〜3μmの微細幅のレーザ光を半導体薄膜に照射し、半導体薄膜を厚さ方向全域にわたって溶融させると、溶融領域と未溶融領域の境界から横方向、すなわち、水平方向に針状の結晶が成長し、溶融領域中央部で両側から成長した結晶が衝突し成長が終了する。
また、結晶の位置と大きさを制御した結晶質半導体簿膜を作製し、結晶質半導体薄膜をTFTのチャネル領域に用いることにより、高速動作の可能なTFTを実現する試みとして、前駆体半導体の薄膜部分を多層化し、埋め込み絶縁層を設ける方法が提案されている(特許文献3参照)。この試みは、下地絶縁膜上に形成された半導体膜中に、第1の絶縁層を埋め込み、半導体膜上に第2の絶縁層を形成し、レーザ光を照射する方法であり、下地絶縁層の保温効果、第1の絶縁層の保熱効果、第2の絶縁層の反射防止効果および保熱効果により生じる半導体薄膜上の温度勾配を利用して、結晶核の発生場所と成長方向を制御し、大径の結晶粒が得られる旨記載されている。
特許3204986号公報
特開2000−260709号公報
特開2002−57166号公報
ラテラル成長法では、1回のレーザパルス照射で成長する結晶の長さは、各種のプロセス条件と半導体薄膜の厚さによって異なるが、たとえば、特許文献2には、キャッピング法で、基板温度を室温として、波長308nmのエキシマレーザを、300mJ/cm2のエネルギで、厚さ50nmのアモルファスシリコン薄膜に照射した場合、ラテラル成長距離は0.8〜1.0μm程度になると記載されている。
ラテラル成長法によって得られる多結晶シリコンを活性層とするトランジスタを形成する場合、高性能なトランジスタを形成するためには、キャリアの移動方向に粒界のない結晶を使用する必要がある。しかし、前述した通り、1ショットのレーザ光照射によって成長する結晶の長さは0.8〜1.0μmであり、チャネル長がこの長さを超えるトランジスタを形成すれば、キャリアの移動方向に結晶粒界を含むことになり、極端に性能が低下するという課題を有している。したがって、ラテラル成長距離が長ければ長いほど、種々のサイズの高性能トランジスタが形成できるので、様々な機能を有する回路をガラス基板上に一体的に形成できるようになる。
さらに、TFTのチャネル領域がただひとつの結晶で構成されることが望ましい。しかしながら、スーパーラテラル成長法およびキャッピング法のいずれの場合も、前駆体半導体薄膜の溶融・未溶融領域の境界部に無数の核がランダムな位置に形成されて結晶が成長し、形成される結晶の幅は0.1〜0.2μm程度である。また、従来のラテラル成長技術による結晶化方法では、ひとつの結晶を特定の位置に形成することは困難である。したがって、部分的に大結晶が形成できても、TFTを形成する際にチャネル部を結晶の位置と一致させて、チャネル部を単一の結晶から構成し、高性能なTFTを形成することが非常に困難である。
以上説明した理由により、高性能なTFTを形成することを目的としたラテラル成長技術においては、ラテラル成長によって得られる結晶粒を大きくすること、ならびに結晶粒の位置を制御することが重要課題である。結晶粒径の拡大と結晶成長の位置制御を同時に達成しようとして、前駆体半導体薄膜部分を多層化し、埋め込み絶縁層を設ける方法が提案されているが、かかる方法では、埋め込み絶縁層を形成するのに多大な時間を要するため、製造効率が悪く、また埋め込み絶縁層部分にはTFTを形成できないため、TFTの配置に制限がある。
また、スーパーラテラル法における逐次連続成長を行なう方法は、複数回のレーザ光照射を繰返し行なう方法であり、一回のレーザ光照射で得られるものではないため、製造効率が悪い。また、W字状のマスクを使用して単結晶領域を拡大する方法では、一回のレーザ光照射によって得られる結晶を活性層とすることは、レーザ光照射領域がW字状であることから極めて困難である。
本発明の課題は、結晶粒径を拡大し、かつ結晶成長の位置を制御して、少なくともTFTのチャネル領域をひとつの結晶で構成することにより、高性能なTFTを製造する方法を提供することにある。
本発明の製造方法は、レーザ光を利用する半導体薄膜の製造方法であって、
基板上に前駆体半導体薄膜を形成する前駆体半導体薄膜形成工程と、
前駆体半導体薄膜上に、保温層のパターンを形成することにより、保温層の形成されている領域と保温層の形成されていない領域とに分けるパターニング工程と、
保温層の少なくとも一部を包含する領域に第1のレーザ光を選択的に照射することにより、前駆体半導体薄膜を全厚さにわたって溶融するレーザ光照射工程と、
レーザ光の照射領域における半導体を結晶化する結晶化工程
とを備えることを特徴とする。
基板上に前駆体半導体薄膜を形成する前駆体半導体薄膜形成工程と、
前駆体半導体薄膜上に、保温層のパターンを形成することにより、保温層の形成されている領域と保温層の形成されていない領域とに分けるパターニング工程と、
保温層の少なくとも一部を包含する領域に第1のレーザ光を選択的に照射することにより、前駆体半導体薄膜を全厚さにわたって溶融するレーザ光照射工程と、
レーザ光の照射領域における半導体を結晶化する結晶化工程
とを備えることを特徴とする。
本発明によれば、半導体薄膜における単結晶領域の拡大と位置決め制御が可能になる。また、一度のレーザ光照射で得られた結晶をTFTの活性層として利用するため、製造効率も優れている。
実施の形態1
まず、本発明の実施の形態1における前駆体半導体薄膜の溶融・結晶化工程を備える半導体薄膜の製造方法について、図1に基づいて説明する。図1(a)は、本発明の実施の形態1における前駆体半導体薄膜3への第1のレーザ光照射方法を説明する斜視図である。本発明に使用する前駆体半導体薄膜を有する基板は、図1(a)に示すように、基板1上に、バッファ層2と、前駆体半導体薄膜3と、キャップパターンを有する保温層4を順に積層したものである。かかる基板に、図1(a)に示す矢印の方向から、第1のレーザ光が、保温層4の少なくとも一部を包含する領域5に選択的に照射され、前駆体半導体薄膜3を、全厚さにわたって溶融し、レーザ光の照射領域5を結晶化する。かかる特徴を有する本発明の製造方法により、キャップパターンを有する保温層を形成した領域で、単結晶を拡大することができ、従来のラテラル成長法よりも結晶の幅をより一層拡大することが可能となる。
まず、本発明の実施の形態1における前駆体半導体薄膜の溶融・結晶化工程を備える半導体薄膜の製造方法について、図1に基づいて説明する。図1(a)は、本発明の実施の形態1における前駆体半導体薄膜3への第1のレーザ光照射方法を説明する斜視図である。本発明に使用する前駆体半導体薄膜を有する基板は、図1(a)に示すように、基板1上に、バッファ層2と、前駆体半導体薄膜3と、キャップパターンを有する保温層4を順に積層したものである。かかる基板に、図1(a)に示す矢印の方向から、第1のレーザ光が、保温層4の少なくとも一部を包含する領域5に選択的に照射され、前駆体半導体薄膜3を、全厚さにわたって溶融し、レーザ光の照射領域5を結晶化する。かかる特徴を有する本発明の製造方法により、キャップパターンを有する保温層を形成した領域で、単結晶を拡大することができ、従来のラテラル成長法よりも結晶の幅をより一層拡大することが可能となる。
絶縁性基板1の材料としては、ガラスまたは石英などを用いることができるが、安価である点および大面積基板を容易に製造できる点で、ガラスを用いることが望ましい。一方、バッファ層2は、主として第1のレーザ光による結晶化の際に、溶融した前駆体半導体薄膜の熱による影響が、絶縁性基板1に及ばないようにするため形成する。また、バッファ層2は、絶縁性基板1から前駆体半導体薄膜への不純物の拡散を防止するために形成する。バッファ層は、たとえば二酸化シリコンを材料として、蒸着法、スパッタ法またはCVD法などにより形成する。
前駆体半導体薄膜3は、非晶質もしくは結晶性の半導体膜を膜厚が10〜200nmとなるように形成する。形成方法は、蒸着法、スパッタ法またはCVD法などである。一方、保温層4には、レーザ光照射後の半導体の冷却を緩やかにして、結晶の成長を促進するため、前駆体半導体薄膜に比べて熱伝導度の小さい材料を用いる。かかる観点から、保温層には、シリコンの熱伝導度163W/mkの1/10以下程度、すなわち15W/mk以下の熱伝導度を有する材料が好ましく、5W/mk以下の材料がより好ましい。具体的には、保温層は、酸化シリコン(1.4W/mk)、窒化シリコン(7.9W/mk)などからなるものが好ましく、膜厚は、50〜300nmが好ましい。保温層は、CVD法などにより形成することができる。また、保温層は、第1のレーザ光に対する反射防止効果を有するものが好ましい。保温層が、照射するレーザ光に対して反射防止作用を有することにより、前駆体半導体膜への光の吸収を大きくすることができ、レーザ光による加熱効率を高めることができる。保温層のキャップパターンは、TFTを形成する位置に、たとえば矩形状に、選択的に形成するのが望ましく、保温層の形成されている領域と保温層の形成されていない領域とを有する。パターニングは、フォトレジストを用いたリソグラフィとウェットエッチングあるいはドライエッチングを組合せて行なうことができる。
このような方法により作製された前駆体半導体薄膜を有する基板上に、図1(a)に示すように、第1のレーザ光を照射し、第1のレーザ光を照射した領域5の前駆体半導体薄膜を全厚さ方向にわたって溶融し、結晶化させる。第1のレーザ光を照射する領域5は、保温層4が形成されている領域とおよそ相似形になるように、第1のレーザ光を整形するのが好ましい。このとき、第1のレーザ光が照射された部分は、図1(b)に示すように、第1のレーザ光の照射領域と未照射領域の境界から、第1のレーザ光の照射領域の中央に向かって凝固・再結晶化されることは、たとえば、特許文献1と2に示す従来の技術と同様である。
本発明においては、前駆体半導体薄膜3上の第1のレーザ光照射領域の一部には、保温層4を設けているため、保温層4の作用によって、保温層4直下の前駆体半導体薄膜3は、保温層のないレーザ光照射領域に比べて、凝固を遅らせることが可能になる。このため、従来のスーパーラテラル成長技術およびキャッピング技術による再結晶化方法に比べて画期的な効果をもたらす。図1(c)に、本実施の形態において得られる半導体薄膜の結晶構造を示す。
従来のラテラル成長技術では、単に溶融領域と非溶融の領域を明瞭に区別し、溶融領域と非溶融領域の境目を起点に再結晶化する。このとき、溶融領域と非溶融領域の境目には、無数の結晶核が生成し、無数の結晶核から一斉に再結晶化が生じる。このとき、隣接する結晶間では、成長優位性のある結晶が選択的に針状に成長するのが特徴的である。しかしながら、隣接する結晶間で成長がせめぎあうため、従来のラテラル成長技術では、結晶の主たる成長方向に直交する方向の結晶の大きさ(結晶の幅)は0.2μm程度と極めて小さい。これに対して、本発明では、まず、従来のスーパーラテラル成長法と同様に結晶を成長させた後、保温層4を形成した部分でさらに単結晶領域を拡大することが可能になるので、従来のラテラル成長法に比べて結晶の幅を大幅に拡大させることが可能になる。
このことを図1(b)によってさらに詳細に説明する。従来のスーパーラテラル成長法およびキャップ法の場合、結晶化領域における温度勾配が緩やかであるために、結晶核が形成された後の結晶成長も緩やかに進行する。図1(b)において第1のレーザ光照射領域のうち、保温層4が形成されていない領域とレーザ光未照射領域の境界部分に結晶核が形成され、その後、保温層4の中央部に向けて結晶が成長することは、従来の技術と同一である。しかしながら、本願発明の場合は、第1のレーザ光照射領域に保温層4を設けているために、結晶成長途上で保温され、保温層4が設けられている領域では、時間的温度変化が緩やかとなり、保温層4の形成された領域でより大きな結晶を成長させることが可能になる。
図1(b)において、結晶の主たる成長方向における第1のレーザ光の照射長さLlと、同方向における保温層の長さLkは、つぎのように決定する。図9は、従来のラテラル成長法によって得られる結晶の平面図である。図9における、ラテラル成長距離をLGLとしたときに、本発明においては、つぎの関係式を満たすようなL1とLkが好ましい。
0<(Ll−Lk)/2<LGL (μm)
さらに、
0.3<(Ll−Lk)/2<LGL−0.3 (μm)
の範囲にあるLlとLkが好ましい。LGL、LlとLkを、上記のような関係に設定するのが好ましい理由は、つぎの通りである。
0<(Ll−Lk)/2<LGL (μm)
さらに、
0.3<(Ll−Lk)/2<LGL−0.3 (μm)
の範囲にあるLlとLkが好ましい。LGL、LlとLkを、上記のような関係に設定するのが好ましい理由は、つぎの通りである。
第1のレーザ光の照射により、前駆体半導体薄膜が溶融した後、レーザ光の照射領域と非照射領域との境目から結晶成長が開始し、保温層が形成されている領域の中央部へ向かって、結晶が成長する。したがって、
0<(Ll−Lk)/2<LGL (μm)
の範囲に設定することにより、保温層が形成されている領域にまで結晶成長を引き継いで、保温層が形成されている領域を結晶化することができるようになる。
0<(Ll−Lk)/2<LGL (μm)
の範囲に設定することにより、保温層が形成されている領域にまで結晶成長を引き継いで、保温層が形成されている領域を結晶化することができるようになる。
また、本願発明者らが、従来のスーパーラテラル成長法によって形成した多結晶シリコン結晶を電子顕微鏡によって評価した結果、第1のレーザ光の照射領域と未照射領域の境目に、無数の結晶核が形成されて、結晶成長が開始し、隣接する結晶に対して成長優位性を有する結晶が成長するまでの距離はおよそ0.3μmであった。すなわち、結晶核形成位置から、主たる結晶成長方向におよそ0.3μm伸長した結晶は、主たる結晶成長方向に直交する方向の大きさ、すなわち結晶の幅が拡大されて、比較的均一な大きさの結晶となり、この結晶を引き継いで、さらに成長を促進させることが単結晶領域の拡大に有利である。したがって、(Ll−Lk)/2の下限は0.3μmであることが好適である。また、同じく電子顕微鏡による評価によってラテラル成長距離のバラツキが±0.3μm程度存在することが判明している。したがって、(Ll−Lk)/2の上限は、結晶が確実に引き継がれる条件、LGL−0.3(μm)とすることが好適である。
つぎに、本発明に用いる半導体薄膜の製造装置について説明する。図2は、本発明の実施の形態1において使用するレーザ光照射装置を示す図である。図2に示す製造装置において、レーザ発振器21から出射したレーザ光は、ミラー28を介し、可変減衰器22と、ビーム成形素子23と、マスク面均一照明素子24と、マスク25と、結像レンズ26を通って、基板27に垂直に入射するように構成されている。結像レンズ26は、マスク25の像を基板27上に縮小投影する。
レーザ発振器21は、パルス状のエネルギビームを放出し、シリコンを溶融することが可能であれば、特に限定されるものでないが、たとえば、エキシマレーザ、YAGレーザに代表される各種固体レーザなど、紫外域の波長を有する光源が望ましい。紫外域の波長の光は、シリコン薄膜への吸収率が高いためである。
実施の形態2
図3は、本発明の実施の形態2における前駆体半導体薄膜の溶融・結晶化による半導体薄膜の製造方法を説明する図面である。図3に示すように、使用する前駆体半導体薄膜を有する基板は、実施の形態1と同様であり、絶縁性基板31上に、バッファ層32と、前駆体半導体薄膜33と、キャップパターンを有する保温層34を順に積層したものである。使用する材料や成膜方法なども実施の形態1と同様である。
図3は、本発明の実施の形態2における前駆体半導体薄膜の溶融・結晶化による半導体薄膜の製造方法を説明する図面である。図3に示すように、使用する前駆体半導体薄膜を有する基板は、実施の形態1と同様であり、絶縁性基板31上に、バッファ層32と、前駆体半導体薄膜33と、キャップパターンを有する保温層34を順に積層したものである。使用する材料や成膜方法なども実施の形態1と同様である。
図3に示すように、実施の形態2では、前駆体半導体薄膜を溶融させるために用いる第1のレーザ光35aを基板に対しておよそ垂直に入射させるとともに、キャップパターンを加熱する作用を有する第2のレーザ光36aを基板に対して斜めに入射させる。本実施形態では、第1のレーザ光と、第2のレーザ光を異なる角度で基板上に照射する構成としているが、同一角度の照射であってもよい。第2のレーザとしては、炭酸ガスレーザなどのガスレーザまたは固体レーザなどを用いることができるが、結晶成長効果の大きい点で、炭酸ガスレーザが好ましい。
本発明の実施の形態2に用いる半導体薄膜の製造装置について説明する。図4は、本発明の実施の形態2において使用するレーザ光照射装置を示す図である。図4に示すように、この半導体薄膜の製造装置は、第1のレーザ発振器41aと第2のレーザ発振器41bを備え、レーザ発振器41aから出射したレーザ光は、ミラー48を介し、可変減衰器42aと、ビーム成形素子43aと、マスク面均一照明素子44aと、マスク45aと、結像レンズ46aを通って、基板47に垂直に入射するように構成されている。また、第2のレーザ光発振器41bから出射したレーザ光は、外部変調器42bと、可変減衰器43bと、基板面均一照明素子48bを通って、基板47に斜め方向から入射するように構成されている。第1のレーザ光の光路と同様に、均一化照明素子48bと基板47との間に、結像系を構成するレンズを配置してもよい。また、制御装置49は、第1のレーザ発振器41aと第2のレーザ発振器41bからのレーザ光の照射時間ならびに強度などを同期制御できるように構成されている。
図3に示すように、第1のレーザ発振器から照射された光35aの基板面における照射領域35は、第2のレーザ発振器から照射された光36aの基板面における照射領域36と同等以下とし、基板上で、第2のレーザ光の照射領域36が、第1のレーザ光の照射領域35を包含するような配置とすると、第1のレーザ光の照射領域全体の温度を高めることにより、結晶の成長を促進し、大きな結晶が得られ、単結晶領域の拡大効果を有する点で好ましい。第1のレーザ光と第2のレーザ光のパルス照射のタイミングは、本願発明者らの実験によると、第2のレーザ光を照射中に第1のレーザ光を照射する態様が、結晶領域の拡大効果が大きい点で好適である。また、第1のレーザ光は、前駆体半導体簿膜を溶融するために照射するものであるから、前駆体半導体薄膜が第1のレーザ光に対する反射防止膜である態様が好ましい。さらに、第2のレーザ光は、前駆体半導体薄膜を加熱するために照射するものであるから、前駆体半導体薄膜が第2のレーザ光を吸収する態様が好ましい。
第2のレーザが、たとえば炭酸ガスレーザである場合、炭酸ガスレーザの発振波長は、9〜11μmの間であり、この波長領域の光を、前駆体半導体簿膜はほとんど吸収しない。たとえば、シリコンあるいはアモルファスシリコンの簿膜は、この波長領域ではほとんど吸収が無く、第2のレーザ光は前駆体半導体薄膜を透過する。このため、炭酸ガスレーザの照射のみに起因してシリコンの溶融を効率よく生じさせることは難しい。しかしながら、二酸化シリコンあるいは二酸化シリコンを含有するガラスは、この波長の光をよく吸収し、照射によって温度上昇を生じさせることが可能である。したがって、第1のレーザ光と同期して照射することで、第1のレーザ光により半導体膜を溶融させた後、あるいは溶融させながら、ガラス基板を加熱することができ、その結果、基板上の半導体膜を加熱することができ、結晶成長を助長することが可能となる。すなわち、炭酸ガスレーザは、半導体膜そのものを直接加熱することはできないが、その直下のガラス基板を加熱することができ、基板からの熱伝導により、その上に形成されている半導体膜を加熱することができる。したがって、第2のレーザ光が、前駆体半導体薄膜を透過する場合であっても、本発明において有効に利用することができる。
実施の形態3
本実施の形態では、単結晶領域の位置決め制御を実施する。図13(a)は、第1のレーザ光の照射領域135の一部にV字状の切欠き135aを有する態様を示す斜視図である。基板131上には、前駆体半導体薄膜133と、保温層134が形成されている。図5は、本発明の実施の形態3において形成された多結晶シリコン薄膜の結晶構造を示す平図面であり、図5(a)は、シリコン薄膜上の保温層を除去した後の状態を示しており、領域54には矩形の保温層が形成されていた。また、領域55は、第1のレーザ光の照射領域である。図5(a)において、第1のレーザ光の照射領域には、レーザ光が照射されないV字状の領域(V字状の切欠き部分57a)を有している。図13(b)は、保温層134のパターニング工程において、保温層134が、V字状の突起134bを有する態様を示す斜視図である。図5(b)は、シリコン薄膜上の保温層を除去した後の状態を示しており、領域54には矩形の保温層が形成されていた。図5(b)においては、保温層にV字状の突起領域57bが形成されており、V字状の突起領域が、図5(a)における領域57aと同等の働きをする。すなわち、保温層から第1のレーザ照射領域に突き出る形で形成された突起部57bにおいて、結晶成長の方向が規定されるので、領域58bに単結晶領域が形成される。その他の条件については、実施の形態1と同様である。
本実施の形態では、単結晶領域の位置決め制御を実施する。図13(a)は、第1のレーザ光の照射領域135の一部にV字状の切欠き135aを有する態様を示す斜視図である。基板131上には、前駆体半導体薄膜133と、保温層134が形成されている。図5は、本発明の実施の形態3において形成された多結晶シリコン薄膜の結晶構造を示す平図面であり、図5(a)は、シリコン薄膜上の保温層を除去した後の状態を示しており、領域54には矩形の保温層が形成されていた。また、領域55は、第1のレーザ光の照射領域である。図5(a)において、第1のレーザ光の照射領域には、レーザ光が照射されないV字状の領域(V字状の切欠き部分57a)を有している。図13(b)は、保温層134のパターニング工程において、保温層134が、V字状の突起134bを有する態様を示す斜視図である。図5(b)は、シリコン薄膜上の保温層を除去した後の状態を示しており、領域54には矩形の保温層が形成されていた。図5(b)においては、保温層にV字状の突起領域57bが形成されており、V字状の突起領域が、図5(a)における領域57aと同等の働きをする。すなわち、保温層から第1のレーザ照射領域に突き出る形で形成された突起部57bにおいて、結晶成長の方向が規定されるので、領域58bに単結晶領域が形成される。その他の条件については、実施の形態1と同様である。
本発明者らは、上述したいずれの方法によっても、あらかじめ決められた場所に、単結晶領域を設けることが可能となることを見出した。すなわち、図5(a)の場合は、V字状の突起に選択的に結晶核を生成させて、単結晶領域の位置決め制御をしようとするものであり、図5(b)の場合は、結晶成長の途中で成長方向を制御することで、単結晶領域の位置決めを行なうものである。かる技術的効果を奏する以上、切欠き、もしくは突起部分の形状は特に限定されるものではないが、V字状の突起は、突起部分に選択的に結晶を成長させるために、突起部分の頂角は、60度以内が好ましく、50度以内がより好ましい。また、切欠き部分の大きさは、核形成位置を限定し、単結晶を成長させることが容易である点で、10μm2以内が好ましく、5μm2以内がより好ましい。本実施の形態におけるレーザ光の照射方法は、第1のレーザ光のみを照射する方法、および第1のレーザ光と第2のレーザ光の両方を照射する方法のいずれでもよいが、後者が結晶粒の拡大作用が大きい点で好ましい。
つぎに、実施の形態3で形成される多結晶半導体薄膜を活性層とするTFTを製造する。まず、上述の方法により、前駆体半導体薄膜の結晶化を行なう。結晶化後の半導体薄膜の平面図を、図6(a)に示す。図6(a)に示すように、第1のレーザ光の照射領域65内に、保温層が形成されていた領域64と、単結晶領域68がある。つぎに、図6(b)に示すように、活性化領域60をフォトリソグラフィ法によって形成する。このとき、チャネル領域67が、単結晶シリコンのみで構成されるように活性化領域60を配置する。また、さらに好適には、活性化領域60の全体が多結晶シリコンで構成され、かつチャネル領域67が単結晶領域68のみで構成されるように配置する。
つづいて、図6(c)に示すように、絶縁層とゲート電極69を形成し、イオンドーピング法により不純物をイオン注入し、活性化処理を行なう。つぎに、層間絶縁膜を形成し、コンタクトホールを開けて、電極配線を設ける。その後、必要に応じてトランジスタ特性の改善を目的とした水素化処理を行なう。以上の工程により形成されるTFTの断面構造図を図12に示す。このTFTは、バッファ層127上に、絶縁層126、活性化領域(シリコンアイランド)125、チャネル領域124を有し、ソース電極121、ゲート電極123、ドレイン電極122の各電極が形成されている。
本実施の形態では、図6(b)に示すように、チャネル領域67には従来技術におけるような大結晶粒界が含まれないので、キャリア散乱が少なくなり、高性能なTFTが製作可能である。また、単結晶領域の位置決め制御が可能であるため、チャネル領域67を単結晶領域68のみで構成することができ、さらに活性化領域60全体が多結晶シリコンで形成されているために、電気抵抗を低減することができる。したがって、従来のTFTに比べて飛躍的に高性能なTFTを提供することが可能である。また、本実施の形態では、従来の前駆体半導体付きの基板上に、保温層を形成し、一度のレーザ光の照射で得られる結晶を利用して、TFTを製造することができるため、製造効率に優れる。
実施例1
本実施例では、図1(a)に示すように、絶縁性基板1上に、バッファ層2、前駆体半導体薄膜3、キャップパターンを有する保温層4を順に積層した。絶縁性基板1には、0.7mm厚のガラス基板を用いた。バッファ層2は、酸化シリコンを材料とし、CVD法により厚さ200nm形成した。前駆体半導体薄膜3は、CVD法により50nm厚のアモルファスシリコンを形成した。保温層4は、CVD法によって形成した酸化シリコン薄膜をフォトリソグラフィ法によってパターニングした。この酸化シリコンは、使用するレーザ光の波長308nmに対して反射防止効果ならびに保温効果を有するように、膜厚を100nmとした。キャップパターンは、TFTを形成する位置に矩形のパターンを選択的に形成した。
本実施例では、図1(a)に示すように、絶縁性基板1上に、バッファ層2、前駆体半導体薄膜3、キャップパターンを有する保温層4を順に積層した。絶縁性基板1には、0.7mm厚のガラス基板を用いた。バッファ層2は、酸化シリコンを材料とし、CVD法により厚さ200nm形成した。前駆体半導体薄膜3は、CVD法により50nm厚のアモルファスシリコンを形成した。保温層4は、CVD法によって形成した酸化シリコン薄膜をフォトリソグラフィ法によってパターニングした。この酸化シリコンは、使用するレーザ光の波長308nmに対して反射防止効果ならびに保温効果を有するように、膜厚を100nmとした。キャップパターンは、TFTを形成する位置に矩形のパターンを選択的に形成した。
つぎに、前駆体半導体薄膜を有する基板上に、図1(a)に示すように、照射領域5が保温層4とおよそ相似形になるように整形された第1のレーザ光を、基板におよそ垂直に入射するように照射し、レーザ光の照射領域5の前駆体半導体薄膜を全厚さ方向にわたって溶融し、結晶化した。第1のレーザには、波長308nmのエキシマレーザ(エネルギ密度0.2J/cm2、パルス幅30ns)を用いた。結晶の成長距離LGLは2.0μmであり、結晶の主たる成長方向のおける保温層4の長さLkは3.0μmであり、同方向におけるレーザ光の照射長さLlは4.0μmであったことから、
(Ll−Lk)/2=0.5
LGL−0.3=1.7
であり、
0.3<(Ll−Lk)/2<LGL−0.3
の関係にあった。本実施例により得られた結晶構造を図1(c)に示す。また、結晶のサイズを表1に示す。
(Ll−Lk)/2=0.5
LGL−0.3=1.7
であり、
0.3<(Ll−Lk)/2<LGL−0.3
の関係にあった。本実施例により得られた結晶構造を図1(c)に示す。また、結晶のサイズを表1に示す。
比較例1
実施例1における保温層の代わりに、反射防止膜として厚さ0.05μmの二酸化シリコン膜を形成し、パターニングをした後、図8(a)に示すように、反射防止膜のパターンを包含する広範囲の領域85に、レーザ光を照射した以外は、実施例1と同様にして結晶化した。図9に、比較例1により得られた結晶構造95を示す。また、結晶のサイズを表1に示す。表1の結果から明らかなとおり、比較例1に比べて実施例1では、結晶サイズが、長さ方向に1.33倍、幅方向に1.5倍大きくなった。
実施例1における保温層の代わりに、反射防止膜として厚さ0.05μmの二酸化シリコン膜を形成し、パターニングをした後、図8(a)に示すように、反射防止膜のパターンを包含する広範囲の領域85に、レーザ光を照射した以外は、実施例1と同様にして結晶化した。図9に、比較例1により得られた結晶構造95を示す。また、結晶のサイズを表1に示す。表1の結果から明らかなとおり、比較例1に比べて実施例1では、結晶サイズが、長さ方向に1.33倍、幅方向に1.5倍大きくなった。
実施例2
本実施例では、実施例1で作成した前駆体半導体薄膜を有する基板と同様の基板を500℃に加熱した状態でレーザ光を照射した。この点以外は、実施例1と同様に結晶化した。得られた結晶のサイズを表1に示す。表1の結果から明らかなとおり、比較例1に比べて本実施例では、結晶サイズが、長さ方向に3倍、幅方向に4.5倍大きくなった。
本実施例では、実施例1で作成した前駆体半導体薄膜を有する基板と同様の基板を500℃に加熱した状態でレーザ光を照射した。この点以外は、実施例1と同様に結晶化した。得られた結晶のサイズを表1に示す。表1の結果から明らかなとおり、比較例1に比べて本実施例では、結晶サイズが、長さ方向に3倍、幅方向に4.5倍大きくなった。
実施例3
本実施例では、図3に示すように、実施例1で用いた第1のレーザ光35aのほかに、キャップパターンを加熱するために第2のレーザ光36aを基板に対して斜めから入射するように照射した。また、第2のレーザ光36aの照射領域36が、第1のレーザ光35aの照射領域35を包含するように調整した。第2のレーザには、波長10.6μmの炭酸ガスレーザ(エネルギ密度1J/cm2、パルス幅3ms)を用い、第2のレーザ光の照射後、2ms後に第一レーザ光を照射した。したがって、第2のレーザ光の照射中に、第1のレーザ光を照射した。これらの点以外については、実施例1と同様にして結晶化した。得られた結晶のサイズを表1に示す。表1の結果から明らかなとおり、比較例1に比べて本実施例では、結晶サイズが、長さ方向に3.33倍、幅方向に5倍大きくなった。したがって、本実施例における第2のレーザ光の照射による効果は、実施例2において基板全体の温度を500℃に加熱した効果と同様であった。
本実施例では、図3に示すように、実施例1で用いた第1のレーザ光35aのほかに、キャップパターンを加熱するために第2のレーザ光36aを基板に対して斜めから入射するように照射した。また、第2のレーザ光36aの照射領域36が、第1のレーザ光35aの照射領域35を包含するように調整した。第2のレーザには、波長10.6μmの炭酸ガスレーザ(エネルギ密度1J/cm2、パルス幅3ms)を用い、第2のレーザ光の照射後、2ms後に第一レーザ光を照射した。したがって、第2のレーザ光の照射中に、第1のレーザ光を照射した。これらの点以外については、実施例1と同様にして結晶化した。得られた結晶のサイズを表1に示す。表1の結果から明らかなとおり、比較例1に比べて本実施例では、結晶サイズが、長さ方向に3.33倍、幅方向に5倍大きくなった。したがって、本実施例における第2のレーザ光の照射による効果は、実施例2において基板全体の温度を500℃に加熱した効果と同様であった。
実施例4
本実施例では、図13(b)に示すように、実施例1における保温層134の一部にV字状の突起134を形成した。突起部分の頂角は50度、突起部分の大きさは2μm2とした。また、V字状の突起は、結晶成長の起点の方向に向け、突起の頂点から結晶成長の起点までの距離を0.5μmとした。さらに、実施例3と同様の条件で、第2のレーザ光を照射した。これらの点以外は、実施例1と同様にして半導体薄膜を得た。得られた半導体薄膜は、図6(a)に示すように、第1のレーザ光の照射領域65内に、保温層が形成されていた領域64と、単結晶領域68を有していた。あらかじめ決められた場所に、単結晶領域を設けることが可能であることがわかった。
本実施例では、図13(b)に示すように、実施例1における保温層134の一部にV字状の突起134を形成した。突起部分の頂角は50度、突起部分の大きさは2μm2とした。また、V字状の突起は、結晶成長の起点の方向に向け、突起の頂点から結晶成長の起点までの距離を0.5μmとした。さらに、実施例3と同様の条件で、第2のレーザ光を照射した。これらの点以外は、実施例1と同様にして半導体薄膜を得た。得られた半導体薄膜は、図6(a)に示すように、第1のレーザ光の照射領域65内に、保温層が形成されていた領域64と、単結晶領域68を有していた。あらかじめ決められた場所に、単結晶領域を設けることが可能であることがわかった。
つぎに、本実施例で形成された多結晶半導体薄膜を活性層とするTFTを製作した。まず、図6(b)に示すように、活性化領域60をフォトリソグラフィ法によって形成した。このとき、活性化領域60全体が多結晶シリコンで構成され、かつチャネル領域67が単結晶のみで構成されるように配置した。つづいて、図6(c)に示すように、絶縁層とゲート電極69を形成し、イオンドーピング法により不純物をイオン注入し、活性化処理を行なった。つぎに、層間絶縁膜を形成し、コンタクトホールを開けて、電極配線を設けた。
実施例5
本実施例では、図7に示すように、結晶成長方向に対するソース電極とドレイン電極の配置を変えた以外は、実施例4と同様にして、半導体薄膜を得た後、TFTを製作した。得られた半導体薄膜は、図7(a)に示すように、第1のレーザ光の照射領域75内に、保温層が形成されていた領域74と、単結晶領域78を有していた。また、図7(b)に示すように、活性化領域70全体が多結晶シリコンで構成され、かつチャネル領域77が単結晶のみで構成されるように配置し、図7(c)に示すようにゲート電極79を形成した。
本実施例では、図7に示すように、結晶成長方向に対するソース電極とドレイン電極の配置を変えた以外は、実施例4と同様にして、半導体薄膜を得た後、TFTを製作した。得られた半導体薄膜は、図7(a)に示すように、第1のレーザ光の照射領域75内に、保温層が形成されていた領域74と、単結晶領域78を有していた。また、図7(b)に示すように、活性化領域70全体が多結晶シリコンで構成され、かつチャネル領域77が単結晶のみで構成されるように配置し、図7(c)に示すようにゲート電極79を形成した。
実施例4と5で製作したTFTは、いずれもチャネル領域が、単結晶で構成され、チャネル領域に大結晶粒界が含まれないので、キャリア散乱が少なかった。また、活性層全体がいずれも多結晶シリコンで形成されているため、電気抵抗が低く、高性能のTFTが得られた。
比較例2
比較例2では、比較例1において得られた半導体薄膜を用い、実施例4に記載した方法によりTFTを製作した。この半導体薄膜は、図10(a)に示す結晶構造105を有し、ゲート電極109などを形成し、TFTを製作すると、チャネル領域107におけるキャリアの移動方向に大結晶粒界106を含むため、粒界でキャリア拡散が生じ、また活性領域100全体が多結晶シリコンで構成されていないため、電気抵抗が大きく、TFTの性能が低下した(図10(b)、(c))。
比較例2では、比較例1において得られた半導体薄膜を用い、実施例4に記載した方法によりTFTを製作した。この半導体薄膜は、図10(a)に示す結晶構造105を有し、ゲート電極109などを形成し、TFTを製作すると、チャネル領域107におけるキャリアの移動方向に大結晶粒界106を含むため、粒界でキャリア拡散が生じ、また活性領域100全体が多結晶シリコンで構成されていないため、電気抵抗が大きく、TFTの性能が低下した(図10(b)、(c))。
比較例3
比較例3では、比較例1において得られた半導体薄膜を用い、実施例4に記載した方法によりTFTを製作した。この半導体薄膜は、図11(a)に示す結晶構造115を有し、ゲート電極119などを形成し、TFTを製作すると、比較例2の場合と異なり、チャネル領域117から大結晶粒界116が外されているため、キャリア散乱が少なくなり、TFTの性能の低下は少なくなった。しかし、チャネル領域が多結晶シリコンで構成されており、また活性領域110全体が多結晶シリコンで構成されていないために、電気抵抗が大きく、高性能なTFTを形成することは困難であった(図11(b)、(c))。
比較例3では、比較例1において得られた半導体薄膜を用い、実施例4に記載した方法によりTFTを製作した。この半導体薄膜は、図11(a)に示す結晶構造115を有し、ゲート電極119などを形成し、TFTを製作すると、比較例2の場合と異なり、チャネル領域117から大結晶粒界116が外されているため、キャリア散乱が少なくなり、TFTの性能の低下は少なくなった。しかし、チャネル領域が多結晶シリコンで構成されており、また活性領域110全体が多結晶シリコンで構成されていないために、電気抵抗が大きく、高性能なTFTを形成することは困難であった(図11(b)、(c))。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明により、単結晶領域の位置決め制御が可能になるため、従来の技術では極めて困難であったTFTのチャネル領域に単結晶領域を配設することが可能になる。また、ラテラル成長領域が拡大するため、形成された結晶を活性層とする薄膜トランジスタを提供できる。さらに、一度のレーザ光の照射で得られる結晶をTFTの活性層とするため、製造効率が高い。
1 基板、2 バッファ層、3 前駆体半導体薄膜、4 保温層、5 第1のレーザ光の照射領域。
Claims (8)
- レーザ光を利用する半導体薄膜の製造方法であって、
基板上に前駆体半導体薄膜を形成する前駆体半導体薄膜形成工程と、
前記前駆体半導体薄膜上に、保温層のパターンを形成することにより、保温層の形成されている領域と保温層の形成されていない領域とに分けるパターニング工程と、
前記保温層の少なくとも一部を包含する領域に第1のレーザ光を選択的に照射することにより、前駆体半導体薄膜を全厚さにわたって溶融するレーザ光照射工程と、
前記レーザ光の照射領域における半導体を結晶化する結晶化工程
とを備えることを特徴とする半導体薄膜の製造方法。 - 半導体薄膜における結晶の成長距離をLGL(μm)とし、結晶の主たる成長方向における保温層の長さをLk(μm)とし、結晶の前記成長方向におけるレーザ光の照射長さをLl(μm)とするとき、
0<(Ll−Lk)/2<LGL
であることを特徴とする請求項1に記載の半導体薄膜の製造方法。 - 0.3<(Ll−Lk)/2<LGL−0.3
であることを特徴とする請求項2に記載の半導体薄膜の製造方法。 - 保温層が、第1のレーザ光に対する反射防止膜であることを特徴とする請求項1〜3のいずれかに記載の半導体薄膜の製造方法。
- 第1のレーザ光の照射領域を包含する領域に第2のレーザ光を照射する半導体薄膜の製造方法であって、前駆体半導体薄膜が第1のレーザ光に対する反射防止膜であり、前駆体半導体薄膜が第2のレーザ光を吸収することを特徴とする請求項1〜4のいずれかに記載の半導体薄膜の製造方法。
- 第2のレーザ光が、前駆体半導体薄膜を透過することを特徴とする請求項5に記載の半導体薄膜の製造方法。
- 前記パターニング工程において、保温層がV字状の突起を有することを特徴とする請求項1に記載の半導体薄膜の製造方法。
- 前記第1のレーザ光の照射領域の一部にV字状の切欠きを有することを特徴とする請求項1に記載の半導体薄膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331596A JP2005101177A (ja) | 2003-09-24 | 2003-09-24 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331596A JP2005101177A (ja) | 2003-09-24 | 2003-09-24 | 半導体薄膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101177A true JP2005101177A (ja) | 2005-04-14 |
Family
ID=34460212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331596A Pending JP2005101177A (ja) | 2003-09-24 | 2003-09-24 | 半導体薄膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101177A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120000263A (ko) * | 2010-06-25 | 2012-01-02 | 엘지디스플레이 주식회사 | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 |
EP3241239A4 (en) * | 2014-12-23 | 2018-10-03 | BOE Technology Group Co., Ltd. | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus |
-
2003
- 2003-09-24 JP JP2003331596A patent/JP2005101177A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120000263A (ko) * | 2010-06-25 | 2012-01-02 | 엘지디스플레이 주식회사 | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 |
KR101671524B1 (ko) * | 2010-06-25 | 2016-11-01 | 엘지디스플레이 주식회사 | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 |
EP3241239A4 (en) * | 2014-12-23 | 2018-10-03 | BOE Technology Group Co., Ltd. | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100779319B1 (ko) | 박막 반도체 장치 및 화상 표시 장치 | |
KR100510934B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US7651931B2 (en) | Laser beam projection mask, and laser beam machining method and laser beam machine using same | |
JP2006196539A (ja) | 多結晶半導体薄膜の製造方法および製造装置 | |
JP2004063478A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2005101177A (ja) | 半導体薄膜の製造方法 | |
JP2004349269A (ja) | 結晶化半導体薄膜の製造方法ならびにその製造装置 | |
KR100611040B1 (ko) | 레이저 열처리 장치 | |
JP2002057105A (ja) | 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置 | |
JP2004265897A (ja) | 結晶化半導体素子およびその製造方法ならびに結晶化装置 | |
JP2004281771A (ja) | 半導体薄膜の結晶成長方法および結晶成長装置ならびに薄膜トランジスタの製造方法 | |
JP2008244374A (ja) | 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ | |
JP2003151904A (ja) | 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置 | |
JP2003257861A (ja) | 半導体素子およびその製造方法 | |
KR100619197B1 (ko) | 반도체 박막의 결정 성장 장치 및 결정 성장 방법 | |
KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
JP2003017702A (ja) | 平面表示装置とその製造方法 | |
JP2009152224A (ja) | 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置 | |
JP2005228808A (ja) | 半導体デバイスの製造方法 | |
JP2007207896A (ja) | レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置 | |
JP2005150438A (ja) | 半導体デバイスの製造方法 | |
JP4467276B2 (ja) | 半導体薄膜を製造する方法と装置 | |
JP2005347380A (ja) | 半導体薄膜の製造方法および製造装置 | |
JP2005123262A (ja) | 半導体デバイスおよびその製造方法 | |
JP2005123475A (ja) | 半導体薄膜とその製造方法およびその薄膜を用いた薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |