JP2005096364A - 画像形成装置 - Google Patents

Abstract

【課題】 露光装置の位置補正を安価に行なう。
【解決手段】 複数の発光素子を配列した露光装置６を複数有し画像データから画像を形成する画像形成装置１において、複数の露光装置６の各々は発光素子６１の設置位置の主走査方向における誤差を記憶する不揮発性の記憶手段１０３を備え、記憶手段１０３に格納された誤差に合わせて、その記憶手段１０３を備える露光装置６に用いられる画像データの出力位置を主走査方向に補正する出力補正手段１１１を備える。
【選択図】 図８

Description

本発明は、複数の発光素子を配列した露光装置を複数有し画像データから画像を形成する画像形成装置に関する。

電子写真方式の画像形成装置、例えばプリンタ装置、には主走査方向に複数の発光素子（以下、ＬＥＤ（Light Emitted Device）という。）をアレイ状に配置した（以下、ＬＥＤアレイという。）露光装置を画像形成装置の各色成分数分有する方式（例えばタンデム方式）のものがある。従来のＬＥＤアレイを用いた露光装置においてはその製造方法により露光装置の取り付け基準となる基準ピンの位置から１番目の発光点（ＬＥＤ）の位置までの距離に対し、プリント基板の加工公差、プリント基板へ実装するＬＥＤアレイの実装公差、ＬＥＤアレイ自身の公差等により±０．３ｍｍ程度の機械的な公差が存在する。

また、下記特許文献１には、複数の発光素子からなる露光源を有する電子写真方式のプリンタ装置の露光位置補正方式に関し、各発光素子の露光量を補正することにより発光素子の位置ずれを補正する方式が記述されている。

また、下記特許文献２には、主走査方向にアレイ状に並んだ多数の光書き込み素子を有する光書き込みヘッドにより、感光材料を露光して光記録を行う光書き込みヘッド駆動装置及び光書き込みヘッド駆動方法に関し、前記光書き込み素子の副走査方向に対する配置ずれ量を補正データとして記憶する記憶手段と、画像データに基づき前記光書き込み素子を駆動する駆動手段と、該駆動手段による前記光書き込み素子の駆動の際、前記記憶手段に記憶された補正データに基づいて前記光書き込み素子の駆動タイミングを制御する駆動タイミング制御手段とを有することを特徴とする装置及び方法が記述されている。
特開平４−２８１４７６号公報 特開平１１−７０６９７号公報

上記従来技術における機械的公差は、１つの露光装置を用いた画像形成装置では描画記録に影響を与えることはないが、複数の露光装置を使用した例えば上記のタンデム方式の電子写真方式プリンタ装置等においては、プリントヘッドの相対位置関係が基準値どおりでないと例えば図６（ｂ）に示すように画像にずれを生じてしまう（図６（ａ）は基準値どおりの場合の画像）。しかしながら、各々の露光装置の位置を機械的に調整して高精度に所期位置に合わせることは技術的に非常に困難であり、従来、主走査方向に対する精密な位置調整を行なうためにＬＰＨ毎に調整作業を行なうことは作業コストを増大させ、また、露光装置毎に位置調整機構を設けることは部品コストを増大させることとなっていた。

また、上記特許文献１に記述された方式においては、露光装置は発光素子の露光量を増減させることが可能なものである必要があった。また、上記特許文献２に記述された装置及び方法においては、副走査方向のみの位置補正に関する技術のみが記載されており主走査方向の位置補正に関しては記述されていない。

本発明は上記問題点に鑑みてなされたものであり、複数の露光装置を用いる画像形成装置において、主走査方向に対する露光装置の位置調整を簡素化し安価に行なうことを目的とする。

請求項１に係る画像形成装置は、複数の発光素子を配列した露光装置を複数有し画像データから画像を形成する画像形成装置において、前記複数の露光装置の各々は前記発光素子の設置位置の主走査方向における誤差を記憶する不揮発性の記憶手段を備え、前記記憶手段に格納された誤差に合わせて、その記憶手段を備える露光装置に用いられる前記画像データの出力位置を主走査方向に補正する出力補正手段を備えることを特徴とする。

請求項２に係る画像形成装置は、請求項１に記載の画像形成装置であって、前記出力補正手段は前記記憶手段に格納された前記誤差に合わせてその記憶手段が備えられた露光装置に対応する前記画像データの成分の出力を遅延させる出力遅延手段を備えることを特徴とする。

請求項３に係る画像形成装置は、請求項１又は２に記載の画像形成装置であって、前記複数の露光装置は各色成分毎に設けられることを特徴とする。

請求項４に係る画像形成装置は、請求項３に記載の画像形成装置であって、前記色成分はイエロー、マゼンタ、シアン、ブラックであることを特徴とする。

請求項１に記載の発明によれば、不揮発性の記憶手段により、その記憶手段を備える露光装置の主走査方向における発光素子の設置位置の誤差が記憶され、出力補正手段により、記憶手段に格納された誤差に合わせて露光装置に用いられる画像データの出力位置を主走査方向に補正するので、各露光装置の相対位置のずれが補正され、出力位置ずれによる画像形成の不具合が緩和される。また、より目的の描画画像に近い画像を出力することができる。また、誤差は露光装置への通電中以外でも保持される。

請求項２に記載の発明によれば、出力補正手段が備える出力遅延手段により、発光素子の位置誤差に合わせて画像データが遅延させて露光装置に出力されるので、露光装置からの画像の出力位置が補正されることとなり、各露光装置の相対位置のずれが補正され、出力位置ずれによる画像形成の不具合が緩和される。また、より目的の描画画像に近い画像を出力することができる。また、これをより速く行なうことができる。

請求項３に記載の発明によれば、複数の露光装置は各色成分毎に設けられるので、各色の相対的な出力位置の誤差による描画の不具合を緩和することができる。

請求項４に記載の発明によれば、イエロー，マゼンタ，シアン，ブラックの４色の色成分毎に露光装置が設けられるので、通常広く使用されるこれらの４色を基本色とする画像形成装置において、これらの各色の相対的な出力位置の誤差による描画の不具合を緩和することができる。

以下、本発明の一実施形態に係る画像形成装置について図面を参照しながら説明する。図１は本発明の一実施形態としての、例えばタンデム方式のフルカラー画像形成装置の機械的構成を主に示す側面図である。図１に示すように、プリンタ（画像形成装置の一例）１では、プリンタ本体内にイエロー，マゼンタ，シアン，ブラックの各色用にそれぞれ現像装置３が備えられている。それぞれの現像装置３においては、ａ−Ｓｉ（アモルファスシリコン）等からなる感光体ドラム４が備えられ、図中の矢印方向に回転するようになっている。この感光体ドラム４が帯電部５によって一様に帯電され、外部ＰＣ（パーソナルコンピュータ）等から入力された原稿画像データに基づくＬＥＤ光が露光装置６から感光体ドラム４の表面上に照射されて静電潜像が形成され、この静電潜像にトナーが付着してトナー像が形成される。このトナーの供給はトナー供給容器７Ｋ，７Ｃ，７Ｍ，７Ｙからそれぞれ行われる。

これら各色用に感光体ドラム４が並設されている下方には記録紙搬送ベルト８が配設されている。記録紙搬送ベルト８は転写ローラ９によって各感光体ドラム４に押し付けられた状態とされ、不図示のモータ等によって回転駆動される駆動ローラ１０と、この駆動ローラ１０によって無端回転される記録紙搬送ベルト８に従って回転する従動ローラ１１とによって感光体ドラム４の回転方向の順方向に回転されるようになっている。

記録紙は給紙機構１２から記録紙搬送路１３を経由して感光体ドラム４と記録紙搬送ベルト８との間に搬送される。記録紙が各感光体ドラム４と記録紙搬送ベルト８との間を搬送されていく間に各感光体ドラム４表面の各色のトナー像が次々に記録紙に転写される。全ての感光体ドラム４によってトナー像が転写された記録紙は定着ローラ対１４に搬送されてトナー像が定着され、カラー画像が形成される。定着ローラ対１４を通過した記録紙は記録紙搬送路１５に送られ、排出部１６から排出される。なお、上記の各感光体ドラム４には、感光体ドラム４上の残留トナー等を除去するクリーニング機構２１が備えられている。

また、各色用の画像形成ユニット（感光体ドラム４，帯電部５，露光装置６，現像装置３，転写ローラ９等）の中で最も上流側に配置されたブラック用の画像形成ユニットの更に上流側には、記録紙を記録紙搬送ベルト８に静電吸着させる吸着ローラ１８が設けられている。この吸着ローラ１８は記録紙搬送ベルト８及び従動ローラ１１に対向する位置に、記録紙搬送ベルト８を介して従動ローラ１１に当接するように設けられている。

図２は上記プリンタ１の電気的構成のうち特に本発明に係る部分の一例を示すブロック図である。プリンタ１には、プリンタ１全体の制御を司る制御部１１０が備えられている。制御部１１０には、装置全体の動作プログラム等を記憶したＲＯＭ１１２、及び画像データ等を一時的に格納すると共に作業領域として機能するＲＡＭ１１３が接続されている。また、制御部１１０には、各色用の画像形成ユニット２０Ｋ，２０Ｃ，２０Ｍ，２０Ｙが接続されており、制御部１１０は、各画像形成ユニット２０Ｋ，２０Ｃ，２０Ｍ，２０Ｙに備えられている帯電部５、露光装置６、及び現像装置３と、感光体ドラム４上のトナー像を記録紙に転写するために転写ローラ９に転写バイアス電圧を印加する転写バイアス部１１４と、感光体ドラム４の駆動源であるドラムモータ１１５とを制御するようになっている。特に露光装置を制御する機能部として制御部１１０は露光装置制御部１１１を備える。

なお、図２では、シアン，マゼンタ，イエロー用の各画像形成ユニットを１つの画像形成ユニットで示しているが、実際には各色用にそれぞれの画像形成ユニットが制御部１１０に接続されて制御されるようになっている。ブラック用の画像形成ユニット２０Ｋに備えられている転写バイアス部１１４は、転写ローラ９に転写バイアス電圧を印加すると共に、従動ローラ１１にも吸着バイアス電圧を印加するようになっている。

制御部１１０には、ユーザからの印刷指示等が入力される操作パネル１１８が接続されると共に、インターフェース（Ｉ／Ｆ）１１９を介してＰＣ（パソコン）１２０と接続されている。プリンタ１はこのＰＣ１２０から入力される画像データに基づいて画像形成を行う。

図３は露光装置６の外形の概略を示す図である。ＬＥＤアレイ６１は発光素子であるＬＥＤがプリント基板６２上に例えば一列に等間隔（Ａ４用紙サイズで解像度６００ｄｐｉの場合で例えば約４２．３μｍ間隔）で配置されたもので、例えば５１２０個のＬＥＤが主走査方向に並んだものである。ここで、主走査方向とは露光装置のＬＥＤアレイ６１が配列された方向で、用紙の給紙方向に対して垂直な方向である。これに対して、副走査方向とは主走査方向に垂直な方向である。画像を描画する際の各ＬＥＤは描画の際のドットに対応する。ＬＥＤの光路上にはセルフォックレンズ（日本硝子の登録商標）６３が等間隔に例えば２列に配列されている。セルフォックレンズ６３はＬＥＤからの光を結像するための円柱状のレンズを配列したものである。基準ピン６４は露光装置６を画像形成ユニット２０Ｋ，２０Ｃ，２０Ｍ，２０Ｙに固定するときの位置を決めるためのもので、これにより露光装置６は正しい位置に固定される。上述したようにＬＥＤの１ドット目６５の位置を基準位置（設計上の正しい位置）に設置することは難しく通常、基準位置からの公差が存在する。この公差は通常例えば±０．３ｍｍ以内程度のものであり、これをドットで表すと上記の条件で例えば約±７ドット程度以内である。

図４は用紙（記録紙）と露光装置６の描画位置の関係を示す図である。用紙には有効画像領域という画像を描画可能な最大領域が設定されており、例えばＡ４用紙の横幅（２１６ｍｍ）に対しては２１０ｍｍ（４９６０ドット）が有効画像領域である。用紙とＬＰＨの描画位置関係は、例えばＡ４用紙を縦に描画する場合（用紙の長手方向が副走査線方向の場合）、用紙のセンター位置（１０８．０ｍｍ）と、露光装置６の有効画像領域の中心ドット（Ａ４用紙サイズ、解像度６００ｄｐｉで公差が０の場合は２５６０ドット目とする。）を合わせる位置関係となっている。露光装置６の描画可能領域（露光装置が描画可能な最大領域）は通常、有効画像領域より大きいものとなっている。

図５は複数の露光装置６を使用する場合の用紙と露光装置６との描画位置関係を示す図である。図に示すのは例えばイエロー、マゼンタ、シアン、ブラックの各色に対応した４つの露光装置６を備える場合で、各露光装置６は用紙の副走査線方向に等間隔に設置される。各露光装置６の基準ピンは一直線上に整列しているが、各露光装置６のＬＥＤアレイの設置位置には別々の誤差が存在するためＬＥＤの１ドット目の位置は一直線上には整列していない。このように各露光装置６のＬＥＤアレイの設置位置が別々の誤差を有すると、例えば本来図６（ａ）に示す画像が描画されるべきものが例えば図６（ｂ）に示す画像
のように描画されてしまうこととなる。これは各露光装置６により描画される位置がそれぞれ本来の描画位置から別々の割合でずれているために各露光装置６の相対位置に対して誤差が生じるためである。

図７はＬＥＤアレイ１ライン分の出力データの構造である。各１ビットがＬＥＤアレイの各ＬＥＤ（例えば全５１２０ＬＥＤ）のオン／オフを示すデータとなる。上述した例の場合（Ａ４用紙サイズの例）例えば有効画像領域は４９６０ドットあり、その両側には無画像領域がある。この無画像領域は従来においては必ずそれぞれ８０ドットである。１ドット目から有効画像領域までのドット数をオフセット値といい、従来の補正を行なわないオフセット値を設計オフセット値ということとする。本発明においてはこの無画像領域をＬＥＤアレイの位置の誤差に合わせて設定（オフセット値を設定）し、各露光装置６の有効画像領域を基準ピンからほぼ同じ距離に設定することにより、各露光装置６による相対描画位置のずれがない画像を描画することを可能とする。例えば上記の場合、ＬＥＤの１ドット目の位置の誤差が＋７ドットである場合、無画像領域は１ドット目から８７ドット目（８０＋７）までと５０４８ドット目（８８＋４９６０）から５１２０ドット目までとなる。

図８は露光装置制御部１１１と露光装置６のハードウェア構成及びその接続関係の概略を示すハードウェア構成図である。イエロー、マゼンタ、シアン、ブラックの各色に対応して４つの露光装置６が備えられている。各露光装置にはＬＥＤアレイ６１、ＬＥＤドライブＩＣ１０１、ＬＥＤドライブＩＣ１０２、及びフラッシュメモリ等の不揮発性メモリを使用した記憶部１０３が備えられ、それらは配線により電気的に接続されている。ＬＥＤアレイ６１はＬＥＤをドット数分（例えば５１２０個）配置したチップである。ＬＥＤドライブＩＣ１０１及びＬＥＤドライブＩＣ１０２はＬＥＤアレイ６１の各ＬＥＤを出力制御回路１１６からの指令に従って駆動するＩＣである。記憶部１０３はＬＥＤアレイ６１の位置の誤差等の情報を格納するための不揮発性の記憶手段である。

露光装置制御部１１１には出力制御回路１１６、及びＣＰＵ１１７が備えられ電気的に接続されている。ＣＰＵ１１７は露光装置の記憶部１０３から補正データを読み出しＲＡＭ１１３内に格納された画像データに対して有効画像領域の位置補正を行なう。出力制御回路はＲＡＭ１１３内に格納された画像データ（描画データ）の露光装置への出力を制御するＩＣである。

図９は記憶部１０３に格納するデータの例である。アドレス欄９１の列には格納アドレス、データ欄９２の列には格納データの名称が示されている。以下に、各データの内容を説明する。シリアル番号は露光装置の機種等を特定するための情報を数字等で表したもの、画素数はこの露光装置のＬＥＤアレイのドット数、出力光量は露光装置に対して光量が設定できる場合の光量設定値、再生回数はこの露光装置が再利用によって再生された回数、印字枚数カウンタはこの露光装置により印字された用紙の枚数、補正データ圧縮方式はＬＥＤの光量補正に関する補正データの圧縮方式を示す情報、補正データサイズは光量補正データのサイズ情報、補正データ数は光量補正データの数を表す情報、補正データチェックサムは光量補正データの誤りをチェックするための情報、ｘ位置補正データは主走査方向に対するＬＥＤアレイの位置補正に関するデータ、補正データ領域は光量補正データを格納するための領域である。これらのデータは例えば露光装置６の製造時に記憶部１０３に格納される。これらのデータは記憶部１０３に格納するデータの一例であり本発明を実施するために全てのデータが必要なわけではない。本発明に必要なデータは、この中で特に解像度を特定するための画素数、及び副操作方向の位置補正データであるｘ位置補正データである。

ｘ位置補正データは、基準ピンとＬＥＤ１ドット目との基準距離（設計により決定された誤差のない距離）からこの距離を測定した値を減した数として求められる。正の数は基準ピン側へのずれ、負の数は基準ピンとは反対側へのずれを示す。基準ピンとＬＥＤの１ドット目の距離の測定は受光素子（パワーメータ）を露光装置のＬＥＤアレイの配列に則した方向に移動させ、そのピークを読み取ることにより行なう。

次に、図１０のフローチャートを使用して本実施形態における画像形成装置１立ち上げ時の露光装置制御部１１１の処理（イニシャライズ処理）の流れを説明する。

ステップＳ１では、ＣＰＵ１１７は各露光装置６に連続的に付された露光装置番号Ｎを初期化するためＮに１を代入する。例えばイエローの露光装置６の番号は１、マゼンタは２、シアンは３、ブラックは４とする。ＮｍａｘはＮの最大数でこの場合Ｎｍａｘは４である。ステップＳ３では、ＣＰＵ１１７はＮ番の露光装置６の記憶部１０３から画素数及びｘ位置補正データを取得する。例えば画素数として５１２０、ｘ位置補正データとして＋７を取得し、これらをＲＡＭ１１３に格納する。ステップＳ５では、ＣＰＵ１１７は露光装置番号Ｎを１繰り上げる。ステップＳ７では、ＣＰＵ１１７は露光装置番号ＮがＮｍａｘ（ここでは例えば４）より大きいか否かをチェックする。ＮがＮｍａｘ以下であれば（ステップＳ７でＮＯ）、全露光装置に対するイニシャライズ処理（補正情報の取得等）が終了していないということなので、ステップＳ３に戻り次の露光装置に対するイニシャライズ処理を行なう。ステップＳ７の分岐においてＮがＮｍａｘより大きければ（ステップＳ７でＹＥＳ）、全露光装置に対するイニシャライズ処理が終了したということなのでイニシャライズ処理を終了する。

次に、図１１のフローチャートを使用して本実施形態における出力補正時の露光装置制御部１１１の処理の流れを説明する。ＲＡＭ１１３内には既に記録紙のサイズに対応するように加工された、つまり、無画像領域を含む出力イメージに加工された画像データが各露光装置に対応する色成分毎に分かれて格納されているものとする。

ステップＳ１１では、ＣＰＵ１１７は各露光装置６に連続的に付された露光装置番号Ｎを初期化するためＮに１を代入する。例えば図１０の場合と同様イエローの露光装置の番号は１、マゼンタは２、シアンは３、ブラックは４とする。Ｎｍａｘも図１０の場合と同様とする。ステップＳ１３では、ＣＰＵ１１７はＲＡＭ１１３から画素数及び補正データ、並びに記録紙サイズを取得し無画像領域及び有効画像領域の１行分の画素数（ドット数）を決定する。例えば記録紙サイズがＡ４の場合、１ドット目から８０＋（補正データ）ドット目までは無画像領域で、８０＋（補正データ）＋１ドット目から８０＋（補正データ）＋１＋４９６０ドット目までは有効画像領域、８０＋（補正データ）＋１＋４９６０＋１ドット目から５１２０ドット目までは無画像領域となる。つまり、補正データが＋７である場合、１から８７ドット目までが無画像領域、８８から５０４８ドット目までが有効画像領域、５０４９から５１２０ドット目までが無画像領域となる。

ステップＳ１５では、ＣＰＵ１１７は副走査線方向への画素数（画素の行として画素行という。）のカウンタである画素行番号Ｌを初期化するためにＬに１を代入する。ステップＳ１７では、ＣＰＵ１１７はＲＡＭ１１３内の画像データの内、Ｎ番の露光装置に対応した成分データのＬ画素行目のデータ（画素１行分のデータ）に対して格納されている画像データ中の有効画像領域のデータをステップＳ１３で決定した有効画像領域に移動し、無画像領域のデータを無露光データ（例えば画素値０）にする処理を行なう。

ステップＳ１９では、ＣＰＵ１１７は画素行番号Ｌを１繰り上げる。ステップＳ２１では、ＣＰＵ１１７は画素行番号ＬがＬの最大数Ｌｍａｘ（例えば副走査線方向への有効画像領域の画素数）より大きいか否かをチェックする。ＬがＬｍａｘ以下であれば（ステップＳ２１でＮＯ）、全画素行に対する補正処理が終了していないということなので、ステップＳ１７に戻り次の画素行の処理を行なう。ステップＳ２１の分岐においてＬがＬｍａｘより大きければ（ステップＳ２１でＹＥＳ）、ステップＳ２３へ進む。

ステップＳ２３では、ＣＰＵ１１７は露光装置番号Ｎを１繰り上げる。ステップＳ２５では、ＣＰＵ１１７は露光装置番号ＮがＮｍａｘ（ここでは例えば４）より大きいか否かをチェックする。ＮがＮｍａｘ以下であれば（ステップＳ２５でＮＯ）、全露光装置６に対する画像補正が終了していないということなので、ステップＳ１５に戻り次の露光装置６に対する画像補正処理を行なう。ステップＳ２５の分岐においてＮがＮｍａｘより大きければ（ステップＳ２５でＹＥＳ）、ステップＳ２７へ進む。

ステップＳ２７では、ＣＰＵ１１７は出力制御回路１１６に対し画像の出力を指示し、出力制御回路１１６はＲＡＭ１１３内の補正の行なわれた各画像成分の画像データをそれぞれ各露光装置６により出力する制御を行なう。つまり、イエローの色成分の画像データはイエローの露光装置、マゼンタの色成分の画像データはマゼンタの露光装置、シアンの色成分の画像データはシアンの露光装置、ブラックの色成分の画像データはブラックの露光装置によりプリント出力するようＣＰＵ１１７は制御を行なう。

このように本実施形態によれば、各露光装置６に記憶手段として記憶部１０３を備え記憶部１０３に自露光装置のＬＥＤアレイ６１の設置位置の誤差を（ｘ位置）補正データとして格納したので、露光装置制御部１１１は補正データを記憶部１０３から読み出すと共にＣＰＵ１１７によりＲＡＭ１１３内の画像データの各露光装置６に対応する成分の各画素（ドット）に対して補正データに合わせた位置補正を加えることにより各画像（色）成分の相対的な出力位置関係が補正され、位置ずれのない（又は少ない）画像を出力することが可能となる。

次に本発明の第２の実施形態について説明する。第１の実施形態においては画像データの出力位置の補正をＣＰＵ１１３の制御（ソフトウェア）によりＲＡＭ１１５内の画像データに補正を加えることにより行なったが、本実施形態においては画像データの出力位置の補正を出力制御回路１１６（ハードウェア）により行なうものである。

図１２は本実施形態における出力制御回路１１６のハードウェア構成を示すブロック図である。出力制御回路１１６にはメモリインターフェース（Ｉ／Ｆ）回路１３１、ＣＰＵインターフェース（Ｉ／Ｆ）回路１３２、描画データ出力回路１３３、露光装置の数に相当する分のデータ遅延回路１３４、露光装置制御回路１３５、Ｉ²Ｃ（Inter IC）バスインターフェース（Ｉ／Ｆ）回路１３６、及びインターフェース（Ｉ／Ｆ）セレクター回路１３７が備えられる。

メモリインターフェース回路１３１は出力制御回路１１６をＲＡＭ１１３と接続するための回路で機械的及び電気的にインターフェースを変換する。同様にＣＰＵインターフェース回路１３２は出力制御回路１１６をＣＰＵ１１７と接続するための回路、Ｉ²Ｃバスインターフェース回路１３６は出力制御回路１１６を露光装置６と接続するための回路である。ここで、本実施形態において出力制御回路１１６と露光装置６との接続にはＩ²Ｃバスを使用している。インターフェースセレクター回路１３７はＣＰＵ１１７からの指示を受け、どの露光装置６に対するインターフェースを有効にするかを切り替えるための回路である。

描画データ出力回路１３３はＲＡＭ１１３に格納された画像データ（描画データ）をシリアルデータとしてデータ遅延回路１３４に出力するための回路である。露光装置制御回路１３５はＣＰＵ１１７からの指示を受け露光装置６に対する制御を行なう。データ遅延回路１３４はＲＡＭ１１３からの描画データをシリアルデータとして受け取ると共にＣＰＵ１１７が画像形成装置１立ち上げ時に露光装置６の記憶部１０３内の補正データを取得して作成した、有効画像領域の開始ドットを示すオフセット値を受け取り、描画データをオフセット値分遅延させてシリアルデータとして露光装置６に出力する。ここでオフセット値は設計オフセット値（例えば８０ドット）とｘ位置補正データ（例えば±７ドット以内）を加えたものである。

図１３はデータ遅延回路１３４のハードウェア構成を示すハードウェア構成図である。データ遅延回路１３４は８ビットデータラッチ１４１、デコーダ回路１４２、アドレスデコーダ１４３、１２８ビットシフトレジスタ１４４、及びデコーダ回路１４２及び１２８ビットシフトレジスタ１４４からの出力を入力とするＡＮＤゲート及びＯＲゲートの組合せからなる。

８ビットデータラッチ１４１は遅延データ設定レジスタとして機能するもので上述したオフセット値が入力されそれを保持する。アドレスデコーダ１４３はアドレスバスにより８ビットデータラッチ１４１が選択された場合にＣＳ線（チップセレクト線）をＯＮにして８ビットデータラッチ１４１へのデータ入力を有効にするための回路である。８ビットデータラッチ１４１に書き込まれたデータ（オフセット値）は、データ保持されデコーダ回路１４２に入力される。デコーダ回路１４２は８ビットデータラッチ１４１から入力された値に対応する出力のみを０とするように動作する。例えばオフセット値が８７の場合、８７ビット目の出力が０となりその他の出力は１となる。また、１２８ビットシフトレジスタ１４４は遅延回路として機能するものでＤＡＴ＿ＩＮ線からシリアルに入力された１行分の画像データを１クロックに１ビットずつシフトさせながら１２８ビット分保持する。

デコーダ回路１４２からの出力と１２８ビットシフトレジスタ１４４からの出力を図に示すようにＡＮＤゲートとＯＲゲートにより接続することによりＤＡＴ＿ＩＮ線から入力されたデータがオフセット値分遅延されてＤＡＴ＿ＯＵＴ線（データ出力線）に出力される。例えば８ビットデータラッチに書き込まれたデータが８７の場合には、ＤＡＴ＿ＩＮ線から入力されたデータが８７クロック分遅延してＤＡＴ＿ＯＵＴ線から出力されることとなる。

次に、図１４のフローチャートを使用して本実施形態における出力補正時の露光装置制御部１１１の処理の流れを説明する。ＲＡＭ１１３内には既に無画像領域を含まない画像データが各露光装置に対応する色成分毎に分かれて格納されているものとする。また、画像形成装置立ち上げ時にイニシャライズ処理として各露光装置６の記憶部１０３からｘ位置補正データ及び画素数を取得しＲＡＭ１１３に格納しておくものとする。

ステップＳ３１では、ＣＰＵ１１７は各露光装置６に連続的に付された露光装置番号Ｎを初期化するためＮに１を代入する。第１の実施形態と同様、例えばイエローの露光装置６の番号は１、マゼンタは２、シアンは３、ブラックは４とする。Ｎｍａｘも同様とする。ステップＳ３３では、ＣＰＵ１１７は画素数、補正データ、記録紙サイズをＲＡＭ１１３から取得し１ドット目からの無画像領域の大きさ（ドット数）（以下、オフセット値という。）を決定する。例えば記録紙サイズがＡ４の場合、８０＋（補正データ）をオフセット値とする。例えば補正データが＋７であればオフセット値は８７となる。

ステップＳ３５では、ＣＰＵ１１７はステップＳ３３で決定したオフセット値をＮ番目の露光装置６用のデータ遅延回路１３４の８ビットデータラッチ１４１に設定する。ステップＳ３７では、ＣＰＵ１１７は露光装置番号Ｎを１繰り上げる。ステップＳ３９では、ＣＰＵ１１７は露光装置番号ＮがＮｍａｘ（ここでは例えば４）より大きいか否かをチェックする。ＮがＮｍａｘ以下であれば（ステップＳ３９でＮＯ）、全露光装置６に対するオフセット値作成が終了していないということなので、ステップＳ３３に戻り次の露光装置６に対するオフセット値作成を行なう。ステップＳ３９の分岐においてＮがＮｍａｘより大きければ（ステップＳ３９でＹＥＳ）、全露光装置６に対するオフセット値作成が終了したということなのでステップＳ４１へ進む。

ステップＳ４１からＳ４７では、ＣＰＵ１１７はそれぞれ各色成分毎の画像データの画素行番号ＬＹ（イエロー），ＬＭ（マゼンタ），ＬＣ（シアン），ＬＫ（ブラック）を初期化するため１を代入する。ステップＳ４９では、ＣＰＵ１１７はＲＡＭ１１３内のイエロー成分の画像データのＬＹ画素行目の有効画素領域の画素データを１ドットずつ１２８ビットシフトレジスタ１４４へ出力する。これにより有効画素領域の画素データは８ビットデータラッチ１４１に設定されたオフセット値分遅延されてシリアルにイエローの露光装置６に出力される。例えば８ビットデータラッチ１４１にオフセット値として８７が設定されている場合には、１ドット目から８７ドット目までは０が出力され８８ドット目から有効画素領域の画素データがシリアルに出力される。

ステップＳ５１では、ＣＰＵ１１７はイエロー成分画像データの画素行番号ＬＹを１繰り上げる。ステップＳ５３では、ＣＰＵ１１７はイエロー成分画素データの画素行番号ＬＹを各露光装置６の副走査方向への間隔を画素行で表した値（露光装置間隔）ＬＤより大きいか否かチェックする。ＬＹがＬＤ以下であれば（ステップＳ５３でＮＯ）、記録紙の有効画像領域がまだ次のマゼンタの露光装置６まで届いていないということなのでステップＳ４９へ戻る。ステップＳ５３の分岐においてＬＹがＬＤより大きいならば（ステップＳ５３でＹＥＳ）、ステップＳ５５へ進む。

ステップＳ５５では、ＣＰＵ１１７はＲＡＭ１１３内のマゼンタ成分の画像データのＬＭ画素行目の有効画素領域の画素データを１ドットずつ１２８ビットシフトレジスタ１４４へ出力する。これにより有効画素領域の画素データは８ビットデータラッチ１４１に設定されたオフセット値分遅延されてシリアルにマゼンタの露光装置６に出力される。ステップＳ５７では、ＣＰＵ１１７はマゼンタ成分画像データの画素行番号ＬＭを１繰り上げる。ステップＳ５９では、ＣＰＵ１１７はマゼンタ成分画素データの画素行番号ＬＭを露光装置間隔ＬＤより大きいか否かチェックする。ＬＭがＬＤ以下であれば（ステップＳ５９でＮＯ）、記録紙の有効画像領域がまだ次のシアンの露光装置まで届いていないということなのでステップＳ４９へ戻る。ステップＳ５９の分岐においてＬＭがＬＤより大きいならば（ステップＳ５９でＹＥＳ）、ステップＳ６１へ進む。

ステップＳ６１では、ＣＰＵ１１７はＲＡＭ１１３内のシアン成分の画像データのＬＣ画素行目の有効画素領域の画素データを１ドットずつ１２８ビットシフトレジスタ１４４へ出力する。これにより有効画素領域の画素データは８ビットデータラッチ１４１に設定されたオフセット値分遅延されてシリアルにシアンの露光装置６に出力される。ステップＳ６３では、ＣＰＵ１１７はシアン成分画像データの画素行番号ＬＣを１繰り上げる。ステップＳ６５では、ＣＰＵ１１７はシアン成分画素データの画素行番号ＬＣを露光装置間隔ＬＤより大きいか否かをチェックする。ＬＣがＬＤ以下であれば（ステップＳ６５でＮＯ）、記録紙の有効画像領域がまだ次のブラックの露光装置６まで届いていないということなのでステップＳ４９へ戻る。ステップＳ６５の分岐においてＬＣがＬＤより大きいならば（ステップＳ６５でＹＥＳ）、ステップＳ６７へ進む。

ステップＳ６７では、ＣＰＵ１１７はＲＡＭ１１３内のブラック成分の画像データのＬＫ画素行目の有効画素領域の画素データを１ドットずつ１２８ビットシフトレジスタ１４４へ出力する。これにより有効画素領域の画素データは８ビットデータラッチ１４１に設定されたオフセット値分遅延されてシリアルにブラックの露光装置６に出力される。ステップＳ６９では、ＣＰＵ１１７はブラック成分画像データの画素行番号ＬＫを１繰り上げる。ステップＳ７１では、ＣＰＵ１１７はイエロー成分画素データの画素行番号ＬＹをイエロー成分画素データの最大画素行番号ＬＹｍａｘ（副操作方向の画素数）より大きいか否かをチェックする。ＬＹがＬＹｍａｘ以下であれば（ステップＳ７１でＮＯ）、まだ最初のイエローの最後の画素行の描画が終了していないということなのでステップＳ４９へ戻る。ステップＳ７１の分岐においてＬＹがＬＹｍａｘより大きいならば（ステップＳ７１でＹＥＳ）、イエローの最後の画素行の描画が終了したということなのでステップＳ７３へ進む。

ステップＳ７３では、ＣＰＵ１１７はマゼンタ成分画素データの画素行番号ＬＭをマゼンタ成分画素データの最大画素行番号ＬＭｍａｘより大きいか否かをチェックする。ＬＭがＬＭｍａｘ以下であれば（ステップＳ７３でＮＯ）、マゼンタの最後の画素行の描画が終了していないということなのでステップＳ５５へ戻る。ステップＳ７３の分岐においてＬＭがＬＭｍａｘより大きいならば（ステップＳ７３でＹＥＳ）、マゼンタの最後の画素行の描画が終了したということなのでステップＳ７５へ進む。ステップＳ７５では、ＣＰＵ１１７はシアン成分画素データの画素行番号ＬＣをシアン成分画素データの最大画素行番号ＬＣｍａｘより大きいか否かをチェックする。ＬＣがＬＣｍａｘ以下であれば（ステップＳ７５でＮＯ）、シアンの最後の画素行の描画が終了していないということなのでステップＳ６１へ戻る。ステップＳ７５の分岐においてＬＣがＬＣｍａｘより大きいならば（ステップＳ７５でＹＥＳ）、シアンの最後の画素行の描画が終了したということなのでステップＳ７７へ進む。ステップＳ７７では、ＣＰＵ１１７はブラック成分画素データの画素行番号ＬＫをブラック成分画素データの最大画素行番号ＬＫｍａｘより大きいか否かをチェックする。ＬＫがＬＫｍａｘ以下であれば（ステップＳ７７でＮＯ）、ブラックの最後の画素行の描画が終了していないということなのでステップＳ６７へ戻る。ステップステップＳ７７の分岐においてＬＫがＬＫｍａｘより大きいならば（ステップＳ７７でＹＥＳ）、ブラックの最後の画素行の描画が終了したということなので全描画処理を終了する。

このように本実施形態によれば、各露光装置に記憶手段として記憶部を備え記憶部に露光装置のＬＥＤアレイの設置位置誤差を補正データとして格納すると共に、出力制御回路にデータ遅延回路を備えたので、露光装置に対する有効画像領域の画像データの出力を無画像領域に補正データを加えたオフセット値分遅延させることにより、ＬＥＤアレイにおける各ドットの出力位置の補正が行なわれることとなり、各画像成分の相対的な出力位置関係が補正され位置ずれのない画像を出力することが可能となる。

なお、本発明は、上記実施形態のものに限定されるものではなく、以下に述べる態様を採用することができる。例えば本実施形態においては４色タンデム方式のＬＥＤプリンタを画像形成装置の例として使用したが、本発明はＬＥＤ方式の露光装置を使用した画像形成装置であれば何でもよく、例えば複写機、ファクシミリ装置等でもよい。また、タンデム方式のものでなく複数色等を複数回に分けて描画するものでもよい。

また、上記の実施形態においてはＬＥＤプリンタは４つの色成分を使用して描画を行なうもので４つの露光装置を備えていたが、これは必ずしも４つである必要は無い。２つ以上の露光装置を使用するＬＥＤ画像形成装置であればよい。また、１つの露光装置のみを使用する画像形成装置であっても、用紙に対する本来の（正常な）位置に描画を行なうために本発明を使用することができる。また、複数の露光装置は必ずしも複数の色に対応したものである必要はない。

第２の実施形態において、データ遅延回路を各露光装置毎に備えたがこれは１つのみでもよい。この場合８ビットデータラッチ（遅延データ設定レジスタ）へのオフセット値の設定を各露光装置毎に設定しなおし、ＤＡＴ＿ＯＵＴ線（データ出力線）からの出力を対応した各露光装置へ行なうように切り替えることが必要となる。

上記の実施形態においては出力制御回路から記憶部へのデータの入出力等にＩ²Ｃバスを使用したが、これは他のバスを使用してもよい。また、上記の実施形態における出力制御回路の構成やデータ遅延回路の構成はその一例であるので、同様の機能を実現し得るものであれば必ずしも上記の実施形態と同じ構成である必要はない。

本発明の一実施形態による画像形成装置としてのＬＥＤプリンタの機械的構成を主に示す側面図である。 本発明の一実施形態による画像形成装置としてのＬＥＤプリンタの電気的構成を主に示すブロック図である。 本発明の一実施形態による露光装置の外観の概略を示すブロック図である。 本発明の一実施形態における露光装置と記録紙の位置関係を示す図である。 本発明の一実施形態における複数の露光装置を使用した場合の各露光装置と記録紙の位置関係を示す図である。 本発明の一実施形態における画像形成装置により出力された画像の例を示す図で（ａ）複数の露光装置の相対位置が正常である場合、（ｂ）は複数の露光装置の相対位置が正常でない場合である。 本発明の一実施形態における画像形成装置による１ライン分の出力データの構造を示す図である。 本発明の一実施形態における画像形成装置の特に露光装置補正制御に係る部分のハードウェア構成図である。 本発明の一実施形態における露光装置の記憶部に格納するデータのデータ構造を示す図である。 本発明の一実施形態における画像形成装置の立ち上げ時における露光装置の初期処理の流れを示すフローチャート図である。 本発明の一実施形態における露光装置の出力位置補正の制御の流れを示すフローチャート図である。 第２の実施形態における出力制御回路の例を示すブロック図である。 データ遅延回路の例を示すハードウェア構成図である。 第２の実施形態における露光装置の出力位置補正の制御の流れを示すフローチャート図である。

符号の説明

１ ＬＥＤプリンタ（画像形成装置）
６ 露光装置
６１ ＬＥＤアレイ（発光素子の配列）
１０３ 記憶部（記憶手段）
１１１ 露光装置制御部（出力補正手段）
１１２ 出力制御回路（出力補正手段）
１３４ データ遅延回路（出力遅延手段）

Claims (4)

1. 複数の発光素子を配列した露光装置を複数有し画像データから画像を形成する画像形成装置において、
   前記複数の露光装置の各々は前記発光素子の設置位置の主走査方向における誤差を記憶する不揮発性の記憶手段を備え、
   前記記憶手段に格納された誤差に合わせて、その記憶手段を備える露光装置に用いられる前記画像データの出力位置を主走査方向に補正する出力補正手段を備えることを特徴とする画像形成装置。
2. 前記出力補正手段は前記記憶手段に格納された前記誤差に合わせてその記憶手段が備えられた露光装置に対応する前記画像データの出力を遅延させる出力遅延手段を備えることを特徴とする請求項１に記載の画像形成装置。
3. 前記複数の露光装置は各色成分毎に設けられることを特徴とする請求項１又は２のいずれかに記載の画像形成装置。
4. 前記色成分はイエロー、マゼンタ、シアン、ブラックであることを特徴とする請求項３に記載の画像形成装置。

Images