JP2005094648A - エコーキャンセラ、双方向伝送方式及び受信回路 - Google Patents
エコーキャンセラ、双方向伝送方式及び受信回路 Download PDFInfo
- Publication number
- JP2005094648A JP2005094648A JP2003328375A JP2003328375A JP2005094648A JP 2005094648 A JP2005094648 A JP 2005094648A JP 2003328375 A JP2003328375 A JP 2003328375A JP 2003328375 A JP2003328375 A JP 2003328375A JP 2005094648 A JP2005094648 A JP 2005094648A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- end crosstalk
- echo
- predicted
- subtractor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
【課題】 等化器及び自動利得制御増幅器のダイナミックレンジを十分生かすエコーキャンセラ、近端漏話キャンセラを提供する。
【解決手段】 エコーキャンセラのループ中にエコー量演算部113、等化器103及び自動利得制御増幅器104を含ませる。また、エコーキャンセラと並列に近端漏話キャンセラのループを配置し、そのループに近端漏話量演算部124、等化器103及び自動利得制御増幅器104を含ませる。また、エコーキャンセラ及び近端漏話キャンセラの後段に多段接続された遠端漏話キャンセラを配置する。
【選択図】 図4
【解決手段】 エコーキャンセラのループ中にエコー量演算部113、等化器103及び自動利得制御増幅器104を含ませる。また、エコーキャンセラと並列に近端漏話キャンセラのループを配置し、そのループに近端漏話量演算部124、等化器103及び自動利得制御増幅器104を含ませる。また、エコーキャンセラ及び近端漏話キャンセラの後段に多段接続された遠端漏話キャンセラを配置する。
【選択図】 図4
Description
本発明は、双方向通信においてエコーをキャンセルするためのエコーキャンセラ、双方向多重通信において他伝送路からの近端漏話(nearest end cross talk;NEXT)をキャンセルする近端漏話キャンセラ及び双方向多重通信において遠端漏話(farthest end cross talk;FEXT)をキャンセルするための遠端漏話キャンセラ並びにこれらを備える受信回路に関する。
双方向通信を行うと、送信信号が受信信号に漏れ込むことによりエコーが発生する。このようなエコーをキャンセルするものとして、エコーキャンセラが提案されている(例えば、特許文献1乃至5)。
また、複数の双方向伝送路が併存すると、他伝送路の近端の送信側で発生する信号及び他伝送路の遠端の送信側で発生する信号が自伝送路の受信信号に漏れ込み、近端漏話及び遠端漏話が発生する。このような近端漏話をキャンセルするものとして、近端漏話キャンセラが提案され、このような遠端漏話をキャンセルするものとして、遠端漏話キャンセラが提案されている。
従来のエコーキャンセラは、例えば、図1に示すような構成を有する。
図1を参照すると、エコーキャンセラは、エコー量演算部903及び減算器904を備える。減算器904は、ハイブリッド部903から供給される受信信号からエコー量演算部903から供給されるエコー予測信号を減算し、エコーが削減された信号を出力する。エコー量演算部903は、減算器904の出力信号及び送信信号発生器901の出力信号を基にエコー予測信号を生成する。
特開平6−21850号公報
特開平5−284066号公報
特開昭61−263330号公報
特開2002−142008号公報
特開平10−56407号公報
一般に受信回路は、伝送路での波形歪みを補正する等化器及び伝送路での減衰を補償するための自動利得制御増幅器を有する。そして、波形等化された信号は、波形等化されていない信号に比べ、波形が整っているため、等化器よりも後段に自動利得制御増幅器を配置する。
等化器をエコーキャンセラの前段に配置すると、エコーが残存している信号を等化器が扱うこととなり、等化器が波形を十分に等化することができなくなってしまう。一方、等化器をエコーキャンセラの後段に配置すると、波形等化されていない信号をエコーキャンセラが扱うこととなる。このような場合、波形が歪んでいるためにピークツーピーク値が大きくなっている信号をエコーキャンセラが扱うこととなり、エコーキャンセラのダイナミックレンジを十分利用できないこととなる。
図2(a)に示すように、自動利得制御増幅器を等化器の後段に配置し、エコーキャンセラを自動利得制御増幅器の後段に配置すると、十分に波形等化されておらず、且つ、エコーがキャンセルされていない信号の自動利得制御増幅を行うこととなる。こうすると、せっかく自動利得制御増幅器で信号のレベルを一定値にしても、エコーキャンセラでその信号のレベルが変化し、自動利得増幅器を設けた意味が無くなってしまう。また、図2(b)に示すように、自動利得制御増幅器のための振幅測定点をエコーキャンセラの後段に配置すると、自動利得増幅器が飽和してしまう場合が生ずる。
図2(c)に示すように、エコーキャンセラを等化器の後段に配置し、自動利得制御増幅器をエコーキャンセラの後段に配置すると、等化器及びエコーキャンセラは、振幅が不十分な信号に対して等化及びエコーキャンセルを行う場合が生じ、等化器及びエコーキャンセラのダイナミックレンジを十分に生かせないこととなってしまう。
図2(d)に示すように、等化器をエコーキャンセラの後段に配置し、自動利得制御増幅器を等化器の後段に配置すると、エコーキャンセラを等化器の後段に配置し、自動利得制御増幅器をエコーキャンセラの後段に配置する場合と同様に、等化器及びエコーキャンセラは、振幅が不十分な信号に対して等化及びエコーキャンセルを行う場合が生じ、等化器及びエコーキャンセラのダイナミックレンジを十分に生かせないこととなってしまう。
図1に示すエコーキャンセラにおいて、送信信号発生器901は、自系列の送信信号発生器であるが、これが他系列の送信信号発生器に置き換わったものが、近端漏話キャンセラである。従って、近端漏話キャンセラについても、上記問題点は同様である。
そこで、本発明は、等化器及び自動利得制御増幅器のダイナミックレンジを十分生かすことを可能とするエコーキャンセラを提供することを目的とする。
また、本発明は、等化器及び自動利得制御増幅器のダイナミックレンジを十分生かすことを可能とするエコーキャンセラを含む受信回路を提供することを目的とする。
本発明の第1の観点によれば、受信信号から予測エコー信号を減算する減算器と、前記減算器の出力信号を等化する等化器と、前記減算器の出力信号のレベルを所定値にする自動利得制御増幅器と、前記減算器から出力され、前記自動利得制御増幅器及び前記等化器を通った信号と送信信号を基に前記予測エコー信号を生成するエコー量演算部と、を備えることを特徴とするエコーキャンセラが提供される。
本発明の第1の観点によるエコーキャンセラにおいて、前記減算器、前記自動利得制御増幅器及び前記等化器はアナログ回路であり、前記エコー量演算部はデジタル回路であり、前記エコー量演算部の出力端子と前記減算器の入力端子との間にデジタル−アナログ変換器を備え、前記自動利得制御増幅器の出力端子と前記エコー量演算部の入力端子との間にアナログ−デジタル変換器を備えていてもよい。
本発明の第2の観点によれば、本発明の第1の観点によるエコーキャンセラと、前記デジタル−アナログ変換器及び前記アナログ−デジタル変換器により生じる遅延時間だけ前記送信信号を遅延させる遅延回路を備えることを特徴とする双方向伝送方式が提供される。
本発明の第3の観点によれば、エコーキャンセラと、前記アナログ−デジタル変換器の出力信号と他チャンネルの送信号を基に予測近端漏話信号を生成する近端漏話量演算部と、を備え、前記減算器は前記受信信号から前記予測エコー信号及び前記予測近端漏話信号を減算することを特徴とする受信回路が提供される。
本発明の第1の観点によるエコーキャンセラは、前記アナログ−デジタル変換器の出力信号から第2の予測エコー信号を減算する第2の減算器と、前記第2の減算器の出力信号と前記送信号を基に前記第2の予測エコー信号を生成する第2のエコー量演算部と、を更に備えていてもよい。
本発明の第4の観点によれば、本発明の第1の観点によるエコーキャンセラと、前記第2の減算器の出力信号と前記他チャンネルの前記送信信号を基に第2の予測近端漏話信号を生成する第2の近端漏話量演算部と、を備え、前記アナログ−デジタル変換器の出力信号から前記第2の予測エコー信号及び前記第2の予測近端漏話信号を減算することを特徴とする受信回路が提供される。
本発明の第4の観点による受信回路は、遠端漏話をキャンセルする1段以上の遠端漏話キャンセラを更に備えていてもよい。
本発明の第4の観点による受信回路において、前記遠端漏話キャンセラは、前記第2の減算器の出力信号から予測遠端漏話信号を減算する第3の減算器と、前記第3の減算器の出力信号を基に予測主信号を生成する予測器と、前記予測主信号から前記第3の減算器の出力信号を減算する第4の減算器と、前記他チャンネルの主信号を基に前記他チャンネルの予測主信号を生成する第2の予測器と、前記第4の減算器の出力信号と前記他チャンネルの予測主信号を基に前記予測遠端漏話信号を生成する遠端漏話量演算部と、を備えていてもよい。
本発明の第5の観点によれば、受信信号から予測遠端漏話信号を減算する第1の減算器と、前記第1の減算器の出力信号を基に予測主信号を生成する第1の予測器と、前記予測主信号から前記第3の減算器の出力信号を減算する第2の減算器と、前記他チャンネルの主信号を基に前記他チャンネルの予測主信号を生成する第2の予測器と、前記第2の減算器の出力信号と前記他チャンネルの予測主信号を基に前記予測遠端漏話信号を生成する遠端漏話量演算部と、を備えることを特徴とする遠端漏話キャンセラが提供される。
本発明によれば、エコーキャンセラのループ中に等化器及び自動利得制御増幅器を設けたので、等化器及び自動利得制御増幅器のダイナミックレンジを十分に利用して、波形等化、利得制御及びエコーキャンセルを行うことができる。
同様に、近端漏話キャンセラのループ中に等化器及び自動利得制御増幅器を設けたので、等化器及び自動利得制御増幅器のダイナミックレンジを十分に利用して、波形等化、利得制御及びエコーキャンセルを行うことができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
本実施形態においては、エコーキャンセラ、近端漏話キャンセラ及び遠端漏話キャンセラは、N本のメタリック伝送線路を用い、ディジタル信号をN本に分割すると同時にM値に多値化し、かつ送受信を一対の伝送線路を用いて伝送する双方向伝送方式に適用される。このような双方向伝送方式においては、主信号がエコー、近端漏話、遠端漏話に埋もれている。エコーキャンセラ、近端漏話キャンセラ及び遠端漏話キャンセラを用いることにより、受信信号から主信号を抽出することが可能となる。
また、送信側クロックの周波数と、受信側クロック周波数が互いに非同期である。
送信側においては、周波数がf[Hz]の高周波二進符号系列をまずN分割する。次に、それぞれの分割された符号系列をlog2Mビット毎にブロック化し、送信信号発生器によってlog2Mビットの値に対応したM値符号に変換する。このM値符号のパターンに、遅延補正回路によって、エコーキャンセラのアナログ−デジタル変換器及びデジタル−アナログ変換器で発生する遅延を補償するための遅延を与える。それぞれ信号は基本周波数をf0=f/(N×2×M)[Hz]とする低域通過フィルタを通し、高周波成分を除去し第一の送信信号とし、ハイブリッド回路に供給する。ここで、ハイブリッド回路は伝送路の特性インピーダンスに極力等しくなるように設計されたビルデングアウトネットワークターミネータ134によって終端される。
ハイブリッド回路において、送信信号は伝送路に送出される。他方、伝送路から入ってくる信号は、受信回路に向け出力される。このときのN=4の場合のシステムの全体構成図を図3に示し、送受信器の構成図を図4に示す。
図3において、Hで示すブロック130は、ハイブリッド回路である。図3に示すように4系列の回路が存在し、これらの間で、近端漏話及び遠端漏話が発生する。また、それぞれの回路においてエコーが発生する。例えば、左上角の受信回路が受信する信号を例に取ると、左側の下の3つの送信回路から近端漏話が漏れ込み、右側の4つの送信回路からの遠端漏話が漏れ込み、左上隅の送信回路からのエコーが漏れ込む。
図4を参照すると、受信回路においては、インピーダンスマッチングをとるためのパッド101が設けられる。次にエコー、および他の回路からの近端漏話を除去するための第1−1段目の減算器102が設けられる。更に、伝送路の特性を等化するため最大伝送損失の1/2に相当する等化器103が設けられる。そして、伝送路特性を等化器103の特性と合わせて周波数特性がフラットになるように動作する自動利得制御アンプ(AGC)104が挿入される。次に送信クロックで駆動されサンプリング周波数が2f0[Hz]よりも高く設定されたkビットの第1−1のアナログ−ディジタル変換器105が設けられる。その後段には残余のエコー、および他の回路からの残余の近端漏話を除去するための第1−2段目の減算器106が設けられる。
また、第1−2段目の減算器106の出力は他の回路からの遠端漏話を除去するための第1−3の減算器107に加えられる。第1−3の減算器107の出力は送信クロックで駆動されサンプリング周波数が2f0[Hz]よりも高く設定されたkビットの第1−1のディジタル−アナログ変換器108でPAM(Pulse Amplitude Modulation)信号に戻され、更に低域通過フィルタ109によってアナログ信号に戻される。アナログ信号の振幅の最大値が自動利得制御アンプ104に帰還され、自動利得制御アンプ104は適正レベルで動作するように制御される。
ここで、送信信号発生器(1)(符号110)で発生する送信パターンを送信クロックで駆動されサンプリング周波数が2f0[Hz]よりも高く設定されたkビットの第1−2のアナログ−ディジタル変換器111でディジタル信号に変換しf0[Hz]以上をカットするIIRフィルタ112に入力し、エコー量演算部1−1(符号113)の基準信号とする。また、第1−1のアナログ−ディジタル変換器105の出力はエコー量演算部1−1(符号113)および他の回路の第一番目の近接漏話量演算部の入力信号となる。
ここで、送信信号と受信主信号との間には相関がないため、エコー量演算部1−1(符号113)において、基準信号と入力信号との間で自己相関値を求めることによりエコーのみが検出され、一つのインパルスに対するサンプル値系列に対するそれぞれの重みが求まる。エコー量演算部1−1(符号113)の基準信号にこれらの重みを乗じ、他の回路の近接漏話量演算部i−1の出力結果の加算結果をエコー量演算部1−1の出力に加算する加算器114が備えられ、その出力を送信クロックで駆動されサンプリング周波数が2f0[Hz]よりも高く設定されたkビットの第1−2のディジタル−アナログ変換器115でPAM信号に戻し、この出力を低域通過フィルタ116によりアナログ信号に戻し第1−1段目の減算器102に加える。これにより、まず第1−1段目のエコーおよび近端漏話がキャンセルされる。
次に、送信信号発生器(1)(符号110)で発生する送信パターンを第1−2のアナログ−ディジタル変換器111でディジタル信号に変換しf0[Hz]以上をカットするIIRフィルタ112に入力し、その出力をエコー量演算部1−2(符号117)の基準信号とする。また、第1−2段目の減算器106の出力はエコー量演算部1−2(符号117)および他の回路の第二番目の近接漏話量演算部i−2の入力信号となる。
ここで、送信信号と受信主信号との間には相関がないため、エコー量演算部1−2(符号117)において、基準信号と入力信号との間で自己相関値を求めることによりエコーのみが検出され、一つのインパルスに対するサンプル値系列に対するそれぞれの重みが求まる。エコー量演算部1−2(符号117)の基準信号にこれらの重みを乗じ、第1−2段目の減算器106に加える。これにより、まず第二段目のエコーがキャンセルされる。また他の回路の第二番目の近接漏話量演算部i−2の出力の加算結果を第1−2段目の減算器106に加える。これにより、まず第二段目の近端漏話がキャンセルされる。
以下、i番目の回路の近接漏話量演算部の構成および動作について述べる。i番目の回路の送信信号発生器121からの出力信号は送信クロックで駆動されサンプリング周波数が2f0[Hz]よりも高く設定されたkビットの第i−2のアナログ−ディジタル変換器122でディジタル変換しf0[Hz]以上をカットするIIRフィルタ123に入力し、近接漏話量演算部i−1(符号124)および近接漏話量演算部i−2(符号125)の基準信号とする。第1−1のアナログ−ディジタル変換器105の出力を近接漏話量演算部i−1(符号124)の入力信号とする。このとき近接漏話量演算部i−1(符号124)の入力信号に含まれる主信号と、基準信号との間には相関がないため、近接漏話量演算部i−1(符号124)において、基準信号と入力信号との間で自己相関値を求めることにより近端漏話のみが検出され、一つのインパルスに対するサンプル値系列に対するそれぞれの重みが求まる。近接漏話量演算部i−1(符号124)の基準信号にこれらの重みを乗じ、これに他の回路jの近接漏話量演算部j−1(符号124)の出力結果を加算器126により加算し、その加算結果を近接漏話量演算部1−1の出力に加算器114により加算し、その加算結果を第1−2のディジタル−アナログ変換器115に供給する。このようにして、第一段目の近端漏話がキャンセルされる。
次に、第i−2のアナログ−ディジタル変換器122の出力をIIRフィルタ123によってf0[Hz]以上をカットした信号を近接漏話量演算部i−2(符号125)の基準信号とする。また、第1−2段目の減算器106の出力を近接漏話量演算部i−2(符号125)の入力信号となる。
ここで、第i番目の送信信号と第一の受信主信号との間には相関がないため、近接漏話量演算部i−2(符号125)において、基準信号と入力信号との間で自己相関値を求めることにより近端漏話のみが検出され、一つのインパルスに対するサンプル値系列に対するそれぞれの重みが求まる。近接漏話量演算部i−2(符号125)の基準信号にこれらの重みを乗じ、これに他の回路jの近接漏話量演算部j−2の出力結果を加算器127により加算し、この加算結果を第1−2段目の減算器106に供給する。このようにして、第二段目の近端漏話がキャンセルされる。
最後に遠端漏話キャンセラの構成について述べる。
遠端漏話キャンセラは、エコー・近端漏話キャンセラとデジタル−アナログ変換器108との間に配置される。従って、アナログ自動利得制御アンプおよびエコーキャンセラおよび近端漏話キャンセラによってケーブルの損失特性が補償され、エコーおよび近端漏話による雑音が除去された後、遠端漏話を除去する。
ここで、遠端漏話を除去すべき主信号に対して、遠端漏話を除去するための基準信号には、EL(equal level)−遠端漏話によって生じた主信号成分が含まれている。従って一度に遠端漏話による雑音を除去することは出来ない。ここではL段で構成される遠端漏話キャンセラを採用する。但し、図4には、1段の遠端漏話キャンセラのうちの遠端漏話量演算部133及び減算器107のみを示す。
図5は、一段の遠端漏話キャンセラの全体の構成を示す。以下、図5を参照して、一段の遠端漏話キャンセラの構成を述べる。
ここでは、遠端漏話の影響を受けた信号源が4つあるとして述べる。
第一の主信号200に対して、まず一定周期の遅延を持つ遅延回路(Finite Delay;FD)201が挿入される。次に、第一段目の遠端漏話量演算部1−1(符号133)の出力を減算する1−4の減算器107が設けられる。1−4の減算器107の出力は予測器1−1(符号204)の入力信号となる。予測器1−1(符号204)においては過去の主信号のサンプル値系列を基に次に現れると予測されるM値のサンプル値を前もって計算する。そして、予測器1−1(符号204)への入力と最も近いサンプル値を出力として選択する。次に減算器1−5(符号205)において予測器1−1(符号204)の入力と出力の差を求め、第一段目の遠端漏話量演算部1−1(符号133)の誤差信号入力とする。次に第2の主信号206、第3の主信号207、第4の主信号208、それぞれについて予測器i−2(符号209)によって主信号成分と想定される信号が出力される。これらの信号は加算器1−2(符号210)によって加算され、遠端漏話量演算部1−1(符号133)の基準信号となる。遠端漏話量演算部1−1(符号133)においては、基準信号と入力誤差信号との間で自己相関値を求めることにより、一つのインパルスに対するサンプル値系列に対するそれぞれの重みが求まる。遠端漏話量演算部1−1(符号133)の基準信号にこれらの重みを乗じ、減算器107に与える。これにより、まず第1−1段目の遠端漏話がキャンセルされる。
第2の主信号206に対する、遠端漏話量演算部2−1の基準信号は第1の主信号200、第3の主信号207および第4の主信号208となる。
第3の主信号207に対する、遠端漏話量演算部3−1の基準信号は第1の主信号200、第2の主信号206および第4の主信号208となる。
第4の主信号208に対する、遠端漏話量演算部4−1の基準信号は第1の主信号200、第2の主信号206および第3の主信号207となる。
これらの遠端漏話量演算部i−1の構成は遠端漏話量演算部1−1と同様である。
以上の様に構成された遠端漏話キャンセラを直列に多段接続し必要とする遠端漏話キャンセル量を確保する。
最後に、受信信号の基準クロックを再生するためのPLL回路135等のタイミング抽出回路が設けられる。
[理論]
1.伝達関数の表関数f(t)をエコーキャンセラ又は近端漏話キャンセラのループの内部に持つ場合
図6に示すごとく伝達関数の表関数f(t)をエコーキャンセラ又は近端漏話キャンセラのループの内部に持つ時、送信回路から受信回路へのエコーもしくは近端漏話のインパルス応答がh(t)で表され、エコーキャンセラ又は近端漏話キャンセラのインパルス応答がh'(t)である時、f(t)(h(t)−h'(t))=0となるようにインパルス応答h'(t)が与えられる。
1.伝達関数の表関数f(t)をエコーキャンセラ又は近端漏話キャンセラのループの内部に持つ場合
図6に示すごとく伝達関数の表関数f(t)をエコーキャンセラ又は近端漏話キャンセラのループの内部に持つ時、送信回路から受信回路へのエコーもしくは近端漏話のインパルス応答がh(t)で表され、エコーキャンセラ又は近端漏話キャンセラのインパルス応答がh'(t)である時、f(t)(h(t)−h'(t))=0となるようにインパルス応答h'(t)が与えられる。
2.第1段目のエコーキャンセラの構成例
図7に第1段目のエコーキャンセラの構成例を示す。
図7に第1段目のエコーキャンセラの構成例を示す。
送信信号発生器110によって発生されたM値符号は遅延補正回路Dx128によって遅延を加えられた後、低域通過フィルタ129によって、主信号の繰り返し周波数以下に帯域が制限され、ハイブリッド回路130を介して、伝送路131に送出される。また、送信信号発生器110の出力は第一のアナログ−ディジタル変換器111によって、ディジタル信号に変換され、IIRフィルタ112によってf0[Hz]以上の成分がカットされる。
他方、受信信号132は、ハイブリッド回路130を介して受信回路に送られ第1−1のアナログ−ディジタル変換器105によってディジタル信号に変換される。送信側ディジタル信号は一サンプリング周期毎に遅延回路D141によってシフトされる。そして、IIRフィルタ112の出力とそれぞれの遅延回路D(符号141)の出力と、受信信号132の自己相関が計算され、その長時間平均値が記憶素子A0〜An-1(符号142)に記憶される。それぞれの遅延回路D(符号141)の出力に記憶素子A0〜An-1(符号142)に記憶されている自己相関値を乗算器143により乗じ、加算器144によって加算した結果をデジタル−アナログ変換器115によりディジタル−アナログ変換しカットオフ周波数がf0[Hz]のアナログ低域通過フィルタ116によってアナログ信号に戻し、第1−1段目の減算器102により受信信号から減じることによりエコーがキャンセルされる。ここで、自己相関値の演算と、自己相関値の乗算との間では乗算の方が1遅延素子分遅延を短くする。すなわち、D/A変換によって発生する遅延を補正する。また、第1−1のA/D変換器105が適正タイミングでサンプリングするためDPLL(Digital Phase-Locked Loop)回路145が備えられる。
3.DPLLの動作原理
第1−1のアナログ−デジタル変換器105のサンプリング周波数は2f0[Hz]である。ここで、駆動周波数は2f0・k[Hz]である(ここで、kはA/D変換器のビット数)。また、逆相のクロックを用いることが出来る。このため、サンプリング位置は2k点得られる。DPLLは記憶素子A0〜An-1に記憶される自己相関値の演算において、最も相関が高くなる点をサンプリング位置と決定する。
第1−1のアナログ−デジタル変換器105のサンプリング周波数は2f0[Hz]である。ここで、駆動周波数は2f0・k[Hz]である(ここで、kはA/D変換器のビット数)。また、逆相のクロックを用いることが出来る。このため、サンプリング位置は2k点得られる。DPLLは記憶素子A0〜An-1に記憶される自己相関値の演算において、最も相関が高くなる点をサンプリング位置と決定する。
4.二段目のエコーキャンセラの動作原理
図8に第2段目のエコーキャンセラの構成例を示す。
図8に第2段目のエコーキャンセラの構成例を示す。
送信信号発生器110によって発生されたM値符号は第一のアナログ−ディジタル変換器111によって、ディジタル信号に変換され、IIRフィルタ112によってf0[Hz]以上の成分がカットされる。
他方、主信号151は、第1−1のアナログ−ディジタル変換器105によってディジタル信号に変換された信号である。送信側ディジタル信号152は一サンプリング周期毎に遅延回路D(符号153)によってシフトされる。そして、IIRフィルタ112の出力及びそれぞれの遅延回路(符号153)の出力と、主信号151の自己相関が計算され、その長時間平均値が記憶素子B0〜Bn-1(符号154)に記憶される。IIRフィルタ112およびそれぞれの遅延回路D(符号153)の出力に記憶素子B0〜Bn-1(符号154)に記憶されている自己相関値を乗算器155により乗じ、加算器156によって加算した結果を、減算器106により主信号151から減じることによりエコーがキャンセルされる。ここで、自己相関値の演算と、自己相関値の乗算との間では同一IIRおよび遅延素子の出力を用いる。つまり、例えば、IIRフィルタ112の出力を用いてA0の自己相関値を求めるのと同時に、IIRフィルタ112の出力を第1番目の乗算器の入力として用いる。同様に、1番目の遅延回路の出力を用いてA1の自己相関値を求めるのと同時に、1番目の遅延回路の出力を第2番目の乗算器の入力として用いる。
5.二段階のエコーキャンセラの動作原理
今、送信信号のピークレベルを基準レベルとする。ここで、伝送路の損失をL[dB at f0](f0は伝送信号の基本繰り返し周波数)とする。また、ハイブリッド回路130による挿入損失をH[dB]とする。更に、インピーダンスマッチングを取るためのパッド101により挿入損失をP[dB]とする。また、第1−1段目の減算器102の入力点でのエコーの量をZ[dB]とする。そして、伝送損失を補償する等化器103および自動利得制御アンプ104の総合利得をA[dB]とする。
今、送信信号のピークレベルを基準レベルとする。ここで、伝送路の損失をL[dB at f0](f0は伝送信号の基本繰り返し周波数)とする。また、ハイブリッド回路130による挿入損失をH[dB]とする。更に、インピーダンスマッチングを取るためのパッド101により挿入損失をP[dB]とする。また、第1−1段目の減算器102の入力点でのエコーの量をZ[dB]とする。そして、伝送損失を補償する等化器103および自動利得制御アンプ104の総合利得をA[dB]とする。
ここで、エコーキャンセラからのキャンセル量をX[dB]とする。またエコーキャンセラはある前もって定められた時定数により、エコー量がキャンセルされる度合いにより、自動利得制御アンプ104への入力信号は次第に主信号成分のみに近づいてゆく。このことにより、自動利得制御アンプの増幅量は希望する値に漸近してゆく。ここで、エコーキャンセラに帰還する第1−1のアナログ−ディジタル変換器105からの帰還量がある定められた値以下(ここでは一端収束させるすなわち誤差量を殆ど0とする)となった場合、系は安定したと見なす。この時kビットでは十分なダイナミックレンジが確保出来ないためエコーに関するインパルスレスポンスh(t)と、エコーキャンセラのインパルスレスポンスh'(t)の間には恒常的な補正誤差が発生する。この様子を図9に示す。
従って、この補正誤差を第二段目のエコーキャンセラによって取り除く。
自動利得制御アンプ104のダイナミックレンジを50[dB]とすると、第1−2のディジタル−アナログ変換器115のダイナミックレンジはピーク値において53[dB]確保出来る。ここで、ハイブリッド回路130のエコー抑圧量を15[dB]とするとS/Nはピークツーピーク比で11[dB]確保できる。すなわち、主信号のピーク値と雑音のピーク値の比は3.54対1となる。この残存分を第二段目のエコーキャンセラによって取り除く。
6.遠端漏話キャンセラの原理(1)
ここでは、図5において、対向装置の回路1の送信信号を止め(このとき回路1の自動利得制御アンプおよびエコーキャンセラ、近端漏話キャンセラの設定値は一時保存したままで動作させる)、回路2〜4に信号を発生させる。この状態を図10に示す。受信回路において、回路2〜4の信号和を求め、回路1との間で一定期間自己相関を求め、遠端漏話キャンセラの各項の相関係数を算出する。算出結果は記憶回路に記憶する。回路2においては対向装置の回路2の送信信号を止め(このとき回路2の自動利得制御アンプおよびエコーキャンセラ、近端漏話キャンセラの設定値は一時保存したままで動作させる)、回路1、3、4に信号を発生させ、受信回路において、回路1、3、4の信号和を求め、回路2との間で一定期間自己相関を求め、遠端漏話キャンセラの各項の相関係数を算出する。算出結果は記憶回路に記憶する。以下同様にして回路毎の遠端漏話キャンセラの各項の相関係数を算出する。
ここでは、図5において、対向装置の回路1の送信信号を止め(このとき回路1の自動利得制御アンプおよびエコーキャンセラ、近端漏話キャンセラの設定値は一時保存したままで動作させる)、回路2〜4に信号を発生させる。この状態を図10に示す。受信回路において、回路2〜4の信号和を求め、回路1との間で一定期間自己相関を求め、遠端漏話キャンセラの各項の相関係数を算出する。算出結果は記憶回路に記憶する。回路2においては対向装置の回路2の送信信号を止め(このとき回路2の自動利得制御アンプおよびエコーキャンセラ、近端漏話キャンセラの設定値は一時保存したままで動作させる)、回路1、3、4に信号を発生させ、受信回路において、回路1、3、4の信号和を求め、回路2との間で一定期間自己相関を求め、遠端漏話キャンセラの各項の相関係数を算出する。算出結果は記憶回路に記憶する。以下同様にして回路毎の遠端漏話キャンセラの各項の相関係数を算出する。
7.遠端漏話キャンセラの原理(2)
図11において、遠端漏話源221は、予測器予測器(1)(符号209)において、過去のサンプル系列から現在のN値の取るべきサンプル値が予測される。そして、遠端漏話源の現在のサンプル値と最も近い値が選択され、遠端漏話源221の振幅のサンプル値として決定される。
図11において、遠端漏話源221は、予測器予測器(1)(符号209)において、過去のサンプル系列から現在のN値の取るべきサンプル値が予測される。そして、遠端漏話源の現在のサンプル値と最も近い値が選択され、遠端漏話源221の振幅のサンプル値として決定される。
一方、主信号222は遅延回路FD(符号201)によって遅延され、減算器107によって遠端漏話成分が除去される。そして、予測器(2)(符号204)において、過去のサンプル系列から現在のN値の取るべきサンプル値が予測される。そして、主信号222の現在のサンプル値と最も近い値が選択され、主信号222の振幅のサンプル値として決定される。更に、予測器(2)(符号204)の入力の主信号と決定された予測値とが比較され、減算器205によって誤差信号223が検出される。次に、予測器(1)(符号209)の出力である遠端漏話源の振幅のサンプル値と誤差信号223の間で一定期間自己相関を求め、遠端漏話量演算部133の各項の相関係数を算出する。算出結果は記憶回路C0〜Cn-1(符号224)に記憶される。遅延素子D(符号225)によってそれぞれ遅延された遠端漏話源のサンプル値と各項の相関係数を乗算器226により乗じ、この乗算結果を加算器227により加算し、ク遠端漏話228のサンプル値系列を生成し、減算器107によって主信号222から円端漏話228を除去する。
8.予測器の原理
予測器204、209はそれぞれK段のFFT(Fast Fourier Transform)部およびK段のIFFT(Inverse Fast Fourier Transform)で構成され、まず、予測器の入力を高速フーリエ変換することにより基本周波数成分を抽出する。ここで、入力波形は極性ビットを機械的に交互に反転させたものである。また入力の振幅の中心値を追跡する様演算する。予測値を求める時には、高速逆フーリエ変換を行い、それぞれ期待されるM値分の振幅を求める。そして、入力の値に最も近い値を予測結果として出力する。高速フーリエ変換および逆高速フーリエ変換の動作原理を図12に示す。図12に示すように過去のサンプル値より基本周波数成分を有する正弦波を求め、その正弦波の現在及び将来のサンプル値を予測する。
予測器204、209はそれぞれK段のFFT(Fast Fourier Transform)部およびK段のIFFT(Inverse Fast Fourier Transform)で構成され、まず、予測器の入力を高速フーリエ変換することにより基本周波数成分を抽出する。ここで、入力波形は極性ビットを機械的に交互に反転させたものである。また入力の振幅の中心値を追跡する様演算する。予測値を求める時には、高速逆フーリエ変換を行い、それぞれ期待されるM値分の振幅を求める。そして、入力の値に最も近い値を予測結果として出力する。高速フーリエ変換および逆高速フーリエ変換の動作原理を図12に示す。図12に示すように過去のサンプル値より基本周波数成分を有する正弦波を求め、その正弦波の現在及び将来のサンプル値を予測する。
高速フーリエ変換の基となる離散フーリエ変換は下式で表される。
9.アナログ自動利得制御回路の動作原理
アナログ自動利得制御(AGC)回路の構成例を図13に示す。ハイブリッドからの入力信号を十分なるリターンロスを確保するために、まず、パッドによって終端する。このときパッドの構成は、抵抗もしくは電子回路で構成される。次に、最大伝送距離の1/2に相当するケーブルの損出/周波数特性の逆特性を有する波形等化器によって入力波形を等化する。そして、双極性を有する自動利得制御回路に入力する。自動利得制御アンプは伝送距離が最大伝送距離の1/2未満の場合には、等化器が過補正となっているため、低周波で利得を有し、高周波で損失を発生させ、ケーブル特性を、等化器および自動利得制御アンプ双方の特性によって補償する。また、自動利得制御アンプは伝送距離が最大伝送距離の1/2を超える場合には、高周波において利得を有する特性を示し、伝送路の長さに対応して、ケーブル特性を補償し損失/周波数特性を常にフラットになるよう制御する。このとき、自動利得制御アンプの制御情報は、自動利得制御アンプの出力信号のピーク値である。
アナログ自動利得制御(AGC)回路の構成例を図13に示す。ハイブリッドからの入力信号を十分なるリターンロスを確保するために、まず、パッドによって終端する。このときパッドの構成は、抵抗もしくは電子回路で構成される。次に、最大伝送距離の1/2に相当するケーブルの損出/周波数特性の逆特性を有する波形等化器によって入力波形を等化する。そして、双極性を有する自動利得制御回路に入力する。自動利得制御アンプは伝送距離が最大伝送距離の1/2未満の場合には、等化器が過補正となっているため、低周波で利得を有し、高周波で損失を発生させ、ケーブル特性を、等化器および自動利得制御アンプ双方の特性によって補償する。また、自動利得制御アンプは伝送距離が最大伝送距離の1/2を超える場合には、高周波において利得を有する特性を示し、伝送路の長さに対応して、ケーブル特性を補償し損失/周波数特性を常にフラットになるよう制御する。このとき、自動利得制御アンプの制御情報は、自動利得制御アンプの出力信号のピーク値である。
10.オーバーサンプリング
ここでは、全てのデジタル系におけるサンプリング周波数を送受信信号の基本周波数f0[Hz]の二倍よりも高いfs[Hz]に設定する。このことによりサンプル位置によらず原信号が再生される。ここで帯域幅がW=fsの理想的な低域通過フィルタのインパルス応答関数は下式に示す標本化関数により表される。
ここでは、全てのデジタル系におけるサンプリング周波数を送受信信号の基本周波数f0[Hz]の二倍よりも高いfs[Hz]に設定する。このことによりサンプル位置によらず原信号が再生される。ここで帯域幅がW=fsの理想的な低域通過フィルタのインパルス応答関数は下式に示す標本化関数により表される。
[システム設計例]
10Gbpsのディジタル信号を4ペアのメタリック線を用い8値伝送で100mを伝送する場合を想定し、以下システム設計を行う。
10Gbpsのディジタル信号を4ペアのメタリック線を用い8値伝送で100mを伝送する場合を想定し、以下システム設計を行う。
・伝送損失:50[dB](417[MHz]において)
・ハイブリッド挿入損失:3.5[dB]×2=7[dB](417[MHz]において)
・Total損失:57[dB](417[MHz]において)
・8値伝送における信号のピークツーミニマム比:12[dB](図15参照)
・所用Smin/Nmax(Power比)≧14.5[dB](10-6の所要エラーレートにおいて)
・各雑音源へのSmin/Nmax割り振り:19[dB]@417[MHz](エコー、近端漏話、遠端漏話に対して当分に配分)
[問題点]
ここで、動作限界が10[GHz]のLSIを用いると仮定すると、ビット数10ビットでサンプリング周波数が1[GHz]、すなわち10ビット×1[GHz]=10Gbpsとなる。ここで、サンプル周波数は厳密にはオーバーサンプリングを行うため2(417×5/4)=1.0425[GHz]とする。
・ハイブリッド挿入損失:3.5[dB]×2=7[dB](417[MHz]において)
・Total損失:57[dB](417[MHz]において)
・8値伝送における信号のピークツーミニマム比:12[dB](図15参照)
・所用Smin/Nmax(Power比)≧14.5[dB](10-6の所要エラーレートにおいて)
・各雑音源へのSmin/Nmax割り振り:19[dB]@417[MHz](エコー、近端漏話、遠端漏話に対して当分に配分)
[問題点]
ここで、動作限界が10[GHz]のLSIを用いると仮定すると、ビット数10ビットでサンプリング周波数が1[GHz]、すなわち10ビット×1[GHz]=10Gbpsとなる。ここで、サンプル周波数は厳密にはオーバーサンプリングを行うため2(417×5/4)=1.0425[GHz]とする。
ここで、ディジタルフィルタの設計に双一次z変換を用いると仮定すると、S平面の虚軸と左半平面は、z平面の単位円内に写像される。このときS=jΩとz=ejωTの対応は
また、10ビットはダイナミックレンジが1024ステップとなり、ケーブルの伝送損失と開口度を対応させると
開口度
10ビットのリニアコーデックの場合、量子化ステップ数は1024となる。このとき8値伝送を想定すると、最小振幅の時の開口度は、信号の減衰に応じて次のように対応する。
開口度
10ビットのリニアコーデックの場合、量子化ステップ数は1024となる。このとき8値伝送を想定すると、最小振幅の時の開口度は、信号の減衰に応じて次のように対応する。
開口度:113step/1値(損失が0[dB]において)
11step/1値(損失が20[dB]において)
1step/1値(損失が40[dB]において)
となり、40[dB]を一度にカバーすることは出来ない。このため上記システム設計例を満足することは、ディジタル回路一段では困難である。
11step/1値(損失が20[dB]において)
1step/1値(損失が40[dB]において)
となり、40[dB]を一度にカバーすることは出来ない。このため上記システム設計例を満足することは、ディジタル回路一段では困難である。
[必要エコー抑圧量]
図16に必要なエコー抑圧量の算出結果を示す。この結果、73[dB]程度のエコー抑圧量が必要となる。しかしながら、上記開口度の計算結果より、ディジタル回路一段では困難である。
図16に必要なエコー抑圧量の算出結果を示す。この結果、73[dB]程度のエコー抑圧量が必要となる。しかしながら、上記開口度の計算結果より、ディジタル回路一段では困難である。
[解決手段]
エコーキャンセラのループの中に、伝送路損失を補正するための、等化器および自動利得制御増幅器を含むことにより、エコーキャンセラが初期状態ではエコーが多く、信号は雑音に埋もれているため、自動利得制御アンプのゲインは小さくなるが、次第にエコーキャンセラが初期トレーニングを完了するにつれエコーを適正にキャンセルするため、自動利得制御アンプも適正点で動作する。
エコーキャンセラのループの中に、伝送路損失を補正するための、等化器および自動利得制御増幅器を含むことにより、エコーキャンセラが初期状態ではエコーが多く、信号は雑音に埋もれているため、自動利得制御アンプのゲインは小さくなるが、次第にエコーキャンセラが初期トレーニングを完了するにつれエコーを適正にキャンセルするため、自動利得制御アンプも適正点で動作する。
また、一段目のエコーキャンセラは、自動利得制御アンプにおける信号の開口度を確保することを目的として抑圧量を制限し、エコーキャンセラを直列に多段接続することにより所望のエコーキャンセル量を確保する。
近端漏話キャンセラにおいてもエコーキャンセラと同様である。
[従来方式との比較]
従来、エコーキャンセラは、線路等化器の前段に挿入されていた(エコーキャンセラ技術、日本工業技術センター、昭和61年12月20日発行 第7章)。このため、エコーキャンセラのA/D変換器は16ビットさらには32ビットと極めてきめ細かい量子化が要求されていた。一方、エコーキャンセラ回路を二段構成にし、第一段目において、線路等化器が飽和しない程度に粗くキャンセルし、二段で高精度にキャンセルする回路構成が提案されている。本発明では、一段目のエコーキャンセラ回路又は近端漏話キャンセラ回路の系の内部に線路等化器および自動利得制御回路を組み込むことにより、少ない量子化ステップ数で、自動利得制御回路を飽和させること無しに、信号の開口度を確保した後、必要な雑音キャンセル量を達成する。そして、このために、エコーキャンセラ又は近端漏話キャンセラを直列に多段接続する。また、一段目の雑音キャンセラはディジタル信号処理した後、アナログ信号に戻した後、アナログ信号による雑音キャンセルを行うことにより、雑音が除去された主信号が波形等化器および自動利得制御回路に入力されるため、自動利得制御回路を適正動作させることが可能となっている。更に、エコーキャンセル量と他の回路の近端漏話キャンセル量の重ね合わせを求めることにより、回路構成を削減している。更に、雑音量の大きいエコーおよび近端漏話をキャンセルした後に雑音量の小さい遠端漏話をキャンセルする。
従来、エコーキャンセラは、線路等化器の前段に挿入されていた(エコーキャンセラ技術、日本工業技術センター、昭和61年12月20日発行 第7章)。このため、エコーキャンセラのA/D変換器は16ビットさらには32ビットと極めてきめ細かい量子化が要求されていた。一方、エコーキャンセラ回路を二段構成にし、第一段目において、線路等化器が飽和しない程度に粗くキャンセルし、二段で高精度にキャンセルする回路構成が提案されている。本発明では、一段目のエコーキャンセラ回路又は近端漏話キャンセラ回路の系の内部に線路等化器および自動利得制御回路を組み込むことにより、少ない量子化ステップ数で、自動利得制御回路を飽和させること無しに、信号の開口度を確保した後、必要な雑音キャンセル量を達成する。そして、このために、エコーキャンセラ又は近端漏話キャンセラを直列に多段接続する。また、一段目の雑音キャンセラはディジタル信号処理した後、アナログ信号に戻した後、アナログ信号による雑音キャンセルを行うことにより、雑音が除去された主信号が波形等化器および自動利得制御回路に入力されるため、自動利得制御回路を適正動作させることが可能となっている。更に、エコーキャンセル量と他の回路の近端漏話キャンセル量の重ね合わせを求めることにより、回路構成を削減している。更に、雑音量の大きいエコーおよび近端漏話をキャンセルした後に雑音量の小さい遠端漏話をキャンセルする。
本発明は、例えば、双方向多重デジタル伝送方式に適用することができる。
102 減算器
103 20dB等化器
104 ±20dB自動利得制御増幅器
105 アナログ−デジタル変換器
106 減算器
107 減算器
113 エコー量演算部1−1
114 加算器
115 デジタル−アナログ変換器
116 低域通過フィルタ
117 エコー量演算部
124 近端漏話量演算部
125 近端漏話量演算部
133 遠端漏話量演算部
204 予測器
205 減算器
103 20dB等化器
104 ±20dB自動利得制御増幅器
105 アナログ−デジタル変換器
106 減算器
107 減算器
113 エコー量演算部1−1
114 加算器
115 デジタル−アナログ変換器
116 低域通過フィルタ
117 エコー量演算部
124 近端漏話量演算部
125 近端漏話量演算部
133 遠端漏話量演算部
204 予測器
205 減算器
Claims (9)
- 受信信号から予測エコー信号を減算する減算器と、
前記減算器の出力信号を等化する等化器と、
前記減算器の出力信号のレベルを所定値にする自動利得制御増幅器と、
前記減算器から出力され、前記自動利得制御増幅器及び前記等化器を通った信号と送信信号を基に前記予測エコー信号を生成するエコー量演算部と、
を備えることを特徴とするエコーキャンセラ。 - 請求項1に記載のエコーキャンセラにおいて、
前記減算器、前記自動利得制御増幅器及び前記等化器はアナログ回路であり、前記エコー量演算部はデジタル回路であり、
前記エコー量演算部の出力端子と前記減算器の入力端子との間にデジタル−アナログ変換器を備え、
前記自動利得制御増幅器の出力端子と前記エコー量演算部の入力端子との間にアナログ−デジタル変換器を備えることを特徴とするエコーキャンセラ。 - 請求項2に記載のエコーキャンセラと、
前記デジタル−アナログ変換器及び前記アナログ−デジタル変換器により生じる遅延時間だけ前記送信信号を遅延させる遅延回路を備えることを特徴とする双方向伝送方式。 - 請求項2に記載のエコーキャンセラと、
前記アナログ−デジタル変換器の出力信号と他チャンネルの送信号を基に予測近端漏話信号を生成する近端漏話量演算部と、
を備え、
前記減算器は前記受信信号から前記予測エコー信号及び前記予測近端漏話信号を減算することを特徴とする受信回路。 - 請求項2に記載のエコーキャンセラにおいて、
前記アナログ−デジタル変換器の出力信号から第2の予測エコー信号を減算する第2の減算器と、
前記第2の減算器の出力信号と前記送信号を基に前記第2の予測エコー信号を生成する第2のエコー量演算部と、
を更に備えることを特徴とするエコーキャンセラ。 - 請求項5に記載のエコーキャンセラと、
前記第2の減算器の出力信号と前記他チャンネルの前記送信信号を基に第2の予測近端漏話信号を生成する第2の近端漏話量演算部と、
を備え、
前記アナログ−デジタル変換器の出力信号から前記第2の予測エコー信号及び前記第2の予測近端漏話信号を減算することを特徴とする受信回路。 - 請求項6に記載の受信回路において、
遠端漏話をキャンセルする1段以上の遠端漏話キャンセラを更に備えることを特徴とする受信回路。 - 請求項7に記載の受信回路において、
前記遠端漏話キャンセラは、
前記第2の減算器の出力信号から予測遠端漏話信号を減算する第3の減算器と、
前記第3の減算器の出力信号を基に予測主信号を生成する予測器と、
前記予測主信号から前記第3の減算器の出力信号を減算する第4の減算器と、
前記他チャンネルの主信号を基に前記他チャンネルの予測主信号を生成する第2の予測器と、
前記第4の減算器の出力信号と前記他チャンネルの予測主信号を基に前記予測遠端漏話信号を生成する遠端漏話量演算部と、
を備えることを特徴とする受信回路。 - 受信信号から予測遠端漏話信号を減算する第1の減算器と、
前記第1の減算器の出力信号を基に予測主信号を生成する第1の予測器と、
前記予測主信号から前記第3の減算器の出力信号を減算する第2の減算器と、
前記他チャンネルの主信号を基に前記他チャンネルの予測主信号を生成する第2の予測器と、
前記第2の減算器の出力信号と前記他チャンネルの予測主信号を基に前記予測遠端漏話信号を生成する遠端漏話量演算部と、
を備えることを特徴とする遠端漏話キャンセラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003328375A JP2005094648A (ja) | 2003-09-19 | 2003-09-19 | エコーキャンセラ、双方向伝送方式及び受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003328375A JP2005094648A (ja) | 2003-09-19 | 2003-09-19 | エコーキャンセラ、双方向伝送方式及び受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005094648A true JP2005094648A (ja) | 2005-04-07 |
Family
ID=34457970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003328375A Withdrawn JP2005094648A (ja) | 2003-09-19 | 2003-09-19 | エコーキャンセラ、双方向伝送方式及び受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005094648A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115189786A (zh) * | 2021-04-02 | 2022-10-14 | 瑞昱半导体股份有限公司 | 用来测量待测装置的噪声的方法以及测量设备 |
-
2003
- 2003-09-19 JP JP2003328375A patent/JP2005094648A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115189786A (zh) * | 2021-04-02 | 2022-10-14 | 瑞昱半导体股份有限公司 | 用来测量待测装置的噪声的方法以及测量设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6934387B1 (en) | Method and apparatus for digital near-end echo/near-end crosstalk cancellation with adaptive correlation | |
EP1202469B1 (en) | Echo canceler and echo path estimating method | |
US20080159448A1 (en) | System and method for crosstalk cancellation | |
JP4455015B2 (ja) | キャンセラ回路及び制御方法 | |
CA2259609A1 (en) | Frequency domain signal reconstruction in sampled digital communications systems | |
US7843859B1 (en) | Analog echo canceller with filter banks | |
JPS61112449A (ja) | デ−タ伝送システム | |
EP0528436A2 (en) | Jitter compensating device for echo canceller | |
US4769808A (en) | Method of cancelling echoes in full-duplex data transmission system | |
US8270394B1 (en) | Method and apparatus for reducing an interference signal in a communication system | |
US4272648A (en) | Gain control apparatus for digital telephone line circuits | |
US7016487B1 (en) | Digital echo cancellation device | |
JP2005094648A (ja) | エコーキャンセラ、双方向伝送方式及び受信回路 | |
EP3190757A1 (en) | Multi-tones narrow band rf noise elimination through adaptive algorithm | |
CN101567710B (zh) | 可消除回音及串音的接收装置及其相关接收方法 | |
EP1133066A1 (en) | Transmitter/receiver | |
JP3902498B2 (ja) | イメージ信号抑圧装置 | |
JPH01129623A (ja) | エコーキヤンセラ | |
JP3108812B2 (ja) | 自動利得制御回路及びトレーニング方法 | |
JP3419130B2 (ja) | エコーキャンセラ装置 | |
JPH07303067A (ja) | エコーキャンセラ | |
US7286621B1 (en) | Reception method and receiver array for a duplex transmission system | |
KR880001981B1 (ko) | 반향제거기 | |
JP2609735B2 (ja) | 送受信装置に使用される初期引き込み装置 | |
JP3110091B2 (ja) | ジッタ補償装置のトレーニング方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |