JP2005094321A - リーダライタ - Google Patents

Abstract

【課題】 アンテナ定数が異なる複数規格のデータキャリアとの通信を可能とし、かつデータキャリアとリーダライタとの通信距離の変動に対しても常に正常な通信を確保する。
【解決手段】 リーダライタ１は、レスポンスパケットを受信するまでの期間、すなわち受信開始タイミングまでの期間では、常にＣＰＵ３によりＤ／Ａコンバータ１５の出力電圧を制御して常に基準電圧Ｇを変化させ、前記レスポンスパケットを受信すると、スタートオブフレーム期間中に、同様に基準電圧Ｇを変化させ、変化させている基準電圧Ｇの中で、入出力ポート６において正常な連続データが読み取られる動作点、すなわち、２値化回路１２が正常に動作しており、この結果、正常な２値化信号Ｈが得られている動作点となる電圧を認識するとともに、ＣＰＵ３にてラッチ１４の出力であるＤ／Ａコンバータ入力信号Ｊを固定し、Ｄ／Ａコンバータ１５の出力電圧をこの電圧に設定する。
【選択図】 図１

Description

本発明は、非接触ＩＣカードなどのデータキャリアとの間で無線通信によりデータの送受信を行うリーダライタに関するものである。

従来のリーダライタについて図３および図４を参照しながら説明する。

図３は従来のリーダライタの回路構成を示すブロック図である。

図３において、リーダライタ１とデータキャリア２０との無線通信は、リーダライタアンテナ１０とデータキャリアアンテナ２１との間で行われる。リーダライタ１からデータキャリア２０へはデータキャリアを動作させるコマンドデータを含むコマンドパケットが送信され、データキャリア２０からリーダライタ１へはコマンド実行結果のデータを含むレスポンスパケットが送信される。

データキャリア２０は、データキャリアアンテナ２１とデータキャリア回路２２とにより構成されており、データキャリア回路２２のアンテナ接続端子にデータキャリアアンテナ２１が接続されている。データキャリア回路２２は、データキャリアアンテナ２１で受信したコマンドパケットの内容を判別して実行する。データキャリア回路２２は、実行結果に対するレスポンスパケットを生成し、データキャリアアンテナ２１より送信する。

一方、リーダライタ１は、特許文献１にも記載されているように、マイクロコンピュータ２とその周辺回路で構成される。マイクロコンピュータ２は、少なくともＣＰＵ（Central Processing Unit）３と、メモリ４と、入出力ポート６とを含んでおり、これらはすべてバス５で接続されている。また、図３において、７は変調回路、８はアンプ、９は同調回路、１１は検波回路、１２は２値化回路、１３は定電圧電源である。

まず、リーダライタ１における送信回路部の動作を説明する。

ＣＰＵ３で生成された送信データは、入出力ポート６から変調信号Ｂとして出力される。同時に、入出力ポート６から本例では１３.５６ＭＨｚのキャリア信号Ａを出力する。変調回路７では、変調信号Ｂによりキャリア信号Ａを変調し、変調回路出力信号Ｃを出力する。アンプ８は、さらに変調回路出力信号Ｃを増幅し、最終の送信信号レベルである送信信号Ｄを出力する。同調回路９は送信信号Ｄを受け、リーダライタアンテナ１０から同信号を送信する。

次に、リーダライタ１における受信回路部の受信動作を説明する。

リーダライタアンテナ１０で受信され、同調回路９を通して得られる受信信号Ｅは、検波回路１１にて、本例では８４８ＫＨｚのサブキャリア成分の信号が検波され、検波信号Ｆとなる。すなわち、図４のリーダライタのタイミングマージンがある受信回路動作を示す図に示すように、受信信号Ｅから８４８ＫＨｚ成分の検波信号Ｆを検波する。

検波信号Ｆは、差動増幅器である２値化回路１２に入力され、定電圧電源１３から出力される基準電圧Ｇと電圧レベルを比較される。すなわち、図４に示すように検波信号Ｆと基準電圧Ｇの電圧レベルを比較し、この比較結果出力を２値化信号Ｈとして出力する。

前記２値化信号Ｈは、マイクロコンピュータ２の入出力ポート６より読み込まれる。この読み込み動作は、図４に示すサンプリングタイミングで２値化信号の論理を読み取るものである。前記サンプリングタイミングは、２値化信号Ｈに対して読み取りエラーが発生しないセットアップ時間ｔ_SU、およびホールド時間ｔ_Hが確保されたタイミングとなっている。

入出力ポート６より読み取られたデータは、バス５を通してメモリ４に蓄積される。メモリ４の蓄積データは、バス５を通してＣＰＵ３に送られ、処理および判定が行われる。

前記の一連の動作により、リーダライタ１とデータキャリア２０との無線による双方向通信が行われる。
特開２０００−２５９７８７号公報

前記従来のリーダライタは、データキャリアのアンテナ定数と、リーダライタとデータキャリアとの通信距離とが、特定されたデータキャリアとの通信のみに対応可能なものであった。

すなわち、基準電圧Ｇの値を固定していたため、第１の要因として、データキャリアアンテナ２１のアンテナ定数で変化し、また第２の要因として、リーダライタ１とデータキャリア２０との通信距離で変化する、リーダライタアンテナ１０とデータキャリアアンテナ２１との結合度という、これら第１および第２の要因で決まる検波信号Ｆの検出レベルの変動により、２値化回路１２における２値化動作不良が発生するからである。

これは、図５のリーダライタのタイミングマージンがない受信回路動作を示す図に示すように、前記第１および第２の要因によりリーダライタ１の受信電力が小さくなると、検波信号Ｆの電圧レベルが小さくなり、同図の如く２値化信号Ｈのパルス幅が小さくなる。このため、サンプリング動作のタイミングマージンを示すセットアップ時間ｔ_SU、ホールド時間ｔ_Hも小さくなり、タイミングマージンが許容値を満たさなくなる不具合が発生するためである。

本発明は、前記課題を解決するものであり、アンテナ定数が異なる複数規格のデータキャリアとの通信を可能とし、かつデータキャリアとリーダライタとの通信距離の変動に対しても常に正常な通信を確保するものである。

前記課題を解決するため、本発明は、データキャリアへ無線通信でコマンドパケットを送信し、かつデータキャリアから無線通信でレスポンスパケットを受信するリーダライタであって、レスポンスパケットに含まれるスタートオブフレーム期間中に、リーダライタの受信回路の動作点を調整して、スタートオブフレーム期間後のレスポンスパケットデータがエラーなく受信されるように自動調整する機能を有するようにしたことにより、アンテナ定数が異なる複数規格のデータキャリアとの通信を可能にし、かつデータキャリアとリーダライタとの通信距離の変動に対しても常に正常な通信を確保したものである。

本発明に係るリーダライタによれば、レスポンスパケットに含まれるスタートオブフレーム期間中に、該スタートオブフレーム期間後のレスポンスパケットデータがエラーなく受信されるように、前記受信回路の動作点を調整する手段を備えたことにより、アンテナ定数が異なる複数規格のデータキャリアとの通信が可能となり、かつデータキャリアとリーダライタとの通信距離の変動に対しても常に正常な通信を確保するという優れた効果を奏する。

以下、本発明の実施の形態を図１，図２および図４を参照しながら説明する。なお、図３にて説明した部材に対応する部材には同一符号を付して詳しい説明は省略する。

図１は本発明の実施形態であるリーダライタの回路構成を示すブロック図であって、リーダライタ１とデータキャリア２０との通信は、従来と同様に、リーダライタアンテナ１０とデータキャリアアンテナ２１との間で無線通信により行われる。

データキャリアの構成および動作も従来と同様である。

リーダライタ１は、従来と同様に、マイクロコンピュータ２とその周辺回路で構成される。ただし本実施形態では、マイクロコンピュータ２は、少なくともＣＰＵ３と、メモリ４と、入出力ポート６と、ラッチ１４と、Ｄ／Ａ（デジタル／アナログ）コンバータ１５とを含んでおり、ＣＰＵ３と、メモリ４と、入出力ポート６と、ラッチ１４はすべてバス５で接続されている。

まず、本実施形態のリーダライタ１における送信回路部の動作を説明する。

ＣＰＵ３で生成された送信データは、従来と同様に、入出力ポート６から変調信号Ｂとして出力される。同時に、入出力ポート６から本例では１３.５６ＭＨｚのキャリア信号Ａを出力する。変調回路７では、従来と同様に、変調信号Ｂによりキャリア信号Ａを変調し、変調回路出力信号Ｃを出力する。アンプ８は、従来と同様に、さらに変調回路出力信号Ｃを増幅し、最終の送信信号レベルである送信信号Ｄを出力する。同調回路９は、従来と同様に、送信信号を受け、リーダライタアンテナ１０から同信号を送信する。

次に、本実施形態のリーダライタ１における受信回路部の動作を説明する。

リーダライタアンテナ１０で受信され、同調回路９を通して得られる受信信号Ｅは、検波回路１１にて、本例では８４８ＫＨｚのサブキャリア成分の信号が検波され、検波信号Ｆとなる。すなわち、図４のリーダライタのタイミングマージンがある受信回路動作を示す図に示すように、受信信号Ｅから８４８ＫＨｚ成分の検波信号Ｆを検波する。

検波信号Ｆは、差動増幅器である２値化回路１２に入力され、マイクロコンピュータ２のＤ／Ａコンバータ１５から出力される基準電圧Ｇと比較される。すなわち、図４に示すように検波信号Ｆと基準電圧Ｇの電圧レベルを比較し、比較結果出力を２値化信号Ｈとして出力する。

前記２値化信号Ｈは、マイクロコンピュータ２の入出力ポート６より読み込まれる。すなわち、従来と同様に、図４に示すサンプリングタイミングにより２値化信号の論理を読み取るものである。

入出力ポート６より読み取られたデータは、バス５を通してメモリ４に蓄積される。メモリ５の蓄積データは、バス５を通してＣＰＵ３に送られ、処理および判定が行われる。

本実施形態のリーダライタ１では、基準電圧ＧをＤ／Ａコンバータ１５で生成している。このＤ／Ａコンバータ１５のデジタル入力は、入力がバス５に接続されたラッチ１４の出力である。すなわち、ＣＰＵ３から基準電圧Ｇの設定電圧データをバス５を通してラッチ１４に送信し、この状態でＣＰＵ３がデータセット命令をラッチ１４に出すことにより、ＣＰＵ３によりＤ／Ａコンバータ１５の出力電圧、すなわち基準電圧Ｇを変化させることができる。

次に、本実施形態のリーダライタ１が、アンテナ定数が異なる複数規格のデータキャリアとの通信を可能とし、かつデータキャリアとリーダライタとの通信距離の変動に対しても正常な通信を確保する可能になっていることについて説明する。

図２はデータキャリアからの受信信号の波形を示す図である。同図中の受信信号Ｅおよび検波信号Ｆに示すように、データキャリアからのレスポンスパケットには、同信号の受信開始タイミングから有効データの受信開始タイミングまでの期間であり、かつ１３.５６ＭＨｚキャリアに８４８ＫＨｚサブキャリア成分が連続して含まれるＳＯＦ（Start of Flame）期間が存在する。

本リーダライタ１では、レスポンスパケットを受信するまでの期間、すなわち図２に示す受信開始タイミングまでの期間では、常にＣＰＵ３によりＤ／Ａコンバータ１５の出力電圧を制御して常に基準電圧Ｇを変化させている。

レスポンスパケットを受信すると、前記ＳＯＦ期間中に、同様に基準電圧Ｇを変化させ、変化させている基準電圧Ｇの中で、入出力ポート６において正常な論理”１”の連続データが読み取られる動作点、すなわち、２値化回路１２が正常に動作しており、この結果、正常な２値化信号Ｈが得られている動作点となる電圧を認識するとともに、ＣＰＵ３にてラッチ１４の出力であるＤ／Ａコンバータ入力信号Ｊを固定し、Ｄ／Ａコンバータ１５の出力電圧を、この電圧に設定する。

前記一連の動作により、本実施形態のリーダライタ１は、データキャリア２０から受けたレスポンスパケットについて、パケットごとに受信回路の動作点を最適化するため、アンテナ定数が異なる複数規格のデータキャリアとの通信が可能になり、かつデータキャリアとリーダライタの通信距離の変動に対しても常に正常な通信を確保することが可能になる。

本発明は、非接触ＩＣカードなどのデータキャリアとリーダライタとにより構成される無線通信システムに利用可能である。

本発明の実施形態であるリーダライタの回路構成を示すブロック図 データキャリアからの受信信号の波形図 従来のリーダライタの回路構成を示すブロック図 リーダライタのタイミングマージンがある受信回路動作を示す説明図 リーダライタのタイミングマージンがない受信回路動作を示す説明図

符号の説明

１ リーダライタ
２ マイクロコンピュータ
３ ＣＰＵ
４ メモリ
５ マイクロコンピュータバス
６ 入出力ポート
７ 変調回路
８ アンプ
９ 同調回路
１０ リーダライタアンテナ
１１ 検波回路
１２ ２値化回路
１４ ラッチ
１５ Ｄ／Ａコンバータ
２０ データキャリア
２１ データキャリアアンテナ
２２ データキャリア回路
Ａ キャリア信号
Ｂ 変調信号
Ｃ 変調回路出力信号
Ｄ 送信信号
Ｅ 受信信号
Ｆ 検波信号
Ｇ 基準電圧
Ｈ ２値化信号
Ｊ Ｄ／Ａコンバータ入力信号

Claims (1)

1. データキャリアへ無線通信でコマンドパケットを送信する送信回路と、前記データキャリアから無線通信でレスポンスパケットを受信する受信回路とを備えたリーダライタであって、
   前記レスポンスパケットに含まれるスタートオブフレーム期間中に、該スタートオブフレーム期間後のレスポンスパケットデータがエラーなく受信されるように、前記受信回路の動作点を調整する手段を備えたことを特徴とするリーダライタ。

Images