JP2005091688A - 画像表示装置および画像表示方法 - Google Patents
画像表示装置および画像表示方法 Download PDFInfo
- Publication number
- JP2005091688A JP2005091688A JP2003324327A JP2003324327A JP2005091688A JP 2005091688 A JP2005091688 A JP 2005091688A JP 2003324327 A JP2003324327 A JP 2003324327A JP 2003324327 A JP2003324327 A JP 2003324327A JP 2005091688 A JP2005091688 A JP 2005091688A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- received
- run
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
【課題】任意の画素数をランレングスの符号に変換する画像表示装置を得る。
【解決手段】画像データ受領し、受領した画像データのうち、“1”のデータが何回連続するか、または“1”のデータが単独で存在するかどうかをランレングス判定回路2202が判定する。“1”の受領データが、規定数以上連続する場合には同じデータの連なりであるランレングスの符号として格納し、規定数未満の場合には該受領データをそのまま格納する。この格納されている画像データを、コード決定回路2204〜ブランク決定回路2208が復号化して表示する。本手順の処理部を組合わせ回路のみで構成する。これによれば、ビデオメモリに格納する画像データの圧縮率を改善して、ビデオメモリ容量を削減することができ、かつ回路構成の単純化を図ることができる。
【選択図】図12
【解決手段】画像データ受領し、受領した画像データのうち、“1”のデータが何回連続するか、または“1”のデータが単独で存在するかどうかをランレングス判定回路2202が判定する。“1”の受領データが、規定数以上連続する場合には同じデータの連なりであるランレングスの符号として格納し、規定数未満の場合には該受領データをそのまま格納する。この格納されている画像データを、コード決定回路2204〜ブランク決定回路2208が復号化して表示する。本手順の処理部を組合わせ回路のみで構成する。これによれば、ビデオメモリに格納する画像データの圧縮率を改善して、ビデオメモリ容量を削減することができ、かつ回路構成の単純化を図ることができる。
【選択図】図12
Description
本発明は、画像処理装置、画像形成装置が有するCRT(Cathod Ray Tube)やLCDなどを使用した表示画面に表示する画像データの符号化/復号化を行う画像表示装置および画像表示方法に関する。
一般的に、画像表示装置および画像表示方法には、表示用の画像データを蓄積するビデオメモリが備えられている。このビデオメモリは、表示データをビットマップデータとして格納するので、エントロピー的冗長度がメモリの消費量に影響することになる。例えば、640×480dotのVGA(Video Graphics Array)画面のモノクロ表示であれば、背景色となる白データまたは黒データが何ラインも続く場合、そのままビットマップデータとして格納すると640×(ライン数)のメモリを占有することになる。このような表示用に限らず、一般に画像データの情報量は膨大であり、そのままの状態で取り扱って画像データを格納しようとすると、ビデオメモリに格納するデータ量が膨大となり、多くのメモリを必要とする。このため、コスト的に大きな負担がかかってしまうことになる。
そこで、画像データを格納する場合、符号化圧縮してデータ量を削減し、その符号化した状態で画像データを取り扱う符号化方式が提案されている。例えば、MH符号化方式またはMMR符号化方式、自然画像用としてJPEG、JBIGなどの変換符号化方式、算術符号化方式を含んだ圧縮方式などがある。
また、2値化された画像データを対象とする画像表示装置および画像表示方法の符号化復号化装置において、画像データを固定長データごとに分割して、パターン一致比較処理を並列処理する。さらに、一致比較結果からランレングスを判定して、エントロピー符号化する即時符号化方式でビデオメモリに表示画像を格納する。そして復号化時には、画像情報をランレングスより上記処理の逆変換によって元のビットマップデータに復号化して表示データを形成する、画像表示装置および画像表示方法も提案されている。
また、2値化された画像データを対象とする画像表示装置および画像表示方法の符号化復号化装置において、画像データを固定長データごとに分割して、パターン一致比較処理を並列処理する。さらに、一致比較結果からランレングスを判定して、エントロピー符号化する即時符号化方式でビデオメモリに表示画像を格納する。そして復号化時には、画像情報をランレングスより上記処理の逆変換によって元のビットマップデータに復号化して表示データを形成する、画像表示装置および画像表示方法も提案されている。
しかしながら、従来の符号化圧縮方式は、符号化の処理が複雑であり、判断処理や演算処理を行う。例えば、算術符号化方式であるQM−Coderは、プロセスが複雑で処理速度が遅いというように、符号化あるいは復号化の際に多くの処理時間を必要とする。また、従来の符号化圧縮方式は、ファクシミリ装置などで画像を伝送する分野で発達してきた技術である。このため、圧縮率を改善するためにページ単位の処理を前提としている傾向がある。この理由により、格納した画像データを部分的に取り出して復号化したり、さらに編集して格納する場合などに、目的のデータ以外に多くの画像データを復号化する必要が生じる。よって、無駄な時間を費やすことになってしまい、任意の部分を復号化したり編集するのには適していない。
さらに、従来の冗長度を改善する符号化方式では、同じデータパターンの連なり(ラン)の長さであるランレングスを、逐次計数して符号化を行う。このため、ハードウェア化した符号化装置であっても、1つのランレングスを決定するのに、数クロックあるいは数十クロックもの時間を必要とする。このような従来の符号化復号化方式を、ビデオメモリへの表示データ(画像データ)の格納に適用すると、ビットマップデータとして格納し、編集する方式に比べると、何十倍あるいは何千倍もの処理時間が必要となり、描画速度を遅らせることとなる。
そこで、2値化された画像データを対象とする画像表示装置および画像表示方法の符号化復号化装置において、画像データを固定長データ毎に分割して、パターン一致比較処理を並列処理し、さらに一致比較結果からランレングスを判定して、エントロピー符号化を即時実行する方法が提案されている。しかし、任意の画素数をランレングスの符号に変換する手法は、提案されていない。
固定長データに対してパターン一致比較を行う方式には限界があり、最適化するにも限界がある。そこで、即時符号化のアルゴリズムを任意の画素数をランレングスの符号に変換する方法であれば、圧縮率を改善すると同時に回路構成を簡略化することができる。
固定長データに対してパターン一致比較を行う方式には限界があり、最適化するにも限界がある。そこで、即時符号化のアルゴリズムを任意の画素数をランレングスの符号に変換する方法であれば、圧縮率を改善すると同時に回路構成を簡略化することができる。
一の従来技術では、ビデオメモリを有効活用するために符号化・復号化処理を迅速に実行できる処理手段を設け、即時符号化が可能な画像データ変換方式を有する画像表示装置の提供を図っている(参照;特許文献1)。
他の従来技術では、原画像から代表色を選定しCLUT(カラールックアップテーブル)を構成する際に、連続する色番号が近い値の色データを持つように色番号を割り当てる。次にCLUTに対応したビットマップを作成し、隣接画素間の色番号の差分を求める。差分が大きな値を取る場合、画質劣化を起こさない範囲でビットマップの色番号を変更し、差分を小さな値に偏らせる。そして、差分データに対してランレングス符号化を施す。本CLUTを用いて作成したビットマップの、隣接画素間の差分を小さな値に偏らせることにより、ビットマップの符号化効率を向上させ、画像データの一層の圧縮を図る、としている(参照;特許文献2)。
特開2003−087575号公報
特開平05−328142号公報
特開2002−091407号公報
解決しようとする問題点は、下記の通りである。
2値化された画像データの符号化復号化へ適用される画像表示装置および画像表示方法において、任意の画素数をランレングスの符号に変換する手法を得ることである。固定長データに対してパターン一致比較を行う方式には限界があり、最適化するにも限界がある。そこで、即時符号化のアルゴリズムを、任意の画素数をランレングスの符号に変換する方法とし、圧縮率を改善すると同時に回路構成を簡略化することを図る。
さらに詳述すると、本発明の目的は、表示画面に表示する表示データを格納手段(ビデオメモリ)に格納し、適宜表示内容を変更して使用する目的で、画像データの即時符号化が可能なランレングス判定回路を備えた即時符号化を行う画像表示装置および画像表示方法において、任意の画素数をランレングスの符号に変換することにより、ビデオメモリに格納する画像データの圧縮率の改善と、回路構成および処理手順を簡略化することである。
2値化された画像データの符号化復号化へ適用される画像表示装置および画像表示方法において、任意の画素数をランレングスの符号に変換する手法を得ることである。固定長データに対してパターン一致比較を行う方式には限界があり、最適化するにも限界がある。そこで、即時符号化のアルゴリズムを、任意の画素数をランレングスの符号に変換する方法とし、圧縮率を改善すると同時に回路構成を簡略化することを図る。
さらに詳述すると、本発明の目的は、表示画面に表示する表示データを格納手段(ビデオメモリ)に格納し、適宜表示内容を変更して使用する目的で、画像データの即時符号化が可能なランレングス判定回路を備えた即時符号化を行う画像表示装置および画像表示方法において、任意の画素数をランレングスの符号に変換することにより、ビデオメモリに格納する画像データの圧縮率の改善と、回路構成および処理手順を簡略化することである。
請求項1に記載の発明の画像表示装置は、画像データを受領する画像データ受領手段と、画像データ受領手段によって受領された画像データを符号化して格納する画像データ格納手段と、画像データ格納手段に格納されている画像データを復号化して表示する画像表示手段と、受領手段で受領した画像データのうち、“1”のデータが何回連続するか、または“1”のデータが単独で存在するかどうかを判定する判定手段と、画像データ格納手段は、“1”の受領データが、規定数以上連続する場合には同じデータの連なりであるランレングスの符号として格納し、規定数未満の場合には該受領データをそのまま格納する受領データ格納処理手段とを備え、画像データ受領手段によって受領された画像データを、ランレングスの符号に変換可能としたことを特徴としている。
請求項2に記載の発明は、請求項1に記載の画像表示装置において、受領データ格納処理手段を、組合わせ回路のみで構成したことを特徴とする。
請求項3に記載の発明は、請求項1または2に記載の画像表示装置において、画像データ受領手段によって受領された画像データを、画素の整数倍のランレングスの符号に即時変換可能としたことを特徴とする。
請求項4に記載の発明の画像表示方法は、画像データを受領する画像データ受領ステップと、画像データ受領ステップによって受領された画像データを符号化して格納する画像データ格納ステップと、画像データ格納ステップにより格納されている画像データを復号化して表示する画像表示ステップと、画像データ受領ステップで受領した画像データのうち、“1”のデータが何回連続するか、または“1”のデータが単独で存在するかどうかを判定する判定ステップと、画像データ格納ステップでは、“1”の受領データが、規定数以上連続する場合には同じデータの連なりであるランレングスの符号として格納し、規定数未満の場合には該受領データをそのまま格納する受領データ格納処理ステップとを備え、画像データ受領ステップによって受領された画像データを、ランレングスの符号に変換可能としたことを特徴としている。
請求項5に記載の発明は、請求項4に記載の画像表示方法において、受領データ格納処理ステップを、組合わせ回路を用いて実行することを特徴とする。
請求項6に記載の発明は、請求項4または5に記載の画像表示方法において、画像データ受領ステップによって受領された画像データを、画素の整数倍のランレングスの符号に即時変換可能としたことを特徴とする。
本発明の画像表示装置および画像表示方法によれば、表示画面に表示する表示データをビデオメモリに格納し、適宜表示内容を変更して使用する目的で、画像データの即時符号化が可能なランレングス判定回路を備え、表示画面に表示するデータを即時符号化してビデオメモリに格納し、表示内容を変更する際は適宜ビデオメモリのデータを編集して使用する。本構成の画像表示装置および画像表示方法によれば、ビデオメモリに格納する画像データの圧縮率を改善して、ビデオメモリ容量を削減することができ、かつ回路構成の単純化を図ることができる。
以下、本発明の好適な実施の形態について図1ないし図20を参照して説明する。VGA表示画面の画面サイズは水平640dot、垂直480dotであるが、本実施の形態では説明を簡略化するために一度に扱うデータ幅(1水平ラインのデータ)を8bitとし、符号化の最小単位を1bitとする。
図12は、本実施の形態にかかる画像表示装置および画像表示方法の全体の構成を示すブロック図である。また図1は、ラインバッファを示した図である。なお、本実施の形態の画像データの符号化方式は、1水平ライン分のデータを一括して符号化するものである。
画像表示装置および画像表示方法のソフトウェア処理によって外部のホストCPU(中央処理装置)によって描画された画像データは、一旦、図1に示す8bitのラインバッファ2209に格納される。1水平ラインの画像データは、符号化の最小単位である1bitづつ(PC01〜OC08)が図2に示すランレングス判定前処理部2201に接続され、PC01〜PC08の各反転信号(PC11〜PC18)が図3に示すランレングス判定前処理部2201に接続される。
画像表示装置および画像表示方法のソフトウェア処理によって外部のホストCPU(中央処理装置)によって描画された画像データは、一旦、図1に示す8bitのラインバッファ2209に格納される。1水平ラインの画像データは、符号化の最小単位である1bitづつ(PC01〜OC08)が図2に示すランレングス判定前処理部2201に接続され、PC01〜PC08の各反転信号(PC11〜PC18)が図3に示すランレングス判定前処理部2201に接続される。
図2および図3にランレングス判定前処理部2201の回路を示す。ランレングス判定前処理部は、隣接する画素のAND(論理積)をとり、そのAND出力の隣接する出力とANDをとる。このAND回路は、1段階進む毎に1つ減少し、最後に1つのAND出力であるRL801、RL811を得るようになっている。なお、本実施の形態では、図2および図3に示すような回路を、収束連鎖型論理積回路と言うことにする。
各段のAND出力は、同じデータパターンの連なり(ラン)が存在することを意味しているが、図2および図3の段階では、そのデータパターンの連なりであるランの長さ(ランレングス)を判別することはできない。
以上のようにして得られた、ランの存在を意味するランレングス判定前処理部の各段のAND出力は、図12のランレングス判定回路2202に入力される。図4および図5は、ランレングス判定回路2202の内部回路構成を示した図である。図4のランレングス判定回路は、ラインバッファ2209のデータPC01〜PC08と、図2の前処理部から出力される信号2L01〜2L07、3L01〜3L06、4L01〜4L05、5L01〜5L04、6L01〜6L03、7L01〜7L02を入力する回路である。図3の前処理部出力も同様に、図5に示すようなランレングス判定回路を設ける。
ランレングス判定回路2202は、入力されたランの存在を意味する信号の中から同一パターンの一致出力が何回連続するかを判定する。この判定は、単独で真である部分を判別することにより行われ、基本的に3入力のAND回路で注目する同じパターンの連なり(ラン)が真であり、隣接するランが偽である時、同じパターンの連なりであるランの長さ(ランレングス)が確定するようになっている。
図4および図5のランレングス判定出力RL101、RL111、RL201、RL211、RL301、RL311、L401、L411、L501、L511、L601、L611、L701、L711および図2および図3の出力RL801、L811を、「1画素目のランレングス判定結果」とする。同様にRL102、L112、L202、L212、L302、L312、L402、L412、L502、L512、L602、L612、L702、L712を、「2画素目のランレングス判定結果」、〜、RL108、L118を「8画素目のランレングス判定結果」とする。
この「任意の画素のランレングス判定結果」の中で同時に真となるランレングス判定出力は存在せず、また、他の極性のランレングス判定結果に対する「同一画素のランレングス判定結果」も同時に真となることはない。すなわち、任意の画素の唯一の極性の中の唯一のランレングス判定出力が真になる。このようにして、ランレングスが確定する。
符号は5bit(bit0〜4)で構成され、bit4(MSB)はランレングス/ビットマップを識別する。ランレングスが4以下の場合は、ビットマップデータとしてそのまま格納される。ランレングスの符号として格納する場合は、bit3にデータの極性、下位3bitにランレングスの値を設定する。このようにして得られたランレングス判定出力は、図12のコード決定回路2204およびブランク画素決定回路2205に接続される。
任意のj画素目のデータがそれより上位の画素のランレングス判定結果に含まれる場合、j画素目のランレングス判定結果は全て偽となり、j画素目に対応する符号は無いことになる。
このようにして、ランレングスの存在する画素とビットマップデータとして格納される画素のみが、識別データ(bit4)を付加されてビデオメモリに格納される。
このようにして符号化した結果、格納する符号の数は決まっていないので、符号化する段階で毎回ブランク画素を除外して、ビットマップデータとランレングスコードを抽出しなければならない。そのために、ブランク画素の分布を示す信号を図12のコード決定回路2204に接続する。
このようにして、ランレングスの存在する画素とビットマップデータとして格納される画素のみが、識別データ(bit4)を付加されてビデオメモリに格納される。
このようにして符号化した結果、格納する符号の数は決まっていないので、符号化する段階で毎回ブランク画素を除外して、ビットマップデータとランレングスコードを抽出しなければならない。そのために、ブランク画素の分布を示す信号を図12のコード決定回路2204に接続する。
まず、図12のランレングス判定回路2202の出力を、ブランク画素決定回路2205に接続する。ブランク画素決定回路2205は、図6、図7および図8で構成されており、ランレングス判定回路2202の出力を、図6および図7の各回路に接続する。図6および図7の各回路の出力は、各画素にランレングスコードが存在する場合に真となる。図6および図7の出力は、図8の各回路に接続される。
図8の出力nBMRL2〜nBMRL8は、各画素にランレングスコードが存在しない場合に真となる。つまり、その画素が、上位のランレングスコードに含まれていてブランクであることを示している。nBMRL2〜nBMRL8が偽の場合は、その画素にランレングスコードが存在することを意味する。
次に、図8の出力nBMRL2〜nBMRL8を、図12のブランクランレングス判定前処理部2206に接続する。ブランクランレングス判定前処理部2206の回路構成例を、図9の収束連鎖型論理積回路および図11の収束連鎖型論理和回路に示す。
図9の出力は、ランレングス判定前処理部2201と同様、ブランクの連なり(ラン)が存在することを意味している。この出力を、図12のブランクランレングス判定回路2207に接続する。
図9の出力は、ランレングス判定前処理部2201と同様、ブランクの連なり(ラン)が存在することを意味している。この出力を、図12のブランクランレングス判定回路2207に接続する。
図11の出力でNCOR22は、2〜3画素にブランクが存在することを示している。同様にNCOR32は2〜4bit、NCOR42は2〜5画素、NCOR52は2〜6画素、NCOR62は2〜7画素、NCOR72は2〜8画素にブランクが存在することを示している。これらの出力を、図12のコード決定回路2204に接続する。
ブランクランレングス判定回路2207は、図10に示すような回路であり、ランレングス判定回路2202と同様、入力されたブランクランの存在を意味する信号の中から、ブランクが何回連続するかを判定するものである。
次に、図12のブランク数決定回路2208にブランク画素決定回路2205の出力とブランクランレングス判定前処理部2206の出力とブランクランレングス判定回路2207の出力を接続し、最終的な符号の並びを確定する為に必要な処理を行う。ブランク数決定回路2208は、図13〜図17で構成されている。
ブランク数決定回路2208は、2画素目から該当画素までに何画素のブランクが存在するかを表わす信号NCODE3#1〜NCODE7#6を出力する。例えば、NCODE3#1は、3画素目までに1画素だけブランクが存在することを意味しており、NCODE7#6では、7画素目までに6画素のブランクが存在することを表わしている。
図13は、3画素目までのブランクを表す信号NCODE3#1およびNCODE3#2を決定する論理回路NCODE3SEL(2301)とその真理値表である。ここで、NCODE3SEL(2301)に入力される信号のなかで、NCODE2#1は、nBMRL2と同じ意味である。つまり、2画素目までに1画素だけブランクが存在していることを示す信号である。
図14は、4画素目までのブランクを表す信号NCODE4#1、NCODE4#2、およびNCODE4#3を決定する論理回路NCODE4SEL(2401)と、その真理値表である。図15は、5画素までのブランクを表す信号NCODE5#1、NCODE5#2、NCODE5#3およびNCODE5#4と真理値表を決定する、論理回路NCODE5SEL(2501)を表す。
図16は、6画素までのブランクを表す信号NCODE6#1〜NCODE6#5と真理値表を決定する論理回路NCODE6SEL(2601)を表す。図17は、7画素までのブランクを表す信号NCODE7#1〜NCODE7#6と真理値表を決定する論理回路NCODE7SEL(2701)を表す。
図12のコード決定回路2204に、以上説明したラインバッファ2209、ランレングス判定回路2202、ブランク画素決定回路2205、ブランクランレングス判定前処理部2206、ブランク数決定回路2208の各出力を入力する。これにより、符号化データCODE1〜CODE8を得る。本実施例の形態にかかるコード決定回路2204は、図18〜図20で構成されている。
図18は、CODE1を決定する論理回路(ENCODE1SEL(2801)およびENCODE1LATCH(2802))である。図19は、CODE5を決定する論理回路(ENCODE5SEL(3001)およびENCODE5LATCH(3002))である。図20は、CODE8を決定する論理回路(ENCODE8SEL(3201)およびENCODE8LATCH(3202))である。また、CODE2〜CODE4、CODE6およびCODE7を決定する回路は、入力される信号が異なるだけで、構成としては図19と同等のものであるので省略する。
以上、8bitのラインバッファを用いてランレングス確定の方法を説明してきたが、実際の実施形態では640bitのラインバッファを用いる。符号は、12bitで構成され、ランレングスが11以下の場合は、ビットマップデータとしてそのまま格納される。ランレングスの符号として格納する場合は、下位10bitにランレングスの値を設定する。1ライン分のデータを他のbit数にしても全く同じ方法で符号化することができる。
なお、本実施の形態では、表示画像データの符号化復号化方式を画像表示装置および画像表示方法に適用する場合について説明した。しかし、これに限られるものではなく、他の画像処理装置、画像形成装置の画像処理や画像形成の際の画像データの符号化復号化に適用してもよい。
2201 ランレングス判定前処理部
2202 ランレングス判定回路
2204 コード決定回路
2205 ブランク画素決定回路
2206 ブランクランレングス判定前処理部
2207 ブランクランレングス判定回路
2208 ブランク数決定回路
2209 ラインバッファ
2401 NCODE4SEL
2501 論理回路NCODE5SEL
2601 論理回路NCODE6SEL
2701 論理回路NCODE7SEL
2801 論理回路ENCODE1SEL
2802 論理回路ENCODE1LATCH
3001 論理回路ENCODE5SEL
3002 論理回路ENCODE5LATCH
3201 論理回路ENCODE8SEL
3202 論理回路ENCODE8LATCH
2202 ランレングス判定回路
2204 コード決定回路
2205 ブランク画素決定回路
2206 ブランクランレングス判定前処理部
2207 ブランクランレングス判定回路
2208 ブランク数決定回路
2209 ラインバッファ
2401 NCODE4SEL
2501 論理回路NCODE5SEL
2601 論理回路NCODE6SEL
2701 論理回路NCODE7SEL
2801 論理回路ENCODE1SEL
2802 論理回路ENCODE1LATCH
3001 論理回路ENCODE5SEL
3002 論理回路ENCODE5LATCH
3201 論理回路ENCODE8SEL
3202 論理回路ENCODE8LATCH
Claims (6)
- 画像データを受領する画像データ受領手段と、
前記画像データ受領手段によって受領された画像データを符号化して格納する画像データ格納手段と、
前記画像データ格納手段に格納されている画像データを復号化して表示する画像表示手段と、
前記受領手段で受領した画像データのうち、“1”のデータが何回連続するか、または“1”のデータが単独で存在するかどうかを判定する判定手段と、
前記画像データ格納手段は、前記“1”の受領データが、規定数以上連続する場合には同じデータの連なりであるランレングスの符号として格納し、規定数未満の場合には該受領データをそのまま格納する受領データ格納処理手段とを備え、
前記画像データ受領手段によって受領された画像データを、ランレングスの符号に変換可能としたことを特徴とする画像表示装置。 - 前記受領データ格納処理手段を、組合わせ回路のみで構成したことを特徴とする請求項1に記載の画像表示装置。
- 前記画像データ受領手段によって受領された画像データを、画素の整数倍のランレングスの符号に即時変換可能としたことを特徴とする請求項1または2に記載の画像表示装置。
- 画像データを受領する画像データ受領ステップと、
前記画像データ受領ステップによって受領された画像データを符号化して格納する画像データ格納ステップと、
前記画像データ格納ステップにより格納されている画像データを復号化して表示する画像表示ステップと、
前記画像データ受領ステップで受領した画像データのうち、“1”のデータが何回連続するか、または“1”のデータが単独で存在するかどうかを判定する判定ステップと、
前記画像データ格納ステップでは、前記“1”の受領データが、規定数以上連続する場合には同じデータの連なりであるランレングスの符号として格納し、規定数未満の場合には該受領データをそのまま格納する受領データ格納処理ステップとを備え、
前記画像データ受領ステップによって受領された画像データを、ランレングスの符号に変換可能としたことを特徴とする画像表示方法。 - 前記受領データ格納処理ステップを、組合わせ回路を用いて実行することを特徴とする請求項4に記載の画像表示方法。
- 前記画像データ受領ステップによって受領された画像データを、画素の整数倍のランレングスの符号に即時変換可能としたことを特徴とする請求項4または5に記載の画像表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324327A JP2005091688A (ja) | 2003-09-17 | 2003-09-17 | 画像表示装置および画像表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324327A JP2005091688A (ja) | 2003-09-17 | 2003-09-17 | 画像表示装置および画像表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005091688A true JP2005091688A (ja) | 2005-04-07 |
Family
ID=34455109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003324327A Withdrawn JP2005091688A (ja) | 2003-09-17 | 2003-09-17 | 画像表示装置および画像表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005091688A (ja) |
-
2003
- 2003-09-17 JP JP2003324327A patent/JP2005091688A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0376679B1 (en) | Image encoding apparatus and image encoding method | |
JPS5932026B2 (ja) | 被走査像の再生方法 | |
US20140146098A1 (en) | Image processing circuit for image compression and decompression and display panel driver incorporating the same | |
JPH0969951A (ja) | 符号化方法及び復号化方法 | |
JPH06333035A (ja) | 画像処理装置 | |
JPS61245768A (ja) | 画像デ−タの符号化方法 | |
JPH0326947B2 (ja) | ||
JPS59178077A (ja) | 2値画像のデ−タ圧縮方法 | |
JPH08125868A (ja) | 画像処理装置及び方法 | |
JP2003087575A (ja) | 画像表示装置 | |
US20090080786A1 (en) | Image encoding apparatus and method of controlling same | |
JPH1070654A (ja) | 画像処理装置 | |
JP2005091688A (ja) | 画像表示装置および画像表示方法 | |
JP2007300165A (ja) | 画像処理装置、および画像処理方法 | |
JP2005094606A (ja) | 画像表示装置 | |
JP3914786B2 (ja) | 画像表示装置 | |
JPS6359272A (ja) | 画像処理装置 | |
CA2058363C (en) | Method for decoding compressed images | |
US6559972B1 (en) | Method and apparatus for processing image data | |
JP2005141164A (ja) | 画像表示装置及び画像表示方法 | |
JP2006086676A (ja) | 画像処理装置 | |
JPH04270569A (ja) | 画像処理装置におけるデータ圧縮方式 | |
JPH1127514A (ja) | 情報エンコード方法及び情報デコード方法 | |
JPH09135357A (ja) | カラー画像信号の復号化装置 | |
JP2003324614A (ja) | 画像データ符号化複合化方式及びそれを用いた画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |